Örflögu UG0881 PolarFire SoC FPGA ræsing og stillingar

Ábyrgð

Microsemi veitir enga ábyrgð, yfirlýsingu eða tryggingu varðandi upplýsingarnar sem hér er að finna eða hæfi vara þess og þjónustu í neinum sérstökum tilgangi, né tekur Microsemi á sig neina ábyrgð sem stafar af notkun eða notkun á vöru eða hringrás. Vörurnar sem seldar eru hér á eftir og allar aðrar vörur sem Microsemi selur hafa verið háðar takmörkuðum prófunum og ætti ekki að nota í tengslum við mikilvægan búnað eða forrit. Allar frammistöðuforskriftir eru taldar áreiðanlegar en eru ekki sannreyndar og kaupandi verður að framkvæma og ljúka öllum frammistöðu- og öðrum prófunum á vörunum, einn og ásamt, eða uppsettum í, hvaða lokaafurð sem er. Kaupandi skal ekki treysta á nein gögn og frammistöðuforskriftir eða færibreytur sem Microsemi veitir. Það er á ábyrgð kaupanda að ákvarða sjálfstætt hæfi hvers kyns vara og að prófa og sannreyna það sama. Upplýsingarnar sem Microsemi veitir hér á eftir eru veittar „eins og þær eru, hvar eru“ og með öllum göllum, og öll áhættan sem fylgir slíkum upplýsingum er algjörlega hjá kaupanda. Microsemi veitir hvorki, beinlínis né óbeint, neinum aðila nein einkaleyfisréttindi, leyfi eða önnur IP réttindi, hvort sem er með tilliti til slíkra upplýsinga sjálfra eða neins sem lýst er í slíkum upplýsingum. Upplýsingar sem gefnar eru upp í þessu skjali eru í eigu Microsemi og Microsemi áskilur sér rétt til að gera allar breytingar á upplýsingum í þessu skjali eða hvaða vörum og þjónustu sem er hvenær sem er án fyrirvara.

Um Microsemi

Microsemi, sem er að fullu í eigu Microchip Technology Inc. (Nasdaq: MCHP), býður upp á yfirgripsmikið safn af hálfleiðara- og kerfislausnum fyrir flug- og varnarmál, fjarskipti, gagnaver og iðnaðarmarkaði. Vörur innihalda hágæða og geislunarhertar hliðrænar samþættar samþættar hringrásir, FPGA, SoCs og ASICs; orkustjórnunarvörur; tíma- og samstillingartæki og nákvæmar tímalausnir, sem setja heimsstaðalinn fyrir tíma; raddvinnslutæki; RF lausnir; stakir íhlutir; geymslu- og samskiptalausnir fyrirtækja, öryggistækni og stigstærð andstæðingur-tamper vörur; Ethernet lausnir; Power-over-Ethernet ICs og midspans; sem og sérsniðna hönnunarmöguleika og þjónustu. Frekari upplýsingar á www.microsemi.com.

Ræsing og stillingar

PolarFire SoC FPGAs nota háþróaða rafrásarrásir til að tryggja áreiðanlega virkjun við ræsingu og endurstillingu. Við ræsingu og endurstillingu fylgir PolarFire SoC FPGA ræsingarröð á eftir endurstillingu (POR), ræsingu tækis, frumstillingu hönnunar, forræsingu fyrir undirkerfi örstýringar (MSS) og ræsingu MSS notenda. Þetta skjal lýsir MSS forræsingu og MSS User Boot. Fyrir upplýsingar um POR, Device Boot og Design frumstillingu, sjá UG0890: PolarFire SoC FPGA Power-Up and Resets User Guide.
Fyrir frekari upplýsingar um MSS eiginleika, sjá UG0880: PolarFire SoC MSS User Guide.

Ræsingarröð
Ræsingarröðin hefst þegar kveikt er á PolarFire SoC FPGA eða endurstillt. Henni lýkur þegar örgjörvinn er tilbúinn til að keyra forrit. Þessi ræsingarröð gengur í gegnum nokkrar stages áður en það byrjar að keyra forrit.
Setja af aðgerðum er framkvæmt meðan á ræsiferlinu stendur sem felur í sér endurstillingu vélbúnaðar, útlæga frumstillingu, frumstillingu minnis og hleðslu notendaskilgreinda forritsins úr óstöðugu minni í rokgjarnt minni til framkvæmdar.

Eftirfarandi mynd sýnir mismunandi stig ræsingarröðarinnar.

Mynd 1  Ræsingarröð

MSS Pre-boot

Þegar hönnun frumstillingar er lokið, byrjar MSS Pre-boot framkvæmd hennar. MSS losnar úr endurstillingu eftir að öllum venjulegum ræsingarferlum er lokið. Kerfisstýringin stjórnar forritun, frumstillingu og uppsetningu tækjanna. MSS Pre-boot á sér ekki stað ef forritað tæki er stillt fyrir stöðvunarstillingu kerfisstýringar.
MSS forræsingarstig frumstillingar er samræmt af vélbúnaði kerfisstýringar, þó að það gæti notað E51 í MSS Core Complex til að framkvæma ákveðna hluta af forræsingarröðinni.
Eftirfarandi atburðir eiga sér stað meðan á MSS forræsingu stendurtage:

• Kveikt er á MSS innbyggðu ó rokgjarnu minni (eNVM)
• Frumstilling á offramboðsviðgerð sem tengist MSS Core Complex L2 skyndiminni
• Staðfesting á ræsikóða notanda (ef valkostur um örugga ræsingu notanda er virkur)
• Afhending rekstrar MSS til User Boot kóða

MSS Core Complex er hægt að ræsa í einum af fjórum stillingum. Eftirfarandi tafla sýnir MSS forræsingarvalkosti, sem hægt er að stilla og forrita inn í sNVM. Upphafsstillingin er skilgreind af notandafæribreytunni U_MSS_BOOTMODE[1:0]. Viðbótaruppsetningargögn fyrir ræsingu eru háð stillingu og eru skilgreind af notandafæribreytunni U_MSS_BOOTCFG (sjá töflu 3, blaðsíðu 4 og töflu 5, blaðsíðu 6).

Tafla 1 • MSS Core Complex Boot Modes

U_MSS_BOOTMODE[1:0]	Mode	Lýsing
0	Aðgerðarlaus stígvél	MSS Core Complex stígvél frá ræsi-ROM ef MSS er ekki stillt
1	Óöruggt stígvél	MSS Core Complex stígvél beint frá heimilisfangi sem skilgreint er af U_MSS_BOOTADDR
2	Örugg ræsing notenda	MSS Core Complex stígvél frá sNVM
3	Öruggt stígvél frá verksmiðju	MSS Core Complex stígvél með öruggri ræsireglu frá verksmiðjunni

Stígvélarmöguleikinn er valinn sem hluti af Libero hönnunarflæðinu. Aðeins er hægt að breyta stillingunni með því að búa til nýja FPGA forritun file.

Mynd 2 • MSS Pre-boot Flow

Idle Boot

Ef MSS er ekki stillt (tdample, tómt tæki), þá keyrir MSS Core Complex ræsi-ROM forrit sem heldur öllum örgjörvum í óendanlega lykkju þar til villuleit tengist skotmarkinu. Ræsivektorskrárnar halda gildi sínu þar til tækið er endurstillt eða ný ræsihamstilling er forrituð. Fyrir stillt tæki er hægt að útfæra þessa stillingu með því að nota
U_MSS_BOOTMODE=0 ræsivalkostur í Libero stillingarforritinu.

Athugið: Í þessari stillingu er U_MSS_BOOTCFG ekki notað.

Eftirfarandi mynd sýnir Idle boot flæði.
Mynd 3 • Idle Boot Flow

Óörugg ræsing

Í þessum ham keyrir MSS Core Complex frá tilteknu eNVM vistfangi án auðkenningar. Það býður upp á hraðvirkasta ræsivalkostinn, en það er engin auðkenning á kóðamyndinni. Heimilisfangið er hægt að tilgreina með því að stilla U_MSS_BOOTADDR í Libero Configurator. Þessa stillingu er einnig hægt að nota til að ræsa úr hvaða FPGA Fabric minnisauðlind sem er í gegnum FIC. Þessi háttur er útfærður með því að nota
U_MSS_BOOTMODE=1 ræsivalkostur.
MSS Core Complex er sleppt úr endurstillingu með ræsivigrum skilgreindum af U_MSS_BOOTCFG (eins og skráð er í eftirfarandi töflu).

Tafla 2 • U_MSS_BOOTCFG Notkun í óöruggri ræsiham 1

Offset (bæti)	Stærð (bæti)	Nafn	Lýsing
0	4	BOOTVEC0	Boot vektor fyrir E51
4	4	BOOTVEC1	Boot vektor fyrir U540
8	4	BOOTVEC2	Boot vektor fyrir U541
16	4	BOOTVEC3	Boot vektor fyrir U542
20	4	BOOTVEC4	Boot vektor fyrir U543

Eftirfarandi mynd sýnir óöruggt ræsingarflæði.
Mynd 4 • Óöruggt Boot Flow

Örugg ræsing notanda
Þessi háttur gerir notandanum kleift að innleiða eigin sérsniðna örugga ræsingu og öruggur ræsikóði notandans er settur í sNVM. sNVM er 56 KB óstöðugt minni sem hægt er að vernda með innbyggðu Physically Unclonable Function (PUF). Þessi ræsiaðferð er talin örugg vegna þess að sNVM síður merktar sem ROM eru óbreytanlegar. Þegar kveikt er á, afritar kerfisstýringin öruggan ræsikóða notandans frá sNVM yfir í Data Tightly Integrated Memory (DTIM) í E51 Monitor kjarnanum. E51 byrjar að keyra öruggan ræsikóðann fyrir notandann.
Ef stærð öryggis ræsikóðans notanda er stærri en stærð DTIM þarf notandi að skipta ræsikóðann í tvær stages. sNVM gæti innihaldið næstu stage af ræsingaröð notanda, sem gæti framkvæmt auðkenningu á næstu ræsingutage með því að nota notendavottunar-/afkóðunaralgrímið.
Ef auðkenndar eða dulkóðaðar síður eru notaðar þá er sami USK lykillinn (þ.e.
U_MSS_BOOT_SNVM_USK) verður að nota fyrir allar auðkenndar/dulkóðaðar síður.
Ef auðkenning mistekst er hægt að setja MSS Core Complex í endurstillingu og BOOT_FAIL tamper hægt að draga upp fána. Þessi háttur er útfærður með því að nota U_MSS_BOOTMODE=2 ræsivalkostinn.

Tafla 3 •  U_MSS_BOOTCFG Notkun í öruggri ræsingu notanda

Offset (bæti)	Stærð (bæti)	Nafn	Lýsing
0	1	U_MSS_BOOT_SNVM_PAGE	Upphafssíða í SNVM
1	3	ÁKVEÐIÐ	Til jöfnunar
4	12	U_MSS_BOOT_SNVM_USK	Fyrir auðkenndar/dulkóðaðar síður

Eftirfarandi mynd sýnir öruggt ræsingarflæði notenda.
Mynd 5 • Öruggt ræsiflæði notenda

Örugg ræsing frá verksmiðju
Í þessari stillingu les kerfisstýringin Secure Boot Image Certificate (SBIC) frá eNVM og staðfestir SBIC. Þegar staðfestingin hefur tekist afritar kerfisstýringin öruggan ræsikóðann frá verksmiðjunni úr einka, öruggu minnissvæðinu og hleður honum inn í DTIM E51 Monitor kjarnans. Sjálfgefin örugg ræsing framkvæmir undirskriftarathugun á eNVM myndinni með því að nota SBIC sem er geymd í eNVM. Ef engar villur eru tilkynntar er endurstillingu sleppt í MSS Core Complex. Ef villur eru tilkynntar er MSS Core Complex sett í endurstillingu og BOOT_FAIL tamper fáninn dreginn upp. Síðan virkjar kerfisstýringin klamper fáni sem gefur merki til FPGA efnisins fyrir notandaaðgerðir. Þessi háttur er útfærður með því að nota U_MSS_BOOTMODE=3 ræsivalkostinn.

SBIC inniheldur heimilisfang, stærð, kjötkássa og elliptic Curve Digital Signature Algorithm (ECDSA) undirskrift verndaðs tvíundarblaðsins. ECDSA býður upp á afbrigði af Digital Signature Algorithm sem notar sporöskjulaga feril dulritun. Það inniheldur einnig endurstillingarvigur fyrir hvern vélbúnað
þráður/kjarna/örgjörva kjarna (Hart) í kerfinu.

Tafla 4 •  Öruggt ræsimyndarvottorð (SBIC)

Offset	Stærð (bæti)	Gildi	Lýsing
0	4	IMAGEADDR	Heimilisfang UBL í MSS minniskorti
4	4	IMAGELEN	Stærð UBL í bætum
8	4	BOOTVEC0	Boot vektor í UBL fyrir E51
12	4	BOOTVEC1	Boot vektor í UBL fyrir U540
16	4	BOOTVEC2	Boot vektor í UBL fyrir U541
20	4	BOOTVEC3	Boot vektor í UBL fyrir U542
24	4	BOOTVEC4	Boot vektor í UBL fyrir U543
28	1	VALKOSTIR[7:0]	SBIC valkostir
28	3	ÁKVEÐIÐ
32	8	ÚTGÁFA	SBIC/Mynd útgáfa
40	16	DSN	Valfrjáls DSN-binding
56	48	H	UBL mynd SHA-384 kjötkássa
104	104	CODESIG	DER-kóðuð ECDSA undirskrift
Samtals	208	Bæti

DSN
Ef DSN reiturinn er ekki núll er hann borinn saman við eigin raðnúmer tækisins. Ef samanburðurinn mistekst, þá er boot_fail tamper flaggið er stillt og auðkenningu er hætt.

ÚTGÁFA
Ef SBIC afturköllun er virkjuð með U_MSS_REVOCATION_ENABLE, er SBIC hafnað nema gildi VERSION sé hærra en eða jafnt afturköllunarþröskuldinum.

SBIC afturköllunarvalkostur
Ef SBIC afturköllun er virkjuð af U_MSS_REVOCATION_ENABLE og OPTIONS[0] er '1', eru allar SBIC útgáfur sem eru minni en VERSION afturkallaðar við fullkomna auðkenningu á SBIC. Afturköllunarþröskuldurinn helst á nýja gildinu þar til hann hækkar aftur um framtíðar SBIC með OPTIONS[0] = '1' og hærri VERSION reit. Aðeins má hækka afturköllunarþröskuldinn með því að nota þetta kerfi og aðeins hægt að endurstilla það með bitastraumi.
Þegar afturköllunarþröskuldurinn er uppfærður á kraftmikinn hátt, er þröskuldurinn geymdur með því að nota óþarfa geymslukerfi sem notað er fyrir aðgangskóða þannig að rafmagnsbilun við ræsingu tækis veldur ekki því að síðari ræsing tækis mistekst. Ef uppfærsla á afturköllunarþröskuldi mistekst er tryggt að þröskuldsgildið sé annað hvort nýja gildið eða það fyrra.

Tafla 5 • U_MSS_BOOTCFG Notkun í Factory Boot Loader Mode

Offset (bæti)	Stærð (bæti)	Nafn	Lýsing
0	4	U_MSS_SBIC_ADDR	Heimilisfang SBIC í MSS vistfangarými
4	4	U_MSS_REVOCATION_ENABLE	Virkja SBIC afturköllun ef ekki er núll

Eftirfarandi mynd sýnir öruggt ræsiflæði frá verksmiðjunni.
Mynd 6 • Öruggt ræsiflæði frá verksmiðju

MSS User Boot 

MSS notendaræsing á sér stað þegar stjórnin er gefin frá System Controller til MSS Core Complex. Þegar MSS forræsing hefur tekist, losar kerfisstýringin endurstillinguna á MSS Core Complex. MSS er hægt að ræsa upp á einn af eftirfarandi leiðum:

• Bare Metal umsókn
• Linux forrit
• AMP Umsókn

Bare Metal umsókn

Hægt er að þróa ber málmforrit fyrir PolarFire SoC með því að nota SoftConsole tól. Þetta tól veitir úttakið files í formi .hex sem hægt er að nota í Libero flæðinu til að setja inn í forritunarbitastrauminn file. Sama tól er hægt að nota til að kemba Bare Metal forritin með því að nota JTAG
viðmót.
Eftirfarandi mynd sýnir SoftConsole Bare Metal forritið sem hefur fimm hjörtu (kjarna) þar á meðal E51 Monitor kjarna.

Mynd 7 • SoftConsole verkefni

Linux forrit

Þessi hluti lýsir ræsingarröðinni fyrir Linux sem keyrir á öllum U54 kjarna.
Dæmigert ræsingarferli samanstendur af þremur stages. Fyrstu stage ræsihleðslutæki (FSBL) er keyrt úr ræsiflassinu á flís (eNVM). FSBL hleður seinni stage ræsihleðslutæki (SSBL) frá ræsibúnaði yfir í ytra vinnsluminni eða skyndiminni. Ræsibúnaðurinn getur verið eNVM eða innbyggður minni örstýringur (eMMC) eða ytri SPI Flash. SSBL hleður Linux stýrikerfinu frá ræsibúnaði yfir í ytra vinnsluminni. Í þriðju stage, Linux er keyrt úr ytra vinnsluminni.

Eftirfarandi mynd sýnir Linux Boot Process flæðið.
Mynd 8 • Dæmigert Linux ræsingarferli

Upplýsingar um FSBL, Device tree, Linux og YOCTO byggingu, hvernig á að byggja og stilla Linux verða gefnar í framtíðarútgáfu þessa skjals.

AMP Umsókn
Ítarleg lýsing á Libero MSS Configurator og hvernig á að kemba fjölgjörvaforrit með SoftConsole verður veitt í framtíðarútgáfu þessa skjals.

Mismunandi uppsprettur ræsingar
Til að uppfæra í framtíðarútgáfum þessa skjals.

Stígvélastillingar
Til að uppfæra í framtíðarútgáfum þessa skjals.

Skammstöfun

Eftirfarandi skammstafanir eru notaðar í þessu skjali.

Tafla 1 •  Listi yfir skammstafanir

Skammstöfun útvíkkuð

• AMP Ósamhverf fjölvinnsla
• DTIM Gögn þétt samþætt minni (einnig kallað SRAM)
• ECDSA Sporöskjulaga feril stafræn undirskriftaralgrím
• enNVM innbyggt óstöðugt minni
• FSBL Fyrst Stage Boot Loader
• Hart Vélbúnaður þráður/kjarni/örgjörva kjarni
• MSS Örgjörvi undirkerfi
• POR Kveikt á Endurstilla
• PUF Líkamlega óklónanleg aðgerð
• ROM Lesminni
• SCB Kerfisstýringarbrú
• sNVM Öruggt óstöðugt minni

Endurskoðunarsaga

Endurskoðunarferillinn lýsir þeim breytingum sem voru innleiddar í skjalinu. Breytingarnar eru taldar upp eftir endurskoðun, frá og með núverandi útgáfu.

Endurskoðun 2.0
Eftirfarandi er yfirlit yfir þær breytingar sem gerðar voru í þessari endurskoðun.

• Upplýsingar um Factory Secure Boot voru uppfærðar.
• Upplýsingar um Bare Metal forritið voru uppfærðar.

Endurskoðun 1.0
Fyrsta birting þessa skjals.

Höfuðstöðvar Microsemi
One Enterprise, Aliso Viejo,
CA 92656 BNA
Innan Bandaríkjanna: +1 800-713-4113
Utan Bandaríkjanna: +1 949-380-6100
Sala: +1 949-380-6136
Fax: +1 949-215-4996
Netfang: sales.support@microsemi.com
www.microsemi.com

©2020 Microsemi, dótturfyrirtæki að fullu í eigu Microchip Technology Inc. Allur réttur áskilinn. Microsemi og Microsemi merkið eru skráð vörumerki Microsemi Corporation. Öll önnur vörumerki og þjónustumerki eru eign viðkomandi eigenda.

Skjöl / auðlindir

Örflögu UG0881 PolarFire SoC FPGA ræsing og stillingar [pdfNotendahandbók UG0881 PolarFire SoC FPGA ræsing og stillingar, UG0881, PolarFire SoC FPGA ræsing og stillingar, ræsing og stillingar

Heimildir

• Notendahandbók