Microchip UG0881 PolarFire SoC FPGA Booting sy Configuration
Garantie
Ny Microsemi dia tsy manao antoka, misolo tena, na miantoka momba ny fampahalalana voarakitra ato na ny mety amin'ny vokatra sy ny serivisy ho an'ny tanjona manokana, ary ny Microsemi dia tsy mandray andraikitra na inona na inona mitranga amin'ny fampiharana na fampiasana vokatra na faritra. Ny vokatra amidy eto ambany sy ny vokatra hafa amidin'i Microsemi dia iharan'ny fitsapana voafetra ary tsy tokony hampiasaina miaraka amin'ny fitaovana na fampiharana manakiana iraka. Ny fepetra rehetra momba ny fampisehoana dia inoana fa azo antoka fa tsy voamarina, ary ny mpividy dia tsy maintsy mitarika sy mamita ny zava-bita rehetra sy ny fitsapana hafa momba ny vokatra, irery ary miaraka amin'ny, na apetraka amin'ny vokatra farany. Ny mpividy dia tsy miantehitra amin'ny angon-drakitra sy ny fepetra momba ny fampisehoana na ny mari-pamantarana omen'ny Microsemi. Anjaran'ny Mpividy ny mamaritra tsy miankina ny maha-mety ny vokatra rehetra ary ny mitsapa sy manamarina izany. Ny fampahalalana nomen'ny Microsemi eto ambany dia omena "toy ny misy, aiza" ary miaraka amin'ny lesoka rehetra, ary ny loza rehetra mifandraika amin'izany fampahalalana izany dia an'ny Mpividy tanteraka. Ny Microsemi dia tsy manome, mazava na an-kolaka, ho an'ny antoko na iza na iza zo patanty, fahazoan-dàlana, na zo IP hafa, na momba izany fampahalalana izany na zavatra voafaritry ny fampahalalana toy izany. Ny fampahalalana omena ato amin'ity antontan-taratasy ity dia an'ny Microsemi, ary i Microsemi dia manana zo hanao fanovana amin'ny fampahalalana ato amin'ity antontan-taratasy ity na amin'ny vokatra sy serivisy amin'ny fotoana rehetra tsy misy fampandrenesana.
Momba ny Microsemi
Microsemi, sampana iray manontolo an'ny Microchip Technology Inc. (Nasdaq: MCHP), dia manolotra portfolio feno amin'ny semiconductor sy vahaolana rafitra ho an'ny aerospace & fiarovana, fifandraisana, ivom-baovao ary tsena indostrialy. Ny vokatra dia ahitana ny fampandehanana avo lenta sy ny taratra mahery vaika analoga mifangaro famantarana mifangaro, FPGA, SoC ary ASIC; vokatra fitantanana herinaratra; fitaovana ara-potoana sy fampifanarahana ary vahaolana amin'ny fotoana voafaritra tsara, mametraka ny fenitry izao tontolo izao momba ny fotoana; fitaovana fanodinana feo; RF vahaolana; singa miavaka; fitahirizana orinasa sy vahaolana amin'ny fifandraisana, teknolojia fiarovana ary anti-t azo ekenaampny vokatra; Vahaolana Ethernet; Power-over-Ethernet IC sy midspans; ary koa ny fahaiza-manao famolavolana sy serivisy. Mianara bebe kokoa amin'ny www.microsemi.com.
Booting sy Configuration
PolarFire SoC FPGAs dia mampiasa circuitry fampiakarana avo lenta mba hiantohana ny herinaratra azo antoka amin'ny fampiakarana sy famerenana. Amin'ny famerenam-pahefana sy famerenana, ny filaharana boot-up PolarFire SoC FPGA dia manaraka ny famerenan'ny Power-on (POR), ny baotin'ny fitaovana, ny fanombohana ny famolavolana, ny pre-boot Microcontroller Subsystem (MSS), ary ny baotin'ny mpampiasa MSS. Ity antontan-taratasy ity dia mamaritra ny MSS pre-boot sy MSS User Boot. Raha mila fanazavana momba ny POR, Device Boot and Design initialization, jereo UG0890: PolarFire SoC FPGA Power-Up and Reset User Guide.
Raha mila fanazavana fanampiny momba ny endri-javatra MSS dia jereo ny UG0880: PolarFire SoC MSS User Guide.
Sequence boot-up
Manomboka ny filaharan'ny boot-up rehefa alefa na averina ny PolarFire SoC FPGA. Mifarana izany rehefa vonona ny hanatanteraka programa fampiharana ny processeur. Ity filaharan'ny booting ity dia mandeha amin'ny s maromarotages alohan'ny hanombohany ny fanatanterahana ny programa.
Misy andiana asa atao mandritra ny fizotry ny Boot-up izay ahitana ny famerenam-pahefana amin'ny fitaovana, ny fanombohana ny periferika, ny fanombohana fahatsiarovana, ary ny fampidinana ny fampiharana voafaritry ny mpampiasa avy amin'ny fitadidiana tsy miovaova mankany amin'ny fitadidiana mivadibadika ho an'ny famonoana.
Ity sary manaraka ity dia mampiseho dingana samihafa amin'ny filaharan'ny Boot-up.
Sary 1 Sequence boot-up
MSS Pre-Boot
Rehefa vita soa aman-tsara ny Design Initialization, MSS Pre-boot dia manomboka ny famonoana azy. Ny MSS dia navotsotra tamin'ny famerenana indray rehefa vita ny fomba fiasa mahazatra rehetra. Ny mpanara-maso ny rafitra dia mitantana ny fandaharana, ny fanombohana ary ny fanamafisana ny fitaovana. Ny MSS Pre-boot dia tsy mitranga raha toa ka namboarina ho an'ny fomba fampiatoana ny rafitra fanaraha-maso ny fitaovana.
Ny dingana mialoha ny fanombohana MSS dia arindran'ny firmware controller system, na dia mety hampiasa ny E51 ao amin'ny MSS Core Complex aza izy io mba hanatanterahana ny ampahany sasany amin'ny filaharana mialoha ny boot.
Ity hetsika manaraka ity dia mitranga mandritra ny MSS pre-boot stage:
- Fanamafisana ny fitadidiana tsy miovaova (eNVM) tafiditra ao amin'ny MSS
- Fanombohana ny fanamboarana redundancy mifandraika amin'ny cache MSS Core Complex L2
- Fanamarinana ny kaody baotin'ny mpampiasa (raha alefa ny safidy boot User Secure)
- Fandefasana MSS miasa amin'ny kaody Boot User
Ny MSS Core Complex dia azo alaina amin'ny iray amin'ireo fomba efatra. Ity tabilao manaraka ity dia mitanisa ny safidy mialoha ny boot MSS, izay azo amboarina sy voarindra ao amin'ny sNVM. Ny maodely boot dia voafaritra amin'ny alàlan'ny parameter mpampiasa U_MSS_BOOTMODE[1:0]. Ny angon-drakitra fanamafisana baoty fanampiny dia miankina amin'ny maodely ary voafaritra amin'ny alàlan'ny parameter mpampiasa U_MSS_BOOTCFG (jereo ny tabilao 3, pejy 4 ary tabilao 5, pejy 6).
Tabilao 1 • MSS Core Complex Boot Modes
| U_MSS_BOOTMODE[1:0] | Mode | Description |
| 0 | Idle boot | MSS Core Complex baoty avy amin'ny boot ROM raha tsy namboarina ny MSS |
| 1 | Boot tsy azo antoka | Ny MSS Core Complex dia mandeha mivantana avy amin'ny adiresy voafaritry ny U_MSS_BOOTADDR |
| 2 | Boot azo antoka ny mpampiasa | MSS Core Complex baoty avy amin'ny sNVM |
| 3 | Factory azo antoka boot | Ny MSS Core Complex dia mampiasa ny protocole boot secure factory |
Ny safidy boot dia nofantenana ho ampahany amin'ny drafitra famolavolana Libero. Ny fanovana ny fomba dia tsy azo atao afa-tsy amin'ny alalan'ny famoronana fandaharana FPGA vaovao file.
Sary 2 • MSS Pre-boot Flow 
Idle Boot
Raha tsy voarindra ny MSS (ohatraample, fitaovana banga), avy eo ny MSS Core Complex dia manatanteraka programa boot ROM izay mitazona ny processeur rehetra ao anaty loop tsy manam-petra mandra-pahatongan'ny debugger iray mifandray amin'ny tanjona. Ny rejisitry ny boot vector dia mitazona ny sandany mandra-pamerenana ny fitaovana na ny fandrindrana ny maodely baoty vaovao. Ho an'ny fitaovana namboarina, ity fomba ity dia azo ampiharina amin'ny fampiasana ny
U_MSS_BOOTMODE=0 safidy boot ao amin'ny Libero configurator.
Fanamarihana: Amin'ity fomba ity dia tsy ampiasaina ny U_MSS_BOOTCFG.
Ity sary manaraka ity dia mampiseho ny fikorianan'ny boot Idle.
Sary 3 • Idle Boot Flow
Boot tsy azo antoka
Amin'ity fomba ity, ny MSS Core Complex dia manatanteraka avy amin'ny adiresy eNVM voafaritra tsy misy fanamarinana. Izy io dia manome ny safidy boot haingana indrindra, saingy tsy misy ny fanamarinana ny sary code. Ny adiresy dia azo faritana amin'ny fametrahana U_MSS_BOOTADDR ao amin'ny Libero Configurator. Ity maodely ity dia azo ampiasaina amin'ny boot avy amin'ny loharano fitadidiana FPGA Fabric amin'ny alàlan'ny FIC. Ity fomba ity dia ampiharina amin'ny fampiasana ny
U_MSS_BOOTMODE=safidy boot 1.
Ny MSS Core Complex dia navotsotra tamin'ny reset miaraka amin'ny vectors boot voafaritry ny U_MSS_BOOTCFG (araka ny voatanisa ao amin'ny tabilao manaraka).
Tabilao 2 • U_MSS_BOOTCFG Fampiasana amin'ny fomba tsy azo antoka 1
| Offset (bytes) |
Habe (bytes) |
Anarana |
Description |
| 0 | 4 | BOOTVEC0 | Vector boot ho an'ny E51 |
| 4 | 4 | BOOTVEC1 | Vector boot ho an'ny U540 |
| 8 | 4 | BOOTVEC2 | Vector boot ho an'ny U541 |
| 16 | 4 | BOOTVEC3 | Vector boot ho an'ny U542 |
| 20 | 4 | BOOTVEC4 | Vector boot ho an'ny U543 |
Ity sary manaraka ity dia mampiseho ny fikorianan'ny boot tsy azo antoka.
Sary 4 • Flow tsy azo antoka
User Secure Boot
Ity fomba ity dia ahafahan'ny mpampiasa mampihatra ny baoty azo antoka manokana ary ny kaody baotin'ny mpampiasa azo antoka dia apetraka ao amin'ny sNVM. Ny sNVM dia fahatsiarovana tsy miovaova 56 KB izay azo arovana amin'ny fiasan'ny Physically Unclonable Function (PUF) naorina. Ity fomba boot ity dia heverina ho azo antoka satria ny pejy sNVM voamarika ho ROM dia tsy azo ovaina. Rehefa miakatra ny herinaratra, dia mandika ny kaody baotin'ny mpampiasa azo antoka avy amin'ny sNVM mankany amin'ny Data Tightly Integrated Memory (DTIM) an'ny E51 Monitor ny mpanara-maso ny rafitra. E51 dia manomboka manatanteraka ny kaody boot azo antoka ho an'ny mpampiasa.
Raha mihoatra ny haben'ny DTIM ny haben'ny kaody boot azo antoka ho an'ny mpampiasa dia mila mizara ny code boot ho roa segondra ny mpampiasa.tages. Ny sNVM dia mety ahitana ny s manarakatage ny filaharan'ny baotin'ny mpampiasa, izay mety hanamarina ny baotin'ny manarakatage mampiasa ny algorithm authentication/decryption mpampiasa.
Raha pejy voamarina na voasivana no ampiasaina dia ny lakile USK mitovy (izany hoe,
U_MSS_BOOT_SNVM_USK) dia tsy maintsy ampiasaina amin'ny pejy rehetra voamarina/nafenina.
Raha tsy mahomby ny fanamarinana dia azo apetraka amin'ny reset ny MSS Core Complex ary ny BOOT_FAIL tampazo atsangana ny saina. Ity fomba ity dia ampiharina amin'ny alàlan'ny safidy boot U_MSS_BOOTMODE=2.
Tabilao 3 • U_MSS_BOOTCFG Fampiasana amin'ny User Secure Boot
| Offset (bytes) | Habe (bytes) | Anarana | Description |
| 0 | 1 | U_MSS_BOOT_SNVM_PAGE | Pejy fanombohana amin'ny SNVM |
| 1 | 3 | voatokana | Ho an'ny fampifanarahana |
| 4 | 12 | U_MSS_BOOT_SNVM_USK | Ho an'ny pejy voamarina/nafenina |
Ity sary manaraka ity dia mampiseho ny fikorianan'ny boot azo antoka ho an'ny mpampiasa.
Sary 5 • Mpampiasa Secure Boot Flow
Factory Secure Boot
Amin'ity fomba ity, ny mpanara-maso ny rafitra dia mamaky ny Secure Boot Image Certificate (SBIC) avy amin'ny eNVM ary manamarina ny SBIC. Amin'ny fanamarinana mahomby, ny System Controller dia mandika ny kaody baotin'ny orinasa azo antoka avy amin'ny faritra fitadidiana manokana sy azo antoka ary mampiditra izany ao amin'ny DTIM an'ny E51 Monitor core. Ny baoty azo antoka default dia manao fanamarinana sonia amin'ny sary eNVM mampiasa SBIC izay voatahiry ao amin'ny eNVM. Raha tsy misy hadisoana voalaza dia avoaka amin'ny MSS Core Complex ny famerenana. Raha misy hadisoana dia apetraka ao amin'ny reset ny MSS Core Complex ary ny BOOT_FAIL tampatsangana ny saina. Avy eo, ny controller rafitra miasa amin'nyamper flag izay manamafy famantarana amin'ny lamba FPGA ho an'ny hetsika ataon'ny mpampiasa. Ity fomba ity dia ampiharina amin'ny fampiasana ny safidy boot U_MSS_BOOTMODE=3.
Ny SBIC dia mirakitra ny adiresy, ny habeny, ny hash ary ny Elliptic Curve Digital Signature Algorithm (ECDSA) sonia an'ny blob binary voaaro. ECDSA dia manolotra variana amin'ny Algorithm Signature Digital izay mampiasa kriptografika miolikolika elliptic. Izy io koa dia misy ny vector reset ho an'ny Hardware tsirairay
kofehy / core / processeur core (Hart) ao amin'ny rafitra.
Tabilao 4 • Secure Boot Image Certificate (SBIC)
| Offset | Habe (bytes) | sarobidy | Description |
| 0 | 4 | IMAGEADDR | Adiresin'ny UBL ao amin'ny sarintany fitadidiana MSS |
| 4 | 4 | Sary | Haben'ny UBL amin'ny bytes |
| 8 | 4 | BOOTVEC0 | Vector boot ao amin'ny UBL ho an'ny E51 |
| 12 | 4 | BOOTVEC1 | Vector boot ao amin'ny UBL ho an'ny U540 |
| 16 | 4 | BOOTVEC2 | Vector boot ao amin'ny UBL ho an'ny U541 |
| 20 | 4 | BOOTVEC3 | Vector boot ao amin'ny UBL ho an'ny U542 |
| 24 | 4 | BOOTVEC4 | Vector boot ao amin'ny UBL ho an'ny U543 |
| 28 | 1 | SAFIDY[7:0] | SBIC safidy |
| 28 | 3 | voatokana | |
| 32 | 8 | Malagasy Bible | SBIC/Sary version |
| 40 | 16 | DSN | Options DSN mamatotra |
| 56 | 48 | H | Sary UBL SHA-384 hash |
| 104 | 104 | CODESIG | sonia ECDSA misy kaody DER |
| sokajy | 208 | oktety |
DSN
Raha tsy aotra ny sahan'ny DSN dia ampitahaina amin'ny laharan'ny serie an'ilay fitaovana. Raha tsy mahomby ny fampitahana, dia ny boot_fail tampnapetraka ny saina ary tapaka ny fanamarinana.
Malagasy Bible
Raha avelan'ny U_MSS_REVOCATION_ENABLE ny fanafoanana SBIC dia lavina ny SBIC raha tsy mihoatra na mitovy amin'ny tokonam-baravaran'ny fanafoanana ny sandan'ny VERSION.
SAFIDY FANAFOHANA SBIC
Raha avelan'ny U_MSS_REVOCATION_ENABLE ny fanafoanana SBIC ary ny OPTIONS[0] dia '1', ny dikan-teny SBIC rehetra latsaky ny VERSION dia hofoanana rehefa voamarina tanteraka ny SBIC. Ny tokonam-baravaran'ny fanafoanana dia mijanona amin'ny sanda vaovao mandra-pitombony indray amin'ny SBIC ho avy miaraka amin'ny OPTIONS[0] = '1' ary saha VERSION ambony kokoa. Ny tokonam-baravaran'ny fanafoanana dia tsy azo ampitomboina afa-tsy amin'ny fampiasana an'io mekanika io ary azo averina amin'ny alalan'ny stream bit fotsiny.
Rehefa havaozina mavitrika ny tokonam-baravaran'ny fanafoanana, dia tehirizina amin'ny alàlan'ny rafitra fitahirizana mihoa-pampana ampiasaina amin'ny kaody passante ny tokonam-baravarana mba tsy hahatonga ny baotin'ny fitaovana manaraka tsy hahomby ny tsy fahampian'ny herinaratra mandritra ny baotin'ny fitaovana. Raha tsy nahomby ny fanavaozana ny tokonam-baravarana fanafoanana, dia azo antoka fa ny sandan'ny tokonam-baravarana dia ny sanda vaovao na ny teo aloha.
Tabilao 5 • U_MSS_BOOTCFG Fampiasana amin'ny Factory Boot Loader Mode
| Offset (bytes) |
Habe (bytes) |
Anarana |
Description |
| 0 | 4 | U_MSS_SBIC_ADDR | Adiresin'ny SBIC ao amin'ny habaka adiresy MSS |
| 4 | 4 | U_MSS_REVOCATION_ENABLE | Alefaso ny fanafoanana ny SBIC raha tsy aotra |
Ity sary manaraka ity dia mampiseho ny fikorianan'ny baotin'ny orinasa azo antoka.
Sary 6 • Factory Secure Boot Flow
MSS User Boot
Ny baotin'ny mpampiasa MSS dia atao rehefa omena ny fanaraha-maso avy amin'ny System Controller mankany amin'ny MSS Core Complex. Rehefa nahomby ny MSS pre-boot, ny mpanara-maso ny rafitra dia mamoaka ny famerenana amin'ny MSS Core Complex. Ny MSS dia azo alaina amin'ny iray amin'ireto fomba manaraka ireto:
- Fampiharana Bare Metal
- Linux Application
- AMP Fampiharana
Fampiharana Bare Metal
Ny fampiharana metaly miboridana ho an'ny PolarFire SoC dia azo amboarina amin'ny alàlan'ny fitaovana SoftConsole. Ity fitaovana ity dia manome ny vokatra files amin'ny endrika .hex izay azo ampiasaina ao amin'ny Libero mikoriana mba ho tafiditra ao amin'ny fandaharana bitstream file. Io fitaovana io ihany no azo ampiasaina hanesorana ny rindranasa Bare Metal mampiasa JTAG
interface tsara.
Ity sary manaraka ity dia mampiseho ny fampiharana SoftConsole Bare Metal izay manana harts dimy (Cores) ao anatin'izany ny E51 Monitor core.
Sary 7 • Tetikasa SoftConsole 
Linux Application
Ity fizarana ity dia mamaritra ny filaharan'ny boot ho an'ny Linux mandeha amin'ny cores U54 rehetra.
Ny dingana boot mahazatra dia misy telo stages. Ny s voalohanytage boot loader (FSBL) dia vita avy amin'ny on-chip Boot flash (eNVM). Ny FSBL dia mameno ny segondra faharoatage boot loader (SSBL) avy amin'ny fitaovana boot mankany amin'ny RAM ivelany na Cache. Ny fitaovana boot dia mety ho eNVM na microcontroller fahatsiarovana (eMMC) na SPI Flash ivelany. Ny SSBL dia mameno ny rafitra fandidiana Linux avy amin'ny fitaovana boot mankany amin'ny RAM ivelany. Ao amin'ny fahatelo stage, Linux dia novonoina tamin'ny RAM ivelany.
Ity sary manaraka ity dia mampiseho ny fikorianan'ny Linux Boot Process.
Sary 8 • Ny fikorianan'ny fizotran'ny boot Linux mahazatra
Ny antsipirihan'ny FSBL, Device tree, Linux, ary ny YOCTO build, ny fomba fanamboarana sy fanamboarana Linux dia homena amin'ny famoahana ity antontan-taratasy ity.
AMP Fampiharana
Ny famaritana amin'ny antsipiriany momba ny Libero MSS Configurator sy ny fomba debug ny rindranasa multi-processor amin'ny fampiasana SoftConsole dia homena amin'ny famoahana ity antontan-taratasy ity.
Loharano samihafa amin'ny booting
Havaozina amin'ny dikan-teny ho avy amin'ity antontan-taratasy ity.
Boot Configuration
Havaozina amin'ny dikan-teny ho avy amin'ity antontan-taratasy ity.
fanafohezan-teny
Ireto fanafohezana manaraka ireto no ampiasaina ato amin'ity antontan-taratasy ity.
Tabilao 1 • Lisitry ny acronyms
Acronym nitarina
- AMP Asymmetric Multi-processing
- DTIM Data Tightly Integrated Memory (antsoina koa hoe SRAM)
- ECDSA Elliptic Curve Digital Signature Algorithm
- eNVM Tafiditra ao anatin'ny Memory Non-Volatile
- FSBL Voalohany Stage Boot Loader
- diera Hardware kofehy / core / processeur core
- MSS Microprocessor Subsystem
- POR Power on Reset
- PUF Fihetseham-batana Unclonable
- Rom Fahatsiarovana vakiana fotsiny
- SCB System Controller Bridge
- sNVM Secure Non-volatile Memory
Tantara fanavaozana
Ny tantaran'ny fanavaozana dia manoritsoritra ireo fanovana nampiharina tao amin'ilay antontan-taratasy. Ny fanovana dia voatanisa amin'ny fanavaozana, manomboka amin'ny famoahana ankehitriny.
Fanavaozana 2.0
Ity manaraka ity dia famintinana ny fanovana natao tamin'ity fanavaozana ity.
- Nohavaozina ny fampahalalana momba ny Factory Secure Boot.
- Ny fampahalalana momba ny Bare Metal Application dia nohavaozina.
Fanavaozana 1.0
Ny famoahana voalohany ity antontan-taratasy ity.
Ny foiben'ny Microsemi
One Enterprise, Aliso Viejo,
CA 92656 Etazonia
Any Etazonia: +1 800-713-4113
ivelan'ny Etazonia: +1 949-380-6100
Varotra: +1 949-380-6136
Fax: +1 949-215-4996
mailaka: sales.support@microsemi.com
www.microsemi.com
©2020 Microsemi, sampana iray manontolo an'ny Microchip Technology Inc. Zo rehetra voatokana. Microsemi sy ny logo Microsemi dia marika voasoratra anarana an'ny Microsemi Corporation. Ny marika hafa rehetra sy ny marika serivisy dia fananan'ny tompony tsirairay avy.
Documents / Loharano
 |
Microchip UG0881 PolarFire SoC FPGA Booting sy Configuration [pdf] Torolàlana ho an'ny mpampiasa UG0881 PolarFire SoC FPGA Booting sy Configuration, UG0881, PolarFire SoC FPGA Booting sy Configuration, Booting sy Configuration |
