माइक्रोचिप UG0881 PolarFire SoC FPGA बुटिङ र कन्फिगरेसन
वारेन्टी
Microsemi ले यहाँ समावेश जानकारी वा कुनै विशेष उद्देश्यका लागि यसको उत्पादन र सेवाहरूको उपयुक्तताको सम्बन्धमा कुनै वारेन्टी, प्रतिनिधित्व, वा ग्यारेन्टी गर्दैन, न त Microsemi ले कुनै पनि उत्पादन वा सर्किटको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै दायित्व ग्रहण गर्छ। यहाँ अन्तर्गत बिक्री गरिएका उत्पादनहरू र Microsemi द्वारा बेचिएका अन्य उत्पादनहरू सीमित परीक्षणको अधीनमा छन् र मिसन-क्रिटिकल उपकरण वा अनुप्रयोगहरूसँग संयोजनमा प्रयोग गर्नु हुँदैन। कुनै पनि कार्यसम्पादन विशिष्टताहरू भरपर्दो मानिन्छ तर प्रमाणित गरिएको छैन, र क्रेताले उत्पादनहरूको सबै प्रदर्शन र अन्य परीक्षणहरू सञ्चालन र पूरा गर्नुपर्छ, एक्लै र सँगै, वा कुनै पनि अन्त-उत्पादनहरूमा स्थापित। क्रेताले माइक्रोसेमी द्वारा प्रदान गरिएको कुनै पनि डाटा र कार्यसम्पादन विशिष्टता वा प्यारामिटरहरूमा भर पर्दैन। यो क्रेताको जिम्मेवारी हो कि स्वतन्त्र रूपमा कुनै पनि उत्पादनको उपयुक्तता निर्धारण गर्न र परीक्षण र प्रमाणित गर्न। Microsemi द्वारा यहाँ प्रदान गरिएको जानकारी "जस्तो छ, जहाँ छ" र सबै गल्तीहरू सहित प्रदान गरिएको छ, र त्यस्ता जानकारीसँग सम्बन्धित सम्पूर्ण जोखिम पूर्ण रूपमा क्रेतासँग हुन्छ। Microsemi ले कुनै पनि पक्षलाई कुनै पनि प्याटेन्ट अधिकार, इजाजतपत्र, वा अन्य कुनै आईपी अधिकारहरू, स्पष्ट रूपमा वा अस्पष्ट रूपमा प्रदान गर्दैन, चाहे त्यस्ता जानकारी स्वयं वा त्यस्ता जानकारीद्वारा वर्णन गरिएको कुनै पनि कुराको सम्बन्धमा। यस कागजातमा प्रदान गरिएको जानकारी माइक्रोसेमीको स्वामित्वमा छ, र माइक्रोसेमीले यस कागजातमा वा कुनै पनि उत्पादन र सेवाहरूमा सूचना बिना कुनै पनि समयमा कुनै पनि परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ।
Microsemi को बारेमा
Microsemi, Microchip Technology Inc. (Nasdaq: MCHP) को पूर्ण स्वामित्वमा रहेको सहायक कम्पनीले एयरोस्पेस र रक्षा, सञ्चार, डाटा सेन्टर र औद्योगिक बजारहरूको लागि अर्धचालक र प्रणाली समाधानहरूको विस्तृत पोर्टफोलियो प्रदान गर्दछ। उत्पादनहरूमा उच्च-प्रदर्शन र विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किटहरू, FPGAs, SoCs र ASICs समावेश छन्; शक्ति व्यवस्थापन उत्पादनहरू; समय र सिंक्रोनाइजेसन उपकरणहरू र सटीक समय समाधानहरू, समयको लागि विश्व मानक सेट गर्दै; आवाज प्रशोधन उपकरणहरू; आरएफ समाधान; अलग घटक; इन्टरप्राइज भण्डारण र सञ्चार समाधान, सुरक्षा प्रविधिहरू र स्केलेबल एन्टि-टीamper उत्पादनहरू; इथरनेट समाधान; पावर-ओभर-इथरनेट आईसी र मिडस्प्यान्स; साथै अनुकूलन डिजाइन क्षमताहरू र सेवाहरू। मा थप जान्नुहोस् www.microsemi.com.
बुटिङ र कन्फिगरेसन
PolarFire SoC FPGAs ले पावर-अप र रिसेटमा भरपर्दो पावर सुनिश्चित गर्न उन्नत पावर-अप सर्किटरी प्रयोग गर्दछ। पावर-अप र रिसेटमा, PolarFire SoC FPGA बुट-अप अनुक्रमले पावर-अन रिसेट (POR), यन्त्र बुट, डिजाइन सुरुवात, माइक्रोकन्ट्रोलर सबसिस्टम (MSS) प्रि-बुट, र MSS प्रयोगकर्ता बुटलाई पछ्याउँछ। यो कागजातले MSS पूर्व-बुट र MSS प्रयोगकर्ता बुटको वर्णन गर्दछ। POR, यन्त्र बुट र डिजाइन सुरुवातको बारेमा जानकारीको लागि, UG0890 हेर्नुहोस्: PolarFire SoC FPGA पावर-अप र प्रयोगकर्ता गाइड रिसेट गर्नुहोस्।
MSS सुविधाहरू बारे थप जानकारीको लागि, UG0880 हेर्नुहोस्: PolarFire SoC MSS प्रयोगकर्ता गाइड।
बुट-अप अनुक्रम
PolarFire SoC FPGA पावर-अप वा रिसेट हुँदा बुट-अप अनुक्रम सुरु हुन्छ। यो समाप्त हुन्छ जब प्रोसेसर अनुप्रयोग कार्यक्रम कार्यान्वयन गर्न तयार हुन्छ। यो बुटिङ अनुक्रम धेरै s मार्फत चल्छtagयो कार्यक्रम को कार्यान्वयन सुरु हुनु अघि।
बुट-अप प्रक्रियाको क्रममा सञ्चालनहरूको सेट गरिन्छ जसमा हार्डवेयरको पावर-अन रिसेट, परिधीय प्रारम्भिकता, मेमोरी प्रारम्भिकरण, र कार्यान्वयनको लागि गैर-अस्थिर मेमोरीबाट वाष्पशील मेमोरीमा प्रयोगकर्ता-परिभाषित अनुप्रयोग लोड गर्ने समावेश हुन्छ।
निम्न चित्रले बुट-अप अनुक्रमका विभिन्न चरणहरू देखाउँछ।
चित्र १ बुट-अप अनुक्रम
MSS प्रि-बुट
डिजाइन इनिशियलाइजेसनको सफल समापन पछि, MSS प्रि-बुटले यसको कार्यान्वयन सुरु गर्छ। MSS सबै सामान्य स्टार्टअप प्रक्रियाहरू पूरा भएपछि रिसेटबाट रिलिज हुन्छ। प्रणाली नियन्त्रकले प्रोग्रामिङ, प्रारम्भिकरण, र उपकरणहरूको कन्फिगरेसन प्रबन्ध गर्दछ। यदि प्रोग्राम गरिएको यन्त्र प्रणाली नियन्त्रक निलम्बन मोडको लागि कन्फिगर गरिएको छ भने MSS पूर्व-बुट उत्पन्न हुँदैन।
प्रारम्भिकताको MSS पूर्व-बुट चरण प्रणाली नियन्त्रक फर्मवेयरद्वारा समन्वय गरिएको छ, यद्यपि यसले पूर्व-बुट अनुक्रमका केही भागहरू प्रदर्शन गर्न MSS कोर कम्प्लेक्समा E51 को प्रयोग गर्न सक्छ।
निम्न घटनाहरू एमएसएस प्रि-बुटको समयमा हुन्छन्tage:
- MSS सम्मिलित गैर-वाष्पशील मेमोरी (eNVM) को पावर-अप
- MSS कोर कम्प्लेक्स L2 क्याससँग सम्बन्धित रिडन्डन्सी मर्मतको प्रारम्भिकरण
- प्रयोगकर्ता बुट कोडको प्रमाणीकरण (यदि प्रयोगकर्ता सुरक्षित बुट विकल्प सक्षम छ)
- प्रयोगकर्ता बुट कोडमा परिचालन MSS हस्तान्तरण
MSS कोर कम्प्लेक्स चार मोड मध्ये एक मा बुट गर्न सकिन्छ। निम्न तालिकाले MSS पूर्व-बुट विकल्पहरू सूचीबद्ध गर्दछ, जुन sNVM मा कन्फिगर र प्रोग्राम गर्न सकिन्छ। बुट मोड प्रयोगकर्ता प्यारामिटर U_MSS_BOOTMODE [1:0] द्वारा परिभाषित गरिएको छ। अतिरिक्त बुट कन्फिगरेसन डाटा मोड-निर्भर छ र प्रयोगकर्ता प्यारामिटर U_MSS_BOOTCFG द्वारा परिभाषित गरिएको छ (तालिका 3, पृष्ठ 4 र तालिका 5, पृष्ठ 6 हेर्नुहोस्)।
तालिका ३ • MSS कोर जटिल बुट मोडहरू
| U_MSS_BOOTMODE[1:0] | मोड | विवरण |
| 0 | निष्क्रिय बुट | यदि MSS कन्फिगर गरिएको छैन भने बुट ROM बाट MSS Core Complex बुट हुन्छ |
| 1 | गैर-सुरक्षित बुट | MSS कोर कम्प्लेक्स U_MSS_BOOTADDR द्वारा परिभाषित ठेगानाबाट सीधा बुट गर्दछ |
| 2 | प्रयोगकर्ता सुरक्षित बुट | MSS कोर कम्प्लेक्स sNVM बाट बुट |
| 3 | कारखाना सुरक्षित बुट | कारखाना सुरक्षित बुट प्रोटोकल प्रयोग गरेर MSS कोर कम्प्लेक्स बुट |
बुट विकल्प Libero डिजाइन प्रवाह को भाग को रूप मा चयन गरिएको छ। मोड परिवर्तन गर्ने नयाँ FPGA प्रोग्रामिङको उत्पादन मार्फत मात्र प्राप्त गर्न सकिन्छ file.
चित्र २ • MSS प्रि-बुट प्रवाह 
निष्क्रिय बुट
यदि MSS कन्फिगर गरिएको छैन (उदाहरणका लागिample, blank device), त्यसपछि MSS Core Complex ले बुट ROM कार्यक्रम कार्यान्वयन गर्दछ जसले सबै प्रोसेसरहरूलाई अनन्त लुपमा राख्छ जबसम्म डिबगर लक्ष्यमा जडान हुँदैन। बुट भेक्टर दर्ताहरूले यन्त्र रिसेट नभएसम्म वा नयाँ बुट मोड कन्फिगरेसन प्रोग्राम नगरेसम्म तिनीहरूको मान कायम राख्छ। कन्फिगर गरिएका उपकरणहरूको लागि, यो मोड प्रयोग गरेर लागू गर्न सकिन्छ
Libero कन्फिगरेटरमा U_MSS_BOOTMODE=0 बुट विकल्प।
नोट: यस मोडमा, U_MSS_BOOTCFG प्रयोग गरिएको छैन।
निम्न चित्रले निष्क्रिय बुट प्रवाह देखाउँछ।
चित्र ३ • निष्क्रिय बुट प्रवाह
गैर-सुरक्षित बुट
यस मोडमा, MSS कोर कम्प्लेक्सले प्रमाणीकरण बिना निर्दिष्ट eNVM ठेगानाबाट कार्यान्वयन गर्दछ। यसले सबैभन्दा छिटो बुट विकल्प प्रदान गर्दछ, तर कोड छविको कुनै प्रमाणीकरण छैन। Libero कन्फिगुरेटरमा U_MSS_BOOTADDR सेट गरेर ठेगाना निर्दिष्ट गर्न सकिन्छ। यो मोड FIC मार्फत कुनै पनि FPGA कपडा मेमोरी स्रोतबाट बुट गर्न प्रयोग गर्न सकिन्छ। यो मोड प्रयोग गरेर लागू गरिएको छ
U_MSS_BOOTMODE=1 बुट विकल्प।
MSS कोर कम्प्लेक्स U_MSS_BOOTCFG द्वारा परिभाषित बुट भेक्टरहरूसँग रिसेटबाट जारी गरिएको छ (निम्न तालिकामा सूचीबद्ध)।
तालिका ३ • U_MSS_BOOTCFG गैर-सुरक्षित बुट मोड १ मा प्रयोग
| अफसेट (बाइट्स) |
साइज (बाइट्स) |
नाम |
विवरण |
| 0 | 4 | BOOTVEC0 | E51 को लागि बुट भेक्टर |
| 4 | 4 | BOOTVEC1 | U540 को लागि बुट भेक्टर |
| 8 | 4 | BOOTVEC2 | U541 को लागि बुट भेक्टर |
| 16 | 4 | BOOTVEC3 | U542 को लागि बुट भेक्टर |
| 20 | 4 | BOOTVEC4 | U543 को लागि बुट भेक्टर |
निम्न चित्रले गैर-सुरक्षित बुट प्रवाह देखाउँछ।
चित्र ३ • गैर-सुरक्षित बुट प्रवाह
प्रयोगकर्ता सुरक्षित बुट
यो मोडले प्रयोगकर्तालाई आफ्नै अनुकूल सुरक्षित बुट कार्यान्वयन गर्न अनुमति दिन्छ र प्रयोगकर्ता सुरक्षित बुट कोड sNVM मा राखिएको छ। sNVM एक 56 KB गैर-अस्थिर मेमोरी हो जुन बिल्ट-इन फिजिकल अनक्लोनेबल फंक्शन (PUF) द्वारा सुरक्षित गर्न सकिन्छ। यो बुट विधि सुरक्षित मानिन्छ किनभने ROM को रूपमा चिन्ह लगाइएका sNVM पृष्ठहरू अपरिवर्तनीय छन्। पावर अपमा, प्रणाली नियन्त्रकले प्रयोगकर्ता सुरक्षित बुट कोड sNVM बाट E51 मनिटर कोरको डाटा टाइटली इन्टिग्रेटेड मेमोरी (DTIM) मा प्रतिलिपि गर्दछ। E51 ले प्रयोगकर्ता सुरक्षित बुट कोड कार्यान्वयन गर्न थाल्छ।
यदि प्रयोगकर्ता सुरक्षित बुट कोडको साइज DTIM को साइज भन्दा बढी छ भने प्रयोगकर्ताले बुट कोडलाई दुई s मा विभाजन गर्न आवश्यक छ।tages। sNVM ले अर्को s समावेश गर्न सक्छtagप्रयोगकर्ताको बुट अनुक्रमको e, जसले अर्को बुटको प्रमाणीकरण गर्न सक्छtage प्रयोगकर्ता प्रमाणीकरण/डिक्रिप्शन एल्गोरिदम प्रयोग गर्दै।
यदि प्रमाणीकृत वा इन्क्रिप्टेड पृष्ठहरू प्रयोग गरिन्छ भने उही USK कुञ्जी (अर्थात,
U_MSS_BOOT_SNVM_USK) सबै प्रमाणीकृत/इन्क्रिप्टेड पृष्ठहरूको लागि प्रयोग गर्नुपर्छ।
यदि प्रमाणीकरण असफल भयो भने, MSS कोर कम्प्लेक्स रिसेटमा राख्न सकिन्छ र BOOT_FAIL tampझण्डा उठाउन सकिन्छ। यो मोड U_MSS_BOOTMODE=2 बुट विकल्प प्रयोग गरेर लागू गरिएको छ।
तालिका ३ • U_MSS_BOOTCFG प्रयोगकर्ता सुरक्षित बुटमा प्रयोग
| अफसेट (बाइट्स) | साइज (बाइट्स) | नाम | विवरण |
| 0 | 1 | U_MSS_BOOT_SNVM_PAGE | SNVM मा सुरु पृष्ठ |
| 1 | 3 | आरक्षित | पङ्क्तिबद्धताको लागि |
| 4 | 12 | U_MSS_BOOT_SNVM_USK | प्रमाणीकृत/इन्क्रिप्टेड पृष्ठहरूको लागि |
निम्न चित्रले प्रयोगकर्ता सुरक्षित बुट प्रवाह देखाउँछ।
चित्र ३ • प्रयोगकर्ता सुरक्षित बुट प्रवाह
कारखाना सुरक्षित बुट
यस मोडमा, प्रणाली नियन्त्रकले eNVM बाट सुरक्षित बुट छवि प्रमाणपत्र (SBIC) पढ्छ र SBIC लाई मान्य गर्दछ। सफल प्रमाणीकरणमा, प्रणाली नियन्त्रकले आफ्नो निजी, सुरक्षित मेमोरी क्षेत्रबाट फ्याक्ट्री सुरक्षित बुट कोड प्रतिलिपि गर्दछ र E51 मनिटर कोरको DTIM मा लोड गर्दछ। पूर्वनिर्धारित सुरक्षित बुटले eNVM मा भण्डारण गरिएको SBIC प्रयोग गरेर eNVM छविमा हस्ताक्षर जाँच गर्छ। यदि कुनै त्रुटिहरू रिपोर्ट गरिएको छैन भने, रिसेट MSS कोर कम्प्लेक्समा जारी गरिन्छ। यदि त्रुटिहरू रिपोर्ट गरियो भने, MSS कोर कम्प्लेक्स रिसेटमा राखिएको छ र BOOT_FAIL tamper झण्डा उठाएको छ। त्यसपछि, प्रणाली नियन्त्रक सक्रिय हुन्छamper फ्ल्याग जसले प्रयोगकर्ता कार्यको लागि FPGA कपडालाई संकेत दिन्छ। यो मोड U_MSS_BOOTMODE=3 बुट विकल्प प्रयोग गरेर लागू गरिएको छ।
SBIC ले संरक्षित बाइनरी ब्लबको ठेगाना, साइज, ह्यास, र इलिप्टिक कर्भ डिजिटल सिग्नेचर एल्गोरिदम (ECDSA) हस्ताक्षर समावेश गर्दछ। ECDSA ले डिजिटल सिग्नेचर एल्गोरिथ्मको एउटा संस्करण प्रदान गर्दछ जसले अण्डाकार कर्भ क्रिप्टोग्राफी प्रयोग गर्दछ। यसले प्रत्येक हार्डवेयरको लागि रिसेट भेक्टर पनि समावेश गर्दछ
प्रणालीमा थ्रेड/कोर/प्रोसेसर कोर (हार्ट)।
तालिका ३ • सुरक्षित बुट छवि प्रमाणपत्र (SBIC)
| अफसेट | साइज (बाइट्स) | मूल्य | विवरण |
| 0 | 4 | IMAGEADDR | MSS मेमोरी नक्सामा UBL को ठेगाना |
| 4 | 4 | IMAGELEN | बाइटमा UBL को आकार |
| 8 | 4 | BOOTVEC0 | E51 को लागि UBL मा बुट भेक्टर |
| 12 | 4 | BOOTVEC1 | U540 को लागि UBL मा बुट भेक्टर |
| 16 | 4 | BOOTVEC2 | U541 को लागि UBL मा बुट भेक्टर |
| 20 | 4 | BOOTVEC3 | U542 को लागि UBL मा बुट भेक्टर |
| 24 | 4 | BOOTVEC4 | U543 को लागि UBL मा बुट भेक्टर |
| 28 | 1 | विकल्पहरू [७:०] | SBIC विकल्प |
| 28 | 3 | आरक्षित | |
| 32 | 8 | संस्करण | SBIC/छवि संस्करण |
| 40 | 16 | DSNName | वैकल्पिक DSN बाध्यकारी |
| 56 | 48 | H | UBL छवि SHA-384 ह्यास |
| 104 | 104 | कोडेज | DER-इन्कोड गरिएको ECDSA हस्ताक्षर |
| कुल | 208 | बाइटहरू |
DSNName
यदि DSN फिल्ड गैर-शून्य छ भने, यसलाई यन्त्रको आफ्नै क्रम संख्यासँग तुलना गरिन्छ। यदि तुलना असफल भयो भने, त्यसपछि boot_fail tamper झण्डा सेट गरिएको छ र प्रमाणीकरण रद्द गरिएको छ।
संस्करण
यदि SBIC रद्दीकरण U_MSS_REVOCATION_ENABLE द्वारा सक्षम गरिएको छ भने, VERSION को मान खारेज थ्रेसहोल्ड भन्दा ठूलो वा बराबर नभएसम्म SBIC खारेज गरिन्छ।
SBIC रिभोकेशन विकल्प
यदि SBIC रद्दीकरण U_MSS_REVOCATION_ENABLE द्वारा सक्षम गरिएको छ र OPTIONS[0] '1' हो भने, SBIC को पूर्ण प्रमाणीकरणमा VERSION भन्दा कमका सबै SBIC संस्करणहरू रद्द हुन्छन्। OPTIONS[0] = '1' र उच्च संस्करण क्षेत्रको साथ भविष्यको SBIC द्वारा पुन: वृद्धि नभएसम्म रद्द गर्ने थ्रेसहोल्ड नयाँ मानमा रहन्छ। रिभोकेसन थ्रेसहोल्ड यो मेकानिजम प्रयोग गरेर मात्र वृद्धि गर्न सकिन्छ र केवल बिट-स्ट्रिम द्वारा रिसेट गर्न सकिन्छ।
जब रिभोकेसन थ्रेसहोल्ड गतिशील रूपमा अद्यावधिक गरिन्छ, थ्रेसहोल्ड पासकोडहरूको लागि प्रयोग गरिएको अनावश्यक भण्डारण योजना प्रयोग गरी भण्डारण गरिन्छ जस्तै कि यन्त्र बुट गर्दा पावर विफलताले पछिको यन्त्र बुट असफल हुन दिँदैन। यदि रद्द गर्ने थ्रेसहोल्डको अद्यावधिक असफल भयो भने, यो निश्चित छ कि थ्रेसहोल्ड मान या त नयाँ मान वा अघिल्लो हो।
तालिका ३ • U_MSS_BOOTCFG फ्याक्ट्री बुट लोडर मोडमा प्रयोग
| अफसेट (बाइट्स) |
साइज (बाइट्स) |
नाम |
विवरण |
| 0 | 4 | U_MSS_SBIC_ADDR | MSS ठेगाना स्पेसमा SBIC को ठेगाना |
| 4 | 4 | U_MSS_REVOCATION_ENABLE | शून्य नभएको खण्डमा SBIC रद्दीकरण सक्षम गर्नुहोस् |
निम्न चित्रले कारखाना सुरक्षित बुट प्रवाह देखाउँछ।
चित्र ३ • कारखाना सुरक्षित बुट प्रवाह
MSS प्रयोगकर्ता बुट
MSS प्रयोगकर्ता बुट हुन्छ जब नियन्त्रण प्रणाली नियन्त्रकबाट MSS कोर कम्प्लेक्समा दिइन्छ। सफल MSS पूर्व-बुटमा, प्रणाली नियन्त्रकले MSS कोर कम्प्लेक्समा रिसेट जारी गर्दछ। MSS लाई निम्न मध्ये कुनै एक तरिकाले बुट गर्न सकिन्छ:
- बेयर मेटल आवेदन
- लिनक्स अनुप्रयोग
- AMP आवेदन
बेयर मेटल आवेदन
PolarFire SoC को लागि बेयर मेटल अनुप्रयोगहरू SoftConsole उपकरण प्रयोग गरेर विकास गर्न सकिन्छ। यो उपकरण आउटपुट प्रदान गर्दछ files. hex को रूपमा प्रयोग गर्न सकिन्छ जुन Libero प्रवाहमा प्रोग्रामिङ बिटस्ट्रीममा समावेश गर्न सकिन्छ। file। उही उपकरण J प्रयोग गरेर बेयर मेटल अनुप्रयोगहरू डिबग गर्न प्रयोग गर्न सकिन्छTAG
इन्टरफेस।
निम्न चित्रले SoftConsole बेयर मेटल अनुप्रयोग देखाउँछ जसमा E51 मनिटर कोर सहित पाँच हार्ट (कोर) छन्।
चित्र ३ • SoftConsole परियोजना 
लिनक्स अनुप्रयोग
यो खण्डले सबै U54 कोरहरूमा चलिरहेको लिनक्सको लागि बुट अनुक्रम वर्णन गर्दछ।
एक सामान्य बुट प्रक्रियामा तीन सेकेन्ड हुन्छtages। पहिलो एसtagई बुट लोडर (FSBL) अन-चिप बुट फ्ल्यास (eNVM) बाट निष्पादित हुन्छ। FSBL ले दोस्रो s लोड गर्दछtage बुट लोडर (SSBL) बुट उपकरणबाट बाह्य RAM वा क्यासमा। बुट उपकरण eNVM वा इम्बेडेड मेमोरी माइक्रोकन्ट्रोलर (eMMC) वा बाह्य SPI फ्ल्यास हुन सक्छ। SSBL ले लिनक्स अपरेटिङ सिस्टमलाई बुट यन्त्रबाट बाहिरी RAM मा लोड गर्छ। तेस्रो सtagई, लिनक्स बाह्य RAM बाट निष्पादित गरिएको छ।
निम्न चित्रले लिनक्स बुट प्रक्रिया प्रवाह देखाउँछ।
चित्र ३ • सामान्य लिनक्स बुट प्रक्रिया प्रवाह
FSBL, Device Tree, Linux, र YOCTO बिल्डको विवरण, कसरी लिनक्स निर्माण र कन्फिगर गर्ने भन्ने विवरण यस कागजातको भविष्यमा जारी गरिनेछ।
AMP आवेदन
Libero MSS कन्फिगुरेटरको विस्तृत विवरण र SoftConsole प्रयोग गरेर बहु-प्रोसेसर अनुप्रयोगहरू कसरी डिबग गर्ने भन्ने बारे यस कागजातको भविष्यको विमोचनमा प्रदान गरिनेछ।
बुटिङका विभिन्न स्रोतहरू
यस कागजातको भविष्यका संस्करणहरूमा अद्यावधिक गर्न।
बुट कन्फिगरेसन
यस कागजातको भविष्यका संस्करणहरूमा अद्यावधिक गर्न।
एक्रोनिम्स
यस कागजातमा निम्न संक्षिप्त शब्दहरू प्रयोग गरिएका छन्।
तालिका ३ • एक्रोनिमहरूको सूची
एक्रोनिम विस्तारित
- AMP असममित बहु-प्रशोधन
- DTIM डाटा टाइटली एकीकृत मेमोरी (जसलाई SRAM पनि भनिन्छ)
- ECDSA अण्डाकार वक्र डिजिटल हस्ताक्षर एल्गोरिथ्म
- eNVM इम्बेडेड गैर-वाष्पशील मेमोरी
- FSBL पहिलो एसtage बुट लोडर
- हार्ट हार्डवेयर थ्रेड/कोर/प्रोसेसर कोर
- MSS माइक्रोप्रोसेसर सबसिस्टम
- POR रिसेटमा पावर
- PUF शारीरिक रूपमा अनक्लोनेबल प्रकार्य
- ROM पढ्ने मात्र मेमोरी
- एससीबी प्रणाली नियन्त्रक पुल
- sNVM सुरक्षित गैर-अस्थिर मेमोरी
संशोधन इतिहास
संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू हालको प्रकाशनबाट सुरु गरी संशोधनद्वारा सूचीबद्ध गरिएका छन्।
संशोधन ७.०
यस संशोधनमा गरिएका परिवर्तनहरूको सारांश निम्नानुसार छ।
- फ्याक्ट्री सुरक्षित बुट बारे जानकारी अपडेट गरिएको थियो।
- Bare Metal Application को बारेमा जानकारी अपडेट गरिएको थियो।
संशोधन ७.०
यस कागजातको पहिलो प्रकाशन।
माइक्रोसेमी मुख्यालय
एक उद्यम, Aliso Viejo,
CA 92656 संयुक्त राज्य अमेरिका
संयुक्त राज्य अमेरिका भित्र: +1 ८००-५५५-०१९९
संयुक्त राज्य अमेरिका बाहिर: +1 ८००-५५५-०१९९
बिक्री: +1 ८००-५५५-०१९९
फ्याक्स: +1 ८००-५५५-०१९९
इमेल: sales.support@microsemi.com
www.microsemi.com
©2020 Microsemi, Microchip Technology Inc को पूर्ण स्वामित्वमा रहेको सहायक कम्पनी। सबै अधिकार सुरक्षित। Microsemi र Microsemi लोगो Microsemi Corporation का दर्ता ट्रेडमार्क हुन्। अन्य सबै ट्रेडमार्क र सेवा चिन्हहरू तिनीहरूका सम्बन्धित मालिकहरूको सम्पत्ति हुन्।
कागजातहरू / स्रोतहरू
 |
माइक्रोचिप UG0881 PolarFire SoC FPGA बुटिङ र कन्फिगरेसन [pdf] प्रयोगकर्ता गाइड UG0881 PolarFire SoC FPGA बुटिङ र कन्फिगरेसन, UG0881, PolarFire SoC FPGA बुटिङ्ग र कन्फिगरेसन, बुटिङ् र कन्फिगरेसन |
