Microsemi-LGO

Uanzishaji na Usanidi wa Microchip UG0881 PolarFire SoC FPGA

Microchip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-bidhaa

Udhamini

Microsemi haitoi dhamana, uwakilishi, au dhamana kuhusu maelezo yaliyomo humu au kufaa kwa bidhaa na huduma zake kwa madhumuni yoyote mahususi, wala Microsemi haichukui dhima yoyote inayotokana na maombi au matumizi ya bidhaa au mzunguko wowote. Bidhaa zinazouzwa hapa chini na bidhaa zingine zozote zinazouzwa na Microsemi zimekuwa chini ya majaribio machache na hazipaswi kutumiwa pamoja na vifaa au programu muhimu za dhamira. Vipimo vyovyote vya utendakazi vinaaminika kuwa vya kutegemewa lakini havijathibitishwa, na Mnunuzi lazima afanye na kukamilisha utendakazi wote na majaribio mengine ya bidhaa, peke yake na pamoja na, au kusakinishwa ndani, bidhaa zozote za mwisho. Mnunuzi hatategemea data yoyote na vipimo vya utendaji au vigezo vilivyotolewa na Microsemi. Ni wajibu wa Mnunuzi kuamua kwa kujitegemea kufaa kwa bidhaa yoyote na kupima na kuthibitisha sawa. Taarifa iliyotolewa na Microsemi hapa chini imetolewa "kama ilivyo, iko wapi" na kwa makosa yote, na hatari yote inayohusishwa na taarifa hiyo ni ya Mnunuzi kabisa. Microsemi haitoi, kwa uwazi au kwa njia isiyo wazi, kwa mhusika yeyote haki zozote za hataza, leseni, au haki zozote za IP, iwe kuhusiana na taarifa hizo zenyewe au chochote kinachoelezewa na taarifa kama hizo. Taarifa iliyotolewa katika hati hii ni ya wamiliki wa Microsemi, na Microsemi inahifadhi haki ya kufanya mabadiliko yoyote kwa taarifa katika hati hii au kwa bidhaa na huduma yoyote wakati wowote bila taarifa.

Kuhusu Microsemi

Microsemi, kampuni tanzu inayomilikiwa kikamilifu ya Microchip Technology Inc. (Nasdaq: MCHP), inatoa jalada la kina la semiconductor na suluhisho za mfumo kwa anga na ulinzi, mawasiliano, kituo cha data na masoko ya viwandani. Bidhaa ni pamoja na utendakazi wa hali ya juu na saketi zilizounganishwa za analogi zenye ugumu wa mionzi, FPGA, SoCs na ASIC; bidhaa za usimamizi wa nguvu; vifaa vya muda na maingiliano na ufumbuzi sahihi wa wakati, kuweka kiwango cha ulimwengu cha wakati; vifaa vya usindikaji wa sauti; ufumbuzi wa RF; vipengele tofauti; uhifadhi wa biashara na ufumbuzi wa mawasiliano, teknolojia ya usalama na scalable anti-tamper bidhaa; Ufumbuzi wa Ethernet; Power-over-Ethernet ICs na midspans; pamoja na uwezo na huduma za kubuni desturi. Jifunze zaidi kwenye www.microsemi.com.

Kuanzisha na Usanidi

FPGA za PolarFire SoC hutumia sakiti za hali ya juu za kuongeza nguvu ili kuhakikisha kuwa kuna umeme unaotegemewa wakati wa kuwasha na kuweka upya. Wakati wa kuwasha na kuweka upya, mfuatano wa kuwasha wa PolarFire SoC FPGA hufuata uwekaji upya wa Kuwasha (POR), Kuwasha Kifaa, Uanzishaji wa Usanifu, Mfumo Ndogo wa Kidhibiti (MSS) kuwasha mapema na kuwasha mtumiaji wa MSS. Hati hii inaeleza kuwasha awali kwa MSS na Kuanzisha Mtumiaji wa MSS. Kwa maelezo kuhusu POR, Kuanzisha Kifaa na Usanifu, angalia UG0890: PolarFire SoC FPGA Power-Up and Resets User Guide.
Kwa maelezo zaidi kuhusu vipengele vya MSS, angalia UG0880: Mwongozo wa Mtumiaji wa PolarFire SoC MSS.

Mlolongo wa Boot-up
Mpangilio wa kuwasha huanza wakati PolarFire SoC FPGA inapowezeshwa au kubadilishwa. Inaisha wakati kichakataji kiko tayari kutekeleza programu ya programu. Mlolongo huu wa uanzishaji unapitia s kadhaatages kabla ya kuanza utekelezaji wa programu.
Seti ya shughuli hutekelezwa wakati wa mchakato wa Kuwasha ambayo ni pamoja na kuwasha upya kwa maunzi, uanzishaji wa pembeni, uanzishaji wa kumbukumbu, na kupakia programu iliyobainishwa na mtumiaji kutoka kwa kumbukumbu isiyo tete hadi kumbukumbu tete kwa ajili ya utekelezaji.

Kielelezo kifuatacho kinaonyesha awamu tofauti za mlolongo wa Boot-up.

Kielelezo cha 1  Mlolongo wa Boot-upMicrochip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 1

Boot ya awali ya MSS

Baada ya kukamilisha kwa ufanisi Uanzishaji wa Muundo, MSS Pre-boot huanza utekelezaji wake. MSS inatolewa kutoka kwa uwekaji upya baada ya kukamilika kwa taratibu zote za kawaida za uanzishaji. Kidhibiti cha mfumo kinasimamia upangaji, uanzishaji, na usanidi wa vifaa. MSS Pre-boot haifanyiki ikiwa kifaa kilichopangwa kimesanidiwa kwa modi ya kusimamisha kidhibiti cha mfumo.
Awamu ya uanzishaji ya kuwasha awali ya MSS inaratibiwa na programu dhibiti ya mfumo, ingawa inaweza kutumia E51 katika MSS Core Complex kutekeleza sehemu fulani za mfuatano wa kuwasha kabla.
Matukio yafuatayo hutokea wakati wa uanzishaji wa awali wa MSStage:

  • Kuimarishwa kwa Kumbukumbu Isiyo na Tete iliyopachikwa ya MSS (eNVM)
  • Kuanzishwa kwa urekebishaji wa upungufu unaohusishwa na kashe ya MSS Core Complex L2
  • Uthibitishaji wa msimbo wa kuwasha Mtumiaji (ikiwa chaguo la kuwasha Salama kwa Mtumiaji limewashwa)
  • Peana MSS inayofanya kazi kwa nambari ya Boot ya Mtumiaji

MSS Core Complex inaweza kuwa booted katika moja ya modes nne. Jedwali lifuatalo linaorodhesha chaguo za kuwasha awali za MSS, ambazo zinaweza kusanidiwa na kuratibiwa kwenye sNVM. Hali ya kuwasha inafafanuliwa na kigezo cha mtumiaji U_MSS_BOOTMODE[1:0]. Data ya ziada ya usanidi wa uanzishaji inategemea hali na inafafanuliwa na kigezo cha mtumiaji U_MSS_BOOTCFG (tazama Jedwali 3, ukurasa wa 4 na Jedwali 5, ukurasa wa 6).

Jedwali 1 • Njia za Boot za MSS Core Complex

U_MSS_BOOTMODE[1:0] Hali Maelezo
0 Boot isiyo na kazi Boti za MSS Core Complex kutoka kwa ROM ya kuwasha ikiwa MSS haijasanidiwa
1 Boot isiyo salama MSS Core Complex buti moja kwa moja kutoka kwa anwani iliyofafanuliwa na U_MSS_BOOTADDR
2 Boot salama ya mtumiaji Boti za MSS Core Complex kutoka sNVM
3 Boot salama ya kiwanda Boti za MSS Core Complex kwa kutumia itifaki ya kuwasha salama ya kiwandani

Chaguo la boot limechaguliwa kama sehemu ya mtiririko wa muundo wa Libero. Kubadilisha modi kunaweza kupatikana tu kupitia utengenezaji wa programu mpya ya FPGA file.

Kielelezo 2 • Mtiririko wa kuwasha awali wa MSS Microchip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 2

Boot isiyo na kazi

Ikiwa MSS haijasanidiwa (kwa mfanoample, kifaa kisicho na kitu), kisha MSS Core Complex hutekeleza programu ya ROM ya kuwasha ambayo hushikilia vichakataji vyote kwa kitanzi kisicho na kikomo hadi kitatuzi kiunganishe kwenye lengwa. Rejesta za vekta ya kuwasha hudumisha thamani yake hadi kifaa kiwekwe upya au usanidi mpya wa hali ya kuwasha umewekwa. Kwa vifaa vilivyosanidiwa, hali hii inaweza kutekelezwa kwa kutumia
U_MSS_BOOTMODE=0 chaguo la kuwasha kwenye kisanidi cha Libero.

Kumbuka: Katika hali hii, U_MSS_BOOTCFG haitumiki.

Kielelezo kifuatacho kinaonyesha mtiririko wa buti wa Idle.
Kielelezo 3 • Mtiririko wa Boot usio na kaziMicrochip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 3

Boot isiyo salama

Katika hali hii, MSS Core Complex hutekeleza kutoka kwa anwani maalum ya eNVM bila uthibitishaji. Inatoa chaguo la haraka zaidi la boot, lakini hakuna uthibitishaji wa picha ya msimbo. Anwani inaweza kubainishwa kwa kuweka U_MSS_BOOTADDR katika Kisanidi cha Libero. Hali hii pia inaweza kutumika kuwasha kutoka kwa nyenzo yoyote ya kumbukumbu ya FPGA Fabric kupitia FIC. Njia hii inatekelezwa kwa kutumia
U_MSS_BOOTMODE=chaguo 1 la kuwasha.
Complex ya Msingi ya MSS imetolewa kutoka kwa kuweka upya na vekta za kuwasha zilizofafanuliwa na U_MSS_BOOTCFG (kama ilivyoorodheshwa katika jedwali lifuatalo).

Jedwali 2 • U_MSS_BOOTCFG Matumizi katika Hali Isiyo Salama ya Boot 1

Kukabiliana (baiti)  

Ukubwa (baiti)

 

Jina

 

Maelezo

0 4 BOOTVEC0 Boot vector kwa E51
4 4 BOOTVEC1 Boot vector kwa U540
8 4 BOOTVEC2 Boot vector kwa U541
16 4 BOOTVEC3 Boot vector kwa U542
20 4 BOOTVEC4 Boot vector kwa U543

Kielelezo kifuatacho kinaonyesha mtiririko wa boot isiyo salama.
Kielelezo 4 • Mtiririko wa Boot usio salamaMicrochip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 4

Boot Salama ya Mtumiaji
Hali hii huruhusu mtumiaji kutekeleza buti salama maalum na msimbo wa kuwasha salama wa mtumiaji umewekwa kwenye sNVM. sNVM ni kumbukumbu isiyo na tete ya 56 KB ambayo inaweza kulindwa na Kazi isiyoweza kuunganishwa kimwili (PUF) iliyojengewa ndani. Njia hii ya kuwasha inachukuliwa kuwa salama kwa sababu kurasa za sNVM zilizowekwa alama kuwa ROM hazibadiliki. Wakati wa kuwasha, kidhibiti cha mfumo hunakili msimbo salama wa kuwasha wa mtumiaji kutoka sNVM hadi Kumbukumbu Iliyounganishwa kwa Udhibiti wa Data (DTIM) ya msingi wa E51 Monitor. E51 huanza kutekeleza nambari salama ya boot ya mtumiaji.
Ikiwa saizi ya nambari ya boot iliyo salama ya mtumiaji ni zaidi ya saizi ya DTIM basi mtumiaji anahitaji kugawanya msimbo wa kuwasha katika sekunde mbili.tages. sNVM inaweza kuwa na seti inayofuatatage ya mlolongo wa boot ya mtumiaji, ambayo inaweza kutekeleza uthibitishaji wa boot inayofuata stage kwa kutumia algorithm ya uthibitishaji/usimbuaji.
Ikiwa kurasa zilizoidhinishwa au zilizosimbwa zitatumika basi ufunguo sawa wa USK (yaani,
U_MSS_BOOT_SNVM_USK) lazima itumike kwa kurasa zote zilizoidhinishwa/zilizosimbwa.
Ikiwa uthibitishaji utashindwa, MSS Core Complex inaweza kuwekwa upya na BOOT_FAIL t.ampbendera inaweza kuinuliwa. Hali hii inatekelezwa kwa kutumia U_MSS_BOOTMODE=2 chaguo la kuwasha.

Jedwali 3 •  Matumizi ya U_MSS_BOOTCFG kwenye Boot Salama ya Mtumiaji

Kukabiliana (baiti) Ukubwa (baiti) Jina Maelezo
0 1 U_MSS_BOOT_SNVM_PAGE Anza ukurasa katika SNVM
1 3 IMEHIFADHIWA Kwa upatanishi
4 12 U_MSS_BOOT_SNVM_USK Kwa kurasa zilizothibitishwa/zilizosimbwa

Kielelezo kifuatacho kinaonyesha mtiririko salama wa kuwasha mtumiaji.
Kielelezo 5 • Mtiririko wa Boot Salama wa MtumiajiMicrochip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 5

Boot salama ya Kiwanda
Katika hali hii, kidhibiti cha mfumo husoma Cheti cha Picha ya Boot Salama (SBIC) kutoka kwa eNVM na kuthibitisha SBIC. Baada ya uthibitisho uliofaulu, Kidhibiti cha Mfumo kinakili msimbo wa kuwasha salama wa kiwandani kutoka kwa eneo lake la kibinafsi na salama la kumbukumbu na kuupakia kwenye DTIM ya msingi wa E51 Monitor. Boot salama chaguo-msingi hufanya ukaguzi wa sahihi kwenye picha ya eNVM kwa kutumia SBIC ambayo imehifadhiwa katika eNVM. Ikiwa hakuna hitilafu zinazoripotiwa, kuweka upya kunatolewa kwa MSS Core Complex. Ikiwa hitilafu zitaripotiwa, MSS Core Complex itawekwa upya na BOOT_FAIL tampbendera inapandishwa. Kisha, mtawala wa mfumo huwasha saaampbendera ambayo huweka ishara kwa kitambaa cha FPGA kwa hatua ya mtumiaji. Hali hii inatekelezwa kwa kutumia U_MSS_BOOTMODE=3 chaguo la kuwasha.

SBIC ina anwani, saizi, heshi, na Sahihi ya Elliptic Curve Digital Sahihi ya Algorithm (ECDSA) ya sahihi ya baa binary iliyolindwa. ECDSA inatoa lahaja ya Kanuni ya Sahihi ya Dijiti inayotumia kriptografia ya mkunjo wa mviringo. Pia ina vekta ya kuweka upya kwa kila maunzi
thread/core/processor msingi (Hart) kwenye mfumo.

Jedwali 4 •  Cheti salama cha Picha ya Kuanzisha (SBIC)

Kukabiliana Ukubwa (baiti) Thamani Maelezo
0 4 IMAGEADDR Anwani ya UBL katika ramani ya kumbukumbu ya MSS
4 4 IMAGEN Ukubwa wa UBL kwa baiti
8 4 BOOTVEC0 Boot vekta katika UBL kwa E51
12 4 BOOTVEC1 Boot vekta katika UBL kwa U540
16 4 BOOTVEC2 Boot vekta katika UBL kwa U541
20 4 BOOTVEC3 Boot vekta katika UBL kwa U542
24 4 BOOTVEC4 Boot vekta katika UBL kwa U543
28 1 CHAGUO[7:0] Chaguzi za SBIC
28 3 IMEHIFADHIWA  
32 8 VERSION Toleo la SBIC/Picha
40 16 DSN Kufunga kwa DSN kwa hiari
56 48 H Picha ya UBL SHA-384 heshi
104 104 CODESIG Sahihi ya ECDSA iliyosimbwa kwa DER
Jumla 208 Baiti  

DSN
Ikiwa sehemu ya DSN si sifuri, inalinganishwa na nambari ya ufuatiliaji ya kifaa. Ikiwa kulinganisha itashindwa, basi boot_fail tampbendera imewekwa na uthibitishaji umesitishwa.

VERSION
Ikiwa ubatilishaji wa SBIC umewashwa na U_MSS_REVOCATION_ENABLE, SBIC itakataliwa isipokuwa thamani ya VERSION ni kubwa kuliko au sawa na kiwango cha ubatilishaji.

CHAGUO LA KUBATILISHA SBIC
Ikiwa ubatilishaji wa SBIC umewashwa na U_MSS_REVOCATION_ENABLE na OPTIONS[0] ni '1', matoleo yote ya SBIC chini ya VERSION yatabatilishwa baada ya uthibitishaji kamili wa SBIC. Kiwango cha ubatilishaji kinasalia katika thamani mpya hadi kitakapoongezeka tena kwa SBIC ya baadaye yenye OPTIONS[0] = '1' na uga wa juu zaidi wa VERSION. Kizingiti cha kubatilisha kinaweza tu kuongezwa kwa kutumia utaratibu huu na kinaweza tu kuwekwa upya kwa mtiririko kidogo.
Wakati kiwango cha juu cha kubatilisha kinasasishwa kwa nguvu, kiwango cha juu kinahifadhiwa kwa kutumia hifadhi isiyohitajika inayotumiwa kwa misimbo ya siri hivi kwamba kukatika kwa umeme wakati wa kuwasha kifaa hakusababishe kuwasha kifaa kushindwa. Ikiwa sasisho la kiwango cha kubatilisha halitafaulu, inahakikishiwa kuwa thamani ya kiwango cha juu ni aidha thamani mpya au ya awali.

Jedwali 5 • U_MSS_BOOTCFG Matumizi katika Hali ya Kipakiaji cha Kiwandani

Kukabiliana (baiti)  

Ukubwa (baiti)

 

Jina

 

Maelezo

0 4 U_MSS_SBIC_ADDR Anwani ya SBIC katika nafasi ya anwani ya MSS
4 4 U_MSS_REVOCATION_WEZESHA Washa ubatilishaji wa SBIC ikiwa sio sufuri

Kielelezo kifuatacho kinaonyesha mtiririko wa boot salama wa kiwanda.
Kielelezo 6 • Mtiririko wa Boot Salama wa KiwandaMicrochip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 6 Microchip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 7

Boot ya Mtumiaji wa MSS 

Uanzishaji wa mtumiaji wa MSS hufanyika wakati udhibiti unatolewa kutoka kwa Kidhibiti cha Mfumo hadi MSS Core Complex. Baada ya kuwasha mapema kwa MSS, kidhibiti cha mfumo hutoa uwekaji upya kwa MSS Core Complex. MSS inaweza kuanzishwa kwa mojawapo ya njia zifuatazo:

  • Maombi ya Metal Bare
  • Programu ya Linux
  • AMP Maombi

Maombi ya Metal Bare

Utumizi wa chuma tupu wa PolarFire SoC unaweza kutengenezwa kwa kutumia zana ya SoftConsole. Chombo hiki hutoa pato files katika mfumo wa .hex ambayo inaweza kutumika katika mtiririko wa Libero ili kujumuisha kwenye mkondo kidogo wa programu file. Zana hiyo hiyo inaweza kutumika kutatua utumizi wa Bare Metal kwa kutumia JTAG
kiolesura.
Takwimu ifuatayo inaonyesha programu ya SoftConsole Bare Metal ambayo ina harts tano (Cores) pamoja na msingi wa E51 Monitor.

Kielelezo 7 • Mradi wa SoftConsole Microchip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 8

Programu ya Linux

Sehemu hii inaelezea mlolongo wa kuwasha kwa Linux inayoendeshwa kwenye cores zote za U54.
Mchakato wa kawaida wa boot unajumuisha s tatutages. S ya kwanzatagKipakiaji cha e boot (FSBL) hutekelezwa kutoka kwa flash ya Boot ya on-chip (eNVM). FSBL inapakia s ya pilitage boot loader (SSBL) kutoka kwa kifaa cha boot hadi RAM ya nje au Cache. Kifaa cha kuwasha kinaweza kuwa eNVM au kidhibiti kidogo cha kumbukumbu (eMMC) au SPI Flash ya nje. SSBL hupakia mfumo wa uendeshaji wa Linux kutoka kifaa cha kuwasha hadi RAM ya nje. Katika stage, Linux inatekelezwa kutoka kwa RAM ya nje.

Kielelezo kifuatacho kinaonyesha mtiririko wa Mchakato wa Boot ya Linux.
Kielelezo 8 • Mtiririko wa Kawaida wa Mchakato wa Boot ya LinuxMicrochip-UG0881-PolarFire-SoC-FPGA-Booting-And-Configuration-fig 9

Maelezo ya FSBL, Device tree, Linux, na YOCTO kujenga, jinsi ya kujenga na kusanidi Linux yatatolewa katika toleo la baadaye la hati hii.

AMP Maombi
Maelezo ya kina ya Kisanidi cha Libero MSS na jinsi ya kutatua programu za vichakataji vingi kwa kutumia SoftConsole yatatolewa katika toleo la baadaye la hati hii.

Vyanzo tofauti vya Booting
Ili kusasishwa katika matoleo yajayo ya hati hii.

Usanidi wa Boot
Ili kusasishwa katika matoleo yajayo ya hati hii.

Vifupisho

Vifupisho vifuatavyo vinatumika katika hati hii.

Jedwali 1 •  Orodha ya Vifupisho

Kifupi Kimepanuliwa

  • AMP Usindikaji wa Asymmetric Multi-usindikaji
  • DTIM Kumbukumbu Iliyounganishwa kwa Data (pia inaitwa SRAM)
  • ECDSA Algorithm ya Sahihi ya Mviringo Digitali
  • eNVM Kumbukumbu Isiyo na Tete iliyopachikwa
  • FSBL Kwanza Stage Boot Loader
  • Hart Uzi wa maunzi/msingi/msingi wa kichakataji
  • MSS Mfumo mdogo wa Microprocessor
  • POR Washa Upya
  • PUF Kazi Isiyofichwa Kimwili
  • ROM Kumbukumbu ya kusoma tu
  • SCB Daraja la Mdhibiti wa Mfumo
  • sNVM Salama Kumbukumbu Isiyo na tete

Historia ya Marekebisho

Historia ya marekebisho inaeleza mabadiliko ambayo yalitekelezwa katika hati. Mabadiliko yameorodheshwa kwa marekebisho, kuanzia na uchapishaji wa sasa.

Marekebisho 2.0
Ufuatao ni muhtasari wa mabadiliko yaliyofanywa katika marekebisho haya.

  • Maelezo kuhusu Factory Secure Boot ilisasishwa.
  • Habari kuhusu Bare Metal Application ilisasishwa.

Marekebisho 1.0
Uchapishaji wa kwanza wa hati hii.

Makao Makuu ya Microsemi
One Enterprise, Aliso Viejo,
CA 92656 Marekani
Ndani ya Marekani: +1 800-713-4113
Nje ya Marekani: +1 949-380-6100
Mauzo: +1 949-380-6136
Faksi: +1 949-215-4996
Barua pepe: sales.support@microsemi.com
www.microsemi.com

©2020 Microsemi, kampuni tanzu inayomilikiwa kabisa na Microchip Technology Inc. Haki zote zimehifadhiwa. Microsemi na nembo ya Microsemi ni alama za biashara zilizosajiliwa za Microsemi Corporation. Alama zingine zote za biashara na alama za huduma ni mali ya wamiliki husika.

Nyaraka / Rasilimali

Uanzishaji na Usanidi wa Microchip UG0881 PolarFire SoC FPGA [pdf] Mwongozo wa Mtumiaji
UG0881 PolarFire SoC FPGA Kuwasha Na Kusanidi, UG0881, PolarFire SoC FPGA Kuwasha Na Kusanidi, Kuwasha Na Kusanidi

Marejeleo

Acha maoni

Barua pepe yako haitachapishwa. Sehemu zinazohitajika zimetiwa alama *