Microchip UG0881 PolarFire SoC FPGA abiarazte eta konfigurazioa
Bermea
Microsemi-k ez du bermerik, irudikapenik edo bermerik ematen hemen jasotako informazioari edo bere produktu eta zerbitzuek helburu jakin baterako egokitasunari buruz, ez eta Microsemik-ek ez du bere gain hartzen produktu edo zirkuituren aplikaziotik edo erabileratik eratorritako inolako erantzukizunik. Jarraian saltzen diren produktuak eta Microsemi-k saltzen dituen beste edozein produktu proba mugatuak izan dira eta ez dira erabili behar misio-kritikoko ekipo edo aplikazioekin batera. Errendimendu-zehaztapenak fidagarriak direla uste da, baina ez dira egiaztatzen, eta Erosleak produktuen errendimendu eta bestelako proba guztiak egin eta egin behar ditu, bakarka eta azken produktuekin batera edo instalatuta. Erosleak ez ditu Microsemi-k emandako datu eta errendimendu-zehaztapen edo parametroetan oinarrituko. Eroslearen erantzukizuna da edozein produkturen egokitasuna modu independentean zehaztea eta horiek probatzea eta egiaztatzea. Hemen azpian Microsemi-k emandako informazioa "dagoen bezala, non dagoen" eta akats guztiekin ematen da, eta informazio horrekin lotutako arrisku osoa Eroslearena da erabat. Microsemi-k ez dio inolako patente-eskubiderik, lizentziarik edo beste edozein IP-eskubiderik ematen, esplizituki edo inplizituki, alderdi bati, informazio horri berari edo informazio horrek deskribatzen duen edozerri dagokionez. Dokumentu honetan ematen den informazioa Microsemi-ren jabetzakoa da, eta Microsemik-ek eskubidea du dokumentu honetako informazioan edo edozein produktu eta zerbitzutan edozein unetan abisatu gabe aldaketak egiteko.
Microsemi buruz
Microsemi-k, Microchip Technology Inc.-ren (Nasdaq: MCHP) osoko filiala denak, erdieroaleen eta sistema-konponbideen zorro zabala eskaintzen du aeroespaziorako eta defentsarako, komunikazioetarako, datu-zentroetarako eta industria-merkatuetarako. Produktuen artean, errendimendu handiko eta erradiazioz gogortutako seinale misto analogikoko zirkuitu integratuak, FPGAak, SoCak eta ASICak daude; energia kudeatzeko produktuak; kronometraje eta sinkronizazio gailuak eta denbora-soluzio zehatzak, denboraren munduko estandarra ezarriz; ahotsa prozesatzeko gailuak; RF irtenbideak; osagai diskretuak; enpresa biltegiratze eta komunikazio irtenbideak, segurtasun teknologiak eta anti-t eskalagarriakamper produktuak; Ethernet irtenbideak; Power-over-Ethernet IC eta erdiko tarteak; baita pertsonalizatutako diseinu gaitasunak eta zerbitzuak ere. Informazio gehiago hemen www.microsemi.com.
Abiarazi Eta Konfigurazioa
PolarFire SoC FPGAek pizteko zirkuitu aurreratuak erabiltzen dituzte pizteko eta berrezartzeko pizteko fidagarria den pizteko. Piztean eta berrezartzean, PolarFire SoC FPGA abiarazte-sekuentzia abiaraztearen (POR), Gailuaren abiaraztearen, Diseinuaren hasierako, Mikrokontrolagailuaren Azpisistema (MSS) aurretiko abiaraztearen eta MSS erabiltzailearen abiaraztearen ondorengoak dira. Dokumentu honek MSS abiarazte aurreko eta MSS erabiltzaile abioa deskribatzen ditu. POR, Gailuaren abiarazteari eta Diseinuaren hasieraketari buruzko informazio gehiago lortzeko, ikus UG0890: PolarFire SoC FPGA pizteko eta berrezartzeko erabiltzailearen gida.
MSS eginbideei buruzko informazio gehiago lortzeko, ikusi UG0880: PolarFire SoC MSS erabiltzailearen gida.
Abiarazteko sekuentzia
Abio-sekuentzia PolarFire SoC FPGA pizten edo berrezartzen denean hasten da. Prozesadorea aplikazio-programa bat exekutatzeko prest dagoenean amaitzen da. Abiatze-sekuentzia honek hainbat s zehar exekutatzen ditutages programen exekuzioari ekin baino lehen.
Abiarazte-prozesuan eragiketa-multzo bat egiten da, hardwarearen abiaraztearen berrezartzea, periferikoen hasieratzea, memoria hasieratzea eta erabiltzaileak definitutako aplikazioa memoria ez lurrunkorretik memoria lurrunkorra exekutatzeko kargatzea barne.
Ondorengo irudiak Abiarazte-sekuentziaren fase desberdinak erakusten ditu.
1. irudia Abiarazteko sekuentzia
MSS Aurre-abioa
Diseinuaren hasierako prozesua arrakastaz amaitutakoan, MSS Pre-boot-ek exekuzioa hasten du. MSS berrezartze batetik askatzen da abiarazteko prozedura normal guztiak amaitu ondoren. Sistema kontrolatzaileak gailuen programazioa, hasieratzea eta konfigurazioa kudeatzen ditu. MSS Aurre-abiarazterik ez da gertatzen programatutako gailua sistema-kontrolagailuaren esekitze-modurako konfiguratuta badago.
MSS abiaraztearen aurreko fasea sistemaren kontrolagailuaren firmwareak koordinatzen du, nahiz eta MSS Core Complex-eko E51 erabil dezakeen abiarazte aurreko sekuentziaren zati batzuk egiteko.
Ondorengo gertaera hauek MSS abiaraztearen aurretik gertatzen diratage:
- MSS txertatutako memoria ez lurrunkorra (eNVM) piztea
- MSS Core Complex L2 cachearekin lotutako erredundantzia-konponketaren hasieratzea
- Erabiltzailearen abio-kodearen autentifikazioa (Erabiltzaile abio segurua aukera gaituta badago)
- Eman MSS operatiboa Erabiltzailearen abioko kodeari
MSS Core Complex lau moduetako batean abiarazi daiteke. Hurrengo taulan MSS abiaraztearen aurreko aukerak zerrendatzen dira, sNVMn konfiguratu eta programatu daitezkeenak. Abiarazteko modua U_MSS_BOOTMODE[1:0] erabiltzaile-parametroak definitzen du. Abiatzeko konfigurazio-datu gehigarriak moduaren araberakoak dira eta erabiltzailearen parametroak U_MSS_BOOTCFG definitzen ditu (ikus 3. taula, 4. orrialdea eta 5. taula, 6. orrialdea).
1. taula • MSS Core Complex abio moduak
| U_MSS_BOOTMODE[1:0] | Modua | Deskribapena |
| 0 | Abio inaktiboa | MSS Core Complex abioko ROMtik abiarazten da MSS konfiguratuta ez badago |
| 1 | Abio segurua | MSS Core Complex zuzenean abiarazten da U_MSS_BOOTADDR-k zehaztutako helbidetik |
| 2 | Erabiltzailearen abio segurua | sNVM-ren MSS Core Complex abioak |
| 3 | Fabrikako abio segurua | MSS Core Complex abiarazte fabrikako abioko protokolo segurua erabiliz |
Abio aukera Libero diseinu-fluxuaren zati gisa hautatzen da. Modu aldatzea FPGA programazio berri baten sorreraren bidez soilik lor daiteke file.
2. irudia • MSS abioaren aurreko fluxua 
Idle Boot
MSS konfiguratuta ez badago (adibidezample, gailu hutsa), orduan MSS Core Complex-ek abioko ROM programa bat exekutatzen du, prozesadore guztiak begizta infinitu batean gordetzen dituen arazte bat xedera konektatu arte. Abiatzeko bektore-erregistroek beren balioa mantentzen dute gailua berrezarri edo abio-moduaren konfigurazio berri bat programatu arte. Konfiguratutako gailuetarako, modu hau inplementatu daiteke
U_MSS_BOOTMODE=0 abiarazteko aukera Libero konfiguratzailean.
Oharra: Modu honetan, U_MSS_BOOTCFG ez da erabiltzen.
Hurrengo irudiak Idle boot-fluxua erakusten du.
3. irudia • Abio-fluxua inaktiboa
Abio segurua
Modu honetan, MSS Core Complex zehaztutako eNVM helbide batetik exekutatzen da autentifikaziorik gabe. Abiatzeko aukerarik azkarrena eskaintzen du, baina ez dago kodearen irudiaren autentifikaziorik. Helbidea zehaztu daiteke Libero Konfiguratzailean U_MSS_BOOTADDR ezarriz. Modu hau FIC bidez FPGA Fabric memoria-baliabideetatik abiarazteko ere erabil daiteke. Modu hau inplementatzen da
U_MSS_BOOTMODE=1 abiarazteko aukera.
MSS Core Complex berrezartzetik askatzen da U_MSS_BOOTCFG-k definitutako abio-bektoreekin (ondoko taulan zerrendatzen den moduan).
2. taula • U_MSS_BOOTCFG Erabilera abio-modu ez seguruan 1
| Desplazamendua (byte) |
Tamaina (byte) |
Izena |
Deskribapena |
| 0 | 4 | BOOTVEC0 | E51-rako abio-bektorea |
| 4 | 4 | BOOTVEC1 | U540rako abiarazte-bektorea |
| 8 | 4 | BOOTVEC2 | U541rako abiarazte-bektorea |
| 16 | 4 | BOOTVEC3 | U542rako abiarazte-bektorea |
| 20 | 4 | BOOTVEC4 | U543rako abiarazte-bektorea |
Hurrengo irudiak abio-fluxua ez-segurua erakusten du.
4. irudia • Abio-fluxu ez-segurua
Erabiltzaile abio segurua
Modu honek erabiltzaileari bere abiarazte seguru pertsonalizatua inplementatzeko aukera ematen dio eta erabiltzailearen abio-kode segurua sNVM-n jartzen da. sNVM 56 KB-ko memoria ez-hegazkorra da, fisikoki klonaezina den funtzioaren bidez (PUF) babestu daitekeena. Abiatzeko metodo hau segurutzat jotzen da ROM gisa markatutako sNVM orriak aldaezinak direlako. Pizten denean, sistema kontrolatzaileak erabiltzailearen abiarazte-kode segurua kopiatzen du sNVM-tik E51 Monitor nukleoaren Data Tightly Integrated Memory (DTIM) memoriara. E51 erabiltzailearen abio-kode segurua exekutatzen hasten da.
Erabiltzailearen abiarazte-kode seguruaren tamaina DTIM-aren tamaina baino handiagoa bada, erabiltzaileak abio-kodea bitan banatu behar du.tages. sNVM-k hurrengo s-ak izan ditzaketagErabiltzailearen abio-sekuentziaren e, hurrengo abiarazteen autentifikazioa egin dezakeenatage erabiltzailearen autentifikazio/deszifratze algoritmoa erabiliz.
Orriak autentifikatu edo enkriptatutakoak erabiltzen badira, USK gako bera (hau da,
U_MSS_BOOT_SNVM_USK) autentifikatu/zifratutako orrialde guztietan erabili behar da.
Autentifikazioak huts egiten badu, MSS Core Complex berrezarri daiteke eta BOOT_FAIL tamper bandera altxa daiteke. Modu hau U_MSS_BOOTMODE=2 abio-aukera erabiliz inplementatzen da.
3. taula • U_MSS_BOOTCFG Erabiltzailea abio seguruan erabiltzea
| Desplazamendua (byte) | Tamaina (byte) | Izena | Deskribapena |
| 0 | 1 | U_MSS_BOOT_SNVM_PAGE | Hasiera orria SNVMn |
| 1 | 3 | ERRESERBATUA | Lerrokatzeko |
| 4 | 12 | U_MSS_BOOT_SNVM_USK | Autentifikatu/zifratutako orrialdeetarako |
Hurrengo irudiak erabiltzailearen abio-fluxu segurua erakusten du.
5. irudia • Erabiltzailearen abio-fluxu segurua
Factory Secure Boot
Modu honetan, sistemaren kontrolatzaileak eNVM-ren Secure Boot Image Certificate (SBIC) irakurtzen du eta SBIC balioztatzen du. Balidazio arrakastatsuan, System Controller-ek fabrikako abio-kode segurua kopiatzen du bere memoria-eremu pribatu eta segurutik eta E51 Monitoreko nukleoaren DTIM-ean kargatzen du. Abio seguru lehenetsiak eNVM-n gordetzen den SBIC erabiliz sinadura egiaztatzea egiten du eNVM-en irudian. Akatsik jakinarazi ezean, berrezartzea MSS Core Complex-era kaleratzen da. Akatsak jakinaraziz gero, MSS Core Complex berrezarri eta BOOT_FAIL tamper bandera altxatzen da. Ondoren, sistemaren kontrolagailua aktibatzen daampErabiltzaileen ekintzarako FPGA ehunari seinale bat baieztatzen duen bandera. Modu hau U_MSS_BOOTMODE=3 abio-aukera erabiliz inplementatzen da.
SBIC-ek babestutako blob bitarren helbidea, tamaina, hash eta Kurba Eliptikoko Sinadura Digitalaren Algoritmoaren (ECDSA) sinadura ditu. ECDSAk Sinadura Digitalaren Algoritmoaren aldaera bat eskaintzen du, kurba eliptikoen kriptografia erabiltzen duena. Hardware bakoitzaren berrezarri bektorea ere badu
haria/nukleoa/prozesadorearen nukleoa (Hart) sisteman.
4. taula • Abioko irudi seguruaren ziurtagiria (SBIC)
| Desplazamendua | Tamaina (byte) | Balioa | Deskribapena |
| 0 | 4 | IRUDIADR | UBLren helbidea MSS memoria mapan |
| 4 | 4 | IMAGELEN | UBLaren tamaina bytetan |
| 8 | 4 | BOOTVEC0 | Abio-bektorea UBLn E51rako |
| 12 | 4 | BOOTVEC1 | Abio-bektorea UBLn U540rako |
| 16 | 4 | BOOTVEC2 | Abio-bektorea UBLn U541rako |
| 20 | 4 | BOOTVEC3 | Abio-bektorea UBLn U542rako |
| 24 | 4 | BOOTVEC4 | Abio-bektorea UBLn U543rako |
| 28 | 1 | AUKERAK[7:0] | SBIC aukerak |
| 28 | 3 | ERRESERBATUA | |
| 32 | 8 | BERTSIOA | SBIC/Irudiaren bertsioa |
| 40 | 16 | DSN | Aukerako DSN lotura |
| 56 | 48 | H | UBL irudia SHA-384 hash |
| 104 | 104 | CODESIG | DER kodetutako ECDSA sinadura |
| Guztira | 208 | Byteak |
DSN
DSN eremua nulua ez bada, gailuaren berezko serie-zenbakiarekin alderatzen da. Konparazioak huts egiten badu, boot_fail tampbandera ezarri da eta autentifikazioa bertan behera utzi da.
BERTSIOA
U_MSS_REVOCATION_ENABLE-k SBIC ezeztapena gaitzen badu, SBIC baztertu egingo da VERSION-en balioa baliogabetze-atalasea baino handiagoa edo berdina ez bada.
SBIC ERREBOKATZEKO AUKERA
U_MSS_REVOCATION_ENABLE-k SBIC deuseztatzea gaitzen badu eta OPTIONS[0] '1' bada, VERSION baino txikiagoa den SBIC bertsio guztiak baliogabetuko dira SBIC-a autentifikatzean. Ezeztapen-atalasa balio berrian mantentzen da etorkizuneko SBIC batek OPTIONS[0] = '1' eta VERSION eremu altuago batekin berriro handitzen duen arte. Errebokatze-atalasea mekanismo hau erabiliz soilik handitu daiteke eta bit-korronte baten bidez soilik berrezarri daiteke.
Errebokatze-atalasea dinamikoki eguneratzen denean, atalasea pasakodeetarako erabiltzen den biltegiratze eskema erredundantea erabiliz gordetzen da, gailua abiaraztean elikadura-huts batek ondorengo gailua abiaraztean huts egin ez dezan. Ezeztapen-atalasa eguneratzeak huts egiten badu, atalasearen balioa balio berria edo aurrekoa dela bermatzen da.
5. taula • U_MSS_BOOTCFG Erabilera Factory Boot Loader moduan
| Desplazamendua (byte) |
Tamaina (byte) |
Izena |
Deskribapena |
| 0 | 4 | U_MSS_SBIC_ADDR | SBIC helbidea MSS helbide-espazioan |
| 4 | 4 | U_MSS_REVOCATION_ENABLE | Gaitu SBIC ezeztapena zero ez bada |
Hurrengo irudiak fabrikako abio-fluxua erakusten du.
6. irudia • Factory Secure Boot Flow
MSS erabiltzaile-abioa
MSS erabiltzailearen abiaraztearen kontrola System Controller-etik MSS Core Complex-era ematen denean gertatzen da. MSS aurretiko abiarazte arrakastatsuan, sistemaren kontrolagailuak MSS Core Complex-era berrezartzea askatzen du. MSS modu hauetako batean abiarazi daiteke:
- Bare Metal aplikazioa
- Linux Aplikazioa
- AMP Aplikazioa
Bare Metal aplikazioa
PolarFire SoC-rako bare metal aplikazioak SoftConsole tresna erabiliz garatu daitezke. Tresna honek irteera ematen du files .hex forman, Libero fluxuan erabil daitekeena programazio-bit-streamean sartzeko file. Tresna bera erabil daiteke Bare Metal aplikazioak arazteko J erabilizTAG
interfazea.
Ondoko irudiak SoftConsole Bare Metal aplikazioa erakusten du, bost hart (Nukleoak) barne, E51 Monitor core barne.
7. irudia • SoftConsole proiektua 
Linux Aplikazioa
Atal honek U54 nukleo guztietan exekutatzen den Linux-erako abiarazte-sekuentzia deskribatzen du.
Abioko prozesu tipiko batek hiru s ditutages. Lehenengo stagAbio-kargatzailea (FSBL) txip-ko Boot flashetik (eNVM) exekutatzen da. FSBLk bigarren s-a kargatzen dutagabio-kargatzailea (SSBL) abioko gailu batetik kanpoko RAM edo Cachera. Abiatzeko gailua eNVM edo kapsulatutako memoria mikrokontrolagailua (eMMC) edo kanpoko SPI Flash izan daiteke. SSBLk Linux sistema eragilea abioko gailutik kanpoko RAMera kargatzen du. Hirugarren stage, Linux kanpoko RAMetik exekutatzen da.
Ondorengo irudiak Linux Boot Process fluxua erakusten du.
8. irudia • Linux abioko prozesu-fluxu tipikoa
Dokumentu honen etorkizuneko bertsioan emango dira FSBL, Gailuen zuhaitza, Linux eta YOCTO eraikuntzaren xehetasunak, Linux nola eraiki eta konfiguratu.
AMP Aplikazioa
Libero MSS Configurator-en deskribapen zehatza eta SoftConsole erabiliz prozesadore anitzeko aplikazioak nola araztea dokumentu honen etorkizuneko bertsioan emango da.
Abiarazteko iturri desberdinak
Dokumentu honen etorkizuneko bertsioetan eguneratu beharrekoa.
Abiarazteko konfigurazioa
Dokumentu honen etorkizuneko bertsioetan eguneratu beharrekoa.
Siglak
Dokumentu honetan honako sigla hauek erabiltzen dira.
1. taula • Akronimoen zerrenda
Zabaldutako siglak
- AMP Multiprozesamendu asimetrikoa
- DTIM Datu oso integratuta dagoen memoria (SRAM gisa ere deitzen zaio)
- ECDSA Kurba eliptikoa sinadura digitalaren algoritmoa
- eNVM Memoria Ez-Hurrunkorra txertatua
- FSBL Lehen Stage Abio-kargatzailea
- Hart Hardware haria/nukleoa/prozesadorearen nukleoa
- MSS Mikroprozesadorearen azpisistema
- POR Piztu Berrezarri
- POOF Fisikoki klonaezina den funtzioa
- ROM Irakurtzeko soilik memoria
- SCB Sistema-kontrolagailu zubia
- sNVM Memoria ez-hegazkorra segurua
Berrikuspen historia
Berrikuspen historiak dokumentuan ezarri ziren aldaketak deskribatzen ditu. Aldaketak berrikuspenen arabera zerrendatzen dira, uneko argitalpenetik hasita.
2.0 berrikuspena
Jarraian, berrikuspen honetan egindako aldaketen laburpena da.
- Factory Secure Boot-ari buruzko informazioa eguneratu da.
- Bare Metal aplikazioari buruzko informazioa eguneratu da.
1.0 berrikuspena
Dokumentu honen lehen argitalpena.
Microsemi egoitza
One Enterprise, Aliso Viejo,
CA 92656 AEB
AEBetan: +1 800-713-4113
AEBetatik kanpo: +1 949-380-6100
Salmentak: +1 949-380-6136
Faxa: +1 949-215-4996
Posta elektronikoa: sales.support@microsemi.com
www.microsemi.com
©2020 Microsemi, Microchip Technology Inc-ren jabetza osoa duen filiala. Eskubide guztiak erreserbatuta. Microsemi eta Microsemi logotipoa Microsemi Corporation-en marka erregistratuak dira. Gainerako marka komertzialak eta zerbitzu-markak dagozkien jabeen jabetzakoak dira.
Dokumentuak / Baliabideak
 |
Microchip UG0881 PolarFire SoC FPGA abiarazte eta konfigurazioa [pdfErabiltzailearen gida UG0881 PolarFire SoC FPGA abiarazte eta konfigurazioa, UG0881, PolarFire SoC FPGA abiarazte eta konfigurazioa, abiarazte eta konfigurazioa |
