ʻO Microchip UG0881 PolarFire SoC FPGA Booting and Configuration
Palapala hōʻoia
ʻAʻole hana ʻo Microsemi i ka palapala hōʻoia, hōʻike, a i ʻole ka hōʻoia e pili ana i ka ʻike i loko a i ʻole ke kūpono o kāna mau huahana a me nā lawelawe no kekahi kumu, ʻaʻole hoʻi ʻo Microsemi e manaʻo i kekahi kuleana e puka mai ana mai ka noi a hoʻohana paha i kekahi huahana a kaapuni paha. ʻO nā huahana i kūʻai ʻia ma lalo nei a me nā huahana ʻē aʻe i kūʻai ʻia e Microsemi ua kau ʻia i ka hoʻāʻo liʻiliʻi a ʻaʻole pono e hoʻohana pū ʻia me nā mea hana koʻikoʻi a me nā noi. Manaʻo ʻia nā ʻōlelo kikoʻī a pau e hilinaʻi ʻia akā ʻaʻole i hōʻoia ʻia, a pono ka mea kūʻai aku e alakaʻi a hoʻopau i nā hana āpau a me nā hoʻāʻo ʻē aʻe o nā huahana, hoʻokahi a hui pū me, a i hoʻokomo ʻia i loko o nā huahana hopena. ʻAʻole hilinaʻi ka mea kūʻai aku i nā ʻikepili a me nā kikoʻī hana a i ʻole nā ʻāpana i hāʻawi ʻia e Microsemi. Na ka mea kūʻai ke kuleana e hoʻoholo kūʻokoʻa i ke kūpono o nā huahana a e hoʻāʻo a hōʻoia like. ʻO ka ʻike i hāʻawi ʻia e Microsemi ma lalo nei ua hāʻawi ʻia "e like me ia, ma hea" a me nā hewa āpau, a ʻo ka pilikia āpau e pili ana i ia ʻike me ka mea kūʻai aku. ʻAʻole hāʻawi ʻo Microsemi i nā kuleana patent, nā laikini, a i ʻole nā kuleana IP ʻē aʻe, inā e pili ana i ia ʻike ponoʻī a i ʻole kekahi mea i wehewehe ʻia e ia ʻike. ʻO ka ʻike i hāʻawi ʻia ma kēia palapala he kuleana ia iā Microsemi, a mālama ʻo Microsemi i nā hoʻololi i ka ʻike ma kēia palapala a i ʻole nā huahana a me nā lawelawe i kēlā me kēia manawa me ka ʻole o ka hoʻolaha.
E pili ana iā Microsemi
ʻO Microsemi, he lālā paʻa o Microchip Technology Inc. (Nasdaq: MCHP), hāʻawi i kahi kōpili piha o nā semiconductor a me nā ʻōnaehana hoʻonā no ka aerospace & pale, kamaʻilio, kikowaena data a me nā mākeke ʻoihana. Loaʻa nā huahana i nā hana kiʻekiʻe a me ka radiation-hardened analog mixed-signal integrated circuits, FPGAs, SoCs a me ASICs; nā huahana hoʻokele mana; ka manawa a me ka hoʻonohonoho pono ʻana a me nā hoʻonā manawa kūpono, hoʻonohonoho i ka pae honua no ka manawa; nā mea hana leo; Nā hoʻonā RF; nā mea ʻokoʻa; ka mālama ʻana i nā ʻoihana a me nā hoʻonā kamaʻilio, nā ʻenehana palekana a me nā anti-t scalableampnā huahana; Nā hoʻonā Ethernet; Nā IC Power-over-Ethernet a me nā midspans; a me nā mana hoʻolālā maʻamau a me nā lawelawe. E aʻo hou ma www.microsemi.com.
Hoʻopaʻa ʻana a me ka hoʻonohonoho ʻana
Hoʻohana ʻo PolarFire SoC FPGA i ka circuit power-up kiʻekiʻe e hōʻoia i ka mana hilinaʻi ma ka power-up a hoʻonohonoho hou. I ka hoʻoulu ʻana a me ka hoʻihoʻi hou ʻana, ʻo PolarFire SoC FPGA boot-up sequence ma hope o ka Power-on reset (POR), Device boot, Design initialization, Microcontroller Subsystem (MSS) pre-boot, a me MSS mea hoʻohana boot. Hōʻike kēia palapala i ka MSS pre-boot a me MSS User Boot. No ka 'ike e pili ana i ka POR, Device Boot and Design initialization, e nana UG0890: PolarFire SoC FPGA Power-Up and Resets User Guide.
No ka ʻike hou aku e pili ana i nā hiʻohiʻona MSS, e ʻike iā UG0880: PolarFire SoC MSS User Guide.
Kaʻina hoʻomaka
Hoʻomaka ke kaʻina boot-up i ka wā e hoʻāla ʻia ai ka PolarFire SoC FPGA. Hoʻopau ia i ka wā e mākaukau ai ka mea hana e hoʻokō i kahi polokalamu noi. Ke holo nei kēia kaʻina hana booting i kekahi mau stages ma mua o ka hoʻomaka ʻana i ka hoʻokō ʻana i nā papahana.
Hana ʻia kahi hoʻonohonoho o nā hana i ka wā o ke kaʻina Boot-up e komo pū ana me ka hoʻihoʻi hou ʻana i ka mana o ka hāmeʻa, ka hoʻomaka ʻana o ka peripheral, ka hoʻomaka ʻana o ka hoʻomanaʻo, a me ka hoʻouka ʻana i ka noi i wehewehe ʻia e ka mea hoʻohana mai ka hoʻomanaʻo non-volatile i ka hoʻomanaʻo volatile no ka hoʻokō.
Hōʻike ke kiʻi ma lalo nei i nā ʻāpana like ʻole o ke kaʻina Boot-up.
Helu 1 Kaʻina hoʻomaka
MSS Pua mua
Ma hope o ka pau ʻana o ka Design Initialization, hoʻomaka ʻo MSS Pre-boot i kāna hoʻokō. Hoʻokuʻu ʻia ka MSS mai kahi hoʻonohonoho hou ma hope o ka pau ʻana o nā kaʻina hana hoʻomaka maʻamau. Hoʻoponopono ka mea hoʻoponopono pūnaewele i ka hoʻolālā, hoʻomaka, a me ka hoʻonohonoho ʻana o nā mea hana. ʻAʻole hiki mai ka MSS Pre-boot inā ua hoʻonohonoho ʻia ka polokalamu i hoʻonohonoho ʻia no ke ʻano hoʻomaha hoʻokele ʻōnaehana.
Hoʻonohonoho ʻia ka MSS pre-boot phase o ka hoʻomaka ʻana e ka firmware controller system, ʻoiai hiki iā ia ke hoʻohana i ka E51 i ka MSS Core Complex e hana i kekahi mau ʻāpana o ke kaʻina pre-boot.
Loaʻa kēia mau hanana i ka wā o ka MSS pre-boot stage:
- Hoʻonui i ka mana o ka MSS i hoʻokomo ʻia i ka hoʻomanaʻo non-Volatile Memory (eNVM)
- ʻO ka hoʻomaka ʻana o ka hoʻoponopono redundancy e pili ana me ka cache MSS Core Complex L2
- ʻO ka hōʻoia ʻana i ke code boot User (inā hiki ke koho ʻia ka mea hoʻohana Secure boot)
- Hāʻawi i ka MSS hana i ke code Boot User
Hiki ke hoʻopaʻa ʻia ka MSS Core Complex ma kekahi o nā ʻano ʻehā. Hōʻike ka papa ma lalo i nā koho pre-boot MSS, hiki ke hoʻonohonoho a hoʻonohonoho ʻia i ka sNVM. Ua wehewehe ʻia ke ʻano boot e ka mea hoʻohana U_MSS_BOOTMODE[1:0]. ʻO ka ʻikepili hoʻonohonoho boot hou e pili ana i ke ʻano a ua wehewehe ʻia e ka mea hoʻohana U_MSS_BOOTCFG (e nānā i ka Papa 3, ʻaoʻao 4 a me ka Papa 5, ʻaoʻao 6).
Papa 1 • ʻO MSS Core Complex Boot Modes
| U_MSS_BOOTMODE[1:0] | Ke ano | wehewehe |
| 0 | Kāpaʻa palaualelo | Nā kāmaʻa MSS Core Complex mai boot ROM inā ʻaʻole i hoʻonohonoho ʻia ʻo MSS |
| 1 | Paʻa paʻa ʻole | Kū pololei nā kāmaʻa MSS Core Complex mai ka helu wahi i wehewehe ʻia e ka U_MSS_BOOTADDR |
| 2 | Kāpae paʻa mea hoʻohana | Nā kāmaʻa MSS Core Complex mai sNVM |
| 3 | Boot palekana hale hana | Nā kāmaʻa MSS Core Complex me ka hoʻohana ʻana i ka protocol boot secure factory |
Ua koho ʻia ke koho boot ma ke ʻano o ka holo hoʻolālā Libero. Hiki ke hoʻokō ʻia ka hoʻololi ʻana i ke ʻano ma o ka hana ʻana i kahi polokalamu FPGA hou file.
Kiʻi 2 • MSS Pre-boot Flow 
Puʻa ʻole
Inā ʻaʻole i hoʻonohonoho ʻia ka MSS (no ka example, ka mea hana ʻole), a laila hoʻokō ka MSS Core Complex i kahi polokalamu boot ROM e paʻa ana i nā kaʻina hana a pau i loko o kahi loop palena ʻole a hiki i ka hoʻopili ʻana o kahi debugger i ka pahuhopu. Mālama nā papa inoa boot vector i ko lākou waiwai a hiki i ka hoʻonohonoho hou ʻana o ka hāmeʻa a i ʻole hoʻonohonoho ʻia kahi hoʻonohonoho hoʻonohonoho boot hou. No nā mea i hoʻonohonoho ʻia, hiki ke hoʻokō ʻia kēia ʻano me ka hoʻohana ʻana i ka
U_MSS_BOOTMODE=0 koho pahu ma ka Libero configurator.
Nānā: Ma kēia ʻano, ʻaʻole hoʻohana ʻia ʻo U_MSS_BOOTCFG.
Hōʻike kēia kiʻi i ka holo ʻana o ka boot Idle.
Kiʻi 3 • Kaʻa ʻana o ka pahu hana ʻole
Paʻa Paʻa ʻole
Ma kēia ʻano, hoʻokō ka MSS Core Complex mai kahi helu eNVM i kuhikuhi ʻia me ka ʻole o ka hōʻoia. Hāʻawi ia i ka koho boot wikiwiki loa, akā ʻaʻohe hōʻoia o ke kiʻi code. Hiki ke kuhikuhi ʻia ka helu wahi ma ka hoʻonohonoho ʻana iā U_MSS_BOOTADDR i ka Libero Configurator. Hiki ke hoʻohana ʻia kēia ʻano no ka hoʻopaʻa ʻana mai kekahi kumu hoʻomanaʻo FPGA Fabric ma o FIC. Hoʻohana ʻia kēia ʻano me ka hoʻohana ʻana i ka
U_MSS_BOOTMODE=1 koho pahu.
Hoʻokuʻu ʻia ka MSS Core Complex mai ka hoʻonohonoho hou ʻana me nā vectors boot i wehewehe ʻia e U_MSS_BOOTCFG (e like me ka papa inoa ma ka papa ma lalo).
Papa 2 • U_MSS_BOOTCFG Hoʻohana ʻia ma ke ʻano Boot Paʻa ʻole 1
| Offset (bytes) |
Nui (bytes) |
inoa |
wehewehe |
| 0 | 4 | BOOTVEC0 | ʻO ka pahu kiʻi kiʻi no E51 |
| 4 | 4 | BOOTVEC1 | Hoʻopaʻa kiʻi kiʻi no U540 |
| 8 | 4 | BOOTVEC2 | Hoʻopaʻa kiʻi kiʻi no U541 |
| 16 | 4 | BOOTVEC3 | Hoʻopaʻa kiʻi kiʻi no U542 |
| 20 | 4 | BOOTVEC4 | Hoʻopaʻa kiʻi kiʻi no U543 |
Hōʻike kēia kiʻi i ka holo ʻana o ka pahu non-secure.
Kiʻi 4 • Hoʻoholo Paʻa Paʻa ʻole
Boot palekana mea hoʻohana
Hāʻawi kēia ʻano hana i ka mea hoʻohana e hoʻokō i kā lākou mau kāmaʻa palekana maʻamau a kau ʻia ka code boot secure user i ka sNVM. ʻO ka sNVM he 56 KB non-volatile hoʻomanaʻo i hiki ke pale ʻia e ka mea i kūkulu ʻia ʻo Physically Unclonable Function (PUF). Ua manaʻo ʻia kēia ʻano boot i hoʻopaʻa ʻia no ka mea hiki ʻole ke hoʻololi ʻia nā ʻaoʻao sNVM i hōʻailona ʻia ʻo ROM. Ke piʻi ka mana, kope ka mea hoʻoponopono ʻōnaehana i ka code boot secure user mai sNVM i Data Tightly Integrated Memory (DTIM) o ka E51 Monitor core. Hoʻomaka ʻo E51 e hoʻokō i ka code boot secure user.
Inā ʻoi aku ka nui o ka code boot secure ma mua o ka nui o ka DTIM a laila pono ka mea hoʻohana e hoʻokaʻawale i ke code boot i ʻelua mau kekona.tages. Loaʻa paha i ka sNVM nā s aʻetage o ka mea hoʻohana boot sequence, hiki ke hoʻokō i ka hōʻoia o ka boot s aʻetage hoʻohana i ka mea hoʻohana hōʻoia / decryption algorithm.
Inā hoʻohana ʻia nā ʻaoʻao i hōʻoia ʻia a i hoʻopili ʻia a laila ke kī like USK (ʻo ia hoʻi,
Pono e hoʻohana ʻia ʻo U_MSS_BOOT_SNVM_USK) no nā ʻaoʻao a pau i hoʻopaʻa ʻia.
Inā hāʻule ka hōʻoia ʻana, hiki ke hoʻokomo ʻia ka MSS Core Complex i ka reset a me ka BOOT_FAIL tamphiki ke hāpai ʻia ka hae. Hoʻohana ʻia kēia ʻano me ka U_MSS_BOOTMODE=2 koho pahu.
Papa 3 • Hoʻohana ʻia ʻo U_MSS_BOOTCFG i ka mea hoʻohana palekana palekana
| Offset (bytes) | Nui (bytes) | inoa | wehewehe |
| 0 | 1 | U_MSS_BOOT_SNVM_PAGE | E hoʻomaka i ka ʻaoʻao ma SNVM |
| 1 | 3 | PAPAIA | No ka hooponopono ana |
| 4 | 12 | U_MSS_BOOT_SNVM_USK | No nā ʻaoʻao i hōʻoia ʻia/hoʻopili ʻia |
Hōʻike kēia kiʻi i ka holo ʻana o ka boot secure user.
Kiʻi 5 • Hoʻoholo Paʻa Paʻa Paʻa Mea hoʻohana
Boot palekana hale hana
Ma kēia ʻano, heluhelu ka mea hoʻoponopono ʻōnaehana i ka Secure Boot Image Certificate (SBIC) mai eNVM a hōʻoia i ka SBIC. Ma ka hoʻokō kūleʻa, kope ʻo System Controller i ke code boot secure boot mai kona wahi hoʻomanaʻo pilikino a hoʻopaʻa ʻia i loko o ka DTIM o ka E51 Monitor core. Hana ka pahu paʻa paʻa i kahi hōʻailona hōʻailona ma ke kiʻi eNVM me ka hoʻohana ʻana iā SBIC i mālama ʻia ma eNVM. Inā ʻaʻohe hewa i hōʻike ʻia, hoʻokuʻu ʻia ka hoʻonohonoho hou ʻana i ka MSS Core Complex. Inā hōʻike ʻia nā hewa, ua hoʻokomo ʻia ka MSS Core Complex i ka reset a me ka BOOT_FAIL tampua kau ka hae. A laila, ho'ā ka mea hoʻoponopono pūnaewele maamper hae e hōʻike ana i kahi hōʻailona i ka lole FPGA no ka hana mea hoʻohana. Hoʻohana ʻia kēia ʻano me ka U_MSS_BOOTMODE=3 koho boot.
Aia i ka SBIC ka helu wahi, ka nui, ka hash, a me ka Elliptic Curve Digital Signature Algorithm (ECDSA) pūlima o ka blob binary i pale ʻia. Hāʻawi ʻo ECDSA i kahi ʻano o ka Digital Signature Algorithm e hoʻohana ana i ka cryptography curve elliptic. Loaʻa iā ia ka vector hoʻonohonoho hou no kēlā me kēia Lako
thread/core/processor core (Hart) i loko o ka ʻōnaehana.
Papa 4 • Palapala Kiʻi Paʻa Paʻa (SBIC)
| Offset | Nui (bytes) | Waiwai | wehewehe |
| 0 | 4 | IMAGEADDR | He wahi helu o UBL ma ka palapala hoʻomanaʻo MSS |
| 4 | 4 | IMAGELEN | Ka nui o UBL ma nā paita |
| 8 | 4 | BOOTVEC0 | E hoʻopaʻa i ka vector ma UBL no E51 |
| 12 | 4 | BOOTVEC1 | Hoʻopaʻa kiʻi ma UBL no U540 |
| 16 | 4 | BOOTVEC2 | Hoʻopaʻa kiʻi ma UBL no U541 |
| 20 | 4 | BOOTVEC3 | Hoʻopaʻa kiʻi ma UBL no U542 |
| 24 | 4 | BOOTVEC4 | Hoʻopaʻa kiʻi ma UBL no U543 |
| 28 | 1 | KOHO[7:0] | Nā koho SBIC |
| 28 | 3 | PAPAIA | |
| 32 | 8 | HOOLAHA | Manao SBIC/Kiʻi |
| 40 | 16 | DSN | Hoʻopaʻa DSN koho |
| 56 | 48 | H | UBL kiʻi SHA-384 hash |
| 104 | 104 | CODESIG | Pulima ECDSA i hoʻopaʻa ʻia e DER |
| Huina | 208 | Bytes |
DSN
Inā ʻaʻole ʻole ke kahua DSN, ua hoʻohālikelike ʻia me ka helu serial ponoʻī o ka hāmeʻa. Inā hāʻule ka hoʻohālikelike, a laila ʻo ka boot_fail tampUa hoʻonohonoho ʻia ka hae a ua hoʻopau ʻia ka hōʻoia ʻana.
HOOLAHA
Inā hiki iā U_MSS_REVOCATION_ENABLE ke kāpae ʻana iā SBIC, hōʻole ʻia ka SBIC inā ʻaʻole ʻoi aku ka nui o ka waiwai o VERSION i ka paepae hoʻopau.
KOHO HOPE SBIC
Inā hiki iā U_MSS_REVOCATION_ENABLE ke kāpae ʻana iā SBIC a ʻo OPTIONS[0] ka '1', hoʻopau ʻia nā mana SBIC a pau ma lalo o VERSION i ka hōʻoia piha ʻana o ka SBIC. Noho ka paepae hoʻopau i ka waiwai hou a hiki i ka hoʻonui hou ʻana i kahi SBIC e hiki mai ana me OPTIONS[0] = '1' a me kahi kahua VERSION kiʻekiʻe aʻe. Hiki ke hoʻonui ʻia ka paepae hoʻopau me ka hoʻohana ʻana i kēia mīkini a hiki ke hoʻonohonoho hou ʻia e kahi kahawai bit.
Ke hōʻano hou ʻia ka paepae hoʻopau ʻana, mālama ʻia ka paepae me ka hoʻohana ʻana i ka papa hana mālama hou i hoʻohana ʻia no nā passcode e like me ka pau ʻole o ka mana i ka wā e hoʻomaka ai ka hāmeʻa ʻaʻole ia e hāʻule ka pahu hāmeʻa ma hope. Inā hāʻule ka hōʻano hou o ka paepae hoʻopau ʻana, ua hōʻoia ʻia ʻo ka waiwai o ka paepae ka waiwai hou a i ʻole ka waiwai ma mua.
Papa 5 • U_MSS_BOOTCFG Hoʻohana ʻia ma ke ʻano hana hoʻouka pahu hale hana
| Offset (bytes) |
Nui (bytes) |
inoa |
wehewehe |
| 0 | 4 | U_MSS_SBIC_ADDR | He wahi helu o SBIC ma kahi wahi helu MSS |
| 4 | 4 | U_MSS_REVOCATION_ENABLE | E ʻae i ka hoʻopau ʻana iā SBIC inā ʻaʻole ʻole |
Hōʻike ke kiʻi ma lalo nei i ka holo ʻana o ka boot secure boot.
Kiʻi 6 • Hale Pa'a Pa'a Pa'a Pa'a
Boot Mea hoʻohana MSS
Hana ʻia ka pahu hoʻohana MSS ke hāʻawi ʻia ka mana mai System Controller a i MSS Core Complex. Ma hope o ka holomua MSS pre-boot, hoʻokuʻu ka mea hoʻoponopono ʻōnaehana i ka hoʻonohonoho hou ʻana i ka MSS Core Complex. Hiki ke hoʻomaka ʻia ʻo MSS ma kekahi o kēia mau ala:
- Hoʻohana Metala ʻole
- Palapala Linux
- AMP Palapala noi
Hoʻohana Metala ʻole
Hiki ke hoʻomohala ʻia nā noi metala ʻole no ka PolarFire SoC me ka hoʻohana ʻana i ka hāmeʻa SoftConsole. Hāʻawi kēia mea hana i ka hoʻopuka files ma ke ʻano o .hex hiki ke hoʻohana ʻia i ke kahe Libero e hoʻokomo i loko o ka bitstream program file. Hiki ke hoʻohana ʻia ka mea hana like e debug i nā noi Bare Metal me ka hoʻohana ʻana iā JTAG
interface.
Hōʻike ke kiʻi ma lalo nei i ka noi SoftConsole Bare Metal nona nā ʻelima harts (Cores) me ka E51 Monitor core.
Kiʻi 7 • Pāhana SoftConsole 
Palapala Linux
Hōʻike kēia ʻāpana i ke kaʻina boot no Linux e holo ana ma nā cores U54 āpau.
ʻO kahi kaʻina hana boot maʻamau he ʻekolu mau stages. ʻO ka s muatagHoʻopau ʻia ka e boot loader (FSBL) mai ka pahu uila ma-chip (eNVM). Hoʻouka ka FSBL i nā s ʻeluatage boot loader (SSBL) mai kahi pahu pahu i waho RAM a i ʻole Cache. Hiki ke eNVM a i ʻole microcontroller hoʻomanaʻo i hoʻokomo ʻia (eMMC) a i ʻole SPI Flash waho. Hoʻouka ka SSBL i ka ʻōnaehana hana Linux mai ka pahu pahu a i ka RAM waho. I ke kolu stage, hoʻokō ʻia ʻo Linux mai ka RAM waho.
Hōʻike kēia kiʻi i ka holo ʻana o ka Linux Boot Process.
Kiʻi 8 • Ke Kaʻina Kaʻina Hana Boot Linux maʻamau
E hāʻawi ʻia nā kikoʻī o FSBL, Device tree, Linux, a me YOCTO build, pehea e kūkulu ai a hoʻonohonoho ai i Linux ma ka hoʻokuʻu ʻana o kēia palapala.
AMP Palapala noi
ʻO ka wehewehe kikoʻī o Libero MSS Configurator a pehea e hoʻopau ai i nā noi multi-processor me SoftConsole e hāʻawi ʻia i ka hoʻokuʻu ʻana o kēia palapala.
Nā Puna like ʻole o ka Booting
E hōʻano hou ʻia i nā mana e hiki mai ana o kēia palapala.
Hoʻonohonoho Boot
E hōʻano hou ʻia i nā mana e hiki mai ana o kēia palapala.
Acronyms
Hoʻohana ʻia nā acronyms ma kēia palapala.
Papa 1 • Papa inoa o na Acronyms
Hoʻonui ʻia ka Acronym
- AMP Asymmetric Multi-Processing
- DTIM ʻIkepili Hoʻohui Paʻa (i kapa ʻia ʻo SRAM)
- ECDSA Elliptic Curve Digital Signature Algorithm
- eNVM hoʻokomo ʻia me ka hoʻomanaʻo ʻole-Volatile
- FSBL ʻO ka mua Stage Ka Mea Hoʻouka Paʻa
- Hart Lako paʻa paʻa paʻa/koko/poʻo hana
- MSS Pūnaehana Microprocessor
- POR Mana i ka Reset
- PUF Hana ʻAʻole hiki ke hoʻopili kino
- ROM Hoʻomanaʻo Heluhelu wale nō
- SCB Alahaka Pūnaehana Pūnaewele
- sNVM Palekana Non-volatile Memory
Moolelo Hooponopono
Hōʻike ka mōʻaukala hoʻoponopono i nā loli i hoʻokō ʻia ma ka palapala. Hoʻopaʻa ʻia nā hoʻololi e ka loiloi, e hoʻomaka ana me ka hoʻolaha o kēia manawa.
Hoʻoponopono 2.0
Eia ka hōʻuluʻulu o nā hoʻololi i hana ʻia ma kēia hoʻoponopono.
- Ua hōʻano hou ʻia ka ʻike e pili ana i ka Factory Secure Boot.
- Ua hōʻano hou ʻia ka ʻike e pili ana i ka Bare Metal Application.
Hoʻoponopono 1.0
ʻO ka paʻi mua ʻana o kēia palapala.
Microsemi Headquarters
Hoʻokahi ʻoihana, Aliso Viejo,
CA 92656 USA
I loko o ʻAmelika: +1 800-713-4113
Ma waho o ʻAmelika: +1 949-380-6100
Kūʻai: +1 949-380-6136
Fax: +1 949-215-4996
leka uila: sales.support@microsemi.com
www.microsemi.com
©2020 Microsemi, he lālā nona piha o Microchip Technology Inc. Ua mālama ʻia nā kuleana āpau. ʻO Microsemi a me ka Microsemi logo nā inoa inoa inoa o Microsemi Corporation. ʻO nā hōʻailona ʻē aʻe a pau a me nā hōʻailona lawelawe ʻo ia ka waiwai o ko lākou mau mea nona.
Palapala / Punawai
 |
ʻO Microchip UG0881 PolarFire SoC FPGA Booting and Configuration [pdf] Ke alakaʻi hoʻohana UG0881 PolarFire SoC FPGA Booting and Configuration, UG0881, PolarFire SoC FPGA Booting and Configuration, Booting and Configuration |
