Microchip UG0881 PolarFire SoC FPGA բեռնում և կազմաձևում
Երաշխիք
Microsemi-ն որևէ երաշխիք, ներկայացուցչություն կամ երաշխիք չի տալիս այստեղ պարունակվող տեղեկատվության կամ իր արտադրանքի և ծառայությունների համապատասխանության վերաբերյալ որևէ կոնկրետ նպատակի համար, և Microsemi-ն չի ստանձնում որևէ պատասխանատվություն, որը բխում է որևէ արտադրանքի կամ շղթայի կիրառումից կամ օգտագործումից: Սույնով վաճառվող ապրանքները և Microsemi-ի կողմից վաճառվող ցանկացած այլ ապրանքներ ենթարկվել են սահմանափակ փորձարկման և չպետք է օգտագործվեն առաքելության համար կարևոր սարքավորումների կամ հավելվածների հետ համատեղ: Ենթադրվում է, որ կատարողականի ցանկացած տեխնիկական բնութագրերը հուսալի են, բայց չեն ստուգվում, և Գնորդը պետք է կատարի և կատարի արտադրանքի բոլոր կատարողականության և այլ փորձարկումները՝ միայնակ և ցանկացած վերջնական արտադրանքի հետ միասին կամ տեղադրված: Գնորդը պարտավոր է հաշվի առնել ոչ միայն Microsemi-ի կողմից տրամադրված տվյալների և կատարողականի բնութագրերը կամ պարամետրերը: Գնորդի պարտականությունն է ինքնուրույն որոշել ցանկացած ապրանքի համապատասխանությունը և նույնը ստուգել և հաստատել: Microsemi-ի կողմից սույն ստորև բերված տեղեկատվությունը տրամադրվում է «ինչպես կա, որտեղ կա» և բոլոր անսարքություններով, և նման տեղեկատվության հետ կապված ողջ ռիսկն ամբողջությամբ պատկանում է Գնորդին: Microsemi-ն բացահայտ կամ անուղղակիորեն որևէ կողմի չի տրամադրում արտոնագրային իրավունքներ, լիցենզիաներ կամ որևէ այլ ՄՍ իրավունք՝ անկախ այդ տեղեկատվության կամ նման տեղեկատվության մեջ նկարագրված որևէ այլ բանի հետ: Սույն փաստաթղթում ներկայացված տեղեկատվությունը պատկանում է Microsemi-ին, և Microsemi-ն իրեն իրավունք է վերապահում ցանկացած պահի առանց ծանուցման ցանկացած փոփոխություն կատարել այս փաստաթղթի տեղեկատվության կամ որևէ ապրանքի և ծառայության մեջ:
Microsemi-ի մասին
Microsemi-ը՝ Microchip Technology Inc.-ի (Nasdaq: MCHP) ամբողջությամբ պատկանող դուստր ձեռնարկությունը, առաջարկում է կիսահաղորդչային և համակարգային լուծումների համապարփակ պորտֆոլիո օդատիեզերական և պաշտպանության, կապի, տվյալների կենտրոնի և արդյունաբերական շուկաների համար: Արտադրանքները ներառում են բարձր արդյունավետություն և ճառագայթման միջոցով կարծրացած անալոգային խառը ազդանշանային ինտեգրալ սխեմաներ, FPGA-ներ, SoC-ներ և ASIC-ներ; էներգիայի կառավարման արտադրանք; ժամանակի և համաժամացման սարքեր և ժամանակի ճշգրիտ լուծումներ՝ սահմանելով ժամանակի համաշխարհային ստանդարտը. ձայնի մշակման սարքեր; ՌԴ լուծումներ; դիսկրետ բաղադրիչներ; ձեռնարկությունների պահեստավորման և հաղորդակցման լուծումներ, անվտանգության տեխնոլոգիաներ և լայնածավալ հակատտamper ապրանքներ; Ethernet լուծումներ; Power-over-Ethernet IC-ներ և միջնաժամկետներ; ինչպես նաև անհատական դիզայնի հնարավորություններ և ծառայություններ: Իմացեք ավելին այստեղ www.microsemi.com.
Բեռնում և կազմաձևում
PolarFire SoC FPGA-ները օգտագործում են առաջադեմ միացման սխեմաներ՝ ապահովելու հուսալի միացում միացման և վերակայման ժամանակ: Միացման և վերակայման ժամանակ PolarFire SoC FPGA-ի բեռնման հաջորդականությունը հետևում է միացման վերակայմանը (POR), սարքի բեռնմանը, դիզայնի սկզբնավորմանը, միկրոկոնտրոլերի ենթահամակարգի (MSS) նախնական բեռնմանը և MSS օգտագործողի բեռնմանը: Այս փաստաթուղթը նկարագրում է MSS-ի նախնական բեռնումը և MSS օգտվողի բեռնումը: POR-ի, սարքի բեռնման և դիզայնի սկզբնավորման մասին տեղեկությունների համար տե՛ս UG0890. PolarFire SoC FPGA Power-Up and Resets User Guide:
MSS-ի առանձնահատկությունների մասին լրացուցիչ տեղեկությունների համար տե՛ս UG0880. PolarFire SoC MSS Օգտագործողի ուղեցույց:
Boot-up հաջորդականությունը
Բեռնման հաջորդականությունը սկսվում է, երբ PolarFire SoC FPGA-ն միացված է կամ վերակայվում է: Այն ավարտվում է, երբ պրոցեսորը պատրաստ է կատարել կիրառական ծրագիր: Այս բեռնման հաջորդականությունը անցնում է մի քանի սtages նախքան այն կսկսի ծրագրերի կատարումը:
Գործողությունների մի շարք իրականացվում է Boot-up գործընթացի ընթացքում, որը ներառում է սարքաշարի միացումը, ծայրամասային սկզբնավորումը, հիշողության սկզբնավորումը և օգտագործողի կողմից սահմանված հավելվածի բեռնումը ոչ անկայուն հիշողությունից դեպի անկայուն հիշողություն՝ կատարման համար:
Հետևյալ նկարը ցույց է տալիս Boot-up հաջորդականության տարբեր փուլերը:
Նկար 1 Boot-up հաջորդականությունը
MSS Pre-Boot
Design Initialization-ի հաջող ավարտից հետո MSS Pre-boot-ը սկսում է իր կատարումը: MSS-ն ազատվում է զրոյացումից բոլոր նորմալ գործարկման ընթացակարգերի ավարտից հետո: Համակարգի վերահսկիչը կառավարում է սարքերի ծրագրավորումը, սկզբնավորումը և կազմաձևումը: MSS-ի նախնական բեռնումը տեղի չի ունենում, եթե ծրագրավորված սարքը կազմաձևված է համակարգի վերահսկիչի կասեցման ռեժիմի համար:
Նախաստորագրման MSS-ի նախնական բեռնման փուլը համակարգվում է համակարգի վերահսկիչի որոնվածով, թեև այն կարող է օգտագործել E51-ը MSS Core համալիրում՝ նախաբեռնման հաջորդականության որոշակի հատվածներ կատարելու համար:
Հետևյալ իրադարձությունները տեղի են ունենում MSS-ի նախնական բեռնման ժամանակtage:
- MSS ներկառուցված ոչ ցնդող հիշողության (eNVM) միացում
- MSS Core Complex L2 քեշի հետ կապված ավելորդության վերանորոգման մեկնարկը
- Օգտվողի բեռնման կոդի նույնականացում (եթե օգտագործողի անվտանգ բեռնման տարբերակը միացված է)
- Գործառնական MSS-ի հանձնում օգտագործողի բեռնման կոդը
MSS Core Complex-ը կարող է գործարկվել չորս ռեժիմներից մեկով: Հետևյալ աղյուսակում ներկայացված են MSS-ի նախնական բեռնման տարբերակները, որոնք կարող են կազմաձևվել և ծրագրավորվել sNVM-ում: Բեռնման ռեժիմը սահմանվում է U_MSS_BOOTMODE[1:0] օգտվողի պարամետրով: Բեռնման կոնֆիգուրացիայի լրացուցիչ տվյալները կախված են ռեժիմից և սահմանվում են օգտվողի U_MSS_BOOTCFG պարամետրով (տես Աղյուսակ 3, էջ 4 և Աղյուսակ 5, էջ 6):
Աղյուսակ 1 • MSS Core Complex Boot Modes
| U_MSS_BOOTMODE[1:0] | Ռեժիմ | Նկարագրություն |
| 0 | Պարապ բեռնախցիկ | MSS Core Complex-ը բեռնվում է boot ROM-ից, եթե MSS-ը կազմաձևված չէ |
| 1 | Ոչ անվտանգ բեռնախցիկ | MSS Core Complex-ը բացվում է անմիջապես U_MSS_BOOTADDR-ի կողմից սահմանված հասցեից |
| 2 | Օգտագործողի անվտանգ բեռնախցիկ | MSS Core Complex կոշիկներ sNVM-ից |
| 3 | Գործարանային անվտանգ բեռնախցիկ | MSS Core Complex-ի կոշիկները գործարանային անվտանգ բեռնման արձանագրության միջոցով |
Բեռնախցիկի տարբերակը ընտրված է որպես Libero դիզայնի հոսքի մաս: Ռեժիմի փոփոխությունը հնարավոր է միայն նոր FPGA ծրագրավորման ստեղծման միջոցով file.
Նկար 2 • MSS Pre-boot Flow 
Պարապ բեռնախցիկ
Եթե MSS-ը կազմաձևված չէ (օրինակample, դատարկ սարք), այնուհետև MSS Core Complex-ը գործարկում է boot ROM ծրագիր, որը բոլոր պրոցեսորները պահում է անսահման օղակում, մինչև որ վրիպազերծիչը միանա թիրախին: Բեռնման վեկտորի ռեգիստրները պահպանում են իրենց արժեքը, մինչև սարքը վերակայվի կամ ծրագրավորվի նոր բեռնման ռեժիմի կոնֆիգուրացիան: Կազմաձևված սարքերի համար այս ռեժիմը կարող է իրականացվել՝ օգտագործելով
U_MSS_BOOTMODE=0 boot տարբերակ Libero կոնֆիգուրատորում:
Նշում. Այս ռեժիմում U_MSS_BOOTCFG-ը չի օգտագործվում:
Հետևյալ նկարը ցույց է տալիս «Idle boot» հոսքը:
Նկար 3 • Պարապ բեռնախցիկի հոսք
Ոչ անվտանգ բեռնախցիկ
Այս ռեժիմում MSS Core Complex-ն աշխատում է նշված eNVM հասցեից՝ առանց նույնականացման: Այն ապահովում է բեռնման ամենաարագ տարբերակը, սակայն կոդի պատկերի նույնականացում չկա: Հասցեն կարելի է ճշտել՝ Libero Configurator-ում U_MSS_BOOTADDR սահմանելով: Այս ռեժիմը կարող է օգտագործվել նաև ցանկացած FPGA Fabric հիշողության ռեսուրսից FIC-ի միջոցով գործարկելու համար: Այս ռեժիմն իրականացվում է օգտագործելով
U_MSS_BOOTMODE=1 բեռնման տարբերակ:
MSS Core համալիրն ազատվում է վերակայումից U_MSS_BOOTCFG-ով սահմանված բեռնման վեկտորներով (ինչպես նշված է հետևյալ աղյուսակում):
Աղյուսակ 2 • U_MSS_BOOTCFG-ի օգտագործումը ոչ անվտանգ բեռնման ռեժիմում 1
| Օֆսեթ (բայթ) |
Չափը (bytes) |
Անուն |
Նկարագրություն |
| 0 | 4 | BOOTVEC0 | Բեռնախցիկի վեկտոր E51-ի համար |
| 4 | 4 | BOOTVEC1 | Բեռնախցիկի վեկտոր U540-ի համար |
| 8 | 4 | BOOTVEC2 | Բեռնախցիկի վեկտոր U541-ի համար |
| 16 | 4 | BOOTVEC3 | Բեռնախցիկի վեկտոր U542-ի համար |
| 20 | 4 | BOOTVEC4 | Բեռնախցիկի վեկտոր U543-ի համար |
Հետևյալ նկարը ցույց է տալիս ոչ անվտանգ բեռնման հոսքը:
Նկար 4 • Ոչ անվտանգ Boot Flow
Օգտագործողի անվտանգ բեռնում
Այս ռեժիմը թույլ է տալիս օգտատիրոջը իրականացնել իր անհատական անվտանգ բեռնումը, և օգտագործողի անվտանգ բեռնման կոդը տեղադրվում է sNVM-ում: sNVM-ը 56 ԿԲ անկայուն հիշողություն է, որը կարող է պաշտպանվել ներկառուցված Ֆիզիկապես չկլոնավորվող ֆունկցիայի (PUF) միջոցով: Այս բեռնման մեթոդը համարվում է ապահովված, քանի որ sNVM էջերը, որոնք նշված են որպես ROM, անփոփոխ են: Միացման ժամանակ համակարգի կարգավորիչը պատճենում է օգտատիրոջ անվտանգ բեռնման կոդը sNVM-ից մինչև E51 Monitor միջուկի տվյալների ամուր ինտեգրված հիշողություն (DTIM): E51-ը սկսում է գործարկել օգտագործողի անվտանգ բեռնման կոդը:
Եթե օգտագործողի անվտանգ բեռնման կոդի չափը ավելին է, քան DTIM-ի չափը, ապա օգտագործողը պետք է բաժանի բեռնման կոդը երկու վրկ-ի:tagէս. sNVM-ը կարող է պարունակել հաջորդ սtage-ի օգտագործողի բեռնման հաջորդականությունը, որը կարող է կատարել հաջորդ բեռնման նույնականացումtagե օգտագործելով օգտատիրոջ նույնականացման/գաղտնազերծման ալգորիթմը:
Եթե օգտագործվում են վավերացված կամ կոդավորված էջեր, ապա նույն USK բանալին (այսինքն.
U_MSS_BOOT_SNVM_USK) պետք է օգտագործվի բոլոր վավերացված/գաղտնագրված էջերի համար:
Եթե նույնականացումը ձախողվի, MSS Core Complex-ը կարող է վերակայվել և BOOT_FAIL tamper դրոշը կարող է բարձրացվել. Այս ռեժիմն իրականացվում է՝ օգտագործելով U_MSS_BOOTMODE=2 boot տարբերակը:
Աղյուսակ 3 • U_MSS_BOOTCFG Օգտագործումը Օգտատիրոջ անվտանգ բեռնման մեջ
| Օֆսեթ (բայթ) | Չափը (bytes) | Անուն | Նկարագրություն |
| 0 | 1 | U_MSS_BOOT_SNVM_PAGE | Մեկնարկային էջ SNVM-ում |
| 1 | 3 | ՊԱՇՏՊԱՆՎԱԾ Է | Հարթեցման համար |
| 4 | 12 | U_MSS_BOOT_SNVM_USK | Նույնականացված/գաղտնագրված էջերի համար |
Հետևյալ նկարը ցույց է տալիս օգտագործողի անվտանգ բեռնման հոսքը:
Նկար 5 • Օգտագործողի անվտանգ բեռնման հոսք
Գործարանային ապահով բեռնախցիկ
Այս ռեժիմում համակարգի վերահսկիչը կարդում է Secure Boot Image Certificate-ը (SBIC) eNVM-ից և վավերացնում SBIC-ը: Հաջող վավերացման դեպքում System Controller-ը պատճենում է գործարանային անվտանգ բեռնման կոդը իր անձնական, անվտանգ հիշողության տարածքից և բեռնում այն E51 Monitor միջուկի DTIM-ում: Լռելյայն անվտանգ բեռնախցիկը ստորագրության ստուգում է կատարում eNVM պատկերի վրա՝ օգտագործելով SBIC, որը պահվում է eNVM-ում: Եթե սխալներ չեն հաղորդվում, վերակայումը կուղարկվի MSS Core համալիր: Եթե հաղորդվում է սխալների մասին, MSS Core Complex-ը տեղադրվում է զրոյացված վիճակում և BOOT_FAIL tamper դրոշը բարձրացված է. Այնուհետև համակարգի կարգավորիչը ակտիվանում է ժամըamper դրոշակ, որը ազդանշան է տալիս FPGA գործվածքին օգտատիրոջ գործողությունների համար: Այս ռեժիմն իրականացվում է՝ օգտագործելով U_MSS_BOOTMODE=3 boot տարբերակը:
SBIC-ը պարունակում է պաշտպանված երկուական բլբի հասցեն, չափը, հեշը և էլիպսական կորի թվային ստորագրության ալգորիթմը (ECDSA): ECDSA-ն առաջարկում է թվային ստորագրության ալգորիթմի տարբերակ, որն օգտագործում է էլիպսային կորի գաղտնագրություն: Այն նաև պարունակում է վերակայման վեկտոր յուրաքանչյուր Սարքավորման համար
թել/միջուկ/պրոցեսորային միջուկ (Հարթ) համակարգում:
Աղյուսակ 4 • Անվտանգ բեռնման պատկերի վկայագիր (SBIC)
| Օֆսեթ | Չափը (bytes) | Արժեք | Նկարագրություն |
| 0 | 4 | IMAGEADDR | UBL-ի հասցեն MSS հիշողության քարտեզում |
| 4 | 4 | IMAGELEN | UBL-ի չափը բայթերով |
| 8 | 4 | BOOTVEC0 | Բեռնախցիկի վեկտորը UBL-ում E51-ի համար |
| 12 | 4 | BOOTVEC1 | Boot vector UBL-ում U540-ի համար |
| 16 | 4 | BOOTVEC2 | Boot vector UBL-ում U541-ի համար |
| 20 | 4 | BOOTVEC3 | Boot vector UBL-ում U542-ի համար |
| 24 | 4 | BOOTVEC4 | Boot vector UBL-ում U543-ի համար |
| 28 | 1 | OPTIONS[7:0] | SBIC ընտրանքներ |
| 28 | 3 | ՊԱՇՏՊԱՆՎԱԾ Է | |
| 32 | 8 | ՏԱՐԲԵՐԱԿ | SBIC/Image տարբերակը |
| 40 | 16 | DSN | Ընտրովի DSN պարտադիր |
| 56 | 48 | H | UBL պատկեր SHA-384 հեշ |
| 104 | 104 | ԿՈԴԻԶԳ | DER-կոդավորված ECDSA ստորագրություն |
| Ընդամենը | 208 | Բայթեր |
DSN
Եթե DSN դաշտը զրոյական չէ, այն համեմատվում է սարքի սեփական սերիական համարի հետ: Եթե համեմատությունը ձախողվի, ապա boot_fail tamper դրոշը դրված է, և իսկությունը չեղարկվել է:
ՏԱՐԲԵՐԱԿ
Եթե SBIC-ի չեղարկումը միացված է U_MSS_REVOCATION_ENABLE-ի կողմից, SBIC-ը մերժվում է, եթե VERSION-ի արժեքը մեծ չէ կամ հավասար է չեղարկման շեմին:
SBIC ՉԵՂԱՐԿՄԱՆ ՏԱՐԲԵՐԱԿ
Եթե SBIC-ի չեղարկումը միացված է U_MSS_REVOCATION_ENABLE-ի կողմից, իսկ OPTIONS[0]-ը «1» է, ապա VERSION-ից փոքր բոլոր SBIC տարբերակները չեղարկվում են SBIC-ի ամբողջական նույնականացումից հետո: Չեղարկման շեմը մնում է նոր արժեքի վրա, մինչև այն նորից ավելանա ապագա SBIC-ով OPTIONS[0] = «1» և ավելի բարձր VERSION դաշտով: Չեղարկման շեմը կարող է ավելացվել միայն այս մեխանիզմի միջոցով և կարող է վերականգնվել միայն բիթային հոսքի միջոցով:
Երբ չեղյալ համարվող շեմը դինամիկ թարմացվում է, շեմը պահվում է՝ օգտագործելով գաղտնաբառերի համար օգտագործվող ավելորդ պահեստավորման սխեման, որպեսզի սարքի բեռնման ժամանակ հոսանքի խափանումը չհանգեցնի սարքի հետագա բեռնման ձախողմանը: Եթե չեղյալ համարվող շեմի թարմացումը ձախողվի, ապա երաշխավորվում է, որ շեմի արժեքը կա՛մ նոր արժեքն է, կա՛մ նախորդը:
Աղյուսակ 5 • U_MSS_BOOTCFG Օգտագործում Factory Boot Loader ռեժիմում
| Օֆսեթ (բայթ) |
Չափը (bytes) |
Անուն |
Նկարագրություն |
| 0 | 4 | U_MSS_SBIC_ADDR | SBIC-ի հասցեն MSS հասցեների տարածքում |
| 4 | 4 | U_MSS_REVOCATION_ENABLE | Միացնել SBIC-ի չեղարկումը, եթե այն զրոյական չէ |
Հետևյալ նկարը ցույց է տալիս գործարանային անվտանգ բեռնախցիկի հոսքը:
Նկար 6 • Գործարանային ապահով բեռնախցիկի հոսք
MSS օգտվողի բեռնում
MSS օգտվողի բեռնումը տեղի է ունենում, երբ կառավարումը տրվում է System Controller-ից MSS Core Complex-ին: MSS-ի նախնական բեռնաթափումից հետո համակարգի վերահսկիչը թողարկում է վերակայումը դեպի MSS Core համալիր: MSS-ը կարող է բեռնվել հետևյալ եղանակներից մեկով.
- Բաց մետաղի կիրառություն
- Linux հավելված
- AMP Դիմում
Բաց մետաղի կիրառություն
PolarFire SoC-ի մերկ մետաղական հավելվածները կարող են մշակվել SoftConsole գործիքի միջոցով: Այս գործիքը ապահովում է արդյունքը files-ը .hex-ի տեսքով, որը կարող է օգտագործվել Libero հոսքում՝ ծրագրավորման բիթսթրիմում ներառելու համար file. Նույն գործիքը կարող է օգտագործվել Bare Metal հավելվածների վրիպազերծման համար՝ օգտագործելով JTAG
ինտերֆեյս.
Հետևյալ նկարը ցույց է տալիս SoftConsole Bare Metal հավելվածը, որն ունի հինգ քարեր (միջուկներ), ներառյալ E51 Monitor միջուկը:
Նկար 7 • SoftConsole նախագիծ 
Linux հավելված
Այս բաժինը նկարագրում է բոլոր U54 միջուկների վրա աշխատող Linux-ի գործարկման հաջորդականությունը:
Տիպիկ բեռնման գործընթացը բաղկացած է երեք վրկ-իցtagէս. Առաջին սtagԷլեկտրոնային բեռնիչը (FSBL) գործարկվում է չիպի վրա տեղադրված Boot flash-ից (eNVM): FSBL-ը բեռնում է երկրորդ սtage boot loader (SSBL) բեռնման սարքից արտաքին RAM կամ Cache: Բեռնախցիկի սարքը կարող է լինել eNVM կամ ներկառուցված հիշողության միկրոկոնտրոլեր (eMMC) կամ արտաքին SPI Flash: SSBL-ը բեռնում է Linux օպերացիոն համակարգը boot սարքից դեպի արտաքին RAM: Երրորդ սtagե, Linux-ը կատարվում է արտաքին RAM-ից։
Հետևյալ նկարը ցույց է տալիս Linux Boot Process-ի հոսքը:
Նկար 8 • Տիպիկ Linux-ի բեռնման գործընթացի հոսք
FSBL-ի, Device tree-ի, Linux-ի և YOCTO-ի կառուցման մանրամասները, ինչպես ստեղծել և կարգավորել Linux-ը, կտրամադրվեն այս փաստաթղթի ապագա թողարկումում:
AMP Դիմում
Libero MSS Configurator-ի մանրամասն նկարագրությունը և SoftConsole-ի միջոցով բազմապրոցեսորային հավելվածների վրիպազերծման եղանակները կտրամադրվեն այս փաստաթղթի ապագա թողարկումում:
Բեռնման տարբեր աղբյուրներ
Կթարմացվի այս փաստաթղթի հետագա տարբերակներում:
Boot Configuration
Կթարմացվի այս փաստաթղթի հետագա տարբերակներում:
հապավումներ
Այս փաստաթղթում օգտագործվում են հետևյալ հապավումները.
Աղյուսակ 1 • Հապավումների ցուցակ
Ընդլայնված հապավումը
- AMP Ասիմետրիկ բազմամշակում
- DTIM Տվյալների սերտորեն ինտեգրված հիշողություն (նաև կոչվում է SRAM)
- ECDSA Էլիպսային կորի թվային ստորագրության ալգորիթմ
- eNVM ներկառուցված ոչ անկայուն հիշողություն
- FSBL Նախ Սtage Boot Loader
- Հարթ Սարքավորման թել/միջուկ/պրոցեսորային միջուկ
- MSS Միկրոպրոցեսորային ենթահամակարգ
- ՊՈՐ Միացնել վերակայումը
- PUF Ֆիզիկապես չկլոնավորվող ֆունկցիա
- ROM Միայն կարդալու հիշողություն
- ՍԲԲ Համակարգի վերահսկիչ կամուրջ
- sNVM Ապահով ոչ անկայուն հիշողություն
Վերանայման պատմություն
Վերանայման պատմությունը նկարագրում է այն փոփոխությունները, որոնք իրականացվել են փաստաթղթում: Փոփոխությունները թվարկված են վերանայմամբ՝ սկսած ընթացիկ հրապարակումից:
Վերանայում 2.0
Ստորև ներկայացված է այս վերանայման մեջ կատարված փոփոխությունների ամփոփագիրը:
- Factory Secure Boot-ի մասին տեղեկատվությունը թարմացվել է:
- Bare Metal Application-ի մասին տեղեկատվությունը թարմացվել է:
Վերանայում 1.0
Այս փաստաթղթի առաջին հրապարակումը.
Microsemi-ի շտաբ
One Enterprise, Aliso Viejo,
CA 92656 ԱՄՆ
ԱՄՆ-ի սահմաններում. +1 800-713-4113
ԱՄՆ-ից դուրս. +1 949-380-6100
Վաճառք: +1 949-380-6136
Ֆաքս: +1 949-215-4996
Էլ. sales.support@microsemi.com
www.microsemi.com
©2020 Microsemi, Microchip Technology Inc.-ի ամբողջությամբ պատկանող դուստր ձեռնարկություն Բոլոր իրավունքները պաշտպանված են: Microsemi-ն և Microsemi լոգոն Microsemi Corporation-ի գրանցված ապրանքանիշերն են: Բոլոր այլ ապրանքային և սպասարկման նշանները պատկանում են իրենց համապատասխան սեփականատերերին:
Փաստաթղթեր / ռեսուրսներ
 |
Microchip UG0881 PolarFire SoC FPGA բեռնում և կազմաձևում [pdf] Օգտագործողի ուղեցույց UG0881 PolarFire SoC FPGA բեռնում և կարգավորում, UG0881, PolarFire SoC FPGA բեռնում և կարգավորում, բեռնում և կարգավորում |
