intel AN 932 Mwongozo wa Uhamishaji wa Flash Access kutoka kwa Vifaa vya Kudhibiti Kulingana na Kizuizi hadi Vifaa Kulingana na SDM
Mwongozo wa Uhamishaji wa Ufikiaji wa Flash kutoka kwa Vifaa vya Kudhibiti Msingi hadi kwa Vifaa vinavyotegemea SDM
Utangulizi
Mwongozo wa uhamishaji wa ufikiaji wa flash hutoa wazo la jinsi unavyoweza kutekeleza muundo na ufikiaji wa flash na operesheni ya Usasishaji wa Mfumo wa Mbali (RSU) kwenye vifaa vya mfululizo wa V, Intel® Arria® 10, Intel Stratix® 10, na vifaa vya Intel Agilex™. Mwongozo huu pia unaweza kukusaidia kuhama kutoka kwa muundo wa msingi wa kidhibiti hadi muundo unaotegemea Kidhibiti cha Kifaa (SDM) chenye ufikiaji wa flash na uendeshaji wa RSU. Vifaa vipya zaidi kama vile Intel Stratix 10 na Intel Agilex hutumia usanifu unaotegemea SDM na ufikiaji tofauti wa flash na sasisho la mfumo wa mbali ikilinganishwa na mfululizo wa V na vifaa vya Intel Arria 10.
Uhamishaji kutoka kwa Kizuizi Kinacholingana na Kidhibiti hadi Vifaa Vinavyotegemea SDM katika Ufikiaji wa Flash na Uendeshaji wa RSU
Dhibiti Vifaa Vinavyotegemea Kuzuia (Intel Arria 10 na V-Series Devices)
Takwimu ifuatayo inaonyesha IP zinazotumiwa katika upatikanaji wa flash na uendeshaji wa sasisho la mfumo wa mbali kwenye V-mfululizo na vifaa vya Intel Arria 10, pamoja na miingiliano ya kila IP.
Kielelezo cha 1. Mchoro wa Kizuizi cha Vifaa vya Kudhibiti Visivyowekwa kwenye Vitalu (Intel Arria 10 na V-Series Devices)
Shirika la Intel. Haki zote zimehifadhiwa. Intel, nembo ya Intel, na alama zingine za Intel ni chapa za biashara za Intel Corporation au kampuni zake tanzu. Intel inathibitisha utendakazi wa FPGA yake na bidhaa za semiconductor kwa vipimo vya sasa kwa mujibu wa udhamini wa kawaida wa Intel, lakini inahifadhi haki ya kufanya mabadiliko kwa bidhaa na huduma zozote wakati wowote bila taarifa. Intel haichukui jukumu au dhima yoyote inayotokana na maombi au matumizi ya taarifa yoyote, bidhaa, au huduma iliyofafanuliwa hapa isipokuwa kama ilivyokubaliwa kwa maandishi na Intel. Wateja wa Intel wanashauriwa kupata toleo jipya zaidi la vipimo vya kifaa kabla ya kutegemea taarifa yoyote iliyochapishwa na kabla ya kuagiza bidhaa au huduma. *Majina na chapa zingine zinaweza kudaiwa kuwa mali ya wengine.
Unaweza kutumia Kiolesura cha Kiolesura cha Kawaida cha Intel FPGA IP na Kidhibiti cha Kiolesura cha Pembeni cha QUAD Serial (SPI) ili kutekeleza ufikiaji wa flash, vile vile IP ya Usasishaji wa Mbali ya Intel FPGA inatumiwa kutekeleza operesheni ya RSU. Intel inapendekeza kwamba utumie Kiolesura cha Kawaida cha Kiolesura cha Intel FPGA kwa kuwa IP hii ni mpya zaidi na inaweza kutumika pamoja na vifaa vyovyote vya quad serial peripheral Interface (QSPI) flash. Vifaa vinavyomulika vinaweza kuunganishwa kwa pini maalum za Active Serial (AS) au pini za madhumuni ya jumla ya I/O (GPIO). Iwapo ungependa kutumia vifaa vya flash vya QSPI kwa usanidi wa FPGA na kuhifadhi data ya mtumiaji, kifaa cha QSPI lazima kiunganishwe kwenye kiolesura amilifu cha kumbukumbu amilifu (ASMI) . Katika usanidi wa mfululizo unaotumika, mpangilio wa pini ya MSEL ni sampkuongozwa wakati FPGA inapowezeshwa. Kizuizi cha udhibiti hupokea data ya flash ya QSPI kutoka kwa vifaa vya usanidi na kusanidi FPGA.
Vifaa Vinavyotegemea SDM (Intel Stratix 10 na Intel Agilex Devices)
Kuna njia tatu za kufikia flash ya QSPI katika vifaa vinavyotegemea SDM unapohama kutoka kwa vifaa vinavyodhibiti vizuizi katika ufikiaji wa flash na sasisho la mfumo wa mbali. Intel inapendekeza kwamba utumie Mteja wa Kisanduku cha Barua cha Intel FPGA IP kwa ufikiaji wa flash na sasisho la mfumo wa mbali, kama inavyoonyeshwa kwenye takwimu ifuatayo. Wakati mweko wa usanidi umeunganishwa kwenye pini za SDM I/O, Intel pia inapendekeza kwamba utumie IP ya Mteja wa Kisanduku cha Barua cha Intel FPGA.
Kielelezo 2. Kufikia Mmweko wa QSPI na Kusasisha Mwako Kwa Kutumia Sanduku la Barua Mteja wa Intel FPGA IP (Inapendekezwa)
Unaweza kutumia Mteja wa Kisanduku cha Barua cha Intel FPGA IP kufikia mwako wa QSPI ambao umeunganishwa kwenye SDM I/O na kusasisha mfumo wa mbali katika vifaa vya Intel Stratix 10 na Intel Agilex. Amri na/au picha za usanidi hutumwa kwa kidhibiti mwenyeji. Kisha kidhibiti kipangishi hutafsiri amri katika umbizo la ramani ya kumbukumbu ya Avalon® na kuituma kwa Mteja wa Kisanduku cha Barua cha Intel FPGA IP. Mteja wa Sanduku la Barua la Intel FPGA IP huendesha amri/data na kupokea majibu kutoka kwa SDM. SDM huandika picha za usanidi kwenye kifaa cha flash cha QSPI. Mteja wa Sanduku la Barua Intel FPGA IP pia ni sehemu ya watumwa iliyopangwa kwa kumbukumbu ya Avalon. Mtawala mwenyeji anaweza kuwa bwana wa Avalon, kama vile JTAG master, kichakataji cha Nios® II, PCIe, mantiki maalum, au IP ya Ethernet. Unaweza kutumia Mteja wa Kisanduku cha Barua cha Intel FPGA IP kuamuru SDM ifanye usanidi upya ukitumia picha mpya/iliyosasishwa katika vifaa vya flash vya QSPI. Intel inapendekeza kwamba utumie IP ya Mteja wa Kisanduku cha Barua cha Intel FPGA katika miundo mipya kwa sababu IP hii inaweza kufikia mmweko wa QSPI na kutekeleza utendakazi wa RSU. IP hii pia inatumika katika vifaa vya Intel Stratix 10 na Intel Agilex, ambayo hurahisisha uhamishaji wa muundo kutoka kwa Intel Stratix 10 hadi vifaa vya Intel Agilex.
Mchoro 3. Kufikia Mweko wa QSPI na Kusasisha Mwako kwa Kutumia Kisanduku cha Barua cha Mteja cha Intel FPGA IP na Mteja wa Sanduku la Barua Intel FPGA IP.
Unaweza tu kutumia Kiteja cha Kikasha cha Barua cha Serial Flash cha Intel FPGA IP kufikia mmweko wa QSPI uliounganishwa kwenye SDM I/O katika vifaa vya Intel Stratix 10. Amri na/au picha za usanidi hutumwa kwa kidhibiti mwenyeji. Kisha kidhibiti mwenyeji hutafsiri amri katika umbizo la ramani ya kumbukumbu ya Avalon na kuituma kwa Mteja wa Kikasha cha Barua cha Serial Flash Intel FPGA IP. Mteja wa Kikasha cha Barua cha Serial Flash Intel FPGA IP kisha hutuma amri/data na kupokea majibu kutoka kwa SDM. SDM huandika picha za usanidi kwenye kifaa cha flash cha QSPI. Mteja wa Serial Flash Mailbox Intel FPGA IP ni sehemu ya watumwa iliyopangwa kwa kumbukumbu ya Avalon. Kwa hivyo, mtawala mwenyeji anaweza kuwa bwana wa Avalon, kama vile JTAG master, kichakataji cha Nios II, PCI Express (PCIe), mantiki maalum, au IP ya Ethernet. IP ya Mteja wa Sanduku la Barua ya Intel FPGA inahitajika kutekeleza utendakazi wa kusasisha mfumo wa mbali. Kwa hivyo, Mteja wa Serial Flash Mailbox Intel FPGA IP haipendekezwi katika miundo mipya zaidi kwani inaauni vifaa vya Intel Stratix 10 pekee na inaweza kutumika kufikia vifaa vya flash vya QSPI pekee.
Kielelezo 4. Kufikia Mmweko wa QSPI na Kusasisha Mwako kwa Kutumia Kisanduku cha Barua Mteja wa Intel FPGA IP yenye Kiolesura cha Utiririshaji cha Avalon.
Kiteja cha Sanduku la Barua kilicho na Kiolesura cha Utiririshaji cha Avalon Intel FPGA IP hutoa njia ya mawasiliano kati ya mantiki yako maalum na kidhibiti salama cha kifaa (SDM) katika Intel Agilex. Unaweza kutumia IP hii kutuma pakiti za amri na kupokea pakiti za majibu kutoka kwa moduli za pembeni za SDM, ikiwa ni pamoja na QSPI. SDM huandika picha mpya kwenye kifaa cha flash cha QSPI na kisha kusanidi upya kifaa cha Intel Agilex kutoka kwa picha mpya au iliyosasishwa. Kiteja cha Sanduku la Barua kilicho na Kiolesura cha Utiririshaji cha Avalon Intel FPGA IP hutumia kiolesura cha utiririshaji cha Avalon. Ni lazima utumie kidhibiti mwenyeji kilicho na kiolesura cha utiririshaji cha Avalon ili kudhibiti IP. Kiteja cha Sanduku la Barua kilicho na Kiolesura cha Utiririshaji cha Avalon Intel FPGA IP kina utiririshaji wa data kwa kasi zaidi kuliko IP ya Mteja wa Kisanduku cha Barua cha Intel FPGA. Hata hivyo, IP hii haitumii vifaa vya Intel Stratix 10, kumaanisha kuwa huwezi kuhamisha muundo wako moja kwa moja kutoka kwa Intel Stratix 10 hadi vifaa vya Intel Agilex.
Habari Zinazohusiana
- Mwongozo wa Mtumiaji wa IP ya Mteja wa Intel FPGA IP
- Mwongozo wa Mtumiaji wa Kisanduku cha Barua cha Kiwango cha Intel Intel FPGA IP
- Mteja wa Kisanduku cha Barua kilicho na Mwongozo wa Mtumiaji wa IP wa Avalon Intel FPGA
Ulinganisho kati ya Kisanduku cha Barua cha Serial Flash, Mteja wa Sanduku la Barua na Mteja wa Sanduku la Barua na Kiolesura cha Utiririshaji cha Avalon Intel FPGA IPs
Jedwali lifuatalo linatoa muhtasari wa ulinganisho kati ya kila IPs.
| Mteja wa Sanduku la Barua aliye na Kiolesura cha Utiririshaji cha Avalon Intel FPGA IP | Mteja wa Sanduku la Barua la Kiwango cha Serial Intel FPGA IP | Mteja wa Sanduku la barua Intel FPGA IP | |
| Vifaa Vinavyotumika | Intel Agilex | Intel Stratix 10 pekee | Intel Agilex na Intel Stratix 10 |
| Violesura | Kiolesura cha utiririshaji cha Avalon | Kiolesura cha kumbukumbu cha Avalon | Kiolesura cha kumbukumbu cha Avalon |
| Mapendekezo | Kidhibiti mwenyeji kinachotumia kiolesura cha utiririshaji cha Avalon kutiririsha data. | Kidhibiti mwenyeji kinachotumia kiolesura cha kumbukumbu cha Avalon ili kusoma na kuandika. | • Kidhibiti mwenyeji kinachotumia kiolesura kilichopangwa kwa kumbukumbu cha Avalon ili kusoma na kuandika.
• Inapendekezwa kutumia IP hii kwenye vifaa vya Intel Stratix 10. • Rahisi kuhama kutoka Intel Stratix 10 hadi vifaa vya Intel Agilex. |
| Kasi ya Uhamisho wa Data | Utiririshaji wa data kwa kasi zaidi kuliko Mteja wa Kisanduku cha Barua cha Serial cha Intel FPGA IP na Mteja wa Sanduku la Barua Intel FPGA IP. | Utiririshaji wa data polepole zaidi kuliko Kiteja cha Sanduku la Barua kilicho na Kiolesura cha Utiririshaji cha Avalon Intel FPGA IP. | Utiririshaji wa data polepole zaidi kuliko Kiteja cha Sanduku la Barua kilicho na Kiolesura cha Utiririshaji cha Avalon Intel FPGA IP. |
Kutumia GPIO kama Kiolesura cha Kupata Vifaa vya Flash
Kielelezo 5. Kufikia Flash ya QSPI
Unaweza kuhamisha muundo katika udhibiti wa vifaa vya msingi wa block hadi vifaa vya msingi vya SDM moja kwa moja ikiwa muundo unatumia Kiolesura cha Kawaida cha Kiolesura cha Intel FPGA IP kilicho na pin ya flash iliyohamishwa hadi GPIO. Katika baadhi ya matukio nadra, kifaa cha QSPI flash kimeunganishwa na GPIO pin katika FPGA. Kifaa cha flash cha QSPI kitatumika tu kama hifadhi ya kumbukumbu ya kusudi la jumla kitakapounganishwa kwenye GPIO. Kifaa cha mweko kinaweza kufikiwa kupitia Kiolesura cha Kawaida cha Kiolesura cha Intel FPGA IP (inayopendekezwa) au Kidhibiti cha Kidhibiti cha Kidhibiti cha II cha Intel FPGA IP kwa kuchagua chaguo la kuhamisha pin ya SPI kwa GPIO.
Katika vifaa vya Intel Stratix 10 na Intel Agilex, unaweza kuunganisha vifaa vya flash kwenye pin ya GPIO kwenye FPGA ili kutumia kama hifadhi ya kumbukumbu ya madhumuni ya jumla pia. Hata hivyo, tafadhali kumbuka kuwa mipangilio ya kigezo kuwezesha kiolesura cha pini cha SPI lazima iwashwe katika Kiolesura cha Kawaida cha Kiolesura cha Intel FPGA unapotumia vifaa vya Intel Stratix 10 na Intel Agilex ili kuzuia hitilafu wakati wa ukusanyaji. Hii ni kwa sababu hakuna kiolesura maalum cha Active Serial kinachopatikana katika vifaa vya Intel Stratix 10 na Intel Agilex. Kwa madhumuni ya usanidi katika vifaa hivi, lazima uunganishe vifaa vinavyomweka kwenye SDM I/O kama ilivyoelezwa katika sehemu ya Vifaa vya SDM (Intel Stratix 10 na Intel Agilex Devices).
Habari Zinazohusiana
Vifaa Vinavyotegemea SDM (Intel Stratix 10 na Intel Agilex Devices)
Vifaa vya QSPI Vinavyotumika Kulingana na Aina ya Kidhibiti
Jedwali lifuatalo linatoa muhtasari wa vifaa vya kumweka vinavyoauniwa kulingana na kiolesura cha Jenerali cha Flash Serial Intel FPGA IP na Kidhibiti cha Kidhibiti cha Kidhibiti cha QUAD SPI II cha Intel FPGA IP.
| Kifaa | IP | Vifaa vya QSPI |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1Intel Agilex (1) | Kiolesura cha Kawaida cha Kiolesura cha Intel FPGA IP | Vifaa vyote vya QSPI |
| Cyclone V, Intel Arria 10, Intel Stratix | Kidhibiti cha II cha QUAD SPI cha Intel | • EPCQ16 (Micron*-inayotangamana) |
| 10(1Intel Agilex (1) | IP ya FPGA | • EPCQ32 (Micron*-inayotangamana) |
| • EPCQ64 (Micron*-inayotangamana) | ||
| • EPCQ128 (Micron*-inayotangamana) | ||
| • EPCQ256 (Micron*-inayotangamana) | ||
| • EPCQ512 (Micron*-inayotangamana) | ||
| • EPCQL512 (Micron*-inayotangamana) | ||
| • EPCQL1024 (Micron*-inayotangamana) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (juzuu ya chinitage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (juzuu ya chinitage) | ||
| • N25Q00AA11G1240 (juzuu ya chinitage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Kwa maelezo zaidi kuhusu vifaa vinavyomulika vinavyotumika na Kisanduku cha Barua cha Serial Flash na Mteja wa Intel FPGA IPs, rejelea sehemu ya Vifaa vya Usanidi Vinavyoungwa mkono na Intel katika ukurasa wa Usanidi wa Kifaa - Kituo cha Usaidizi.
Habari Zinazohusiana
Vifaa vya Usanidi vinavyoungwa mkono na Intel, Usanidi wa Kifaa - Kituo cha Usaidizi
Historia ya Marekebisho ya Hati ya AN 932: Miongozo ya Uhamishaji wa Ufikiaji wa Flash kutoka kwa Vifaa vya Udhibiti wa Kizuizi hadi Vifaa Vinavyotegemea SDM.
| Toleo la Hati | Mabadiliko |
| 2020.12.21 | Kutolewa kwa awali. |
AN 932: Mwongozo wa Uhamishaji wa Flash Access kutoka kwa Vifaa vya Kudhibiti Viliyotokana na Kizuizi hadi Vifaa Vinavyotegemea SDM
Nyaraka / Rasilimali
 |
intel AN 932 Mwongozo wa Uhamishaji wa Flash Access kutoka kwa Vifaa vya Kudhibiti Kulingana na Kizuizi hadi Vifaa Kulingana na SDM [pdf] Mwongozo wa Mtumiaji Mwongozo wa AN 932 wa Uhamishaji wa Ufikiaji wa Flash kutoka kwa Kidhibiti Kulingana na Kizuizi hadi Vifaa Kulingana na SDM, AN 932, Mwongozo wa Uhamishaji wa Flash Access kutoka kwa Kidhibiti Kulingana na Kizuizi kwenda kwa Vifaa Kulingana na SDM, Miongozo ya Uhamiaji wa Flash Access. |
