Wytyczne dotyczące migracji dostępu Intel AN 932 Flash z urządzeń opartych na blokach kontrolnych do urządzeń opartych na SDM
Wytyczne dotyczące migracji dostępu do Flash z urządzeń opartych na blokach kontrolnych do urządzeń opartych na SDM
Wstęp
Wytyczne dotyczące migracji dostępu do pamięci flash dają wyobrażenie o tym, jak można wdrożyć projekt z dostępem przez pamięć flash i operacją zdalnej aktualizacji systemu (RSU) na urządzeniach z serii V, Intel® Arria® 10, Intel Stratix® 10 i Intel Agilex™. Te wytyczne mogą również pomóc w migracji z projektu opartego na blokach sterujących do projektu opartego na bezpiecznym menedżerze urządzeń (SDM) z dostępem do pamięci flash i obsługą RSU. Nowsze urządzenia, takie jak Intel Stratix 10 i Intel Agilex, korzystają z architektury opartej na SDM z innym dostępem do pamięci flash i zdalną aktualizacją systemu w porównaniu do urządzeń z serii V i Intel Arria 10.
Migracja z urządzeń opartych na blokach kontrolnych do urządzeń opartych na SDM w dostępie Flash i obsłudze RSU
Urządzenia oparte na blokach sterowania (urządzenia Intel Arria 10 i seria V)
Poniższy rysunek przedstawia adresy IP używane podczas operacji dostępu do pamięci flash i zdalnej aktualizacji systemu na urządzeniach z serii V i Intel Arria 10, a także interfejsy poszczególnych adresów IP.
Rysunek 1. Schemat blokowy urządzeń opartych na blokach sterujących (urządzenia Intel Arria 10 i seria V)
Korporacja intelektualna. Wszelkie prawa zastrzeżone. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej podmiotów zależnych. Firma Intel gwarantuje wydajność swoich produktów FPGA i półprzewodników zgodnie z aktualnymi specyfikacjami zgodnie ze standardową gwarancją firmy Intel, ale zastrzega sobie prawo do wprowadzania zmian w dowolnych produktach i usługach w dowolnym czasie bez powiadomienia. Firma Intel nie ponosi żadnej odpowiedzialności wynikającej z zastosowania lub wykorzystania jakichkolwiek informacji, produktów lub usług opisanych w niniejszym dokumencie, z wyjątkiem przypadków wyraźnie uzgodnionych na piśmie przez firmę Intel. Klienci firmy Intel powinni uzyskać najnowszą wersję specyfikacji urządzeń przed poleganiem na jakichkolwiek opublikowanych informacjach oraz przed złożeniem zamówienia na produkty lub usługi. *Inne nazwy i marki mogą być przedmiotem praw osób trzecich.
Do uzyskania dostępu do pamięci flash można użyć Generic Serial Flash Interface Intel FPGA IP i QUAD Serial Peripheral Interface (SPI) Controller II, podobnie jak funkcja Remote Update Intel FPGA IP jest używana do wykonywania operacji RSU. Firma Intel zaleca korzystanie z ogólnego interfejsu szeregowego Flash Interface Intel FPGA IP, ponieważ ten adres IP jest nowszy i może być używany z dowolnymi urządzeniami flash z poczwórnym szeregowym interfejsem peryferyjnym (QSPI). Urządzenia flash można podłączyć do dedykowanych pinów Active Serial (AS) lub pinów I/O ogólnego przeznaczenia (GPIO). Jeśli chcesz używać urządzeń flash QSPI do konfiguracji FPGA i przechowywania danych użytkownika, urządzenie QSPI musi być podłączone do dedykowanego pinu aktywnego interfejsu pamięci szeregowej (ASMI). W aktywnej konfiguracji szeregowej ustawienie pinów MSEL to sampdioda LED, gdy układ FPGA jest włączony. Blok sterujący odbiera dane flash QSPI z urządzeń konfiguracyjnych i konfiguruje FPGA.
Urządzenia oparte na SDM (urządzenia Intel Stratix 10 i Intel Agilex)
Istnieją trzy sposoby uzyskania dostępu do pamięci flash QSPI w urządzeniach opartych na SDM podczas migracji z urządzeń opartych na blokach kontrolnych w trybie dostępu do pamięci flash i zdalnej aktualizacji systemu. Firma Intel zaleca używanie klienta Mailbox Intel FPGA IP zarówno do dostępu do pamięci flash, jak i do zdalnej aktualizacji systemu, jak pokazano na poniższym rysunku. Gdy pamięć konfiguracyjna jest podłączona do styków I/O SDM, firma Intel zaleca również użycie klienta Mailbox Intel FPGA IP.
Rysunek 2. Dostęp do pamięci flash QSPI i aktualizacja pamięci flash przy użyciu klienta skrzynki pocztowej Intel FPGA IP (zalecane)
Za pomocą klienta skrzynki pocztowej Intel FPGA IP można uzyskać dostęp do pamięci flash QSPI podłączonej do wejścia/wyjścia SDM i przeprowadzić zdalną aktualizację systemu na urządzeniach Intel Stratix 10 i Intel Agilex. Polecenia i/lub obrazy konfiguracyjne są wysyłane do kontrolera hosta. Kontroler hosta następnie tłumaczy polecenie na format mapowany w pamięci Avalon® i wysyła je do klienta Mailbox Intel FPGA IP. Klient skrzynki pocztowej Intel FPGA IP steruje poleceniami/danymi i odbiera odpowiedzi z SDM. SDM zapisuje obrazy konfiguracyjne na urządzeniu flash QSPI. Klient skrzynki pocztowej Intel FPGA IP jest także komponentem podrzędnym mapowanym na pamięć firmy Avalon. Kontrolerem hosta może być master Avalon, taki jak JTAG master, procesor Nios® II, PCIe, niestandardowa logika lub Ethernet IP. Możesz użyć klienta Mailbox Intel FPGA IP, aby wydać SDM polecenie wykonania rekonfiguracji z nowym/zaktualizowanym obrazem w urządzeniach flash QSPI. Firma Intel zaleca używanie w nowych projektach klienta Mailbox Client Intel FPGA IP, ponieważ ten adres IP może uzyskać dostęp do pamięci flash QSPI i wykonywać operacje RSU. Ten adres IP jest również obsługiwany zarówno w urządzeniach Intel Stratix 10, jak i Intel Agilex, co ułatwia migrację projektu z urządzeń Intel Stratix 10 do urządzeń Intel Agilex.
Rysunek 3. Dostęp do pamięci QSPI Flash i aktualizacja pamięci Flash za pomocą klienta skrzynki pocztowej Serial Flash Klient Intel FPGA IP i klient skrzynki pocztowej Intel FPGA IP
Aby uzyskać dostęp do pamięci flash QSPI podłączonej do wejścia/wyjścia SDM w urządzeniach Intel Stratix 10, można używać wyłącznie klienta skrzynki pocztowej Serial Flash Intel FPGA IP. Polecenia i/lub obrazy konfiguracyjne są wysyłane do kontrolera hosta. Kontroler hosta następnie tłumaczy polecenie na format mapowany w pamięci Avalon i wysyła je do klienta skrzynki pocztowej Serial Flash Mailbox Intel FPGA IP. Następnie klient skrzynki pocztowej Serial Flash Intel FPGA IP wysyła polecenia/dane i odbiera odpowiedzi z SDM. SDM zapisuje obrazy konfiguracyjne na urządzeniu flash QSPI. Klient skrzynki pocztowej Serial Flash Intel FPGA IP to komponent podrzędny Avalon mapowany na pamięć. Dlatego kontrolerem hosta może być master Avalon, taki jak JTAG master, procesor Nios II, PCI Express (PCIe), niestandardową logikę lub Ethernet IP. Do wykonania operacji zdalnej aktualizacji systemu wymagany jest klient skrzynki pocztowej Intel FPGA IP. Dlatego też klient skrzynki pocztowej Serial Flash Intel FPGA IP nie jest zalecany w nowszych projektach, ponieważ obsługuje tylko urządzenia Intel Stratix 10 i można go używać tylko do uzyskiwania dostępu do urządzeń flash QSPI.
Rysunek 4. Dostęp do pamięci Flash QSPI i aktualizacja pamięci Flash za pomocą klienta skrzynki pocztowej Intel FPGA IP z interfejsem strumieniowym Avalon
Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Intel FPGA IP zapewnia kanał komunikacyjny pomiędzy niestandardową logiką a bezpiecznym menedżerem urządzeń (SDM) w Intel Agilex. Możesz używać tego adresu IP do wysyłania pakietów poleceń i odbierania pakietów odpowiedzi z modułów peryferyjnych SDM, w tym QSPI. SDM zapisuje nowe obrazy na urządzeniu flash QSPI, a następnie ponownie konfiguruje urządzenie Intel Agilex na podstawie nowego lub zaktualizowanego obrazu. Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Intel FPGA IP korzysta z interfejsu strumieniowego Avalon. Aby kontrolować adres IP, musisz użyć kontrolera hosta z interfejsem przesyłania strumieniowego Avalon. Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Intel FPGA IP zapewnia szybsze przesyłanie danych niż klient skrzynki pocztowej Intel FPGA IP. Jednak ten adres IP nie obsługuje urządzeń Intel Stratix 10, co oznacza, że nie można przeprowadzić migracji projektu bezpośrednio z urządzeń Intel Stratix 10 do urządzeń Intel Agilex.
Informacje powiązane
- Podręcznik użytkownika skrzynki pocztowej Intel FPGA IP
- Podręcznik użytkownika skrzynki pocztowej Serial Flash Client Intel FPGA IP
- Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Podręcznik użytkownika Intel FPGA IP
Porównanie skrzynki pocztowej Serial Flash, klienta skrzynki pocztowej i klienta skrzynki pocztowej z interfejsem strumieniowym Avalon Intel FPGA IP
Poniższa tabela podsumowuje porównanie poszczególnych adresów IP.
| Klient skrzynki pocztowej z interfejsem strumieniowym Avalon Intel FPGA IP | Klient skrzynki pocztowej Serial Flash Intel FPGA IP | Klient skrzynki pocztowej Intel FPGA IP | |
| Obsługiwane urządzenia | Intela Agilexa | Tylko Intel Stratix 10 | Intel Agilex i Intel Stratix 10 |
| Interfejsy | Interfejs strumieniowy Avalon | Interfejs mapowany w pamięci Avalon | Interfejs mapowany w pamięci Avalon |
| Zalecenia | Kontroler hosta korzystający z interfejsu strumieniowego Avalon do strumieniowego przesyłania danych. | Kontroler hosta wykorzystujący interfejs mapowany w pamięci Avalon do wykonywania odczytu i zapisu. | • Kontroler hosta wykorzystujący interfejs mapowany w pamięci Avalon do wykonywania operacji odczytu i zapisu.
• Zalecane jest używanie tego adresu IP w urządzeniach Intel Stratix 10. • Łatwa migracja z Intel Stratix 10 do urządzeń Intel Agilex. |
| Prędkość przesyłu danych | Szybsze przesyłanie danych w porównaniu z klientem Serial Flash Mailbox Client Intel FPGA IP i Mailbox Client Intel FPGA IP. | Wolniejsze przesyłanie danych w porównaniu z klientem Mailbox z interfejsem Avalon Streaming Interface Intel FPGA IP. | Wolniejsze przesyłanie danych w porównaniu z klientem Mailbox z interfejsem Avalon Streaming Interface Intel FPGA IP. |
Używanie GPIO jako interfejsu dostępu do urządzeń Flash
Rysunek 5. Dostęp do pamięci Flash QSPI
Możesz przenieść projekt w urządzeniach opartych na blokach sterujących bezpośrednio do urządzeń opartych na SDM, jeśli projekt wykorzystuje ogólny interfejs szeregowy Flash Intel FPGA IP z wyeksportowanym pinem flash do GPIO. W niektórych rzadkich przypadkach urządzenie flash QSPI jest podłączone do pinów GPIO w FPGA. Urządzenie flash QSPI będzie używane jako pamięć ogólnego przeznaczenia tylko wtedy, gdy zostanie podłączone do GPIO. Dostęp do urządzenia flash można uzyskać poprzez Generic Serial Flash Interface Intel FPGA IP (zalecane) lub Generic QUAD SPI Controller II Intel FPGA IP, wybierając opcję eksportu pinów SPI do GPIO.
W urządzeniach Intel Stratix 10 i Intel Agilex można podłączyć urządzenia flash do pinów GPIO w układzie FPGA, aby wykorzystać je również jako pamięć ogólnego przeznaczenia. Należy jednak pamiętać, że ustawienie parametrów Włącz interfejs pin SPI musi być włączone w Generic Serial Flash Interface Intel FPGA IP, gdy używasz urządzeń Intel Stratix 10 i Intel Agilex, aby zapobiec błędom podczas kompilacji. Dzieje się tak, ponieważ w urządzeniach Intel Stratix 10 i Intel Agilex nie jest dostępny dedykowany aktywny interfejs szeregowy. W celu konfiguracji tych urządzeń należy podłączyć urządzenia flash do wejść/wyjść SDM zgodnie z opisem w sekcji Urządzenia oparte na SDM (urządzenia Intel Stratix 10 i Intel Agilex).
Informacje powiązane
Urządzenia oparte na SDM (urządzenia Intel Stratix 10 i Intel Agilex)
Obsługiwane urządzenia QSPI w zależności od typu kontrolera
W poniższej tabeli podsumowano obsługiwane urządzenia flash oparte na interfejsie Generic Serial Flash Intel FPGA IP i Generic QUAD SPI Controller II Intel FPGA IP.
| Urządzenie | IP | Urządzenia QSPI |
| Cyclone® V, Intel Arria 10, Intel Stratix 10 (1), Intel Agilex (1) | Ogólny interfejs szeregowy Flash Intel FPGA IP | Wszystkie urządzenia QSPI |
| Cyclone V, Intel Arria 10, Intel Stratix | Ogólny kontroler QUAD SPI II Intel | • EPCQ16 (kompatybilny z mikronami*) |
| 10(1), Intel Agilex (1) | IP FPGA | • EPCQ32 (kompatybilny z mikronami*) |
| • EPCQ64 (kompatybilny z mikronami*) | ||
| • EPCQ128 (kompatybilny z mikronami*) | ||
| • EPCQ256 (kompatybilny z mikronami*) | ||
| • EPCQ512 (kompatybilny z mikronami*) | ||
| • EPCQL512 (kompatybilny z mikronami*) | ||
| • EPCQL1024 (kompatybilny z mikronami*) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (mała objętość)tage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (mała objętość)tage) | ||
| • N25Q00AA11G1240 (mała objętość)tage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Aby uzyskać więcej informacji na temat urządzeń flash obsługiwanych przez adresy IP skrzynek pocztowych Serial Flash i klientów skrzynek pocztowych Intel FPGA, zobacz sekcję Obsługiwane urządzenia konfiguracyjne firmy Intel na stronie Konfiguracja urządzenia – Centrum wsparcia.
Informacje powiązane
Obsługiwane urządzenia konfiguracyjne Intel, Konfiguracja urządzenia – Centrum pomocy
Historia wersji dokumentu dla AN 932: Wytyczne dotyczące migracji dostępu Flash z urządzeń opartych na blokach kontrolnych do urządzeń opartych na SDM
| Wersja dokumentu | Zmiany |
| 2020.12.21 | Pierwsze wydanie. |
AN 932: Wytyczne dotyczące migracji dostępu do Flash z urządzeń opartych na blokach kontrolnych do urządzeń opartych na SDM
Dokumenty / Zasoby
 |
Wytyczne dotyczące migracji dostępu Intel AN 932 Flash z urządzeń opartych na blokach kontrolnych do urządzeń opartych na SDM [plik PDF] Instrukcja użytkownika AN 932 Wytyczne dotyczące migracji dostępu Flash z urządzeń opartych na blokach kontrolnych do urządzeń opartych na SDM, AN 932, Wytyczne dotyczące migracji dostępu Flash z urządzeń opartych na blokach kontrolnych do urządzeń opartych na SDM, Wytyczne dotyczące migracji dostępu Flash |
