انٹیل اے این 932 فلیش ایکسیس مائیگریشن گائیڈ لائنز کنٹرول بلاک بیسڈ ڈیوائسز سے ایس ڈی ایم پر مبنی ڈیوائسز تک

کنٹرول بلاک بیسڈ ڈیوائسز سے ایس ڈی ایم پر مبنی ڈیوائسز تک فلیش رسائی کی منتقلی کے رہنما خطوط

تعارف

فلیش تک رسائی کی منتقلی کے رہنما خطوط ایک خیال فراہم کرتے ہیں کہ آپ V-series آلات، Intel® Arria® 10، Intel Stratix® 10، اور Intel Agilex™ آلات پر فلیش تک رسائی اور ریموٹ سسٹم اپ ڈیٹ (RSU) آپریشن کے ساتھ ڈیزائن کو کیسے نافذ کرسکتے ہیں۔ یہ رہنما خطوط آپ کو کنٹرول بلاک پر مبنی ڈیزائن سے سیکیور ڈیوائس مینیجر (SDM) پر مبنی ڈیزائن میں فلیش رسائی اور RSU آپریشن کے ساتھ منتقل کرنے میں بھی مدد کر سکتے ہیں۔ نئے آلات جیسے کہ Intel Stratix 10 اور Intel Agilex V-series اور Intel Arria 10 آلات کے مقابلے میں SDM پر مبنی فن تعمیر کو مختلف فلیش تک رسائی اور ریموٹ سسٹم اپ ڈیٹ کے ساتھ استعمال کرتے ہیں۔

فلیش رسائی اور RSU آپریشن میں کنٹرول بلاک سے SDM پر مبنی آلات کی طرف منتقلی

کنٹرول بلاک پر مبنی آلات (Intel Arria 10 اور V-Series آلات)
مندرجہ ذیل اعداد و شمار V-series اور Intel Arria 10 ڈیوائسز پر فلیش تک رسائی اور ریموٹ سسٹم اپ ڈیٹ آپریشن میں استعمال ہونے والے IPs کے ساتھ ساتھ ہر IPs کے انٹرفیس کو دکھاتا ہے۔

شکل 1. کنٹرول بلاک پر مبنی آلات کا بلاک ڈایاگرام (انٹیل ارریا 10 اور وی سیریز کے آلات)

انٹیل کارپوریشن۔ جملہ حقوق محفوظ ہیں. Intel، Intel لوگو، اور Intel کے دیگر نشانات Intel Corporation یا اس کے ذیلی اداروں کے ٹریڈ مارک ہیں۔ Intel اپنی FPGA اور سیمی کنڈکٹر مصنوعات کی کارکردگی کو Intel کی معیاری وارنٹی کے مطابق موجودہ تصریحات کی ضمانت دیتا ہے، لیکن بغیر اطلاع کے کسی بھی وقت کسی بھی مصنوعات اور خدمات میں تبدیلیاں کرنے کا حق محفوظ رکھتا ہے۔ Intel یہاں بیان کردہ کسی بھی معلومات، پروڈکٹ، یا سروس کے اطلاق یا استعمال سے پیدا ہونے والی کوئی ذمہ داری یا ذمہ داری قبول نہیں کرتا ہے سوائے اس کے کہ Intel کی طرف سے تحریری طور پر واضح طور پر اتفاق کیا گیا ہو۔ انٹیل کے صارفین کو مشورہ دیا جاتا ہے کہ وہ کسی بھی شائع شدہ معلومات پر بھروسہ کرنے سے پہلے اور مصنوعات یا خدمات کے آرڈر دینے سے پہلے ڈیوائس کی تفصیلات کا تازہ ترین ورژن حاصل کریں۔ *دیگر ناموں اور برانڈز پر دوسروں کی ملکیت کے طور پر دعویٰ کیا جا سکتا ہے۔

آپ جنرک سیریل فلیش انٹرفیس انٹیل ایف پی جی اے آئی پی اور کواڈ سیریل پیریفرل انٹرفیس (ایس پی آئی) کنٹرولر II کو فلیش تک رسائی کو انجام دینے کے لیے استعمال کرسکتے ہیں، اسی طرح ریموٹ اپ ڈیٹ انٹیل ایف پی جی اے آئی پی کو RSU آپریشن انجام دینے کے لیے استعمال کیا جاتا ہے۔ Intel تجویز کرتا ہے کہ آپ جنرک سیریل فلیش انٹرفیس Intel FPGA IP استعمال کریں کیونکہ یہ IP نیا ہے اور اسے کسی بھی کواڈ سیریل پیریفرل انٹرفیس (QSPI) فلیش ڈیوائسز کے ساتھ استعمال کیا جا سکتا ہے۔ فلیش ڈیوائسز کو یا تو ایک وقف شدہ ایکٹو سیریل (AS) پنوں یا عام مقصد کے I/O (GPIO) پنوں سے منسلک کیا جا سکتا ہے۔ اگر آپ FPGA کنفیگریشن اور صارف کے ڈیٹا کو ذخیرہ کرنے کے لیے QSPI فلیش ڈیوائسز استعمال کرنا چاہتے ہیں، تو QSPI ڈیوائس کو وقف شدہ ایکٹو سیریل میموری انٹرفیس (ASMI) پن سے منسلک ہونا چاہیے۔ ایک فعال سیریل کنفیگریشن میں، MSEL پن سیٹنگ s ہے۔ampFPGA پاور اپ ہونے پر لیڈ کیا جاتا ہے۔ کنٹرول بلاک کنفیگریشن ڈیوائسز سے QSPI فلیش ڈیٹا حاصل کرتا ہے اور FPGA کو کنفیگر کرتا ہے۔

ایس ڈی ایم پر مبنی ڈیوائسز (انٹیل اسٹریٹکس 10 اور انٹیل ایجیلیکس ڈیوائسز)
جب آپ فلیش تک رسائی اور ریموٹ سسٹم اپ ڈیٹ میں کنٹرول بلاک پر مبنی آلات سے منتقل ہوتے ہیں تو SDM پر مبنی آلات میں QSPI فلیش تک رسائی کے تین طریقے ہیں۔ Intel تجویز کرتا ہے کہ آپ میل باکس کلائنٹ Intel FPGA IP دونوں فلیش تک رسائی اور ریموٹ سسٹم اپ ڈیٹ کے لیے استعمال کریں، جیسا کہ درج ذیل تصویر میں دکھایا گیا ہے۔ جب کنفیگریشن فلیش SDM I/O پنوں سے منسلک ہوتا ہے، تو Intel یہ بھی تجویز کرتا ہے کہ آپ میل باکس کلائنٹ Intel FPGA IP استعمال کریں۔

شکل 2. میل باکس کلائنٹ انٹیل FPGA IP کا استعمال کرتے ہوئے QSPI فلیش تک رسائی اور فلیش کو اپ ڈیٹ کرنا (تجویز کردہ)

آپ QSPI فلیش تک رسائی حاصل کرنے کے لیے میل باکس کلائنٹ Intel FPGA IP استعمال کر سکتے ہیں جو SDM I/O سے منسلک ہے اور Intel Stratix 10 اور Intel Agilex آلات میں ریموٹ سسٹم اپ ڈیٹ انجام دے سکتے ہیں۔ کمانڈز اور/یا کنفیگریشن امیجز میزبان کنٹرولر کو بھیجے جاتے ہیں۔ ہوسٹ کنٹرولر پھر کمانڈ کو Avalon® میموری میپڈ فارمیٹ میں ترجمہ کرتا ہے اور اسے میل باکس کلائنٹ Intel FPGA IP کو بھیجتا ہے۔ میل باکس کلائنٹ Intel FPGA IP کمانڈز/ڈیٹا چلاتا ہے اور SDM سے جوابات وصول کرتا ہے۔ SDM کنفیگریشن امیجز کو QSPI فلیش ڈیوائس پر لکھتا ہے۔ میل باکس کلائنٹ انٹیل FPGA IP بھی ایک Avalon میموری میپ شدہ غلام جزو ہے۔ میزبان کنٹرولر Avalon ماسٹر ہو سکتا ہے، جیسے JTAG ماسٹر، ایک Nios® II پروسیسر، PCIe، ایک حسب ضرورت منطق، یا ایتھرنیٹ IP۔ آپ میل باکس کلائنٹ Intel FPGA IP کا استعمال کر سکتے ہیں تاکہ SDM کو QSPI فلیش ڈیوائسز میں نئی/اپڈیٹ شدہ تصویر کے ساتھ دوبارہ ترتیب دینے کا حکم دے۔ Intel تجویز کرتا ہے کہ آپ میل باکس کلائنٹ Intel FPGA IP کو نئے ڈیزائن میں استعمال کریں کیونکہ یہ IP QSPI فلیش تک رسائی حاصل کر سکتا ہے اور RSU آپریشن کر سکتا ہے۔ یہ IP Intel Stratix 10 اور Intel Agilex دونوں آلات میں بھی تعاون یافتہ ہے، جو Intel Stratix 10 سے Intel Agilex ڈیوائسز میں ڈیزائن کی منتقلی کو آسان بناتا ہے۔

شکل 3. سیریل فلیش میل باکس کلائنٹ انٹیل ایف پی جی اے آئی پی اور میل باکس کلائنٹ انٹیل ایف پی جی اے آئی پی کا استعمال کرتے ہوئے QSPI فلیش تک رسائی حاصل کرنا اور فلیش کو اپ ڈیٹ کرنا

آپ Intel Stratix 10 آلات میں SDM I/O سے منسلک QSPI فلیش تک رسائی کے لیے صرف سیریل فلیش میل باکس کلائنٹ Intel FPGA IP استعمال کر سکتے ہیں۔ کمانڈز اور/یا کنفیگریشن امیجز میزبان کنٹرولر کو بھیجے جاتے ہیں۔ ہوسٹ کنٹرولر پھر کمانڈ کو Avalon میموری میپڈ فارمیٹ میں ترجمہ کرتا ہے اور اسے سیریل فلیش میل باکس کلائنٹ Intel FPGA IP کو بھیجتا ہے۔ سیریل فلیش میل باکس کلائنٹ Intel FPGA IP پھر کمانڈز/ڈیٹا بھیجتا ہے اور SDM سے جوابات وصول کرتا ہے۔ SDM کنفیگریشن امیجز کو QSPI فلیش ڈیوائس پر لکھتا ہے۔ سیریل فلیش میل باکس کلائنٹ انٹیل FPGA IP ایک Avalon میموری میپ شدہ غلام جزو ہے۔ لہذا، میزبان کنٹرولر Avalon ماسٹر ہوسکتا ہے، جیسے JTAG ماسٹر، Nios II پروسیسر، PCI Express (PCIe)، ایک حسب ضرورت منطق، یا ایتھرنیٹ IP۔ میل باکس کلائنٹ Intel FPGA IP ریموٹ سسٹم اپ ڈیٹ آپریشن انجام دینے کے لیے درکار ہے۔ لہذا، سیریل فلیش میل باکس کلائنٹ Intel FPGA IP کو نئے ڈیزائنوں میں تجویز نہیں کیا جاتا ہے کیونکہ یہ صرف Intel Stratix 10 ڈیوائسز کو سپورٹ کرتا ہے اور صرف QSPI فلیش ڈیوائسز تک رسائی کے لیے استعمال کیا جا سکتا ہے۔

شکل 4. ایولون اسٹریمنگ انٹرفیس کے ساتھ میل باکس کلائنٹ انٹیل ایف پی جی اے آئی پی کا استعمال کرتے ہوئے QSPI فلیش تک رسائی اور فلیش کو اپ ڈیٹ کرنا

Avalon سٹریمنگ انٹرفیس Intel FPGA IP والا میل باکس کلائنٹ Intel Agilex میں آپ کی حسب ضرورت منطق اور محفوظ ڈیوائس مینیجر (SDM) کے درمیان ایک مواصلاتی چینل فراہم کرتا ہے۔ آپ اس IP کو کمانڈ پیکٹ بھیجنے اور SDM پیریفرل ماڈیولز بشمول QSPI سے رسپانس پیکٹ وصول کرنے کے لیے استعمال کر سکتے ہیں۔ SDM نئی تصاویر کو QSPI فلیش ڈیوائس پر لکھتا ہے اور پھر نئی یا اپ ڈیٹ شدہ تصویر سے Intel Agilex ڈیوائس کو دوبارہ ترتیب دیتا ہے۔ Avalon سٹریمنگ انٹرفیس Intel FPGA IP والا میل باکس کلائنٹ Avalon سٹریمنگ انٹرفیس استعمال کرتا ہے۔ IP کو کنٹرول کرنے کے لیے آپ کو Avalon سٹریمنگ انٹرفیس کے ساتھ میزبان کنٹرولر کا استعمال کرنا چاہیے۔ Avalon سٹریمنگ انٹرفیس Intel FPGA IP کے ساتھ میل باکس کلائنٹ میں میل باکس کلائنٹ Intel FPGA IP سے زیادہ تیز ڈیٹا سٹریمنگ ہے۔ تاہم، یہ IP Intel Stratix 10 ڈیوائسز کو سپورٹ نہیں کرتا ہے، جس کا مطلب ہے کہ آپ اپنے ڈیزائن کو براہ راست Intel Stratix 10 سے Intel Agilex ڈیوائسز پر منتقل نہیں کر سکتے۔

متعلقہ معلومات

• میل باکس کلائنٹ انٹیل FPGA IP صارف گائیڈ
• سیریل فلیش میل باکس کلائنٹ انٹیل ایف پی جی اے آئی پی یوزر گائیڈ
• Avalon سٹریمنگ انٹرفیس Intel FPGA IP صارف گائیڈ کے ساتھ میل باکس کلائنٹ

Avalon سٹریمنگ انٹرفیس Intel FPGA IPs کے ساتھ سیریل فلیش میل باکس، میل باکس کلائنٹ اور میل باکس کلائنٹ کے درمیان موازنہ

مندرجہ ذیل جدول ہر ایک آئی پی کے درمیان موازنہ کا خلاصہ کرتا ہے۔

فلیش ڈیوائسز تک رسائی کے لیے GPIO کو بطور انٹرفیس استعمال کرنا

شکل 5. QSPI فلیش تک رسائی

اگر ڈیزائن جنرک سیریل فلیش انٹرفیس Intel FPGA IP کو GPIO کو ایکسپورٹ شدہ فلیش پن کے ساتھ استعمال کر رہا ہے تو آپ کنٹرول بلاک پر مبنی ڈیوائسز میں براہ راست SDM پر مبنی ڈیوائسز میں اوور ڈیزائن کو پورٹ کر سکتے ہیں۔ کچھ غیر معمولی معاملات میں، QSPI فلیش ڈیوائس FPGA میں GPIO پن سے منسلک ہوتا ہے۔ QSPI فلیش ڈیوائس کو صرف عام مقصد کے میموری اسٹوریج کے طور پر استعمال کیا جائے گا جب یہ GPIO سے منسلک ہوگا۔ فلیش ڈیوائس تک جنرک سیریل فلیش انٹرفیس Intel FPGA IP (تجویز کردہ) یا جنرک QUAD SPI کنٹرولر II Intel FPGA IP کے ذریعے SPI پن کو GPIO میں ایکسپورٹ کرنے کا اختیار منتخب کر کے حاصل کیا جا سکتا ہے۔

Intel Stratix 10 اور Intel Agilex ڈیوائسز میں، آپ فلیش ڈیوائسز کو FPGA میں GPIO پن سے جوڑ سکتے ہیں تاکہ عام مقصد کے میموری اسٹوریج کے طور پر بھی استعمال کیا جا سکے۔ تاہم، براہ کرم نوٹ کریں کہ جب آپ Intel Stratix 10 اور Intel Agilex آلات استعمال کر رہے ہوں تو جنرک سیریل فلیش انٹرفیس Intel FPGA IP میں SPI پن انٹرفیس کو فعال کرنے کے پیرامیٹر سیٹنگ کو فعال کرنا ضروری ہے تاکہ کمپائلیشن کے دوران غلطی سے بچا جا سکے۔ اس کی وجہ یہ ہے کہ Intel Stratix 10 اور Intel Agilex آلات میں کوئی وقف شدہ ایکٹو سیریل انٹرفیس دستیاب نہیں ہے۔ ان آلات میں کنفیگریشن کے مقصد کے لیے، آپ کو فلیش ڈیوائسز کو SDM I/O سے جوڑنا چاہیے جیسا کہ SDM پر مبنی ڈیوائسز (Intel Stratix 10 اور Intel Agilex Devices) سیکشن میں بیان کیا گیا ہے۔

متعلقہ معلومات
ایس ڈی ایم پر مبنی ڈیوائسز (انٹیل اسٹریٹکس 10 اور انٹیل ایجیلیکس ڈیوائسز)

کنٹرولر کی قسم پر مبنی QSPI آلات کی حمایت کی۔

مندرجہ ذیل جدول جنرک سیریل فلیش انٹرفیس Intel FPGA IP اور Generic QUAD SPI کنٹرولر II Intel FPGA IP پر مبنی معاون فلیش ڈیوائسز کا خلاصہ کرتا ہے۔

سیریل فلیش میل باکس اور میل باکس کلائنٹ Intel FPGA IPs کے ذریعے تعاون یافتہ فلیش ڈیوائسز کے بارے میں مزید معلومات کے لیے، Device Configuration – Support Center صفحہ میں Intel Supported Configuration Devices سیکشن دیکھیں۔

متعلقہ معلومات
انٹیل سپورٹڈ کنفیگریشن ڈیوائسز، ڈیوائس کنفیگریشن - سپورٹ سینٹر

AN 932 کے لیے دستاویز پر نظرثانی کی تاریخ: کنٹرول بلاک پر مبنی آلات سے SDM پر مبنی آلات تک فلیش تک رسائی کی منتقلی کے رہنما خطوط

AN 932: کنٹرول بلاک پر مبنی آلات سے SDM پر مبنی آلات تک فلیش رسائی کی منتقلی کے رہنما خطوط

دستاویزات / وسائل

انٹیل اے این 932 فلیش ایکسیس مائیگریشن گائیڈ لائنز کنٹرول بلاک بیسڈ ڈیوائسز سے ایس ڈی ایم پر مبنی ڈیوائسز تک [پی ڈی ایف] یوزر گائیڈ AN 932 فلیش ایکسیس مائیگریشن گائیڈ لائنز کنٹرول بلاک بیسڈ ڈیوائسز سے ایس ڈی ایم بیسڈ ڈیوائسز، اے این 932، کنٹرول بلاک بیسڈ ڈیوائسز سے ایس ڈی ایم بیسڈ ڈیوائسز تک فلیش ایکسیس مائیگریشن گائیڈ لائنز، فلیش ایکسیس مائیگریشن گائیڈلائنز

حوالہ جات

• صارف دستی