intel AN 932 Flash Access Migration Guidelines fra kontrolblokbaserede enheder til SDM-baserede enheder
Flash Access Migration Guidelines fra kontrolblokbaserede enheder til SDM-baserede enheder
Indledning
Retningslinjerne for migrering af flashadgang giver en idé om, hvordan du kan implementere et design med flashadgang og RSU-drift (Remote System Update) på enheder i V-serien, Intel® Arria® 10, Intel Stratix® 10 og Intel Agilex™-enheder. Disse retningslinjer kan også hjælpe dig med at migrere fra kontrolblok-baseret design til Secure Device Manager (SDM)-baseret design med flash-adgang og RSU-drift. Nyere enheder som Intel Stratix 10 og Intel Agilex bruger SDM-baseret arkitektur med forskellig flashadgang og fjernsystemopdatering sammenlignet med V-serien og Intel Arria 10-enhederne.
Migrering fra kontrolblokbaserede til SDM-baserede enheder i Flash-adgang og RSU-drift
Styr blokbaserede enheder (Intel Arria 10 og V-series enheder)
Den følgende figur viser de IP'er, der bruges i flash-adgang og fjernsystemopdatering på V-serien og Intel Arria 10-enheder, samt interfaces for hver IP'er.
Figur 1. Blokdiagram over kontrolblok-baserede enheder (Intel Arria 10 og V-series enheder)
Intel Corporation. Alle rettigheder forbeholdes. Intel, Intel-logoet og andre Intel-mærker er varemærker tilhørende Intel Corporation eller dets datterselskaber. Intel garanterer ydeevnen af sine FPGA- og halvlederprodukter i henhold til de aktuelle specifikationer i overensstemmelse med Intels standardgaranti, men forbeholder sig retten til at foretage ændringer af produkter og tjenester til enhver tid uden varsel. Intel påtager sig intet ansvar eller erstatningsansvar som følge af applikationen eller brugen af oplysninger, produkter eller tjenester beskrevet heri, undtagen som udtrykkeligt skriftligt aftalt af Intel. Intel-kunder rådes til at indhente den seneste version af enhedsspecifikationerne, før de stoler på nogen offentliggjort information, og før de afgiver ordrer på produkter eller tjenester. *Andre navne og mærker kan hævdes at være andres ejendom.
Du kan bruge den generiske serielle flashgrænseflade Intel FPGA IP og QUAD Serial Peripheral Interface (SPI) Controller II til at udføre flashadgangen, ligesom fjernopdateringen Intel FPGA IP bruges til at udføre RSU-handlingen. Intel anbefaler, at du bruger den generiske seriel flashgrænseflade Intel FPGA IP, da denne IP er nyere og kan bruges med alle quad serielle periferiske interface (QSPI) flash-enheder. Flash-enhederne kan tilsluttes enten dedikerede Active Serial (AS) ben eller de generelle I/O (GPIO) ben. Hvis du vil bruge QSPI-flash-enhederne til FPGA-konfiguration og til at gemme brugerdata, skal QSPI-enheden forbindes til den dedikerede ASMI-pin (Active Serial Memory Interface). I en aktiv seriel konfiguration er MSEL pin-indstillingen sampLED, når FPGA'en er tændt. Kontrolblokken modtager QSPI-flashdata fra konfigurationsenhederne og konfigurerer FPGA'en.
SDM-baserede enheder (Intel Stratix 10 og Intel Agilex-enheder)
Der er tre måder at få adgang til QSPI-flash i SDM-baserede enheder, når du migrerer fra kontrolblok-baserede enheder i flash-adgang og fjernsystemopdatering. Intel anbefaler, at du bruger Mailbox Client Intel FPGA IP til både flash-adgang og fjernsystemopdatering, som vist i følgende figur. Når konfigurationsflashen er forbundet til SDM I/O-benene, anbefaler Intel også, at du bruger Mailbox Client Intel FPGA IP.
Figur 2. Adgang til QSPI Flash og opdatering af Flash ved hjælp af Mailbox Client Intel FPGA IP (anbefalet)
Du kan bruge Mailbox Client Intel FPGA IP til at få adgang til QSPI-flashen, som er forbundet til SDM I/O'en, og udføre fjernsystemopdateringen i Intel Stratix 10- og Intel Agilex-enhederne. Kommandoer og/eller konfigurationsbilleder sendes til værtscontrolleren. Værtscontrolleren oversætter derefter kommandoen til Avalon®-hukommelseskortformat og sender den til Mailbox Client Intel FPGA IP. Mailbox Client Intel FPGA IP driver kommandoerne/dataene og modtager svarene fra SDM'en. SDM'en skriver konfigurationsbillederne til QSPI-flashenheden. Mailbox Client Intel FPGA IP er også en Avalon memory-mapped slave komponent. Værtscontrolleren kan være en Avalon-master, såsom JTAG master, en Nios® II-processor, PCIe, en brugerdefineret logik eller Ethernet IP. Du kan bruge Mailbox Client Intel FPGA IP til at kommandere SDM'en til at udføre omkonfiguration med det nye/opdaterede billede i QSPI flash-enheder. Intel anbefaler, at du bruger Mailbox Client Intel FPGA IP i nye designs, fordi denne IP kan få adgang til QSPI flash og udføre RSU-drift. Denne IP understøttes også i både Intel Stratix 10- og Intel Agilex-enheder, hvilket letter design-migrering fra Intel Stratix 10 til Intel Agilex-enheder.
Figur 3. Adgang til QSPI Flash og opdatering af Flash ved hjælp af Serial Flash Mailbox Client Intel FPGA IP og Mailbox Client Intel FPGA IP
Du kan kun bruge Serial Flash Mailbox Client Intel FPGA IP til at få adgang til QSPI-flash forbundet til SDM I/O i Intel Stratix 10-enhederne. Kommandoer og/eller konfigurationsbilleder sendes til værtscontrolleren. Værtscontrolleren oversætter derefter kommandoen til Avalon hukommelseskortformat og sender den til Serial Flash Mailbox Client Intel FPGA IP. Serial Flash Mailbox Client Intel FPGA IP sender derefter kommandoerne/dataene og modtager svar fra SDM'en. SDM'en skriver konfigurationsbillederne til QSPI-flashenheden. Serial Flash Mailbox Client Intel FPGA IP er en Avalon-hukommelseskortet slavekomponent. Derfor kan værtscontrolleren være en Avalon-master, såsom en JTAG master, Nios II-processor, PCI Express (PCIe), en brugerdefineret logik eller Ethernet IP. Mailbox Client Intel FPGA IP er påkrævet for at udføre fjernsystemopdatering. Serial Flash Mailbox Client Intel FPGA IP anbefales derfor ikke i nyere designs, da den kun understøtter Intel Stratix 10-enheder og kun kan bruges til at få adgang til QSPI-flash-enheder.
Figur 4. Adgang til QSPI Flash og opdatering af Flash ved hjælp af Mailbox Client Intel FPGA IP med Avalon Streaming Interface
Mailbox Client med Avalon Streaming Interface Intel FPGA IP giver en kommunikationskanal mellem din brugerdefinerede logik og den sikre enhedshåndtering (SDM) i Intel Agilex. Du kan bruge denne IP til at sende kommandopakker og modtage svarpakker fra SDM perifere moduler, inklusive QSPI. SDM'en skriver de nye billeder til QSPI-flashenheden og omkonfigurerer derefter Intel Agilex-enheden fra det nye eller opdaterede billede. Mailbox Client med Avalon Streaming Interface Intel FPGA IP bruger Avalon streaming interface. Du skal bruge en værtscontroller med Avalon-streaminggrænseflade til at styre IP'en. Mailbox Client med Avalon Streaming Interface Intel FPGA IP har hurtigere datastreaming end Mailbox Client Intel FPGA IP. Denne IP understøtter dog ikke Intel Stratix 10-enheder, hvilket betyder, at du ikke kan migrere dit design direkte fra Intel Stratix 10 til Intel Agilex-enheder.
Relateret information
- Mailbox Client Intel FPGA IP Brugervejledning
- Seriel Flash Mailbox Client Intel FPGA IP Brugervejledning
- Mailbox Client med Avalon Streaming Interface Intel FPGA IP Brugervejledning
Sammenligning mellem Serial Flash Mailbox, Mailbox Client og Mailbox Client med Avalon Streaming Interface Intel FPGA IP'er
Følgende tabel opsummerer sammenligningen mellem hver af IP'erne.
| Mailbox Client med Avalon Streaming Interface Intel FPGA IP | Seriel Flash Mailbox Client Intel FPGA IP | Mailbox Client Intel FPGA IP | |
| Understøttede enheder | Intel Agilex | Kun Intel Stratix 10 | Intel Agilex og Intel Stratix 10 |
| Grænseflader | Avalon streaming interface | Avalon hukommelseskortlagt grænseflade | Avalon hukommelseskortlagt grænseflade |
| Anbefalinger | Værtscontroller som bruger Avalon streaming interface til at streame data. | Værtscontroller som bruger Avalon memory-mapped grænseflade til at udføre læsning og skrivning. | • Værtscontroller, som bruger Avalon memory-mapped grænseflade til at udføre læsning og skrivning.
• Det anbefales at bruge denne IP i Intel Stratix 10-enheder. • Let at migrere fra Intel Stratix 10 til Intel Agilex-enheder. |
| Dataoverførselshastighed | Hurtigere datastreaming end Serial Flash Mailbox Client Intel FPGA IP og Mailbox Client Intel FPGA IP. | Langsommere datastreaming end Mailbox Client med Avalon Streaming Interface Intel FPGA IP. | Langsommere datastreaming end Mailbox Client med Avalon Streaming Interface Intel FPGA IP. |
Brug af GPIO som interface til at få adgang til Flash-enheder
Figur 5. Adgang til QSPI Flash
Du kan overføre design i kontrolblok-baserede enheder til SDM-baserede enheder direkte, hvis designet bruger Generic Serial Flash Interface Intel FPGA IP med eksporteret flash-pin til GPIO. I nogle sjældne tilfælde er QSPI-flashenheden forbundet til GPIO-pin i FPGA. QSPI-flashenheden vil kun blive brugt som en generel hukommelseslagring, når den er tilsluttet GPIO. Flashenheden kan tilgås via den generiske serielle flashgrænseflade Intel FPGA IP (anbefales) eller generisk QUAD SPI Controller II Intel FPGA IP ved at vælge muligheden for at eksportere SPI-pinden til GPIO.
I Intel Stratix 10- og Intel Agilex-enhederne kan du tilslutte flash-enhederne til GPIO-pinden i FPGA'en for også at bruge dem til generel hukommelseslagring. Vær dog opmærksom på, at parameterindstillingen aktiverer SPI-pin-interface skal være aktiveret i den generiske seriel flashgrænseflade Intel FPGA IP, når du bruger Intel Stratix 10- og Intel Agilex-enheder for at forhindre fejl under kompilering. Dette skyldes, at der ikke er noget dedikeret Active Serial-interface tilgængeligt i Intel Stratix 10- og Intel Agilex-enhederne. Til konfigurationsformål i disse enheder skal du tilslutte flash-enhederne til SDM I/O som beskrevet i afsnittet SDM-baserede enheder (Intel Stratix 10 og Intel Agilex-enheder).
Relateret information
SDM-baserede enheder (Intel Stratix 10 og Intel Agilex-enheder)
Understøttede QSPI-enheder baseret på controllertype
Følgende tabel opsummerer de understøttede flash-enheder baseret på den generiske seriel flash-interface Intel FPGA IP og generisk QUAD SPI Controller II Intel FPGA IP.
| Enhed | IP | QSPI-enheder |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1), Intel Agilex(1) | Generisk seriel flash-interface Intel FPGA IP | Alle QSPI-enheder |
| Cyclone V, Intel Arria 10, Intel Stratix | Generisk QUAD SPI Controller II Intel | • EPCQ16 (Micron*-kompatibel) |
| 10(1), Intel Agilex(1) | FPGA IP | • EPCQ32 (Micron*-kompatibel) |
| • EPCQ64 (Micron*-kompatibel) | ||
| • EPCQ128 (Micron*-kompatibel) | ||
| • EPCQ256 (Micron*-kompatibel) | ||
| • EPCQ512 (Micron*-kompatibel) | ||
| • EPCQL512 (Micron*-kompatibel) | ||
| • EPCQL1024 (Micron*-kompatibel) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (lav voltage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (lav voltage) | ||
| • N25Q00AA11G1240 (lav voltage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
For mere information om flash-enheder, der understøttes af Serial Flash Mailbox og Mailbox Client Intel FPGA IP'er, henvises til afsnittet Intel Supported Configuration Devices på siden Device Configuration – Support Center.
Relateret information
Intel Supported Configuration Devices, Device Configuration – Support Center
Dokumentrevisionshistorik for AN 932: Flash Access Migration Guidelines fra kontrolblokbaserede enheder til SDM-baserede enheder
| Dokumentversion | Ændringer |
| 2020.12.21 | Første udgivelse. |
AN 932: Flash Access Migration Guidelines fra kontrolblokbaserede enheder til SDM-baserede enheder
Dokumenter/ressourcer
 |
intel AN 932 Flash Access Migration Guidelines fra kontrolblokbaserede enheder til SDM-baserede enheder [pdfBrugervejledning AN 932 Flash Access-migreringsretningslinjer fra kontrolblokbaserede enheder til SDM-baserede enheder, AN 932, Flash Access-migreringsretningslinjer fra kontrolblokbaserede enheder til SDM-baserede enheder, retningslinjer for Flash Access-migrering |
