intel AN 932 Flash Access Migration Guidelines dai dispositivi basati su blocchi di controllo ai dispositivi basati su SDM
Linee guida per la migrazione di Flash Access da dispositivi basati su Block di controllo a dispositivi basati su SDM
Introduzione
Le linee guida per la migrazione dell'accesso flash forniscono un'idea su come implementare un progetto con accesso flash e operazione RSU (Remote System Update) su dispositivi della serie V, dispositivi Intel® Arria® 10, Intel Stratix® 10 e Intel Agilex™. Queste linee guida possono anche aiutarti a migrare dalla progettazione basata su blocchi di controllo alla progettazione basata su Secure Device Manager (SDM) con accesso flash e funzionamento RSU. I dispositivi più recenti come Intel Stratix 10 e Intel Agilex utilizzano un'architettura basata su SDM con accesso flash diverso e aggiornamento del sistema remoto rispetto ai dispositivi della serie V e Intel Arria 10.
Migrazione da dispositivi basati su blocco di controllo a dispositivi basati su SDM in accesso flash e funzionamento RSU
Controllo dei dispositivi basati su blocchi (dispositivi Intel Arria 10 e serie V)
La figura seguente mostra gli IP utilizzati nell'accesso flash e nelle operazioni di aggiornamento del sistema remoto sui dispositivi serie V e Intel Arria 10, nonché le interfacce di ciascun IP.
Figura 1. Diagramma a blocchi dei dispositivi basati su blocchi di controllo (dispositivi Intel Arria 10 e serie V)
Intel Corporation. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche attuali in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di qualsiasi informazione, prodotto o servizio qui descritto, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi. *Altri nomi e marchi possono essere rivendicati come proprietà di altri.
È possibile utilizzare Generic Serial Flash Interface Intel FPGA IP e QUAD Serial Peripheral Interface (SPI) Controller II per eseguire l'accesso flash, allo stesso modo l'aggiornamento remoto Intel FPGA IP viene utilizzato per eseguire l'operazione RSU. Intel consiglia di utilizzare l'IP Intel FPGA dell'interfaccia flash seriale generica poiché questo IP è più recente e può essere utilizzato con qualsiasi dispositivo flash QSPI (Quad Serial Periferic Interface). I dispositivi flash possono essere collegati a pin AS (Active Serial) dedicati o pin GPIO (General Purpose I/O). Se si desidera utilizzare i dispositivi flash QSPI per la configurazione FPGA e per memorizzare i dati utente, il dispositivo QSPI deve essere collegato al pin ASMI (Active Serial Memory Interface) dedicato. In una configurazione seriale attiva, l'impostazione del pin MSEL è sampled quando l'FPGA è acceso. Il blocco di controllo riceve i dati flash QSPI dai dispositivi di configurazione e configura l'FPGA.
Dispositivi basati su SDM (dispositivi Intel Stratix 10 e Intel Agilex)
Esistono tre modi per accedere al flash QSPI nei dispositivi basati su SDM durante la migrazione dai dispositivi basati su blocco di controllo nell'accesso flash e nell'aggiornamento del sistema remoto. Intel consiglia di utilizzare Mailbox Client Intel FPGA IP sia per l'accesso flash che per l'aggiornamento del sistema remoto, come mostrato nella figura seguente. Quando il flash di configurazione è collegato ai pin I/O SDM, Intel consiglia inoltre di utilizzare Mailbox Client Intel FPGA IP.
Figura 2. Accesso a QSPI Flash e aggiornamento di Flash utilizzando Mailbox Client Intel FPGA IP (consigliato)
È possibile utilizzare Mailbox Client Intel FPGA IP per accedere al flash QSPI connesso all'I/O SDM ed eseguire l'aggiornamento del sistema remoto nei dispositivi Intel Stratix 10 e Intel Agilex. I comandi e/o le immagini di configurazione vengono inviati al controller host. Il controller host traduce quindi il comando nel formato mappato in memoria di Avalon® e lo invia all'IP Intel FPGA del client della cassetta postale. Il Mailbox Client Intel FPGA IP gestisce i comandi/dati e riceve le risposte dall'SDM. L'SDM scrive le immagini di configurazione sul dispositivo flash QSPI. Mailbox Client Intel FPGA IP è anche un componente slave mappato in memoria di Avalon. Il controller host può essere un master Avalon, come JTAG master, un processore Nios® II, PCIe, una logica personalizzata o IP Ethernet. È possibile utilizzare l'IP FPGA Intel Mailbox Client per comandare all'SDM di eseguire la riconfigurazione con l'immagine nuova/aggiornata nei dispositivi flash QSPI. Intel consiglia di utilizzare l'IP FPGA Intel Mailbox Client nei nuovi progetti perché questo IP può accedere a QSPI flash ed eseguire operazioni RSU. Questo IP è supportato anche nei dispositivi Intel Stratix 10 e Intel Agilex, il che facilita la migrazione della progettazione da Intel Stratix 10 ai dispositivi Intel Agilex.
Figura 3. Accesso a QSPI Flash e aggiornamento di Flash utilizzando Serial Flash Mailbox Client Intel FPGA IP e Mailbox Client Intel FPGA IP
È possibile utilizzare l'IP Intel FPGA del client Mailbox Flash seriale solo per accedere al flash QSPI connesso all'I/O SDM nei dispositivi Intel Stratix 10. I comandi e/o le immagini di configurazione vengono inviati al controller host. Il controller host traduce quindi il comando nel formato mappato in memoria di Avalon e lo invia all'IP FPGA di Serial Flash Mailbox Client Intel. Il Serial Flash Mailbox Client Intel FPGA IP invia quindi i comandi/dati e riceve le risposte dall'SDM. L'SDM scrive le immagini di configurazione sul dispositivo flash QSPI. Serial Flash Mailbox Client Intel FPGA IP è un componente slave mappato in memoria di Avalon. Quindi, il controller host può essere un master Avalon, come un JTAG master, processore Nios II, PCI Express (PCIe), logica personalizzata o IP Ethernet. L'IP Intel FPGA client della cassetta postale è necessario per eseguire l'operazione di aggiornamento del sistema remoto. Pertanto, Serial Flash Mailbox Client Intel FPGA IP non è consigliato nei progetti più recenti in quanto supporta solo i dispositivi Intel Stratix 10 e può essere utilizzato solo per accedere ai dispositivi flash QSPI.
Figura 4. Accesso a QSPI Flash e aggiornamento di Flash utilizzando Mailbox Client Intel FPGA IP con Avalon Streaming Interface
Mailbox Client con Avalon Streaming Interface Intel FPGA IP fornisce un canale di comunicazione tra la tua logica personalizzata e il Secure Device Manager (SDM) in Intel Agilex. È possibile utilizzare questo IP per inviare pacchetti di comando e ricevere pacchetti di risposta dai moduli periferici SDM, incluso QSPI. L'SDM scrive le nuove immagini sul dispositivo flash QSPI e quindi riconfigura il dispositivo Intel Agilex dall'immagine nuova o aggiornata. Il client di cassette postali con l'interfaccia di streaming di Avalon IP Intel FPGA utilizza l'interfaccia di streaming di Avalon. È necessario utilizzare un controller host con interfaccia di streaming Avalon per controllare l'IP. Il client della cassetta postale con l'IP Intel FPGA dell'interfaccia di streaming di Avalon offre uno streaming dei dati più veloce rispetto all'IP dell'FPGA Intel del client della cassetta postale. Tuttavia, questo IP non supporta i dispositivi Intel Stratix 10, il che significa che non puoi migrare il tuo progetto direttamente da Intel Stratix 10 ai dispositivi Intel Agilex.
Informazioni correlate
- Mailbox Client Intel FPGA IP Guida per l'utente
- Serial Flash Mailbox Client Intel FPGA IP Guida per l'utente
- Mailbox Client con Avalon Streaming Interface Guida dell'utente Intel FPGA IP
Confronto tra Serial Flash Mailbox, Mailbox Client e Mailbox Client con Avalon Streaming Interface IP Intel FPGA
La tabella seguente riassume il confronto tra ciascuno degli IP.
| Mailbox Client con Avalon Streaming Interface Intel FPGA IP | Client di casella di posta flash seriale Intel FPGA IP | Mailbox client Intel FPGA IP | |
| Dispositivi supportati | IntelAgilex | Solo Intel Stratix 10 | Intel Agilex e Intel Stratix 10 |
| Interfacce | Interfaccia streaming di Avalon | Interfaccia mappata in memoria di Avalon | Interfaccia mappata in memoria di Avalon |
| Raccomandazioni | Controller host che utilizza l'interfaccia di streaming di Avalon per lo streaming dei dati. | Controller host che utilizza l'interfaccia mappata in memoria di Avalon per eseguire operazioni di lettura e scrittura. | • Controller host che utilizza l'interfaccia mappata in memoria di Avalon per eseguire operazioni di lettura e scrittura.
• Si consiglia di utilizzare questo IP nei dispositivi Intel Stratix 10. • Facile migrazione dai dispositivi Intel Stratix 10 ai dispositivi Intel Agilex. |
| Velocità di trasferimento dati | Streaming di dati più rapido rispetto a Serial Flash Mailbox Client Intel FPGA IP e Mailbox Client Intel FPGA IP. | Streaming dati più lento rispetto a Mailbox Client con Avalon Streaming Interface Intel FPGA IP. | Streaming dati più lento rispetto a Mailbox Client con Avalon Streaming Interface Intel FPGA IP. |
Utilizzo di GPIO come interfaccia per l'accesso ai dispositivi Flash
Figura 5. Accesso a QSPI Flash
È possibile eseguire il porting over design in dispositivi basati su blocchi di controllo su dispositivi basati su SDM direttamente se il progetto utilizza IP FPGA Intel con interfaccia flash seriale generica con pin flash esportato su GPIO. In alcuni rari casi, il dispositivo flash QSPI è collegato al pin GPIO in FPGA. Il dispositivo flash QSPI verrà utilizzato solo come archivio di memoria generico quando è connesso a GPIO. È possibile accedere al dispositivo flash tramite Generic Serial Flash Interface Intel FPGA IP (consigliato) o Generic QUAD SPI Controller II Intel FPGA IP selezionando l'opzione per esportare il pin SPI in GPIO.
Nei dispositivi Intel Stratix 10 e Intel Agilex, è possibile collegare i dispositivi flash al pin GPIO nell'FPGA per utilizzarli anche come storage di memoria generico. Tuttavia, tenere presente che l'impostazione del parametro abilita interfaccia pin SPI deve essere abilitata nell'IP Intel FPGA dell'interfaccia flash seriale generica quando si utilizzano dispositivi Intel Stratix 10 e Intel Agilex per evitare errori durante la compilazione. Questo perché nei dispositivi Intel Stratix 10 e Intel Agilex non è disponibile un'interfaccia seriale attiva dedicata. Ai fini della configurazione in questi dispositivi, è necessario collegare i dispositivi flash all'I/O SDM come descritto nella sezione Dispositivi basati su SDM (dispositivi Intel Stratix 10 e Intel Agilex).
Informazioni correlate
Dispositivi basati su SDM (dispositivi Intel Stratix 10 e Intel Agilex)
Dispositivi QSPI supportati in base al tipo di controller
La tabella seguente riassume i dispositivi flash supportati basati sull'interfaccia Generic Serial Flash Intel FPGA IP e Generic QUAD SPI Controller II Intel FPGA IP.
| Dispositivo | IP | Dispositivi QSPI |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1), Intel Agilex(1) | Interfaccia flash seriale generica Intel FPGA IP | Tutti i dispositivi QSPI |
| Ciclone V, Intel Arria 10, Intel Stratix | Controller generico QUAD SPI II Intel | • EPCQ16 (compatibile con Micron*) |
| 10(1), Intel Agilex(1) | IP dell'FPGA | • EPCQ32 (compatibile con Micron*) |
| • EPCQ64 (compatibile con Micron*) | ||
| • EPCQ128 (compatibile con Micron*) | ||
| • EPCQ256 (compatibile con Micron*) | ||
| • EPCQ512 (compatibile con Micron*) | ||
| • EPCQL512 (compatibile con Micron*) | ||
| • EPCQL1024 (compatibile con Micron*) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (basso voltage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (basso voltage) | ||
| • N25Q00AA11G1240 (basso voltage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Per ulteriori informazioni sui dispositivi flash supportati da Serial Flash Mailbox e Mailbox Client Intel FPGA IP, consultare la sezione Intel Supported Configuration Devices nella pagina Device Configuration – Support Center.
Informazioni correlate
Dispositivi di configurazione supportati da Intel, Configurazione del dispositivo – Centro di supporto
Cronologia delle revisioni del documento per AN 932: linee guida per la migrazione dell'accesso flash dai dispositivi basati su blocchi di controllo ai dispositivi basati su SDM
| Versione del documento | Cambiamenti |
| 2020.12.21 | Versione iniziale. |
AN 932: Linee guida per la migrazione dell'accesso flash da dispositivi basati su blocchi di controllo a dispositivi basati su SDM
Documenti / Risorse
 |
intel AN 932 Flash Access Migration Guidelines dai dispositivi basati su blocchi di controllo ai dispositivi basati su SDM [pdf] Guida utente AN 932 Linee guida per la migrazione dell'accesso flash da dispositivi basati su blocco di controllo a dispositivi basati su SDM, AN 932, Linee guida per la migrazione dell'accesso flash da dispositivi basati su blocco di controllo a dispositivi basati su SDM, linee guida per la migrazione dell'accesso flash |
