Directrius de migració d'accés flash intel AN 932 de dispositius basats en blocs de control a dispositius basats en SDM
Directrius de migració d'accés a Flash de dispositius basats en blocs de control a dispositius basats en SDM
Introducció
Les directrius de migració d'accés flash ofereixen una idea de com podeu implementar un disseny amb accés flash i operació d'actualització del sistema remot (RSU) en dispositius de la sèrie V, Intel® Arria® 10, Intel Stratix® 10 i dispositius Intel Agilex™. Aquestes directrius també us poden ajudar a migrar del disseny basat en blocs de control al disseny basat en Secure Device Manager (SDM) amb accés flash i operació RSU. Els dispositius més nous com Intel Stratix 10 i Intel Agilex utilitzen arquitectura basada en SDM amb diferents accessos flash i actualització remota del sistema en comparació amb els dispositius de la sèrie V i Intel Arria 10.
Migració de dispositius basats en blocs de control a dispositius basats en SDM en l'accés Flash i l'operació RSU
Dispositius basats en blocs de control (dispositius Intel Arria 10 i V-Series)
La figura següent mostra les IP utilitzades en l'accés flash i l'operació d'actualització remota del sistema en dispositius de la sèrie V i Intel Arria 10, així com les interfícies de cada IP.
Figura 1. Diagrama de blocs de dispositius basats en blocs de control (dispositius Intel Arria 10 i V-Series)
Intel Corporation. Tots els drets reservats. Intel, el logotip d'Intel i altres marques d'Intel són marques comercials d'Intel Corporation o de les seves filials. Intel garanteix el rendiment dels seus productes FPGA i semiconductors amb les especificacions actuals d'acord amb la garantia estàndard d'Intel, però es reserva el dret de fer canvis a qualsevol producte i servei en qualsevol moment sense previ avís. Intel no assumeix cap responsabilitat derivada de l'aplicació o l'ús de qualsevol informació, producte o servei descrit aquí, tret que Intel ho acordi expressament per escrit. Es recomana als clients d'Intel que obtinguin la darrera versió de les especificacions del dispositiu abans de confiar en qualsevol informació publicada i abans de fer comandes de productes o serveis. * Altres noms i marques es poden reclamar com a propietat d'altres.
Podeu utilitzar la interfície flash sèrie genèrica Intel FPGA IP i el controlador QUAD de la interfície perifèrica sèrie (SPI) II per dur a terme l'accés flaix, de la mateixa manera que s'utilitza l'actualització remota Intel FPGA IP per realitzar l'operació RSU. Intel recomana que utilitzeu la interfície flash sèrie genèrica Intel FPGA IP, ja que aquesta IP és més recent i es pot utilitzar amb qualsevol dispositiu flash d'interfície perifèrica de sèrie quàdruple (QSPI). Els dispositius flaix es poden connectar a pins de sèrie actiu (AS) dedicats o a pins d'E/S de propòsit general (GPIO). Si voleu utilitzar els dispositius flash QSPI per a la configuració de l'FPGA i per emmagatzemar dades d'usuari, el dispositiu QSPI ha d'estar connectat al pin d'interfície de memòria sèrie activa (ASMI) dedicat. En una configuració de sèrie activa, la configuració del pin MSEL és sampled quan l'FPGA està encès. El bloc de control rep dades flash QSPI dels dispositius de configuració i configura l'FPGA.
Dispositius basats en SDM (dispositius Intel Stratix 10 i Intel Agilex)
Hi ha tres maneres d'accedir al flaix QSPI en dispositius basats en SDM quan migreu des de dispositius basats en blocs de control a l'accés flash i a l'actualització remota del sistema. Intel recomana que utilitzeu la IP FPGA d'Intel del client de la bústia de correu tant per a l'accés flash com per a l'actualització remota del sistema, tal com es mostra a la figura següent. Quan el flaix de configuració està connectat als pins d'E/S de l'SDM, Intel també recomana que utilitzeu la IP FPGA de client de bústia de correu Intel.
Figura 2. Accés a QSPI Flash i actualització de Flash mitjançant Mailbox Client Intel FPGA IP (recomanat)
Podeu utilitzar el Mailbox Client Intel FPGA IP per accedir al flash QSPI que està connectat a l'SDM I/O i realitzar l'actualització remota del sistema als dispositius Intel Stratix 10 i Intel Agilex. Les ordres i/o les imatges de configuració s'envien al controlador amfitrió. Aleshores, el controlador amfitrió tradueix l'ordre al format de mapa de memòria Avalon® i l'envia a la IP FPGA d'Intel del client de bústia de correu. El client de bústia Intel FPGA IP gestiona les ordres/dades i rep les respostes de l'SDM. L'SDM escriu les imatges de configuració al dispositiu flash QSPI. El client de bústia de correu Intel FPGA IP també és un component esclau assignat a memòria Avalon. El controlador de l'amfitrió pot ser un mestre Avalon, com ara JTAG mestre, un processador Nios® II, PCIe, una lògica personalitzada o IP Ethernet. Podeu utilitzar el Mailbox Client Intel FPGA IP per ordenar a l'SDM que realitzi una reconfiguració amb la imatge nova/actualitzada als dispositius flash QSPI. Intel recomana que utilitzeu la IP FPGA d'Intel Mailbox Client en dissenys nous perquè aquesta IP pot accedir al flaix QSPI i realitzar operacions RSU. Aquesta IP també és compatible amb dispositius Intel Stratix 10 i Intel Agilex, cosa que facilita la migració del disseny d'Intel Stratix 10 a dispositius Intel Agilex.
Figura 3. Accés a QSPI Flash i actualització de Flash mitjançant el client de la bústia de correu de Flash sèrie Intel FPGA IP i el client de la bústia de correu Intel FPGA IP
Només podeu utilitzar el client de la bústia de correu flash sèrie Intel FPGA IP per accedir al flaix QSPI connectat a l'E/S SDM als dispositius Intel Stratix 10. Les ordres i/o les imatges de configuració s'envien al controlador amfitrió. Aleshores, el controlador amfitrió tradueix l'ordre al format d'assignació de memòria Avalon i l'envia al client de bústia de correu serial Flash Intel FPGA IP. A continuació, el client de bústia de correu flash sèrie Intel FPGA IP envia les ordres/dades i rep respostes de l'SDM. L'SDM escriu les imatges de configuració al dispositiu flash QSPI. El Serial Flash Mailbox Client Intel FPGA IP és un component esclau d'Avalon assignat a memòria. Per tant, el controlador de l'amfitrió pot ser un mestre Avalon, com ara un JTAG mestre, processador Nios II, PCI Express (PCIe), una lògica personalitzada o IP Ethernet. El client de bústia de correu Intel FPGA IP és necessari per dur a terme l'operació d'actualització del sistema remota. Per tant, el client de bústia flash sèrie Intel FPGA IP no es recomana en dissenys més nous, ja que només admet dispositius Intel Stratix 10 i només es pot utilitzar per accedir als dispositius flash QSPI.
Figura 4. Accés a QSPI Flash i actualització de Flash mitjançant Mailbox Client Intel FPGA IP amb Avalon Streaming Interface
El client de bústia de correu amb la interfície de streaming Avalon Intel FPGA IP proporciona un canal de comunicació entre la vostra lògica personalitzada i el gestor de dispositius segur (SDM) d'Intel Agilex. Podeu utilitzar aquesta IP per enviar paquets d'ordres i rebre paquets de resposta dels mòduls perifèrics SDM, inclòs QSPI. L'SDM escriu les imatges noves al dispositiu flash QSPI i després torna a configurar el dispositiu Intel Agilex a partir de la imatge nova o actualitzada. El client de la bústia de correu amb la interfície de streaming Avalon Intel FPGA IP utilitza la interfície de transmissió d'Avalon. Heu d'utilitzar un controlador d'amfitrió amb interfície de transmissió d'Avalon per controlar la IP. El client de bústia de correu amb la interfície de streaming Avalon Intel FPGA IP té una transmissió de dades més ràpida que el client de bústia Intel FPGA IP. Tanmateix, aquesta IP no admet dispositius Intel Stratix 10, la qual cosa significa que no podeu migrar el vostre disseny directament des d'Intel Stratix 10 a dispositius Intel Agilex.
Informació relacionada
- Guia d'usuari d'Intel FPGA IP client de bústia de correu
- Serial Flash Mailbox Client Intel FPGA IP Guia d'usuari
- Client de bústia de correu amb interfície de streaming Avalon Guia d'usuari Intel FPGA IP
Comparació entre Serial Flash Mailbox, Mailbox Client i Mailbox Client amb les IP FPGA Intel de la interfície de streaming Avalon
La taula següent resumeix la comparació entre cadascuna de les IP.
| Client de bústia de correu amb interfície de streaming Avalon Intel FPGA IP | Serial Flash Mailbox Client Intel FPGA IP | Client Bústia de correu Intel FPGA IP | |
| Dispositius compatibles | Intel Agilex | Només Intel Stratix 10 | Intel Agilex i Intel Stratix 10 |
| Interfícies | Interfície de streaming d'Avalon | Interfície de mapa de memòria Avalon | Interfície de mapa de memòria Avalon |
| Recomanacions | Controlador d'amfitrió que utilitza la interfície de transmissió d'Avalon per transmetre dades. | Controlador d'amfitrió que utilitza la interfície d'assignació de memòria Avalon per realitzar lectura i escriptura. | • Controlador d'amfitrió que utilitza la interfície de mapa de memòria Avalon per realitzar lectura i escriptura. • Es recomana utilitzar aquesta IP en dispositius Intel Stratix 10. • Fàcil de migrar d'Intel Stratix 10 a dispositius Intel Agilex. |
| Velocitat de transferència de dades | Transmissió de dades més ràpida que Serial Flash Mailbox Client Intel FPGA IP i Mailbox Client Intel FPGA IP. | Transmissió de dades més lenta que Mailbox Client amb Avalon Streaming Interface Intel FPGA IP. | Transmissió de dades més lenta que Mailbox Client amb Avalon Streaming Interface Intel FPGA IP. |
Ús de GPIO com a interfície per accedir a dispositius Flash
Figura 5. Accés a QSPI Flash
Podeu portar el disseny en dispositius basats en blocs de control a dispositius basats en SDM directament si el disseny utilitza una interfície flash sèrie genèrica Intel FPGA IP amb un pin de flaix exportat a GPIO. En alguns casos rars, el dispositiu flash QSPI està connectat al pin GPIO a FPGA. El dispositiu flash QSPI només s'utilitzarà com a emmagatzematge de memòria de propòsit general quan estigui connectat a GPIO. Es pot accedir al dispositiu flaix mitjançant la interfície flash sèrie genèrica Intel FPGA IP (recomanada) o el controlador genèric QUAD SPI II Intel FPGA IP seleccionant l'opció per exportar el pin SPI a GPIO.
Als dispositius Intel Stratix 10 i Intel Agilex, podeu connectar els dispositius flaix al pin GPIO de l'FPGA per utilitzar-los també com a emmagatzematge de memòria de propòsit general. Tanmateix, tingueu en compte que la configuració de paràmetres per activar la interfície de pin SPI s'ha d'habilitar a la interfície flash sèrie genèrica Intel FPGA IP quan utilitzeu dispositius Intel Stratix 10 i Intel Agilex per evitar errors durant la compilació. Això es deu al fet que no hi ha cap interfície de sèrie activa dedicada disponible als dispositius Intel Stratix 10 i Intel Agilex. Per a la configuració d'aquests dispositius, heu de connectar els dispositius flash a l'E/S SDM tal com es descriu a la secció Dispositius basats en SDM (Dispositius Intel Stratix 10 i Intel Agilex).
Informació relacionada
Dispositius basats en SDM (dispositius Intel Stratix 10 i Intel Agilex)
Dispositius QSPI compatibles basats en el tipus de controlador
La taula següent resumeix els dispositius flash admesos basats en la interfície de flash sèrie genèrica Intel FPGA IP i el controlador genèric QUAD SPI II Intel FPGA IP.
| Dispositiu | IP | Dispositius QSPI |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1), Intel Agilex(1) | Interfície flash sèrie genèrica Intel FPGA IP | Tots els dispositius QSPI |
| Cyclone V, Intel Arria 10, Intel Stratix | Genèric QUAD SPI Controller II Intel | • EPCQ16 (compatible amb Micron*) |
| 10(1), Intel Agilex(1) | IP FPGA | • EPCQ32 (compatible amb Micron*) |
| • EPCQ64 (compatible amb Micron*) | ||
| • EPCQ128 (compatible amb Micron*) | ||
| • EPCQ256 (compatible amb Micron*) | ||
| • EPCQ512 (compatible amb Micron*) | ||
| • EPCQL512 (compatible amb Micron*) | ||
| • EPCQL1024 (compatible amb Micron*) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (baix voltage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (baix voltage) | ||
| • N25Q00AA11G1240 (baix volumtage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Per obtenir més informació sobre els dispositius flaix compatibles amb les IP FPGA d'Intel de la bústia flash sèrie i del client de la bústia de correu, consulteu la secció Dispositius de configuració compatibles amb Intel a la pàgina Configuració del dispositiu - Centre d'assistència.
Informació relacionada
Dispositius de configuració compatibles amb Intel, Configuració del dispositiu - Centre de suport
Historial de revisions de documents per a AN 932: Directrius de migració d'accés Flash de dispositius basats en blocs de control a dispositius basats en SDM
| Versió del document | Canvis |
| 2020.12.21 | Alliberament inicial. |
AN 932: Directrius de migració d'accés flash des de dispositius basats en blocs de control a dispositius basats en SDM
Documents/Recursos
 | Directrius de migració d'accés flash intel AN 932 de dispositius basats en blocs de control a dispositius basats en SDM [pdfGuia de l'usuari Directrius de migració d'accés Flash AN 932 de dispositius basats en blocs de control a dispositius basats en SDM, AN 932, Directrius de migració d'accés Flash de dispositius basats en blocs de control a dispositius basats en SDM, directrius de migració d'accés Flash |
