intel AN 932 Flash Access Migration Guidelines fra kontrollblokkbaserte enheter til SDM-baserte enheter
Flash Access Migration Guidelines fra kontrollblokkbaserte enheter til SDM-baserte enheter
Introduksjon
Retningslinjene for migrering av flashtilgang gir en idé om hvordan du kan implementere et design med flashtilgang og fjernsystemoppdatering (RSU) på enheter i V-serien, Intel® Arria® 10, Intel Stratix® 10 og Intel Agilex™-enheter. Disse retningslinjene kan også hjelpe deg med å migrere fra kontrollblokkbasert design til Secure Device Manager (SDM)-basert design med flash-tilgang og RSU-drift. Nyere enheter som Intel Stratix 10 og Intel Agilex bruker SDM-basert arkitektur med annen flash-tilgang og ekstern systemoppdatering sammenlignet med V-serien og Intel Arria 10-enheter.
Migrering fra kontrollblokkbaserte til SDM-baserte enheter i Flash Access og RSU-drift
Kontroller blokkbaserte enheter (Intel Arria 10- og V-Series-enheter)
Følgende figur viser IP-ene som brukes i flash-tilgang og ekstern systemoppdatering på V-serien og Intel Arria 10-enheter, samt grensesnittene til hver IP-adresse.
Figur 1. Blokkdiagram over kontrollblokkbaserte enheter (Intel Arria 10 og V-seriens enheter)
Intel Corporation. Alle rettigheter forbeholdt. Intel, Intel-logoen og andre Intel-merker er varemerker for Intel Corporation eller dets datterselskaper. Intel garanterer ytelsen til sine FPGA- og halvlederprodukter i henhold til gjeldende spesifikasjoner i henhold til Intels standardgaranti, men forbeholder seg retten til å gjøre endringer i produkter og tjenester når som helst uten varsel. Intel påtar seg intet ansvar eller ansvar som oppstår som følge av applikasjonen eller bruken av informasjon, produkter eller tjenester som er beskrevet her, med mindre det er uttrykkelig skriftlig avtalt med Intel. Intel-kunder anbefales å få tak i den nyeste versjonen av enhetsspesifikasjonene før de stoler på publisert informasjon og før de bestiller produkter eller tjenester. *Andre navn og merker kan gjøres krav på som andres eiendom.
Du kan bruke det generiske serielle flashgrensesnittet Intel FPGA IP og QUAD Serial Peripheral Interface (SPI) Controller II for å utføre flashtilgangen, på samme måte brukes den eksterne oppdateringen Intel FPGA IP til å utføre RSU-operasjonen. Intel anbefaler at du bruker Generic Serial Flash Interface Intel FPGA IP, da denne IP-en er nyere og kan brukes med alle Quad Serial Peripheral Interface (QSPI) flash-enheter. Blitsenhetene kan kobles til enten en dedikert Active Serial (AS) pinner eller generell I/O (GPIO) pinner. Hvis du vil bruke QSPI-flashenhetene for FPGA-konfigurasjon og for å lagre brukerdata, må QSPI-enheten kobles til den dedikerte ASMI-pinnen (Active Serial Memory Interface). I en aktiv seriell konfigurasjon er MSEL pin-innstillingen sampLED når FPGA-en slås på. Kontrollblokken mottar QSPI-flashdata fra konfigurasjonsenhetene og konfigurerer FPGA.
SDM-baserte enheter (Intel Stratix 10 og Intel Agilex-enheter)
Det er tre måter å få tilgang til QSPI-flash på SDM-baserte enheter når du migrerer fra kontrollblokkbaserte enheter i flash-tilgang og ekstern systemoppdatering. Intel anbefaler at du bruker Mailbox Client Intel FPGA IP for både flash-tilgang og ekstern systemoppdatering, som vist i følgende figur. Når konfigurasjonsflashen er koblet til SDM I/O-pinnene, anbefaler Intel også at du bruker Mailbox Client Intel FPGA IP.
Figur 2. Tilgang til QSPI Flash og oppdatering av Flash ved hjelp av Mailbox Client Intel FPGA IP (anbefalt)
Du kan bruke Mailbox Client Intel FPGA IP for å få tilgang til QSPI-flashen som er koblet til SDM I/O og utføre den eksterne systemoppdateringen i Intel Stratix 10- og Intel Agilex-enhetene. Kommandoer og/eller konfigurasjonsbilder sendes til vertskontrolleren. Vertskontrolleren oversetter deretter kommandoen til Avalon® minnetilordnet format og sender den til Mailbox Client Intel FPGA IP. Mailbox Client Intel FPGA IP driver kommandoene/dataene og mottar svarene fra SDM. SDM-en skriver konfigurasjonsbildene til QSPI-flashenheten. Mailbox Client Intel FPGA IP er også en Avalon minnetilordnet slavekomponent. Vertskontrolleren kan være en Avalon-master, for eksempel JTAG master, en Nios® II-prosessor, PCIe, en tilpasset logikk eller Ethernet IP. Du kan bruke Mailbox Client Intel FPGA IP til å kommandere SDM til å utføre rekonfigurering med det nye/oppdaterte bildet i QSPI flash-enheter. Intel anbefaler at du bruker Mailbox Client Intel FPGA IP i nye design fordi denne IP-en kan få tilgang til QSPI-flash og utføre RSU-operasjon. Denne IP-en støttes også i både Intel Stratix 10- og Intel Agilex-enheter, noe som letter designmigrering fra Intel Stratix 10 til Intel Agilex-enheter.
Figur 3. Få tilgang til QSPI Flash og oppdatering av Flash ved å bruke Serial Flash Mailbox Client Intel FPGA IP og Mailbox Client Intel FPGA IP
Du kan bare bruke Serial Flash Mailbox Client Intel FPGA IP for å få tilgang til QSPI-flash koblet til SDM I/O i Intel Stratix 10-enhetene. Kommandoer og/eller konfigurasjonsbilder sendes til vertskontrolleren. Vertskontrolleren oversetter deretter kommandoen til Avalon minnetilordnede format og sender den til Serial Flash Mailbox Client Intel FPGA IP. Serial Flash Mailbox Client Intel FPGA IP sender deretter kommandoene/dataene og mottar svar fra SDM. SDM-en skriver konfigurasjonsbildene til QSPI-flashenheten. Serial Flash Mailbox Client Intel FPGA IP er en Avalon minnetilordnet slavekomponent. Derfor kan vertskontrolleren være en Avalon-master, for eksempel en JTAG master, Nios II-prosessor, PCI Express (PCIe), en tilpasset logikk eller Ethernet IP. Mailbox Client Intel FPGA IP er nødvendig for å utføre ekstern systemoppdatering. Serial Flash Mailbox Client Intel FPGA IP anbefales derfor ikke i nyere design, da den kun støtter Intel Stratix 10-enheter og kun kan brukes til å få tilgang til QSPI-flashenheter.
Figur 4. Tilgang til QSPI Flash og oppdatering av Flash ved hjelp av Mailbox Client Intel FPGA IP med Avalon Streaming Interface
Postboksklienten med Avalon Streaming Interface Intel FPGA IP gir en kommunikasjonskanal mellom din egendefinerte logikk og sikker enhetsbehandling (SDM) i Intel Agilex. Du kan bruke denne IP-en til å sende kommandopakker og motta svarpakker fra SDM-periferemodulene, inkludert QSPI. SDM-en skriver de nye bildene til QSPI-flashenheten og rekonfigurerer deretter Intel Agilex-enheten fra det nye eller oppdaterte bildet. Postboksklienten med Avalon Streaming Interface Intel FPGA IP bruker Avalon streaming-grensesnitt. Du må bruke en vertskontroller med Avalon-strømmegrensesnitt for å kontrollere IP-en. Postboksklienten med Avalon Streaming Interface Intel FPGA IP har raskere datastrømming enn Mailbox Client Intel FPGA IP. Denne IP-en støtter imidlertid ikke Intel Stratix 10-enheter, noe som betyr at du ikke kan migrere designet ditt direkte fra Intel Stratix 10 til Intel Agilex-enheter.
Relatert informasjon
- Mailbox Client Intel FPGA IP brukerveiledning
- Serial Flash Mailbox Client Intel FPGA IP brukerveiledning
- Postboksklient med Avalon Streaming Interface Intel FPGA IP brukerveiledning
Sammenligning mellom Serial Flash Mailbox, Mailbox Client og Mailbox Client med Avalon Streaming Interface Intel FPGA IP-er
Tabellen nedenfor oppsummerer sammenligningen mellom hver av IP-ene.
| Postboksklient med Avalon Streaming Interface Intel FPGA IP | Seriell Flash Mailbox Client Intel FPGA IP | Postboksklient Intel FPGA IP | |
| Støttede enheter | Intel Agilex | Kun Intel Stratix 10 | Intel Agilex og Intel Stratix 10 |
| Grensesnitt | Avalon strømmegrensesnitt | Avalon minnetilordnede grensesnitt | Avalon minnetilordnede grensesnitt |
| Anbefalinger | Vertskontroller som bruker Avalon streaming-grensesnitt for å streame data. | Vertskontroller som bruker Avalon minnetilordnede grensesnitt for å utføre lesing og skriving. | • Vertskontroller som bruker Avalon minnetilordnede grensesnitt for å utføre lesing og skriving.
• Anbefalt å bruke denne IP-en i Intel Stratix 10-enheter. • Enkel å migrere fra Intel Stratix 10 til Intel Agilex-enheter. |
| Dataoverføringshastighet | Raskere datastrømming enn Serial Flash Mailbox Client Intel FPGA IP og Mailbox Client Intel FPGA IP. | Tregere datastrømming enn Mailbox Client med Avalon Streaming Interface Intel FPGA IP. | Tregere datastrømming enn Mailbox Client med Avalon Streaming Interface Intel FPGA IP. |
Bruke GPIO som grensesnitt for tilgang til Flash-enheter
Figur 5. Få tilgang til QSPI Flash
Du kan overføre design i kontrollblokkbaserte enheter til SDM-baserte enheter direkte hvis designet bruker Generic Serial Flash Interface Intel FPGA IP med eksportert flash-pin til GPIO. I noen sjeldne tilfeller er QSPI-blitsenheten koblet til GPIO-pinne i FPGA. QSPI-flashenheten vil kun brukes som en generell minnelagring når den er koblet til GPIO. Flash-enheten kan nås gjennom det generiske serielle flashgrensesnittet Intel FPGA IP (anbefalt) eller Generic QUAD SPI Controller II Intel FPGA IP ved å velge alternativet for å eksportere SPI-pinnen til GPIO.
I Intel Stratix 10- og Intel Agilex-enhetene kan du koble flash-enhetene til GPIO-pinne i FPGA for bruk som generell minnelagring også. Vær imidlertid oppmerksom på at parameterinnstillingen aktiverer SPI pin-grensesnitt må være aktivert i Generic Serial Flash Interface Intel FPGA IP når du bruker Intel Stratix 10 og Intel Agilex-enheter for å forhindre feil under kompilering. Dette er fordi det ikke er noe dedikert Active Serial-grensesnitt tilgjengelig i Intel Stratix 10- og Intel Agilex-enhetene. For konfigurasjonsformål i disse enhetene, må du koble flash-enhetene til SDM I/O som beskrevet i delen SDM-baserte enheter (Intel Stratix 10 og Intel Agilex-enheter).
Relatert informasjon
SDM-baserte enheter (Intel Stratix 10 og Intel Agilex-enheter)
Støttede QSPI-enheter basert på kontrollertype
Følgende tabell oppsummerer de støttede flash-enhetene basert på Generic Serial Flash-grensesnittet Intel FPGA IP og Generic QUAD SPI Controller II Intel FPGA IP.
| Enhet | IP | QSPI-enheter |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1), Intel Agilex(1) | Generisk seriell flash-grensesnitt Intel FPGA IP | Alle QSPI-enheter |
| Cyclone V, Intel Arria 10, Intel Stratix | Generisk QUAD SPI-kontroller II Intel | • EPCQ16 (Micron*-kompatibel) |
| 10(1), Intel Agilex(1) | FPGA IP | • EPCQ32 (Micron*-kompatibel) |
| • EPCQ64 (Micron*-kompatibel) | ||
| • EPCQ128 (Micron*-kompatibel) | ||
| • EPCQ256 (Micron*-kompatibel) | ||
| • EPCQ512 (Micron*-kompatibel) | ||
| • EPCQL512 (Micron*-kompatibel) | ||
| • EPCQL1024 (Micron*-kompatibel) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (lav voltage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (lav voltage) | ||
| • N25Q00AA11G1240 (lav voltage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
For mer informasjon om flash-enheter som støttes av Serial Flash Mailbox og Mailbox Client Intel FPGA IP-er, se delen Intel Supported Configuration Devices på siden Device Configuration – Support Center.
Relatert informasjon
Intel Supported Configuration Devices, Device Configuration – Support Center
Dokumentrevisjonshistorikk for AN 932: Flash Access Migration Guidelines fra kontrollblokkbaserte enheter til SDM-baserte enheter
| Dokumentversjon | Endringer |
| 2020.12.21 | Første utgivelse. |
AN 932: Flash Access Migration Guidelines fra kontrollblokkbaserte enheter til SDM-baserte enheter
Dokumenter / Ressurser
 |
intel AN 932 Flash Access Migration Guidelines fra kontrollblokkbaserte enheter til SDM-baserte enheter [pdfBrukerhåndbok AN 932 Flash Access Migration Guidelines fra kontrollblokkbaserte enheter til SDM-baserte enheter, AN 932, Flash Access Migration Guidelines fra kontrollblokkbaserte enheter til SDM-baserte enheter, Flash Access Migration Guidelines |
