Intel AN 932 Flash Access Migration Guidelines des périphériques basés sur le bloc de contrôle vers les périphériques basés sur SDM
Directives de migration d'accès Flash des appareils basés sur des blocs de contrôle vers des appareils basés sur SDM
Introduction
Les directives de migration de l'accès flash donnent une idée de la façon dont vous pouvez implémenter une conception avec un accès flash et une opération de mise à jour du système à distance (RSU) sur les appareils de la série V, les appareils Intel® Arria® 10, Intel Stratix® 10 et Intel Agilex™. Ces instructions peuvent également vous aider à migrer d'une conception basée sur des blocs de contrôle vers une conception basée sur Secure Device Manager (SDM) avec accès flash et fonctionnement RSU. Les appareils plus récents tels que Intel Stratix 10 et Intel Agilex utilisent une architecture basée sur SDM avec un accès flash et une mise à jour du système à distance différents par rapport aux appareils de la série V et Intel Arria 10.
Migration d'appareils basés sur des blocs de contrôle vers des appareils basés sur SDM dans l'accès Flash et le fonctionnement RSU
Dispositifs basés sur des blocs de contrôle (dispositifs Intel Arria 10 et V-Series)
La figure suivante montre les adresses IP utilisées dans l'accès flash et l'opération de mise à jour du système à distance sur les appareils V-series et Intel Arria 10, ainsi que les interfaces de chaque adresse IP.
Figure 1. Schéma fonctionnel des appareils basés sur des blocs de contrôle (appareils Intel Arria 10 et V-Series)
Société intel. Tous les droits sont réservés. Intel, le logo Intel et les autres marques Intel sont des marques commerciales d'Intel Corporation ou de ses filiales. Intel garantit les performances de ses produits FPGA et semi-conducteurs selon les spécifications actuelles conformément à la garantie standard d'Intel, mais se réserve le droit d'apporter des modifications à tout produit et service à tout moment et sans préavis. Intel n'assume aucune responsabilité découlant de l'application ou de l'utilisation de toute information, produit ou service décrit dans le présent document, sauf accord exprès et écrit d'Intel. Il est conseillé aux clients d'Intel d'obtenir la dernière version des spécifications de l'appareil avant de se fier aux informations publiées et avant de passer des commandes de produits ou de services. * D'autres noms et marques peuvent être revendiqués comme la propriété d'autrui.
Vous pouvez utiliser l'interface flash série générique Intel FPGA IP et le contrôleur II de l'interface périphérique série (SPI) QUAD pour effectuer l'accès flash, de même que la mise à jour à distance Intel FPGA IP est utilisée pour effectuer l'opération RSU. Intel vous recommande d'utiliser l'IP Intel FPGA Generic Serial Flash Interface car cette IP est plus récente et peut être utilisée avec n'importe quel périphérique flash QSPI (Quad Serial Peripheral Interface). Les périphériques flash peuvent être connectés soit à des broches Active Serial (AS) dédiées, soit aux broches d'E/S à usage général (GPIO). Si vous souhaitez utiliser les périphériques flash QSPI pour la configuration FPGA et pour stocker des données utilisateur, le périphérique QSPI doit être connecté à la broche ASMI (Active Serial Memory Interface) dédiée. Dans une configuration série active, le réglage de la broche MSEL est sampLED lorsque le FPGA est sous tension. Le bloc de contrôle reçoit les données flash QSPI des périphériques de configuration et configure le FPGA.
Périphériques basés sur SDM (Périphériques Intel Stratix 10 et Intel Agilex)
Il existe trois façons d'accéder au flash QSPI dans les appareils basés sur SDM lorsque vous migrez à partir d'appareils basés sur des blocs de contrôle dans l'accès flash et la mise à jour du système à distance. Intel vous recommande d'utiliser l'IP FPGA Intel du client de boîte aux lettres pour l'accès flash et la mise à jour du système à distance, comme illustré dans la figure suivante. Lorsque la mémoire flash de configuration est connectée aux broches d'E/S SDM, Intel vous recommande également d'utiliser l'IP FPGA Intel du client de boîte aux lettres.
Figure 2. Accès à la mémoire flash QSPI et mise à jour de la mémoire flash à l'aide de l'adresse IP Intel FPGA du client de boîte aux lettres (recommandé)
Vous pouvez utiliser l'adresse IP Intel FPGA du client de boîte aux lettres pour accéder au flash QSPI qui est connecté à l'E/S SDM et effectuer la mise à jour du système à distance dans les périphériques Intel Stratix 10 et Intel Agilex. Les commandes et/ou les images de configuration sont envoyées au contrôleur hôte. Le contrôleur hôte traduit ensuite la commande au format mappé en mémoire Avalon® et l'envoie à l'adresse IP Intel FPGA du client de boîte aux lettres. L'IP Intel FPGA du client de boîte aux lettres pilote les commandes/données et reçoit les réponses du SDM. Le SDM écrit les images de configuration sur le périphérique flash QSPI. Le Mailbox Client Intel FPGA IP est également un composant esclave mappé en mémoire d'Avalon. Le contrôleur hôte peut être un maître Avalon, tel que JTAG maître, un processeur Nios® II, PCIe, une logique personnalisée ou une IP Ethernet. Vous pouvez utiliser l'adresse IP Intel FPGA du client de boîte aux lettres pour demander au SDM d'effectuer une reconfiguration avec l'image nouvelle/mise à jour dans les périphériques flash QSPI. Intel vous recommande d'utiliser l'adresse IP Intel FPGA du client de boîte aux lettres dans les nouvelles conceptions, car cette adresse IP peut accéder au flash QSPI et effectuer une opération RSU. Cette adresse IP est également prise en charge dans les appareils Intel Stratix 10 et Intel Agilex, ce qui facilite la migration de la conception d'Intel Stratix 10 vers les appareils Intel Agilex.
Figure 3. Accès à la mémoire flash QSPI et mise à jour de la mémoire flash à l'aide de l'adresse IP FPGA Intel du client de boîte aux lettres Flash série et de l'adresse IP FPGA du client de boîte aux lettres Intel
Vous ne pouvez utiliser que l'IP Intel FPGA du client de boîte aux lettres flash série pour accéder au flash QSPI connecté aux E/S SDM dans les appareils Intel Stratix 10. Les commandes et/ou les images de configuration sont envoyées au contrôleur hôte. Le contrôleur hôte traduit ensuite la commande au format mappé en mémoire Avalon et l'envoie à l'IP Intel FPGA du client de boîte aux lettres Flash série. Le Serial Flash Mailbox Client Intel FPGA IP envoie ensuite les commandes/données et reçoit les réponses du SDM. Le SDM écrit les images de configuration sur le périphérique flash QSPI. Le Serial Flash Mailbox Client Intel FPGA IP est un composant esclave mappé en mémoire d'Avalon. Par conséquent, le contrôleur hôte peut être un maître Avalon, tel qu'un JTAG maître, processeur Nios II, PCI Express (PCIe), une logique personnalisée ou Ethernet IP. L'adresse IP Intel FPGA du client de boîte aux lettres est requise pour effectuer une opération de mise à jour du système à distance. Par conséquent, Serial Flash Mailbox Client Intel FPGA IP n'est pas recommandé dans les nouvelles conceptions car il ne prend en charge que les périphériques Intel Stratix 10 et ne peut être utilisé que pour accéder aux périphériques flash QSPI.
Figure 4. Accès à la mémoire flash QSPI et mise à jour de la mémoire flash à l'aide de l'IP Intel FPGA du client de boîte aux lettres avec l'interface de diffusion Avalon
Le client de boîte aux lettres avec Avalon Streaming Interface Intel FPGA IP fournit un canal de communication entre votre logique personnalisée et le gestionnaire de périphériques sécurisés (SDM) dans Intel Agilex. Vous pouvez utiliser cette adresse IP pour envoyer des paquets de commande et recevoir des paquets de réponse des modules périphériques SDM, y compris QSPI. Le SDM écrit les nouvelles images sur le périphérique flash QSPI, puis reconfigure le périphérique Intel Agilex à partir de l'image nouvelle ou mise à jour. Le client de boîte aux lettres avec interface de diffusion Avalon Intel FPGA IP utilise l'interface de diffusion Avalon. Vous devez utiliser un contrôleur hôte avec l'interface de diffusion Avalon pour contrôler l'IP. Le client de boîte aux lettres avec Avalon Streaming Interface Intel FPGA IP a un flux de données plus rapide que le Mailbox Client Intel FPGA IP. Cependant, cette adresse IP ne prend pas en charge les appareils Intel Stratix 10, ce qui signifie que vous ne pouvez pas migrer votre conception directement d'Intel Stratix 10 vers des appareils Intel Agilex.
Informations connexes
- Guide de l'utilisateur Intel FPGA IP du client de boîte aux lettres
- Guide de l'utilisateur Intel FPGA IP du client de boîte aux lettres flash série
- Client de boîte aux lettres avec Avalon Streaming Interface Intel FPGA IP Guide de l'utilisateur
Comparaison entre Serial Flash Mailbox, Mailbox Client et Mailbox Client avec Avalon Streaming Interface Intel FPGA IPs
Le tableau suivant résume la comparaison entre chacune des IP.
| Client de boîte aux lettres avec Avalon Streaming Interface Intel FPGA IP | Client de boîte aux lettres Flash série Intel FPGA IP | Client de boîte aux lettres Intel FPGA IP | |
| Appareils pris en charge | IntelAgilex | Intel Stratix 10 uniquement | Intel Agilex et Intel Stratix 10 |
| Interfaces | Interface de diffusion d'Avalon | Interface mappée en mémoire Avalon | Interface mappée en mémoire Avalon |
| Recommandations | Contrôleur hôte qui utilise l'interface de diffusion Avalon pour diffuser des données. | Contrôleur hôte qui utilise l'interface mappée en mémoire Avalon pour effectuer la lecture et l'écriture. | • Contrôleur hôte qui utilise l'interface mappée en mémoire Avalon pour effectuer la lecture et l'écriture.
• Recommandé d'utiliser cette adresse IP dans les appareils Intel Stratix 10. • Facile à migrer d'Intel Stratix 10 vers des appareils Intel Agilex. |
| Vitesse de transfert des données | Diffusion de données plus rapide que Serial Flash Mailbox Client Intel FPGA IP et Mailbox Client Intel FPGA IP. | Diffusion de données plus lente que Mailbox Client avec Avalon Streaming Interface Intel FPGA IP. | Diffusion de données plus lente que Mailbox Client avec Avalon Streaming Interface Intel FPGA IP. |
Utilisation du GPIO comme interface pour accéder aux périphériques Flash
Figure 5. Accès à QSPI Flash
Vous pouvez transférer directement la conception dans des périphériques basés sur des blocs de contrôle vers des périphériques basés sur SDM si la conception utilise une interface flash série générique Intel FPGA IP avec une broche flash exportée vers GPIO. Dans de rares cas, le périphérique flash QSPI est connecté à la broche GPIO dans le FPGA. Le périphérique flash QSPI ne sera utilisé comme stockage de mémoire à usage général que s'il est connecté au GPIO. Le périphérique flash est accessible via l'interface IP FPGA Intel Generic Serial Flash (recommandé) ou l'IP FPGA Intel QUAD SPI Controller II en sélectionnant l'option d'exportation de la broche SPI vers GPIO.
Dans les appareils Intel Stratix 10 et Intel Agilex, vous pouvez connecter les appareils flash à la broche GPIO du FPGA pour les utiliser également comme stockage de mémoire à usage général. Cependant, veuillez noter que le réglage du paramètre enable SPI pin interface doit être activé dans l'interface IP Intel FPGA Generic Serial Flash lorsque vous utilisez des périphériques Intel Stratix 10 et Intel Agilex pour éviter les erreurs lors de la compilation. En effet, il n'y a pas d'interface Active Serial dédiée disponible dans les appareils Intel Stratix 10 et Intel Agilex. À des fins de configuration dans ces périphériques, vous devez connecter les périphériques flash aux E/S SDM comme décrit dans la section Périphériques basés sur SDM (Périphériques Intel Stratix 10 et Intel Agilex).
Informations connexes
Périphériques basés sur SDM (Périphériques Intel Stratix 10 et Intel Agilex)
Périphériques QSPI pris en charge en fonction du type de contrôleur
Le tableau suivant récapitule les périphériques Flash pris en charge en fonction de l'interface IP FPGA Intel générique Flash série et de l'IP FPGA Intel du contrôleur QUAD SPI générique II.
| Appareil | IP | Appareils QSPI |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1), IntelAgilex(1) | Interface flash série générique Intel FPGA IP | Tous les appareils QSPI |
| Cyclone V, Intel Arria 10, Intel Stratix | Contrôleur générique QUAD SPI II Intel | • EPCQ16 (compatible Micron*) |
| 10(1), IntelAgilex(1) | IP FPGA | • EPCQ32 (compatible Micron*) |
| • EPCQ64 (compatible Micron*) | ||
| • EPCQ128 (compatible Micron*) | ||
| • EPCQ256 (compatible Micron*) | ||
| • EPCQ512 (compatible Micron*) | ||
| • EPCQL512 (compatible Micron*) | ||
| • EPCQL1024 (compatible Micron*) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (basse vol.tage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (basse vol.tage) | ||
| • N25Q00AA11G1240 (bas voltage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Pour plus d'informations sur les périphériques Flash pris en charge par les IP FPGA Intel Serial Flash Mailbox et Mailbox Client, reportez-vous à la section Périphériques de configuration pris en charge par Intel dans la page Configuration des périphériques – Centre d'assistance.
Informations connexes
Périphériques de configuration pris en charge par Intel, Configuration des périphériques – Centre de support
Documenter l'historique de révision pour AN 932 : Directives de migration d'accès Flash des périphériques basés sur des blocs de contrôle vers des périphériques basés sur SDM
| Version du document | Changements |
| 2020.12.21 | Version initiale. |
AN 932 : Directives de migration de l'accès Flash des appareils basés sur des blocs de contrôle vers des appareils basés sur SDM
Documents / Ressources
 |
Intel AN 932 Flash Access Migration Guidelines des périphériques basés sur le bloc de contrôle vers les périphériques basés sur SDM [pdf] Guide de l'utilisateur Directives de migration de l'accès Flash AN 932 des périphériques basés sur le bloc de contrôle vers les périphériques basés sur SDM, AN 932, Directives de migration de l'accès Flash des périphériques basés sur le bloc de contrôle vers les périphériques basés sur SDM, Directives de migration de l'accès Flash |
