intel AN 932 Canllawiau Mudo Mynediad Flash o Ddyfeisiadau sy'n Seiliedig ar Bloc Rheoli i Ddyfeisiau Seiliedig ar SDM
Canllawiau Ymfudo Mynediad Flash o Ddyfeisiadau Rheoli Seiliedig ar Floc i Ddyfeisiadau SDM
Rhagymadrodd
Mae'r canllawiau mudo mynediad fflach yn rhoi syniad ar sut y gallwch chi weithredu dyluniad gyda mynediad fflach a gweithrediad Diweddariad System Anghysbell (RSU) ar ddyfeisiau cyfres V, Intel® Arria® 10, Intel Stratix® 10, ac Intel Agilex™ dyfeisiau. Gall y canllawiau hyn hefyd eich helpu i symud o ddyluniad sy'n seiliedig ar blociau rheoli i ddyluniad sy'n seiliedig ar Reolwr Dyfais Ddiogel (SDM) gyda mynediad fflach a gweithrediad RSU. Mae dyfeisiau mwy newydd fel Intel Stratix 10 ac Intel Agilex yn defnyddio pensaernïaeth sy'n seiliedig ar SDM gyda gwahanol fynediad fflach a diweddariad system anghysbell o'i gymharu â'r gyfres V a dyfeisiau Intel Arria 10.
Mudo o Reoli sy'n Seiliedig ar Floc i Ddyfeisiadau SDM mewn Mynediad Flash a Gweithrediad RSU
Rheoli Dyfeisiau Seiliedig ar Floc (Dyfeisiau Intel Arria 10 a Chyfres V)
Mae'r ffigur canlynol yn dangos yr IPs a ddefnyddir mewn mynediad fflach a gweithrediad diweddaru system o bell ar gyfres V a dyfeisiau Intel Arria 10, yn ogystal â rhyngwynebau pob IPs.
Ffigur 1. Diagram Bloc o Reoli Dyfeisiau Seiliedig ar Floc (Intel Arria 10 a Dyfeisiau Cyfres V)
Intel Gorfforaeth. Cedwir pob hawl. Mae Intel, logo Intel, a nodau Intel eraill yn nodau masnach Intel Corporation neu ei is-gwmnïau. Mae Intel yn gwarantu perfformiad ei gynhyrchion FPGA a lled-ddargludyddion i fanylebau cyfredol yn unol â gwarant safonol Intel, ond mae'n cadw'r hawl i wneud newidiadau i unrhyw gynhyrchion a gwasanaethau ar unrhyw adeg heb rybudd. Nid yw Intel yn cymryd unrhyw gyfrifoldeb nac atebolrwydd sy'n deillio o gymhwyso neu ddefnyddio unrhyw wybodaeth, cynnyrch neu wasanaeth a ddisgrifir yma ac eithrio fel y cytunwyd yn benodol yn ysgrifenedig gan Intel. Cynghorir cwsmeriaid Intel i gael y fersiwn ddiweddaraf o fanylebau dyfeisiau cyn dibynnu ar unrhyw wybodaeth gyhoeddedig a chyn archebu cynhyrchion neu wasanaethau. *Gellir hawlio enwau a brandiau eraill fel eiddo eraill.
Gallwch ddefnyddio'r Rhyngwyneb Flash Cyfresol Generig Intel FPGA IP a QUAD Serial Peripheral Interface (SPI) Rheolydd II i berfformio'r mynediad fflach, yn yr un modd defnyddir y Diweddariad Anghysbell Intel FPGA IP i gyflawni gweithrediad RSU. Mae Intel yn argymell eich bod yn defnyddio'r Rhyngwyneb Flash Cyfresol Generig Intel FPGA IP gan fod yr IP hwn yn fwy newydd a gellir ei ddefnyddio gydag unrhyw ddyfeisiau fflach Rhyngwyneb perifferol cyfresol cwad (QSPI). Gellir cysylltu'r dyfeisiau fflach naill ai â phinnau Cyfresol Actif (AS) pwrpasol neu'r pinnau I/O (GPIO) pwrpas cyffredinol. Os ydych chi am ddefnyddio'r dyfeisiau fflach QSPI ar gyfer cyfluniad FPGA ac i storio data defnyddwyr, rhaid i'r ddyfais QSPI gael ei gysylltu â'r pin rhyngwyneb cof cyfresol gweithredol pwrpasol (ASMI). Mewn cyfluniad cyfresol gweithredol, gosodiad pin MSEL yw sampdan arweiniad pan fydd y FPGA yn cael ei bweru. Mae'r bloc rheoli yn derbyn data fflach QSPI o'r dyfeisiau ffurfweddu ac yn ffurfweddu'r FPGA.
Dyfeisiau SDM (Intel Stratix 10 a Dyfeisiau Intel Agilex)
Mae tair ffordd o gael mynediad at y fflach QSPI mewn dyfeisiau SDM pan fyddwch chi'n mudo o ddyfeisiau sy'n seiliedig ar blociau rheoli mewn mynediad fflach a diweddariad system bell. Mae Intel yn argymell eich bod yn defnyddio'r Cleient Blwch Post Intel FPGA IP ar gyfer mynediad fflach a diweddariad system anghysbell, fel y dangosir yn y ffigur canlynol. Pan fydd y fflach cyfluniad wedi'i gysylltu â'r pinnau I / O SDM, mae Intel hefyd yn argymell eich bod chi'n defnyddio'r Cleient Blwch Post Intel FPGA IP.
Ffigur 2. Cyrchu QSPI Flash a Diweddaru Flash Gan Ddefnyddio Cleient Blwch Post Intel FPGA IP (Argymhellir)
Gallwch ddefnyddio'r Cleient Blwch Post Intel FPGA IP i gael mynediad i'r fflach QSPI sydd wedi'i gysylltu â'r SDM I/O a pherfformio'r diweddariad system bell yn y dyfeisiau Intel Stratix 10 ac Intel Agilex. Anfonir gorchmynion a/neu ddelweddau cyfluniad at y rheolwr gwesteiwr. Yna mae'r rheolwr gwesteiwr yn trosi'r gorchymyn i fformat map cof Avalon® ac yn ei anfon at y Cleient Blwch Post Intel FPGA IP. Mae'r Cleient Blwch Post Intel FPGA IP yn gyrru'r gorchmynion / data ac yn derbyn yr ymatebion gan y SDM. Mae'r SDM yn ysgrifennu'r delweddau cyfluniad i'r ddyfais fflach QSPI. Mae'r Cleient Blwch Post Intel FPGA IP hefyd yn elfen caethweision wedi'i fapio â chof Avalon. Gall y rheolydd gwesteiwr fod yn feistr Avalon, fel JTAG meistr, prosesydd Nios® II, PCIe, rhesymeg arferiad, neu Ethernet IP. Gallwch ddefnyddio'r Cleient Blwch Post Intel FPGA IP i orchymyn y SDM i berfformio ad-drefnu gyda'r ddelwedd newydd / wedi'i diweddaru mewn dyfeisiau fflach QSPI. Mae Intel yn argymell eich bod chi'n defnyddio'r Blwch Post Cleient Intel FPGA IP mewn dyluniadau newydd oherwydd gall yr IP hwn gyrchu fflach QSPI a pherfformio gweithrediad RSU. Cefnogir yr IP hwn hefyd mewn dyfeisiau Intel Stratix 10 ac Intel Agilex, sy'n hwyluso mudo dyluniad o Intel Stratix 10 i ddyfeisiau Intel Agilex.
Ffigur 3. Cyrchu QSPI Flash a Diweddaru Flash Gan Ddefnyddio Cleient Blwch Post Cyfresol Flash Intel FPGA IP a Chleient Blwch Post Intel FPGA IP
Dim ond y Cleient Blwch Post Cyfresol Flash Intel FPGA IP y gallwch chi ei ddefnyddio i gael mynediad at fflach QSPI sy'n gysylltiedig â SDM I/O yn nyfeisiau Intel Stratix 10. Anfonir gorchmynion a/neu ddelweddau cyfluniad at y rheolwr gwesteiwr. Yna mae'r rheolwr gwesteiwr yn cyfieithu'r gorchymyn i fformat map cof Avalon ac yn ei anfon at y Cleient Blwch Post Cyfresol Flash Intel FPGA IP. Yna mae'r Cleient Blwch Post Cyfresol Flash Intel FPGA IP yn anfon y gorchmynion / data ac yn derbyn ymatebion gan y SDM. Mae'r SDM yn ysgrifennu'r delweddau cyfluniad i'r ddyfais fflach QSPI. Mae'r Cleient Blwch Post Cyfresol Flash Intel FPGA IP yn gydran caethweision wedi'i fapio gan gof Avalon. Felly, gall y rheolydd gwesteiwr fod yn feistr Avalon, fel JTAG meistr, prosesydd Nios II, PCI Express (PCIe), rhesymeg arfer, neu Ethernet IP. Mae angen y Cleient Blwch Post Intel FPGA IP i berfformio gweithrediad diweddaru system o bell. Felly, nid yw Cleient Blwch Post Cyfresol Flash Intel FPGA IP yn cael ei argymell mewn dyluniadau mwy newydd gan ei fod yn cefnogi dyfeisiau Intel Stratix 10 yn unig a dim ond i gael mynediad at ddyfeisiau fflach QSPI y gellir eu defnyddio.
Ffigur 4. Cyrchu QSPI Flash a Diweddaru Flash Gan Ddefnyddio Cleient Blwch Post Intel FPGA IP gyda Rhyngwyneb Ffrydio Avalon
Mae'r Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP yn darparu sianel gyfathrebu rhwng eich rhesymeg arfer a'r rheolwr dyfais diogel (SDM) yn Intel Agilex. Gallwch ddefnyddio'r IP hwn i anfon pecynnau gorchymyn a derbyn pecynnau ymateb o'r modiwlau ymylol SDM, gan gynnwys QSPI. Mae'r SDM yn ysgrifennu'r delweddau newydd i'r ddyfais fflach QSPI ac yna'n ail-gyflunio'r ddyfais Intel Agilex o'r ddelwedd newydd neu wedi'i diweddaru. Mae'r Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP yn defnyddio rhyngwyneb ffrydio Avalon. Rhaid i chi ddefnyddio rheolydd gwesteiwr gyda rhyngwyneb ffrydio Avalon i reoli'r IP. Mae gan y Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP ffrydio data cyflymach na'r Cleient Blwch Post Intel FPGA IP. Fodd bynnag, nid yw'r IP hwn yn cefnogi dyfeisiau Intel Stratix 10, sy'n golygu na allwch symud eich dyluniad yn uniongyrchol o Intel Stratix 10 i ddyfeisiau Intel Agilex.
Gwybodaeth Gysylltiedig
- Canllaw Defnyddiwr IP Cleient Blwch Post Intel FPGA
- Cyfresol Flash Blwch Post Cleient Canllaw Defnyddiwr Intel FPGA IP
- Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Canllaw Defnyddiwr IP Intel FPGA
Cymhariaeth rhwng Blwch Post Cyfresol Flash, Cleient Blwch Post a Chleient Blwch Post â Rhyngwyneb Ffrydio Avalon Intel FPGA IPs
Mae'r tabl canlynol yn crynhoi'r gymhariaeth rhwng pob un o'r IPs.
| Cleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP | Cleient Blwch Post Cyfresol Flash Intel FPGA IP | Cleient Blwch Post Intel FPGA IP | |
| Dyfeisiau â Chymorth | Intel Agilex | Intel Stratix 10 yn unig | Intel Agilex ac Intel Stratix 10 |
| Rhyngwynebau | Rhyngwyneb ffrydio Avalon | Avalon rhyngwyneb mapio cof | Avalon rhyngwyneb mapio cof |
| Argymhellion | Rheolydd gwesteiwr sy'n defnyddio rhyngwyneb ffrydio Avalon i ffrydio data. | Rheolydd gwesteiwr sy'n defnyddio rhyngwyneb cof-map Avalon i berfformio darllen ac ysgrifennu. | • Rheolydd gwesteiwr sy'n defnyddio rhyngwyneb mapio cof Avalon i berfformio darllen ac ysgrifennu. • Argymhellir defnyddio'r IP hwn mewn dyfeisiau Intel Stratix 10. • Hawdd i fudo o Intel Stratix 10 i ddyfeisiau Intel Agilex. |
| Cyflymder Trosglwyddo Data | Ffrydio data cyflymach na Cleient Blwch Post Cyfresol Flash Intel FPGA IP a Cleient Blwch Post Intel FPGA IP. | Ffrydio data arafach na Chleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP. | Ffrydio data arafach na Chleient Blwch Post gyda Rhyngwyneb Ffrydio Avalon Intel FPGA IP. |
Defnyddio GPIO fel Rhyngwyneb ar gyfer Cyrchu Dyfeisiau Flash
Ffigur 5. Cyrchu QSPI Flash
Gallwch drosglwyddo dyluniad mewn dyfeisiau bloc rheoli i ddyfeisiau SDM yn uniongyrchol os yw'r dyluniad yn defnyddio Rhyngwyneb Fflach Gyfres Generig Intel FPGA IP gyda phin fflach wedi'i allforio i GPIO. Mewn rhai achosion prin, mae'r ddyfais fflach QSPI wedi'i gysylltu â pin GPIO yn FPGA. Dim ond pan fydd wedi'i gysylltu â GPIO y bydd y ddyfais fflach QSPI yn cael ei ddefnyddio fel storfa cof pwrpas cyffredinol. Gellir cyrchu'r ddyfais fflach trwy'r Rhyngwyneb Flash Cyfresol Generig Intel FPGA IP (argymhellir) neu Reolwr Generig QUAD SPI II Intel FPGA IP trwy ddewis yr opsiwn i allforio'r pin SPI i GPIO.
Yn y dyfeisiau Intel Stratix 10 ac Intel Agilex, gallwch chi gysylltu'r dyfeisiau fflach â pin GPIO yn y FPGA i'w defnyddio fel storfa cof pwrpas cyffredinol hefyd. Fodd bynnag, sylwch fod yn rhaid i'r gosodiad paramedr alluogi rhyngwyneb pin SPI yn y Rhyngwyneb Flash Cyfresol Generig Intel FPGA IP pan fyddwch chi'n defnyddio dyfeisiau Intel Stratix 10 ac Intel Agilex i atal gwall wrth lunio. Mae hyn oherwydd nad oes rhyngwyneb Cyfresol Gweithredol pwrpasol ar gael yn y dyfeisiau Intel Stratix 10 ac Intel Agilex. At ddibenion cyfluniad yn y dyfeisiau hyn, rhaid i chi gysylltu'r dyfeisiau fflach â'r SDM I / O fel y disgrifir yn yr adran Dyfeisiau SDM (Intel Stratix 10 ac Intel Agilex Devices).
Gwybodaeth Gysylltiedig
Dyfeisiau SDM (Intel Stratix 10 a Dyfeisiau Intel Agilex)
Dyfeisiau QSPI â Chymorth yn seiliedig ar Fath y Rheolwr
Mae'r tabl canlynol yn crynhoi'r dyfeisiau fflach a gefnogir yn seiliedig ar ryngwyneb Flash Cyfresol Generig Intel FPGA IP a Rheolydd Generig QuaD SPI II Intel FPGA IP.
| Dyfais | IP | Dyfeisiau QSPI |
| Seiclon® V, Intel Arria 10, Intel Stratix 10(1), Intel Agilex(1) | Rhyngwyneb Flash Cyfresol Generig Intel FPGA IP | Pob dyfais QSPI |
| Seiclon V, Intel Arria 10, Intel Stratix | Rheolydd SPI Cwad Generig II Intel | • EPCQ16 (micron*-gydnaws) |
| 10(1), Intel Agilex(1) | FPGA IP | • EPCQ32 (micron*-gydnaws) |
| • EPCQ64 (micron*-gydnaws) | ||
| • EPCQ128 (micron*-gydnaws) | ||
| • EPCQ256 (micron*-gydnaws) | ||
| • EPCQ512 (micron*-gydnaws) | ||
| • EPCQL512 (micron*-gydnaws) | ||
| • EPCQL1024 (micron*-gydnaws) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (cyfrol iseltage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (cyfrol iseltage) | ||
| • N25Q00AA11G1240 (cyfrol iseltage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
I gael rhagor o wybodaeth am y dyfeisiau fflach a gefnogir gan y Blwch Post Cyfresol Flash a Chleient Blwch Post Intel FPGA IPs, cyfeiriwch at yr adran Dyfeisiau Ffurfweddu â Chymorth Intel yn y tudalen Ffurfweddu Dyfais - Canolfan Gymorth.
Gwybodaeth Gysylltiedig
Dyfeisiau Ffurfweddu â Chymorth Intel, Ffurfweddu Dyfais - Canolfan Gymorth
Hanes Adolygu Dogfennau ar gyfer AN 932: Canllawiau Mudo Mynediad Flash o Ddyfeisiadau Rheoli Seiliedig ar Floc i Ddyfeisiadau SDM
| Fersiwn y Ddogfen | Newidiadau |
| 2020.12.21 | Rhyddhad cychwynnol. |
AN 932: Canllawiau Mudo Mynediad Flash o Ddyfeisiadau Seiliedig ar Flociau Rheoli i Ddyfeisiadau SDM
Dogfennau / Adnoddau
 | intel AN 932 Canllawiau Mudo Mynediad Flash o Ddyfeisiadau sy'n Seiliedig ar Bloc Rheoli i Ddyfeisiau Seiliedig ar SDM [pdfCanllaw Defnyddiwr AN 932 Canllawiau Ymfudo Mynediad Flash o Ddyfeisiadau Seiliedig ar Flociau Rheoli i Ddyfeisiadau SDM, AN 932, Canllawiau Mudo Mynediad Flash o Ddyfeisiadau Seiliedig ar Flociau Rheoli i Ddyfeisiau SDM, Canllawiau Mudo Mynediad Flash |
