Instrukcja obsługi 90-bitowego mikrokontrolera AVR ATMEL AT32CAN16-8AU

Wysokowydajny, 8-bitowy mikrokontroler AVR® o niskim poborze mocy
Zaawansowana architektura RISC
- 133 Potężne instrukcje - większość wykonywania pojedynczego cyklu zegara
- 32 x 8 rejestrów roboczych ogólnego przeznaczenia + rejestry sterujące urządzeniami peryferyjnymi
- W pełni statyczna praca
- Przepustowość do 16 MIPS przy 16 MHz
- Wbudowany 2-cyklowy mnożnik

Pamięci programów i danych nieulotne
- 32K/64K/128K bajtów programowalnej pamięci Flash w systemie (AT90CAN32/64/128)
  - Wytrzymałość: 10,000 cykli zapisu / kasowania
- Opcjonalna sekcja kodu rozruchowego z niezależnymi bitami blokady
  - Możliwość wyboru rozmiaru rozruchu: 1K bajtów, 2K bajtów, 4K bajtów lub 8K bajtów
  - Programowanie w systemie za pomocą programu rozruchowego On-Chip (CAN, UART, …)
  - Prawdziwa operacja odczytu podczas zapisu
- Pamięć EEPROM 1K/2K/4K bajtów (wytrzymałość: 100,000 90 cykli zapisu/kasowania) (AT32CAN64/128/XNUMX)
- 2K/4K/4K bajtów wewnętrznej pamięci SRAM (AT90CAN32/64/128)
- Do 64 XNUMX bajtów opcjonalnej pamięci zewnętrznej
- Blokada programowania dla bezpieczeństwa oprogramowania

JTAG (Zgodny ze standardem IEEE 1149.1) Interfejs
- Możliwości skanowania granic według JTAG Standard
- Programowanie Flash (sprzętowy ISP), EEPROM, bitów Lock & Fuse
- Obszerne wsparcie debugowania na układzie scalonym
Kontroler CAN 2.0A i 2.0B – certyfikowany zgodnie z normą ISO 16845 ⁽¹⁾
- 15 Pełnych Obiektów Wiadomości z Oddzielnym Identyfikatorem Tags i maski
- Tryby transmisji, odbioru, automatycznej odpowiedzi i odbioru bufora ramek
- Maksymalna szybkość transferu 1 Mbit/s przy 8 MHz
- Czasamping, TTC i tryb nasłuchiwania (podsłuchiwanie lub automatyczna transmisja danych)
Funkcje peryferyjne
- Programowalny zegar Watchdog z wbudowanym oscylatorem
- 8-bitowy synchroniczny licznik/timer-0
  - 10-bitowy preskaler
  - Zewnętrzny licznik zdarzeń
  - Porównanie wyjścia lub 8-bitowego wyjścia PWM
- 8-bitowy asynchroniczny licznik/timer-2
  - 10-bitowy preskaler
  - Zewnętrzny licznik zdarzeń
  - Porównanie wyjścia lub 8-bitowe wyjście PWM
  - Oscylator 32 kHz do obsługi RTC
- Podwójny 16-bitowy synchroniczny licznik/timer-1 i 3
  - 10-bitowy preskaler
  - Przechwytywanie sygnału wejściowego z redukcją szumów
  - Zewnętrzny licznik zdarzeń
  - Porównanie 3 wyjść lub 16-bitowe wyjście PWM
  - Wyjście Porównaj Modulację
- 8-kanałowy, 10-bitowy przetwornik ADC SAR
  - 8 kanałów single-ended
  - 7 kanałów różnicowych
  - 2 kanały różnicowe z programowalnym wzmocnieniem 1x, 10x lub 200x
- Analogowy komparator na chipie
- Interfejs szeregowy dwuprzewodowy zorientowany na bajty
- Podwójny programowalny szeregowy USART
- Interfejs szeregowy Master/Slave SPI
  - Programowanie Flash (sprzętowy ISP)
Specjalne funkcje mikrokontrolera
- Resetowanie po włączeniu i programowalne wykrywanie braku zasilania
- Wewnętrzny skalibrowany oscylator RC
- 8 zewnętrznych źródeł przerwań
- 5 trybów uśpienia: bezczynność, redukcja szumów ADC, oszczędzanie energii, wyłączenie i tryb gotowości
- Możliwość wyboru częstotliwości zegara przez oprogramowanie
- Globalne wyłączenie podciągania
I / O i pakiety
- 53 programowalne linie we/wy
- 64-odprowadzeniowy TQFP i 64-odprowadzeniowy QFN

Objętość operacyjnatagnapięcie: 2.7–5.5 V
Temperatura pracy: przemysłowa (-40°C do +85°C)
Maksymalna częstotliwość: 8 MHz przy 2.7 V, 16 MHz przy 4.5 V

Uwaga: 1. Szczegóły w sekcji 19.4.3 na stronie 242.

Opis

Porównanie AT90CAN32, AT90CAN64 i AT90CAN128

AT90CAN32, AT90CAN64 i AT90CAN128 są kompatybilne sprzętowo i programowo. Różnią się tylko rozmiarami pamięci, jak pokazano w Tabeli 1-1.

Tabela 1-1. Podsumowanie rozmiaru pamięci

Urządzenie	Błysk	EEPROM	BARAN
AT90CAN32	32K bajtów	1K Byte	2K bajtów
AT90CAN64	64K bajtów	2K bajtów	4K bajtów
AT90CAN128	128K bajtów	4K Byte	4K bajtów

Opis części

AT90CAN32/64/128 to energooszczędny 8-bitowy mikrokontroler CMOS oparty na ulepszonej architekturze RISC AVR. Wykonując potężne instrukcje w jednym cyklu zegara, AT90CAN32/64/128 osiąga przepustowość zbliżoną do 1 MIPS na MHz, co pozwala projektantowi systemu zoptymalizować zużycie energii w stosunku do szybkości przetwarzania.

Rdzeń AVR łączy bogaty zestaw instrukcji z 32 rejestrami roboczymi ogólnego przeznaczenia. Wszystkie 32 rejestry są bezpośrednio połączone z jednostką arytmetyczną (ALU), umożliwiając dostęp do dwóch niezależnych rejestrów w ramach jednej instrukcji wykonywanej w jednym cyklu zegara. Powstała architektura jest bardziej wydajna pod względem kodu, a jednocześnie osiąga przepustowość do dziesięciu razy większą niż w przypadku konwencjonalnych mikrokontrolerów CISC.

Układ AT90CAN32/64/128 zapewnia następujące funkcje: 32 tys./64 tys./128 tys. bajtów programowalnej w systemie pamięci Flash z możliwością odczytu podczas zapisu, 1 tys./2 tys./4 tys. bajtów pamięci EEPROM, 2 tys./4 tys./4 tys. bajtów pamięci SRAM, 53 linie I/O ogólnego przeznaczenia, 32 rejestry robocze ogólnego przeznaczenia, kontroler CAN, licznik czasu rzeczywistego (RTC), cztery elastyczne liczniki/timery z trybami porównywania i PWM, 2 USART, zorientowany bajtowo dwuprzewodowy interfejs szeregowy, 8-kanałowy 10-bitowy przetwornik ADC z opcjonalnym wejściem różnicowymtage z programowalnym wzmocnieniem, programowalnym układem Watchdog Timer z wewnętrznym oscylatorem, portem szeregowym SPI, zgodnym ze standardem IEEE 1149.1 JTAG interfejs testowy, służący również do dostępu do systemu debugowania On-chip i programowania oraz pięciu wybieranych programowo trybów oszczędzania energii.

Tryb bezczynności zatrzymuje procesor, pozwalając jednocześnie na dalsze działanie pamięci SRAM, timerów/liczników, portów SPI/CAN i systemu przerwań. Tryb Power-down zapisuje zawartość rejestru, ale zamraża oscylator, wyłączając wszystkie inne funkcje układu do następnego przerwania lub resetu sprzętowego. W trybie oszczędzania energii asynchroniczny timer nadal działa, umożliwiając użytkownikowi utrzymanie bazy timera, podczas gdy reszta urządzenia jest w stanie uśpienia. Tryb redukcji szumów ADC zatrzymuje procesor i wszystkie moduły I/O z wyjątkiem asynchronicznego timera i ADC, aby zminimalizować szum przełączania podczas konwersji ADC. W trybie gotowości oscylator kwarcowy/rezonatorowy działa, podczas gdy reszta urządzenia jest w stanie uśpienia. Umożliwia to bardzo szybkie uruchomienie w połączeniu z niskim zużyciem energii.

Urządzenie jest produkowane przy użyciu technologii pamięci nieulotnej o wysokiej gęstości firmy Atmel. Onchip ISP Flash umożliwia przeprogramowanie pamięci programu w systemie za pomocą interfejsu szeregowego SPI, za pomocą konwencjonalnego programatora pamięci nieulotnej lub za pomocą programu On-chip Boot działającego na rdzeniu AVR. Program rozruchowy może używać dowolnego interfejsu do pobierania programu aplikacji z pamięci Flash aplikacji. Oprogramowanie w sekcji Boot Flash będzie nadal działać, podczas gdy sekcja Application Flash będzie aktualizowana, zapewniając prawdziwą operację Read-While-Write. Łącząc 8-bitowy procesor RISC z In-System Self-Programmable Flash na monolitycznym układzie scalonym, Atmel AT90CAN32/64/128 jest wydajnym mikrokontrolerem, który zapewnia wysoce elastyczne i ekonomiczne rozwiązanie dla wielu wbudowanych aplikacji sterujących.

Mikrokontrolery AT90CAN32/64/128 AVR są obsługiwane przez pełen zestaw narzędzi do tworzenia programów i systemów, w tym: kompilatory C, makroasemblery, symulatory/debugery programów, emulatory wewnątrzukładowe i zestawy ewaluacyjne.

Zastrzeżenie

Typowe wartości zawarte w tym arkuszu danych oparte są na symulacjach i charakterystyce innych mikrokontrolerów AVR wyprodukowanych w tej samej technologii procesowej. Wartości Min i Max będą dostępne po scharakteryzowaniu urządzenia.

Schemat blokowy

Rysunek 1-1. Schemat blokowy

Konfiguracje pinów

Rysunek 1-2. Wyprowadzenia AT90CAN32/64/128 – TQFP

⁽¹⁾NC = Nie podłączaj (może być używane w przyszłych urządzeniach)

⁽²⁾Oscylator Timer2

Rysunek 1-3. Wyprowadzenia AT90CAN32/64/128 – QFN

⁽¹⁾NC = Nie podłączaj (może być używane w przyszłych urządzeniach)

⁽²⁾ Oscylator Timer2

Uwaga: Duży środkowy pad pod obudową QFN jest wykonany z metalu i wewnętrznie połączony z GND. Powinien być przylutowany lub przyklejony do płytki, aby zapewnić dobrą stabilność mechaniczną. Jeśli środkowy pad pozostanie niepodłączony, obudowa może się poluzować od płytki.

1.6.3 Port A (PA7..PA0)

Port A to 8-bitowy dwukierunkowy port I/O z wewnętrznymi rezystorami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu A mają symetryczne charakterystyki napędowe z możliwością zarówno wysokiego odpływu, jak i źródła. Jako wejścia, piny portu A, które są zewnętrznie podciągnięte do niskiego poziomu, będą źródłem prądu, jeśli rezystory podciągające zostaną aktywowane. Pin Port A jest trójstanowy, gdy warunek resetu staje się aktywny, nawet jeśli zegar nie działa.

Port A pełni również funkcje różnych funkcji specjalnych AT90CAN32/64/128 wymienionych na stronie 74.

1.6.4 Port B (PB7..PB0)

Port B to 8-bitowy dwukierunkowy port I/O z wewnętrznymi rezystorami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu B mają symetryczne charakterystyki napędowe z możliwością zarówno wysokiego odpływu, jak i źródła. Jako wejścia, piny portu B, które są zewnętrznie podciągnięte do niskiego poziomu, będą źródłem prądu, jeśli rezystory podciągające zostaną aktywowane. Pinami portu B są trójstanowe, gdy warunek resetu staje się aktywny, nawet jeśli zegar nie działa.

Port B pełni również funkcje różnych funkcji specjalnych AT90CAN32/64/128 wymienionych na stronie 76.

1.6.5 Port C (PC7..PC0)

Port C to 8-bitowy dwukierunkowy port we/wy z wewnętrznymi rezystorami podciągającymi (wybranymi dla każdego bitu). Bufory wyjściowe portu C mają symetryczną charakterystykę napędu z możliwością zarówno wysokiego pochłaniania, jak i źródła. Jako wejścia, styki portu C, które są zewnętrznie wyciągnięte w stan niski, będą źródłem prądu, jeśli rezystory podciągające zostaną aktywowane. Piny portu C są trójstanowe, gdy stan resetu staje się aktywny, nawet jeśli zegar nie działa.

Port C spełnia również funkcje funkcji specjalnych AT90CAN32/64/128 wymienionych na stronie 78.

1.6.6 Port D (PD7..PD0)

Port D to 8-bitowy dwukierunkowy port I/O z wewnętrznymi rezystorami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu D mają symetryczne charakterystyki napędowe z możliwością zarówno wysokiego odpływu, jak i źródła. Jako wejścia, piny portu D, które są zewnętrznie podciągnięte do niskiego poziomu, będą źródłem prądu, jeśli rezystory podciągające zostaną aktywowane. Pin Port D jest trójstanowy, gdy warunek resetu staje się aktywny, nawet jeśli zegar nie działa.

Port D pełni również funkcje różnych funkcji specjalnych AT90CAN32/64/128 wymienionych na stronie 80.

1.6.7 Port E (PE7..PE0)

Port E to 8-bitowy dwukierunkowy port I/O z wewnętrznymi rezystorami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu E mają symetryczne charakterystyki napędowe z możliwością zarówno wysokiego odpływu, jak i źródła. Jako wejścia, piny portu E, które są zewnętrznie podciągnięte do niskiego poziomu, będą źródłem prądu, jeśli rezystory podciągające zostaną aktywowane. Pin Port E jest trójstanowy, gdy warunek resetu staje się aktywny, nawet jeśli zegar nie działa.

Port E pełni również funkcje różnych funkcji specjalnych AT90CAN32/64/128 wymienionych na stronie 83.

1.6.8 Port F (PF7..PF0)

Port F służy jako wejście analogowe dla przetwornika analogowo-cyfrowego.

Port F służy również jako 8-bitowy dwukierunkowy port I/O, jeśli przetwornik analogowo-cyfrowy nie jest używany. Piny portu mogą zapewnić wewnętrzne rezystory podciągające (wybierane dla każdego bitu). Bufory wyjściowe portu F mają symetryczne charakterystyki sterowania z możliwością zarówno wysokiego odpływu, jak i źródła. Jako wejścia, piny portu F, które są zewnętrznie podciągnięte do niskiego poziomu, będą źródłem prądu, jeśli rezystory podciągające zostaną aktywowane. Piny portu F są trójstanowe, gdy warunek resetu staje się aktywny, nawet jeśli zegar nie działa.

Port F pełni również funkcje portu JTAG interfejs. Jeśli JTAG interfejs jest włączony, rezystory podciągające na pinach PF7(TDI), PF5(TMS) i PF4(TCK) zostaną aktywowane nawet w przypadku wystąpienia resetu.

1.6.9 Port G (PG4..PG0)

Port G to 5-bitowy port I/O z wewnętrznymi rezystorami podciągającymi (wybieranymi dla każdego bitu). Bufory wyjściowe portu G mają symetryczne charakterystyki napędowe z możliwością zarówno wysokiego odpływu, jak i źródła. Jako wejścia, piny portu G, które są zewnętrznie podciągnięte do niskiego poziomu, będą źródłem prądu, jeśli rezystory podciągające zostaną aktywowane. Pinami portu G są trójstanowe, gdy warunek resetu staje się aktywny, nawet jeśli zegar nie działa.

Port G spełnia również funkcje różnych funkcji specjalnych AT90CAN32/64/128 wymienionych na stronie 88.

1.6.10 RESETUJ

Wejście resetu. Niski poziom na tym pinie przez okres dłuższy niż minimalna długość impulsu wygeneruje reset. Minimalna długość impulsu jest podana w charakterystyce. Krótsze impulsy nie gwarantują wygenerowania resetu. Porty I/O AVR są natychmiast resetowane do stanu początkowego, nawet jeśli zegar nie działa. Zegar jest potrzebny do zresetowania reszty AT90CAN32/64/128.

1.6.11 XTAL1

Wejście do odwracającego oscylatora amplifier i wejście do wewnętrznego obwodu sterującego zegarem.

1.6.12 XTAL2

Wyjście z odwracającego oscylatora ampliyfikator.

1.6.13 AVCC

AVCC to wolumen dostawtage pin przetwornika analogowo-cyfrowego na porcie F. Powinien być zewnętrznie podłączony do V_cc, nawet jeśli ADC nie jest używany. Jeśli ADC jest używany, powinien być podłączony do V_cc przez filtr dolnoprzepustowy.

1.6.14 OBIEKT

Jest to analogowy pin odniesienia przetwornika analogowo-cyfrowego.

O Code Examples

Ta dokumentacja zawiera prosty kod examp, które pokrótce pokazują, jak korzystać z różnych części urządzenia. Te kody exampzałóżmy, że nagłówek specyficzny dla części file jest dołączany przed kompilacją. Należy pamiętać, że nie wszyscy dostawcy kompilatorów C dołączają definicje bitów w nagłówku files i obsługa przerwań w C zależy od kompilatora. Aby uzyskać więcej informacji, sprawdź dokumentację kompilatora C.

Podsumowanie rejestracji

Uwagi:

Bity adresu przekraczające PCMSB (Tabela 25-11 na stronie 341) nie są brane pod uwagę.

Bity adresu przekraczające EEAMSB (Tabela 25-12 na stronie 341) nie są brane pod uwagę.
Aby zapewnić kompatybilność z przyszłymi urządzeniami, zarezerwowane bity powinny być zapisane do zera, jeśli będą dostępne. Zarezerwowane adresy pamięci we / wy nigdy nie powinny być zapisywane.
Rejestry I/O w zakresie adresów 0x00 – 0x1F są bezpośrednio dostępne bitowo za pomocą instrukcji SBI i CBI. W tych rejestrach wartość pojedynczych bitów można sprawdzić za pomocą instrukcji SBIS i SBIC.

Niektóre flagi stanu są czyszczone przez zapisanie do nich logicznej jedynki. Należy zauważyć, że w przeciwieństwie do większości innych AVR-ów, instrukcje CBI i SBI będą działać tylko na określonym bicie, a zatem mogą być używane w rejestrach zawierających takie flagi stanu. Instrukcje CBI i SBI działają tylko z rejestrami od 0x00 do 0x1F. 6. Podczas używania poleceń specyficznych dla I/O IN i OUT, należy używać adresów I/O 0x00 – 0x3F. Podczas adresowania rejestrów I/O jako przestrzeni danych za pomocą instrukcji LD i ST, do tych adresów należy dodać 0x20. AT90CAN32/64/128 to złożony mikrokontroler z większą liczbą jednostek peryferyjnych, niż można obsłużyć w 64 lokalizacjach zarezerwowanych w kodzie operacji dla instrukcji IN i OUT. W przypadku rozszerzonej przestrzeni I/O od 0x60 do 0xFF w pamięci SRAM można używać tylko instrukcji ST/STS/STD i LD/LDS/LDD.

Informacje o zamówieniu

Uwagi: 1. Te urządzenia mogą być również dostarczane w formie płytek. Aby uzyskać szczegółowe informacje o zamówieniach i minimalnych ilościach, skontaktuj się z lokalnym biurem sprzedaży Atmel.

Informacje o opakowaniu

TQFP64

64 PINY CIENKIE, PŁASKIE, CZWÓRKOWE OPAKOWANIE

QFN64

UWAGI: UWAGI DOTYCZĄCE STANDARDU QFN

WYMIARY I TOLERANCJE ZGODNE Z NORMĄ ASME Y14.5M. – 1994.
WYMIAR b DOTYCZY TERMINALU METALIZOWANEGO I JEST MIERZONY W ODLEGŁOŚCI OD 0.15 DO 0.30 mm OD KOŃCA TERMINALA. JEŚLI TERMINAL MA OPCJONALNY PROMIEŃ NA DRUGIM KOŃCU TERMINALA, WYMIAR b NIE POWINIEN BYĆ MIERZONY W OBSZARZE TEGO PROMIENIA.

MAKSYMALNE ZNIEKSZTAŁCENIE OPAKOWANIA WYNOSI 0.05 mm.
MAKSYMALNE DOPUSZCZALNE ZADZIORY WYNOSZĄ 0.076 mm WE WSZYSTKICH KIERUNKACH.
PIN #1 IDENTYFIKATOR NA GÓRZE BĘDZIE OZNACZONY LASEROWO.
RYSUNEK TEN JEST ZGODNY Z ZAREJESTROWANYM PRZEZ JEDEC KONTUREM MO-220.
MOŻE WYSTĄPIĆ MAKSYMALNE COFNIĘCIE O WYSOKOŚCI 0.15 mm (L1).
L MINUS L1 MUSI BYĆ RÓWNE LUB WIĘKSZE NIŻ 0.30 mm
IDENTYFIKATOR TERMINALA #1 JEST OPCJONALNY, ALE MUSI ZNAJDOWAĆ SIĘ W OZNACZONEJ STREFIE. IDENTYFIKATOR TERMINALA #1 BYĆ FORMĄ LUB OZNACZONĄ CECHĄ

Siedziba

Korporacja Atmel
2325 Sad Parkway
San Jose. CA 95131
USA
Tel: 1(408) 441-0311
Faks: 1(408) 487-2600

Międzynarodowy

Atmel Azja
Pokój 1219
Chińskim Złotym Placem
77 Mod Road Tsimshatsui
Wschodni Kowloon
Hongkong
Telefon: (852) 2721-9778
Faks: (852) 2722-1369

Europa Atmela
Le Krebs
8. Ulica Jean-Pierre Timbaud
BP 309
78054 Saint-Quentin-en-
Yvelines Cedex
Francja
Tel: (33) 1-30-60-70-00
Fax: (33) 1-30-60-71-11

Atmel Japonia
9F. Budynek Tonetsu Shinkawa.
1-24-8 Shinkawa
Chuo-ku, Tokio 104-0033
Japonia
Telefon: (81) 3-3523-3551
Faks: (81) 3-3523-7581

Kontakt dotyczący produktu

Web Strona
www.atmel.com

Wsparcie techniczne
avr@atmel.com

Kontakt do działu sprzedaży
www.atmel.com/contacts

Prośby o literaturę
www.atmel.com/literatura

Zastrzeżenie: Informacje zawarte w tym dokumencie są udostępniane w związku z produktami Atmel. Niniejszy dokument ani sprzedaż produktów Atmel nie udziela żadnej licencji, wyraźnej ani dorozumianej, na mocy estoppelu lub w inny sposób, na jakiekolwiek prawa własności intelektualnej. Z WYJĄTKIEM WARUNKÓW SPRZEDAŻY ATMEL ZNAJDUJĄCYCH SIĘ NA STRONIE INTERNETOWEJ ATMEL WEB WITRYNA, ATMEL NIE PONOSI ŻADNEJ ODPOWIEDZIALNOŚCI I ZRZEKA SIĘ WSZELKIEJ WYRAŹNEJ, DOROZUMIANEJ LUB USTAWOWEJ GWARANCJI DOTYCZĄCEJ SWOICH PRODUKTÓW, W TYM MIĘDZY INNYMI DOROZUMIANEJ GWARANCJI PRZYDATNOŚCI HANDLOWEJ, PRZYDATNOŚCI DO OKREŚLONEGO CELU LUB NIENARUSZALNOŚCI. W ŻADNYM WYPADKU ATMEL NIE PONOSI ODPOWIEDZIALNOŚCI ZA JAKIEKOLWIEK BEZPOŚREDNIE, POŚREDNIE, WTÓRNE, KARNE, SPECJALNE LUB PRZYPADKOWE SZKODY (W TYM MIĘDZY INNYMI SZKODY Z TYTUŁU UTRATY ZYSKÓW, PRZERWY W DZIAŁALNOŚCI LUB UTRATY INFORMACJI) WYNIKAJĄCE Z UŻYTKOWANIA LUB NIEMOŻNOŚCI UŻYTKOWANIA TEGO DOKUMENTU, NAWET JEŚLI ATMEL ZOSTAŁ POINFORMOWANY O MOŻLIWOŚCI WYSTĄPIENIA TAKICH SZKÓD. Atmel nie składa żadnych oświadczeń ani gwarancji co do dokładności lub kompletności treści niniejszego dokumentu i zastrzega sobie prawo do wprowadzania zmian w specyfikacjach i opisach produktów w dowolnym momencie bez powiadomienia. Atmel nie zobowiązuje się do aktualizacji informacji zawartych w niniejszym dokumencie. O ile nie zaznaczono inaczej, produkty Atmel nie nadają się do zastosowań motoryzacyjnych i nie powinny być w nich używane. Produkty Atmel nie są przeznaczone, autoryzowane ani objęte gwarancją do użytku jako komponenty w zastosowaniach mających na celu podtrzymywanie lub podtrzymywanie życia.

© 2008 Atmel Corporation. Wszelkie prawa zastrzeżone. Atmel®, logo i ich kombinacje oraz inne są zarejestrowanymi znakami towarowymi lub znakami towarowymi Atmel Corporation lub jej spółek zależnych. Inne terminy i nazwy produktów mogą być znakami towarowymi innych osób.

7679HS–CAN–08/08

Dokumenty / Zasoby

Mikrokontroler ATMEL AT90CAN32-16AU 8bit AVR [plik PDF] Instrukcja użytkownika
AT90CAN32-16AU 8-bitowy mikrokontroler AVR, AT90CAN32-16AU, 8-bitowy mikrokontroler AVR, Mikrokontroler

Odniesienia

Instrukcja obsługi