8/2 / 4 കെ ബൈറ്റുകളുള്ള ആറ്റ്മെൽ 8-ബിറ്റ് എവിആർ മൈക്രോകൺട്രോളർ ഇൻ-സിസ്റ്റം പ്രോഗ്രാം ചെയ്യാവുന്ന ഫ്ലാഷ് യൂസർ മാനുവൽ

പ്രത്യേക പ്രിസ്‌കലറുമൊത്തുള്ള 8-ബിറ്റ് ഹൈ സ്പീഡ് ടൈമർ / ക er ണ്ടർ
പ്രത്യേക Out ട്ട്‌പുട്ടിനൊപ്പം 2 ഉയർന്ന ആവൃത്തിയിലുള്ള പിഡബ്ല്യുഎം p ട്ട്‌പുട്ടുകൾ രജിസ്റ്ററുകളെ താരതമ്യം ചെയ്യുക

പ്രോഗ്രാം ചെയ്യാവുന്ന ഡെഡ് ടൈം ജനറേറ്റർ
യു‌എസ്‌ഐ - സ്റ്റാർട്ട് കണ്ടീഷൻ ഡിറ്റക്ടറുള്ള യൂണിവേഴ്സൽ സീരിയൽ ഇന്റർഫേസ്

10-ബിറ്റ് എഡിസി

4 സിംഗിൾ എന്റഡ് ചാനലുകൾ

പ്രോഗ്രാം ചെയ്യാവുന്ന നേട്ടമുള്ള 2 ഡിഫറൻഷ്യൽ എ‌ഡി‌സി ചാനൽ ജോഡികൾ (1x, 20x)

താപനില അളക്കൽ

പ്രത്യേക ഓൺ-ചിപ്പ് ഓസിലേറ്റർ ഉപയോഗിച്ച് പ്രോഗ്രാം ചെയ്യാവുന്ന വാച്ച്ഡോഗ് ടൈമർ

ഓൺ-ചിപ്പ് അനലോഗ് താരതമ്യക്കാരൻ

പ്രത്യേക മൈക്രോകൺട്രോളർ സവിശേഷതകൾ

ഡീബഗ് വയർ ഓൺ-ചിപ്പ് ഡീബഗ് സിസ്റ്റം

എസ്‌പി‌ഐ പോർട്ട് വഴി ഇൻ‌-സിസ്റ്റം പ്രോഗ്രാമബിൾ

ബാഹ്യവും ആന്തരികവുമായ തടസ്സ ഉറവിടങ്ങൾ

കുറഞ്ഞ പവർ നിഷ്‌ക്രിയം, ADC ശബ്‌ദം കുറയ്‌ക്കൽ, പവർ-ഡൗൺ മോഡുകൾ

മെച്ചപ്പെടുത്തിയ പവർ-ഓൺ റീസെറ്റ് സർക്യൂട്ട്

പ്രോഗ്രാം ചെയ്യാവുന്ന ബ്ര rown ൺ- Det ട്ട് ഡിറ്റക്ഷൻ സർക്യൂട്ട്

ആന്തരിക കാലിബ്രേറ്റഡ് ഓസിലേറ്റർ

ഐ / ഒ, പാക്കേജുകൾ

ആറ് പ്രോഗ്രാം ചെയ്യാവുന്ന ഐ / ഒ ലൈനുകൾ

8-പിൻ PDIP, 8-പിൻ SOIC, 20-പാഡ് QFN / MLF, 8-പിൻ TSSOP (ATtiny45 / V മാത്രം)

ഓപ്പറേറ്റിംഗ് വോളിയംtage
- ATtiny1.8V / 5.5V / 25V ന് 45 - 85V
- ATtiny2.7 / 5.5/25 ന് 45 - 85V

സ്പീഡ് ഗ്രേഡ്
- ATtiny25V / 45V / 85V: 0 - 4 MHz @ 1.8 - 5.5V, 0 - 10 MHz @ 2.7 - 5.5V
- ATtiny25 / 45/85: 0 - 10 MHz @ 2.7 - 5.5V, 0 - 20 MHz @ 4.5 - 5.5V

വ്യാവസായിക താപനില ശ്രേണി

കുറഞ്ഞ വൈദ്യുതി ഉപഭോഗം

സജീവ മോഡ്:

1 MHz, 1.8V: 300 µA

പവർ-ഡൗൺ മോഡ്:

പിൻ കോൺഫിഗറേഷനുകൾ

പിൻ out ട്ട് ATtiny25 / 45/85

വിവരണങ്ങൾ പിൻ ചെയ്യുക

വിസിസി: സപ്ലൈ വോളിയംtage.
GND: ഗ്രൗണ്ട്.
പോർട്ട് B (PB5:PB0): പോർട്ട് B എന്നത് ആന്തരിക പുൾ-അപ്പ് റെസിസ്റ്ററുകളുള്ള 6-ബിറ്റ് ബൈ-ഡയറക്ഷണൽ I/O പോർട്ടാണ് (ഓരോ ബിറ്റിനും തിരഞ്ഞെടുത്തത്). പോർട്ട് ബി ഔട്ട്‌പുട്ട് ബഫറുകൾക്ക് ഉയർന്ന സിങ്കും സോഴ്‌സ് ശേഷിയും ഉള്ള സമമിതി ഡ്രൈവ് സവിശേഷതകൾ ഉണ്ട്. ഇൻപുട്ടുകൾ എന്ന നിലയിൽ, പുൾ-അപ്പ് റെസിസ്റ്ററുകൾ സജീവമാക്കിയാൽ, ബാഹ്യമായി താഴേക്ക് വലിക്കുന്ന പോർട്ട് ബി പിന്നുകൾ കറന്റ് ഉറവിടം നൽകും. ക്ലോക്ക് പ്രവർത്തിക്കുന്നില്ലെങ്കിൽ പോലും, ഒരു റീസെറ്റ് അവസ്ഥ സജീവമാകുമ്പോൾ പോർട്ട് ബി പിന്നുകൾ ട്രൈ-സ്റ്റേറ്റ് ചെയ്യപ്പെടും.

പട്ടികപ്പെടുത്തിയിരിക്കുന്ന ATtiny25 / 45/85 ന്റെ വിവിധ സവിശേഷതകളുടെ പ്രവർത്തനങ്ങളും പോർട്ട് ബി നൽകുന്നു
ATtiny25 ൽ, പ്രോഗ്രാം ചെയ്യാവുന്ന I / O പോർട്ടുകൾ PB3, PB4 (പിൻ 2, 3) എന്നിവ ATtiny15 യുമായുള്ള പിന്നോക്ക അനുയോജ്യതയെ പിന്തുണയ്ക്കുന്നതിനായി ATtiny15 കോംപാറ്റിബിലിറ്റി മോഡിൽ കൈമാറ്റം ചെയ്യപ്പെടുന്നു.

പുനഃസജ്ജമാക്കുക: ഇൻപുട്ട് പുനഃസജ്ജമാക്കുക. ക്ലോക്ക് പ്രവർത്തിക്കുന്നില്ലെങ്കിലും റീസെറ്റ് പിൻ പ്രവർത്തനരഹിതമാക്കിയിട്ടില്ലെങ്കിൽപ്പോലും, ഈ പിന്നിൽ കുറഞ്ഞ പൾസ് ദൈർഘ്യത്തേക്കാൾ ദൈർഘ്യമുള്ള താഴ്ന്ന നില ഒരു റീസെറ്റ് സൃഷ്ടിക്കും. ഏറ്റവും കുറഞ്ഞ പൾസ് ദൈർഘ്യം നൽകിയിരിക്കുന്നു പട്ടിക 21-4 പേജ് 165-ൽ. ഹ്രസ്വമായ പൾ‌സുകൾ‌ പുന reset സജ്ജമാക്കുന്നതിന് ഉറപ്പില്ല.

റീസെറ്റ് പിൻ ഒരു (ദുർബലമായ) ഐ / ഒ പിൻ ആയി ഉപയോഗിക്കാം.

കഴിഞ്ഞുview

AVR മെച്ചപ്പെടുത്തിയ RISC ആർക്കിടെക്ചറിനെ അടിസ്ഥാനമാക്കി കുറഞ്ഞ power ർജ്ജമുള്ള CMOS 25-ബിറ്റ് മൈക്രോകൺട്രോളറാണ് ATtiny45 / 85/8. ഒരൊറ്റ ക്ലോക്ക് സൈക്കിളിൽ ശക്തമായ നിർദ്ദേശങ്ങൾ നടപ്പിലാക്കുന്നതിലൂടെ, ATtiny25 / 45/85 ഓരോ മെഗാഹെർട്‌സിനും 1 MIPS നെ സമീപിക്കുന്ന ത്രൂപുട്ടുകൾ നേടുന്നു, സിസ്റ്റം ഡിസൈനറെ വൈദ്യുതി ഉപഭോഗവും പ്രോസസ്സിംഗ് വേഗതയും ഒപ്റ്റിമൈസ് ചെയ്യാൻ അനുവദിക്കുന്നു.

ബ്ലോക്ക് ഡയഗ്രം

എ‌വി‌ആർ‌ കോർ‌ 32 പൊതു ആവശ്യങ്ങൾ‌ക്കായി പ്രവർ‌ത്തിക്കുന്ന രജിസ്റ്ററുകളുമായി ഒരു സമ്പന്നമായ ഇൻ‌സ്ട്രക്ഷൻ സെറ്റ് സംയോജിപ്പിക്കുന്നു. എല്ലാ 32 രജിസ്റ്ററുകളും അരിത്മെറ്റിക് ലോജിക് യൂണിറ്റുമായി (ALU) നേരിട്ട് ബന്ധിപ്പിച്ചിരിക്കുന്നു, ഇത് ഒരു ക്ലോക്ക് സൈക്കിളിൽ നടപ്പിലാക്കുന്ന ഒരൊറ്റ നിർദ്ദേശത്തിൽ രണ്ട് സ്വതന്ത്ര രജിസ്റ്ററുകൾ ആക്സസ് ചെയ്യാൻ അനുവദിക്കുന്നു. തത്ഫലമായുണ്ടാകുന്ന വാസ്തുവിദ്യ പരമ്പരാഗത സി‌എസ്‌സി മൈക്രോകൺട്രോളറുകളേക്കാൾ പത്തിരട്ടി വേഗത്തിൽ ത്രൂപുട്ടുകൾ നേടുന്നതിനിടയിൽ കൂടുതൽ കോഡ് കാര്യക്ഷമമാണ്.

ATtiny25 / 45/85 ഇനിപ്പറയുന്ന സവിശേഷതകൾ നൽകുന്നു: ഇൻ-സിസ്റ്റം പ്രോഗ്രാം ചെയ്യാവുന്ന ഫ്ലാഷിന്റെ 2/4/8K ബൈറ്റുകൾ, 128/256/512 ബൈറ്റുകൾ EEPROM, 128/256/256 ബൈറ്റുകൾ SRAM, 6 പൊതു ആവശ്യത്തിനുള്ള I / O ലൈനുകൾ, 32 പൊതുവായ ഉദ്ദേശ്യ വർക്കിംഗ് രജിസ്റ്ററുകൾ, താരതമ്യ മോഡുകളുള്ള ഒരു 8-ബിറ്റ് ടൈമർ / ക er ണ്ടർ, ഒരു 8-ബിറ്റ് ഹൈ സ്പീഡ് ടൈമർ / ക er ണ്ടർ, യൂണിവേഴ്സൽ സീരിയൽ ഇന്റർഫേസ്, ആന്തരികവും ബാഹ്യവുമായ തടസ്സങ്ങൾ, 4-ചാനൽ, 10-ബിറ്റ് എ‌ഡി‌സി, ആന്തരിക പ്രോഗ്രാം ചെയ്യാവുന്ന വാച്ച്ഡോഗ് ടൈമർ ഓസിലേറ്റർ, മൂന്ന് സോഫ്റ്റ്വെയർ തിരഞ്ഞെടുക്കാവുന്ന പവർ സേവിംഗ് മോഡുകൾ. SRAM, ടൈമർ / ക er ണ്ടർ, ADC, അനലോഗ് കംപാരേറ്റർ, ഇന്ററപ്റ്റ് സിസ്റ്റം എന്നിവയുടെ പ്രവർത്തനം തുടരാൻ അനുവദിക്കുമ്പോൾ നിഷ്‌ക്രിയ മോഡ് CPU നിർത്തുന്നു. പവർ-ഡ mode ൺ മോഡ് രജിസ്റ്റർ കോണ്ടന്റുകൾ സംരക്ഷിക്കുന്നു, അടുത്ത ഇന്ററപ്റ്റ് അല്ലെങ്കിൽ ഹാർഡ്‌വെയർ പുന .സജ്ജീകരണം വരെ എല്ലാ ചിപ്പ് പ്രവർത്തനങ്ങളും പ്രവർത്തനരഹിതമാക്കുന്നു. ADC നോയ്സ് റിഡക്ഷൻ മോഡ് ADC സമയത്തെ ഘോഷം സ്വിച്ച് കുറയ്ക്കുന്നതിന്, ADC ഒഴികെ സിപിയു എല്ലാ ഐ / ഒ ഘടകങ്ങൾ നിർത്തുന്നു.

ആറ്റ്മെലിന്റെ ഉയർന്ന സാന്ദ്രത നോൺ-അസ്ഥിര മെമ്മറി സാങ്കേതികവിദ്യ ഉപയോഗിച്ചാണ് ഉപകരണം നിർമ്മിക്കുന്നത്. ഒരു എസ്പിഐ സീരിയൽ ഇന്റർഫേസ് വഴിയോ, പരമ്പരാഗത അസ്ഥിരമല്ലാത്ത മെമ്മറി പ്രോഗ്രാമർ വഴിയോ, എവിആർ കോറിൽ പ്രവർത്തിക്കുന്ന ഒരു ഓൺ-ചിപ്പ് ബൂട്ട് കോഡ് വഴിയോ പ്രോഗ്രാം മെമ്മറി ഇൻ-സിസ്റ്റത്തിൽ വീണ്ടും പ്രോഗ്രാം ചെയ്യാൻ ഓൺ-ചിപ്പ് ഐഎസ്പി ഫ്ലാഷ് അനുവദിക്കുന്നു.

സി കോം‌പൈലറുകൾ‌, മാക്രോ അസം‌ബ്ലറുകൾ‌, പ്രോഗ്രാം ഡീബഗ്ഗർ‌ / സിമുലേറ്ററുകൾ‌, ഇവാലുവേഷൻ‌ കിറ്റുകൾ‌ എന്നിവയുൾ‌പ്പെടെ എ‌ടി‌ടിനി 25/45/85 എ‌വി‌ആറിനെ പൂർണ്ണമായ ഒരു സ്യൂട്ട് പ്രോഗ്രാം, സിസ്റ്റം ഡെവലപ്മെൻറ് ടൂളുകൾ‌ ഉപയോഗിച്ച് പിന്തുണയ്‌ക്കുന്നു.

വിഭവങ്ങളെ കുറിച്ച്

ഡവലപ്മെന്റിനായി സമഗ്രമായ വികസന ഉപകരണങ്ങൾ, ആപ്ലിക്കേഷൻ കുറിപ്പുകൾ, ഡാറ്റാഷീറ്റുകൾ എന്നിവ ലഭ്യമാണ് http://www.atmel.com/avr.

കോഡ് Exampലെസ്

ഈ ഡോക്യുമെന്റേഷനിൽ ലളിതമായ കോഡ് അടങ്ങിയിരിക്കുന്നുampഉപകരണത്തിന്റെ വിവിധ ഭാഗങ്ങൾ എങ്ങനെ ഉപയോഗിക്കാമെന്ന് ഹ്രസ്വമായി കാണിക്കുന്ന les. ഈ കോഡ്ampഭാഗം നിർദ്ദിഷ്ട തലക്കെട്ടാണെന്ന് ലെസ് അനുമാനിക്കുന്നു file സമാഹരിക്കുന്നതിന് മുമ്പ് ഉൾപ്പെടുത്തിയിട്ടുണ്ട്. എല്ലാ സി കംപൈലർ വെണ്ടർമാരും ഹെഡറിൽ ബിറ്റ് ഡെഫനിഷനുകൾ ഉൾപ്പെടുത്തിയിട്ടില്ലെന്ന കാര്യം ശ്രദ്ധിക്കുക files ഉം C യിലെ ഇന്ററപ്റ്റ് കൈകാര്യം ചെയ്യലും കംപൈലറിനെ ആശ്രയിച്ചിരിക്കുന്നു. കൂടുതൽ വിവരങ്ങൾക്ക് സി കമ്പൈലർ ഡോക്യുമെന്റേഷൻ ഉപയോഗിച്ച് സ്ഥിരീകരിക്കുക.

വിപുലീകരിച്ച I / O മാപ്പിൽ സ്ഥിതിചെയ്യുന്ന I / O രജിസ്റ്ററുകൾക്കായി, “IN”, “OUT”, “SBIS”, “SBIC”, “CBI”, “SBI” നിർദ്ദേശങ്ങൾ മാറ്റിസ്ഥാപിക്കണം. / ഒ. സാധാരണഗതിയിൽ, ഇതിനർത്ഥം “എൽ‌ബി‌എസ്”, “എസ്‌ടി‌എസ്” എന്നിവ “എസ്‌ബി‌ആർ‌എസ്”, “എസ്‌ബി‌ആർ‌സി”, “എസ്‌ബി‌ആർ”, “സി‌ബി‌ആർ” എന്നിവയുമായി സംയോജിപ്പിച്ചിരിക്കുന്നു. എല്ലാ AVR ഉപകരണങ്ങളിലും വിപുലീകൃത I / O മാപ്പ് ഉൾപ്പെടുന്നില്ലെന്നത് ശ്രദ്ധിക്കുക.

കപ്പാസിറ്റീവ് ടച്ച് സെൻസിംഗ്

Atmel AVR മൈക്രോകൺട്രോളറുകളിലെ ടച്ച് സെൻസിറ്റീവ് ഇന്റർഫേസുകൾക്കായി Atmel QTouch ലൈബ്രറി ലളിതമായി ഉപയോഗിക്കാവുന്ന ഒരു പരിഹാരം നൽകുന്നു. QTouch ലൈബ്രറിയിൽ QTouch®, QMatrix® ഏറ്റെടുക്കൽ രീതികൾക്കുള്ള പിന്തുണ ഉൾപ്പെടുന്നു.

ടച്ച് ചാനലുകളും സെൻസറുകളും നിർവചിക്കുന്നതിന് ക്യു ടച്ച് ലൈബ്രറി ലിങ്കുചെയ്യുന്നതിലൂടെയും ലൈബ്രറിയുടെ ആപ്ലിക്കേഷൻ പ്രോഗ്രാം-മിംഗ് ഇന്റർഫേസ് (എപിഐ) ഉപയോഗിച്ചും ടച്ച് സെൻസിംഗ് ഏത് അപ്ലിക്കേഷനിലേക്കും എളുപ്പത്തിൽ ചേർക്കുന്നു. ചാനൽ വിവരങ്ങൾ വീണ്ടെടുക്കുന്നതിനും ടച്ച് സെൻസറിന്റെ അവസ്ഥ നിർണ്ണയിക്കുന്നതിനും അപ്ലിക്കേഷൻ API- നെ വിളിക്കുന്നു.

ക്യുടച്ച് ലൈബ്രറി സൗജന്യമാണ്, അത്മെലിൽ നിന്ന് ഡൗൺലോഡ് ചെയ്യാം webസൈറ്റ്. നടപ്പാക്കലിനെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്കും വിശദാംശങ്ങൾക്കും, QTouch ലൈബ്രറി ഉപയോക്തൃ ഗൈഡ് കാണുക - Atmel- ൽ നിന്നും ലഭ്യമാണ് webസൈറ്റ്.

ഡാറ്റ നിലനിർത്തൽ

പ്രതീക്ഷിത ഡാറ്റ നിലനിർത്തൽ പരാജയ നിരക്ക് 1 വർഷത്തിൽ 20 ഡിഗ്രി സെൽഷ്യസിൽ അല്ലെങ്കിൽ 85 വർഷം 100 ഡിഗ്രി സെൽഷ്യസിൽ 25 പിപിഎമ്മിൽ വളരെ കുറവാണെന്ന് വിശ്വാസ്യത യോഗ്യത ഫലങ്ങൾ കാണിക്കുന്നു.

AVR CPU കോർ

ആമുഖം

ഈ വിഭാഗം പൊതുവെ AVR കോർ വാസ്തുവിദ്യയെക്കുറിച്ച് ചർച്ചചെയ്യുന്നു. പ്രോഗ്രാം എക്സിക്യൂഷൻ ഉറപ്പാക്കുക എന്നതാണ് സിപിയു കോറിന്റെ പ്രധാന പ്രവർത്തനം. അതിനാൽ മെമ്മറികൾ ആക്സസ് ചെയ്യാനും കണക്കുകൂട്ടലുകൾ നടത്താനും പെരിഫെറലുകൾ നിയന്ത്രിക്കാനും തടസ്സങ്ങൾ കൈകാര്യം ചെയ്യാനും സിപിയുവിന് കഴിയണം.

ആർക്കിടെക്ചറൽ ഓവർview

പ്രകടനവും സമാന്തരതയും വർദ്ധിപ്പിക്കുന്നതിന്, പ്രോഗ്രാമിനും ഡാറ്റയ്ക്കുമായി പ്രത്യേക മെമ്മറികളും ബസ്സുകളും ഉള്ള ഒരു ഹാർവാർഡ് ആർക്കിടെക്ചർ AVR ഉപയോഗിക്കുന്നു. പ്രോഗ്രാം മെമ്മറിയിലെ നിർദ്ദേശങ്ങൾ ഒരൊറ്റ ലെവൽ പൈപ്പ്ലൈനിംഗ് ഉപയോഗിച്ചാണ് നടപ്പിലാക്കുന്നത്. ഒരു നിർദ്ദേശം നടപ്പിലാക്കുമ്പോൾ, അടുത്ത നിർദ്ദേശം പ്രോഗ്രാം മെമ്മറിയിൽ നിന്ന് മുൻകൂട്ടി ലഭ്യമാക്കുന്നു. എല്ലാ ക്ലോക്ക് സൈക്കിളിലും നിർദ്ദേശങ്ങൾ നടപ്പിലാക്കാൻ ഈ ആശയം പ്രാപ്തമാക്കുന്നു. പ്രോഗ്രാം മെമ്മറി ഇൻ-സിസ്റ്റം റിപ്രോഗ്രാമബിൾ ഫ്ലാഷ് മെമ്മറിയാണ്.

അതിവേഗ ആക്സസ് രജിസ്റ്റർ File ഒരൊറ്റ ക്ലോക്ക് സൈക്കിൾ ആക്‌സസ് ടൈം ഉള്ള 32 x 8-ബിറ്റ് ജനറൽ പർപ്പസ് വർക്കിംഗ് രജിസ്റ്ററുകൾ അടങ്ങിയിരിക്കുന്നു. ഇത് സിംഗിൾ-സൈക്കിൾ അരിത്മെറ്റിക് ലോജിക് യൂണിറ്റ് (ALU) പ്രവർത്തനത്തെ അനുവദിക്കുന്നു. ഒരു സാധാരണ ALU പ്രവർത്തനത്തിൽ, രണ്ട് ഓപ്പറണ്ടുകൾ രജിസ്റ്ററിൽ നിന്ന് ഔട്ട്പുട്ട് ചെയ്യുന്നു File, പ്രവർത്തനം നടത്തി, ഫലം രജിസ്റ്ററിൽ തിരികെ സൂക്ഷിക്കുന്നു File- ഒരു ക്ലോക്ക് സൈക്കിളിൽ.

32 രജിസ്റ്ററുകളിൽ ആറെണ്ണം ഡാറ്റാ സ്പേസ് വിലാസത്തിനായി മൂന്ന് 16-ബിറ്റ് പരോക്ഷ വിലാസ രജിസ്റ്റർ പോയിന്ററുകളായി ഉപയോഗിക്കാൻ കഴിയും - കാര്യക്ഷമമായ വിലാസ കണക്കുകൂട്ടലുകൾ പ്രാപ്തമാക്കുന്നു. ഈ വിലാസ പോയിന്ററുകളിലൊന്ന് ഫ്ലാഷ് പ്രോഗ്രാം മെമ്മറിയിലെ പട്ടികകൾ തിരയുന്നതിനുള്ള വിലാസ പോയിന്ററായി ഉപയോഗിക്കാം. ഈ വിഭാഗത്തിൽ പിന്നീട് വിവരിച്ച 16-ബിറ്റ് എക്സ്-, വൈ-, ഇസഡ്-രജിസ്റ്റർ എന്നിവയാണ് ഈ ചേർത്ത ഫംഗ്ഷൻ രജിസ്റ്ററുകൾ.

രജിസ്റ്ററുകൾക്കിടയിലോ സ്ഥിരാങ്കത്തിനും രജിസ്റ്ററിനുമിടയിലുള്ള ഗണിത, ലോജിക് പ്രവർത്തനങ്ങളെ ALU പിന്തുണയ്ക്കുന്നു. സിംഗിൾ രജിസ്റ്റർ പ്രവർത്തനങ്ങൾ ALU- ലും നടപ്പിലാക്കാൻ കഴിയും. ഒരു ഗണിത പ്രവർത്തനത്തിന് ശേഷം, പ്രവർത്തന ഫലത്തെക്കുറിച്ചുള്ള വിവരങ്ങൾ പ്രതിഫലിപ്പിക്കുന്നതിനായി സ്റ്റാറ്റസ് രജിസ്റ്റർ അപ്‌ഡേറ്റുചെയ്യുന്നു.

മുഴുവൻ വിലാസ സ്ഥലത്തെയും നേരിട്ട് അഭിസംബോധന ചെയ്യാൻ കഴിയുന്ന, സോപാധികവും നിരുപാധികവുമായ ജമ്പ്, കോൾ നിർദ്ദേശങ്ങൾ വഴിയാണ് പ്രോഗ്രാം ഫ്ലോ നൽകുന്നത്. മിക്ക AVR നിർദ്ദേശങ്ങൾക്കും ഒരൊറ്റ 16-ബിറ്റ് വേഡ് ഫോർമാറ്റ് ഉണ്ട്, എന്നാൽ 32-ബിറ്റ് നിർദ്ദേശങ്ങളും ഉണ്ട്.

തടസ്സങ്ങൾക്കും സബ്റൂട്ടീൻ കോളുകൾക്കും ഇടയിൽ, റിട്ടേൺ വിലാസം പ്രോഗ്രാം ക er ണ്ടർ (പിസി) സ്റ്റാക്കിൽ സൂക്ഷിക്കുന്നു. പൊതുവായ ഡാറ്റ SRAM- ൽ സ്റ്റാക്ക് ഫലപ്രദമായി അനുവദിച്ചിരിക്കുന്നു, തൽഫലമായി സ്റ്റാക്ക് വലുപ്പം മൊത്തം SRAM വലുപ്പവും SRAM ന്റെ ഉപയോഗവും കൊണ്ട് പരിമിതപ്പെടുത്തിയിരിക്കുന്നു. എല്ലാ ഉപയോക്തൃ പ്രോഗ്രാമുകളും റീസെറ്റ് ദിനചര്യയിൽ എസ്പി സമാരംഭിക്കണം (ഉപ ദിനചര്യകൾ അല്ലെങ്കിൽ തടസ്സങ്ങൾ നടപ്പിലാക്കുന്നതിന് മുമ്പ്). ഐ / ഒ സ്ഥലത്ത് സ്റ്റാക്ക് പോയിന്റർ (എസ്പി) റീഡ് / റൈറ്റ് ആക്സസ് ചെയ്യാവുന്നതാണ്. AVR ആർക്കിടെക്ചറിൽ പിന്തുണയ്ക്കുന്ന അഞ്ച് വ്യത്യസ്ത വിലാസ മോഡുകൾ വഴി SRAM ഡാറ്റ എളുപ്പത്തിൽ ആക്സസ് ചെയ്യാൻ കഴിയും.

AVR ആർക്കിടെക്ചറിലെ മെമ്മറി ഇടങ്ങൾ എല്ലാം ലീനിയർ, റെഗുലർ മെമ്മറി മാപ്പുകളാണ്.

സ്റ്റാറ്റസ് രജിസ്റ്ററിൽ ഒരു അധിക ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക ബിറ്റ് ഉപയോഗിച്ച് ഒരു ഫ്ലെക്സിബിൾ ഇന്ററപ്റ്റ് മൊഡ്യൂളിന് അതിന്റെ നിയന്ത്രണ രജിസ്റ്ററുകൾ ഐ / ഒ സ്പേസിൽ ഉണ്ട്. എല്ലാ തടസ്സങ്ങൾക്കും ഇന്ററപ്റ്റ് വെക്റ്റർ പട്ടികയിൽ പ്രത്യേക ഇന്ററപ്റ്റ് വെക്റ്റർ ഉണ്ട്. ഇന്ററപ്റ്റുകൾക്ക് അവരുടെ ഇന്ററപ്റ്റ് വെക്റ്റർ സ്ഥാനം അനുസരിച്ച് മുൻ‌ഗണനയുണ്ട്. ഇന്ററപ്റ്റ് വെക്റ്റർ വിലാസം കുറയുന്നു, ഉയർന്ന മുൻ‌ഗണന.

I/O മെമ്മറി സ്പേസിൽ CPU പെരിഫറൽ ഫംഗ്ഷനുകൾക്കായി കൺട്രോൾ രജിസ്റ്ററുകൾ, SPI, മറ്റ് I/O ഫംഗ്ഷനുകൾ എന്നിവയ്ക്കുള്ള 64 വിലാസങ്ങൾ അടങ്ങിയിരിക്കുന്നു. I/O മെമ്മറി നേരിട്ട് ആക്‌സസ് ചെയ്യാവുന്നതാണ്, അല്ലെങ്കിൽ രജിസ്റ്ററിനു ശേഷമുള്ള ഡാറ്റാ സ്പേസ് ലൊക്കേഷനുകൾ File, 0x20 - 0x5F.

ALU - അരിത്മെറ്റിക് ലോജിക് യൂണിറ്റ്

ഉയർന്ന പ്രകടനമുള്ള AVR ALU എല്ലാ 32 പൊതു ആവശ്യത്തിനുള്ള വർക്കിംഗ് രജിസ്റ്ററുകളുമായും നേരിട്ട് ബന്ധപ്പെട്ടിരിക്കുന്നു. ഒരൊറ്റ ക്ലോക്ക് സൈക്കിളിനുള്ളിൽ, പൊതുവായ ഉദ്ദേശ്യ രജിസ്റ്ററുകൾക്കിടയിലോ ഒരു രജിസ്റ്ററിനും ഉടനടിക്കും ഇടയിലുള്ള ഗണിത പ്രവർത്തനങ്ങൾ നടപ്പിലാക്കുന്നു. ALU പ്രവർത്തനങ്ങളെ മൂന്ന് പ്രധാന വിഭാഗങ്ങളായി തിരിച്ചിരിക്കുന്നു - അരിത്മെറ്റിക്, ലോജിക്കൽ, ബിറ്റ് ഫംഗ്ഷനുകൾ. വാസ്തുവിദ്യയുടെ ചില നടപ്പാക്കലുകൾ‌ ഒപ്പിട്ട / ഒപ്പിടാത്ത ഗുണനത്തെയും ഭിന്ന ഫോർമാറ്റിനെയും പിന്തുണയ്‌ക്കുന്ന ശക്തമായ ഒരു ഗുണിതവും നൽകുന്നു. വിശദമായ വിവരണത്തിനായി “നിർദ്ദേശ സെറ്റ്” വിഭാഗം കാണുക.

സ്റ്റാറ്റസ് രജിസ്റ്റർ

ഏറ്റവും സമീപകാലത്ത് നടപ്പിലാക്കിയ ഗണിത നിർദ്ദേശത്തിന്റെ ഫലത്തെക്കുറിച്ചുള്ള വിവരങ്ങൾ സ്റ്റാറ്റസ് രജിസ്റ്ററിൽ അടങ്ങിയിരിക്കുന്നു. സോപാധികമായ പ്രവർത്തനങ്ങൾ നടത്തുന്നതിന് പ്രോഗ്രാം ഫ്ലോയിൽ മാറ്റം വരുത്താൻ ഈ വിവരങ്ങൾ ഉപയോഗിക്കാം. ഇൻസ്ട്രക്ഷൻ സെറ്റ് റഫറൻസിൽ വ്യക്തമാക്കിയതുപോലെ എല്ലാ ALU പ്രവർത്തനങ്ങൾക്കും ശേഷം സ്റ്റാറ്റസ് രജിസ്റ്റർ അപ്‌ഡേറ്റുചെയ്യുന്നു. ഇത് മിക്ക കേസുകളിലും സമർപ്പിത താരതമ്യ നിർദ്ദേശങ്ങൾ ഉപയോഗിക്കേണ്ടതിന്റെ ആവശ്യകതയെ നീക്കംചെയ്യും, അതിന്റെ ഫലമായി വേഗതയേറിയതും കൂടുതൽ കോം‌പാക്റ്റ് കോഡും ലഭിക്കും.

ഒരു ഇന്ററപ്റ്റ് ദിനചര്യയിൽ പ്രവേശിക്കുമ്പോൾ സ്റ്റാറ്റസ് രജിസ്റ്റർ യാന്ത്രികമായി സംഭരിക്കില്ല, കൂടാതെ ഒരു ഇന്ററപ്റ്റിൽ നിന്ന് മടങ്ങുമ്പോൾ പുന ored സ്ഥാപിക്കുകയും ചെയ്യും. ഇത് സോഫ്റ്റ്വെയർ കൈകാര്യം ചെയ്യണം.

SREG - AVR സ്റ്റാറ്റസ് രജിസ്റ്റർ

AVR സ്റ്റാറ്റസ് രജിസ്റ്റർ - SREG - നിർവചിച്ചിരിക്കുന്നത്:

ബിറ്റ്	7	6	5	4	3	2	1	0
0x3F	I	T	H	S	V	N	Z	C	SREG
വായിക്കുക/എഴുതുക	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ബിറ്റ് 7 - ഞാൻ: ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക

ഇന്ററപ്റ്റുകൾ പ്രാപ്തമാക്കുന്നതിന് ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക ബിറ്റ് സജ്ജമാക്കിയിരിക്കണം. വ്യക്തിഗത ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കൽ നിയന്ത്രണം പ്രത്യേക നിയന്ത്രണ രജിസ്റ്ററുകളിൽ നടത്തുന്നു. ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക രജിസ്റ്റർ മായ്‌ച്ചാൽ, വ്യക്തിഗത ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കുന്ന ക്രമീകരണങ്ങളിൽ നിന്ന് സ്വതന്ത്രമായി തടസ്സങ്ങളൊന്നും പ്രവർത്തനക്ഷമമാക്കിയിട്ടില്ല. ഒരു തടസ്സം സംഭവിച്ചതിന് ശേഷം ഹാർഡ്‌വെയർ ഉപയോഗിച്ച് ഐ-ബിറ്റ് മായ്‌ക്കുന്നു, തുടർന്നുള്ള തടസ്സങ്ങൾ പ്രവർത്തനക്ഷമമാക്കുന്നതിന് RETI നിർദ്ദേശം ഇത് സജ്ജമാക്കുന്നു. ഇൻസ്ട്രക്ഷൻ സെറ്റ് റഫറൻസിൽ വിവരിച്ചിരിക്കുന്നതുപോലെ, എസ്‌ഐ, സി‌എൽ‌ഐ നിർദ്ദേശങ്ങൾ ഉപയോഗിച്ച് ഐ-ബിറ്റ് അപ്ലിക്കേഷൻ സജ്ജീകരിക്കാനും മായ്‌ക്കാനും കഴിയും.

ബിറ്റ് 6 - ടി: ബിറ്റ് കോപ്പി സ്റ്റോറേജ്

ബിറ്റ് കോപ്പി നിർദ്ദേശങ്ങൾ BLD (Bit LoaD), BST (Bit സ്റ്റോർ) എന്നിവ പ്രവർത്തിപ്പിക്കുന്ന ബിറ്റിന്റെ ഉറവിടമോ ലക്ഷ്യസ്ഥാനമോ ആയി T-bit ഉപയോഗിക്കുന്നു. രജിസ്റ്ററിലെ ഒരു രജിസ്റ്ററിൽ നിന്ന് കുറച്ച് File ബിഎസ്ടി നിർദ്ദേശപ്രകാരം ടിയിലേക്ക് പകർത്താം, കൂടാതെ ടിയിലെ ഒരു ബിറ്റ് രജിസ്റ്ററിലെ ഒരു രജിസ്റ്ററിൽ ഒരു ബിറ്റിലേക്ക് പകർത്താം. File BLD നിർദ്ദേശപ്രകാരം.

ബിറ്റ് 5 - എച്ച്: പകുതി കാരി ഫ്ലാഗ്

ചില ഗണിത പ്രവർത്തനങ്ങളിൽ ഹാഫ് കാരി ഫ്ലാഗ് എച്ച് സൂചിപ്പിക്കുന്നു. ബിസിഡി ഗണിതത്തിൽ ഹാഫ് കാരി ഉപയോഗപ്രദമാണ്. വിശദമായ വിവരങ്ങൾക്ക് “ഇൻസ്ട്രക്ഷൻ സെറ്റ് വിവരണം” കാണുക.

ബിറ്റ് 4 - എസ്: സൈൻ ബിറ്റ്, എസ് = എൻ ⊕ വി

എസ്-ബിറ്റ് എല്ലായ്‌പ്പോഴും എക്‌സ്‌ക്ലൂസീവ് അല്ലെങ്കിൽ നെഗറ്റീവ് ഫ്ലാഗ് എൻ, ടു കോംപ്ലിമെന്റ് ഓവർഫ്ലോ ഫ്ലാഗ് വി എന്നിവയ്ക്കിടയിലാണ്. വിശദമായ വിവരങ്ങൾക്ക് “ഇൻസ്ട്രക്ഷൻ സെറ്റ് വിവരണം” കാണുക.

ബിറ്റ് 3 - വി: രണ്ട് കോംപ്ലിമെന്റ് ഓവർഫ്ലോ ഫ്ലാഗ്

രണ്ട് കോംപ്ലിമെന്റ് ഓവർഫ്ലോ ഫ്ലാഗ് വി രണ്ട് പൂരക ഗണിതത്തെ പിന്തുണയ്ക്കുന്നു. വിശദമായ വിവരങ്ങൾക്ക് “ഇൻസ്ട്രക്ഷൻ സെറ്റ് വിവരണം” കാണുക.

ബിറ്റ് 2 - എൻ: നെഗറ്റീവ് ഫ്ലാഗ്

നെഗറ്റീവ് ഫ്ലാഗ് N ഒരു ഗണിത അല്ലെങ്കിൽ ലോജിക് പ്രവർത്തനത്തിലെ നെഗറ്റീവ് ഫലത്തെ സൂചിപ്പിക്കുന്നു. വിശദമായ വിവരങ്ങൾക്ക് “ഇൻസ്ട്രക്ഷൻ സെറ്റ് വിവരണം” കാണുക.

ബിറ്റ് 1 - ഇസെഡ്: സീറോ ഫ്ലാഗ്

ഒരു ഗണിത അല്ലെങ്കിൽ ലോജിക് പ്രവർത്തനത്തിലെ പൂജ്യം ഫലത്തെ സീറോ ഫ്ലാഗ് ഇസഡ് സൂചിപ്പിക്കുന്നു. വിശദമായ വിവരങ്ങൾക്ക് “ഇൻസ്ട്രക്ഷൻ സെറ്റ് വിവരണം” കാണുക.

ബിറ്റ് 0 - സി: ഫ്ലാഗ് വഹിക്കുക

കാരി ഫ്ലാഗ് സി ഒരു ഗണിത അല്ലെങ്കിൽ ലോജിക് പ്രവർത്തനത്തിലെ ഒരു കാരിയെ സൂചിപ്പിക്കുന്നു. വിശദമായ വിവരങ്ങൾക്ക് “ഇൻസ്ട്രക്ഷൻ സെറ്റ് വിവരണം” കാണുക.

പൊതു ഉദ്ദേശ്യ രജിസ്റ്റർ File

രജിസ്റ്റർ File AVR മെച്ചപ്പെടുത്തിയ RISC നിർദ്ദേശ സെറ്റിനായി ഒപ്റ്റിമൈസ് ചെയ്തിരിക്കുന്നു. ആവശ്യമായ പ്രകടനവും വഴക്കവും കൈവരിക്കുന്നതിന്, ഇനിപ്പറയുന്ന ഇൻപുട്ട്/outputട്ട്പുട്ട് സ്കീമുകൾ രജിസ്റ്റർ പിന്തുണയ്ക്കുന്നു File:

ഒരു 8-ബിറ്റ് output ട്ട്‌പുട്ട് ഓപ്പറന്റും ഒരു 8-ബിറ്റ് ഫല ഇൻപുട്ടും

രണ്ട് 8-ബിറ്റ് output ട്ട്‌പുട്ട് ഓപ്പറാൻഡുകളും ഒരു 8-ബിറ്റ് ഫല ഇൻപുട്ടും

രണ്ട് 8-ബിറ്റ് output ട്ട്‌പുട്ട് ഓപ്പറാൻഡുകളും ഒരു 16-ബിറ്റ് ഫല ഇൻപുട്ടും

ഒരു 16-ബിറ്റ് output ട്ട്‌പുട്ട് ഓപ്പറന്റും ഒരു 16-ബിറ്റ് ഫല ഇൻപുട്ടും

ചിത്രം 4-2 സിപിയുവിലെ 32 പൊതു ആവശ്യത്തിനുള്ള വർക്കിംഗ് രജിസ്റ്ററുകളുടെ ഘടന കാണിക്കുന്നു.

ൽ കാണിച്ചിരിക്കുന്നത് പോലെ ചിത്രം 4-2, ഓരോ രജിസ്റ്ററിനും ഒരു ഡാറ്റ മെമ്മറി വിലാസം നൽകിയിട്ടുണ്ട്, അവ ഉപയോക്തൃ ഡാറ്റാ സ്‌പെയ്‌സിന്റെ ആദ്യ 32 ലൊക്കേഷനുകളിലേക്ക് നേരിട്ട് മാപ്പ് ചെയ്യുന്നു. SRAM ലൊക്കേഷനുകളായി ഭൗതികമായി നടപ്പിലാക്കിയിട്ടില്ലെങ്കിലും, ഈ മെമ്മറി ഓർഗനൈസേഷൻ രജിസ്റ്ററുകളുടെ ആക്‌സസ്സിൽ വലിയ വഴക്കം നൽകുന്നു, കാരണം X-, Y-, Z- പോയിന്റർ രജിസ്റ്ററുകൾ ഇൻഡെക്‌സ് ചെയ്യാൻ കഴിയും. file.രജിസ്റ്ററിൽ പ്രവർത്തിക്കുന്ന മിക്ക നിർദ്ദേശങ്ങളും File എല്ലാ രജിസ്റ്ററുകളിലേക്കും നേരിട്ട് ആക്‌സസ് ഉണ്ട്, അവയിൽ മിക്കതും സൈക്കിൾ സൈക്കിൾ നിർദ്ദേശങ്ങളാണ്.

എക്സ്-രജിസ്റ്റർ, വൈ-രജിസ്റ്റർ, ഇസഡ്-രജിസ്റ്റർ

R26..R31 രജിസ്റ്ററുകൾ‌ക്ക് അവരുടെ പൊതു ആവശ്യങ്ങൾ‌ക്കായി ചില അധിക പ്രവർ‌ത്തനങ്ങളുണ്ട്. ഡാറ്റാ സ്ഥലത്തെ പരോക്ഷമായി അഭിസംബോധന ചെയ്യുന്നതിനുള്ള 16-ബിറ്റ് വിലാസ പോയിന്ററുകളാണ് ഈ രജിസ്റ്ററുകൾ. X, Y, Z എന്നീ മൂന്ന് പരോക്ഷ വിലാസ രജിസ്റ്ററുകൾ വിവരിച്ചിരിക്കുന്നതുപോലെ നിർവചിച്ചിരിക്കുന്നു ചിത്രം 4-3.

വ്യത്യസ്ത വിലാസ മോഡുകളിൽ ഈ വിലാസ രജിസ്റ്ററുകൾക്ക് നിശ്ചിത സ്ഥാനചലനം, യാന്ത്രിക വർദ്ധനവ്, യാന്ത്രിക കുറവ് എന്നിവയുണ്ട് (വിശദാംശങ്ങൾക്കായി നിർദ്ദേശ സെറ്റ് റഫറൻസ് കാണുക).

സ്റ്റാക്ക് പോയിന്റർ

താൽക്കാലിക ഡാറ്റ സംഭരിക്കുന്നതിനും പ്രാദേശിക വേരിയബിളുകൾ സംഭരിക്കുന്നതിനും തടസ്സങ്ങൾക്കും സബ്റൂട്ടീൻ കോളുകൾക്കും ശേഷം റിട്ടേൺ വിലാസങ്ങൾ സംഭരിക്കുന്നതിനും സ്റ്റാക്ക് പ്രധാനമായും ഉപയോഗിക്കുന്നു. സ്റ്റാക്ക് പോയിന്റർ രജിസ്റ്റർ എല്ലായ്പ്പോഴും സ്റ്റാക്കിന്റെ മുകളിലേക്ക് പോയിന്റുചെയ്യുന്നു. ഉയർന്ന മെമ്മറി സ്ഥാനങ്ങളിൽ നിന്ന് താഴ്ന്ന മെമ്മറി സ്ഥാനങ്ങളിലേക്ക് വളരുന്നതിനാണ് സ്റ്റാക്ക് നടപ്പിലാക്കുന്നത് എന്നത് ശ്രദ്ധിക്കുക. ഒരു സ്റ്റാക്ക് പുഷ് കമാൻഡ് സ്റ്റാക്ക് പോയിന്റർ കുറയ്ക്കുന്നു എന്നാണ് ഇത് സൂചിപ്പിക്കുന്നത്.

സബ്റൂട്ടീൻ, ഇന്ററപ്റ്റ് സ്റ്റാക്കുകൾ സ്ഥിതിചെയ്യുന്ന ഡാറ്റാ SRAM സ്റ്റാക്ക് ഏരിയയിലേക്ക് സ്റ്റാക്ക് പോയിന്റർ ചൂണ്ടിക്കാണിക്കുന്നു. ഏതെങ്കിലും സബ്റൂട്ടീൻ കോളുകൾ എക്സിക്യൂട്ട് ചെയ്യുന്നതിനോ അല്ലെങ്കിൽ ഇന്റർ റപ്റ്റുകൾ പ്രാപ്തമാക്കുന്നതിനോ മുമ്പായി SRAM ഡാറ്റയിലെ ഈ സ്റ്റാക്ക് സ്പേസ് പ്രോഗ്രാം നിർവചിക്കേണ്ടതുണ്ട്. 0x60 ന് മുകളിൽ പോയിന്റുചെയ്യുന്നതിന് സ്റ്റാക്ക് പോയിന്റർ സജ്ജമാക്കിയിരിക്കണം. പുഷ് നിർദ്ദേശം ഉപയോഗിച്ച് ഡാറ്റ സ്റ്റാക്കിലേക്ക് തള്ളുമ്പോൾ സ്റ്റാക്ക് പോയിന്റർ ഒരെണ്ണം കുറയുന്നു, കൂടാതെ റിട്ടേൺ വിലാസം സബ്റൂട്ടീൻ കോൾ അല്ലെങ്കിൽ ഇന്ററപ്റ്റ് ഉപയോഗിച്ച് സ്റ്റാക്കിലേക്ക് തള്ളുമ്പോൾ അത് രണ്ടായി കുറയുന്നു. പി‌ഒ‌പി നിർദ്ദേശം ഉപയോഗിച്ച് സ്റ്റാക്കിൽ നിന്ന് ഡാറ്റ പോപ്പ് ചെയ്യുമ്പോൾ സ്റ്റാക്ക് പോയിന്റർ ഒരെണ്ണം വർദ്ധിപ്പിക്കും, കൂടാതെ സബ്റൂട്ടീൻ ആർ‌ഇടിയിൽ നിന്ന് മടങ്ങിയെത്തുകയോ അല്ലെങ്കിൽ ഇന്ററപ്റ്റ് ആർ‌ടി‌ഐയിൽ നിന്ന് മടങ്ങുകയോ ചെയ്തുകൊണ്ട് സ്റ്റാക്കിൽ നിന്ന് ഡാറ്റ പോപ്പ് ചെയ്യുമ്പോൾ ഇത് രണ്ടായി വർദ്ധിക്കും.

ഐ / ഒ സ്ഥലത്ത് രണ്ട് 8-ബിറ്റ് രജിസ്റ്ററുകളായി AVR സ്റ്റാക്ക് പോയിന്റർ നടപ്പിലാക്കുന്നു. യഥാർത്ഥത്തിൽ ഉപയോഗിക്കുന്ന ബിറ്റുകളുടെ എണ്ണം നടപ്പാക്കലിനെ ആശ്രയിച്ചിരിക്കുന്നു. എവി‌ആർ‌ ആർക്കിടെക്ചറിൻറെ ചില നടപ്പാക്കലുകളിലെ ഡാറ്റാ സ്പേസ് വളരെ ചെറുതാണെന്നത് ശ്രദ്ധിക്കുക, എസ്‌പി‌എൽ മാത്രമേ ആവശ്യമുള്ളൂ. ഈ സാഹചര്യത്തിൽ, SPH രജിസ്റ്റർ നിലവിലില്ല.

SPH, SPL - സ്റ്റാക്ക് പോയിന്റർ രജിസ്റ്റർ

ബിറ്റ്	15	14	13	12	11	10	9	8
0x3E	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	എസ്പിഎച്ച്
0x3D	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	എസ്പിഎൽ
	7	6	5	4	3	2	1	0
വായിക്കുക/എഴുതുക	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
വായിക്കുക/എഴുതുക	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്
പ്രാരംഭ മൂല്യം	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്	റാമെൻഡ്

നിർദ്ദേശ നിർവ്വഹണ സമയം

പ്രബോധന നിർവ്വഹണത്തിനുള്ള പൊതുവായ ആക്സസ് ടൈമിംഗ് ആശയങ്ങൾ ഈ വിഭാഗം വിവരിക്കുന്നു. ചിപ്പിനായി തിരഞ്ഞെടുത്ത ക്ലോക്ക് ഉറവിടത്തിൽ നിന്ന് നേരിട്ട് സൃഷ്ടിച്ച സിപിയു ക്ലോക്ക് clkCPU ആണ് AVR സിപിയു നയിക്കുന്നത്. ആന്തരിക ക്ലോക്ക് ഡിവിഷൻ ഉപയോഗിക്കുന്നില്ല.

ചിത്രം 4-4 ഹാർവാർഡ് ആർക്കിടെക്ചറും ഫാസ്റ്റ് ആക്സസ് രജിസ്റ്ററും പ്രവർത്തനക്ഷമമാക്കിയ സമാന്തര നിർദ്ദേശ ഫെറ്റുകളും നിർദ്ദേശ നിർവ്വഹണങ്ങളും കാണിക്കുന്നു File ആശയം. ഓരോ മെഗാഹെർട്സിനും 1 MIPS വരെ ലഭിക്കുന്ന അടിസ്ഥാന പൈപ്പ് ലൈനിംഗ് ആശയമാണിത്, ഓരോ ചെലവിനും ഓരോ ക്ലോക്കിനും ഓരോ പവർ യൂണിറ്റിനും ഫംഗ്‌ഷനുകൾക്കും അനുയോജ്യമായ സവിശേഷ ഫലങ്ങൾ.

ചിത്രം 4-5. സിംഗിൾ സൈക്കിൾ ALU ഓപ്പറേഷൻ

ഹാൻഡ്‌ലിംഗ് പുന et സജ്ജമാക്കുക, തടസ്സപ്പെടുത്തുക

AVR നിരവധി വ്യത്യസ്ത ഇന്ററപ്റ്റ് ഉറവിടങ്ങൾ നൽകുന്നു. ഈ തടസ്സങ്ങൾക്കും പ്രത്യേക റീസെറ്റ് വെക്ടറിനും പ്രോഗ്രാം മെമ്മറി സ്ഥലത്ത് പ്രത്യേക പ്രോഗ്രാം വെക്റ്റർ ഉണ്ട്. എല്ലാ തടസ്സങ്ങൾക്കും വ്യക്തിഗത പ്രാപ്ത ബിറ്റുകൾ നൽകിയിട്ടുണ്ട്, അവ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുന്നതിനായി സ്റ്റാറ്റസ് രജിസ്റ്ററിലെ ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക ബിറ്റിനൊപ്പം ലോജിക് ഒന്ന് എഴുതണം.

പ്രോഗ്രാം മെമ്മറി സ്‌പെയ്‌സിലെ ഏറ്റവും കുറഞ്ഞ വിലാസങ്ങൾ സ്ഥിരസ്ഥിതിയായി റീസെറ്റ്, ഇന്ററപ്റ്റ് വെക്ടറുകൾ എന്ന് നിർവചിക്കപ്പെടുന്നു. വെക്റ്ററുകളുടെ പൂർണ്ണമായ ലിസ്റ്റ് ഇതിൽ കാണിച്ചിരിക്കുന്നു പേജ് 48 ലെ “തടസ്സപ്പെടുത്തുന്നു”. വ്യത്യസ്ത തടസ്സങ്ങളുടെ മുൻ‌ഗണന നിലകളും പട്ടിക നിർണ്ണയിക്കുന്നു. വിലാസം താഴ്ന്നത് മുൻ‌ഗണന നിലയാണ്. RESET ന് ഏറ്റവും ഉയർന്ന മുൻ‌ഗണനയുണ്ട്, അടുത്തത് INT0 ആണ് - ബാഹ്യ ഇന്ററപ്റ്റ് അഭ്യർത്ഥന 0.

ഒരു തടസ്സം സംഭവിക്കുമ്പോൾ, ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക ഐ-ബിറ്റ് മായ്‌ക്കുകയും എല്ലാ തടസ്സങ്ങളും പ്രവർത്തനരഹിതമാക്കുകയും ചെയ്യുന്നു. നെസ്റ്റഡ് ഇന്ററപ്റ്റുകൾ പ്രാപ്തമാക്കുന്നതിന് ഉപയോക്താവിന് സോഫ്റ്റ് വെയർ ഐ-ബിറ്റിലേക്ക് ലോജിക് ഒന്ന് എഴുതാൻ കഴിയും. പ്രവർത്തനക്ഷമമാക്കിയ എല്ലാ തടസ്സങ്ങൾക്കും നിലവിലെ ഇന്ററപ്റ്റ് ദിനചര്യയെ തടസ്സപ്പെടുത്താൻ കഴിയും. ഇന്ററപ്റ്റ് നിർദ്ദേശത്തിൽ നിന്നുള്ള ഒരു റിട്ടേൺ - RETI - എക്സിക്യൂട്ട് ചെയ്യുമ്പോൾ ഐ-ബിറ്റ് യാന്ത്രികമായി സജ്ജമാക്കും.

അടിസ്ഥാനപരമായി രണ്ട് തരം തടസ്സങ്ങൾ ഉണ്ട്. ഇന്ററപ്റ്റ് ഫ്ലാഗ് സജ്ജീകരിക്കുന്ന ഒരു ഇവന്റാണ് ആദ്യ തരം പ്രവർത്തനക്ഷമമാക്കുന്നത്. ഈ തടസ്സങ്ങൾക്കായി, ഇന്ററപ്റ്റ് കൈകാര്യം ചെയ്യൽ പതിവ് നടപ്പിലാക്കുന്നതിനായി പ്രോഗ്രാം ക er ണ്ടർ യഥാർത്ഥ ഇന്ററപ്റ്റ് വെക്ടറിലേക്ക് വെക്റ്റർ ചെയ്യുന്നു, കൂടാതെ ഹാർഡ്‌വെയർ അനുബന്ധ ഇന്ററപ്റ്റ് ഫ്ലാഗ് മായ്‌ക്കുന്നു. മായ്‌ക്കേണ്ട ഫ്ലാഗ് ബിറ്റ് സ്ഥാനത്തേക്ക് (കളിലേക്ക്) ഒരു ലോജിക് ഒന്ന് എഴുതിക്കൊണ്ട് ഇന്ററപ്റ്റ് ഫ്ലാഗുകൾ മായ്‌ക്കാനും കഴിയും. അനുബന്ധ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കൽ ബിറ്റ് മായ്‌ക്കുമ്പോൾ ഒരു തടസ്സമുണ്ടായാൽ, ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാകുന്നതുവരെ ഇന്ററപ്റ്റ് ഫ്ലാഗ് സജ്ജമാക്കുകയും ഓർമ്മിക്കുകയും ചെയ്യും, അല്ലെങ്കിൽ സോഫ്റ്റ്വെയർ ഉപയോഗിച്ച് ഫ്ലാഗ് മായ്‌ക്കും. അതുപോലെ, ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക ബിറ്റ് മായ്‌ക്കുമ്പോൾ ഒന്നോ അതിലധികമോ ഇന്ററപ്റ്റ് അവസ്ഥകൾ സംഭവിക്കുകയാണെങ്കിൽ, ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക ബിറ്റ് സജ്ജീകരിക്കുന്നതുവരെ അനുബന്ധ ഇന്ററപ്റ്റ് ഫ്ലാഗ് (കൾ) സജ്ജമാക്കുകയും ഓർമ്മിക്കുകയും ചെയ്യും, തുടർന്ന് മുൻ‌ഗണനാക്രമത്തിൽ അത് നടപ്പിലാക്കും.

ഇന്ററപ്റ്റ് അവസ്ഥ നിലനിൽക്കുന്നിടത്തോളം രണ്ടാമത്തെ തരം തടസ്സങ്ങൾ പ്രവർത്തനക്ഷമമാക്കും. ഈ തടസ്സങ്ങൾക്ക് ആവശ്യമില്ല - പ്രധാനമായും ഇന്ററപ്റ്റ് ഫ്ലാഗുകൾ ഇല്ല. ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കുന്നതിന് മുമ്പ് ഇന്ററപ്റ്റ് അവസ്ഥ അപ്രത്യക്ഷമായാൽ, ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാകില്ല.

AVR ഒരു ഇന്ററപ്റ്റിൽ നിന്ന് പുറത്തുകടക്കുമ്പോൾ, അത് എല്ലായ്പ്പോഴും പ്രധാന പ്രോഗ്രാമിലേക്ക് മടങ്ങുകയും തീർപ്പുകൽപ്പിക്കാത്ത ഏതെങ്കിലും തടസ്സം നൽകുന്നതിനുമുമ്പ് ഒരു നിർദ്ദേശം കൂടി നടപ്പിലാക്കുകയും ചെയ്യും.

ഒരു ഇന്ററപ്റ്റ് ദിനചര്യയിൽ പ്രവേശിക്കുമ്പോൾ സ്റ്റാറ്റസ് രജിസ്റ്റർ യാന്ത്രികമായി സംഭരിക്കില്ല, അല്ലെങ്കിൽ ഒരു ഇന്ററപ്റ്റ് ദിനചര്യയിൽ നിന്ന് മടങ്ങുമ്പോൾ പുന ored സ്ഥാപിക്കുകയില്ല. ഇത് സോഫ്റ്റ്വെയർ കൈകാര്യം ചെയ്യണം.

തടസ്സങ്ങൾ പ്രവർത്തനരഹിതമാക്കാൻ CLI നിർദ്ദേശം ഉപയോഗിക്കുമ്പോൾ, തടസ്സങ്ങൾ ഉടനടി പ്രവർത്തനരഹിതമാക്കും. CLI നിർദ്ദേശങ്ങൾക്കൊപ്പം ഒരേസമയം സംഭവിച്ചാലും, CLI നിർദ്ദേശത്തിന് ശേഷം ഒരു തടസ്സവും നടപ്പിലാക്കില്ല. താഴെ പറയുന്ന മുൻampസമയബന്ധിതമായ EEPROM റൈറ്റിംഗ് ക്രമത്തിൽ തടസ്സങ്ങൾ ഒഴിവാക്കാൻ ഇത് എങ്ങനെ ഉപയോഗിക്കാമെന്ന് le കാണിക്കുന്നു.

അസംബ്ലി കോഡ് എക്സിample

r16-ൽ, SREG; SREG മൂല്യം സംഭരിക്കുക

cli ; സമയബന്ധിതമായ ക്രമത്തിൽ തടസ്സങ്ങൾ പ്രവർത്തനരഹിതമാക്കുക

sbi EECR, EEMPE ; EEPROM എഴുത്ത് ആരംഭിക്കുക

sbi EECR, EEPE

പുറത്ത് SREG, r16 ; SREG മൂല്യം പുനഃസ്ഥാപിക്കുക (I-bit)

സി കോഡ് Example

ചാർ cSREG;

cSREG = SREG; /* SREG മൂല്യം സംഭരിക്കുക */

/* സമയബന്ധിതമായ ക്രമത്തിൽ തടസ്സങ്ങൾ പ്രവർത്തനരഹിതമാക്കുക */

_CLI ();

EECR |= (1<

EECR | = (1 <

SREG = cSREG; /* SREG മൂല്യം പുനഃസ്ഥാപിക്കുക (I-bit) */

തടസ്സങ്ങൾ പ്രവർത്തനക്ഷമമാക്കാൻ SEI നിർദ്ദേശം ഉപയോഗിക്കുമ്പോൾ, ഈ മുൻപിൽ കാണിച്ചിരിക്കുന്നതുപോലെ, എന്തെങ്കിലും തടസ്സങ്ങൾ ഉണ്ടാകുന്നതിനുമുമ്പ് SEI- യ്ക്ക് ശേഷമുള്ള നിർദ്ദേശം നടപ്പിലാക്കും.ample.

അസംബ്ലി കോഡ് എക്സിample

സെയ് ; ഗ്ലോബൽ ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കുക

ഉറക്കം; ഉറക്കത്തിലേക്ക് പ്രവേശിക്കുക, തടസ്സത്തിനായി കാത്തിരിക്കുക

; കുറിപ്പ്: തീർപ്പാക്കാത്തതിന് മുമ്പ് ഉറക്കത്തിലേക്ക് പ്രവേശിക്കും

; ഇന്ററപ്റ്റ് (കൾ)

സി കോഡ് Example

_SEI(); /* ആഗോള തടസ്സം പ്രവർത്തനക്ഷമമാക്കുക */

_ഉറക്കം(); /* ഉറക്കത്തിലേക്ക് പ്രവേശിക്കുക, തടസ്സത്തിനായി കാത്തിരിക്കുന്നു */

/ * കുറിപ്പ്: തീർപ്പാക്കാത്ത ഏതെങ്കിലും തടസ്സങ്ങൾക്ക് മുമ്പ് ഉറക്കത്തിലേക്ക് പ്രവേശിക്കും * /

പ്രതികരണ സമയം തടസ്സപ്പെടുത്തുക

പ്രവർത്തനക്ഷമമാക്കിയ എല്ലാ AVR ഇന്ററപ്റ്റുകൾക്കുമായുള്ള ഇന്ററപ്റ്റ് എക്സിക്യൂഷൻ പ്രതികരണം കുറഞ്ഞത് നാല് ക്ലോക്ക് സൈക്കിളുകളാണ്. നാല് ക്ലോക്ക് സൈക്കിളുകൾക്ക് ശേഷം യഥാർത്ഥ ഇന്ററപ്റ്റ് കൈകാര്യം ചെയ്യൽ ദിനചര്യയ്ക്കുള്ള പ്രോഗ്രാം വെക്ടർ വിലാസം നടപ്പിലാക്കുന്നു. ഈ നാല് ക്ലോക്ക് സൈക്കിൾ കാലയളവിൽ, പ്രോഗ്രാം ക er ണ്ടർ സ്റ്റാക്കിലേക്ക് നീക്കുന്നു. വെക്റ്റർ സാധാരണയായി ഇന്ററപ്റ്റ് ദിനചര്യയിലേക്കുള്ള ഒരു കുതിപ്പാണ്, ഈ ജമ്പ് മൂന്ന് ക്ലോക്ക് സൈക്കിളുകൾ എടുക്കും. ഒരു മൾട്ടി-സൈക്കിൾ നിർദ്ദേശം നടപ്പിലാക്കുമ്പോൾ ഒരു തടസ്സം സംഭവിക്കുകയാണെങ്കിൽ, ഇന്ററപ്റ്റ് നൽകുന്നതിനുമുമ്പ് ഈ നിർദ്ദേശം പൂർത്തിയാക്കുന്നു. MCU സ്ലീപ്പ് മോഡിലായിരിക്കുമ്പോൾ ഒരു തടസ്സം സംഭവിക്കുകയാണെങ്കിൽ, ഇന്ററപ്റ്റ് എക്സിക്യൂഷൻ പ്രതികരണ സമയം നാല് ക്ലോക്ക് സൈക്കിളുകൾ വർദ്ധിപ്പിക്കുന്നു. തിരഞ്ഞെടുത്ത സ്ലീപ്പ് മോഡിൽ നിന്നുള്ള ആരംഭ സമയത്തിന് പുറമേ ഈ വർദ്ധനവ് വരുന്നു.

ഒരു ഇന്ററപ്റ്റ് ഹാൻഡ്‌ലിംഗ് ദിനചര്യയിൽ നിന്നുള്ള തിരിച്ചുവരവിന് നാല് ക്ലോക്ക് സൈക്കിളുകൾ ആവശ്യമാണ്. ഈ നാല് ക്ലോക്ക് സൈക്കിളുകളിൽ, പ്രോഗ്രാം ക er ണ്ടർ (രണ്ട് ബൈറ്റുകൾ) സ്റ്റാക്കിൽ നിന്ന് തിരികെ പോപ്പ് ചെയ്യുന്നു, സ്റ്റാക്ക് പോയിന്റർ രണ്ടായി വർദ്ധിപ്പിക്കുന്നു, കൂടാതെ SREG ലെ ഐ-ബിറ്റ് സജ്ജമാക്കി.

AVR മെമ്മറികൾ

ഈ വിഭാഗം ATtiny25 / 45/85 ലെ വ്യത്യസ്ത ഓർമ്മകൾ വിവരിക്കുന്നു. എവിആർ ആർക്കിടെക്ചറിന് രണ്ട് പ്രധാന മെമ്മറി ഇടങ്ങളുണ്ട്, ഡാറ്റ മെമ്മറി, പ്രോഗ്രാം മെമ്മറി സ്പേസ്. കൂടാതെ, ഡാറ്റാ സംഭരണത്തിനായി ATtiny25 / 45/85 ഒരു EEPROM മെമ്മറി അവതരിപ്പിക്കുന്നു. മൂന്ന് മെമ്മറി ഇടങ്ങളും രേഖീയവും പതിവുമാണ്.

ഇൻ-സിസ്റ്റം റീ-പ്രോഗ്രാം ചെയ്യാവുന്ന ഫ്ലാഷ് പ്രോഗ്രാം മെമ്മറി

ATtiny25 / 45/85 ൽ 2/4/8K ബൈറ്റുകൾ അടങ്ങിയിരിക്കുന്നു. പ്രോഗ്രാം സ്റ്റോർ-എജിനായി ഓൺ-ചിപ്പ് ഇൻ-സിസ്റ്റം റിപ്രോഗ്രാമബിൾ ഫ്ലാഷ് മെമ്മറി. എല്ലാ AVR നിർദ്ദേശങ്ങളും 16 അല്ലെങ്കിൽ 32 ബിറ്റുകൾ വീതിയുള്ളതിനാൽ, ഫ്ലാഷ് 1024/2048/4096 x 16 ആയി ക്രമീകരിച്ചിരിക്കുന്നു.

ഫ്ലാഷ് മെമ്മറിക്ക് കുറഞ്ഞത് 10,000 റൈറ്റ് / മായ്ക്കൽ സൈക്കിളുകളുടെ സഹിഷ്ണുതയുണ്ട്. ATtiny25 / 45/85 പ്രോഗ്രാം ക er ണ്ടർ (പിസി) 10/11/12 ബിറ്റ് വീതിയുള്ളതിനാൽ 1024/2048/4096 പ്രോഗ്രാം മെമ്മറി ലൊക്കേഷനുകളെ അഭിസംബോധന ചെയ്യുന്നു. “മെമ്മറി പ്രോഗ്രാം- പേജ് 147 ൽ എസ്‌പി‌ഐ പിൻ‌സ് ഉപയോഗിച്ച് ഫ്ലാഷ് ഡാറ്റ സീരിയൽ‌ ഡ download ൺ‌ലോഡിനെക്കുറിച്ചുള്ള വിശദമായ വിവരണം അടങ്ങിയിരിക്കുന്നു.

പ്രോഗ്രാം മെമ്മറി വിലാസ ഇടത്തിൽ സ്ഥിരമായ പട്ടികകൾ അനുവദിക്കാം (എൽപിഎം - പ്രോഗ്രാം മെമ്മറി നിർദ്ദേശ വിവരണം കാണുക).

ചിത്രം 5-1. പ്രോഗ്രാം മെമ്മറി മാപ്പ്

SRAM ഡാറ്റ മെമ്മറി

ചിത്രം 5-2 ATtiny25 / 45/85 SRAM മെമ്മറി എങ്ങനെ ഓർഗനൈസുചെയ്‌തുവെന്ന് കാണിക്കുന്നു.

താഴെയുള്ള 224/352/607 ഡാറ്റ മെമ്മറി ലൊക്കേഷനുകൾ രജിസ്റ്ററിനെ അഭിസംബോധന ചെയ്യുന്നു File, I/O മെമ്മറിയും ആന്തരിക ഡാറ്റ SRAM ഉം. ആദ്യത്തെ 32 സ്ഥലങ്ങൾ രജിസ്റ്ററിനെ അഭിസംബോധന ചെയ്യുന്നു File, അടുത്ത 64 ലൊക്കേഷനുകൾ സാധാരണ I/O മെമ്മറി, അവസാന 128/256/512 ലൊക്കേഷനുകൾ ആന്തരിക ഡാറ്റ SRAM എന്നിവയെ അഭിസംബോധന ചെയ്യുന്നു.

ഡാറ്റ മെമ്മറി കവറിനുള്ള അഞ്ച് വ്യത്യസ്ത വിലാസ മോഡുകൾ: ഡയറക്ട്, ഡിസ്‌പ്ലേസ്‌മെന്റിനൊപ്പം പരോക്ഷം, പരോക്ഷം, പ്രീ-ഡിക്രിമെന്റിനൊപ്പം പരോക്ഷം, പോസ്റ്റ്-ഇൻക്രിമെന്റിനൊപ്പം പരോക്ഷം. രജിസ്റ്ററിൽ File, R26 മുതൽ R31 വരെയുള്ള രജിസ്‌ട്രേഷനുകളിൽ പരോക്ഷ വിലാസ പോയിന്റർ രജിസ്റ്ററുകൾ ഫീച്ചർ ചെയ്യുന്നു.

നേരിട്ടുള്ള വിലാസം മുഴുവൻ ഡാറ്റാ സ്ഥലത്തും എത്തുന്നു.

Y- അല്ലെങ്കിൽ Z- രജിസ്റ്റർ നൽകിയ അടിസ്ഥാന വിലാസത്തിൽ നിന്ന് 63 വിലാസ സ്ഥാനങ്ങളിൽ പരോക്ഷ വിത്ത് ഡിസ്പ്ലേസ്മെന്റ് മോഡ് എത്തുന്നു.

ഓട്ടോമാറ്റിക് പ്രീ-ഡിക്മെൻറ്, പോസ്റ്റ് ഇൻക്രിമെന്റ് എന്നിവ ഉപയോഗിച്ച് രജിസ്റ്റർ പരോക്ഷ വിലാസ മോഡുകൾ ഉപയോഗിക്കുമ്പോൾ, വിലാസ രജിസ്റ്ററുകൾ എക്സ്, വൈ, ഇസെഡ് കുറയ്ക്കുകയോ വർദ്ധിപ്പിക്കുകയോ ചെയ്യുന്നു.

ATtiny32/64/128-ലെ 256 ജനറൽ പർപ്പസ് വർക്കിംഗ് രജിസ്റ്ററുകൾ, 512 I/O രജിസ്റ്ററുകൾ, 25/45/85 ബൈറ്റ് ഇന്റേണൽ ഡാറ്റ SRAM എന്നിവയെല്ലാം ഈ അഡ്രസിംഗ് മോഡുകളിലൂടെ ആക്‌സസ് ചെയ്യാവുന്നതാണ്. രജിസ്റ്റർ File ൽ വിവരിച്ചിരിക്കുന്നു "ജെൻ- എറൽ പർപ്പസ് രജിസ്റ്റർ File” പേജ് 10 ൽ.

ചിത്രം 5-2. ഡാറ്റ മെമ്മറി മാപ്പ്

ഡാറ്റ മെമ്മറി ആക്സസ് സമയങ്ങൾ

ഇന്റേണൽ മെമ്മറി ആക്‌സസിനായുള്ള പൊതുവായ ആക്‌സസ് ടൈമിംഗ് ആശയങ്ങൾ ഈ വിഭാഗം വിവരിക്കുന്നു. ആന്തരിക ഡാറ്റ SRAM ആക്സസ് വിവരിച്ചിരിക്കുന്നതുപോലെ രണ്ട് clkCPU സൈക്കിളുകളിലാണ് നടത്തുന്നത് ചിത്രം 5-3.

ചിത്രം 5-3. ഓൺ-ചിപ്പ് ഡാറ്റ SRAM ആക്സസ് സൈക്കിളുകൾ EEPROM ഡാറ്റ മെമ്മറി

ATtiny25 / 45/85 ൽ 128/256/512 ബൈറ്റുകൾ ഡാറ്റ EEPROM മെമ്മറി അടങ്ങിയിരിക്കുന്നു. ഇത് ഒരു പ്രത്യേക ഡാറ്റാ സ്‌പെയ്‌സായി ക്രമീകരിച്ചിരിക്കുന്നു, അതിൽ ഒറ്റ ബൈറ്റുകൾ വായിക്കാനും എഴുതാനും കഴിയും. കുറഞ്ഞത് 100,000 റൈറ്റ് / മായ്ക്കൽ ചക്രങ്ങളുടെ സഹിഷ്ണുത EEPROM ന് ഉണ്ട്. EEPROM ഉം CPU ഉം തമ്മിലുള്ള ആക്സസ് ഇനിപ്പറയുന്നവയിൽ വിശദീകരിച്ചിരിക്കുന്നു, EEPROM വിലാസ രജിസ്റ്ററുകൾ, EEPROM ഡാറ്റ രജിസ്റ്റർ, EEPROM നിയന്ത്രണ രജിസ്റ്റർ എന്നിവ വ്യക്തമാക്കുന്നു. വിശദാംശങ്ങൾക്ക് കാണുക പേജ് 151 ലെ “സീരിയൽ ഡൗൺലോഡിംഗ്”.

EEPROM ആക്സസ് വായിക്കുക / എഴുതുക

ഐപ്രോം ആക്സസ് രജിസ്റ്ററുകൾ ഐ / ഒ സ്ഥലത്ത് ആക്സസ് ചെയ്യാൻ കഴിയും.

EEPROM നായുള്ള റൈറ്റ് ആക്സസ് സമയം നൽകിയിരിക്കുന്നു പേജ് 5 ലെ പട്ടിക 1-21. എന്നിരുന്നാലും, ഒരു സെൽഫ്-ടൈമിംഗ് ഫംഗ്‌ഷൻ, അടുത്ത ബൈറ്റ് എപ്പോൾ എഴുതാനാകുമെന്ന് കണ്ടെത്താൻ ഉപയോക്തൃ സോഫ്റ്റ്‌വെയറിനെ അനുവദിക്കുന്നു. ഉപയോക്തൃ കോഡിൽ EEPROM എഴുതുന്ന നിർദ്ദേശങ്ങൾ അടങ്ങിയിട്ടുണ്ടെങ്കിൽ, ചില മുൻകരുതലുകൾ എടുക്കേണ്ടതാണ്. കനത്തിൽ ഫിൽട്ടർ ചെയ്ത പവർ സപ്ലൈകളിൽ, VCC സാവധാനത്തിൽ ഉയരുകയോ വീഴുകയോ ചെയ്യാം

പവർ-അപ്പ്/ഡൗൺ. ഇത് ഒരു നിശ്ചിത സമയത്തേക്ക് ഉപകരണം ഒരു വോളിയത്തിൽ പ്രവർത്തിക്കാൻ കാരണമാകുന്നുtage ഉപയോഗിച്ച ക്ലോക്ക് ഫ്രീക്വൻസിക്ക് ഏറ്റവും കുറഞ്ഞത് വ്യക്തമാക്കിയതിനേക്കാൾ കുറവാണ്. കാണുക 19-ാം പേജിലെ “EEPROM അഴിമതി തടയുന്നു” ഈ സാഹചര്യങ്ങളിൽ പ്രശ്നങ്ങൾ എങ്ങനെ ഒഴിവാക്കാം എന്നതിനെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്.

മന int പൂർവ്വമല്ലാത്ത EEPROM റൈറ്റുകൾ തടയുന്നതിന്, ഒരു നിർദ്ദിഷ്ട റൈറ്റ് നടപടിക്രമം പാലിക്കേണ്ടതുണ്ട്. കാണുക “ആറ്റോമിക് പേജ് 17 ൽ ബൈറ്റ് പ്രോഗ്രാമിംഗ് ” ഒപ്പം പേജ് 17 ലെ “സ്പ്ലിറ്റ് ബൈറ്റ് പ്രോഗ്രാമിംഗ്” ഇതിനെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്.

EEPROM വായിക്കുമ്പോൾ, അടുത്ത നിർദ്ദേശം നടപ്പിലാക്കുന്നതിന് മുമ്പ് നാല് ക്ലോക്ക് സൈക്കിളുകൾക്കായി CPU നിർത്തുന്നു. EEPROM എഴുതുമ്പോൾ, അടുത്ത നിർദ്ദേശം നടപ്പിലാക്കുന്നതിന് മുമ്പ് രണ്ട് ക്ലോക്ക് സൈക്കിളുകൾക്കായി CPU നിർത്തുന്നു.

ആറ്റോമിക് ബൈറ്റ് പ്രോഗ്രാമിംഗ്

ആറ്റോമിക് ബൈറ്റ് പ്രോഗ്രാമിംഗ് ഉപയോഗിക്കുന്നത് ഏറ്റവും ലളിതമായ മോഡ് ആണ്. EEPROM ലേക്ക് ഒരു ബൈറ്റ് എഴുതുമ്പോൾ, ഉപയോക്താവ് വിലാസം EEAR രജിസ്റ്ററിലും ഡാറ്റ EEDR രജിസ്റ്ററിലും എഴുതണം. EEPMn ബിറ്റുകൾ പൂജ്യമാണെങ്കിൽ, EEPE എഴുതുന്നത് (EEMPE എഴുതിയതിന് ശേഷം നാല് ചക്രങ്ങൾക്കുള്ളിൽ) മായ്ക്കൽ / റൈറ്റ് പ്രവർത്തനത്തെ പ്രേരിപ്പിക്കും. മായ്ക്കൽ, റൈറ്റ് സൈക്കിൾ എന്നിവ ഒരു പ്രവർത്തനത്തിലാണ് ചെയ്യുന്നത്, കൂടാതെ മൊത്തം പ്രോഗ്രാമിംഗ് സമയം നൽകിയിരിക്കുന്നു പേജ് 5 ലെ പട്ടിക 1-21. മായ്ക്കൽ, എഴുത്ത് പ്രവർത്തനങ്ങൾ പൂർത്തിയാകുന്നതുവരെ EEPE ബിറ്റ് സജ്ജമാക്കി. ഉപകരണം പ്രോഗ്രാമിംഗിൽ തിരക്കിലായിരിക്കുമ്പോൾ, മറ്റ് EEPROM പ്രവർത്തനങ്ങൾ നടത്താൻ കഴിയില്ല.

സ്പ്ലിറ്റ് ബൈറ്റ് പ്രോഗ്രാമിംഗ്

രണ്ട് വ്യത്യസ്‌ത പ്രവർത്തനങ്ങളിൽ മായ്‌ക്കലും എഴുത്ത് സൈക്കിളും വിഭജിക്കാൻ കഴിയും. സിസ്റ്റത്തിന് കുറച്ച് പരിമിത സമയത്തേക്ക് ചെറിയ ആക്സസ് സമയം ആവശ്യമാണെങ്കിൽ ഇത് ഉപയോഗപ്രദമാകും (സാധാരണയായി വൈദ്യുതി വിതരണ വോളിയം ആണെങ്കിൽtagഇ വീഴുന്നു). അഡ്വാൻസ് എടുക്കാൻ വേണ്ടി- tagഈ രീതിയുടെ ഇ, റൈറ്റ് ഓപ്പറേഷന് മുമ്പ് എഴുതേണ്ട സ്ഥലങ്ങൾ മായ്‌ച്ചിരിക്കണം. എന്നാൽ മായ്‌ക്കുന്നതിനും എഴുതുന്നതിനും വിഭജിച്ചിരിക്കുന്നതിനാൽ, സമയ-നിർണ്ണായക പ്രവർത്തനങ്ങൾ ചെയ്യാൻ സിസ്റ്റം അനുവദിക്കുമ്പോൾ (സാധാരണയായി പവർ-അപ്പിന് ശേഷം) മായ്‌ക്കൽ പ്രവർത്തനങ്ങൾ നടത്താൻ സാധിക്കും.

മായ്ക്കുക

ഒരു ബൈറ്റ് മായ്‌ക്കുന്നതിന്, വിലാസം EEAR ലേക്ക് എഴുതണം. EEPMn ബിറ്റുകൾ 0b01 ആണെങ്കിൽ, EEPE എഴുതുന്നത് (EEMPE എഴുതിയതിന് ശേഷം നാല് ചക്രങ്ങൾക്കുള്ളിൽ) മായ്ക്കൽ പ്രവർത്തനത്തെ മാത്രം പ്രേരിപ്പിക്കും (പ്രോഗ്രാമിംഗ് സമയം നൽകിയിരിക്കുന്നു പട്ടിക 5-1 ഓൺ പേജ് 21). മായ്ക്കൽ പ്രവർത്തനം പൂർത്തിയാകുന്നതുവരെ EEPE ബിറ്റ് സജ്ജമാക്കി. ഉപകരണം തിരക്കേറിയ പ്രോഗ്രാമിംഗ് ആയിരിക്കുമ്പോൾ, മറ്റ് EEPROM പ്രവർത്തനങ്ങൾ നടത്താൻ കഴിയില്ല.

എഴുതുക

ഒരു ലൊക്കേഷൻ എഴുതാൻ, ഉപയോക്താവ് വിലാസം EEAR ലും ഡാറ്റ EEDR ലും എഴുതണം. EEPMn ബിറ്റുകൾ‌ 0b10 ആണെങ്കിൽ‌, EEPE എഴുതുന്നത് (EEMPE എഴുതിയതിന് ശേഷം നാല് ചക്രങ്ങൾ‌ക്കുള്ളിൽ‌) റൈറ്റ് പ്രവർ‌ത്തനത്തെ മാത്രം പ്രേരിപ്പിക്കും (പ്രോഗ്രാം-മിംഗ് സമയം നൽകിയിരിക്കുന്നു പേജ് 5 ലെ പട്ടിക 1-21). റൈറ്റ് പ്രവർത്തനം പൂർത്തിയാകുന്നതുവരെ EEPE ബിറ്റ് സജ്ജമാക്കി. എഴുതേണ്ട സ്ഥലം എഴുതുന്നതിനുമുമ്പ് മായ്‌ച്ചിട്ടില്ലെങ്കിൽ, സംഭരിച്ചിരിക്കുന്ന ഡാറ്റ നഷ്‌ടപ്പെട്ടതായി കണക്കാക്കണം. ഉപകരണം പ്രോഗ്രാമിംഗിൽ തിരക്കിലായിരിക്കുമ്പോൾ, മറ്റ് EEPROM പ്രവർത്തനങ്ങൾ നടത്താൻ കഴിയില്ല.

EEPROM ആക്സസ് ചെയ്യുന്ന സമയത്തിന് കാലിബ്രേറ്റഡ് ഓസിലേറ്റർ ഉപയോഗിക്കുന്നു. വിവരിച്ച ആവശ്യകതകളിൽ ഓസിലേറ്റർ ആവൃത്തി ഉണ്ടെന്ന് ഉറപ്പാക്കുക 31-ാം പേജിലെ “OSCCAL - ഓസിലേറ്റർ കാലിബ്രേഷൻ രജിസ്റ്റർ”.

ഇനിപ്പറയുന്ന കോഡ് ഉദാampEEPROM- ന്റെ മായ്ക്കാനും എഴുതാനും അല്ലെങ്കിൽ ആറ്റോമിക് റൈറ്റിനുമായി ഒരു അസംബ്ലിയും ഒരു സി ഫംഗ്ഷനും കാണിക്കുന്നു. മുൻampതടസ്സങ്ങൾ നിയന്ത്രിക്കപ്പെടുമെന്ന് കരുതുക (ഉദാ. ആഗോളതലത്തിൽ തടസ്സങ്ങൾ പ്രവർത്തനരഹിതമാക്കുന്നതിലൂടെ) അതിനാൽ ഈ പ്രവർത്തനങ്ങൾ നിർവഹിക്കുമ്പോൾ തടസ്സങ്ങളൊന്നും സംഭവിക്കില്ല.

അസംബ്ലി കോഡ് എക്സിample

EEPROM_write:

; മുമ്പത്തെ എഴുത്ത് പൂർത്തിയാകുന്നതുവരെ കാത്തിരിക്കുക

sbic EECR,EEPE

rjmp EEPROM_write

; പ്രോഗ്രാമിംഗ് മോഡ് സജ്ജമാക്കുക

ldi r16, (0<<EEPM1)|(0<<EEPM0)

പുറത്ത് EECR, r16

; വിലാസ രജിസ്റ്ററിൽ വിലാസം (r18: r17) സജ്ജമാക്കുക

പുറത്ത് EEARH, r18

പുറത്ത് EEARL, r17

; ഡാറ്റ രജിസ്റ്ററിലേക്ക് ഡാറ്റ (r19) എഴുതുക

ഔട്ട് EEDR, r19

; EEMPE ലേക്ക് ലോജിക്കൽ ഒന്ന് എഴുതുക

sbi EECR,EEMPE

; EEPE സജ്ജമാക്കി eeprom റൈറ്റ് ആരംഭിക്കുക

sbi EECR,EEPE

റിട്ട

സി കോഡ് Example

അസാധുവായ EEPROM_write (ഒപ്പ് ചെയ്യാത്ത char uc വിലാസം, ഒപ്പിടാത്ത char ucData)

{

/* മുമ്പത്തെ എഴുത്ത് പൂർത്തിയാകാൻ കാത്തിരിക്കുക */ സമയത്ത്(EECR & (1<

;

/* പ്രോഗ്രാമിംഗ് മോഡ് സജ്ജമാക്കുക */

EECR = (0 <

/ * വിലാസവും ഡാറ്റ രജിസ്റ്ററുകളും സജ്ജമാക്കുക * / EEAR = ucAddress;

EEDR = ucData;

/* EEMPE ലേക്ക് ലോജിക്കൽ ഒന്ന് എഴുതുക */

EECR | = (1 <

/ * EEPE സജ്ജമാക്കി ഇപ്രോം റൈറ്റ് ആരംഭിക്കുക * /

EECR | = (1 <

}

അടുത്ത കോഡ് exampLEPROM വായിക്കുന്നതിനുള്ള അസംബ്ലിയും C ഫംഗ്ഷനുകളും കാണിക്കുന്നു. മുൻampഈ ഫംഗ്‌ഷനുകൾ നിർവ്വഹിക്കുമ്പോൾ തടസ്സങ്ങളൊന്നും ഉണ്ടാകാതിരിക്കാൻ തടസ്സങ്ങൾ നിയന്ത്രിക്കപ്പെടുന്നുവെന്ന് കരുതുക.

അസംബ്ലി കോഡ് എക്സിample

EEPROM_read:

; മുമ്പത്തെ എഴുത്ത് പൂർത്തിയാകുന്നതുവരെ കാത്തിരിക്കുക

sbic EECR,EEPE

rjmp EEPROM_read

; വിലാസ രജിസ്റ്ററിൽ വിലാസം (r18: r17) സജ്ജമാക്കുക

പുറത്ത് EEARH, r18

പുറത്ത് EEARL, r17

; EERE എഴുതിക്കൊണ്ട് eeprom വായിക്കാൻ ആരംഭിക്കുക

sbi EECR,EERE

; ഡാറ്റ രജിസ്റ്ററിൽ നിന്ന് ഡാറ്റ വായിക്കുക

r16,EEDR-ൽ

റിട്ട

സി കോഡ് Example

ഒപ്പിടാത്ത ചാർ EEPROM_read(ഒപ്പ് ചെയ്യാത്ത char uc വിലാസം)

{

/ * മുമ്പത്തെ എഴുത്ത് പൂർത്തിയാകുന്നതുവരെ കാത്തിരിക്കുക * /

(EECR & (1 <

;

/ * വിലാസ രജിസ്റ്റർ സജ്ജമാക്കുക * / EEAR = uc വിലാസം;

/* EERE എന്ന് എഴുതി ഈപ്രോം റീഡ് ആരംഭിക്കുക */

EECR | = (1 <

/ * ഡാറ്റ രജിസ്റ്ററിൽ നിന്ന് ഡാറ്റ നൽകുക * /

മടങ്ങുക EEDR;

}

EEPROM അഴിമതി തടയുന്നു

കുറഞ്ഞ VCC കാലയളവിൽ, EEPROM ഡാറ്റ കേടായേക്കാം കാരണം വിതരണ വോള്യംtagസിപിയുവിനും EEPROM- നും ശരിയായി പ്രവർത്തിക്കാൻ e വളരെ കുറവാണ്. ഈ പ്രശ്നങ്ങൾ EEPROM ഉപയോഗിക്കുന്ന ബോർഡ് ലെവൽ സിസ്റ്റങ്ങൾക്ക് സമാനമാണ്, അതേ ഡിസൈൻ സൊല്യൂഷനുകളും പ്രയോഗിക്കണം.

വോളിയം വരുമ്പോൾ രണ്ട് സാഹചര്യങ്ങളാൽ ഒരു EEPROM ഡാറ്റ അഴിമതി ഉണ്ടാകാംtage വളരെ കുറവാണ്. ആദ്യം, EEPROM- ലേക്കുള്ള ഒരു സാധാരണ എഴുത്ത് ക്രമത്തിന് കുറഞ്ഞത് വോളിയം ആവശ്യമാണ്tagശരിയായി പ്രവർത്തിക്കാൻ ഇ. രണ്ടാമതായി, വിതരണ വോളിയം ആണെങ്കിൽ, സിപിയുവിന് തന്നെ നിർദ്ദേശങ്ങൾ തെറ്റായി നടപ്പിലാക്കാൻ കഴിയുംtagഇ വളരെ കുറവാണ്.

ഈ ഡിസൈൻ‌ ശുപാർശ പിന്തുടർ‌ന്ന് EEPROM ഡാറ്റ അഴിമതി എളുപ്പത്തിൽ‌ ഒഴിവാക്കാൻ‌ കഴിയും:

അപര്യാപ്തമായ പവർ സപ്ലൈ വോളിയം സമയങ്ങളിൽ AVR റീസെറ്റ് സജീവമായി നിലനിർത്തുക (കുറഞ്ഞത്).tagഇ. ആന്തരിക ബ്രൗൺ-Deട്ട് ഡിറ്റക്ടർ (BOD) പ്രവർത്തനക്ഷമമാക്കിക്കൊണ്ട് ഇത് ചെയ്യാൻ കഴിയും. ആന്തരിക BOD- യുടെ കണ്ടെത്തൽ നില പൊരുത്തപ്പെടുന്നില്ലെങ്കിൽ

ആവശ്യമായ കണ്ടെത്തൽ നില, ഒരു ബാഹ്യ ലോ വിസിസി റീസെറ്റ് പ്രൊട്ടക്ഷൻ സർക്യൂട്ട് ഉപയോഗിക്കാം. ഒരു റൈറ്റ് ഓപ്പറേഷൻ പുരോഗമിക്കുമ്പോൾ റീസെറ്റ് സംഭവിക്കുകയാണെങ്കിൽ, പവർ സപ്ലൈ വോളിയം നൽകിയാൽ എഴുത്ത് പ്രവർത്തനം പൂർത്തിയാകുംtagഇ മതി.

ഐ / ഒ മെമ്മറി

ATtiny25 / 45/85 ന്റെ I / O സ്പേസ് നിർവചനം കാണിച്ചിരിക്കുന്നു പേജ് 200 ലെ “രജിസ്റ്റർ സംഗ്രഹം”.

എല്ലാ ATtiny25 / 45/85 I / Os ഉം പെരിഫെറലുകളും I / O സ്ഥലത്ത് സ്ഥാപിച്ചിരിക്കുന്നു. എല്ലാ ഐ / ഒ ലൊക്കേഷനുകളും എൽഡി / എൽഡിഎസ് / എൽഡിഡി, എസ്ടി / എസ്ടിഎസ് / എസ്ടിഡി നിർദ്ദേശങ്ങൾ വഴി ആക്സസ് ചെയ്യാം, 32 പൊതു ആവശ്യത്തിനുള്ള വർക്കിംഗ് രജിസ്റ്ററുകൾക്കും ഐ / ഒ സ്ഥലത്തിനും ഇടയിൽ ഡാറ്റ കൈമാറുന്നു. 0x00 - 0x1F എന്ന വിലാസ പരിധിയിലുള്ള ഐ / ഒ രജിസ്റ്ററുകൾ എസ്‌ബി‌ഐ, സി‌ബി‌ഐ നിർദ്ദേശങ്ങൾ ഉപയോഗിച്ച് നേരിട്ട് ബിറ്റ് ആക്സസ് ചെയ്യാവുന്നതാണ്. ഈ രജിസ്റ്ററുകളിൽ, എസ്‌ബി‌എസ്, എസ്‌ബി‌സി നിർദ്ദേശങ്ങൾ ഉപയോഗിച്ച് സിംഗിൾ ബിറ്റുകളുടെ മൂല്യം പരിശോധിക്കാൻ കഴിയും. കൂടുതൽ വിവരങ്ങൾക്ക് ഇൻസ്ട്രക്ഷൻ സെറ്റ് വിഭാഗം കാണുക. IN, OUT I / O നിർദ്ദിഷ്ട കമാൻഡുകൾ ഉപയോഗിക്കുമ്പോൾ, I / O വിലാസങ്ങൾ 0x00 - 0x3F ഉപയോഗിക്കണം. എൽഡി, എസ്ടി നിർദ്ദേശങ്ങൾ ഉപയോഗിച്ച് ഐ / ഒ രജിസ്റ്ററുകളെ ഡാറ്റാ സ്പേസ് ആയി അഭിസംബോധന ചെയ്യുമ്പോൾ, 0x20 ഈ വിലാസങ്ങളിൽ ചേർക്കേണ്ടതാണ്.

ഭാവിയിലെ ഉപകരണങ്ങളുമായി പൊരുത്തപ്പെടുന്നതിന്, ആക്‌സസ്സുചെയ്‌താൽ റിസർവ് ചെയ്‌ത ബിറ്റുകൾ പൂജ്യത്തിലേക്ക് എഴുതണം. റിസർവ് ചെയ്ത ഐ / ഒ മെമ്മറി വിലാസങ്ങൾ ഒരിക്കലും എഴുതരുത്.

ചില സ്റ്റാറ്റസ് ഫ്ലാഗുകൾ‌ക്ക് ഒരു ലോജിക്കൽ‌ ഒരെണ്ണം എഴുതിക്കൊണ്ട് അവ മായ്‌ക്കുന്നു. സി‌ബി‌ഐ, എസ്‌ബി‌ഐ നിർദ്ദേശങ്ങൾ നിർദ്ദിഷ്ട ബിറ്റിൽ മാത്രമേ പ്രവർത്തിക്കൂ, അതിനാൽ അത്തരം സ്റ്റാറ്റസ് ഫ്ലാഗുകൾ അടങ്ങിയ രജിസ്റ്ററുകളിൽ ഇത് ഉപയോഗിക്കാൻ കഴിയും. സിബിഐ, എസ്‌ബി‌ഐ നിർദ്ദേശങ്ങൾ 0x00 മുതൽ 0x1F വരെ രജിസ്റ്ററുകളിൽ മാത്രം പ്രവർത്തിക്കുന്നു.

ഐ / ഒ, പെരിഫെറൽസ് കൺട്രോൾ രജിസ്റ്ററുകൾ പിന്നീടുള്ള വിഭാഗങ്ങളിൽ വിശദീകരിച്ചിട്ടുണ്ട്.

രജിസ്റ്റർ വിവരണം

EEARH - EEPROM വിലാസ രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x1F	–	–	–	–	–	–	–	EEAR8	ചെവി
വായിക്കുക/എഴുതുക	R	R	R	R	R	R	R	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	X/0

ബിറ്റുകൾ 7: 1 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ഈ ബിറ്റുകൾ ഭാവിയിലെ ഉപയോഗത്തിനായി കരുതിവച്ചിരിക്കുന്നു, അവ എല്ലായ്പ്പോഴും പൂജ്യമായി വായിക്കും.

ബിറ്റുകൾ 0 - EEAR8: EEPROM വിലാസം

ATtiny85 ന്റെ ഏറ്റവും പ്രധാനപ്പെട്ട EEPROM വിലാസ ബിറ്റ് ഇതാണ്. കുറഞ്ഞ EEPROM ഉള്ള ഉപകരണങ്ങളിൽ, അതായത് ATtiny25 / ATtiny45, ഈ ബിറ്റ് റിസർവ് ചെയ്തിരിക്കുന്നു, എല്ലായ്പ്പോഴും പൂജ്യം വായിക്കും. EEPROM വിലാസ രജിസ്റ്ററിന്റെ (EEAR) പ്രാരംഭ മൂല്യം നിർവചിക്കപ്പെട്ടിട്ടില്ല, അതിനാൽ EEPROM ആക്സസ് ചെയ്യുന്നതിന് മുമ്പ് ശരിയായ മൂല്യം എഴുതണം.

EEARL - EEPROM വിലാസ രജിസ്റ്റർ

ബിറ്റ്

0x1E	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EARL
പിൻ / എഴുതുക	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	X	X	X	X	X	X	X	X

ബിറ്റ് 7 - EEAR7: EEPROM വിലാസം

ATtiny45 ന്റെ ഏറ്റവും പ്രധാനപ്പെട്ട EEPROM വിലാസ ബിറ്റ് ഇതാണ്. കുറഞ്ഞ EEPROM ഉള്ള ഉപകരണങ്ങളിൽ, അതായത് ATtiny25, ഈ ബിറ്റ് റിസർവ് ചെയ്തിരിക്കുന്നു, എല്ലായ്പ്പോഴും പൂജ്യം വായിക്കും. EEPROM വിലാസ രജിസ്റ്ററിന്റെ (EEAR) പ്രാരംഭ മൂല്യം നിർവചിക്കപ്പെട്ടിട്ടില്ല, അതിനാൽ EEPROM ആക്സസ് ചെയ്യുന്നതിന് മുമ്പ് ശരിയായ മൂല്യം എഴുതണം.

ബിറ്റുകൾ 6: 0 - EEAR [6: 0]: EEPROM വിലാസം

EEPROM വിലാസ രജിസ്റ്ററിന്റെ (കുറഞ്ഞ) ബിറ്റുകൾ ഇവയാണ്. EEPROM ഡാറ്റ ബൈറ്റുകൾ 0… (128/256 / 512-1) ശ്രേണിയിൽ രേഖീയമായി അഭിസംബോധന ചെയ്യുന്നു. EEAR ന്റെ പ്രാരംഭ മൂല്യം നിർ‌വ്വചിച്ചിട്ടില്ല, അതിനാൽ‌ EEPROM ആക്‌സസ് ചെയ്യുന്നതിന് മുമ്പായി ശരിയായ മൂല്യം എഴുതേണ്ടതാണ്.

EEDR - EEPROM ഡാറ്റ രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x1D	EEDR7	EEDR6	EEDR5	EEDR4	EEDR3	EEDR2	EEDR1	EEDR0	EEDR
വായിക്കുക/എഴുതുക	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

EEPROM റൈറ്റ് പ്രവർ‌ത്തനത്തിനായി EEDR രജിസ്റ്റർ‌ EEAR രജിസ്റ്റർ‌ നൽകിയ വിലാസത്തിൽ‌ EEPROM ലേക്ക് എഴുതേണ്ട ഡാറ്റ അടങ്ങിയിരിക്കുന്നു. EEPROM റീഡ് ഓപ്പറേഷനായി, EEDR ൽ നിന്ന് വായിച്ച ഡാറ്റ അടങ്ങിയിരിക്കുന്നു

EEAR നൽകിയ വിലാസത്തിൽ EEPROM. 5.5.4 EECR - EEPROM നിയന്ത്രണ രജിസ്റ്റർ
ബിറ്റ് 7 6 5			4	3	2	1	0
0x1 സി –	–	EEPM1	EEPM0	ഈറി	EEMPE	EEPE	EERE	EECR
വായിക്കുക / എഴുതുക R R R / W.			R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം 0 0 X.			X	0	0	X	0

ബിറ്റ് 7 - റേസ്: റിസർവ്ഡ് ബിറ്റ്

ഭാവിയിലെ ഉപയോഗത്തിനായി ഈ ബിറ്റ് കരുതിവച്ചിരിക്കുന്നു, എല്ലായ്പ്പോഴും ATtiny0 / 25/45 ൽ 85 ആയി വായിക്കും. ഭാവിയിലെ AVR ഉപകരണങ്ങളുമായുള്ള അനുയോജ്യതയ്ക്കായി, എല്ലായ്പ്പോഴും ഈ ബിറ്റ് പൂജ്യമായി എഴുതുക. വായിച്ചതിനുശേഷം, ഈ ബിറ്റ് മാസ്ക് out ട്ട് ചെയ്യുക.

ബിറ്റ് 6 - റേസ്: റിസർവ്ഡ് ബിറ്റ്

ഈ ബിറ്റ് ATtiny25 / 45/85 ൽ കരുതിവച്ചിരിക്കുന്നു, അത് എല്ലായ്പ്പോഴും പൂജ്യമായി വായിക്കും.

ബിറ്റുകൾ 5: 4 - ഇഇപിഎം [1: 0]: ഇപ്രോം പ്രോഗ്രാമിംഗ് മോഡ് ബിറ്റുകൾ

EEPE എഴുതുമ്പോൾ ഏത് പ്രോഗ്രാമിംഗ് പ്രവർത്തനമാണ് ആരംഭിക്കേണ്ടതെന്ന് EEPROM പ്രോഗ്രാമിംഗ് മോഡ് ബിറ്റ്സ് ക്രമീകരണം നിർവചിക്കുന്നു. ഒരു ആറ്റോമിക് ഓപ്പറേഷനിൽ ഡാറ്റ പ്രോഗ്രാം ചെയ്യാനോ (പഴയ മൂല്യം മായ്‌ക്കാനും പുതിയ മൂല്യം പ്രോഗ്രാം ചെയ്യാനും) അല്ലെങ്കിൽ മായ്‌ക്കൽ, റൈറ്റ് പ്രവർത്തനങ്ങൾ രണ്ട് വ്യത്യസ്ത പ്രവർത്തനങ്ങളിൽ വിഭജിക്കാനും കഴിയും. വ്യത്യസ്ത മോഡുകൾക്കായുള്ള പ്രോഗ്രാമിംഗ് സമയം ഇതിൽ കാണിച്ചിരിക്കുന്നു പട്ടിക 5-1. EEPE സജ്ജമാക്കിയിരിക്കുമ്പോൾ, EEPMn- ലേക്ക് എഴുതുന്ന ഏത് റൈറ്റ് അവഗണിക്കപ്പെടും. പുന reset സജ്ജീകരണ സമയത്ത്, EEPROM തിരക്കേറിയ പ്രോഗ്രാമിംഗ് ഇല്ലെങ്കിൽ EEPMn ബിറ്റുകൾ 0b00 ലേക്ക് പുന reset സജ്ജീകരിക്കും.

പട്ടിക 5-1. EEPROM മോഡ് ബിറ്റുകൾ

EEPM1	EEPM0	പ്രോഗ്രാമിംഗ് സമയം	ഓപ്പറേഷൻ
0	0	3.4 എം.എസ്	ഒരു പ്രവർത്തനത്തിൽ മായ്‌ക്കുകയും എഴുതുകയും ചെയ്യുക (ആറ്റോമിക് ഓപ്പറേഷൻ)
0	1	1.8 എം.എസ്	മായ്‌ക്കുക മാത്രം
1	0	1.8 എം.എസ്	എഴുതാൻ മാത്രം
1	1	–	ഭാവിയിലെ ഉപയോഗത്തിനായി കരുതിവച്ചിരിക്കുന്നു

ബിറ്റ് 3 - EERIE: EEPROM റെഡി ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുക

ഒന്നിലേക്ക് EERIE എഴുതുന്നത് SREG ലെ I- ബിറ്റ് സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ EEPROM റെഡി ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുന്നു. EERIE പൂജ്യത്തിലേക്ക് എഴുതുന്നത് തടസ്സപ്പെടുത്തുന്നില്ല. പ്രോഗ്രാമിംഗിനായി അസ്ഥിരമല്ലാത്ത മെമ്മറി തയ്യാറാകുമ്പോൾ EEPROM റെഡി ഇന്ററപ്റ്റ് ഒരു സ്ഥിരമായ തടസ്സം സൃഷ്ടിക്കുന്നു.

ബിറ്റ് 2 - EEMPE: EEPROM മാസ്റ്റർ പ്രോഗ്രാം പ്രവർത്തനക്ഷമമാക്കുക

ഒന്നിന് EEPE എഴുതുന്നത് ഫലമുണ്ടോ ഇല്ലയോ എന്ന് EEMPE ബിറ്റ് നിർണ്ണയിക്കുന്നു.

EEMPE സജ്ജമാക്കുമ്പോൾ, നാല് ക്ലോക്ക് സൈക്കിളുകളിൽ EEPE സജ്ജമാക്കുന്നത് തിരഞ്ഞെടുത്ത വിലാസത്തിൽ EEPROM പ്രോഗ്രാം ചെയ്യും. EEMPE പൂജ്യമാണെങ്കിൽ, EEPE ക്രമീകരിക്കുന്നതിന് ഒരു ഫലവുമില്ല. സോഫ്റ്റ്‌വെയർ ഉപയോഗിച്ച് EEMPE ഒന്നിലേക്ക് എഴുതുമ്പോൾ, ഹാർഡ്‌വെയർ നാല് ക്ലോക്ക് സൈക്കിളുകൾക്ക് ശേഷം പൂജ്യത്തിലേക്ക് ബിറ്റ് മായ്‌ക്കുന്നു.

ബിറ്റ് 1 - EEPE: EEPROM പ്രോഗ്രാം പ്രവർത്തനക്ഷമമാക്കുക

EEPROM പ്രോഗ്രാം സിഗ്നൽ പ്രവർത്തനക്ഷമമാക്കുക EEPROM ലേക്ക് പ്രോഗ്രാമിംഗ് പ്രാപ്തമാക്കുന്ന സിഗ്നലാണ് EEPE. EEPE എഴുതുമ്പോൾ, EEPMn ബിറ്റ്സ് ക്രമീകരണം അനുസരിച്ച് EEPROM പ്രോഗ്രാം ചെയ്യും. ഒരു ലോജിക്കൽ ഒരെണ്ണം EEPE ലേക്ക് എഴുതുന്നതിനുമുമ്പ് EEMPE ബിറ്റ് ഒന്നിന് എഴുതണം, അല്ലാത്തപക്ഷം EEPROM റൈറ്റ് ഒന്നും നടക്കുന്നില്ല. റൈറ്റ് ആക്സസ് സമയം കഴിഞ്ഞപ്പോൾ, ഹാർഡ്‌വെയർ ഉപയോഗിച്ച് EEPE ബിറ്റ് മായ്‌ക്കുന്നു. EEPE സജ്ജമാക്കുമ്പോൾ, അടുത്ത നിർദ്ദേശം നടപ്പിലാക്കുന്നതിന് മുമ്പ് രണ്ട് ചക്രങ്ങൾക്കായി CPU നിർത്തുന്നു.

ബിറ്റ് 0 - EERE: EEPROM റീഡ് പ്രാപ്തമാക്കുക

EEPROM റീഡ് പ്രാപ്തമാക്കുക സിഗ്നൽ - EERE - EEPROM- ലേക്കുള്ള റീഡ് സ്ട്രോബാണ്. EEAR രജിസ്റ്ററിൽ ശരിയായ വിലാസം സജ്ജമാക്കുമ്പോൾ, EEPROM റീഡ് പ്രവർത്തനക്ഷമമാക്കുന്നതിന് EERE ബിറ്റ് ഒന്നിന് എഴുതണം. EEPROM റീഡ് ആക്സസ് ഒരു നിർദ്ദേശം എടുക്കുന്നു, അഭ്യർത്ഥിച്ച ഡാറ്റ ഉടനടി ലഭ്യമാണ്. EEPROM വായിക്കുമ്പോൾ, അടുത്ത നിർദ്ദേശം നടപ്പിലാക്കുന്നതിന് മുമ്പ് നാല് സൈക്കിളുകൾക്കായി CPU നിർത്തുന്നു. റീഡ് പ്രവർത്തനം ആരംഭിക്കുന്നതിന് മുമ്പ് ഉപയോക്താവ് EEPE ബിറ്റ് പോൾ ചെയ്യണം. ഒരു റൈറ്റ് പ്രവർത്തനം പുരോഗമിക്കുകയാണെങ്കിൽ, EEPROM വായിക്കാനോ EEAR രജിസ്റ്റർ മാറ്റാനോ കഴിയില്ല.

സിസ്റ്റം ക്ലോക്കും ക്ലോക്ക് ഓപ്ഷനുകളും

ക്ലോക്ക് സിസ്റ്റങ്ങളും അവയുടെ വിതരണവും

സിപിയു ക്ലോക്ക്

AVR കോറിന്റെ പ്രവർത്തനവുമായി ബന്ധപ്പെട്ട സിസ്റ്റത്തിന്റെ ഭാഗങ്ങളിലേക്ക് CPU ക്ലോക്ക് റൂട്ട് ചെയ്യുന്നു. ഉദാampഅത്തരം മോഡലുകളുടെ പൊതുവായ ഉദ്ദേശ്യ രജിസ്റ്ററാണ് File, സ്റ്റാറ്റസ് രജിസ്റ്ററും സ്റ്റാക്ക് പോയിന്റർ കൈവശമുള്ള ഡാറ്റ മെമ്മറിയും. സിപിയു ക്ലോക്ക് നിർത്തുന്നത് പൊതു പ്രവർത്തനങ്ങളും കണക്കുകൂട്ടലുകളും നടത്തുന്നതിൽ നിന്ന് കാമ്പിനെ തടയുന്നു.

I / O ക്ലോക്ക് - clkI / O.

ടൈമർ / ക .ണ്ടർ പോലുള്ള ഭൂരിഭാഗം ഐ / ഒ മൊഡ്യൂളുകളും ഐ / ഒ ക്ലോക്ക് ഉപയോഗിക്കുന്നു. ഐ / ഒ ക്ലോക്ക് ബാഹ്യ ഇന്ററപ്റ്റ് മൊഡ്യൂളും ഉപയോഗിക്കുന്നു, എന്നാൽ ചില ബാഹ്യ തടസ്സങ്ങൾ അസിൻക്രണസ് ലോജിക് വഴി കണ്ടെത്തുന്നുവെന്നത് ശ്രദ്ധിക്കുക, ഐ / ഒ ക്ലോക്ക് നിർത്തിയാലും അത്തരം തടസ്സങ്ങൾ കണ്ടെത്താൻ അനുവദിക്കുന്നു.

ഫ്ലാഷ് ക്ലോക്ക് - clkFLASH

ഫ്ലാഷ് ക്ലോക്ക് ഫ്ലാഷ് ഇന്റർഫേസിന്റെ പ്രവർത്തനം നിയന്ത്രിക്കുന്നു. ഫ്ലാഷ് ക്ലോക്ക് സാധാരണയായി സിപിയു ക്ലോക്കിനൊപ്പം ഒരേസമയം സജീവമാണ്.

ADC ക്ലോക്ക് - clkADC

ഒരു പ്രത്യേക ക്ലോക്ക് ഡൊമെയ്ൻ ADC നൽകിയിട്ടുണ്ട്. ഡിജിറ്റൽ സർക്യൂട്ട് സൃഷ്ടിക്കുന്ന ശബ്‌ദം കുറയ്ക്കുന്നതിന് സിപിയു, ഐ / ഒ ക്ലോക്കുകൾ നിർത്താൻ ഇത് അനുവദിക്കുന്നു. ഇത് കൂടുതൽ കൃത്യമായ ADC പരിവർത്തന ഫലങ്ങൾ നൽകുന്നു.

ഫാസ്റ്റ് പെരിഫറൽ ക്ലോക്ക് ജനറേഷനായുള്ള ആന്തരിക പി‌എൽ‌എൽ - clkPCK

ATtiny25 / 45/85 ലെ ആന്തരിക PLL ഒരു ക്ലോക്ക് ഫ്രീക്വൻസി സൃഷ്ടിക്കുന്നു, അത് ഉറവിട ഇൻപുട്ടിൽ നിന്ന് 8x ഗുണിതമാണ്. സ്ഥിരസ്ഥിതിയായി, പി‌എൽ‌എൽ ആന്തരിക, 8.0 മെഗാഹെർട്സ് ആർ‌സി ഓസിലേറ്ററിന്റെ ഉറവിടമായി ഉപയോഗിക്കുന്നു. പകരമായി, പി‌എൽ‌എൽ‌സി‌എസ്ആറിന്റെ ബിറ്റ് എൽ‌എസ്‌എം സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ, പി‌എൽ‌എൽ ആർ‌സി ഓസിലേറ്ററിന്റെ output ട്ട്‌പുട്ട് രണ്ടായി വിഭജിക്കും. അങ്ങനെ പി‌എൽ‌എല്ലിന്റെ output ട്ട്‌പുട്ട്, ഫാസ്റ്റ് പെരിഫറൽ ക്ലോക്ക് 64 മെഗാഹെർട്സ് ആണ്. ടൈമർ / ക er ണ്ടർ 1 ന്റെ ക്ലോക്ക് ഉറവിടമായി അല്ലെങ്കിൽ സിസ്റ്റം ക്ലോക്കായി വേഗതയേറിയ പെരിഫറൽ ക്ലോക്ക് അല്ലെങ്കിൽ അതിൽ നിന്ന് മുൻ‌കൂട്ടി നിശ്ചയിച്ച ഒരു ക്ലോക്ക് തിരഞ്ഞെടുക്കാം. കാണുക ചിത്രം 6-2. PLLCSR-ന്റെ LSM സജ്ജീകരിക്കുമ്പോൾ ഫാസ്റ്റ് പെരിഫറൽ ക്ലോക്കിന്റെ ആവൃത്തി രണ്ടായി വിഭജിക്കപ്പെടുന്നു, അതിന്റെ ഫലമായി ക്ലോക്ക് ഫ്രീക്വൻസി 32 MHz ആണ്. ശ്രദ്ധിക്കുക, PLLCLK സിസ്റ്റം ക്ലോക്ക് ആയി ഉപയോഗിക്കുകയാണെങ്കിൽ LSM സജ്ജീകരിക്കാൻ കഴിയില്ല.

ചിത്രം 6-2. പിസികെ ക്ലോക്കിംഗ് സിസ്റ്റം.

ആർ‌എൽ‌സി ഓസിലേറ്ററിൽ‌ പി‌എൽ‌എൽ ലോക്ക് ചെയ്‌തിരിക്കുന്നു, കൂടാതെ ഒ‌സി‌സി‌എൽ രജിസ്റ്റർ വഴി ആർ‌സി ഓസിലേറ്റർ ക്രമീകരിക്കുന്നത് ഒരേ സമയം വേഗത്തിലുള്ള പെരിഫറൽ ക്ലോക്കിനെ ക്രമീകരിക്കും. എന്നിരുന്നാലും, ആർ‌സി ഓസിലേറ്റർ 8 മെഗാഹെർട്‌സിനേക്കാൾ ഉയർന്ന ആവൃത്തിയിലേക്ക് കൊണ്ടുപോയാലും, ഫാസ്റ്റ് പെരിഫറൽ ക്ലോക്ക് ഫ്രീക്വൻസി 85 മെഗാഹെർട്‌സ് (ഏറ്റവും മോശം അവസ്ഥ) പൂരിതമാക്കുകയും പരമാവധി ഫ്രീക്വൻസിയിൽ ആന്ദോളനം ചെയ്യുകയും ചെയ്യുന്നു. ഈ കേസിലെ പി‌എൽ‌എൽ ആർ‌സി ഓസിലേറ്റർ ക്ലോക്ക് ഉപയോഗിച്ച് മേലിൽ ലോക്ക് ചെയ്യില്ല എന്നത് ശ്രദ്ധിക്കേണ്ടതാണ്. അതിനാൽ, പി‌എൽ‌എലിനെ ശരിയായ ഓപ്പറേറ്റിംഗ് ശ്രേണിയിൽ നിലനിർത്തുന്നതിന് ഒ‌എസ്‌സി‌സി‌എൽ ക്രമീകരണങ്ങൾ 8 മെഗാഹെർട്‌സിനേക്കാൾ ഉയർന്ന ആവൃത്തിയിലേക്ക് എടുക്കരുതെന്ന് ശുപാർശ ചെയ്യുന്നു.

ഇനിപ്പറയുന്ന സമയത്ത് ആന്തരിക PLL പ്രവർത്തനക്ഷമമാക്കി:

PLLCSR രജിസ്റ്ററിലെ PLLE ബിറ്റ് സജ്ജമാക്കി.

CKSEL ഫ്യൂസ് '0001' ലേക്ക് പ്രോഗ്രാം ചെയ്തു.

CKSEL ഫ്യൂസ് '0011' ലേക്ക് പ്രോഗ്രാം ചെയ്തു.

PLL ലോക്ക് ചെയ്യുമ്പോൾ PLLCSR ബിറ്റ് PLOCK സജ്ജീകരിച്ചിരിക്കുന്നു. പവർ ഡൗൺ, സ്റ്റാൻഡ്-ബൈ സ്ലീപ്പ് മോഡുകളിൽ ആന്തരിക ആർസി ഓസിലേറ്ററും പിഎൽഎല്ലും സ്വിച്ച് ഓഫ് ചെയ്തിരിക്കുന്നു.

ATtiny15 അനുയോജ്യത മോഡിലെ ആന്തരിക PLL

ATtiny25 / 45/85 ATtiny15 ഉപയോക്താക്കൾക്കുള്ള ഒരു മൈഗ്രേഷൻ ഉപകരണമായതിനാൽ ബാക്ക്-വാർഡ് അനുയോജ്യതയ്ക്കായി ATtiny15 അനുയോജ്യത മോഡ് ഉണ്ട്. CKSEL ഫ്യൂസുകൾ '15' ലേക്ക് പ്രോഗ്രാം ചെയ്തുകൊണ്ടാണ് ATtiny0011 അനുയോജ്യത മോഡ് തിരഞ്ഞെടുത്തത്.

ATtiny15 കോംപാറ്റിബിളിറ്റി മോഡിൽ ആന്തരിക ആർ‌സി ഓസിലേറ്ററിന്റെ ആവൃത്തി 6.4 മെഗാഹെർട്‌സ് വരെ കാലിബ്രേറ്റ് ചെയ്യുകയും പി‌എൽ‌എല്ലിന്റെ ഗുണന ഘടകം 4x ആയി സജ്ജമാക്കുകയും ചെയ്യുന്നു. കാണുക ചിത്രം 6-3. ഈ ക്രമീകരണങ്ങളിൽ ക്ലോക്കിംഗ് സിസ്റ്റം ATtiny15- അനുയോജ്യമാണ്, തത്ഫലമായുണ്ടാകുന്ന വേഗത്തിലുള്ള പെരിഫറൽ ക്ലോക്കിന് 25.6 MHz ആവൃത്തി ഉണ്ട് (ATtiny15 പോലെ).

ചിത്രം 6-3. ATtiny15 കോംപാറ്റിബിലിറ്റി മോഡിൽ PCK ക്ലോക്കിംഗ് സിസ്റ്റം.

ക്ലോക്ക് ഉറവിടങ്ങൾ

ഉപകരണത്തിന് ഇനിപ്പറയുന്ന ക്ലോക്ക് സോഴ്‌സ് ഓപ്ഷനുകൾ ഉണ്ട്, ചുവടെ കാണിച്ചിരിക്കുന്നതുപോലെ ഫ്ലാഷ് ഫ്യൂസ് ബിറ്റുകൾ തിരഞ്ഞെടുക്കാനാകും. തിരഞ്ഞെടുത്ത ഉറവിടത്തിൽ നിന്നുള്ള ക്ലോക്ക് AVR ക്ലോക്ക് ജനറേറ്ററിലേക്കുള്ള ഇൻപുട്ടാണ്, ഒപ്പം ഉചിതമായ മൊഡ്യൂളുകളിലേക്ക് റൂട്ട് ചെയ്യുന്നു.

പട്ടിക 6-1. ഉപകരണ ക്ലോക്കിംഗ് ഓപ്ഷനുകൾ തിരഞ്ഞെടുക്കുക

ഉപകരണ ക്ലോക്കിംഗ് ഓപ്ഷൻ	സി.കെ.എസ്.ഇ.എൽ[3:0](1)
ബാഹ്യ ക്ലോക്ക് (കാണുക പേജ് 26)	0000
ഉയർന്ന ആവൃത്തി PLL ക്ലോക്ക് (കാണുക പേജ് 26)	0001
കാലിബ്രേറ്റഡ് ആന്തരിക ഓസിലേറ്റർ (കാണുക പേജ് 27)	0010(2)
കാലിബ്രേറ്റഡ് ആന്തരിക ഓസിലേറ്റർ (കാണുക പേജ് 27)	0011(3)
ആന്തരിക 128 kHz ഓസിലേറ്റർ (കാണുക പേജ് 28)	0100
ലോ-ഫ്രീക്വൻസി ക്രിസ്റ്റൽ ഓസിലേറ്റർ (കാണുക പേജ് 29)	0110
ക്രിസ്റ്റൽ ഓസിലേറ്റർ / സെറാമിക് റിസോണേറ്റർ (കാണുക പേജ് 29)	1000 - 1111
സംവരണം	0101, 0111

എല്ലാ ഫ്യൂസുകൾക്കും “1” എന്നാൽ പ്രോഗ്രാം ചെയ്യാത്തതും “0” എന്നാൽ പ്രോഗ്രാം ചെയ്തതുമാണ്.

തിരഞ്ഞെടുത്ത ഈ ഓപ്ഷൻ ഉപയോഗിച്ചാണ് ഉപകരണം അയച്ചത്.

ഇത് ATtiny15 കോംപാറ്റിബിലിറ്റി മോഡ് തിരഞ്ഞെടുക്കും, അവിടെ സിസ്റ്റം ക്ലോക്ക് നാലായി വിഭജിച്ച് 1.6 മെഗാഹെർട്സ് ക്ലോക്ക് ഫ്രീക്വൻസി ലഭിക്കും. കൂടുതൽ നിഷ്ക്രിയത്വത്തിന്, കാണുക പേജ് 27 ലെ “കാലിബ്രേറ്റഡ് ഇന്റേണൽ ഓസിലേറ്റർ”.

ഓരോ ക്ലോക്കിംഗ് ഓപ്ഷനുമായുള്ള വിവിധ ചോയിസുകൾ ഇനിപ്പറയുന്ന വിഭാഗങ്ങളിൽ നൽകിയിരിക്കുന്നു. പവർ-ഡ from ണിൽ നിന്ന് സിപിയു ഉണരുമ്പോൾ, തിരഞ്ഞെടുത്ത ക്ലോക്ക് ഉറവിടം ആരംഭ സമയത്തിന് ഉപയോഗിക്കുന്നു, നിർദ്ദേശ നിർവ്വഹണം ആരംഭിക്കുന്നതിന് മുമ്പ് സ്ഥിരമായ ഓസിലേറ്റർ പ്രവർത്തനം ഉറപ്പാക്കുന്നു. പുന reset സജ്ജീകരണത്തിൽ നിന്ന് സിപിയു ആരംഭിക്കുമ്പോൾ, സാധാരണ പ്രവർത്തനം ആരംഭിക്കുന്നതിന് മുമ്പ് വൈദ്യുതിയെ സ്ഥിരമായ നിലയിലെത്താൻ അനുവദിക്കുന്ന അധിക കാലതാമസമുണ്ട്. ആരംഭ സമയത്തിന്റെ ഈ തത്സമയ ഭാഗം ടൈമിംഗ് ചെയ്യുന്നതിന് വാച്ച്ഡോഗ് ഓസിലേറ്റർ ഉപയോഗിക്കുന്നു. ഓരോ ടൈം out ട്ടിനും ഉപയോഗിക്കുന്ന WDT ഓസിലേറ്റർ സൈക്കിളുകളുടെ എണ്ണം ഇതിൽ കാണിച്ചിരിക്കുന്നു പട്ടിക 6-2.

പട്ടിക 6-2. വാച്ച്ഡോഗ് ഓസിലേറ്റർ സൈക്കിളുകളുടെ എണ്ണം

ടൈപ്പ് out ട്ട് ടൈപ്പുചെയ്യുക	സൈക്കിളുകളുടെ എണ്ണം
4 എം.എസ്	512
64 എം.എസ്	8K (8,192)

ബാഹ്യ ക്ലോക്ക്

ഒരു ബാഹ്യ ക്ലോക്ക് ഉറവിടത്തിൽ നിന്ന് ഉപകരണം ഓടിക്കാൻ, കാണിച്ചിരിക്കുന്നതുപോലെ CLKI പ്രവർത്തിപ്പിക്കണം ചിത്രം 6-4. ഉപകരണം ഒരു ബാഹ്യ ഘടികാരത്തിൽ പ്രവർത്തിപ്പിക്കുന്നതിന്, CKSEL ഫ്യൂസുകൾ “00” ലേക്ക് പ്രോഗ്രാം ചെയ്യണം.

ചിത്രം 6-4. ബാഹ്യ ക്ലോക്ക് ഡ്രൈവ് കോൺഫിഗറേഷൻ

ഈ ക്ലോക്ക് ഉറവിടം തിരഞ്ഞെടുക്കുമ്പോൾ, കാണിച്ചിരിക്കുന്നതുപോലെ ആരംഭ സമയങ്ങൾ എസ്‌യുടി ഫ്യൂസുകൾ നിർണ്ണയിക്കുന്നു പട്ടിക 6-3.

പട്ടിക 6-3. ബാഹ്യ ക്ലോക്ക് തിരഞ്ഞെടുക്കുന്നതിനുള്ള ആരംഭ സമയങ്ങൾ

എസ്.യു.ടി[1:0]	പവർ-ഡ from ണിൽ നിന്നുള്ള ആരംഭ സമയം	പുന .സജ്ജമാക്കുന്നതിൽ നിന്നുള്ള അധിക കാലതാമസം	ശുപാർശ ചെയ്യുന്ന ഉപയോഗം
00	6 സി.കെ.	ക്സനുമ്ക്സച്ക്	BOD പ്രവർത്തനക്ഷമമാക്കി
01	6 സി.കെ.	14CK + 4 ms	വേഗത്തിൽ ഉയരുന്ന ശക്തി
10	6 സി.കെ.	14CK + 64 ms	പതുക്കെ ഉയരുന്ന ശക്തി
11	സംവരണം

ഒരു ബാഹ്യ ക്ലോക്ക് പ്രയോഗിക്കുമ്പോൾ, MCU യുടെ സ്ഥിരമായ പ്രവർത്തനം ഉറപ്പാക്കുന്നതിന് പ്രയോഗിച്ച ക്ലോക്ക് ആവൃത്തിയിൽ പെട്ടെന്നുള്ള മാറ്റങ്ങൾ ഒഴിവാക്കേണ്ടത് ആവശ്യമാണ്. ഒരു ക്ലോക്ക് സൈക്കിളിൽ നിന്ന് മറ്റൊന്നിലേക്കുള്ള 2% ത്തിൽ കൂടുതൽ ആവൃത്തിയിലുള്ള വ്യത്യാസം പ്രവചനാതീതമായ പെരുമാറ്റത്തിലേക്ക് നയിച്ചേക്കാം. ക്ലോക്ക് ഫ്രീക്വൻസിയിൽ അത്തരം മാറ്റങ്ങൾ വരുത്തുമ്പോൾ MCU പുന et സജ്ജീകരണത്തിൽ സൂക്ഷിച്ചിട്ടുണ്ടെന്ന് ഉറപ്പാക്കേണ്ടതുണ്ട്.

സ്ഥിരമായ പ്രവർത്തനം ഉറപ്പാക്കുമ്പോഴും ആന്തരിക ക്ലോക്ക് ആവൃത്തിയുടെ റൺ-ടൈം മാറ്റങ്ങൾ നടപ്പിലാക്കാൻ സിസ്റ്റം ക്ലോക്ക് പ്രീസെയിൽ ഉപയോഗിക്കാമെന്നത് ശ്രദ്ധിക്കുക. കാണുക പേജ് 31 ലെ “സിസ്റ്റം ക്ലോക്ക് പ്രെസ്‌കലർ” വിശദാംശങ്ങൾക്ക്.

ഉയർന്ന ആവൃത്തി PLL ക്ലോക്ക്

പെരിഫറൽ ടൈമർ / ക er ണ്ടർ 64 ഉപയോഗിക്കുന്നതിനും സിസ്റ്റം ക്ലോക്ക് ഉറവിടത്തിനുമായി ആർ‌സി ഓസിലേറ്ററിന് നാമമാത്രമായി 1 മെഗാഹെർട്സ് ക്ലോക്ക് നിരക്ക് ലോക്ക് ചെയ്യുന്ന ഒരു ആന്തരിക പി‌എൽ‌എൽ ഉണ്ട്. ഒരു സിസ്റ്റം ക്ലോക്ക് ഉറവിടമായി തിരഞ്ഞെടുക്കുമ്പോൾ, സി‌കെ‌എസ്‌എൽ ഫ്യൂസുകൾ '0001' ലേക്ക് പ്രോഗ്രാം ചെയ്യുന്നതിലൂടെ, ഇത് കാണിച്ചിരിക്കുന്നതുപോലെ നാലായി വിഭജിക്കുന്നു പട്ടിക 6-4.

പട്ടിക 6-4. ഉയർന്ന ഫ്രീക്വൻസി PLL ക്ലോക്ക് ഓപ്പറേറ്റിംഗ് മോഡുകൾ

സി.കെ.എസ്.ഇ.എൽ[3:0]	നാമമാത്ര ആവൃത്തി
0001	16 MHz

ഈ ക്ലോക്ക് ഉറവിടം തിരഞ്ഞെടുക്കുമ്പോൾ, കാണിച്ചിരിക്കുന്നതുപോലെ എസ്‌യുടി ഫ്യൂസുകളാണ് ആരംഭ സമയം നിർണ്ണയിക്കുന്നത് പട്ടിക 6-5.

പട്ടിക 6-5. ഉയർന്ന ഫ്രീക്വൻസി PLL ക്ലോക്കിനുള്ള ആരംഭ സമയങ്ങൾ

എസ്.യു.ടി[1:0]	പവർ ഡ from ണിൽ നിന്നുള്ള ആരംഭ സമയം	പവർ-ഓൺ റീസെറ്റിൽ നിന്നുള്ള അധിക കാലതാമസം (VCC = 5.0V)	ശുപാർശ ചെയ്യുന്ന ഉപയോഗം
00	14CK + 1K (1024) CK + 4 ms	4 എം.എസ്	BOD പ്രവർത്തനക്ഷമമാക്കി

പട്ടിക 6-5. ഉയർന്ന ഫ്രീക്വൻസി PLL ക്ലോക്കിനുള്ള ആരംഭ സമയങ്ങൾ

എസ്.യു.ടി[1:0]	പവർ ഡ from ണിൽ നിന്നുള്ള ആരംഭ സമയം	പവർ-ഓൺ റീസെറ്റിൽ നിന്നുള്ള അധിക കാലതാമസം (VCC = 5.0V)	ശുപാർശ ചെയ്യുന്ന ഉപയോഗം
01	14CK + 16K (16384) CK + 4 ms	4 എം.എസ്	വേഗത്തിൽ ഉയരുന്ന ശക്തി
10	14CK + 1K (1024) CK + 64 ms	4 എം.എസ്	പതുക്കെ ഉയരുന്ന ശക്തി
11	14CK + 16K (16384) CK + 64 ms	4 എം.എസ്	പതുക്കെ ഉയരുന്ന ശക്തി

കാലിബ്രേറ്റഡ് ആന്തരിക ഓസിലേറ്റർ

സ്ഥിരസ്ഥിതിയായി, ആന്തരിക ആർസി ഓസിലേറ്റർ ഏകദേശം 8.0 MHz ക്ലോക്ക് നൽകുന്നു. വോളിയം ആണെങ്കിലുംtagഇ, താപനിലയെ ആശ്രയിച്ച്, ഈ ക്ലോക്ക് ഉപയോക്താവിന് വളരെ കൃത്യമായി കാലിബ്രേറ്റ് ചെയ്യാൻ കഴിയും. കാണുക “കാലിബ്രേറ്റഡ് ഇന്റേണൽ ആർ‌സി ഓസിലേറ്റർ അക്യു- പേജ് 164 ൽ ഒപ്പം പേജ് 192 ലെ “ആന്തരിക ഓസിലേറ്റർ വേഗത” കൂടുതൽ വിവരങ്ങൾക്ക്. പ്രോഗ്രാം ചെയ്ത CKDIV8 ഫ്യൂസ് ഉപയോഗിച്ചാണ് ഉപകരണം അയച്ചിരിക്കുന്നത്. കാണുക പേജ് 31 ലെ “സിസ്റ്റം ക്ലോക്ക് പ്രെസ്‌കലർ” കൂടുതൽ വിവരങ്ങൾക്ക്.

കാണിച്ചിരിക്കുന്നതുപോലെ സി‌കെ‌എസ്‌എൽ ഫ്യൂസുകൾ പ്രോഗ്രാം ചെയ്യുന്നതിലൂടെ ഈ ക്ലോക്ക് സിസ്റ്റം ക്ലോക്കായി തിരഞ്ഞെടുക്കാം പേജിലെ പട്ടിക 6-6

27. തിരഞ്ഞെടുത്താൽ, ഇത് ബാഹ്യ ഘടകങ്ങളില്ലാതെ പ്രവർത്തിക്കും. പുന reset സജ്ജമാക്കുമ്പോൾ, ഹാർഡ്‌വെയർ പ്രീ-പ്രോഗ്രാം ചെയ്ത കാലിബ്രേഷൻ മൂല്യം OSCCAL രജിസ്റ്ററിലേക്ക് ലോഡ് ചെയ്യുകയും അതുവഴി ആർ‌സി ഓസിലേറ്റർ സ്വപ്രേരിതമായി കാലിബ്രേറ്റ് ചെയ്യുകയും ചെയ്യുന്നു. ഈ കാലിബ്രേഷന്റെ കൃത്യത ഫാക്ടറി കാലിബ്രേഷനായി കാണിച്ചിരിക്കുന്നു പേജ് 21 ലെ പട്ടിക 2-164.

SW- ൽ നിന്ന് OSCCAL രജിസ്റ്റർ മാറ്റുന്നതിലൂടെ, കാണുക 31-ാം പേജിലെ “OSCCAL - ഓസിലേറ്റർ കാലിബ്രേഷൻ രജിസ്റ്റർ”, ഫാക്ടറി കാലിബ്രേഷൻ ഉപയോഗിക്കുന്നതിനേക്കാൾ ഉയർന്ന കാലിബ്രേഷൻ കൃത്യത നേടാൻ കഴിയും. ഈ കാലിബ്രേഷന്റെ കൃത്യത ഉപയോക്തൃ കാലിബ്രേഷനായി കാണിച്ചിരിക്കുന്നു പേജ് 21 ലെ പട്ടിക 2-164.

ഈ ഓസിലേറ്റർ ചിപ്പ് ക്ലോക്കായി ഉപയോഗിക്കുമ്പോൾ, വാച്ച്ഡോഗ് ടൈമറിനും സമയം പുന .സജ്ജമാക്കുന്നതിനും വാച്ച്ഡോഗ് ഓസിലേറ്റർ തുടർന്നും ഉപയോഗിക്കും. പ്രീ-പ്രോഗ്രാം ചെയ്ത കാലിബ്രേഷൻ മൂല്യത്തെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്, വിഭാഗം കാണുക “കാലി- പേജ് 150 ൽ ബ്രേഷൻ ബൈറ്റുകൾ ”.

കാണിച്ചിരിക്കുന്നതുപോലെ CKSEL ഫ്യൂസുകൾ “6.4” എന്ന് എഴുതി 0011 മെഗാഹെർട്സ് ക്ലോക്ക് നൽകാനും ആന്തരിക ഓസിലേറ്റർ സജ്ജമാക്കാം. പട്ടിക 6-6 താഴെ. ഈ ക്രമീകരണം ATtiny15 കോംപാറ്റിബിലിറ്റി മോഡ് ആയി റഫർ ചെയ്യുന്നു, കൂടാതെ ATtiny6.4 ലെന്നപോലെ 15 MHz ന് കാലിബ്രേറ്റഡ് ക്ലോക്ക് ഉറവിടം നൽകാൻ ഉദ്ദേശിച്ചുള്ളതാണ്. ATtiny15 കോംപാറ്റിബിളിറ്റി മോഡിൽ, ടൈമർ / ക er ണ്ടർ 6.4 നായി 25.6 മെഗാഹെർട്സ് പെരിഫറൽ ക്ലോക്ക് സിഗ്നൽ സൃഷ്ടിക്കുന്നതിന് പി‌എൽ‌എൽ 1 മെഗാഹെർട്‌സ് പ്രവർത്തിക്കുന്ന ആന്തരിക ഓസിലേറ്റർ ഉപയോഗിക്കുന്നു (കാണുക “8-ബിറ്റ് ടൈമർ / ക er ണ്ടർ 1-ൽ 15-ാം പേജിലെ ATtiny95 മോഡ് ”). ഈ പ്രവർത്തനരീതിയിൽ 6.4 മെഗാഹെർട്സ് ക്ലോക്ക് സിഗ്നൽ എല്ലായ്പ്പോഴും നാലായി വിഭജിച്ച് 1.6 മെഗാഹെർട്സ് സിസ്റ്റം ക്ലോക്ക് നൽകുന്നു.

പട്ടിക 6-6. ആന്തരിക കാലിബ്രേറ്റഡ് ആർസി ഓസിലേറ്റർ ഓപ്പറേറ്റിംഗ് മോഡുകൾ

സി.കെ.എസ്.ഇ.എൽ[3:0]	നാമമാത്ര ആവൃത്തി
0010(1)	8.0 MHz
0011(2)	6.4 MHz

തിരഞ്ഞെടുത്ത ഈ ഓപ്ഷൻ ഉപയോഗിച്ചാണ് ഉപകരണം അയച്ചത്.

ഈ ക്രമീകരണം ATtiny15 കോംപാറ്റിബിലിറ്റി മോഡ് തിരഞ്ഞെടുക്കും, അവിടെ സിസ്റ്റം ക്ലോക്ക് നാലായി വിഭജിച്ച് 1.6 മെഗാഹെർട്സ് ക്ലോക്ക് ഫ്രീക്വൻസി ലഭിക്കും.

കാലിബ്രേറ്റഡ് 8 മെഗാഹെർട്സ് ആന്തരിക ഓസിലേറ്റർ ക്ലോക്ക് ഉറവിടമായി തിരഞ്ഞെടുക്കുമ്പോൾ, കാണിച്ചിരിക്കുന്നതുപോലെ ആരംഭ സമയങ്ങൾ എസ്‌യുടി ഫ്യൂസുകൾ നിർണ്ണയിക്കുന്നു പട്ടിക 6-7 താഴെ.

പട്ടിക 6-7. ഇന്റേണൽ കാലിബ്രേറ്റഡ് ആർസി ഓസിലേറ്റർ ക്ലോക്കിനായുള്ള ആരംഭ സമയങ്ങൾ

എസ്.യു.ടി[1:0]	പവർ-ഡ from ണിൽ നിന്നുള്ള ആരംഭ സമയം	പുനഃസജ്ജീകരണത്തിൽ നിന്നുള്ള അധിക കാലതാമസം (VCC = 5.0V)	ശുപാർശ ചെയ്യുന്ന ഉപയോഗം
00	6 സി.കെ.	ക്സനുമ്ക്സച്ക്(1)	BOD പ്രവർത്തനക്ഷമമാക്കി
01	6 സി.കെ.	14CK + 4 ms	വേഗത്തിൽ ഉയരുന്ന ശക്തി
10(2)	6 സി.കെ.	14CK + 64 ms	പതുക്കെ ഉയരുന്ന ശക്തി
11	സംവരണം

1. RSTDISBL ഫ്യൂസ് പ്രോഗ്രാം ചെയ്തിട്ടുണ്ടെങ്കിൽ, പ്രോഗ്രാമിംഗ് മോഡ് നൽകാമെന്ന് ഉറപ്പാക്കുന്നതിന് ഈ ആരംഭ സമയം 14CK + 4 ms ആയി വർദ്ധിപ്പിക്കും.
2. തിരഞ്ഞെടുത്ത ഈ ഓപ്ഷൻ ഉപയോഗിച്ചാണ് ഉപകരണം അയച്ചിരിക്കുന്നത്.

ATtiny15 കോംപാറ്റിബിലിറ്റി മോഡിൽ കാണിച്ചിരിക്കുന്നതുപോലെ എസ്‌യുടി ഫ്യൂസുകളാണ് ആരംഭ സമയം നിർണ്ണയിക്കുന്നത് പട്ടിക 6-8 താഴെ.

പട്ടിക 6-8. ഇന്റേണൽ കാലിബ്രേറ്റഡ് RC ഓസിലേറ്റർ ക്ലോക്കിനായുള്ള ആരംഭ സമയങ്ങൾ (ATtiny15 മോഡിൽ)

എസ്.യു.ടി[1:0]	പവർ-ഡ from ണിൽ നിന്നുള്ള ആരംഭ സമയം	പുനഃസജ്ജീകരണത്തിൽ നിന്നുള്ള അധിക കാലതാമസം (VCC = 5.0V)	ശുപാർശ ചെയ്യുന്ന ഉപയോഗം
00	6 സി.കെ.	14CK + 64 ms
01	6 സി.കെ.	14CK + 64 ms
10	6 സി.കെ.	14CK + 4 ms
11	1 സി.കെ.	ക്സനുമ്ക്സച്ക്(1)

ശ്രദ്ധിക്കുക: RSTDISBL ഫ്യൂസ് പ്രോഗ്രാം ചെയ്തിട്ടുണ്ടെങ്കിൽ, പ്രോഗ്രാമിംഗ് മോഡ് നൽകാനാകുമെന്ന് ഉറപ്പാക്കാൻ ഈ ആരംഭ സമയം 14CK + 4 ms ആയി വർദ്ധിപ്പിക്കും.

ചുരുക്കത്തിൽ, ATtiny15 കോംപാറ്റിബിളിറ്റി മോഡിനെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾ വിഭാഗങ്ങളിൽ കാണാം “പോർട്ട് ബി (PB5: PB0)” ഓണാണ് പേജ് 2, 15-ാം പേജിലെ “ATtiny24 കോംപാറ്റിബിലിറ്റി മോഡിലെ ആന്തരിക PLL”, “ATtiny8 മോഡിൽ 1-ബിറ്റ് ടൈമർ / ക er ണ്ടർ 15” ഓണാണ് പേജ് 95, പേജ് 140 ലെ “ഡീബഗ് വയറിന്റെ പരിമിതികൾ”, പേജ് 150 ലെ “കാലിബ്രേഷൻ ബൈറ്റുകൾ” മേശയിലും “ക്ലോക്ക് പ്രെസ്‌കലർ പേജ് 33 ൽ ”തിരഞ്ഞെടുക്കുക.

ആന്തരിക 128 kHz ഓസിലേറ്റർ

128 kHz ആന്തരിക ഓസിലേറ്റർ 128 kHz ക്ലോക്ക് നൽകുന്ന ഒരു ലോ പവർ ഓസിലേറ്ററാണ്. 3V, 25°C എന്നിവയിൽ ആവൃത്തി നാമമാത്രമാണ്. CKSEL ഫ്യൂസുകൾ "0100" ലേക്ക് പ്രോഗ്രാം ചെയ്തുകൊണ്ട് ഈ ക്ലോക്ക് സിസ്റ്റം ക്ലോക്കായി തിരഞ്ഞെടുക്കാം.

ഈ ക്ലോക്ക് ഉറവിടം തിരഞ്ഞെടുക്കുമ്പോൾ, കാണിച്ചിരിക്കുന്നതുപോലെ ആരംഭ സമയങ്ങൾ എസ്‌യുടി ഫ്യൂസുകൾ നിർണ്ണയിക്കുന്നു പട്ടിക 6-9.

പട്ടിക 6-9. 128 kHz ഇന്റേണൽ ഓസിലേറ്ററിനായുള്ള ആരംഭ സമയങ്ങൾ

എസ്.യു.ടി[1:0]	പവർ-ഡ from ണിൽ നിന്നുള്ള ആരംഭ സമയം	പുന .സജ്ജമാക്കുന്നതിൽ നിന്നുള്ള അധിക കാലതാമസം	ശുപാർശ ചെയ്യുന്ന ഉപയോഗം
00	6 സി.കെ.	ക്സനുമ്ക്സച്ക്(1)	BOD പ്രവർത്തനക്ഷമമാക്കി
01	6 സി.കെ.	14CK + 4 ms	വേഗത്തിൽ ഉയരുന്ന ശക്തി
10	6 സി.കെ.	14CK + 64 ms	പതുക്കെ ഉയരുന്ന ശക്തി
11	സംവരണം

ലോ-ഫ്രീക്വൻസി ക്രിസ്റ്റൽ ഓസിലേറ്റർ

ഉപകരണത്തിന്റെ ക്ലോക്ക് ഉറവിടമായി 32.768 kHz വാച്ച് ക്രിസ്റ്റൽ ഉപയോഗിക്കുന്നതിന്, CKSEL ഫ്യൂസുകൾ '0110' എന്ന് സജ്ജമാക്കി ലോ-ഫ്രീക്വൻസി ക്രിസ്റ്റൽ ഓസിലേറ്റർ തിരഞ്ഞെടുക്കണം. കാണിച്ചിരിക്കുന്നതുപോലെ ക്രിസ്റ്റൽ ബന്ധിപ്പിക്കണം ചിത്രം 6-5. 32.768 kHz ക്രിസ്റ്റലിനായി സ്യൂട്ട്-ലോഡ് കപ്പാസിറ്റൻസ് കണ്ടെത്താൻ, ദയവായി നിർമ്മാതാവിന്റെ ഡാറ്റാഷീറ്റ് പരിശോധിക്കുക.

ഈ ഓസിലേറ്റർ തിരഞ്ഞെടുക്കുമ്പോൾ, കാണിച്ചിരിക്കുന്നതുപോലെ എസ്‌യുടി ഫ്യൂസുകളാണ് ആരംഭ സമയം നിർണ്ണയിക്കുന്നത് പട്ടിക 6-10.

പട്ടിക 6-10. ലോ ഫ്രീക്വൻസി ക്രിസ്റ്റൽ ഓസിലേറ്റർ ക്ലോക്ക് തിരഞ്ഞെടുക്കുന്നതിനുള്ള ആരംഭ സമയങ്ങൾ

എസ്.യു.ടി[1:0]	പവർ ഡ from ണിൽ നിന്നുള്ള ആരംഭ സമയം	പുനഃസജ്ജീകരണത്തിൽ നിന്നുള്ള അധിക കാലതാമസം (VCC = 5.0V)	ശുപാർശ ചെയ്യുന്ന ഉപയോഗം
00	1 കെ (1024) സി.കെ.(1)	4 എം.എസ്	അതിവേഗം ഉയരുന്ന പവർ അല്ലെങ്കിൽ BOD പ്രവർത്തനക്ഷമമാക്കി
01	1 കെ (1024) സി.കെ.(1)	64 എം.എസ്	പതുക്കെ ഉയരുന്ന ശക്തി
10	32 കെ (32768) സി.കെ.	64 എം.എസ്	ആരംഭത്തിൽ സ്ഥിരമായ ആവൃത്തി
11	സംവരണം

ശ്രദ്ധിക്കുക: സ്റ്റാർട്ടപ്പിലെ ഫ്രീക്വൻസി സ്ഥിരത പ്രധാനമല്ലെങ്കിൽ മാത്രമേ ഈ ഓപ്ഷനുകൾ ഉപയോഗിക്കാവൂ.

ലോ-ഫ്രീക്വൻസി ക്രിസ്റ്റൽ ഓസിലേറ്റർ ഒരു ആന്തരിക ലോഡ് കപ്പാസിറ്റൻസ് നൽകുന്നു, കാണുക പട്ടിക 6-11 ഓരോ TOSC പിൻയിലും.

പട്ടിക 6-11. ലോ-ഫ്രീക്വൻസി ക്രിസ്റ്റൽ ഓസിലേറ്ററിന്റെ കപ്പാസിറ്റൻസ്

ഉപകരണം	32 kHz Osc. തരം	തൊപ്പി (Xtal1 / Tosc1)	തൊപ്പി (Xtal2 / Tosc2)
ATtiny25 / 45/85	സിസ്റ്റം ഓസ്ക്.	16 pF	6 pF

ക്രിസ്റ്റൽ ഓസിലേറ്റർ / സെറാമിക് റിസോണേറ്റർ

XTAL1, XTAL2 എന്നിവ യഥാക്രമം ഒരു വിപരീതത്തിന്റെ ഇൻപുട്ടും outputട്ട്പുട്ടും ആണ് ampൽ കാണിച്ചിരിക്കുന്നതുപോലെ, ഒരു ഓൺ-ചിപ്പ് ഓസിലേറ്ററായി ഉപയോഗിക്കുന്നതിന് ക്രമീകരിക്കാവുന്ന ലൈഫയർ ചിത്രം 6-5. ഒന്നുകിൽ ഒരു ക്വാർട്സ് ക്രിസ്റ്റൽ അല്ലെങ്കിൽ സെറാമിക് റെസൊണേറ്റർ ഉപയോഗിക്കാം.

C1 ഉം C2 ഉം എല്ലായ്പ്പോഴും പരലുകൾക്കും അനുരണനങ്ങൾക്കും തുല്യമായിരിക്കണം. കപ്പാസിറ്ററുകളുടെ ഒപ്റ്റിമൽ മൂല്യം ഉപയോഗത്തിലുള്ള ക്രിസ്റ്റൽ അല്ലെങ്കിൽ റെസൊണേറ്റർ, വഴിതെറ്റിയ കപ്പാസിറ്റൻസിന്റെ അളവ്, പരിസ്ഥിതിയുടെ വൈദ്യുതകാന്തിക ശബ്ദം എന്നിവയെ ആശ്രയിച്ചിരിക്കുന്നു. ക്രിസ്റ്റലുകളുടെ ഉപയോഗത്തിനായി കപ്പാസിറ്ററുകൾ തിരഞ്ഞെടുക്കുന്നതിനുള്ള ചില പ്രാഥമിക മാർഗ്ഗനിർദ്ദേശങ്ങൾ നൽകിയിരിക്കുന്നു പട്ടിക 6-12 താഴെ. സെറാമിക് റെസൊണേറ്ററുകൾക്കായി, നിർമ്മാതാവ് നൽകിയ കപ്പാസിറ്റർ മൂല്യങ്ങൾ ഉപയോഗിക്കണം.

പട്ടിക 6-12. ക്രിസ്റ്റൽ ഓസിലേറ്റർ ഓപ്പറേറ്റിംഗ് മോഡുകൾ

സി.കെ.എസ്.ഇ.എൽ[3:1]	ഫ്രീക്വൻസി റേഞ്ച് (MHz)	ക്രിസ്റ്റലുകളുമൊത്തുള്ള ഉപയോഗത്തിനായി കപ്പാസിറ്ററുകൾ സി 1, സി 2 എന്നിവയ്ക്കുള്ള ശുപാർശിത ശ്രേണി (പിഎഫ്)
100(1)	0.4 - 0.9	–
101	0.9 - 3.0	12 - 22
110	3.0 - 8.0	12 - 22
111	8.0 -	12 - 22

കുറിപ്പുകൾ: ഈ ഓപ്ഷൻ പരലുകൾക്കൊപ്പം ഉപയോഗിക്കരുത്, സെറാമിക് റെസൊണേറ്ററുകളിൽ മാത്രം.

മൂന്ന് വ്യത്യസ്ത മോഡുകളിൽ ഓസിലേറ്ററിന് പ്രവർത്തിക്കാൻ കഴിയും, ഓരോന്നിനും ഒരു നിർദ്ദിഷ്ട ഫ്രീക്വൻസി ശ്രേണിയിൽ ഒപ്റ്റിമൈസ് ചെയ്യാനാകും. കാണിച്ചിരിക്കുന്നതുപോലെ CKSEL [3: 1] ഫ്യൂസുകളാണ് ഓപ്പറേറ്റിംഗ് മോഡ് തിരഞ്ഞെടുക്കുന്നത് പട്ടിക 6-12.

SK യുമായി CKSEL0 ഫ്യൂസ് [1: 0] കാണിച്ചിരിക്കുന്നതുപോലെ ഫ്യൂസുകൾ ആരംഭ സമയം തിരഞ്ഞെടുക്കുന്നു പട്ടിക 6-13.

പട്ടിക 6-13. ക്രിസ്റ്റൽ ഓസിലേറ്റർ ക്ലോക്ക് തിരഞ്ഞെടുക്കുന്നതിനുള്ള ആരംഭ സമയങ്ങൾ

സി.കെ.എസ്.ഇ.എൽ0	എസ്.യു.ടി[1:0]	പവർ-ഡ from ണിൽ നിന്നുള്ള ആരംഭ സമയം	പുന .സജ്ജമാക്കുന്നതിൽ നിന്നുള്ള അധിക കാലതാമസം	ശുപാർശ ചെയ്യുന്ന ഉപയോഗം
0	00	258 സി.കെ.(1)	14CK + 4 ms	സെറാമിക് റെസൊണേറ്റർ, വേഗത്തിൽ ഉയരുന്ന പവർ
0	01	258 സി.കെ.(1)	14CK + 64 ms	സെറാമിക് റെസൊണേറ്റർ, പതുക്കെ ഉയരുന്ന ശക്തി
0	10	1 കെ (1024) സി.കെ.(2)	ക്സനുമ്ക്സച്ക്	സെറാമിക് റെസൊണേറ്റർ, BOD പ്രവർത്തനക്ഷമമാക്കി
0	11	1 കെ (1024) സി.കെ.(2)	14CK + 4 ms	സെറാമിക് റെസൊണേറ്റർ, വേഗത്തിൽ ഉയരുന്ന പവർ
1	00	1 കെ (1024) സി.കെ.(2)	14CK + 64 ms	സെറാമിക് റെസൊണേറ്റർ, പതുക്കെ ഉയരുന്ന ശക്തി
1	01	16 കെ (16384) സി.കെ.	ക്സനുമ്ക്സച്ക്	ക്രിസ്റ്റൽ ഓസിലേറ്റർ, BOD പ്രവർത്തനക്ഷമമാക്കി
1	10	16 കെ (16384) സി.കെ.	14CK + 4 ms	ക്രിസ്റ്റൽ ഓസിലേറ്റർ, അതിവേഗം ഉയരുന്ന ശക്തി
1	11	16 കെ (16384) സി.കെ.	14CK + 64 ms	ക്രിസ്റ്റൽ ഓസിലേറ്റർ, പതുക്കെ ഉയരുന്ന ശക്തി

കുറിപ്പുകൾ

ഉപകരണത്തിന്റെ പരമാവധി ആവൃത്തിക്ക് സമീപം പ്രവർത്തിക്കാത്തപ്പോൾ മാത്രമേ ഈ ഓപ്‌ഷനുകൾ ഉപയോഗിക്കാവൂ, മാത്രമല്ല ആരംഭത്തിൽ ആവൃത്തി സ്ഥിരത അപ്ലിക്കേഷന് പ്രധാനമല്ലെങ്കിൽ മാത്രം. ഈ ഓപ്ഷനുകൾ പരലുകൾക്ക് അനുയോജ്യമല്ല.

ഈ ഓപ്ഷനുകൾ സെറാമിക് റെസൊണേറ്ററുകൾക്കൊപ്പം ഉപയോഗിക്കാൻ ഉദ്ദേശിച്ചുള്ളതാണ്, മാത്രമല്ല തുടക്കത്തിൽ തന്നെ ആവൃത്തി സ്ഥിരത ഉറപ്പാക്കുകയും ചെയ്യും. ഉപകരണത്തിന്റെ പരമാവധി ആവൃത്തിക്ക് സമീപം പ്രവർത്തിക്കാത്തപ്പോൾ അവ പരലുകൾ ഉപയോഗിച്ചും ഉപയോഗിക്കാം, കൂടാതെ തുടക്കത്തിൽ തന്നെ ആവൃത്തി സ്ഥിരത അപ്ലിക്കേഷന് പ്രധാനമല്ലെങ്കിൽ.

സ്ഥിരസ്ഥിതി ക്ലോക്ക് ഉറവിടം

ഉപകരണം CKSEL = "0010", SUT = "10", CKDIV8 പ്രോഗ്രാം ചെയ്തു. ഡിഫോൾട്ട് ക്ലോക്ക് സോഴ്സ് സെറ്റിംഗ് എന്നത് 8 MHz ൽ പ്രവർത്തിക്കുന്ന ഏറ്റവും ദൈർഘ്യമേറിയ സ്റ്റാർട്ടപ്പ് സമയവും 8 ന്റെ പ്രാരംഭ സിസ്റ്റം ക്ലോക്ക് പ്രെസ്കാളിംഗും ആണ്, ഇതിന്റെ ഫലമായി 1.0 MHz സിസ്റ്റം ക്ലോക്ക് ലഭിക്കുന്നു. ഈ സ്ഥിരസ്ഥിതി ക്രമീകരണം എല്ലാ ഉപയോക്താക്കൾക്കും ഒരു ഇൻ-സിസ്റ്റം അല്ലെങ്കിൽ ഹൈ-വോൾ ഉപയോഗിച്ച് അവർക്ക് ആവശ്യമുള്ള ക്ലോക്ക് സോഴ്സ് ക്രമീകരണം നടത്താൻ കഴിയുമെന്ന് ഉറപ്പാക്കുന്നുtagഇ പ്രോഗ്രാമർ.

സിസ്റ്റം ക്ലോക്ക് പ്രെസ്‌കലർ

ക്രമീകരിച്ചുകൊണ്ട് ATtiny25 / 45/85 സിസ്റ്റം ക്ലോക്ക് വിഭജിക്കാം 32-ാം പേജിലെ “CLKPR - ക്ലോക്ക് പ്രെസ്‌കെയിൽ രജിസ്റ്റർ”. പ്രോസസ്സിംഗ് പവറിന്റെ ആവശ്യകത കുറവായിരിക്കുമ്പോൾ വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കാൻ ഈ സവിശേഷത ഉപയോഗിക്കാം. ഇത് എല്ലാ ക്ലോക്ക് സോഴ്‌സ് ഓപ്‌ഷനുകൾക്കൊപ്പവും ഉപയോഗിക്കാം, ഇത് സിപിയുവിന്റേയും എല്ലാ സിൻക്രണസ് പെരിഫറലുകളുടേയും ക്ലോക്ക് ഫ്രീക്വൻസിയെ ബാധിക്കും. clkI/O, clkADC, clkCPU, clkFLASH എന്നിവയിൽ കാണിച്ചിരിക്കുന്നതുപോലെ ഒരു ഘടകം കൊണ്ട് ഹരിച്ചിരിക്കുന്നു പേജ് 6 ലെ പട്ടിക 15-33.

മാറുന്ന സമയം

പ്രിസ്‌കലർ ക്രമീകരണങ്ങൾക്കിടയിൽ മാറുമ്പോൾ, ക്ലോക്ക് സിസ്റ്റത്തിൽ തടസ്സങ്ങളൊന്നും സംഭവിക്കുന്നില്ലെന്നും മുമ്പത്തെ ക്രമീകരണവുമായി ബന്ധപ്പെട്ട ക്ലോക്ക് ഫ്രീക്വൻസിയേക്കാളും പുതിയ ക്രമീകരണത്തിന് അനുയോജ്യമായ ക്ലോക്ക് ഫ്രീക്വൻസിയെക്കാളും ഇന്റർമീഡിയറ്റ് ഫ്രീക്വൻസി ഉയർന്നതല്ലെന്നും സിസ്റ്റം ക്ലോക്ക് പ്രെസ്‌കലർ ഉറപ്പാക്കുന്നു.

പ്രിസ്‌കലർ നടപ്പിലാക്കുന്ന റിപ്പിൾ ക counter ണ്ടർ അവിഭാജ്യ ക്ലോക്കിന്റെ ആവൃത്തിയിലാണ് പ്രവർത്തിക്കുന്നത്, ഇത് സിപിയുവിന്റെ ക്ലോക്ക് ആവൃത്തിയേക്കാൾ വേഗത്തിലാകാം. അതിനാൽ, പ്രിസ്‌കലറിന്റെ അവസ്ഥ നിർണ്ണയിക്കാൻ കഴിയില്ല - അത് വായിക്കാൻ കഴിയുമെങ്കിലും, ഒരു ക്ലോക്ക് ഡിവിഷനിൽ നിന്ന് മറ്റൊന്നിലേക്ക് മാറുന്നതിന് കൃത്യമായ സമയം കൃത്യമായി പ്രവചിക്കാൻ കഴിയില്ല.

സി‌എൽ‌കെ‌പി‌എസ് മൂല്യങ്ങൾ‌ എഴുതിയ സമയം മുതൽ‌, പുതിയ ക്ലോക്ക് ഫ്രീക്വൻസി സജീവമാകുന്നതിന് മുമ്പ് ടി 1 + ടി 2 നും ടി 1 + 2 * ടി 2 നും ഇടയിൽ എടുക്കും. ഈ ഇടവേളയിൽ, 2 സജീവ ക്ലോക്ക് അരികുകൾ നിർമ്മിക്കുന്നു. ഇവിടെ, ടി 1 മുമ്പത്തെ ക്ലോക്ക് പിരീഡാണ്, കൂടാതെ പുതിയ പ്രിസ്‌കലർ ക്രമീകരണവുമായി ബന്ധപ്പെട്ട കാലയളവാണ് ടി 2.

ക്ലോക്ക് put ട്ട്‌പുട്ട് ബഫർ

CLKO പിൻ (XTAL2 പിൻ ആയി ഉപയോഗിക്കാത്തപ്പോൾ) ഉപകരണ ക്ലോക്ക് output ട്ട്‌പുട്ട് ചെയ്യാൻ ഉപകരണത്തിന് കഴിയും. Output ട്ട്‌പുട്ട് പ്രവർത്തനക്ഷമമാക്കാൻ, CKOUT ഫ്യൂസ് പ്രോഗ്രാം ചെയ്യേണ്ടതുണ്ട്. സിസ്റ്റത്തിലെ മറ്റ് സർക്യൂട്ടുകൾ ഓടിക്കാൻ ചിപ്പ് ക്ലോക്ക് ഉപയോഗിക്കുമ്പോൾ ഈ മോഡ് അനുയോജ്യമാണ്. പുന reset സജ്ജമാക്കുമ്പോൾ ക്ലോക്ക് output ട്ട്‌പുട്ട് ആകില്ലെന്നും ഫ്യൂസ് പ്രോഗ്രാം ചെയ്യുമ്പോൾ ഐ / ഒ പിൻ സാധാരണ പ്രവർത്തനം അസാധുവാക്കുമെന്നും ശ്രദ്ധിക്കുക. CLKO- യിൽ ക്ലോക്ക് output ട്ട്‌പുട്ട് ആയിരിക്കുമ്പോൾ ആന്തരിക RC ഓസിലേറ്റർ, WDT ഓസിലേറ്റർ, PLL, ബാഹ്യ ക്ലോക്ക് (CLKI) എന്നിവ തിരഞ്ഞെടുക്കാനാകും. CLKO- യിലെ ക്ലോക്ക് output ട്ട്‌പുട്ടിനായി ക്രിസ്റ്റൽ ഓസിലേറ്ററുകൾ (XTAL1, XTAL2) ഉപയോഗിക്കാൻ കഴിയില്ല. സിസ്റ്റം ക്ലോക്ക് പ്രെസ്‌കലർ ഉപയോഗിച്ചിട്ടുണ്ടെങ്കിൽ, വിഭജിക്കപ്പെട്ട സിസ്റ്റം ക്ലോക്കാണ് .ട്ട്‌പുട്ട്.

രജിസ്റ്റർ വിവരണം

OSCCAL - ഓസിലേറ്റർ കാലിബ്രേഷൻ രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x31	CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	OSCCAL
വായിക്കുക/എഴുതുക	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

ബിറ്റുകൾ 7: 0 - CAL [7: 0]: ഓസിലേറ്റർ കാലിബ്രേഷൻ മൂല്യം

ഓസിലേറ്റർ ഫ്രീക്വൻസിയിൽ നിന്ന് പ്രോസസ് വ്യതിയാനങ്ങൾ നീക്കംചെയ്യുന്നതിന് കാലിബ്രേറ്റഡ് ഇന്റേണൽ ആർ‌സി ഓസിലേറ്റർ ട്രിം ചെയ്യാൻ ഓസിലേറ്റർ കാലിബ്രേഷൻ രജിസ്റ്റർ ഉപയോഗിക്കുന്നു. ചിപ്പ് പുന reset സജ്ജീകരണ സമയത്ത് ഒരു പ്രീ-പ്രോഗ്രാം ചെയ്ത കാലിബ്രേഷൻ മൂല്യം ഈ രജിസ്റ്ററിൽ സ്വപ്രേരിതമായി എഴുതപ്പെടും, ഇത് വ്യക്തമാക്കിയ ഫാക്ടറി കാലിബ്രേറ്റഡ് ആവൃത്തി നൽകുന്നു പേജ് 21 ലെ പട്ടിക 2-164. ഓസിലേറ്റർ ആവൃത്തി മാറ്റുന്നതിന് അപ്ലിക്കേഷൻ സോഫ്റ്റ്വെയറിന് ഈ രജിസ്റ്റർ എഴുതാൻ കഴിയും. വ്യക്തമാക്കിയതുപോലെ ഓസിലേറ്റർ ആവൃത്തികളിലേക്ക് കാലിബ്രേറ്റ് ചെയ്യാൻ കഴിയും പേജ് 21 ലെ പട്ടിക 2-164. ആ ശ്രേണിക്ക് പുറത്തുള്ള കാലിബ്രേഷൻ ഉറപ്പില്ല.

ഈ ഓസിലേറ്റർ സമയത്തിന് EEPROM, ഫ്ലാഷ് റൈറ്റ് ആക്സസ് എന്നിവയ്ക്കായി ഉപയോഗിക്കുന്നുവെന്നത് ശ്രദ്ധിക്കുക, ഈ എഴുത്ത് സമയങ്ങൾ അതനുസരിച്ച് ബാധിക്കപ്പെടും. EEPROM അല്ലെങ്കിൽ ഫ്ലാഷ് എഴുതിയിട്ടുണ്ടെങ്കിൽ, 8.8 MHz- ൽ കൂടുതൽ കാലിബ്രേറ്റ് ചെയ്യരുത്. അല്ലെങ്കിൽ, EEPROM അല്ലെങ്കിൽ ഫ്ലാഷ് റൈറ്റ് പരാജയപ്പെടാം.

CAL7 ബിറ്റ് ഓസിലേറ്ററിനുള്ള പ്രവർത്തന പരിധി നിർണ്ണയിക്കുന്നു. ഈ ബിറ്റ് 0 ആയി സജ്ജമാക്കുന്നത് ഏറ്റവും കുറഞ്ഞ ആവൃത്തി ശ്രേണി നൽകുന്നു, ഈ ബിറ്റ് 1 ആയി ക്രമീകരിക്കുന്നത് ഉയർന്ന ആവൃത്തി ശ്രേണി നൽകുന്നു. രണ്ട് ഫ്രീക്വൻസി ശ്രേണികൾ ഓവർലാപ്പുചെയ്യുന്നു, മറ്റൊരു വിധത്തിൽ പറഞ്ഞാൽ OSCCAL = 0x7F ന്റെ ക്രമീകരണം OSCCAL = 0x80 നേക്കാൾ ഉയർന്ന ആവൃത്തി നൽകുന്നു.

തിരഞ്ഞെടുത്ത പരിധിക്കുള്ളിൽ ആവൃത്തി ട്യൂൺ ചെയ്യുന്നതിന് CAL [6: 0] ബിറ്റുകൾ ഉപയോഗിക്കുന്നു. 0x00 എന്ന ക്രമീകരണം ആ ശ്രേണിയിലെ ഏറ്റവും കുറഞ്ഞ ഫ്രീക്വൻസി നൽകുന്നു, കൂടാതെ 0x7F ന്റെ ക്രമീകരണം ശ്രേണിയിലെ ഏറ്റവും ഉയർന്ന ആവൃത്തി നൽകുന്നു.

എംസിയുവിന്റെ സ്ഥിരമായ പ്രവർത്തനം ഉറപ്പാക്കാൻ കാലിബ്രേഷൻ മൂല്യം ചെറുതായി മാറ്റണം. ഒരു ചക്രത്തിൽ നിന്ന് മറ്റൊന്നിലേക്ക് 2% ൽ കൂടുതൽ ആവൃത്തിയിലുള്ള വ്യത്യാസം പ്രവചനാതീതമായ പെരുമാറ്റത്തിലേക്ക് നയിച്ചേക്കാം. ഓരോ കാലിബ്രേഷനും OSCCAL ലെ മാറ്റങ്ങൾ 0x20 കവിയാൻ പാടില്ല. ക്ലോക്ക് ഫ്രീക്വൻസിയിൽ അത്തരം മാറ്റങ്ങൾ വരുത്തുമ്പോൾ MCU പുന et സജ്ജീകരണത്തിൽ സൂക്ഷിച്ചിട്ടുണ്ടെന്ന് ഉറപ്പാക്കേണ്ടതുണ്ട്

പട്ടിക 6-14. ആന്തരിക ആർസി ഓസിലേറ്റർ ഫ്രീക്വൻസി റേഞ്ച്

OSCCAL മൂല്യം	നാമമാത്ര ആവൃത്തിയോടുള്ള സാധാരണ കുറഞ്ഞ ആവൃത്തി	നാമമാത്ര ആവൃത്തിയെ ബഹുമാനിക്കുന്ന സാധാരണ ഉയർന്ന ആവൃത്തി
0x00	50%	100%
0x3F	75%	150%
0x7F	100%	200%

CLKPR - ക്ലോക്ക് പ്രെസ്‌കെയിൽ രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x26	CLKPCE	–	–	–	CLKPS3	CLKPS2	CLKPS1	CLKPS0	CLKPR
വായിക്കുക/എഴുതുക	R/W	R	R	R	R/W	R/W	R/W	R/W

പ്രാരംഭ മൂല്യം 0 0 0 0 ബിറ്റ് വിവരണം കാണുക

ബിറ്റ് 7 - സി‌എൽ‌കെ‌പി‌സി‌ഇ: ക്ലോക്ക് പ്രെസ്‌കലർ മാറ്റം പ്രവർത്തനക്ഷമമാക്കുക

CLKPS ബിറ്റുകളുടെ മാറ്റം പ്രാപ്തമാക്കുന്നതിന് CLKPCE ബിറ്റ് ലോജിക് ഒന്നിന് എഴുതണം. CLKPR ലെ മറ്റ് ബിറ്റുകൾ‌ ഒരേസമയം പൂജ്യത്തിലേക്ക് എഴുതുമ്പോൾ മാത്രമേ CLKPCE ബിറ്റ് അപ്‌ഡേറ്റ് ചെയ്യൂ. CLKPCE എഴുതിയതിന് ശേഷമോ അല്ലെങ്കിൽ CLKPS ബിറ്റുകൾ എഴുതുമ്പോഴോ ഹാർഡ്‌വെയർ ഉപയോഗിച്ച് നാല് ചക്രങ്ങൾ മായ്‌ക്കുന്നു. ഈ സമയപരിധി കാലയളവിനുള്ളിൽ CLKPCE ബിറ്റ് മാറ്റിയെഴുതുന്നത് സമയപരിധി അവസാനിപ്പിക്കുകയോ CLKPCE ബിറ്റ് മായ്‌ക്കുകയോ ചെയ്യുന്നില്ല.

ബിറ്റുകൾ 6: 4 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ഈ ബിറ്റുകൾ ATtiny25 / 45/85 ൽ റിസർവ്വ് ചെയ്ത ബിറ്റുകളാണ്, അവ എല്ലായ്പ്പോഴും പൂജ്യമായി വായിക്കും.

ബിറ്റുകൾ 3: 0 - സി‌എൽ‌കെ‌പി‌എസ് [3: 0]: ക്ലോക്ക് പ്രെസ്‌കലർ ബിറ്റുകൾ 3 - 0 തിരഞ്ഞെടുക്കുക

തിരഞ്ഞെടുത്ത ക്ലോക്ക് ഉറവിടവും ആന്തരിക സിസ്റ്റം ക്ലോക്കും തമ്മിലുള്ള വിഭജന ഘടകത്തെ ഈ ബിറ്റുകൾ നിർവചിക്കുന്നു. ആപ്ലിക്കേഷൻ ആവശ്യകതകൾക്ക് അനുസൃതമായി ക്ലോക്ക് ഫ്രീക്വൻസി വ്യത്യാസപ്പെടുത്തുന്നതിന് ഈ ബിറ്റുകൾ റൺ-ടൈം എഴുതാം. ഡിവൈഡർ മാസ്റ്റർ ക്ലോക്ക് ഇൻപുട്ടിനെ എംസിയുവിലേക്ക് വിഭജിക്കുമ്പോൾ, ഒരു ഡിവിഷൻ ഫാക്ടർ ഉപയോഗിക്കുമ്പോൾ എല്ലാ സിൻക്രണസ് പെരിഫെറലുകളുടെയും വേഗത കുറയുന്നു. ഡിവിഷൻ ഘടകങ്ങൾ നൽകിയിരിക്കുന്നു പട്ടിക 6-15.

ക്ലോക്ക് ഫ്രീക്വൻസിയുടെ മന int പൂർവമല്ലാത്ത മാറ്റങ്ങൾ ഒഴിവാക്കാൻ, സി‌എൽ‌കെ‌പി‌എസ് ബിറ്റുകൾ‌ മാറ്റുന്നതിന് ഒരു പ്രത്യേക റൈറ്റ് നടപടിക്രമം പാലിക്കേണ്ടതുണ്ട്:

ക്ലോക്ക് പ്രെസ്‌കലർ ചേഞ്ച് പ്രാപ്‌തമാക്കുക (CLKPCE) ബിറ്റ് ഒന്നിലേക്കും CLKPR ലെ മറ്റെല്ലാ ബിറ്റുകളിലേക്കും പൂജ്യമായി എഴുതുക.

നാല് സൈക്കിളുകൾക്കുള്ളിൽ, CLKPCE ലേക്ക് പൂജ്യം എഴുതുമ്പോൾ ആവശ്യമുള്ള മൂല്യം CLKPS ലേക്ക് എഴുതുക.

റൈറ്റ് നടപടിക്രമം തടസ്സപ്പെട്ടിട്ടില്ലെന്ന് ഉറപ്പാക്കുന്നതിന് പ്രിസ്‌കലർ ക്രമീകരണം മാറ്റുമ്പോൾ തടസ്സങ്ങൾ പ്രവർത്തനരഹിതമാക്കണം.

CKDIV8 ഫ്യൂസ് CLKPS ബിറ്റുകളുടെ പ്രാരംഭ മൂല്യം നിർണ്ണയിക്കുന്നു. CKDIV8 പ്രോഗ്രാം ചെയ്തിട്ടില്ലെങ്കിൽ, CLKPS ബിറ്റുകൾ "0000" ആയി പുനഃസജ്ജമാക്കും. CKDIV8 പ്രോഗ്രാം ചെയ്‌തിട്ടുണ്ടെങ്കിൽ, CLKPS ബിറ്റുകൾ “0011” ലേക്ക് പുനഃസജ്ജമാക്കും, ഇത് തുടക്കത്തിൽ എട്ടിന്റെ ഡിവിഷൻ ഫാക്ടർ നൽകുന്നു. തിരഞ്ഞെടുത്ത ക്ലോക്ക് ഉറവിടത്തിന് നിലവിലെ ഓപ്പറേറ്റിംഗ് അവസ്ഥയിൽ ഉപകരണത്തിന്റെ പരമാവധി ആവൃത്തിയേക്കാൾ ഉയർന്ന ആവൃത്തി ഉണ്ടെങ്കിൽ ഈ സവിശേഷത ഉപയോഗിക്കേണ്ടതാണ്. CKDIV8 ഫ്യൂസ് ക്രമീകരണം പരിഗണിക്കാതെ തന്നെ CLKPS ബിറ്റുകളിലേക്ക് ഏത് മൂല്യവും എഴുതാൻ കഴിയുമെന്നത് ശ്രദ്ധിക്കുക. ആപ്ലിക്കേഷൻ സോഫ്‌റ്റ്‌വെയർ മതിയായ ഡിവിഷൻ ഘടകം ഉറപ്പാക്കണം

നിലവിലെ ഓപ്പറേറ്റിംഗ് സാഹചര്യങ്ങളിൽ തിരഞ്ഞെടുത്ത ക്ലോക്ക് ഉറവിടത്തിന് ഉപകരണത്തിന്റെ പരമാവധി ആവൃത്തിയേക്കാൾ ഉയർന്ന ആവൃത്തി ഉണ്ടെങ്കിൽ തിരഞ്ഞെടുത്തു. പ്രോഗ്രാം ചെയ്ത CKDIV8 ഫ്യൂസ് ഉപയോഗിച്ചാണ് ഉപകരണം അയച്ചിരിക്കുന്നത്.

പട്ടിക 6-15. ക്ലോക്ക് പ്രെസ്കെലെര് തിരഞ്ഞെടുക്കുക

CLKPS3	CLKPS2	CLKPS1	CLKPS0	ക്ലോക്ക് ഡിവിഷൻ ഫാക്ടർ
0	0	0	0	1
0	0	0	1	2
0	0	1	0	4
0	0	1	1	8
0	1	0	0	16
0	1	0	1	32
0	1	1	0	64
0	1	1	1	128
1	0	0	0	256
1	0	0	1	സംവരണം
1	0	1	0	സംവരണം
1	0	1	1	സംവരണം
1	1	0	0	സംവരണം
1	1	0	1	സംവരണം
1	1	1	0	സംവരണം
1	1	1	1	സംവരണം

ശ്രദ്ധിക്കുക: ATtiny15 കോംപാറ്റിബിലിറ്റി മോഡിൽ പ്രിസ്‌കെയിലർ പ്രവർത്തനരഹിതമാക്കിയിരിക്കുന്നു, CLKPR-ലേക്ക് എഴുതുന്നതിനോ CKDIV8 ഫ്യൂസ് പ്രോഗ്രാമിംഗ് ചെയ്യുന്നതിനോ സിസ്റ്റം ക്ലോക്കിൽ ഒരു സ്വാധീനവും ചെലുത്തുന്നില്ല (അത് എല്ലായ്പ്പോഴും 1.6 MHz ആയിരിക്കും).

പവർ മാനേജുമെന്റും സ്ലീപ്പ് മോഡുകളും

ഉയർന്ന പ്രകടനവും വ്യവസായത്തിലെ മുൻ‌നിര കോഡ് കാര്യക്ഷമതയും കുറഞ്ഞ പവർ ആപ്ലിക്കേഷനുകൾക്ക് അനുയോജ്യമായ തിരഞ്ഞെടുപ്പായി AVR മൈക്രോകൺട്രോളറുകളെ മാറ്റുന്നു. കൂടാതെ, സ്ലീപ്പ് മോഡുകൾ MCU- ൽ ഉപയോഗിക്കാത്ത മൊഡ്യൂളുകൾ ഷട്ട് ഡൗൺ ചെയ്യാൻ അപ്ലിക്കേഷനെ പ്രാപ്തമാക്കുന്നു, അതുവഴി വൈദ്യുതി ലാഭിക്കുന്നു. ആപ്ലിക്കേഷന്റെ ആവശ്യകതകളനുസരിച്ച് consumption ർജ്ജ ഉപഭോഗം ക്രമീകരിക്കാൻ ഉപയോക്താവിനെ അനുവദിക്കുന്ന വിവിധ സ്ലീപ്പ് മോഡുകൾ AVR നൽകുന്നു.

സ്ലീപ്പ് മോഡുകൾ

പേജ് 6 ലെ ചിത്രം 1-23 വ്യത്യസ്ത ക്ലോക്ക് സിസ്റ്റങ്ങളും അവയുടെ വിതരണവും ATtiny25 / 45/85 ൽ അവതരിപ്പിക്കുന്നു. ഉചിതമായ സ്ലീപ്പ് മോഡ് തിരഞ്ഞെടുക്കുന്നതിന് ഈ ചിത്രം സഹായകരമാണ്. പട്ടിക 7-1 വ്യത്യസ്ത സ്ലീപ്പ് മോഡുകളും അവ ഉണർത്തുന്ന ഉറവിടങ്ങളും കാണിക്കുന്നു.

പട്ടിക 7-1. വ്യത്യസ്‌ത സ്ലീപ്പ് മോഡുകളിലെ സജീവ ക്ലോക്ക് ഡൊമെയ്‌നുകളും വേക്ക്-അപ്പ് ഉറവിടങ്ങളും

സജീവ ക്ലോക്ക് ഡൊമെയ്‌നുകൾ

ഓസിലേറ്ററുകൾ

വേക്ക്-അപ്പ് ഉറവിടങ്ങൾ

സ്ലീപ്പ് മോഡ്

clkCPU

clkFLASH

clkIO

clkADC

clkPCK

പ്രധാന ക്ലോക്ക് ഉറവിടം പ്രവർത്തനക്ഷമമാക്കി

INT0, പിൻ മാറ്റം

SPM / EEPROM

തയ്യാറാണ്

യു‌എസ്‌ഐ ആരംഭ അവസ്ഥ

എ.ഡി.സി

മറ്റ് I/O

വാച്ച്ഡോഗ് തടസ്സപ്പെടുത്തുക

നിഷ്ക്രിയ

ADC ശബ്ദം കുറയ്ക്കൽ

X(1)

വൈദ്യുതി മുടക്കം

X(1)

ശ്രദ്ധിക്കുക: INT0-ന്, ലെവൽ ഇന്ററപ്റ്റ് മാത്രം.

മൂന്ന് സ്ലീപ്പ് മോഡുകളിലേതെങ്കിലും നൽകുന്നതിന്, എം‌സി‌യു‌സി‌ആറിലെ എസ്‌ഇ ബിറ്റ് ലോജിക് ഒന്നിന് എഴുതുകയും ഒരു സ്ലീപ്പ് നിർദ്ദേശം നടപ്പിലാക്കുകയും വേണം. MCUCR രജിസ്റ്ററിലെ SM [1: 0] ബിറ്റുകൾ SLEEP നിർദ്ദേശം ഉപയോഗിച്ച് ഏത് സ്ലീപ്പ് മോഡ് (നിഷ്‌ക്രിയം, ADC ശബ്ദം കുറയ്ക്കൽ അല്ലെങ്കിൽ പവർ-ഡ) ൺ) സജീവമാക്കുമെന്ന് തിരഞ്ഞെടുക്കുക. കാണുക പട്ടിക 7-2 ഒരു സംഗ്രഹത്തിനായി.

MCU ഒരു സ്ലീപ്പ് മോഡിൽ ആയിരിക്കുമ്പോൾ പ്രവർത്തനക്ഷമമാക്കിയ തടസ്സം സംഭവിക്കുകയാണെങ്കിൽ, MCU ഉണരും. തുടർന്ന് സ്റ്റാർട്ട്-അപ്പ് സമയത്തിന് പുറമെ നാല് സൈക്കിളുകൾക്ക് MCU നിർത്തുകയും ഇന്ററപ്റ്റ് ദിനചര്യ നിർവ്വഹിക്കുകയും SLEEP-ന് ശേഷമുള്ള നിർദ്ദേശത്തിൽ നിന്ന് എക്‌സിക്യൂഷൻ പുനരാരംഭിക്കുകയും ചെയ്യുന്നു. രജിസ്റ്ററിന്റെ ഉള്ളടക്കം File ഉപകരണം ഉറക്കത്തിൽ നിന്ന് ഉണരുമ്പോൾ SRAM മാറ്റമില്ല. സ്ലീപ് മോഡിൽ ഒരു റീസെറ്റ് സംഭവിക്കുകയാണെങ്കിൽ, MCU ഉണർന്ന് റീസെറ്റ് വെക്റ്ററിൽ നിന്ന് എക്സിക്യൂട്ട് ചെയ്യുന്നു.

ശ്രദ്ധിക്കുക: വേക്ക്-അപ്പിനായി ഒരു ലെവൽ ട്രിഗർ ചെയ്‌ത ഇന്ററപ്റ്റാണ് ഉപയോഗിക്കുന്നതെങ്കിൽ, MCU ഉണർത്തുന്നതിന് (കൂടാതെ MCU-ന് ഇന്ററപ്റ്റ് സേവന ദിനചര്യയിൽ പ്രവേശിക്കുന്നതിന്) മാറിയ ലെവൽ കുറച്ച് സമയം ഹോൾഡ് ചെയ്യണം. കാണുക 49-ാം പേജിലെ “ബാഹ്യ തടസ്സങ്ങൾ” വിശദാംശങ്ങൾക്ക്.

നിഷ്‌ക്രിയ മോഡ്

SM[1:0] ബിറ്റുകൾ 00-ലേക്ക് എഴുതുമ്പോൾ, SLEEP നിർദ്ദേശം MCU-നെ നിഷ്‌ക്രിയ മോഡിലേക്ക് പ്രവേശിക്കുന്നു, ഇത് CPU നിർത്തുന്നു, എന്നാൽ അനലോഗ് കംപാറേറ്റർ, ADC, USI, ടൈമർ/കൗണ്ടർ, വാച്ച്‌ഡോഗ്, ഇന്ററപ്റ്റ് സിസ്റ്റം എന്നിവയെ ഓപ്പറേഷൻ തുടരാൻ അനുവദിക്കുന്നു. കഴിക്കുന്നത്. ഈ സ്ലീപ്പ് മോഡ് അടിസ്ഥാനപരമായി clkCPU, clkFLASH എന്നിവ നിർത്തുന്നു, അതേസമയം മറ്റ് ക്ലോക്കുകൾ പ്രവർത്തിക്കാൻ അനുവദിക്കുന്നു.

ബാഹ്യ ട്രിഗർ ചെയ്‌ത തടസ്സങ്ങളിൽ നിന്നും ടൈമർ ഓവർഫ്ലോ പോലുള്ള ആന്തരികങ്ങളിൽ നിന്നും എഴുന്നേൽക്കാൻ നിഷ്‌ക്രിയ മോഡ് MCU- നെ പ്രാപ്‌തമാക്കുന്നു. അനലോഗ് കംപാരേറ്റർ ഇന്ററപ്റ്റിൽ നിന്ന് വേക്ക്-അപ്പ് ആവശ്യമില്ലെങ്കിൽ, എസിഡി ബിറ്റ് സജ്ജമാക്കി അനലോഗ് കോംപാരേറ്റർ പവർ ചെയ്യാനാകും പേജ് 120 ലെ “ACSR - അനലോഗ് താരതമ്യ നിയന്ത്രണവും സ്റ്റാറ്റസ് രജിസ്റ്ററും”. ഇത് നിഷ്‌ക്രിയ മോഡിൽ വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കും. ADC പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, ഈ മോഡ് നൽകുമ്പോൾ ഒരു പരിവർത്തനം യാന്ത്രികമായി ആരംഭിക്കും.

ADC ശബ്ദം കുറയ്ക്കുന്നതിനുള്ള മോഡ്

SM[1:0] ബിറ്റുകൾ 01-ലേക്ക് എഴുതുമ്പോൾ, SLEEP നിർദ്ദേശം MCU-നെ ADC നോയിസ് റിഡക്ഷൻ മോഡിൽ പ്രവേശിക്കാൻ പ്രേരിപ്പിക്കുന്നു, ഇത് CPU നിർത്തുന്നു, എന്നാൽ ADC, ബാഹ്യ തടസ്സങ്ങൾ, വാച്ച്ഡോഗ് എന്നിവയുടെ പ്രവർത്തനം തുടരാൻ അനുവദിക്കുന്നു (പ്രാപ്തമാക്കിയിട്ടുണ്ടെങ്കിൽ). മറ്റ് ക്ലോക്കുകൾ പ്രവർത്തിപ്പിക്കാൻ അനുവദിക്കുമ്പോൾ ഈ സ്ലീപ്പ് മോഡ് clkI/O, clkCPU, clkFLASH എന്നിവ നിർത്തുന്നു.

ഇത് ഉയർന്ന റെസല്യൂഷൻ അളവുകൾ പ്രാപ്തമാക്കുന്ന ADC- നായുള്ള ശബ്ദ അന്തരീക്ഷം മെച്ചപ്പെടുത്തുന്നു. ADC പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, ഈ മോഡ് നൽകുമ്പോൾ ഒരു പരിവർത്തനം യാന്ത്രികമായി ആരംഭിക്കും. എ‌ഡി‌സി കൺ‌വേർ‌ഷൻ‌ കംപ്ലീറ്റ് ഇന്ററപ്റ്റ്, ഒരു ബാഹ്യ റീസെറ്റ്, വാച്ച്ഡോഗ് റീസെറ്റ്, ബ്ര rown ൺ- Res ട്ട് റീസെറ്റ്, ഒരു എസ്‌പി‌എം / ഇ‌പ്രോം റെഡി ഇന്ററപ്റ്റ്, ഐ‌എൻ‌ടി 0 ന് ഒരു ബാഹ്യ ലെവൽ‌ ഇന്ററപ്റ്റ് അല്ലെങ്കിൽ ഒരു പിൻ‌ മാറ്റ തടസ്സം എന്നിവയ്‌ക്ക് മാത്രമേ എ‌ഡി‌സി ശബ്‌ദം കുറയ്ക്കുന്നതിന് മോഡ്.

പവർ-ഡൗൺ മോഡ്

SM [1: 0] ബിറ്റുകൾ 10 ലേക്ക് എഴുതുമ്പോൾ, SLEEP നിർദ്ദേശം MCU യെ പവർ-ഡ mode ൺ മോഡിലേക്ക് പ്രവേശിപ്പിക്കുന്നു. ഈ മോഡിൽ, ഓസിലേറ്റർ നിർത്തി, ബാഹ്യ തടസ്സങ്ങൾ, യു‌എസ്‌ഐ ആരംഭ അവസ്ഥ കണ്ടെത്തൽ, വാച്ച്ഡോഗ് പ്രവർത്തനം തുടരുന്നു (പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ). ഒരു ബാഹ്യ പുന et സജ്ജീകരണം, ഒരു വാച്ച്ഡോഗ് പുന et സജ്ജീകരണം, ബ്ര rown ൺ- Res ട്ട് പുന et സജ്ജീകരണം, യു‌എസ്‌ഐ ആരംഭ അവസ്ഥ തടസ്സപ്പെടുത്തൽ, INT0- ൽ ഒരു ബാഹ്യ ലെവൽ തടസ്സം അല്ലെങ്കിൽ ഒരു പിൻ മാറ്റ തടസ്സം എന്നിവ മാത്രമേ MCU- നെ ഉണർത്താനാകൂ. ഈ സ്ലീപ്പ് മോഡ് ജനറേറ്റുചെയ്ത എല്ലാ ക്ലോക്കുകളും നിർത്തുന്നു, ഇത് അസമന്വിത മൊഡ്യൂളുകളുടെ പ്രവർത്തനം മാത്രം അനുവദിക്കുന്നു.

സോഫ്റ്റ്വെയർ BOD അപ്രാപ്തമാക്കുക

BODLEVEL ഫ്യൂസുകൾ ബ്ര rown ൺ- Det ട്ട് ഡിറ്റക്ടർ (BOD) പ്രാപ്തമാക്കുമ്പോൾ (കാണുക പേജ് 20 ലെ പട്ടിക 4-148), വിതരണ വോളിയം BOD സജീവമായി നിരീക്ഷിക്കുന്നുtagഒരു ഉറക്ക കാലയളവിൽ. ചില ഉപകരണങ്ങളിൽ പവർ-ഡൗൺ സ്ലീപ്പ് മോഡിൽ സോഫ്റ്റ്‌വെയർ ഉപയോഗിച്ച് ബിഒഡി ഡിസ്പ്ലേ ചെയ്തുകൊണ്ട് വൈദ്യുതി ലാഭിക്കാൻ കഴിയും. സ്ലീപ് മോഡ് വൈദ്യുതി ഉപഭോഗം BOD ആഗോളതലത്തിൽ ഫ്യൂസുകളാൽ പ്രവർത്തനരഹിതമാക്കുന്ന അതേ തലത്തിലായിരിക്കും.

BOD സോഫ്‌റ്റ്‌വെയർ പ്രവർത്തനരഹിതമാക്കിയാൽ, സ്ലീപ്പ് മോഡിൽ പ്രവേശിച്ച ഉടൻ തന്നെ BOD ഫംഗ്‌ഷൻ ഓഫാകും. ഉറക്കത്തിൽ നിന്ന് ഉണരുമ്പോൾ, BOD സ്വയമേവ വീണ്ടും പ്രവർത്തനക്ഷമമാകും. ഉറക്ക കാലയളവിൽ VCC ലെവൽ കുറഞ്ഞിട്ടുണ്ടെങ്കിൽ ഇത് സുരക്ഷിതമായ പ്രവർത്തനം ഉറപ്പാക്കുന്നു.

BOD അപ്രാപ്‌തമാക്കിയിരിക്കുമ്പോൾ, സ്ലീപ്പ് മോഡിൽ നിന്നുള്ള ഉണർത്തൽ സമയം RESET ൽ നിന്ന് ഉണരുന്നതിന് തുല്യമായിരിക്കും. ബാൻഡ്‌ഗ്യാപ്പ് റഫറൻസിന് ആരംഭിക്കാൻ സമയമുണ്ടെന്നും MCU കോഡ് നിർവ്വഹിക്കുന്നത് തുടരുന്നതിന് മുമ്പ് BOD ശരിയായി പ്രവർത്തിക്കുന്നുവെന്നും ഉപയോക്താവ് ഉണർത്തുന്ന സമയം സ്വമേധയാ ക്രമീകരിക്കണം. പട്ടികയിലെ SUT [1: 0], CKSEL [3: 0] ഫ്യൂസ് ബിറ്റുകൾ കാണുക പേജ് 149 ലെ “ഫ്യൂസ് ലോ ബൈറ്റ്”

MCU നിയന്ത്രണ രജിസ്റ്ററിന്റെ BODS (BOD Sleep) ബിറ്റ് ആണ് BOD അപ്രാപ്തമാക്കുന്നത് നിയന്ത്രിക്കുന്നത്, കാണുക “MCUCR - MCU നിയന്ത്രണം 37-ാം പേജിൽ രജിസ്റ്റർ ചെയ്യുക. ഒന്നിലേക്ക് ഈ ബിറ്റ് എഴുതുന്നത് പവർ-ഡ in ണിലെ BOD ഓഫ് ചെയ്യുന്നു, അതേസമയം പൂജ്യം എഴുതുന്നത് BOD സജീവമായി നിലനിർത്തുന്നു. സ്ഥിരസ്ഥിതി ക്രമീകരണം പൂജ്യമാണ്, അതായത് BOD സജീവമാണ്.

BODS ബിറ്റിലേക്ക് റൈറ്റുചെയ്യുന്നത് സമയബന്ധിതവും ഒരു പ്രാപ്ത ബിറ്റും ഉപയോഗിച്ച് നിയന്ത്രിക്കുന്നു, കാണുക “MCUCR - MCU കൺ‌ട്രോൾ റെജിസ്- ടെർ ”37 ആം പേജിൽ.

പരിമിതികൾ

BOD പ്രവർത്തനരഹിതമാക്കൽ ഇനിപ്പറയുന്ന ഉപകരണങ്ങളിൽ നടപ്പിലാക്കി, മാത്രം:

ATtiny25, റിവിഷൻ ഇ, പുതിയത്

ATtiny45, റിവിഷൻ ഡി, ഏറ്റവും പുതിയത്

ATtiny85, റിവിഷൻ സി, ഏറ്റവും പുതിയത്

ഉപകരണ പാക്കേജിൽ പുനരവലോകനങ്ങൾ അടയാളപ്പെടുത്തിയിരിക്കുന്നു, അവ ഇനിപ്പറയുന്ന രീതിയിൽ കണ്ടെത്താനാകും:

8P3, 8S2 പാക്കേജുകളുടെ ചുവടെ

പാക്കേജ് 20 എം 1 ന്റെ മുകൾഭാഗം

പവർ റിഡക്ഷൻ രജിസ്റ്റർ

പവർ റിഡക്ഷൻ രജിസ്റ്റർ (പിആർആർ), കാണുക പേജ് 38 ലെ “പി‌ആർ‌ആർ - പവർ റിഡക്ഷൻ രജിസ്റ്റർ”, വ്യക്തിഗത പെരിഫെറലുകളിലേക്ക് ക്ലോക്ക് നിർത്തി വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കുന്നതിനുള്ള ഒരു രീതി നൽകുന്നു. പെരിഫെറലിന്റെ നിലവിലെ അവസ്ഥ മരവിപ്പിച്ചതിനാൽ ഐ / ഒ രജിസ്റ്ററുകൾ വായിക്കാനോ എഴുതാനോ കഴിയില്ല. ക്ലോക്ക് നിർത്തുമ്പോൾ പെരിഫറൽ ഉപയോഗിക്കുന്ന വിഭവങ്ങൾ കൈവശമായി തുടരും, അതിനാൽ ക്ലോക്ക് നിർത്തുന്നതിനുമുമ്പ് പെരിഫറൽ മിക്ക കേസുകളിലും അപ്രാപ്തമാക്കണം. പി‌ആർ‌ആറിലെ ബിറ്റ് മായ്‌ച്ചുകൊണ്ട് ചെയ്യുന്ന ഒരു മൊഡ്യൂൾ ഉണർത്തുന്നത്, ഷട്ട്ഡ before ണിന് മുമ്പുള്ള അതേ അവസ്ഥയിൽ മൊഡ്യൂളിനെ ഇടുന്നു.

മൊത്തത്തിലുള്ള വൈദ്യുതി ഉപഭോഗം ഗണ്യമായി കുറയ്ക്കുന്നതിന് നിഷ്ക്രിയ മോഡിലും സജീവ മോഡിലും മൊഡ്യൂൾ ഷട്ട്ഡ down ൺ ഉപയോഗിക്കാം. മറ്റെല്ലാ സ്ലീപ്പ് മോഡുകളിലും, ക്ലോക്ക് ഇതിനകം നിർത്തി. കാണുക പേജ് 177 ലെ “ഐ / ഒ മൊഡ്യൂളുകളുടെ സപ്ലൈ കറന്റ്” ഉദാഹരണത്തിന്ampലെസ്.

വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കുന്നു

എവിആർ നിയന്ത്രിത സിസ്റ്റത്തിലെ consumption ർജ്ജ ഉപഭോഗം കുറയ്ക്കാൻ ശ്രമിക്കുമ്പോൾ നിരവധി പ്രശ്നങ്ങൾ പരിഗണിക്കേണ്ടതുണ്ട്. പൊതുവേ, സ്ലീപ്പ് മോഡുകൾ കഴിയുന്നിടത്തോളം ഉപയോഗിക്കണം, കൂടാതെ സ്ലീപ്പ് മോഡ് തിരഞ്ഞെടുക്കേണ്ടതിനാൽ ഉപകരണത്തിന്റെ പ്രവർത്തനങ്ങളിൽ കഴിയുന്നിടത്തോളം മാത്രമേ പ്രവർത്തിക്കൂ. ആവശ്യമില്ലാത്ത എല്ലാ പ്രവർത്തനങ്ങളും പ്രവർത്തനരഹിതമാക്കണം. പ്രത്യേകിച്ചും, സാധ്യമായ ഏറ്റവും കുറഞ്ഞ വൈദ്യുതി ഉപഭോഗം നേടാൻ ശ്രമിക്കുമ്പോൾ ഇനിപ്പറയുന്ന മൊഡ്യൂളുകൾക്ക് പ്രത്യേക പരിഗണന ആവശ്യമായി വന്നേക്കാം.

അനലോഗ് ടു ഡിജിറ്റൽ കൺവെർട്ടർ

പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, എല്ലാ സ്ലീപ്പ് മോഡുകളിലും ADC പ്രവർത്തനക്ഷമമാകും. വൈദ്യുതി ലാഭിക്കുന്നതിന്, ഏതെങ്കിലും സ്ലീപ്പ് മോഡിൽ പ്രവേശിക്കുന്നതിന് മുമ്പ് ADC പ്രവർത്തനരഹിതമാക്കണം. ADC ഓഫുചെയ്‌ത് വീണ്ടും ഓണാക്കുമ്പോൾ, അടുത്ത പരിവർത്തനം വിപുലീകൃത പരിവർത്തനമായിരിക്കും. കാണുക പേജ് 122 ലെ “അനലോഗ് ടു ഡിജിറ്റൽ കൺ‌വെർട്ടർ” ADC പ്രവർത്തനത്തെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്.

അനലോഗ് താരതമ്യക്കാരൻ

നിഷ്‌ക്രിയ മോഡിൽ പ്രവേശിക്കുമ്പോൾ, അനലോഗ് കംപാറേറ്റർ ഉപയോഗിച്ചില്ലെങ്കിൽ പ്രവർത്തനരഹിതമാക്കണം. എഡിസി നോയ്സ് റിഡക്ഷൻ മോഡിൽ പ്രവേശിക്കുമ്പോൾ, അനലോഗ് കംപാരേറ്റർ പ്രവർത്തനരഹിതമാക്കണം. മറ്റ് സ്ലീപ്പ് മോഡുകളിൽ, അനലോഗ് കംപാറേറ്റർ സ്വയമേ പ്രവർത്തനരഹിതമാക്കുന്നു. എന്നിരുന്നാലും, ഇന്റേണൽ വോളിയം ഉപയോഗിക്കുന്നതിന് അനലോഗ് കംപാറേറ്റർ സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽtagഇൻപുട്ടായി ഇ റഫറൻസ്, അനലോഗ് കംപാരേറ്റർ എല്ലാ സ്ലീപ്പ് മോഡുകളിലും പ്രവർത്തനരഹിതമാക്കണം. അല്ലെങ്കിൽ, ആന്തരിക വോളിയംtagഇ റഫറൻസ് പ്രവർത്തനക്ഷമമാക്കും, സ്ലീപ്പ് മോഡിൽ നിന്ന് സ്വതന്ത്രമായി. റഫർ ചെയ്യുക പേജ് 119 ലെ “അനലോഗ് താരതമ്യക്കാരൻ” അനലോഗ് താരതമ്യക്കാരനെ എങ്ങനെ ക്രമീകരിക്കാം എന്നതിനെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്.

ബ്ര rown ൺ- Det ട്ട് ഡിറ്റക്ടർ

അപ്ലിക്കേഷനിൽ ബ്ര rown ൺ- Det ട്ട് ഡിറ്റക്ടർ ആവശ്യമില്ലെങ്കിൽ, ഈ മൊഡ്യൂൾ ഓഫാക്കണം. BODLEVEL ഫ്യൂസുകൾ ബ്ര rown ൺ- Det ട്ട് ഡിറ്റക്ടർ പ്രാപ്തമാക്കിയിട്ടുണ്ടെങ്കിൽ, ഇത് എല്ലാ സ്ലീപ്പ് മോഡുകളിലും പ്രാപ്തമാക്കും, അതിനാൽ എല്ലായ്പ്പോഴും വൈദ്യുതി ഉപയോഗിക്കും. ആഴത്തിലുള്ള സ്ലീപ്പ് മോഡുകളിൽ, ഇത് നിലവിലെ മൊത്തം ഉപഭോഗത്തിൽ ഗണ്യമായ സംഭാവന നൽകും. കാണുക “ബ്ര rown ൺ- Det ട്ട് ഡിടെക്- പേജ് 41 ൽ ഒപ്പം പേജ് 35 ലെ “സോഫ്റ്റ്വെയർ BOD അപ്രാപ്തമാക്കുക” ബ്ര rown ൺ- det ട്ട് ഡിറ്റക്ടർ എങ്ങനെ ക്രമീകരിക്കാം എന്നതിനെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്.

ആന്തരിക വോളിയംtagഇ റഫറൻസ്

ആന്തരിക വോളിയംtagബ്രൗൺ-ഔട്ട് ഡിറ്റക്ഷൻ, അനലോഗ് കംപാറേറ്റർ അല്ലെങ്കിൽ എഡിസി എന്നിവയ്ക്ക് ആവശ്യമുള്ളപ്പോൾ ഇ റഫറൻസ് പ്രവർത്തനക്ഷമമാക്കും. മുകളിലെ വിഭാഗങ്ങളിൽ വിവരിച്ചിരിക്കുന്നതുപോലെ ഈ മൊഡ്യൂളുകൾ പ്രവർത്തനരഹിതമാക്കിയാൽ, ആന്തരിക വോള്യംtagഇ റഫറൻസ് പ്രവർത്തനരഹിതമാക്കും, അത് വൈദ്യുതി ഉപഭോഗം ചെയ്യില്ല. വീണ്ടും ഓണാക്കുമ്പോൾ, ഔട്ട്‌പുട്ട് ഉപയോഗിക്കുന്നതിന് മുമ്പ് റഫറൻസ് ആരംഭിക്കാൻ ഉപയോക്താവ് അനുവദിക്കണം. റഫറൻസ് സ്ലീപ്പ് മോഡിൽ സൂക്ഷിക്കുകയാണെങ്കിൽ, ഔട്ട്പുട്ട് ഉടനടി ഉപയോഗിക്കാനാകും. റഫർ ചെയ്യുക "ആന്തരിക വോളിയംtagഇ റഫറൻസ് ”പേജ് 42 ൽ ആരംഭ സമയത്തെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്.

വാച്ച്ഡോഗ് ടൈമർ

അപ്ലിക്കേഷനിൽ വാച്ച്ഡോഗ് ടൈമർ ആവശ്യമില്ലെങ്കിൽ, ഈ മൊഡ്യൂൾ ഓഫാക്കണം. വാച്ച്ഡോഗ് ടൈമർ പ്രാപ്തമാക്കിയിട്ടുണ്ടെങ്കിൽ, ഇത് എല്ലാ സ്ലീപ്പ് മോഡുകളിലും പ്രാപ്തമാക്കും, അതിനാൽ എല്ലായ്പ്പോഴും വൈദ്യുതി ഉപയോഗിക്കും. ആഴത്തിലുള്ള സ്ലീപ്പ് മോഡുകളിൽ, ഇത് നിലവിലെ മൊത്തം ഉപഭോഗത്തിൽ ഗണ്യമായ സംഭാവന നൽകും. കാണുക 42-ാം പേജിലെ “വാച്ച്ഡോഗ് ടൈമർ” വാച്ച്ഡോഗ് ടൈമർ എങ്ങനെ ക്രമീകരിക്കാം എന്നതിനെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്.

പോർട്ട് പിൻസ്

ഒരു സ്ലീപ്പ് മോഡിൽ പ്രവേശിക്കുമ്പോൾ, എല്ലാ പോർട്ട് പിന്നുകളും മിനിമം പവർ ഉപയോഗിക്കുന്നതിന് കോൺഫിഗർ ചെയ്യണം. പിന്നുകളൊന്നും റെസിസ്റ്റീവ് ലോഡുകൾ ഓടിക്കുന്നില്ലെന്ന് ഉറപ്പാക്കുക എന്നതാണ് ഏറ്റവും പ്രധാനപ്പെട്ട കാര്യം. I/O ക്ലോക്കും (clkI/O) ADC ക്ലോക്കും (clkADC) നിർത്തിയിരിക്കുന്ന സ്ലീപ്പ് മോഡുകളിൽ, ഉപകരണത്തിന്റെ ഇൻപുട്ട് ബഫറുകൾ പ്രവർത്തനരഹിതമാകും. ഇത് വൈദ്യുതി ഉപഭോഗം ചെയ്യുന്നില്ലെന്ന് ഉറപ്പാക്കുന്നു

ആവശ്യമില്ലാത്തപ്പോൾ ഇൻപുട്ട് ലോജിക്ക് ഉപയോഗിച്ച്. ചില സാഹചര്യങ്ങളിൽ, വേക്ക്-അപ്പ് അവസ്ഥകൾ കണ്ടെത്തുന്നതിന് ഇൻപുട്ട് ലോജിക് ആവശ്യമാണ്, കൂടാതെ

അത് പിന്നീട് പ്രവർത്തനക്ഷമമാക്കും. വിഭാഗം കാണുക പേജ് 57 ലെ “ഡിജിറ്റൽ ഇൻപുട്ട് പ്രവർത്തനക്ഷമമാക്കുക, ഉറങ്ങുക” ഏത് പിന്നുകൾ പ്രവർത്തനക്ഷമമാക്കിയിരിക്കുന്നു എന്നതിനെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്. ഇൻപുട്ട് ബഫർ പ്രവർത്തനക്ഷമമാക്കുകയും ഇൻപുട്ട് സിഗ്നൽ ഫ്ലോട്ടുചെയ്യുകയോ അല്ലെങ്കിൽ VCC/2 ന് അടുത്ത് ഒരു അനലോഗ് സിഗ്നൽ നിലയോ ഉണ്ടെങ്കിൽ, ഇൻപുട്ട് ബഫർ അമിതമായ പവർ ഉപയോഗിക്കും.

അനലോഗ് ഇൻപുട്ട് പിന്നുകൾക്കായി, ഡിജിറ്റൽ ഇൻപുട്ട് ബഫർ എല്ലായ്‌പ്പോഴും പ്രവർത്തനരഹിതമാക്കിയിരിക്കണം. ഒരു ഇൻപുട്ട് പിന്നിൽ VCC/2 ന് അടുത്തുള്ള ഒരു അനലോഗ് സിഗ്നൽ ലെവൽ സജീവ മോഡിൽ പോലും കാര്യമായ കറന്റ് ഉണ്ടാക്കാം. ഡിജിറ്റൽ ഇൻപുട്ട് ഡിസേബിൾ രജിസ്റ്ററിൽ (DIDR0) എഴുതി ഡിജിറ്റൽ ഇൻപുട്ട് ബഫറുകൾ പ്രവർത്തനരഹിതമാക്കാം. റഫർ ചെയ്യുക പേജ് 0 ലെ “DIDR0 - ഡിജിറ്റൽ ഇൻ‌പുട്ട് രജിസ്റ്റർ 121 അപ്രാപ്‌തമാക്കുക” വിശദാംശങ്ങൾക്ക്.

രജിസ്റ്റർ വിവരണം

MCUCR - MCU നിയന്ത്രണ രജിസ്റ്റർ

പവർ മാനേജുമെന്റിനായുള്ള നിയന്ത്രണ ബിറ്റുകൾ MCU നിയന്ത്രണ രജിസ്റ്ററിൽ അടങ്ങിയിരിക്കുന്നു.

ബിറ്റ്	7	6	5	4	3	2	1	0
0x35	ബോഡുകൾ	പുഡ്	SE	SM1	SM0	ബോഡ്‌സെ	ഇസ്ച്ക്സനുമ്ക്സ	ഇസ്ച്ക്സനുമ്ക്സ	MCUCR
വായിക്കുക/എഴുതുക	R	R/W	R/W	R/W	R/W	R	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ബിറ്റ് 7 - ബോഡ്സ്: ബോഡ് സ്ലീപ്പ്

BOD പ്രവർത്തനരഹിതമാക്കൽ പ്രവർത്തനം ചില ഉപകരണങ്ങളിൽ മാത്രം ലഭ്യമാണ്. കാണുക പേജ് 36 ലെ “പരിമിതികൾ”.

ഉറക്കത്തിൽ BOD അപ്രാപ്തമാക്കുന്നതിന് (കാണുക പേജ് 7 ലെ പട്ടിക 1-34) BODS ബിറ്റ് ലോജിക് ഒന്നിലേക്ക് എഴുതണം. ഇത് സമയബന്ധിതമായ ഒരു സീക്വൻസും MCUCR ലെ BODSE എന്ന പ്രാപ്ത ബിറ്റും നിയന്ത്രിക്കുന്നു. ആദ്യം, BODS ഉം BODSE ഉം ഒന്നായി സജ്ജീകരിക്കണം. രണ്ടാമതായി, നാല് ക്ലോക്ക് സൈക്കിളുകളിൽ, BODS ഒന്നായി സജ്ജീകരിക്കുകയും BODSE പൂജ്യമായി സജ്ജീകരിക്കുകയും വേണം. BODS ബിറ്റ് സജ്ജമാക്കിയതിനുശേഷം മൂന്ന് ക്ലോക്ക് സൈക്കിളുകൾ സജീവമാണ്. യഥാർത്ഥ സ്ലീപ്പ് മോഡിനായി BOD ഓഫുചെയ്യുന്നതിന് BODS സജീവമായിരിക്കുമ്പോൾ ഒരു സ്ലീപ്പ് നിർദ്ദേശം നടപ്പിലാക്കണം. മൂന്ന് ക്ലോക്ക് സൈക്കിളുകൾക്ക് ശേഷം BODS ബിറ്റ് യാന്ത്രികമായി മായ്‌ക്കപ്പെടും.

സ്ലീപ്പിംഗ് BOD നടപ്പിലാക്കാത്ത ഉപകരണങ്ങളിൽ ഈ ബിറ്റ് ഉപയോഗിക്കാത്തതിനാൽ എല്ലായ്പ്പോഴും പൂജ്യം വായിക്കും.

ബിറ്റ് 5 - എസ്ഇ: സ്ലീപ്പ് പ്രാപ്തമാക്കുക

SLEEP നിർദ്ദേശം നടപ്പിലാക്കുമ്പോൾ MCU നെ സ്ലീപ്പ് മോഡിലേക്ക് കൊണ്ടുവരാൻ SE ബിറ്റ് ലോജിക് ഒന്നിലേക്ക് എഴുതണം. പ്രോഗ്രാമറുടെ ഉദ്ദേശ്യമല്ലാതെ MCU സ്ലീപ്പ് മോഡിലേക്ക് പ്രവേശിക്കുന്നത് ഒഴിവാക്കാൻ, SLEEP നിർദ്ദേശം നടപ്പിലാക്കുന്നതിന് തൊട്ടുമുമ്പ് Sleep Enable (SE) ബിറ്റ് ഒന്നിലേക്ക് എഴുതാനും ഉറക്കമുണർന്ന ഉടൻ അത് മായ്‌ക്കാനും ശുപാർശ ചെയ്യുന്നു.

ബിറ്റുകൾ 4: 3 - എസ്എം [1: 0]: സ്ലീപ്പ് മോഡ് 1, 0 ബിറ്റുകൾ തിരഞ്ഞെടുക്കുക

കാണിച്ചിരിക്കുന്നതുപോലെ ലഭ്യമായ മൂന്ന് സ്ലീപ്പ് മോഡുകൾക്കിടയിൽ ഈ ബിറ്റുകൾ തിരഞ്ഞെടുക്കുന്നു പട്ടിക 7-2.

പട്ടിക 7-2. സ്ലീപ്പ് മോഡ് തിരഞ്ഞെടുക്കുക

SM1	SM0	സ്ലീപ്പ് മോഡ്
0	0	നിഷ്ക്രിയ
0	1	ADC ശബ്ദം കുറയ്ക്കൽ
1	0	വൈദ്യുതി മുടക്കം
1	1	സംവരണം

ബിറ്റ് 2 - ബോഡ്‌സെ: ബോഡ് സ്ലീപ്പ് പ്രാപ്തമാക്കുക

BODS ബിറ്റ് വിവരണത്തിൽ വിശദീകരിച്ചിരിക്കുന്നതുപോലെ BODSE ബിറ്റ് BODS നിയന്ത്രണ ബിറ്റ് ക്രമീകരിക്കാൻ പ്രാപ്തമാക്കുന്നു. BOD അപ്രാപ്‌തമാക്കുന്നത് സമയബന്ധിതമായി ക്രമീകരിക്കുന്നു.

സോഫ്റ്റ്വെയർ BOD അപ്രാപ്തമാക്കിയത് നടപ്പിലാക്കാത്ത ഉപകരണങ്ങളിൽ ഈ ബിറ്റ് ഉപയോഗിക്കാത്തതിനാൽ ആ ഉപകരണങ്ങളിൽ പൂജ്യമായി വായിക്കും.

PRR - പവർ റിഡക്ഷൻ രജിസ്റ്റർ

പെരിഫറൽ ക്ലോക്ക് സിഗ്‌നലുകൾ പ്രവർത്തനരഹിതമാക്കാൻ അനുവദിക്കുന്നതിലൂടെ വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കുന്നതിനുള്ള ഒരു രീതി പവർ റിഡക്ഷൻ രജിസ്റ്റർ നൽകുന്നു.

ബിറ്റ്	7	6	5	4	3	2	1	0
0x20	–	–	–	–	PRTIM1	PRTIM0	പ്രൂസി	PRADC	പിആർആർ
വായിക്കുക/എഴുതുക	R	R	R	R	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ബിറ്റുകൾ 7: 4 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ബിറ്റ് 3 - പി‌ആർ‌ടി‌എം 1: പവർ റിഡക്ഷൻ ടൈമർ / ക er ണ്ടർ 1

ഈ ബിറ്റിലേക്ക് ഒരു ലോജിക് ഒന്ന് എഴുതുന്നത് ടൈമർ / ക er ണ്ടർ 1 മൊഡ്യൂളിനെ അടയ്ക്കുന്നു. ടൈമർ / ക er ണ്ടർ 1 പ്രാപ്തമാക്കുമ്പോൾ, ഷട്ട്ഡ before ണിന് മുമ്പുള്ളതുപോലെ ഓപ്പറേഷൻ തുടരും.

ബിറ്റ് 2 - പി‌ആർ‌ടി‌എം 0: പവർ റിഡക്ഷൻ ടൈമർ / ക er ണ്ടർ 0

ഈ ബിറ്റിലേക്ക് ഒരു ലോജിക് ഒന്ന് എഴുതുന്നത് ടൈമർ / ക er ണ്ടർ 0 മൊഡ്യൂളിനെ അടയ്ക്കുന്നു. ടൈമർ / ക er ണ്ടർ 0 പ്രാപ്തമാക്കുമ്പോൾ, ഷട്ട്ഡ before ണിന് മുമ്പുള്ളതുപോലെ ഓപ്പറേഷൻ തുടരും.

ബിറ്റ് 1 - PRUSI: പവർ റിഡക്ഷൻ USI

ഈ ബിറ്റിലേക്ക് ഒരു ലോജിക് ഒന്ന് എഴുതുന്നത് മൊഡ്യൂളിലേക്കുള്ള ക്ലോക്ക് നിർത്തി യു‌എസ്‌ഐയെ അടയ്‌ക്കുന്നു. യു‌എസ്‌ഐ വീണ്ടും ഉണരുമ്പോൾ, ശരിയായ പ്രവർത്തനം ഉറപ്പാക്കാൻ യു‌എസ്‌ഐ വീണ്ടും ആരംഭിക്കണം.

ബിറ്റ് 0 - പി‌ആർ‌ഡി‌സി: പവർ റിഡക്ഷൻ എ‌ഡി‌സി

ഈ ബിറ്റിലേക്ക് ഒരു ലോജിക് ഒന്ന് എഴുതുന്നത് എ‌ഡി‌സിയെ അടയ്‌ക്കുന്നു. ഷട്ട് ഡ before ൺ ചെയ്യുന്നതിന് മുമ്പ് ADC അപ്രാപ്തമാക്കിയിരിക്കണം. അനലോഗ് താരതമ്യത്തിന്റെ ചില ഭാഗങ്ങളും എ‌ഡി‌സി ക്ലോക്ക് ഉപയോഗിക്കുന്നുവെന്നത് ശ്രദ്ധിക്കുക, അതായത് ഈ ബിറ്റ് ഉയർന്നപ്പോൾ അനലോഗ് താരതമ്യക്കാരൻ ഉപയോഗിക്കാൻ കഴിയില്ല.

സിസ്റ്റം നിയന്ത്രണവും പുന .സജ്ജമാക്കലും

AVR പുന et സജ്ജമാക്കുന്നു

പുന reset സജ്ജമാക്കുമ്പോൾ, എല്ലാ ഐ / ഒ രജിസ്റ്ററുകളും അവയുടെ പ്രാരംഭ മൂല്യങ്ങളിലേക്ക് സജ്ജമാക്കി, പ്രോഗ്രാം റീസെറ്റ് വെക്റ്ററിൽ നിന്ന് എക്സിക്യൂഷൻ ആരംഭിക്കുന്നു. റീസെറ്റ് വെക്ടറിൽ നൽകിയിരിക്കുന്ന നിർദ്ദേശം ഒരു ആർ‌ജെ‌എം‌പി - ആപേക്ഷിക ജമ്പ് - പുന reset സജ്ജമാക്കൽ കൈകാര്യം ചെയ്യൽ ദിനചര്യയ്ക്കുള്ള നിർദ്ദേശം ആയിരിക്കണം. പ്രോഗ്രാം ഒരിക്കലും ഒരു ഇന്ററപ്റ്റ് ഉറവിടം പ്രാപ്തമാക്കിയില്ലെങ്കിൽ, ഇന്ററപ്റ്റ് വെക്ടറുകൾ ഉപയോഗിക്കില്ല, കൂടാതെ പതിവ് പ്രോഗ്രാം കോഡ് ഈ സ്ഥലങ്ങളിൽ സ്ഥാപിക്കാനും കഴിയും. ലെ സർക്യൂട്ട് ഡയഗ്രം ചിത്രം 8-1 പുന reset സജ്ജീകരണ ലോജിക് കാണിക്കുന്നു. പുന reset സജ്ജീകരണ സർക്യൂട്ടിയുടെ ഇലക്ട്രിക്കൽ പാരാമീറ്ററുകൾ നൽകിയിരിക്കുന്നു പേജ് 165 ലെ “സിസ്റ്റം, റീസെറ്റ് സ്വഭാവഗുണങ്ങൾ”.

ചിത്രം 8-1 ലോജിക് റീസെറ്റ് ചെയ്യുക

ഒരു പുന reset സജ്ജീകരണ ഉറവിടം സജീവമാകുമ്പോൾ AVR- ന്റെ I / O പോർട്ടുകൾ ഉടൻ തന്നെ അവയുടെ പ്രാരംഭ നിലയിലേക്ക് പുന reset സജ്ജീകരിക്കും. ഇതിന് ഒരു ക്ലോക്ക് ഉറവിടവും പ്രവർത്തിക്കേണ്ടതില്ല.

എല്ലാ പുന reset സജ്ജീകരണ ഉറവിടങ്ങളും നിഷ്‌ക്രിയമായിക്കഴിഞ്ഞാൽ, ആന്തരിക പുന .സജ്ജീകരണം നീട്ടിക്കൊണ്ട് കാലതാമസ ക counter ണ്ടർ അഭ്യർത്ഥിക്കുന്നു. സാധാരണ പ്രവർത്തനം ആരംഭിക്കുന്നതിന് മുമ്പ് സ്ഥിരമായ നിലയിലെത്താൻ ഇത് പവർ അനുവദിക്കുന്നു. കാലതാമസ ക counter ണ്ടറിന്റെ സമയപരിധി SUT, CKSEL ഫ്യൂസുകൾ വഴി ഉപയോക്താവ് നിർവചിക്കുന്നു. കാലതാമസ കാലയളവിനുള്ള വ്യത്യസ്ത തിരഞ്ഞെടുക്കലുകൾ ഇതിൽ അവതരിപ്പിച്ചിരിക്കുന്നു “ക്ലോക്ക് 25-ാം പേജിലെ ഉറവിടങ്ങൾ ”.

ഉറവിടങ്ങൾ പുന et സജ്ജമാക്കുക

ATtiny25 / 45/85 പുന reset സജ്ജീകരണത്തിന്റെ നാല് ഉറവിടങ്ങളുണ്ട്:

പവർ-ഓൺ റീസെറ്റ്. വിതരണം വോളിയം ആകുമ്പോൾ MCU പുനഃസജ്ജമാക്കുന്നുtage എന്നത് പവർ-ഓൺ റീസെറ്റ് ത്രെഷോൾഡിന് (VPOT) താഴെയാണ്.

ബാഹ്യ പുന et സജ്ജീകരണം. കുറഞ്ഞ പൾസ് ദൈർഘ്യത്തേക്കാൾ കൂടുതൽ നേരം റീസെറ്റ് പിൻയിൽ താഴ്ന്ന നില ഉള്ളപ്പോൾ MCU പുന reset സജ്ജമാക്കുന്നു.

വാച്ച്ഡോഗ് പുന et സജ്ജമാക്കുക. വാച്ച്ഡോഗ് ടൈമർ കാലയളവ് അവസാനിക്കുകയും വാച്ച്ഡോഗ് പ്രാപ്തമാക്കുകയും ചെയ്യുമ്പോൾ MCU പുന reset സജ്ജമാക്കും.

ബ്രൗൺ ഔട്ട് റീസെറ്റ്. വിതരണം വോളിയം ആകുമ്പോൾ MCU പുനഃസജ്ജമാക്കുന്നുtage VCC ബ്രൗൺ-ഔട്ട് റീസെറ്റ് ത്രെഷോൾഡിന് (VBOT) താഴെയാണ്, ബ്രൗൺ-ഔട്ട് ഡിറ്റക്ടർ പ്രവർത്തനക്ഷമമാക്കി.

പവർ-ഓൺ പുന et സജ്ജമാക്കുക

ഒരു ഓൺ-ചിപ്പ് കണ്ടെത്തൽ സർക്യൂട്ട് ഒരു പവർ-ഓൺ റീസെറ്റ് (POR) പൾസ് സൃഷ്ടിക്കുന്നു. കണ്ടെത്തൽ നില നിർവചിച്ചിരിക്കുന്നത് "സിസ്- 165 പേജിലെ സവിശേഷതകളും പുന et സജ്ജമാക്കുക ”. വിസിസി ഡിറ്റക്ഷൻ ലെവലിന് താഴെയാകുമ്പോഴെല്ലാം POR സജീവമാകുന്നു. സ്റ്റാർട്ട്-അപ്പ് റീസെറ്റ് പ്രവർത്തനക്ഷമമാക്കുന്നതിനും വിതരണ വോള്യത്തിലെ ഒരു പരാജയം കണ്ടെത്തുന്നതിനും POR സർക്യൂട്ട് ഉപയോഗിക്കാം.tage.

പവർ-ഓൺ റീസെറ്റ് (POR) സർക്യൂട്ട് പവർ-ഓണിൽ നിന്ന് ഉപകരണം പുനtസജ്ജീകരിച്ചതായി ഉറപ്പാക്കുന്നു. പവർ-ഓൺ റീസെറ്റ് ത്രെഷോൾഡ് വോളിയത്തിൽ എത്തുന്നുtage ഡിലേ കൗണ്ടർ അഭ്യർത്ഥിക്കുന്നു, VCC ഉയർന്നതിന് ശേഷം ഉപകരണം എത്ര സമയം റീസെറ്റിൽ സൂക്ഷിക്കണമെന്ന് ഇത് നിർണ്ണയിക്കുന്നു. വിസിസി ഡിറ്റക്ഷൻ ലെവലിന് താഴെയായി കുറയുമ്പോൾ, യാതൊരു കാലതാമസവുമില്ലാതെ, റീസെറ്റ് സിഗ്നൽ വീണ്ടും സജീവമാകുന്നു.

ചിത്രം 8-2. MCU സ്റ്റാർട്ട്-അപ്പ്, റീസെറ്റ് വിസിസിയുമായി ബന്ധിപ്പിച്ചിരിക്കുന്നു

ഇന്റേണൽ റീസെറ്റ്

ചിത്രം 8-3. MCU സ്റ്റാർട്ട്-അപ്പ്, റീസെറ്റ് ബാഹ്യമായി വിപുലീകരിച്ചു

ബാഹ്യ പുന et സജ്ജീകരണം

പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ RESET പിൻയിൽ ഒരു താഴ്ന്ന നിലയിലാണ് ഒരു ബാഹ്യ പുന et സജ്ജീകരണം സൃഷ്ടിക്കുന്നത്. കുറഞ്ഞ പൾസ് വീതിയെക്കാൾ കൂടുതൽ ദൈർഘ്യമുള്ള പൾസുകൾ പുന Res സജ്ജമാക്കുക (കാണുക പേജ് 165 ലെ “സിസ്റ്റം, റീസെറ്റ് സ്വഭാവഗുണങ്ങൾ”) ക്ലോക്ക് പ്രവർത്തിക്കുന്നില്ലെങ്കിലും ഒരു റീസെറ്റ് സൃഷ്ടിക്കും. ചെറിയ പൾസുകൾക്ക് ഒരു പുനഃസജ്ജീകരണം സൃഷ്ടിക്കാൻ ഉറപ്പില്ല. പ്രയോഗിച്ച സിഗ്നൽ റീസെറ്റ് ത്രെഷോൾഡ് വോളിയത്തിൽ എത്തുമ്പോൾtage – VRST – അതിന്റെ പോസിറ്റീവ് എഡ്ജിൽ, കാലഹരണപ്പെട്ട കാലയളവ് കാലഹരണപ്പെട്ടതിന് ശേഷം കാലതാമസം കൗണ്ടർ MCU ആരംഭിക്കുന്നു.

ചിത്രം 8-4. പ്രവർത്തന സമയത്ത് ബാഹ്യ റീസെറ്റ്

ബ്ര rown ൺ- Det ട്ട് കണ്ടെത്തൽ

ATtiny25/45/85-ന് ഒരു ഓൺ-ചിപ്പ് ബ്രൗൺ-ഔട്ട് ഡിറ്റക്ഷൻ (BOD) സർക്യൂട്ട് ഉണ്ട്, ഓപ്പറേഷൻ സമയത്ത് VCC ലെവൽ ഒരു നിശ്ചിത ട്രിഗർ ലെവലുമായി താരതമ്യപ്പെടുത്തി നിരീക്ഷിക്കാൻ. BOD-നുള്ള ട്രിഗർ ലെവൽ BODLEVEL ഫ്യൂസുകൾക്ക് തിരഞ്ഞെടുക്കാം. സ്പൈക്ക് ഫ്രീ ബ്രൗൺ-ഔട്ട് ഡിറ്റക്ഷൻ ഉറപ്പാക്കാൻ ട്രിഗർ ലെവലിന് ഒരു ഹിസ്റ്റെറിസിസ് ഉണ്ട്. കണ്ടെത്തൽ തലത്തിലുള്ള ഹിസ്റ്റെറിസിസ് VBOT+ = VBOT + VHYST/2 എന്നും VBOT- = VBOT - VHYST/2 എന്നും വ്യാഖ്യാനിക്കണം.

BOD പ്രവർത്തനക്ഷമമാക്കുകയും VCC ട്രിഗർ ലെവലിന് താഴെയുള്ള മൂല്യത്തിലേക്ക് കുറയുകയും ചെയ്യുമ്പോൾ (VBOT- ഇൻ ചിത്രം 8-5), ബ്രൗൺ ഔട്ട് റീസെറ്റ് ഉടനടി സജീവമാകുന്നു. VCC ട്രിഗർ ലെവലിന് മുകളിൽ വർദ്ധിക്കുമ്പോൾ (VBOT+ in ചിത്രം 8-5), കാലഹരണപ്പെട്ട കാലയളവ് tTOUT കാലഹരണപ്പെട്ടതിന് ശേഷം കാലതാമസം കൗണ്ടർ MCU ആരംഭിക്കുന്നു.

വോളിയം ആണെങ്കിൽ മാത്രമേ BOD സർക്യൂട്ട് VCC-യിൽ ഒരു ഡ്രോപ്പ് കണ്ടെത്തൂtage നൽകിയിരിക്കുന്ന tBOD-നേക്കാൾ കൂടുതൽ സമയം ട്രിഗർ ലെവലിന് താഴെയായി തുടരുന്നു പേജ് 165 ലെ “സിസ്റ്റം, റീസെറ്റ് സ്വഭാവഗുണങ്ങൾ”.

വാച്ച്ഡോഗ് പുന et സജ്ജമാക്കുക

വാച്ച്ഡോഗ് കാലഹരണപ്പെടുമ്പോൾ, അത് ഒരു CK സൈക്കിൾ ദൈർഘ്യമുള്ള ഒരു ഹ്രസ്വ റീസെറ്റ് പൾസ് സൃഷ്ടിക്കും. ഈ പൾസിന്റെ അറ്റത്ത്, കാലതാമസം ടൈമർ ടൈം ഔട്ട് കാലയളവ് tTOUT എണ്ണാൻ തുടങ്ങുന്നു. റഫർ ചെയ്യുക 42-ാം പേജിലെ “വാച്ച്ഡോഗ് ടൈമർ” വാച്ച്ഡോഗ് ടൈമറിന്റെ പ്രവർത്തനത്തെക്കുറിച്ചുള്ള വിശദാംശങ്ങൾക്ക്.

വാല്യംtagഇ റഫറൻസ് സിഗ്നലുകളും ആരംഭ സമയവും പ്രവർത്തനക്ഷമമാക്കുക

വോളിയംtagഇ റഫറൻസിന് ഒരു ആരംഭ സമയമുണ്ട്, അത് ഉപയോഗിക്കേണ്ട രീതിയെ സ്വാധീനിച്ചേക്കാം. ആരംഭ സമയം നൽകിയിരിക്കുന്നു പേജ് 165 ലെ “സിസ്റ്റം, റീസെറ്റ് സ്വഭാവഗുണങ്ങൾ”. പവർ ലാഭിക്കാൻ, റഫറൻസ് എല്ലായ്പ്പോഴും ഓണാക്കില്ല. ഇനിപ്പറയുന്ന സാഹചര്യങ്ങളിൽ റഫറൻസ് ഓണാണ്:

BOD പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ (BODLEVEL പ്രോഗ്രാം ചെയ്യുന്നതിലൂടെ [2: 0] ഫ്യൂസ് ബിറ്റുകൾ).

ബാൻഡ്‌ഗ്യാപ്പ് റഫറൻസ് അനലോഗ് താരതമ്യവുമായി ബന്ധിപ്പിക്കുമ്പോൾ (ACSG- ൽ ACBG ബിറ്റ് സജ്ജമാക്കി).

ADC പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ.

അതിനാൽ, BOD പ്രാപ്തമാക്കിയിട്ടില്ലെങ്കിൽ, എസി‌ബി‌ജി ബിറ്റ് സജ്ജമാക്കിയതിനുശേഷം അല്ലെങ്കിൽ എ‌ഡി‌സി പ്രവർത്തനക്ഷമമാക്കിയ ശേഷം, അനലോഗ് കോംപാരേറ്ററിൽ നിന്നോ എ‌ഡി‌സിയിൽ നിന്നോ output ട്ട്‌പുട്ട് ഉപയോഗിക്കുന്നതിന് മുമ്പ് ഉപയോക്താവ് എല്ലായ്പ്പോഴും റഫറൻസ് ആരംഭിക്കാൻ അനുവദിക്കണം. പവർ-ഡ mode ൺ മോഡിൽ പവർ കൺ‌സപ്ഷൻ കുറയ്ക്കുന്നതിന്, പവർ-ഡ mode ൺ മോഡിൽ പ്രവേശിക്കുന്നതിന് മുമ്പ് റഫറൻസ് ഓഫാക്കിയിട്ടുണ്ടെന്ന് ഉറപ്പാക്കുന്നതിന് ഉപയോക്താവിന് മുകളിലുള്ള മൂന്ന് വ്യവസ്ഥകൾ ഒഴിവാക്കാനാകും.

വാച്ച്ഡോഗ് ടൈമർ

128 കിലോ ഹെർട്സ് വേഗതയിൽ പ്രവർത്തിക്കുന്ന ഒരു ഓൺ-ചിപ്പ് ഓസിലേറ്ററിൽ നിന്നാണ് വാച്ച്ഡോഗ് ടൈമർ ക്ലോക്ക് ചെയ്തിരിക്കുന്നത്. വാച്ച്ഡോഗ് ടൈമർ പ്രിസ്‌കലർ നിയന്ത്രിക്കുന്നതിലൂടെ, കാണിച്ചിരിക്കുന്നതുപോലെ വാച്ച്ഡോഗ് പുന et സജ്ജീകരണ ഇടവേള ക്രമീകരിക്കാൻ കഴിയും പേജ് 8 ലെ പട്ടിക 3-46. WDR - വാച്ച്ഡോഗ് പുന et സജ്ജീകരണം - നിർദ്ദേശം വാച്ച്ഡോഗ് ടൈമർ പുന ets സജ്ജമാക്കുന്നു. വാച്ച്ഡോഗ് ടൈമർ പ്രവർത്തനരഹിതമാകുമ്പോഴും ഒരു ചിപ്പ് പുന et സജ്ജീകരണം നടക്കുമ്പോഴും അത് പുന reset സജ്ജമാക്കും. പുന reset സജ്ജീകരണ കാലയളവ് നിർണ്ണയിക്കാൻ പത്ത് വ്യത്യസ്ത ക്ലോക്ക് സൈക്കിൾ കാലയളവുകൾ തിരഞ്ഞെടുക്കാനാകും. മറ്റൊരു വാച്ച്ഡോഗ് പുന reset സജ്ജമാക്കാതെ പുന reset സജ്ജീകരണ കാലയളവ് കാലഹരണപ്പെടുകയാണെങ്കിൽ, ATtiny25 / 45/85 പുന reset സജ്ജമാക്കി വെക്റ്ററിൽ നിന്ന് പ്രവർത്തിപ്പിക്കുന്നു. വാച്ച്ഡോഗ് പുന et സജ്ജീകരണത്തെക്കുറിച്ചുള്ള സമയ വിശദാംശങ്ങൾക്ക്, റഫർ ചെയ്യുക പേജ് 8 ലെ പട്ടിക 3-46.

പുന reset സജ്ജീകരണത്തിനുപകരം ഒരു തടസ്സം സൃഷ്ടിക്കുന്നതിനായി വാച്ച്ഡോഗ് ടൈമറും ക്രമീകരിക്കാം. പവർ-ഡ from ണിൽ നിന്ന് ഉണരുവാൻ വാച്ച്ഡോഗ് ഉപയോഗിക്കുമ്പോൾ ഇത് വളരെ സഹായകരമാകും.

വാച്ച്ഡോഗ് മന int പൂർവ്വം അപ്രാപ്‌തമാക്കുന്നത് തടയുന്നതിനോ അല്ലെങ്കിൽ സമയപരിധിയിലെ മന int പൂർവ്വം മാറ്റം വരുത്തുന്നതിനോ തടയുന്നതിന്, കാണിച്ചിരിക്കുന്നതുപോലെ രണ്ട് വ്യത്യസ്ത സുരക്ഷാ തലങ്ങൾ ഫ്യൂസ് WDTON തിരഞ്ഞെടുക്കുന്നു പട്ടിക 8-1 റഫർ ചെയ്യുക “മാറ്റം വരുത്തുന്നതിനുള്ള സമയപരിധി 43-ാം പേജിലെ വാച്ച്ഡോഗ് ടൈമറിന്റെ ചിത്രം ” വിശദാംശങ്ങൾക്ക്.

പട്ടിക 8-1. WDTON-ന്റെ ഫ്യൂസ് ക്രമീകരണങ്ങളുടെ ഒരു പ്രവർത്തനമായി WDT കോൺഫിഗറേഷൻ

WDTON (വെസ്റ്റ് ഇൻഡസ്ട്രിയൽ)	സുരക്ഷാ നില	WDT പ്രാരംഭ സംസ്ഥാനം	WDT എങ്ങനെ അപ്രാപ്തമാക്കാം	സമയം മാറ്റുന്നതെങ്ങനെ
പ്രോഗ്രാം ചെയ്യാത്തത്	1	അപ്രാപ്തമാക്കി	സമയ ക്രമം	പരിമിതികളില്ല
പ്രോഗ്രാം ചെയ്തു	2	പ്രവർത്തനക്ഷമമാക്കി	എല്ലായ്പ്പോഴും പ്രവർത്തനക്ഷമമാക്കി	സമയ ക്രമം

ചിത്രം 8-7. വാച്ച്ഡോഗ് ടൈമർ

വാച്ച്ഡോഗ് ടൈമറിന്റെ കോൺഫിഗറേഷൻ മാറ്റുന്നതിനുള്ള സമയക്രമങ്ങൾ

കോൺഫിഗറേഷൻ മാറ്റുന്നതിനുള്ള ക്രമം രണ്ട് സുരക്ഷാ നിലകൾക്കിടയിൽ അല്പം വ്യത്യാസപ്പെട്ടിരിക്കുന്നു. ഓരോ ലെവലിനും പ്രത്യേക നടപടിക്രമങ്ങൾ വിവരിച്ചിരിക്കുന്നു.

സുരക്ഷാ ലെവൽ 1: ഈ മോഡിൽ, വാച്ച്‌ഡോഗ് ടൈമർ തുടക്കത്തിൽ പ്രവർത്തനരഹിതമാക്കിയിട്ടുണ്ട്, എന്നാൽ യാതൊരു നിയന്ത്രണവുമില്ലാതെ WDE ബിറ്റ് ഒന്നിലേക്ക് എഴുതി പ്രവർത്തനക്ഷമമാക്കാം. പ്രവർത്തനക്ഷമമാക്കിയ വാച്ച്‌ഡോഗ് ടൈമർ പ്രവർത്തനരഹിതമാക്കുമ്പോൾ സമയബന്ധിതമായ ഒരു ക്രമം ആവശ്യമാണ്. പ്രവർത്തനക്ഷമമാക്കിയ വാച്ച്‌ഡോഗ് ടൈമർ പ്രവർത്തനരഹിതമാക്കുന്നതിന്, ഇനിപ്പറയുന്ന നടപടിക്രമം പാലിക്കേണ്ടതുണ്ട്:

അതേ പ്രവർത്തനത്തിൽ, WDCE, WDE എന്നിവയിലേക്ക് ഒരു ലോജിക് ഒന്ന് എഴുതുക. ഒരു യുക്തി WDE- ന് എഴുതണം- WDE ബിറ്റിന്റെ മുമ്പത്തെ മൂല്യത്തിന്റെ കുറവ്.

അടുത്ത നാല് ക്ലോക്ക് സൈക്കിളുകളിൽ, ഒരേ പ്രവർത്തനത്തിൽ, WDE, WDP ബിറ്റുകൾ ആവശ്യാനുസരണം എഴുതുക, പക്ഷേ WDCE ബിറ്റ് മായ്‌ച്ചുകൊണ്ട്.

സുരക്ഷാ ലെവൽ 2: ഈ മോഡിൽ, വാച്ച്‌ഡോഗ് ടൈമർ എപ്പോഴും പ്രവർത്തനക്ഷമമായിരിക്കും, WDE ബിറ്റ് എപ്പോഴും ഒന്നായി വായിക്കും. വാച്ച്ഡോഗ് ടൈം ഔട്ട് കാലയളവ് മാറ്റുമ്പോൾ സമയബന്ധിതമായ ഒരു ക്രമം ആവശ്യമാണ്. വാച്ച്ഡോഗ് ടൈം ഔട്ട് മാറ്റാൻ, ഇനിപ്പറയുന്ന നടപടിക്രമം പാലിക്കേണ്ടതുണ്ട്:

അതേ പ്രവർത്തനത്തിൽ, WDCE, WDE എന്നിവയിലേക്ക് ഒരു ലോജിക്കൽ ഒന്ന് എഴുതുക. WDE എല്ലായ്പ്പോഴും സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിലും, സമയപരിധി ആരംഭിക്കുന്നതിന് WDE ഒരെണ്ണം എഴുതണം.

അടുത്ത നാല് ക്ലോക്ക് സൈക്കിളുകളിൽ, അതേ പ്രവർത്തനത്തിൽ, ഡബ്ല്യുഡിപി ബിറ്റുകൾ ആവശ്യാനുസരണം എഴുതുക, പക്ഷേ ഡബ്ല്യുഡി‌സി‌ഇ ബിറ്റ് മായ്‌ച്ചുകൊണ്ട്. WDE ബിറ്റിന് എഴുതിയ മൂല്യം അപ്രസക്തമാണ്.

കോഡ് Example

ഇനിപ്പറയുന്ന കോഡ് ഉദാampഡബ്ല്യുഡിടി ഓഫ് ചെയ്യുന്നതിന് ഒരു അസംബ്ലിയും ഒരു സി ഫംഗ്ഷനും le കാണിക്കുന്നു. മുൻampതടസ്സങ്ങൾ നിയന്ത്രിക്കപ്പെടുമെന്ന് le കരുതുന്നു (ഉദാ. ആഗോളതലത്തിൽ തടസ്സങ്ങൾ പ്രവർത്തനരഹിതമാക്കുന്നതിലൂടെ) അതിനാൽ ഈ പ്രവർത്തനങ്ങൾ നിർവഹിക്കുമ്പോൾ തടസ്സങ്ങളൊന്നും ഉണ്ടാകില്ല.

അസംബ്ലി കോഡ് എക്സിample(1)

WDT_off:

ഡബ്ല്യുഡിആർ

; MCUSR- ൽ WDRF മായ്‌ക്കുക

ldi r16, (0<

MCUSR പുറത്ത്, r16

; WDCE, WDE എന്നിവയിലേക്ക് ലോജിക്കൽ ഒന്ന് എഴുതുക

; മന int പൂർവ്വമല്ലാത്ത വാച്ച്ഡോഗ് പുന et സജ്ജീകരണം തടയുന്നതിന് പഴയ പ്രിസ്‌കലർ ക്രമീകരണം സൂക്ഷിക്കുക

r16-ൽ, WDTCR

ori r16, (1<

പുറത്ത് WDTCR, r16

; WDT ഓഫ് ചെയ്യുക

ldi r16, (0<

പുറത്ത് WDTCR, r16

റിട്ട

സി കോഡ് Example(1)

അസാധുവായ WDT_off(അസാധു)

{

_WDR ();

/* MCUSR */ MCUSR = 0x00-ൽ WDRF മായ്‌ക്കുക

/* WDCE, WDE എന്നിവയിലേക്ക് ലോജിക്കൽ ഒന്ന് എഴുതുക */ WDTCR |= (1<

/ * WDT ഓഫ് ചെയ്യുക * / WDTCR = 0x00;

}

കുറിപ്പ്: 1. കാണുക കോഡ് Exampലെസ് ”പേജ് 6 ൽ.

രജിസ്റ്റർ വിവരണം

MCUSR - MCU സ്റ്റാറ്റസ് രജിസ്റ്റർ

MCU പുന et സജ്ജീകരണത്തിന് കാരണമായ പുന reset സജ്ജീകരണ ഉറവിടത്തെക്കുറിച്ചുള്ള വിവരങ്ങൾ MCU സ്റ്റാറ്റസ് രജിസ്റ്റർ നൽകുന്നു.

ബിറ്റ്	7	6	5	4	3	2	1	0
0x34	–	–	–	–	WDRF	BORF	EXTRF	PORF	എം.സി.യു.എസ്.ആർ
വായിക്കുക/എഴുതുക	R	R	R	R	R/W	R/W	R/W	R/W

പ്രാരംഭ മൂല്യം 0 0 0 0 ബിറ്റ് വിവരണം കാണുക

ബിറ്റുകൾ 7: 4 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ബിറ്റ് 3 - WDRF: വാച്ച്ഡോഗ് ഫ്ലാഗ് പുന et സജ്ജമാക്കുക

ഒരു വാച്ച്ഡോഗ് പുന et സജ്ജീകരണം സംഭവിക്കുകയാണെങ്കിൽ ഈ ബിറ്റ് സജ്ജമാക്കി. പവർ-ഓൺ റീസെറ്റ് അല്ലെങ്കിൽ ഫ്ലാഗിലേക്ക് ഒരു ലോജിക് പൂജ്യം എഴുതിയാണ് ബിറ്റ് പുന reset സജ്ജമാക്കുന്നത്.

ബിറ്റ് 2 - BORF: ബ്ര rown ൺ- Flag ട്ട് റീസെറ്റ് ഫ്ലാഗ്

ബ്ര rown ൺ- Res ട്ട് പുന et സജ്ജീകരണം സംഭവിക്കുകയാണെങ്കിൽ ഈ ബിറ്റ് സജ്ജമാക്കി. പവർ-ഓൺ റീസെറ്റ് അല്ലെങ്കിൽ ഫ്ലാഗിലേക്ക് ഒരു ലോജിക് പൂജ്യം എഴുതിയാണ് ബിറ്റ് പുന reset സജ്ജമാക്കുന്നത്.

ബിറ്റ് 1 - EXTRF: ബാഹ്യ റീസെറ്റ് ഫ്ലാഗ്

ഒരു ബാഹ്യ പുന reset സജ്ജീകരണം സംഭവിക്കുകയാണെങ്കിൽ ഈ ബിറ്റ് സജ്ജമാക്കി. പവർ-ഓൺ റീസെറ്റ് അല്ലെങ്കിൽ ഫ്ലാഗിലേക്ക് ഒരു ലോജിക് പൂജ്യം എഴുതിയാണ് ബിറ്റ് പുന reset സജ്ജമാക്കുന്നത്.

ബിറ്റ് 0 - PORF: പവർ-ഓൺ ഫ്ലാഗ് പുന et സജ്ജമാക്കുക

പവർ-ഓൺ പുന et സജ്ജീകരണം സംഭവിക്കുകയാണെങ്കിൽ ഈ ബിറ്റ് സജ്ജമാക്കി. ഫ്ലാഗിലേക്ക് ഒരു ലോജിക് പൂജ്യം എഴുതി മാത്രമേ ബിറ്റ് പുന reset സജ്ജമാക്കൂ.

ഒരു പുന reset സജ്ജീകരണ അവസ്ഥ തിരിച്ചറിയാൻ ഫ്ലാഗുകൾ പുന et സജ്ജമാക്കുന്നതിന്, ഉപയോക്താവ് പ്രോഗ്രാമിൽ MCUSR എത്രയും വേഗം വായിക്കുകയും പുന reset സജ്ജമാക്കുകയും വേണം. മറ്റൊരു പുന reset സജ്ജീകരണം സംഭവിക്കുന്നതിന് മുമ്പ് രജിസ്റ്റർ മായ്‌ക്കുകയാണെങ്കിൽ, റീസെറ്റ് ഫ്ലാഗുകൾ പരിശോധിച്ച് പുന reset സജ്ജീകരണത്തിന്റെ ഉറവിടം കണ്ടെത്താനാകും.

WDTCR - വാച്ച്ഡോഗ് ടൈമർ നിയന്ത്രണ രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x21	WDIF	WDIE	WDP3	WDCE	WDE	WDP2	WDP1	WDP0	WDTCR
വായിക്കുക/എഴുതുക	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	X	0	0	0

ബിറ്റ് 7 - WDIF: വാച്ച്ഡോഗ് കാലഹരണപ്പെടൽ തടസ്സപ്പെടുത്തൽ ഫ്ലാഗ്

വാച്ച്ഡോഗ് ടൈമറിൽ സമയപരിധി സംഭവിക്കുമ്പോഴും വാച്ച്ഡോഗ് ടൈമർ തടസ്സപ്പെടുത്തുന്നതിനായി ക്രമീകരിക്കുമ്പോഴും ഈ ബിറ്റ് സജ്ജമാക്കി. അനുബന്ധ ഇന്ററപ്റ്റ് ഹാൻഡ്‌ലിംഗ് വെക്റ്റർ എക്സിക്യൂട്ട് ചെയ്യുമ്പോൾ ഹാർഡ്‌വെയർ ഉപയോഗിച്ച് WDIF മായ്‌ക്കുന്നു. പകരമായി, ഫ്ലാഗിലേക്ക് ഒരു ലോജിക് ഒന്ന് എഴുതി WDIF മായ്‌ക്കുന്നു. SREG, WDIE എന്നിവയിലെ ഐ-ബിറ്റ് സജ്ജമാക്കുമ്പോൾ, വാച്ച്ഡോഗ് ടൈം- Inter ട്ട് ഇന്ററപ്റ്റ് നടപ്പിലാക്കുന്നു.

ബിറ്റ് 6 - WDIE: വാച്ച്ഡോഗ് കാലഹരണപ്പെടൽ തടസ്സം പ്രാപ്തമാക്കുക

ഈ ബിറ്റ് ഒരെണ്ണത്തിലേക്ക് എഴുതുമ്പോൾ, ഡബ്ല്യുഡിഇ മായ്‌ക്കുകയും സ്റ്റാറ്റസ് രജിസ്റ്ററിലെ ഐ-ബിറ്റ് സജ്ജമാക്കുകയും ചെയ്യുമ്പോൾ, വാച്ച്ഡോഗ് ടൈം- Inter ട്ട് ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കി. വാച്ച്ഡോഗ് ടൈമറിൽ കാലഹരണപ്പെടൽ സംഭവിച്ചാൽ ഈ മോഡിൽ പുന reset സജ്ജീകരണത്തിനുപകരം അനുബന്ധ ഇന്ററപ്റ്റ് നടപ്പിലാക്കുന്നു.

WDE സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ, കാലഹരണപ്പെടുമ്പോൾ WDIE ഹാർഡ്‌വെയർ സ്വപ്രേരിതമായി മായ്‌ക്കും. ഇന്ററപ്റ്റ് ഉപയോഗിക്കുമ്പോൾ വാച്ച്ഡോഗ് റീസെറ്റ് സുരക്ഷ നിലനിർത്തുന്നതിന് ഇത് ഉപയോഗപ്രദമാണ്. WDIE ബിറ്റ് മായ്ച്ചതിനുശേഷം, അടുത്ത ടൈം- out ട്ട് ഒരു പുന .സജ്ജീകരണം സൃഷ്ടിക്കും. വാച്ച്ഡോഗ് പുന et സജ്ജീകരണം ഒഴിവാക്കാൻ, ഓരോ തടസ്സത്തിനും ശേഷം WDIE സജ്ജമാക്കിയിരിക്കണം.

പട്ടിക 8-2. വാച്ച്ഡോഗ് ടൈമർ കോൺഫിഗറേഷൻ

WDE	WDIE	വാച്ച്ഡോഗ് ടൈമർ സ്റ്റേറ്റ്	കാലഹരണപ്പെടുന്നതിനുള്ള പ്രവർത്തനം
0	0	നിർത്തി	ഒന്നുമില്ല
0	1	ഓടുന്നു	തടസ്സപ്പെടുത്തുക
1	0	ഓടുന്നു	പുനഃസജ്ജമാക്കുക
1	1	ഓടുന്നു	തടസ്സപ്പെടുത്തുക

ബിറ്റ് 4 - WDCE: വാച്ച്ഡോഗ് മാറ്റം പ്രാപ്തമാക്കുക

WDE ബിറ്റ് ലോജിക് പൂജ്യത്തിലേക്ക് എഴുതുമ്പോൾ ഈ ബിറ്റ് സജ്ജമാക്കിയിരിക്കണം. അല്ലെങ്കിൽ, വാച്ച്ഡോഗ് അപ്രാപ്തമാക്കില്ല. ഒന്നിൽ എഴുതിക്കഴിഞ്ഞാൽ, നാല് ക്ലോക്ക് സൈക്കിളുകൾക്ക് ശേഷം ഹാർഡ്‌വെയർ ഈ ബിറ്റ് മായ്‌ക്കും. ഒരു വാച്ച്ഡോഗ് അപ്രാപ്തമാക്കുന്നതിനുള്ള നടപടിക്രമത്തിനായി WDE ബിറ്റിന്റെ വിവരണം കാണുക. പ്രിസ്‌കലർ ബിറ്റുകൾ മാറ്റുമ്പോഴും ഈ ബിറ്റ് സജ്ജമാക്കണം. കാണുക “സമയപരിധി 43-ാം പേജിലെ വാച്ച്ഡോഗ് ടൈമറിന്റെ കോൺഫിഗറേഷൻ മാറ്റുന്നതിനായി ”.

ബിറ്റ് 3 - ഡബ്ല്യുഡിഇ: വാച്ച്ഡോഗ് പ്രാപ്തമാക്കുക

ലോജിക് ഒന്നിലേക്ക് WDE എഴുതുമ്പോൾ, വാച്ച്ഡോഗ് ടൈമർ പ്രാപ്തമാക്കി, കൂടാതെ WDE ലോജിക് പൂജ്യത്തിലേക്ക് എഴുതിയിട്ടുണ്ടെങ്കിൽ, വാച്ച്ഡോഗ് ടൈമർ പ്രവർത്തനം അപ്രാപ്തമാക്കി. WDCE ബിറ്റിന് ലോജിക് ലെവൽ ഒന്ന് ഉണ്ടെങ്കിൽ മാത്രമേ WDE മായ്‌ക്കാൻ കഴിയൂ. പ്രവർത്തനക്ഷമമാക്കിയ വാച്ച്ഡോഗ് ടൈമർ പ്രവർത്തനരഹിതമാക്കാൻ, ഇനിപ്പറയുന്ന നടപടിക്രമങ്ങൾ പാലിക്കേണ്ടതുണ്ട്:

അതേ പ്രവർത്തനത്തിൽ, WDCE, WDE എന്നിവയിലേക്ക് ഒരു ലോജിക് ഒന്ന് എഴുതുക. പ്രവർത്തനരഹിതമാക്കൽ പ്രവർത്തനം ആരംഭിക്കുന്നതിന് മുമ്പ് ഒരു ലോജിക് ഒരെണ്ണം WDE ലേക്ക് സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിലും അത് എഴുതണം.

അടുത്ത നാല് ക്ലോക്ക് സൈക്കിളുകളിൽ, WDE ലേക്ക് ഒരു ലോജിക് 0 എഴുതുക. ഇത് വാച്ച്ഡോഗ് പ്രവർത്തനരഹിതമാക്കുന്നു.

സുരക്ഷാ ലെവൽ 2 ൽ, മുകളിൽ വിവരിച്ച അൽ‌ഗോരിതം ഉപയോഗിച്ചാലും വാച്ച്ഡോഗ് ടൈമർ അപ്രാപ്‌തമാക്കാൻ കഴിയില്ല. കാണുക 43-ാം പേജിലെ “വാച്ച്ഡോഗ് ടൈമറിന്റെ കോൺഫിഗറേഷൻ മാറ്റുന്നതിനുള്ള സമയക്രമങ്ങൾ”.

സുരക്ഷാ നില 1 ൽ, MCUSR ൽ WDRF WDE അസാധുവാക്കുന്നു. കാണുക 44-ാം പേജിലെ “MCUSR - MCU സ്റ്റാറ്റസ് രജിസ്റ്റർ” WDRF ന്റെ വിവരണത്തിനായി. WDRF സജ്ജമാക്കുമ്പോൾ എല്ലായ്പ്പോഴും WDE സജ്ജമാക്കുമെന്നാണ് ഇതിനർത്ഥം. WDE മായ്‌ക്കുന്നതിന്, മുകളിൽ വിവരിച്ച നടപടിക്രമങ്ങൾ ഉപയോഗിച്ച് വാച്ച്ഡോഗ് പ്രവർത്തനരഹിതമാക്കുന്നതിന് മുമ്പ് WDRF മായ്‌ക്കണം. പരാജയത്തിന് കാരണമാകുന്ന സാഹചര്യങ്ങളിൽ ഒന്നിലധികം പുന ets സജ്ജീകരണങ്ങളും പരാജയത്തിന് ശേഷം സുരക്ഷിതമായ ആരംഭവും ഈ സവിശേഷത ഉറപ്പാക്കുന്നു.

ശ്രദ്ധിക്കുക: ആപ്ലിക്കേഷനിൽ വാച്ച്‌ഡോഗ് ടൈമർ ഉപയോഗിക്കാൻ പോകുന്നില്ലെങ്കിൽ, ഉപകരണത്തിന്റെ സമാരംഭത്തിൽ വാച്ച്‌ഡോഗ് പ്രവർത്തനരഹിതമാക്കുന്നതിനുള്ള നടപടിക്രമത്തിലൂടെ കടന്നുപോകേണ്ടത് പ്രധാനമാണ്. വാച്ച്ഡോഗ് ആകസ്മികമായി പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, ഉദാഹരണത്തിന്ampഒരു റൺവേ പോയിന്റർ അല്ലെങ്കിൽ ബ്രൗൺ-ഔട്ട് അവസ്ഥ ഉപയോഗിച്ച്, ഉപകരണം പുനഃസജ്ജമാക്കും, അത് ഒരു പുതിയ വാച്ച്ഡോഗ് റീസെറ്റിലേക്ക് നയിക്കും. ഈ സാഹചര്യം ഒഴിവാക്കാൻ, ആപ്ലിക്കേഷൻ സോഫ്‌റ്റ്‌വെയർ എല്ലായ്‌പ്പോഴും ഡബ്ല്യുഡിആർഎഫ് ഫ്ലാഗും ഡബ്ല്യുഡിഇ കൺട്രോൾ ബിറ്റും ഇനീഷ്യലൈസേഷൻ ദിനചര്യയിൽ ക്ലിയർ ചെയ്യണം.

ബിറ്റുകൾ 5, 2: 0 - ഡബ്ല്യുഡിപി [3: 0]: വാച്ച്ഡോഗ് ടൈമർ പ്രെസ്‌കലർ 3, 2, 1, 0

വാച്ച്ഡോഗ് ടൈമർ പ്രാപ്തമാക്കുമ്പോൾ WDP [3: 0] ബിറ്റുകൾ വാച്ച്ഡോഗ് ടൈമർ പ്രിസ്‌കേലിംഗ് നിർണ്ണയിക്കുന്നു. വ്യത്യസ്‌ത പ്രിസ്‌കേലിംഗ് മൂല്യങ്ങളും അവയുടെ അനുബന്ധ കാലഹരണപ്പെടൽ കാലയളവുകളും ഇതിൽ കാണിച്ചിരിക്കുന്നു പട്ടിക 8-3.

പട്ടിക 8-3. വാച്ച്ഡോഗ് ടൈമർ പ്രീ സ്കെയിൽ തിരഞ്ഞെടുക്കുക

WDP3	WDP2	WDP1	WDP0	WDT ഓസിലേറ്റർ സൈക്കിളുകളുടെ എണ്ണം	VCC = 5.0V-ൽ സാധാരണ സമയപരിധി
0	0	0	0	2 കെ (2048) സൈക്കിളുകൾ	16 എം.എസ്
0	0	0	1	4 കെ (4096) സൈക്കിളുകൾ	32 എം.എസ്
0	0	1	0	8 കെ (8192) സൈക്കിളുകൾ	64 എം.എസ്
0	0	1	1	16 കെ (16384) സൈക്കിളുകൾ	0.125 സെ
0	1	0	0	32 കെ (32764) സൈക്കിളുകൾ	0.25 സെ
0	1	0	1	64 കെ (65536) സൈക്കിളുകൾ	0.5 സെ
0	1	1	0	128 കെ (131072) സൈക്കിളുകൾ	1.0 സെ
0	1	1	1	256 കെ (262144) സൈക്കിളുകൾ	2.0 സെ
1	0	0	0	512 കെ (524288) സൈക്കിളുകൾ	4.0 സെ
1	0	0	1	1024 കെ (1048576) സൈക്കിളുകൾ	8.0 സെ

പട്ടിക 8-3. വാച്ച്ഡോഗ് ടൈമർ പ്രീ സ്കെയിൽ തിരഞ്ഞെടുക്കുക (തുടരും)

WDP3	WDP2	WDP1	WDP0	WDT ഓസിലേറ്റർ സൈക്കിളുകളുടെ എണ്ണം	VCC = 5.0V-ൽ സാധാരണ സമയപരിധി
1	0	1	0	സംവരണം(1)
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

ശ്രദ്ധിക്കുക: 1. തിരഞ്ഞെടുത്താൽ, 0b1010-ന് താഴെയുള്ള സാധുതയുള്ള ക്രമീകരണങ്ങളിലൊന്ന് ഉപയോഗിക്കും.

തടസ്സപ്പെടുത്തുന്നു

ATtiny25 / 45/85 ൽ നടത്തിയതുപോലെ ഇന്ററപ്റ്റ് കൈകാര്യം ചെയ്യലിന്റെ സവിശേഷതകൾ ഈ വിഭാഗം വിവരിക്കുന്നു. AVR ഇന്ററപ്റ്റ് ഹാൻഡ്‌ലിംഗിന്റെ പൊതുവായ വിശദീകരണത്തിനായി, റഫർ ചെയ്യുക 12-ാം പേജിലെ “ഹാൻഡ്‌ലിംഗ് പുന et സജ്ജമാക്കുക, തടസ്സപ്പെടുത്തുക”.

ATtiny25 / 45/85 ലെ വെക്റ്ററുകൾ തടസ്സപ്പെടുത്തുക

ATtiny25 / 45/85 ന്റെ ഇന്ററപ്റ്റ് വെക്ടറുകൾ ഇതിൽ വിവരിച്ചിരിക്കുന്നു പട്ടിക 9-1താഴെ.

പട്ടിക 9-1. വെക്റ്ററുകൾ പുനഃസജ്ജമാക്കുകയും തടസ്സപ്പെടുത്തുകയും ചെയ്യുക

വെക്റ്റർ നമ്പർ.	പ്രോഗ്രാം വിലാസം	ഉറവിടം	ഇന്ററപ്റ്റ് നിർവചനം
1	0x0000	പുനഃസജ്ജമാക്കുക	ബാഹ്യ പിൻ, പവർ-ഓൺ റീസെറ്റ്, ബ്ര rown ൺ- Res ട്ട് റീസെറ്റ്, വാച്ച്ഡോഗ് റീസെറ്റ്
2	0x0001	INT0	ബാഹ്യ തടസ്സ അഭ്യർത്ഥന 0
3	0x0002	PCINT0	പിൻ മാറ്റം തടസ്സപ്പെടുത്തൽ അഭ്യർത്ഥന 0
4	0x0003	TIMER1_COMPA	ടൈമർ / ക er ണ്ടർ 1 പൊരുത്തം താരതമ്യം ചെയ്യുക A.
5	0x0004	TIMER1_OVF	ടൈമർ / ക er ണ്ടർ 1 ഓവർഫ്ലോ
6	0x0005	TIMER0_OVF	ടൈമർ / ക er ണ്ടർ 0 ഓവർഫ്ലോ
7	0x0006	EE_RDY	EEPROM തയ്യാറാണ്
8	0x0007	ANA_COMP	അനലോഗ് താരതമ്യക്കാരൻ
9	0x0008	എ.ഡി.സി	ADC പരിവർത്തനം പൂർത്തിയായി
10	0x0009	TIMER1_COMPB	ടൈമർ / ക er ണ്ടർ 1 മാച്ച് താരതമ്യം ചെയ്യുക ബി
11	0x000A	TIMER0_COMPA	ടൈമർ / ക er ണ്ടർ 0 പൊരുത്തം താരതമ്യം ചെയ്യുക A.
12	0X000B	TIMER0_COMPB	ടൈമർ / ക er ണ്ടർ 0 മാച്ച് താരതമ്യം ചെയ്യുക ബി
13	0x000 സി	WDT	വാച്ച്ഡോഗ് കാലഹരണപ്പെട്ടു
14	0x000D	USI_START	USI ആരംഭിക്കുക
15	0x000E	USI_OVF	യു‌എസ്‌ഐ ഓവർഫ്ലോ

പ്രോഗ്രാം ഒരിക്കലും ഒരു ഇന്ററപ്റ്റ് ഉറവിടം പ്രാപ്തമാക്കിയില്ലെങ്കിൽ, ഇന്ററപ്റ്റ് വെക്ടറുകൾ ഉപയോഗിക്കില്ല, കൂടാതെ പതിവ് പ്രോഗ്രാം കോഡ് ഈ സ്ഥലങ്ങളിൽ സ്ഥാപിക്കാനും കഴിയും.

ATtiny25/45/85-ലെ ഇന്ററപ്റ്റ് വെക്റ്റർ വിലാസങ്ങൾക്കായുള്ള ഒരു സാധാരണവും പൊതുവായതുമായ സജ്ജീകരണം മുൻ പ്രോഗ്രാമിൽ കാണിച്ചിരിക്കുന്നുampതാഴെ.

അസംബ്ലി കോഡ് എക്സിample
.org 0x0000	; അടുത്ത വിലാസം സജ്ജമാക്കുക	പ്രസ്താവന
rjmp റീസെറ്റ്	; വിലാസം 0x0000
rjmp INT0_ISR	; വിലാസം 0x0001
rjmp PCINT0_ISR	; വിലാസം 0x0002
rjmp TIM1_COMPA_ISR	; വിലാസം 0x0003
rjmp TIM1_OVF_ISR	; വിലാസം 0x0004
rjmp TIM0_OVF_ISR	; വിലാസം 0x0005
rjmp EE_RDY_ISR	; വിലാസം 0x0006
rjmp ANA_COMP_ISR	; വിലാസം 0x0007
rjmp ADC_ISR	; വിലാസം 0x0008
rjmp TIM1_COMPB_ISR	; വിലാസം 0x0009
rjmp TIM0_COMPA_ISR	; വിലാസം 0x000A
rjmp TIM0_COMPB_ISR	; വിലാസം 0x000B
rjmp WDT_ISR	; വിലാസം 0x000 സി
rjmp USI_START_ISR	; വിലാസം 0x000D
rjmp USI_OVF_ISR	; വിലാസം 0x000E
പുന SE സജ്ജമാക്കുക:	; പ്രധാന പ്രോഗ്രാം ആരംഭം
	; വിലാസം 0x000F
…

കുറിപ്പ്: കാണുക കോഡ് Exampലെസ് ”പേജ് 6 ൽ.

ബാഹ്യ തടസ്സങ്ങൾ

ബാഹ്യ തടസ്സങ്ങൾ INT0 പിൻ അല്ലെങ്കിൽ ഏതെങ്കിലും PCINT [5: 0] പിൻ ഉപയോഗിച്ച് പ്രവർത്തനക്ഷമമാക്കുന്നു. പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, INT0 അല്ലെങ്കിൽ PCINT [5: 0] പിന്നുകൾ p ട്ട്‌പുട്ടുകളായി കോൺഫിഗർ ചെയ്‌തിട്ടുണ്ടെങ്കിലും തടസ്സങ്ങൾ പ്രവർത്തനക്ഷമമാകുമെന്ന് നിരീക്ഷിക്കുക. ഈ സവിശേഷത ഒരു സോഫ്റ്റ്വെയർ ഇന്ററപ്റ്റ് സൃഷ്ടിക്കുന്നതിനുള്ള ഒരു മാർഗ്ഗം നൽകുന്നു. പിൻ മാറ്റം തടസ്സപ്പെടുത്തുന്നു ഏതെങ്കിലും പ്രവർത്തനക്ഷമമാക്കിയ പി‌സി‌എൻ‌ടി [5: 0] പിൻ ടോഗിൾ ചെയ്താൽ പി‌സി‌ഐ പ്രവർത്തനക്ഷമമാക്കും. പിൻ മാറ്റത്തിന് തടസ്സമുണ്ടാക്കുന്ന പിൻസുകൾ പിസിഎംഎസ്കെ രജിസ്റ്റർ നിയന്ത്രണം. PCINT [5: 0] ലെ പിൻ മാറ്റ തടസ്സങ്ങൾ അസമന്വിതമായി കണ്ടെത്തി. നിഷ്‌ക്രിയ മോഡ് ഒഴികെയുള്ള സ്ലീപ്പ് മോഡുകളിൽ നിന്നും ഭാഗം തടസ്സപ്പെടുത്തുന്നതിന് ഈ തടസ്സങ്ങൾ ഉപയോഗിക്കാമെന്ന് ഇത് സൂചിപ്പിക്കുന്നു.

വീഴുന്നതോ ഉയരുന്നതോ ആയ എഡ്ജ് അല്ലെങ്കിൽ താഴ്ന്ന നിലയിലൂടെ INT0 തടസ്സങ്ങൾ പ്രവർത്തനക്ഷമമാക്കാം. എം‌സി‌യു കൺ‌ട്രോൾ രജിസ്റ്ററിനായുള്ള സവിശേഷതയിൽ‌ സൂചിപ്പിച്ചിരിക്കുന്നതുപോലെ ഇത് സജ്ജീകരിച്ചിരിക്കുന്നു - എം‌സി‌യു‌സി‌ആർ. INT0 ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കി ലെവൽ ട്രിഗർ ആയി കോൺഫിഗർ ചെയ്യുമ്പോൾ, പിൻ കുറവായിരിക്കുന്നിടത്തോളം ഇന്ററപ്റ്റ് ട്രിഗർ ചെയ്യും. INT0- ൽ വീഴുന്നതോ ഉയരുന്നതോ ആയ എഡ്ജ് തടസ്സങ്ങൾ തിരിച്ചറിയുന്നതിന് വിവരിച്ചിരിക്കുന്ന ഒരു I / O ക്ലോക്കിന്റെ സാന്നിധ്യം ആവശ്യമാണ് “ക്ലോക്ക് സിസ്റ്റങ്ങളും അവയുടെ വിതരണവും” ഓണാണ് പേജ് 23.

ലോ ലെവൽ ഇന്ററപ്റ്റ്

INT0- ലെ ഒരു താഴ്ന്ന നിലയിലുള്ള തടസ്സം അസമന്വിതമായി കണ്ടെത്തി. നിഷ്‌ക്രിയ മോഡ് ഒഴികെയുള്ള സ്ലീപ്പ് മോഡുകളിൽ നിന്നും ഭാഗം ഉണർത്താൻ ഈ ഇന്ററപ്റ്റ് ഉപയോഗിക്കാമെന്ന് ഇത് സൂചിപ്പിക്കുന്നു. നിഷ്‌ക്രിയ മോഡ് ഒഴികെയുള്ള എല്ലാ സ്ലീപ്പ് മോഡുകളിലും ഐ / ഒ ക്ലോക്ക് നിർത്തിവച്ചിരിക്കുന്നു.

പവർ-ഡൗണിൽ നിന്ന് വേക്ക്-അപ്പിനായി ഒരു ലെവൽ ട്രിഗർ ചെയ്‌ത ഇന്ററപ്റ്റാണ് ഉപയോഗിക്കുന്നതെങ്കിൽ, ലെവൽ ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കാൻ MCU-ന് വേക്ക്-അപ്പ് പൂർത്തിയാക്കാൻ ആവശ്യമായ ലെവൽ ദീർഘനേരം പിടിക്കണം. സ്റ്റാർട്ട്-അപ്പ് സമയം അവസാനിക്കുന്നതിന് മുമ്പ് ലെവൽ അപ്രത്യക്ഷമായാൽ, MCU ഇപ്പോഴും ഉണരും, പക്ഷേ തടസ്സങ്ങളൊന്നും ഉണ്ടാകില്ല. സ്റ്റാർട്ട്-അപ്പ് സമയം നിർവചിച്ചിരിക്കുന്നത് SUT, CKSEL ഫ്യൂസുകളാണ് പേജ് 23 ലെ “സിസ്റ്റം ക്ലോക്കും ക്ലോക്ക് ഓപ്ഷനുകളും”.

ഉപകരണം ഉണരുന്നതിനുമുമ്പ് ഇന്ററപ്റ്റ് പിൻയിലെ താഴ്ന്ന നില നീക്കംചെയ്യുകയാണെങ്കിൽ, പ്രോഗ്രാം എക്സിക്യൂഷൻ ഇന്ററപ്റ്റ് സേവന ദിനചര്യയിലേക്ക് തിരിച്ചുവിടില്ല, പക്ഷേ SLEEP കമാൻഡിനെ തുടർന്നുള്ള നിർദ്ദേശങ്ങളിൽ നിന്ന് തുടരുക.

പിൻ മാറ്റം തടസ്സപ്പെടുത്തൽ സമയം

ഒരു മുൻampഒരു പിൻ മാറ്റ തടസ്സത്തിന്റെ സമയം കാണിക്കുന്നു ചിത്രം 9-1.

രജിസ്റ്റർ വിവരണം

MCUCR - MCU നിയന്ത്രണ രജിസ്റ്റർ

ബാഹ്യ ഇന്ററപ്റ്റ് കൺട്രോൾ രജിസ്റ്റർ എയിൽ ഇന്ററപ്റ്റ് സെൻസ് നിയന്ത്രണത്തിനുള്ള നിയന്ത്രണ ബിറ്റുകൾ അടങ്ങിയിരിക്കുന്നു.

ബിറ്റ്	7	6	5	4	3	2	1	0
0x35	ബോഡുകൾ	പുഡ്	SE	SM1	SM0	ബോഡ്‌സെ	ഇസ്ച്ക്സനുമ്ക്സ	ഇസ്ച്ക്സനുമ്ക്സ	MCUCR
വായിക്കുക/എഴുതുക	R	R/W	R/W	R/W	R/W	R	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ബിറ്റുകൾ 1: 0 - ISC0 [1: 0]: ഇന്ററപ്റ്റ് സെൻസ് കൺട്രോൾ 0 ബിറ്റ് 1, ബിറ്റ് 0

SREG I- ഫ്ലാഗും അനുബന്ധ ഇന്ററപ്റ്റ് മാസ്കും സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ ബാഹ്യ പിൻ INT0 ബാഹ്യ ഇന്ററപ്റ്റ് 0 സജീവമാക്കുന്നു. ഇന്ററപ്റ്റ് സജീവമാക്കുന്ന ബാഹ്യ INT0 പിൻ ലെവലും അരികുകളും നിർവചിച്ചിരിക്കുന്നു പട്ടിക 9-2. INT0 പിൻയിലെ മൂല്യം s ആണ്ampഅരികുകൾ കണ്ടെത്തുന്നതിന് മുമ്പ് നയിച്ചു. എഡ്ജ് അല്ലെങ്കിൽ ടോഗിൾ ഇൻററപ്റ്റ് തിരഞ്ഞെടുത്തിട്ടുണ്ടെങ്കിൽ, ഒരു ക്ലോക്ക് പിരീഡിനേക്കാൾ കൂടുതൽ നീണ്ടുനിൽക്കുന്ന പൾസുകൾ ഒരു തടസ്സം സൃഷ്ടിക്കും. ചെറിയ പയറുവർഗ്ഗങ്ങൾ ഒരു തടസ്സം സൃഷ്ടിക്കുമെന്ന് ഉറപ്പുനൽകുന്നില്ല. താഴ്ന്ന നിലയിലുള്ള തടസ്സം തിരഞ്ഞെടുത്തിട്ടുണ്ടെങ്കിൽ, ഒരു തടസ്സം സൃഷ്ടിക്കുന്നതിനായി നിലവിൽ നിർവ്വഹിക്കുന്ന നിർദ്ദേശം പൂർത്തിയാകുന്നതുവരെ താഴ്ന്ന നില നിലനിർത്തണം.

പട്ടിക 9-2. 0 സെൻസ് കൺട്രോൾ തടസ്സപ്പെടുത്തുക

ഇസ്ച്ക്സനുമ്ക്സ	ഇസ്ച്ക്സനുമ്ക്സ	വിവരണം
0	0	INT0 ന്റെ താഴ്ന്ന നില ഒരു തടസ്സപ്പെടുത്തൽ അഭ്യർത്ഥന സൃഷ്ടിക്കുന്നു.
0	1	INT0- ലെ ഏതെങ്കിലും ലോജിക്കൽ മാറ്റം ഒരു തടസ്സപ്പെടുത്തൽ അഭ്യർത്ഥന സൃഷ്ടിക്കുന്നു.
1	0	INT0- ന്റെ വീഴുന്ന അഗ്രം ഒരു തടസ്സപ്പെടുത്തൽ അഭ്യർത്ഥന സൃഷ്ടിക്കുന്നു.
1	1	INT0 ന്റെ ഉയരുന്ന ദൂരം ഒരു തടസ്സപ്പെടുത്തൽ അഭ്യർത്ഥന സൃഷ്ടിക്കുന്നു.

ജിംസ്ക് - ജനറൽ ഇന്ററപ്റ്റ് മാസ്ക് രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0X3B	–	INT0	പിസിഐഇ	–	–	–	–	–	ജിംസ്ക്
വായിക്കുക/എഴുതുക	R	R/W	R/W	R	R	R	R	R
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ബിറ്റുകൾ 7, 4: 0 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ബിറ്റ് 6 - INT0: ബാഹ്യ ഇന്ററപ്റ്റ് അഭ്യർത്ഥന 0 പ്രവർത്തനക്ഷമമാക്കുക

INT0 ബിറ്റ് (ഒന്ന്) സജ്ജീകരിക്കുകയും സ്റ്റാറ്റസ് രജിസ്റ്ററിലെ (SREG) ഐ-ബിറ്റ് (ഒന്ന്) സജ്ജമാക്കുകയും ചെയ്യുമ്പോൾ, ബാഹ്യ പിൻ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കുന്നു. ഇന്ററപ്റ്റ് സെൻസ് ചൊംത്രൊല്൦ ബിറ്റുകൾ 0/1 ഔട്ട്പുട്ട് നിയന്ത്രണ രജിസ്ററിൽ (ഇസ്ച്൦൧ ആൻഡ് ഇസ്ച്൦൦) (മ്ചുച്ര്) ബാഹ്യ ഇന്ററപ്റ്റ് ഇടവിടാതെ / അല്ലെങ്കിൽ ഇംത്൦ പിൻ അല്ലെങ്കിൽ നില മനസ്സിലാക്കിയിരിക്കണം വായ്ത്തലയാൽ വീണു സജീവമാക്കിയിട്ടില്ല എന്ന് വ്യക്തമാക്കുന്നു. INT0 ഒരു .ട്ട്‌പുട്ടായി കോൺഫിഗർ ചെയ്‌തിട്ടുണ്ടെങ്കിലും പിൻയിലെ പ്രവർത്തനം ഒരു തടസ്സപ്പെടുത്തൽ അഭ്യർത്ഥനയ്ക്ക് കാരണമാകും. ഐ‌എൻ‌ടി 01 ഇന്ററപ്റ്റ് വെക്ടറിൽ നിന്ന് എക്‌സ്റ്റെർനാൽ ഇന്ററപ്റ്റ് അഭ്യർത്ഥന 00 ന്റെ അനുബന്ധ ഇന്ററപ്റ്റ് നടപ്പിലാക്കുന്നു.

ബിറ്റ് 5 - പി‌സി‌ഐ‌ഇ: പിൻ മാറ്റം തടസ്സപ്പെടുത്തൽ പ്രവർത്തനക്ഷമമാക്കുക

പി‌സി‌ഐ‌ഇ ബിറ്റ് (ഒന്ന്) സജ്ജമാക്കുകയും സ്റ്റാറ്റസ് രജിസ്റ്ററിലെ (എസ്‌ആർ‌ഇജി) ഐ-ബിറ്റ് സജ്ജമാക്കുകയും ചെയ്യുമ്പോൾ (ഒന്ന്), പിൻ മാറ്റ ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കുന്നു. പ്രവർത്തനക്ഷമമാക്കിയ ഏതെങ്കിലും പി‌സി‌എൻ‌ടി [5: 0] പിൻയിലെ ഏതെങ്കിലും മാറ്റം ഒരു തടസ്സത്തിന് കാരണമാകും. പിൻ മാറ്റൽ ഇന്ററപ്റ്റ് അഭ്യർത്ഥനയുടെ അനുബന്ധ ഇന്ററപ്റ്റ് പിസിഐ ഇന്ററപ്റ്റ് വെക്ടറിൽ നിന്ന് നടപ്പിലാക്കുന്നു. പി‌സി‌എൻ‌ടി [5: 0] പി‌സി‌എം‌എസ്കെ 0 രജിസ്റ്റർ പിൻ‌സ് വ്യക്തിഗതമായി പ്രാപ്‌തമാക്കുന്നു.

GIFR - പൊതുവായ ഇന്ററപ്റ്റ് ഫ്ലാഗ് രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x3A	–	INTF0	പിസിഐഎഫ്	–	–	–	–	–	GIFR
വായിക്കുക/എഴുതുക	R	R/W	R/W	R	R	R	R	R
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ബിറ്റുകൾ 7, 4: 0 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ബിറ്റ് 6 - INTF0: ബാഹ്യ ഇന്ററപ്റ്റ് ഫ്ലാഗ് 0

INT0 പിൻയിലെ ഒരു എഡ്ജ് അല്ലെങ്കിൽ ലോജിക് മാറ്റം ഒരു തടസ്സപ്പെടുത്തൽ അഭ്യർത്ഥനയെ പ്രേരിപ്പിക്കുമ്പോൾ, INTF0 സജ്ജമാകും (ഒന്ന്). SREG ലെ I- ബിറ്റും GIMSK ലെ INT0 ബിറ്റും (ഒന്ന്) സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ, MCU അനുബന്ധ ഇന്ററപ്റ്റ് വെക്ടറിലേക്ക് പോകും. ഇന്ററപ്റ്റ് പതിവ് നടപ്പിലാക്കുമ്പോൾ ഫ്ലാഗ് മായ്‌ക്കപ്പെടും. പകരമായി, ഒരു യുക്തിസഹമായ ഒന്ന് എഴുതിക്കൊണ്ട് പതാക മായ്‌ക്കാനാകും. ലെവൽ‌ ഇന്ററപ്റ്റായി INT0 ക്രമീകരിക്കുമ്പോൾ‌ ഈ ഫ്ലാഗ് എല്ലായ്‌പ്പോഴും മായ്‌ക്കപ്പെടും.

ബിറ്റ് 5 - പി‌സി‌ഐ‌എഫ്: പിൻ മാറ്റൽ തടസ്സപ്പെടുത്തൽ ഫ്ലാഗ്

ഏതെങ്കിലും പി‌സി‌എൻ‌ടി [5: 0] പിൻ‌ ഒരു ലോജിക് മാറ്റം ഒരു തടസ്സപ്പെടുത്തൽ‌ അഭ്യർ‌ത്ഥനയ്‌ക്ക് പ്രേരിപ്പിക്കുമ്പോൾ‌, പി‌സി‌ഐ‌എഫ് സജ്ജമാകും (ഒന്ന്). SREG ലെ I- ബിറ്റും GIMSK ലെ PCIE ബിറ്റും സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ (ഒന്ന്), MCU അനുബന്ധ ഇന്ററപ്റ്റ് വെക്ടറിലേക്ക് പോകും. ഇന്ററപ്റ്റ് പതിവ് നടപ്പിലാക്കുമ്പോൾ ഫ്ലാഗ് മായ്‌ക്കപ്പെടും. പകരമായി, ഒരു യുക്തിസഹമായ ഒന്ന് എഴുതിക്കൊണ്ട് പതാക മായ്‌ക്കാനാകും.

PCMSK - പിൻ മാറ്റുക മാസ്ക് രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x15	–	–	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0	പി.സി.എം.എസ്.കെ.
വായിക്കുക/എഴുതുക	R	R	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ബിറ്റുകൾ 7: 6 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ബിറ്റുകൾ 5: 0 - പി‌സി‌എൻ‌ടി [5: 0]: പിൻ മാറ്റം മാസ്ക് 5: 0 പ്രവർത്തനക്ഷമമാക്കുക

ഓരോ പി‌സി‌എൻ‌ടി [5: 0] ബിറ്റും അനുബന്ധ ഐ / ഒ പിൻയിൽ പിൻ മാറ്റ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കിയിട്ടുണ്ടോ എന്ന് തിരഞ്ഞെടുക്കുന്നു. പി‌സി‌എൻ‌ടി [5: 0] സജ്ജമാക്കി ജിംസ്കിലെ പി‌സി‌ഐ‌ഇ ബിറ്റ് സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ, അനുബന്ധ ഐ / ഒ പിൻയിൽ പിൻ മാറ്റ ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കി. PCINT [5: 0] മായ്‌ച്ചാൽ, അനുബന്ധ I / O പിൻയിലെ പിൻ മാറ്റം തടസ്സപ്പെടുത്തുന്നത് പ്രവർത്തനരഹിതമാക്കി.

I/O പോർട്ടുകൾ

ആമുഖം

പൊതുവായ ഡിജിറ്റൽ I/O പോർട്ടുകളായി ഉപയോഗിക്കുമ്പോൾ എല്ലാ AVR പോർട്ടുകൾക്കും യഥാർത്ഥ റീഡ്-മോഡിഫൈ-റൈറ്റ് ഫംഗ്ഷണാലിറ്റി ഉണ്ട്. ഇതിനർത്ഥം ഒരു പോർട്ട് പിൻ ദിശ എസ്ബിഐ, സിബിഐ നിർദ്ദേശങ്ങൾ ഉപയോഗിച്ച് മറ്റേതെങ്കിലും പിൻ ദിശ അറിയാതെ മാറ്റാനാകില്ല എന്നാണ്. ഡ്രൈവ് മൂല്യം മാറ്റുമ്പോഴും (outputട്ട്പുട്ട് ആയി ക്രമീകരിച്ചിട്ടുണ്ടെങ്കിൽ) അല്ലെങ്കിൽ പുൾ-അപ്പ് റെസിസ്റ്ററുകൾ പ്രവർത്തനക്ഷമമാക്കുമ്പോൾ/അപ്രാപ്തമാക്കുമ്പോൾ (ഇൻപുട്ട് ആയി ക്രമീകരിച്ചിട്ടുണ്ടെങ്കിൽ) ഇത് ബാധകമാണ്. ഓരോ outputട്ട്പുട്ട് ബഫറിനും ഉയർന്ന സിങ്കും ഉറവിട ശേഷിയും ഉള്ള സമമിതി ഡ്രൈവ് സവിശേഷതകൾ ഉണ്ട്. എൽഇഡി ഡിസ്പ്ലേകൾ നേരിട്ട് ഓടിക്കാൻ പിൻ ഡ്രൈവർ ശക്തമാണ്. എല്ലാ പോർട്ട് പിന്നുകൾക്കും വ്യക്തിഗതമായി തിരഞ്ഞെടുക്കാവുന്ന പുൾ-അപ്പ് റെസിസ്റ്ററുകളുണ്ട്tagഇ മാറ്റമില്ലാത്ത പ്രതിരോധം. എല്ലാ I/O പിന്നുകൾക്കും VCC, ഗ്രൗണ്ട് എന്നിവയിൽ സൂചിപ്പിച്ചിരിക്കുന്നതുപോലെ സംരക്ഷണ ഡയോഡുകൾ ഉണ്ട് ചിത്രം 10-1. റഫർ ചെയ്യുക പേജ് 161 ലെ “ഇലക്ട്രിക്കൽ സ്വഭാവഗുണങ്ങൾ” പരാമീറ്ററുകളുടെ പൂർണ്ണമായ ലിസ്റ്റിനായി.

ചിത്രം 10-1. I/O പിൻ തുല്യമായ സ്കീമാറ്റിക്

ഈ വിഭാഗത്തിലെ എല്ലാ രജിസ്റ്ററുകളും ബിറ്റ് റഫറൻസുകളും പൊതുവായ രൂപത്തിലാണ് എഴുതിയിരിക്കുന്നത്. "x" എന്നത് പോർട്ടിന്റെ നമ്പറിംഗ് അക്ഷരത്തെ പ്രതിനിധീകരിക്കുന്നു, ഒരു ചെറിയ അക്ഷരം "n" ബിറ്റ് നമ്പറിനെ പ്രതിനിധീകരിക്കുന്നു. എന്നിരുന്നാലും, ഒരു പ്രോഗ്രാമിൽ രജിസ്റ്റർ അല്ലെങ്കിൽ ബിറ്റ് നിർവചിക്കുമ്പോൾ, കൃത്യമായ ഫോം ഉപയോഗിക്കണം. ഉദാample, ബിറ്റ് നമ്പറിന് PORTB3. പോർട്ട് ബിയിൽ 3, ഇവിടെ സാധാരണയായി PORTxn ആയി രേഖപ്പെടുത്തുന്നു. ഫിസിക്കൽ I/O രജിസ്റ്ററുകളും ബിറ്റ് ലൊക്കേഷനുകളും ലിസ്റ്റ് ചെയ്തിരിക്കുന്നു “രജിസ്റ്റർ വിവരണം” ഓണാണ് പേജ് 64.

ഓരോ പോർട്ടിനും മൂന്ന് ഐ / ഒ മെമ്മറി വിലാസ സ്ഥാനങ്ങൾ അനുവദിച്ചിരിക്കുന്നു, ഡാറ്റാ രജിസ്റ്ററിനായി ഓരോന്നും വീതം - PORTx, ഡാറ്റാ ഡയറക്ഷൻ രജിസ്റ്റർ - DDRx, പോർട്ട് ഇൻപുട്ട് പിൻസ് - PINx. പോർട്ട് ഇൻ‌പുട്ട് പിൻ‌സ് ഐ / ഒ സ്ഥാനം വായിക്കാൻ മാത്രം, ഡാറ്റാ രജിസ്റ്ററും ഡാറ്റാ ഡയറക്ഷൻ രജിസ്റ്ററും വായിക്കാൻ / എഴുതാൻ. എന്നിരുന്നാലും, പിൻ‌എക്സ് രജിസ്റ്ററിൽ‌ ഒരു ലോജിക് ഒന്ന്‌ മുതൽ‌ എഴുതുന്നത് ഡാറ്റാ രജിസ്റ്ററിലെ അനുബന്ധ ബിറ്റിൽ‌ ടോഗിൾ‌ ചെയ്യുന്നതിന് കാരണമാകും. കൂടാതെ, എം‌സി‌യു‌സി‌ആറിലെ പുൾ-അപ്പ് അപ്രാപ്‌തമാക്കുക - പി‌യുഡി ബിറ്റ് സജ്ജമാക്കുമ്പോൾ എല്ലാ പോർട്ടുകളിലെയും എല്ലാ പിൻ‌സിനുമുള്ള പുൾ-അപ്പ് പ്രവർത്തനം അപ്രാപ്‌തമാക്കുന്നു.

ജനറൽ ഡിജിറ്റൽ ഐ / ഒ ആയി ഐ / ഒ പോർട്ട് ഉപയോഗിക്കുന്നത് വിവരിച്ചിരിക്കുന്നു പേജ് 53 ലെ “പോർട്ടുകൾ ജനറൽ ഡിജിറ്റൽ ഐ / ഒ”. മിക്ക പോർട്ട് പിന്നുകളും ഉപകരണത്തിലെ പെരിഫറൽ സവിശേഷതകൾക്കായി ഇതര ഫംഗ്ഷനുകൾ ഉപയോഗിച്ച് മൾട്ടിപ്ലക്‌സ് ചെയ്യുന്നു. പോർട്ട് പിൻ ഉപയോഗിച്ച് ഓരോ ഇതര ഫംഗ്ഷനും എങ്ങനെ ഇടപഴകുന്നു എന്ന് വിശദീകരിച്ചിരിക്കുന്നു പേജ് 57 ലെ “ഇതര പോർട്ട് പ്രവർത്തനങ്ങൾ”. ഇതര പ്രവർത്തനങ്ങളുടെ പൂർണ്ണ വിവരണത്തിനായി വ്യക്തിഗത മൊഡ്യൂൾ വിഭാഗങ്ങൾ പരിശോധിക്കുക.

ചില പോർട്ട് പിന്നുകളുടെ ഇതര പ്രവർത്തനം പ്രാപ്തമാക്കുന്നത് പോർട്ടിലെ മറ്റ് പിന്നുകളുടെ ഉപയോഗത്തെ ജനറൽ ഡിജിറ്റൽ ഐ / ഒ ആയി ബാധിക്കില്ല.

തുറമുഖങ്ങൾ ജനറൽ ഡിജിറ്റൽ ഐ / ഒ

ഓപ്‌ഷണൽ ആന്തരിക പുൾ-അപ്പുകളുള്ള ദ്വിദിശ ഐ / ഒ പോർട്ടുകളാണ് പോർട്ടുകൾ. ചിത്രം 10-2 ഒരു ഐ / ഒ-പോർട്ട് പിന്നിന്റെ പ്രവർത്തനപരമായ വിവരണം കാണിക്കുന്നു, ഇവിടെ പൊതുവായി Pxn എന്ന് വിളിക്കുന്നു.

ചിത്രം 10-2. ജനറൽ ഡിജിറ്റൽ I/O(1)

പിൻ ക്രമീകരിക്കുന്നു

ഓരോ പോർട്ട് പിൻയിലും മൂന്ന് രജിസ്റ്റർ ബിറ്റുകൾ അടങ്ങിയിരിക്കുന്നു: DDxn, PORTxn, PINxn. ൽ കാണിച്ചിരിക്കുന്നതുപോലെ “രജിസ്റ്റർ വിവരണം” ഓണാണ് പേജ് 64, DDRx I / O വിലാസത്തിൽ DDxn ബിറ്റുകൾ, PORTx I / O വിലാസത്തിലെ PORTxn ബിറ്റുകൾ, PINx I / O വിലാസത്തിൽ PINxn ബിറ്റുകൾ എന്നിവ ആക്സസ് ചെയ്യുന്നു.

DDRx രജിസ്റ്ററിലെ DDxn ബിറ്റ് ഈ പിൻ ദിശ തിരഞ്ഞെടുക്കുന്നു. DDxn ലോജിക് ഒന്ന് എഴുതിയതാണെങ്കിൽ, Pxn ഒരു output ട്ട്‌പുട്ട് പിൻ ആയി ക്രമീകരിച്ചിരിക്കുന്നു. DDxn ലോജിക് പൂജ്യമായി എഴുതിയിട്ടുണ്ടെങ്കിൽ, Pxn ഒരു ഇൻപുട്ട് പിൻ ആയി ക്രമീകരിച്ചിരിക്കുന്നു.

പിൻ ഇൻപുട്ട് പിൻ ആയി കോൺഫിഗർ ചെയ്യുമ്പോൾ PORTxn ലോജിക് ഒന്ന് എഴുതിയിട്ടുണ്ടെങ്കിൽ, പുൾ-അപ്പ് റെസിസ്റ്റർ സജീവമാക്കുന്നു. പുൾ-അപ്പ് റെസിസ്റ്റർ സ്വിച്ച് ഓഫ് ചെയ്യുന്നതിന്, PORTxn ലോജിക് പൂജ്യം എഴുതണം അല്ലെങ്കിൽ പിൻ ഒരു output ട്ട്പുട്ട് പിൻ ആയി ക്രമീകരിക്കേണ്ടതുണ്ട്. ക്ലോക്കുകളൊന്നും പ്രവർത്തിക്കുന്നില്ലെങ്കിലും പുന reset സജ്ജമാക്കൽ അവസ്ഥ സജീവമാകുമ്പോൾ പോർട്ട് പിന്നുകൾ ത്രി-പ്രസ്താവിക്കുന്നു.

പിൻ output ട്ട്‌പുട്ട് പിൻ ആയി കോൺഫിഗർ ചെയ്യുമ്പോൾ PORTxn ലോജിക് ഒന്ന് എഴുതിയിട്ടുണ്ടെങ്കിൽ, പോർട്ട് പിൻ ഉയർന്നതിലേക്ക് നയിക്കപ്പെടുന്നു (ഒന്ന്). പിൻ ഒരു output ട്ട്‌പുട്ട് പിൻ ആയി കോൺഫിഗർ ചെയ്യുമ്പോൾ PORTxn ലോജിക് പൂജ്യമായി എഴുതിയിട്ടുണ്ടെങ്കിൽ, പോർട്ട് പിൻ താഴ്ന്ന നിലയിലേക്ക് നയിക്കപ്പെടും (പൂജ്യം).

പിൻ ടോഗിൾ ചെയ്യുന്നു

PINxn ലേക്ക് ഒരു ലോജിക് ഒന്ന് എഴുതുന്നത് DDRxn ന്റെ മൂല്യത്തിൽ നിന്ന് വിഭിന്നമായി PORTxn ന്റെ മൂല്യം ടോഗിൾ ചെയ്യുന്നു. ഒരു പോർട്ടിൽ ഒരൊറ്റ ബിറ്റ് ടോഗിൾ ചെയ്യാൻ എസ്‌ബി‌ഐ നിർദ്ദേശം ഉപയോഗിക്കാമെന്നത് ശ്രദ്ധിക്കുക.

ഇൻപുട്ടിനും .ട്ട്‌പുട്ടിനും ഇടയിൽ മാറുന്നു

ട്രൈ-സ്റ്റേറ്റ് ({DDxn, PORTxn} = 0b00), ഔട്ട്‌പുട്ട് ഉയർന്ന ({DDxn, PORTxn} = 0b11) എന്നിവയ്‌ക്കിടയിൽ മാറുമ്പോൾ, പുൾ-അപ്പ് പ്രവർത്തനക്ഷമമാക്കിയ {DDxn, PORTxn} = 0b01) അല്ലെങ്കിൽ ഔട്ട്‌പുട്ട് കുറവാണ് ({DDxn, PORTxn} = 0b10) സംഭവിക്കണം. സാധാരണയായി, പുൾ-അപ്പ് പ്രവർത്തനക്ഷമമാക്കിയ അവസ്ഥ പൂർണ്ണമായും സ്വീകാര്യമാണ്, കാരണം ഉയർന്ന ഇംപെഡന്റ് അന്തരീക്ഷം ശക്തമായ ഉയർന്ന ഡ്രൈവറും പുൾ-അപ്പും തമ്മിലുള്ള വ്യത്യാസം ശ്രദ്ധിക്കില്ല. ഇത് അങ്ങനെയല്ലെങ്കിൽ, എല്ലാ പോർട്ടുകളിലെയും എല്ലാ പുൾ-അപ്പുകളും പ്രവർത്തനരഹിതമാക്കാൻ MCUCR രജിസ്റ്ററിലെ PUD ബിറ്റ് സജ്ജമാക്കാൻ കഴിയും.

പുൾ-അപ്പും output ട്ട്‌പുട്ട് ലോയും ഉള്ള ഇൻപുട്ടുകൾക്കിടയിൽ മാറുന്നത് സമാന പ്രശ്‌നം സൃഷ്‌ടിക്കുന്നു. ഉപയോക്താവ് ഒരു ഇന്റർമീഡിയറ്റ് ഘട്ടമായി ത്രിരാഷ്ട്ര ({DDxn, PORTxn} = 0b00) അല്ലെങ്കിൽ high ട്ട്‌പുട്ട് ഹൈ സ്റ്റേറ്റ് ({DDxn, PORTxn} = 0b10) ഉപയോഗിക്കണം.

പട്ടിക 10-1 പിൻ മൂല്യത്തിനായുള്ള നിയന്ത്രണ സിഗ്നലുകൾ സംഗ്രഹിക്കുന്നു.

പട്ടിക 10-1. പോർട്ട് പിൻ കോൺഫിഗറേഷനുകൾ

DDxn	PORTxn	പുഡ് (MCUCR ൽ)	I/O	പുൾ-അപ്പ്	അഭിപ്രായം
0	0	X	ഇൻപുട്ട്	ഇല്ല	ത്രിരാഷ്ട്ര (Hi-Z)
0	1	0	ഇൻപുട്ട്	അതെ	Ext ആണെങ്കിൽ Pxn കറന്റ് ഉറവിടമാക്കും. താഴ്ത്തി.
0	1	1	ഇൻപുട്ട്	ഇല്ല	ത്രിരാഷ്ട്ര (Hi-Z)
1	0	X	ഔട്ട്പുട്ട്	ഇല്ല	Put ട്ട്‌പുട്ട് കുറവാണ് (സിങ്ക്)
1	1	X	ഔട്ട്പുട്ട്	ഇല്ല	High ട്ട്‌പുട്ട് ഉയർന്നത് (ഉറവിടം)

പിൻ മൂല്യം വായിക്കുന്നു

ഡാറ്റാ ഡയറക്ഷൻ ബിറ്റ് DDxn ന്റെ ക്രമീകരണത്തിൽ നിന്ന് വ്യത്യസ്തമായി, പോർട്ട് പിൻ PINxn രജിസ്റ്റർ ബിറ്റ് വഴി വായിക്കാൻ കഴിയും. ൽ കാണിച്ചിരിക്കുന്നതുപോലെ ചിത്രം 10-2, PINxn രജിസ്റ്റർ ബിറ്റും അതിനു മുമ്പുള്ള ലാച്ചും ഒരു സമന്വയമാണ്. ആന്തരിക ഘടികാരത്തിന്റെ അരികിൽ ഫിസിക്കൽ പിൻ മൂല്യം മാറ്റുകയാണെങ്കിൽ മെറ്റാസ്റ്റബിളിറ്റി ഒഴിവാക്കാൻ ഇത് ആവശ്യമാണ്, പക്ഷേ ഇത് ഒരു കാലതാമസവും അവതരിപ്പിക്കുന്നു. ചിത്രം 10-3 ബാഹ്യമായി പ്രയോഗിച്ച പിൻ മൂല്യം വായിക്കുമ്പോൾ സിൻക്രൊണൈസേഷന്റെ സമയ ഡയഗ്രം കാണിക്കുന്നു. പരമാവധി, കുറഞ്ഞ പ്രചരണ കാലതാമസങ്ങളെ യഥാക്രമം tpd,max, tpd,min എന്ന് സൂചിപ്പിക്കുന്നു.

സിസ്റ്റം ക്ലോക്കിന്റെ ആദ്യത്തെ വീഴ്ചയ്‌ക്ക് തൊട്ടുപിന്നാലെ ആരംഭിക്കുന്ന ക്ലോക്ക് പിരീഡ് പരിഗണിക്കുക. “SYNC LATCH” സിഗ്നലിന്റെ ഷേഡുള്ള പ്രദേശം സൂചിപ്പിക്കുന്നത് പോലെ ക്ലോക്ക് കുറവായിരിക്കുമ്പോൾ ലാച്ച് അടയ്ക്കുകയും ക്ലോക്ക് ഉയർന്നപ്പോൾ സുതാര്യമാവുകയും ചെയ്യുന്നു. സിസ്റ്റം ക്ലോക്ക് കുറയുമ്പോൾ സിഗ്നൽ മൂല്യം പൊരുത്തപ്പെടുന്നു. പോസിറ്റീവ് ക്ലോക്ക് എഡ്‌ജിൽ ഇത് PINxn രജിസ്റ്ററിൽ ക്ലോക്ക് ചെയ്യുന്നു. Tpd, max, tpd, min എന്നീ രണ്ട് അമ്പടയാളങ്ങൾ സൂചിപ്പിക്കുന്നത് പോലെ, പിൻ സമയം ഒരൊറ്റ സിഗ്നൽ സംക്രമണം ass നും 1½ നും ഇടയിൽ സിസ്റ്റം ക്ലോക്ക് കാലയളവിൽ കാലതാമസമുണ്ടാകും.

ഒരു സോഫ്റ്റ്വെയർ നിയുക്ത പിൻ മൂല്യം തിരികെ വായിക്കുമ്പോൾ, സൂചിപ്പിച്ചിരിക്കുന്നതുപോലെ ഒരു നോപ്പ് നിർദ്ദേശം ചേർക്കണം ചിത്രം 10-4. Inst ട്ട്‌പുട്ട് നിർദ്ദേശം ക്ലോക്കിന്റെ പോസിറ്റീവ് അറ്റത്ത് “SYNC LATCH” സിഗ്നൽ സജ്ജമാക്കുന്നു. ഈ സാഹചര്യത്തിൽ, സിൻക്രൊണൈസറിലൂടെയുള്ള ടിപിഡി കാലതാമസം ഒരു സിസ്റ്റം ക്ലോക്ക് പിരീഡാണ്.

ഇനിപ്പറയുന്ന കോഡ് ഉദാample, പോർട്ട് B പിന്നുകൾ 0 ഉം 1 ഉം ഉയർന്നതും 2 ഉം 3 ഉം താഴ്ത്തുന്നത് എങ്ങനെയെന്ന് കാണിക്കുന്നു, കൂടാതെ 4 മുതൽ 5 വരെയുള്ള പോർട്ട് പിന്നുകൾ പോർട്ട് പിൻ 4-ന് നൽകിയിരിക്കുന്ന പുൾ-അപ്പ് ഉപയോഗിച്ച് ഇൻപുട്ടായി നിർവചിക്കുക. തത്ഫലമായുണ്ടാകുന്ന പിൻ മൂല്യങ്ങൾ വീണ്ടും വായിക്കുന്നു, പക്ഷേ മുമ്പ് ചർച്ച ചെയ്തതുപോലെ, ചില പിന്നുകൾക്ക് അടുത്തിടെ നൽകിയ മൂല്യം തിരികെ വായിക്കാൻ ഒരു നോപ്പ് നിർദ്ദേശം ഉൾപ്പെടുത്തിയിട്ടുണ്ട്.

അസംബ്ലി കോഡ് എക്സിample(1)

…

; പുൾ-അപ്പുകൾ നിർവചിക്കുകയും ഉയർന്ന ഔട്ട്പുട്ടുകൾ സജ്ജമാക്കുകയും ചെയ്യുക

; പോർട്ട് പിന്നുകൾക്കുള്ള ദിശകൾ നിർവ്വചിക്കുക

ldi r16,(1<<PB4)|(1<<PB1)|(1<<PB0)

ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0)

പുറത്ത് PORTB,r16

DDRB,r17 പുറത്ത്

; സമന്വയത്തിനായി nop ചേർക്കുക

ഇല്ല

; പോർട്ട് പിൻസ് വായിക്കുക

R16-ൽ, PINB

…

കുറിപ്പ്: അസംബ്ലി പ്രോഗ്രാമിനായി, പിൻ 0, 1, 4 എന്നിവയിൽ പുൾ-അപ്പുകളിൽ നിന്നുള്ള സമയം കുറയ്ക്കുന്നതിന് രണ്ട് താൽക്കാലിക രജിസ്റ്ററുകൾ ഉപയോഗിക്കുന്നു, ദിശ ബിറ്റുകൾ ശരിയായി സജ്ജീകരിക്കുന്നതുവരെ, ബിറ്റ് 2, 3 എന്നിവ താഴ്ന്നതായി നിർവചിക്കുകയും ബിറ്റുകൾ 0 പുനർ നിർവചിക്കുകയും ചെയ്യുന്നു. 1 ശക്തമായ ഉയർന്ന ഡ്രൈവർമാരായി.

സി കോഡ് Example

ഒപ്പിടാത്ത ചാർ ഐ;

…

/* പുൾ-അപ്പുകൾ നിർവചിക്കുകയും ഉയർന്ന ഔട്ട്പുട്ടുകൾ സജ്ജമാക്കുകയും ചെയ്യുക */

/* പോർട്ട് പിന്നുകൾക്കുള്ള ദിശകൾ നിർവ്വചിക്കുക */ PORTB = (1<

DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0);

/* സിൻക്രൊണൈസേഷനായി നോപ്പ് ചേർക്കുക*/

_നോപ്പ് ();

/* പോർട്ട് പിന്നുകൾ വായിക്കുക */ i = PINB;

…

ഡിജിറ്റൽ ഇൻപുട്ട് പ്രവർത്തനക്ഷമമാക്കുക, സ്ലീപ്പ് മോഡുകൾ

ൽ കാണിച്ചിരിക്കുന്നത് പോലെ ചിത്രം 10-2, ഡിജിറ്റൽ ഇൻപുട്ട് സിഗ്നൽ cl ആകാംampschmitt-trigger-ന്റെ ഇൻപുട്ടിൽ ഗ്രൗണ്ടിലേക്ക് ed. ചില ഇൻപുട്ട് സിഗ്നലുകൾ പൊങ്ങിക്കിടക്കുകയോ VCC/2 ന് അടുത്ത് അനലോഗ് സിഗ്നൽ നിലയുണ്ടെങ്കിൽ ഉയർന്ന പവർ ഉപഭോഗം ഒഴിവാക്കാൻ MCU സ്ലീപ്പ് കൺട്രോളർ പവർ-ഡൗൺ മോഡിൽ സജ്ജീകരിച്ചിരിക്കുന്ന ചിത്രത്തിൽ SLEEP എന്നാണ് സൂചിപ്പിക്കുന്നത്.

ബാഹ്യ ഇന്ററപ്റ്റ് പിന്നുകളായി പ്രാപ്തമാക്കിയ പോർട്ട് പിന്നുകൾക്കായി SLEEP അസാധുവാക്കി. ബാഹ്യ ഇന്ററപ്റ്റ് അഭ്യർത്ഥന പ്രാപ്തമാക്കിയിട്ടില്ലെങ്കിൽ, ഈ പിന്നുകൾക്കായി SLEEP സജീവമാണ്. വിവരിച്ചിരിക്കുന്നതുപോലെ മറ്റ് ഇതര ഫംഗ്ഷനുകളും SLEEP അസാധുവാക്കുന്നു പേജ് 57 ലെ “ഇതര പോർട്ട് പ്രവർത്തനങ്ങൾ”.

"ഇന്ററപ്റ്റ് ഓൺ റൈസിംഗ് എഡ്ജ്, ഫാളിംഗ് എഡ്ജ്, അല്ലെങ്കിൽ ഏതെങ്കിലും ലോജിക് ചേഞ്ച് ഓൺ പിൻ" എന്ന് കോൺഫിഗർ ചെയ്‌തിരിക്കുന്ന ഒരു അസിൻക്രണസ് എക്‌സ്‌റ്റേണൽ ഇന്ററപ്‌റ്റ് പിന്നിൽ ഒരു ലോജിക് ഹൈ ലെവൽ (“ഒന്ന്”) ഉണ്ടെങ്കിൽ, ബാഹ്യ ഇന്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കിയിട്ടില്ലെങ്കിൽ, അനുബന്ധ ബാഹ്യ ഇന്ററപ്റ്റ് ഫ്ലാഗ് മുകളിൽ സൂചിപ്പിച്ച സ്ലീപ്പ് മോഡിൽ നിന്ന് പുനരാരംഭിക്കുമ്പോൾ, cl ആയി സജ്ജീകരിക്കുകampഈ സ്ലീപ്പ് മോഡിൽ ഇൻ ചെയ്യുന്നത് അഭ്യർത്ഥിച്ച യുക്തി മാറ്റം ഉണ്ടാക്കുന്നു.

ബന്ധിപ്പിക്കാത്ത പിൻസ്

ചില കുറ്റി ഉപയോഗിക്കാത്തതാണെങ്കിൽ, ഈ കുറ്റിക്ക് നിർവചിക്കപ്പെട്ട നില ഉണ്ടെന്ന് ഉറപ്പാക്കാൻ ശുപാർശ ചെയ്യുന്നു. മുകളിൽ വിവരിച്ചതുപോലെ ഡീപ് സ്ലീപ്പ് മോഡുകളിൽ മിക്ക ഡിജിറ്റൽ ഇൻപുട്ടുകളും അപ്രാപ്തമാക്കിയിട്ടുണ്ടെങ്കിലും, ഡിജിറ്റൽ ഇൻപുട്ടുകൾ പ്രവർത്തനക്ഷമമാക്കിയിട്ടുള്ള മറ്റെല്ലാ മോഡുകളിലും നിലവിലെ ഉപഭോഗം കുറയ്ക്കുന്നതിന് ഫ്ലോട്ടിംഗ് ഇൻപുട്ടുകൾ ഒഴിവാക്കണം (പുന et സജ്ജമാക്കുക, സജീവ മോഡ്, നിഷ്‌ക്രിയ മോഡ്).

ഉപയോഗിക്കാത്ത പിൻ ഒരു നിർവചിക്കപ്പെട്ട ലെവൽ ഉറപ്പാക്കുന്നതിനുള്ള ഏറ്റവും ലളിതമായ മാർഗ്ഗം, ആന്തരിക പുൾ-അപ്പ് പ്രവർത്തനക്ഷമമാക്കുക എന്നതാണ്. ഈ സാഹചര്യത്തിൽ, റീസെറ്റ് ചെയ്യുമ്പോൾ പുൾ-അപ്പ് പ്രവർത്തനരഹിതമാക്കും. റീസെറ്റ് ചെയ്യുമ്പോൾ കുറഞ്ഞ വൈദ്യുതി ഉപഭോഗം പ്രധാനമാണെങ്കിൽ, ഒരു ബാഹ്യ പുൾ-അപ്പ് അല്ലെങ്കിൽ പുൾഡൗൺ ഉപയോഗിക്കാൻ ശുപാർശ ചെയ്യുന്നു. ഉപയോഗിക്കാത്ത പിന്നുകൾ VCC അല്ലെങ്കിൽ GND-ലേക്ക് നേരിട്ട് ബന്ധിപ്പിക്കുന്നത് ശുപാർശ ചെയ്യുന്നില്ല, കാരണം പിൻ ആകസ്മികമായി ഒരു ഔട്ട്‌പുട്ടായി കോൺഫിഗർ ചെയ്‌താൽ ഇത് അമിതമായ വൈദ്യുതധാരകൾക്ക് കാരണമായേക്കാം.

ഇതര പോർട്ട് പ്രവർത്തനങ്ങൾ

മിക്ക പോർട്ട് പിന്നുകൾക്കും പൊതുവായ ഡിജിറ്റൽ ഐ / ഓസ് എന്നതിനപ്പുറം ഇതര പ്രവർത്തനങ്ങൾ ഉണ്ട്. ചിത്രം 10-5 ലളിതവൽക്കരിച്ചതിൽ നിന്ന് പോർട്ട് പിൻ സിഗ്നലുകൾ എങ്ങനെ നിയന്ത്രിക്കുന്നുവെന്ന് കാണിക്കുന്നു ചിത്രം 10-2 ഇതര ഫംഗ്ഷനുകൾ ഉപയോഗിച്ച് അസാധുവാക്കാം. ഓവർറൈഡിംഗ് സിഗ്നലുകൾ എല്ലാ പോർട്ട് പിന്നുകളിലും ഉണ്ടാകണമെന്നില്ല, പക്ഷേ എവിആർ മൈക്രോകൺട്രോളർ കുടുംബത്തിലെ എല്ലാ പോർട്ട് പിന്നുകൾക്കും ബാധകമായ ഒരു സാധാരണ വിവരണമാണ് ഈ ചിത്രം.

പട്ടിക 10-2. ഇതര പ്രവർത്തനങ്ങൾക്കുള്ള സിഗ്നലുകൾ മറികടക്കുന്നതിന്റെ പൊതുവായ വിവരണം

സിഗ്നൽ നാമം	പൂർണ്ണമായ പേര്	വിവരണം
PUOE	പുൾ-അപ്പ് ഓവർറൈഡ് പ്രവർത്തനക്ഷമമാക്കുക	ഈ സിഗ്നൽ സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ, പുൾ-അപ്പ് പ്രാപ്തമാക്കുന്നത് PUOV സിഗ്നൽ നിയന്ത്രിക്കുന്നു. ഈ സിഗ്നൽ മായ്‌ച്ചാൽ, എപ്പോൾ പുൾ-അപ്പ് പ്രവർത്തനക്ഷമമാകും {DDxn, PORTxn, PUD} = 0b010.
PUOV	പുൾ-അപ്പ് ഓവർറൈഡ് മൂല്യം	PUOE സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ, DDxn, PORTxn, PUD രജിസ്റ്റർ ബിറ്റുകളുടെ ക്രമീകരണം പരിഗണിക്കാതെ, PUOV സജ്ജമാക്കുമ്പോൾ / മായ്‌ക്കുമ്പോൾ പുൾ-അപ്പ് പ്രവർത്തനക്ഷമമാക്കുന്നു / അപ്രാപ്‌തമാക്കുന്നു.
ഡി.ഡി.ഒ.ഇ	ഡാറ്റ ദിശ അസാധുവാക്കൽ പ്രാപ്തമാക്കുക	ഈ സിഗ്നൽ സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ, D ട്ട്‌പുട്ട് ഡ്രൈവർ പ്രവർത്തനക്ഷമമാക്കുന്നത് DDOV സിഗ്നൽ നിയന്ത്രിക്കുന്നു. ഈ സിഗ്നൽ മായ്‌ച്ചാൽ, DDxn രജിസ്റ്റർ ബിറ്റ് Out ട്ട്‌പുട്ട് ഡ്രൈവർ പ്രവർത്തനക്ഷമമാക്കുന്നു.
ഡി.ഡി.ഒ.വി	ഡാറ്റാ ദിശ മൂല്യം അസാധുവാക്കുന്നു	DDOE സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ, DDxn രജിസ്റ്റർ ബിറ്റിന്റെ ക്രമീകരണം പരിഗണിക്കാതെ, DDOV സജ്ജമാക്കുമ്പോൾ / മായ്‌ക്കുമ്പോൾ Out ട്ട്‌പുട്ട് ഡ്രൈവർ പ്രവർത്തനക്ഷമമാക്കുക / പ്രവർത്തനരഹിതമാക്കുക.
പി.വി.ഒ.ഇ	പോർട്ട് മൂല്യം അസാധുവാക്കൽ പ്രവർത്തനക്ഷമമാക്കുക	ഈ സിഗ്നൽ സജ്ജമാക്കി Out ട്ട്‌പുട്ട് ഡ്രൈവർ പ്രവർത്തനക്ഷമമാക്കിയിട്ടുണ്ടെങ്കിൽ, പോർട്ട് മൂല്യം PVOV സിഗ്നൽ നിയന്ത്രിക്കുന്നു. PVOE മായ്‌ക്കുകയും Out ട്ട്‌പുട്ട് ഡ്രൈവർ പ്രവർത്തനക്ഷമമാക്കുകയും ചെയ്‌താൽ, പോർട്ട് മൂല്യം PORTxn രജിസ്റ്റർ ബിറ്റ് നിയന്ത്രിക്കുന്നു.
പിവിഒവി	പോർട്ട് മൂല്യം അസാധുവായ മൂല്യം	PVOE സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ, PORTxn രജിസ്റ്റർ ബിറ്റിന്റെ ക്രമീകരണം പരിഗണിക്കാതെ പോർട്ട് മൂല്യം PVOV ആയി സജ്ജമാക്കിയിരിക്കുന്നു.
പി.ടി.ഒ.ഇ	പോർട്ട് ടോഗിൾ ഓവർറൈഡ് പ്രവർത്തനക്ഷമമാക്കുക	PTOE സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ, PORTxn രജിസ്റ്റർ ബിറ്റ് വിപരീതമാണ്.
DIEOE	ഡിജിറ്റൽ ഇൻപുട്ട് ഓവർറൈഡ് പ്രാപ്തമാക്കുക	ഈ ബിറ്റ് സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ, ഡിജിറ്റൽ ഇൻപുട്ട് പ്രവർത്തനക്ഷമമാക്കുന്നത് DIEOV സിഗ്നലാണ്. ഈ സിഗ്നൽ മായ്‌ച്ചാൽ, ഡിജിറ്റൽ ഇൻപുട്ട് പ്രവർത്തനക്ഷമമാക്കുന്നത് നിർണ്ണയിക്കുന്നത് MCU നിലയാണ് (സാധാരണ മോഡ്, സ്ലീപ്പ് മോഡ്).
DIEOV	ഡിജിറ്റൽ ഇൻപുട്ട് ഓവർറൈഡ് മൂല്യം പ്രവർത്തനക്ഷമമാക്കുക	DIEOE സജ്ജീകരിച്ചിട്ടുണ്ടെങ്കിൽ, MCU നില (സാധാരണ മോഡ്, സ്ലീപ്പ് മോഡ്) പരിഗണിക്കാതെ DIEOV സജ്ജമാക്കുമ്പോൾ / മായ്‌ക്കുമ്പോൾ ഡിജിറ്റൽ ഇൻപുട്ട് പ്രവർത്തനക്ഷമമാക്കുന്നു / പ്രവർത്തനരഹിതമാക്കുന്നു.
DI	ഡിജിറ്റൽ ഇൻപുട്ട്	ഇതര ഫംഗ്ഷനുകളിലേക്കുള്ള ഡിജിറ്റൽ ഇൻപുട്ടാണിത്. ചിത്രത്തിൽ, സിഗ്നൽ ഷ്മിറ്റ്-ട്രിഗറിന്റെ output ട്ട്‌പുട്ടിലേക്ക് കണക്റ്റുചെയ്‌തിട്ടുണ്ടെങ്കിലും സിൻക്രൊണൈസറിന് മുമ്പായി. ഡിജിറ്റൽ ഇൻപുട്ട് ഒരു ക്ലോക്ക് ഉറവിടമായി ഉപയോഗിക്കുന്നില്ലെങ്കിൽ, ഇതര പ്രവർത്തനമുള്ള മൊഡ്യൂൾ സ്വന്തം സിൻക്രൊണൈസർ ഉപയോഗിക്കും.
AIO	അനലോഗ് ഇൻ‌പുട്ട് / put ട്ട്‌പുട്ട്	ഇതര ഫംഗ്ഷനുകളിൽ നിന്ന് / ലേക്ക് അനലോഗ് ഇൻ‌പുട്ട് / put ട്ട്‌പുട്ട് ഇതാണ്. സിഗ്നൽ പാഡിലേക്ക് നേരിട്ട് ബന്ധിപ്പിച്ചിരിക്കുന്നു, മാത്രമല്ല ഇത് ദ്വിദിശയിലും ഉപയോഗിക്കാം.

ഇനിപ്പറയുന്ന ഉപവിഭാഗങ്ങൾ ഓരോ പോർട്ടിനുമുള്ള ഇതര ഫംഗ്ഷനുകളെ ഉടൻ വിവരിക്കുന്നു, കൂടാതെ അസാധുവായ സിഗ്നലുകളെ ഇതര ഫംഗ്ഷനുമായി ബന്ധപ്പെടുത്തുന്നു. കൂടുതൽ വിവരങ്ങൾക്ക് ഇതര ഫംഗ്ഷൻ വിവരണം കാണുക.

പോർട്ട് ബി യുടെ ഇതര പ്രവർത്തനങ്ങൾ

ഇതര പ്രവർത്തനമുള്ള പോർട്ട് ബി പിന്നുകൾ ഇതിൽ കാണിച്ചിരിക്കുന്നു പട്ടിക 10-3.

പട്ടിക 10-3. പോർട്ട് ബി പിൻസ് ഇതര പ്രവർത്തനങ്ങൾ

പോർട്ട് പിൻ	ഇതര പ്രവർത്തനം
PB5	പുന SE സജ്ജമാക്കുക: പിൻ പുന et സജ്ജമാക്കുക dW: debugWIRE I / O ADC0: ADC ഇൻ‌പുട്ട് ചാനൽ 0 PCINT5: പിൻ മാറ്റൽ തടസ്സം, ഉറവിടം 5
PB4	XTAL2: ക്രിസ്റ്റൽ ഓസിലേറ്റർ put ട്ട്‌പുട്ട് CLKO: സിസ്റ്റം ക്ലോക്ക് put ട്ട്‌പുട്ട് ADC2: ADC ഇൻ‌പുട്ട് ചാനൽ 2 OC1B: ടൈമർ / ക er ണ്ടർ 1 മാച്ച് ബി Out ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക PCINT4: പിൻ മാറ്റൽ ഇന്ററപ്റ്റ് 0, ഉറവിടം 4
PB3	XTAL1: ക്രിസ്റ്റൽ ഓസിലേറ്റർ ഇൻപുട്ട് CLKI: ബാഹ്യ ക്ലോക്ക് ഇൻപുട്ട് ADC3: ADC ഇൻപുട്ട് ചാനൽ 3 OC1B: കോംപ്ലിമെന്ററി ടൈമർ / ക er ണ്ടർ 1 മാച്ച് ബി Out ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക PCINT3: പിൻ മാറ്റൽ ഇന്ററപ്റ്റ് 0, ഉറവിടം 3
PB2	SCK: സീരിയൽ ക്ലോക്ക് ഇൻ‌പുട്ട് ADC1: ADC ഇൻ‌പുട്ട് ചാനൽ 1 T0: ടൈമർ / ക er ണ്ടർ 0 ക്ലോക്ക് ഉറവിടം USCK: യു‌എസ്‌ഐ ക്ലോക്ക് (മൂന്ന് വയർ മോഡ്) എസ്‌സി‌എൽ: യു‌എസ്‌ഐ ക്ലോക്ക് (രണ്ട് വയർ മോഡ്) INT0: ബാഹ്യ ഇന്ററപ്റ്റ് 0 ഇൻ‌പുട്ട് പി‌സി‌എൻ‌ടി 2: പിൻ മാറ്റൽ ഇന്ററപ്റ്റ് 0, ഉറവിടം 2
PB1	MISO: SPI മാസ്റ്റർ ഡാറ്റ ഇൻ‌പുട്ട് / സ്ലേവ് ഡാറ്റ put ട്ട്‌പുട്ട് AIN1: അനലോഗ് താരതമ്യക്കാരൻ, നെഗറ്റീവ് ഇൻ‌പുട്ട് OC0B: ടൈമർ / ക er ണ്ടർ 0 മാച്ച് ബി Out ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക OC1A: ടൈമർ / ക er ണ്ടർ 1 പൊരുത്തം താരതമ്യം ചെയ്യുക Out ട്ട്‌പുട്ട് DO: യു‌എസ്‌ഐ ഡാറ്റാ put ട്ട്‌പുട്ട് (മൂന്ന് വയർ മോഡ്) പി‌സി‌എൻ‌ടി 1: പിൻ മാറ്റം തടസ്സപ്പെടുത്തുക 0, ഉറവിടം 1
PB0	മോസി :: എസ്‌പി‌ഐ മാസ്റ്റർ ഡാറ്റ put ട്ട്‌പുട്ട് / സ്ലേവ് ഡാറ്റ ഇൻ‌പുട്ട് AIN0: അനലോഗ് താരതമ്യക്കാരൻ, പോസിറ്റീവ് ഇൻ‌പുട്ട് OC0A: ടൈമർ/കൗണ്ടർ0 മാച്ച് എ ഔട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക OC1A: കോംപ്ലിമെന്ററി ടൈമർ / ക er ണ്ടർ 1 മാച്ച് എ Out ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക DI: യു‌എസ്‌ഐ ഡാറ്റ ഇൻ‌പുട്ട് (മൂന്ന് വയർ മോഡ്) എസ്‌ഡി‌എ: യു‌എസ്‌ഐ ഡാറ്റാ ഇൻ‌പുട്ട് (രണ്ട് വയർ മോഡ്) AREF: ബാഹ്യ അനലോഗ് റഫറൻസ് PCINT0: പിൻ മാറ്റൽ ഇന്ററപ്റ്റ് 0, ഉറവിടം 0

പോർട്ട് ബി, ബിറ്റ് 5 - റീസെറ്റ് / ഡി‌ഡബ്ല്യു / എ‌ഡി‌സി 0 / പി‌സി‌എൻ‌ടി 5

പുന SE സജ്ജമാക്കുക: ബാഹ്യ പുന et സജ്ജീകരണ ഇൻ‌പുട്ട് സജീവമാണ്, കൂടാതെ പ്രോഗ്രാമിംഗ് (“1”) ഉപയോഗിച്ച് പ്രാപ്‌തമാക്കി RSTDISBL ഫ്യൂസ്. പുൾഅപ്പ് സജീവമാക്കി, പിൻ റീസെറ്റ് പിൻ ആയി ഉപയോഗിക്കുമ്പോൾ output ട്ട്‌പുട്ട് ഡ്രൈവറും ഡിജിറ്റൽ ഇൻപുട്ടും നിർജ്ജീവമാക്കുന്നു.

dW: ഡീബഗ് വയർ പ്രാപ്തമാക്കുക (DWEN) ഫ്യൂസ് പ്രോഗ്രാം ചെയ്യുകയും ലോക്ക് ബിറ്റുകൾ പ്രോഗ്രാം ചെയ്യാതിരിക്കുകയും ചെയ്യുമ്പോൾ, ടാർഗെറ്റ് ഉപകരണത്തിനുള്ളിലെ ഡീബഗ് വയർ സിസ്റ്റം സജീവമാകും. പുൾ-അപ്പ് പ്രാപ്തമാക്കിയ വയർ-എൻഡ് (ഓപ്പൺ-ഡ്രെയിൻ) ദ്വിദിശ ഐ / ഒ പിൻ ആയി റീസെറ്റ് പോർട്ട് പിൻ ക്രമീകരിച്ചിരിക്കുന്നു, ഇത് ടാർഗെറ്റിനും എമുലേറ്ററിനുമിടയിലുള്ള ആശയവിനിമയ ഗേറ്റ്‌വേയായി മാറുന്നു.

ADC0: അനലോഗ് ടു ഡിജിറ്റൽ കൺവെർട്ടർ, ചാനൽ 0.

PCINT5: പിൻ മാറ്റൽ തടസ്സപ്പെടുത്തൽ ഉറവിടം 5.

പോർട്ട് ബി, ബിറ്റ് 4 - XTAL2 / CLKO / ADC2 / OC1B / PCINT4

XTAL2: ചിപ്പ് ക്ലോക്ക് ഓസിലേറ്റർ പിൻ 2. ആന്തരിക കാലിബ്രേറ്റബിൾ ആർ‌സി ഓസിലേറ്ററും ബാഹ്യ ക്ലോക്കും ഒഴികെയുള്ള എല്ലാ ചിപ്പ് ക്ലോക്ക് ഉറവിടങ്ങൾക്കും ക്ലോക്ക് പിൻ ആയി ഉപയോഗിക്കുന്നു. ഒരു ക്ലോക്ക് പിൻ ആയി ഉപയോഗിക്കുമ്പോൾ, പിൻ ഒരു ഐ / ഒ പിൻ ആയി ഉപയോഗിക്കാൻ കഴിയില്ല. ചിപ്പ് ക്ലോക്ക് ഉറവിടങ്ങളായി ആന്തരിക കാലിബ്രേറ്റബിൾ ആർ‌സി ഓസിലേറ്റർ അല്ലെങ്കിൽ ബാഹ്യ ക്ലോക്ക് ഉപയോഗിക്കുമ്പോൾ, പി‌ബി 4 ഒരു സാധാരണ ഐ / ഒ പിൻ ആയി വർത്തിക്കുന്നു.

CLKO: നിർ‌ദ്ദിഷ്‌ട സിസ്റ്റം ക്ലോക്ക് പിൻ PB4 ൽ output ട്ട്‌പുട്ട് ആകാം. PORTB4, DDB4 ക്രമീകരണങ്ങൾ പരിഗണിക്കാതെ, CKOUT ഫ്യൂസ് പ്രോഗ്രാം ചെയ്തിട്ടുണ്ടെങ്കിൽ വിഭജിക്കപ്പെട്ട സിസ്റ്റം ക്ലോക്ക് output ട്ട്‌പുട്ട് ആയിരിക്കും. പുന .സജ്ജീകരണ വേളയിലും ഇത് output ട്ട്‌പുട്ട് ആയിരിക്കും.

ADC2: അനലോഗ് ടു ഡിജിറ്റൽ കൺവെർട്ടർ, ചാനൽ 2.

OC1B: put ട്ട്‌പുട്ട് മാച്ച് output ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക: output ട്ട്‌പുട്ടായി (ഡിഡിബി 4 സെറ്റ്) കോൺഫിഗർ ചെയ്യുമ്പോൾ ടൈമർ / ക er ണ്ടർ 1 മാച്ച് ബി താരതമ്യം ചെയ്യുക. പി‌ഡബ്ല്യുഎം മോഡ് ടൈമർ ഫംഗ്ഷന്റെ output ട്ട്‌പുട്ട് പിൻ കൂടിയാണ് ഒസി 4 ബി പിൻ.

PCINT4: പിൻ മാറ്റൽ തടസ്സപ്പെടുത്തൽ ഉറവിടം 4.

പോർട്ട് ബി, ബിറ്റ് 3 - XTAL1 / CLKI / ADC3 / OC1B / PCINT3

XTAL1: ചിപ്പ് ക്ലോക്ക് ഓസിലേറ്റർ പിൻ 1. ആന്തരിക കാലിബ്രേറ്റബിൾ ആർ‌സി ഓസിലേറ്റർ ഒഴികെയുള്ള എല്ലാ ചിപ്പ് ക്ലോക്ക് ഉറവിടങ്ങൾക്കും ഉപയോഗിക്കുന്നു. ഒരു ക്ലോക്ക് പിൻ ആയി ഉപയോഗിക്കുമ്പോൾ, പിൻ ഒരു ഐ / ഒ പിൻ ആയി ഉപയോഗിക്കാൻ കഴിയില്ല.

CLKI: ഒരു ബാഹ്യ ക്ലോക്ക് ഉറവിടത്തിൽ നിന്നുള്ള ക്ലോക്ക് ഇൻപുട്ട്, കാണുക പേജ് 26 ലെ “ബാഹ്യ ഘടികാരം”.

ADC3: അനലോഗ് ടു ഡിജിറ്റൽ കൺവെർട്ടർ, ചാനൽ 3.

OC1B: വിപരീത Out ട്ട്‌പുട്ട് മാച്ച് output ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക: output ട്ട്‌പുട്ടായി (ഡിഡിബി 3 സെറ്റ്) കോൺഫിഗർ ചെയ്യുമ്പോൾ ടൈമർ / ക er ണ്ടർ 1 മാച്ച് ബി താരതമ്യം ചെയ്യുക. പി‌ഡബ്ല്യുഎം മോഡ് ടൈമർ ഫംഗ്ഷന്റെ വിപരീത output ട്ട്‌പുട്ട് പിൻ കൂടിയാണ് ഒസി 3 ബി പിൻ.

PCINT3: പിൻ മാറ്റൽ തടസ്സപ്പെടുത്തൽ ഉറവിടം 3.

പോർട്ട് ബി, ബിറ്റ് 2 - എസ്‌സി‌കെ / എ‌ഡി‌സി 1 / ടി 0 / യു‌എസ്‌സി‌കെ / എസ്‌സി‌എൽ / ഐ‌എൻ‌ടി 0 / പി‌സി‌എൻ‌ടി 2

എസ്‌സി‌കെ: മാസ്റ്റർ ക്ലോക്ക് output ട്ട്‌പുട്ട്, എസ്‌പി‌ഐ ചാനലിനായുള്ള സ്ലേവ് ക്ലോക്ക് ഇൻപുട്ട് പിൻ. എസ്‌പി‌ഐ ഒരു അടിമയായി പ്രാപ്‌തമാക്കുമ്പോൾ, ഡി‌ഡി‌ബി 2 ക്രമീകരണം പരിഗണിക്കാതെ ഈ പിൻ ഒരു ഇൻ‌പുട്ടായി ക്രമീകരിച്ചിരിക്കുന്നു. എസ്‌പി‌ഐ ഒരു മാസ്റ്ററായി പ്രാപ്‌തമാക്കുമ്പോൾ, ഈ പിൻ ഡാറ്റാ ദിശ നിയന്ത്രിക്കുന്നത് ഡി‌ഡി‌പി‌ബി 2 ആണ്. ഒരു ഇൻ‌പുട്ടായി എസ്‌പി‌ഐ പിൻ നിർ‌ബന്ധിക്കുമ്പോൾ‌, പുൾ‌അപ്പ് ഇപ്പോഴും PORTB2 ബിറ്റിന് നിയന്ത്രിക്കാൻ‌ കഴിയും.

ADC1: അനലോഗ് ടു ഡിജിറ്റൽ കൺവെർട്ടർ, ചാനൽ 1.

T0: ടൈമർ / ക er ണ്ടർ 0 ക counter ണ്ടർ സോഴ്സ്.

USCK: ത്രീ-വയർ മോഡ് യൂണിവേഴ്സൽ സീരിയൽ ഇന്റർഫേസ് ക്ലോക്ക്.

എസ്‌സി‌എൽ: യു‌എസ്‌ഐ ടു-വയർ മോഡിനായുള്ള രണ്ട് വയർ മോഡ് സീരിയൽ ക്ലോക്ക്.

INT0: ബാഹ്യ ഇന്ററപ്റ്റ് ഉറവിടം 0.

PCINT2: പിൻ മാറ്റൽ തടസ്സപ്പെടുത്തൽ ഉറവിടം 2.

പോർട്ട് ബി, ബിറ്റ് 1 - MISO / AIN1 / OC0B / OC1A / DO / PCINT1

മിസോ: മാസ്റ്റർ ഡാറ്റ ഇൻപുട്ട്, എസ്‌പി‌ഐ ചാനലിനായുള്ള സ്ലേവ് ഡാറ്റ output ട്ട്‌പുട്ട് പിൻ. എസ്‌പി‌ഐ ഒരു മാസ്റ്ററായി പ്രാപ്‌തമാക്കുമ്പോൾ, ഡി‌ഡി‌ബി 1 ക്രമീകരണം പരിഗണിക്കാതെ ഈ പിൻ ഒരു ഇൻ‌പുട്ടായി ക്രമീകരിച്ചിരിക്കുന്നു. എസ്‌പി‌ഐ ഒരു അടിമയായി പ്രാപ്‌തമാക്കുമ്പോൾ, ഈ പിൻ ഡാറ്റാ ദിശ നിയന്ത്രിക്കുന്നത് ഡിഡിബി 1 ആണ്. ഒരു ഇൻ‌പുട്ടായി എസ്‌പി‌ഐ പിൻ നിർ‌ബന്ധിക്കുമ്പോൾ‌, പുൾ‌അപ്പ് ഇപ്പോഴും PORTB1 ബിറ്റിന് നിയന്ത്രിക്കാൻ‌ കഴിയും.

AIN1: അനലോഗ് താരതമ്യക്കാരൻ നെഗറ്റീവ് ഇൻപുട്ട്. ഡിജിറ്റൽ പോർട്ട് ഫംഗ്ഷൻ അനലോഗ് താരതമ്യക്കാരന്റെ പ്രവർത്തനത്തിൽ ഇടപെടുന്നത് ഒഴിവാക്കാൻ ആന്തരിക പുൾ-അപ്പ് സ്വിച്ച് ഓഫ് ചെയ്തുകൊണ്ട് പോർട്ട് പിൻ കോൺഫിഗർ ചെയ്യുക.

OC0B: Out ട്ട്‌പുട്ട് മാച്ച് .ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക. ടൈമർ / ക er ണ്ടർ 1 താരതമ്യം മാച്ച് ബി യുടെ ബാഹ്യ output ട്ട്‌പുട്ടായി പി‌ബി 0 പിൻ പ്രവർത്തിക്കാൻ‌ കഴിയും. ഈ പ്രവർ‌ത്തനം നൽ‌കുന്നതിന് പി‌ബി 1 പിൻ ഒരു output ട്ട്‌പുട്ടായി (ഡി‌ഡി‌ബി 1 സെറ്റ് (ഒന്ന്)) ക്രമീകരിക്കേണ്ടതുണ്ട്. പി‌ഡബ്ല്യുഎം മോഡ് ടൈമർ ഫംഗ്ഷന്റെ output ട്ട്‌പുട്ട് പിൻ കൂടിയാണ് OC0B പിൻ.

OC1A: put ട്ട്‌പുട്ട് താരതമ്യം മാച്ച് output ട്ട്‌പുട്ട്: output ട്ട്‌പുട്ടായി (ഡിഡിബി 1 സെറ്റ്) കോൺഫിഗർ ചെയ്യുമ്പോൾ ടൈമർ / ക er ണ്ടർ 1 താരതമ്യം മാച്ച് ബിക്ക് ബാഹ്യ output ട്ട്‌പുട്ടായി പിബി 1 പിൻ പ്രവർത്തിക്കാനാകും. പി‌ഡബ്ല്യുഎം മോഡ് ടൈമർ ഫംഗ്ഷന്റെ output ട്ട്‌പുട്ട് പിൻ കൂടിയാണ് ഒസി 1 എ പിൻ.

DO: ത്രീ-വയർ മോഡ് യൂണിവേഴ്സൽ സീരിയൽ ഇന്റർഫേസ് ഡാറ്റ .ട്ട്‌പുട്ട്. ത്രീ-വയർ മോഡ് ഡാറ്റാ output ട്ട്‌പുട്ട് PORTB1 മൂല്യത്തെ അസാധുവാക്കുന്നു, കൂടാതെ ഡാറ്റ ദിശ ബിറ്റ് DDB1 സജ്ജമാക്കുമ്പോൾ അത് പോർട്ടിലേക്ക് നയിക്കപ്പെടും (ഒന്ന്). ദിശ ഇൻ‌പുട്ട് ആണെങ്കിൽ‌, PORTB1 സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ‌ (ഒന്ന്‌) PORTB1 ഇപ്പോഴും പുൾ‌അപ്പ് പ്രാപ്‌തമാക്കുന്നു.

PCINT1: പിൻ മാറ്റൽ തടസ്സപ്പെടുത്തൽ ഉറവിടം 1.

പോർട്ട് ബി, ബിറ്റ് 0 - MOSI / AIN0 / OC0A / OC1A / DI / SDA / AREF / PCINT0

മോസി: എസ്‌പി‌ഐ മാസ്റ്റർ ഡാറ്റ output ട്ട്‌പുട്ട്, എസ്‌പി‌ഐ ചാനലിനായുള്ള സ്ലേവ് ഡാറ്റ ഇൻപുട്ട്. എസ്‌പി‌ഐ ഒരു അടിമയായി പ്രാപ്‌തമാക്കുമ്പോൾ, ഡി‌ഡി‌ബി 0 ക്രമീകരണം പരിഗണിക്കാതെ ഈ പിൻ ഒരു ഇൻ‌പുട്ടായി ക്രമീകരിച്ചിരിക്കുന്നു. എസ്‌പി‌ഐ ഒരു മാസ്റ്ററായി പ്രാപ്‌തമാക്കുമ്പോൾ, ഈ പിൻ ഡാറ്റ ദിശ നിയന്ത്രിക്കുന്നത് DDB0 ആണ്. ഒരു ഇൻ‌പുട്ടായി എസ്‌പി‌ഐ പിൻ നിർ‌ബന്ധിക്കുമ്പോൾ‌, പുൾ‌അപ്പ് ഇപ്പോഴും PORTB0 ബിറ്റിന് നിയന്ത്രിക്കാൻ‌ കഴിയും.

AIN0: അനലോഗ് താരതമ്യക്കാരൻ പോസിറ്റീവ് ഇൻപുട്ട്. ഡിജിറ്റൽ പോർട്ട് പ്രവർത്തനം അനലോഗ് താരതമ്യക്കാരന്റെ പ്രവർത്തനത്തിൽ ഇടപെടുന്നത് ഒഴിവാക്കാൻ ആന്തരിക പുൾ-അപ്പ് സ്വിച്ച് ഓഫ് ചെയ്തുകൊണ്ട് പോർട്ട് പിൻ കോൺഫിഗർ ചെയ്യുക.

OC0A: put ട്ട്‌പുട്ട് മാച്ച് .ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക. P ട്ട്‌പുട്ടായി കോൺഫിഗർ ചെയ്യുമ്പോൾ ടൈമർ / ക er ണ്ടർ 0 മാച്ച് എ താരതമ്യം ചെയ്യുക എന്നതിന്റെ ബാഹ്യ output ട്ട്‌പുട്ടായി പിബി 0 പിൻ പ്രവർത്തിക്കാനാകും (ഡിഡിബി 0 സെറ്റ് (ഒന്ന്)). പി‌ഡബ്ല്യുഎം മോഡ് ടൈമർ ഫംഗ്ഷന്റെ output ട്ട്‌പുട്ട് പിൻ കൂടിയാണ് OC0A പിൻ.

OC1A: വിപരീത Out ട്ട്‌പുട്ട് താരതമ്യം മാച്ച് output ട്ട്‌പുട്ട്: output ട്ട്‌പുട്ടായി (DDB0 സെറ്റ്) കോൺഫിഗർ ചെയ്യുമ്പോൾ ടൈമർ / ക er ണ്ടർ 1 താരതമ്യം മാച്ച് ബി യുടെ ബാഹ്യ output ട്ട്‌പുട്ടായി PB0 പിൻ പ്രവർത്തിക്കാനാകും. പി‌ഡബ്ല്യുഎം മോഡ് ടൈമർ ഫംഗ്ഷന്റെ വിപരീത output ട്ട്‌പുട്ട് പിൻ കൂടിയാണ് ഒസി 1 എ പിൻ.

എസ്‌ഡി‌എ: ടു-വയർ മോഡ് സീരിയൽ ഇന്റർഫേസ് ഡാറ്റ.

AREF: ADC- യ്ക്കുള്ള ബാഹ്യ അനലോഗ് റഫറൻസ്. പിൻ ഒരു ബാഹ്യ റഫറൻസ് അല്ലെങ്കിൽ ആന്തരിക വോളിയമായി ഉപയോഗിക്കുമ്പോൾ PB0- ൽ PullXNUMX, outputട്ട്പുട്ട് ഡ്രൈവർ പ്രവർത്തനരഹിതമാകുംtagEREF പിൻയിൽ ബാഹ്യ കപ്പാസിറ്ററുമായുള്ള റഫറൻസ്.

DI: യു‌എസ്‌ഐ ത്രീ-വയർ മോഡിൽ ഡാറ്റ ഇൻപുട്ട്. യു‌എസ്‌ഐ ത്രീ-വയർ മോഡ് സാധാരണ പോർട്ട് ഫംഗ്ഷനുകളെ അസാധുവാക്കില്ല, അതിനാൽ DI ഫംഗ്ഷനായി ഇൻപുട്ടായി പിൻ ക്രമീകരിക്കണം.

PCINT0: പിൻ മാറ്റൽ തടസ്സപ്പെടുത്തൽ ഉറവിടം 0.

പട്ടിക 10-4 ഒപ്പം പട്ടിക 10-5 പോർട്ട് ബി യുടെ ഇതര ഫംഗ്ഷനുകൾ‌ കാണിച്ചിരിക്കുന്ന അസാധുവായ സിഗ്നലുകളുമായി ബന്ധപ്പെടുത്തുക ചിത്രം 10-5 ഓൺ പേജ് 58.

പട്ടിക 10-4. പിബിയിലെ ഇതര പ്രവർത്തനങ്ങൾക്കായുള്ള സിഗ്നലുകൾ മറികടക്കുന്നു[5:3]

സിഗ്നൽ നാമം	PB5 / RESET / ADC0 / PCINT5	PB4/ADC2/XTAL2/ OC1B/PCINT4	PB3/ADC3/XTAL1/ OC1B/PCINT3
PUOE	ആർ‌എസ്‌ടി‌ഡി‌ഐ‌എസ്‌ബി‌എൽ(1) W ഡ്വെൻ(1)	0	0
PUOV	1	0	0
ഡി.ഡി.ഒ.ഇ	ആർ‌എസ്‌ടി‌ഡി‌ഐ‌എസ്‌ബി‌എൽ(1) W ഡ്വെൻ(1)	0	0
ഡി.ഡി.ഒ.വി	ഡീബഗ് വയർ ട്രാൻസ്മിറ്റ്	0	0
പി.വി.ഒ.ഇ	0	OC1B പ്രവർത്തനക്ഷമമാക്കുക	OC1B പ്രവർത്തനക്ഷമമാക്കുക
പിവിഒവി	0	OC1B	OC1B
പി.ടി.ഒ.ഇ	0	0	0
DIEOE	ആർ‌എസ്‌ടി‌ഡി‌ഐ‌എസ്‌ബി‌എൽ(1) + (PCINT5 • PCIE + ADC0D)	PCINT4 • PCIE + ADC2D	PCINT3 • PCIE + ADC3D
DIEOV	ADC0D	ADC2D	ADC3D
DI	PCINT5 ഇൻ‌പുട്ട്	PCINT4 ഇൻ‌പുട്ട്	PCINT3 ഇൻ‌പുട്ട്
AIO	റീസെറ്റ് ഇൻ‌പുട്ട്, ADC0 ഇൻ‌പുട്ട്	ADC2 ഇൻ‌പുട്ട്	ADC3 ഇൻ‌പുട്ട്

ശ്രദ്ധിക്കുക: ഫ്യൂസ് "0" ആയിരിക്കുമ്പോൾ (പ്രോഗ്രാം ചെയ്‌തത്).

പട്ടിക 10-5. പിബിയിലെ ഇതര പ്രവർത്തനങ്ങൾക്കായുള്ള സിഗ്നലുകൾ മറികടക്കുന്നു[2:0]

സിഗ്നൽ നാമം	PB2/SCK/ADC1/T0/ USCK/SCL/INT0/PCINT2	PB1/MISO/DO/AIN1/ OC1A/OC0B/PCINT1	PB0/MOSI/DI/SDA/AIN0/AR EF/OC1A/OC0A/ PCINT0
PUOE	USI_TWO_WIRE	0	USI_TWO_WIRE
PUOV	0	0	0
ഡി.ഡി.ഒ.ഇ	USI_TWO_WIRE	0	USI_TWO_WIRE
ഡി.ഡി.ഒ.വി	(USI_SCL_HOLD + PORTB2) • DDB2	0	(SDA + PORTB0) • DDB0
പി.വി.ഒ.ഇ	USI_TWO_WIRE • DDB2	OC0B + OC1A പ്രാപ്തമാക്കുക + USI_THREE_WIRE	OC0A + OC1A പ്രവർത്തനക്ഷമമാക്കുക + (USI_TWO_WIRE DDB0)
പിവിഒവി	0	OC0B + OC1A + DO	OC0A + OC1A
പി.ടി.ഒ.ഇ	യുഎസ്ഐടിസി	0	0
DIEOE	PCINT2 • PCIE + ADC1D + USISIE	PCINT1 • PCIE + AIN1D	PCINT0 • PCIE + AIN0D + USISIE
DIEOV	ADC1D	AIN1D	AIN0D
DI	T0 / USCK / SCL / INT0 / PCINT2 ഇൻ‌പുട്ട്	PCINT1 ഇൻ‌പുട്ട്	DI / SDA / PCINT0 ഇൻ‌പുട്ട്
AIO	ADC1 ഇൻ‌പുട്ട്	അനലോഗ് താരതമ്യക്കാരൻ നെഗറ്റീവ് ഇൻപുട്ട്	അനലോഗ് താരതമ്യക്കാരൻ പോസിറ്റീവ് ഇൻപുട്ട്

രജിസ്റ്റർ വിവരണം

MCUCR - MCU നിയന്ത്രണ രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x35	ബോഡുകൾ	പുഡ്	SE	SM1	SM0	ബോഡ്‌സെ	ഇസ്ച്ക്സനുമ്ക്സ	ഇസ്ച്ക്സനുമ്ക്സ	MCUCR
വായിക്കുക/എഴുതുക	R	R/W	R/W	R/W	R/W	R	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ബിറ്റ് 6 - പി‌യുഡി: പുൾ-അപ്പ് അപ്രാപ്‌തമാക്കുക

ഈ ബിറ്റ് ഒന്നിലേക്ക് എഴുതുമ്പോൾ, പുൾ-അപ്പുകൾ പ്രാപ്തമാക്കുന്നതിനായി DDxn, PORTxn രജിസ്റ്ററുകൾ ക്രമീകരിച്ചിട്ടുണ്ടെങ്കിൽപ്പോലും I / O പോർട്ടുകളിലെ പുൾ-അപ്പുകൾ അപ്രാപ്തമാക്കും ({DDxn, PORTxn} = 0b01). കാണുക 54-ാം പേജിലെ “പിൻ ക്രമീകരിക്കുന്നു” ഈ സവിശേഷതയെക്കുറിച്ചുള്ള കൂടുതൽ വിവരങ്ങൾക്ക്.

PORTB - പോർട്ട് ബി ഡാറ്റ രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x18	–	–	പോർട്ട്ബി5	പോർട്ട്ബി4	പോർട്ട്ബി3	പോർട്ട്ബി2	പോർട്ട്ബി1	പോർട്ട്ബി0	പോർട്ട്
വായിക്കുക/എഴുതുക	R	R	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

ഡി‌ഡി‌ആർ‌ബി - പോർട്ട് ബി ഡാറ്റാ ഡയറക്ഷൻ രജിസ്റ്റർ

ബിറ്റ്	7	6	5	4	3	2	1	0
0x17	–	–	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	ഡിഡിആർബി
വായിക്കുക/എഴുതുക	R	R	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	0	0	0	0	0	0

PINB - പോർട്ട് ബി ഇൻ‌പുട്ട് പിൻ‌സ് വിലാസം

ബിറ്റ്	7	6	5	4	3	2	1	0
0x16	–	–	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	പിൻ
വായിക്കുക/എഴുതുക	R	R	R/W	R/W	R/W	R/W	R/W	R/W
പ്രാരംഭ മൂല്യം	0	0	N/A	N/A	N/A	N/A	N/A	N/A

പിഡബ്ല്യുഎമ്മിനൊപ്പം 8-ബിറ്റ് ടൈമർ / ക er ണ്ടർ 0

ഫീച്ചറുകൾ

രണ്ട് സ്വതന്ത്ര put ട്ട്‌പുട്ട് യൂണിറ്റുകൾ താരതമ്യം ചെയ്യുക

ഇരട്ട ബഫർ‌ ചെയ്‌ത put ട്ട്‌പുട്ട് രജിസ്റ്ററുകൾ‌ താരതമ്യം ചെയ്യുക

താരതമ്യ പൊരുത്തത്തിൽ ടൈമർ മായ്‌ക്കുക (യാന്ത്രികമായി വീണ്ടും ലോഡുചെയ്യുക)

ഗ്ലിച്ച് ഫ്രീ, ഫേസ് കറക്റ്റ് പൾസ് വിഡ്ത്ത് മോഡുലേറ്റർ (പിഡബ്ല്യുഎം)

വേരിയബിൾ പിഡബ്ല്യുഎം പിരീഡ്

ഫ്രീക്വൻസി ജനറേറ്റർ

മൂന്ന് സ്വതന്ത്ര ഇന്ററപ്റ്റ് ഉറവിടങ്ങൾ (TOV0, OCF0A, OCF0B)

കഴിഞ്ഞുview

രണ്ട് സ്വതന്ത്ര put ട്ട്‌പുട്ട് താരതമ്യ യൂണിറ്റുകളും പി‌ഡബ്ല്യുഎം പിന്തുണയുമുള്ള 0-ബിറ്റ് ടൈമർ / ക er ണ്ടർ മൊഡ്യൂളാണ് ടൈമർ / ക er ണ്ടർ 8. ഇത് കൃത്യമായ പ്രോഗ്രാം എക്സിക്യൂഷൻ സമയവും (ഇവന്റ് മാനേജുമെന്റ്) വേവ് ജനറേഷനും അനുവദിക്കുന്നു.

8-ബിറ്റ് ടൈമർ / ക er ണ്ടറിന്റെ ലളിതമായ ബ്ലോക്ക് ഡയഗ്രം കാണിച്ചിരിക്കുന്നു ചിത്രം 11-1. ഐ / ഒ പിന്നുകളുടെ യഥാർത്ഥ സ്ഥാനത്തിനായി, റഫർ ചെയ്യുക 25-ാം പേജിലെ “പിൻ out ട്ട് ATtiny45 / 85/2”. സിപിയു ആക്സസ് ചെയ്യാവുന്ന ഐ / ഒ രജിസ്റ്ററുകൾ, ഐ / ഒ ബിറ്റുകൾ, ഐ / ഒ പിന്നുകൾ എന്നിവ ബോൾഡായി കാണിച്ചിരിക്കുന്നു. ഉപകരണ-നിർദ്ദിഷ്ട ഐ / ഒ രജിസ്റ്ററും ബിറ്റ് ലൊക്കേഷനുകളും പട്ടികപ്പെടുത്തിയിരിക്കുന്നു പേജ് 77 ലെ “രജിസ്റ്റർ വിവരണം”.

ടൈമർ/കൗണ്ടർ (TCNT0), ഔട്ട്പുട്ട് കംപെയർ രജിസ്റ്ററുകൾ (OCR0A, OCR0B) എന്നിവ 8-ബിറ്റ് രജിസ്റ്ററുകളാണ്. ഇന്ററപ്റ്റ് അഭ്യർത്ഥന (ചിത്രത്തിൽ Int.Req എന്ന് ചുരുക്കി) എല്ലാ സിഗ്നലുകളും ടൈമർ ഇന്ററപ്റ്റ് ഫ്ലാഗ് രജിസ്റ്ററിൽ (TIFR) ദൃശ്യമാണ്. എല്ലാ തടസ്സങ്ങളും വ്യക്തിഗതമായി ടൈമർ ഇന്ററപ്റ്റ് മാസ്ക് രജിസ്റ്റർ (TIMSK) ഉപയോഗിച്ച് മറച്ചിരിക്കുന്നു. TIFR, TIMSK എന്നിവ ചിത്രത്തിൽ കാണിച്ചിട്ടില്ല.

ടൈമർ/കൗണ്ടർ പ്രീ സ്കെയിലർ വഴിയോ T0 പിന്നിലെ ഒരു ബാഹ്യ ക്ലോക്ക് ഉറവിടം വഴിയോ ആന്തരികമായി ക്ലോക്ക് ചെയ്യാവുന്നതാണ്. ടൈമർ/കൗണ്ടർ അതിന്റെ മൂല്യം വർദ്ധിപ്പിക്കുന്നതിന് (അല്ലെങ്കിൽ കുറയ്ക്കുന്നതിന്) ഏത് ക്ലോക്ക് ഉറവിടവും എഡ്ജുമാണ് ഉപയോഗിക്കുന്നത് എന്ന് ക്ലോക്ക് സെലക്ട് ലോജിക് ബ്ലോക്ക് നിയന്ത്രിക്കുന്നു. ക്ലോക്ക് ഉറവിടങ്ങളൊന്നും തിരഞ്ഞെടുക്കാത്തപ്പോൾ ടൈമർ/കൗണ്ടർ നിഷ്‌ക്രിയമാണ്. ക്ലോക്ക് സെലക്ട് ലോജിക്കിൽ നിന്നുള്ള ഔട്ട്പുട്ടിനെ ടൈമർ ക്ലോക്ക് (clkT0) എന്ന് വിളിക്കുന്നു.

ഇരട്ട ബഫർ‌ ചെയ്‌ത put ട്ട്‌പുട്ട് താരതമ്യ രജിസ്റ്ററുകളെ (OCR0A, OCR0B) എല്ലായ്‌പ്പോഴും ടൈമർ / ക er ണ്ടർ‌ മൂല്യവുമായി താരതമ്യപ്പെടുത്തുന്നു. താരതമ്യത്തിന്റെ ഫലം W ട്ട്‌പുട്ട് താരതമ്യ പിൻസുകളിൽ (OC0A, OC0B) ഒരു പി‌ഡബ്ല്യുഎം അല്ലെങ്കിൽ വേരിയബിൾ ഫ്രീക്വൻസി output ട്ട്‌പുട്ട് സൃഷ്ടിക്കാൻ വേവ്ഫോം ജനറേറ്ററിന് ഉപയോഗിക്കാൻ കഴിയും. പേജ് 69 ലെ “put ട്ട്‌പുട്ട് താരതമ്യം യൂണിറ്റ്” കാണുക. വിശദാംശങ്ങൾക്ക്. ഒരു പൊരുത്തപ്പെടുത്തൽ പൊരുത്തപ്പെടുത്തൽ ഇവന്റ് താരതമ്യ ഫ്ലാഗ് (OCF0A അല്ലെങ്കിൽ OCF0B) സജ്ജമാക്കും, അത് Out ട്ട്‌പുട്ട് താരതമ്യം ഇന്ററപ്റ്റ് അഭ്യർത്ഥന സൃഷ്ടിക്കാൻ ഉപയോഗിക്കാം.

നിർവചനങ്ങൾ

ഈ വിഭാഗത്തിലെ നിരവധി രജിസ്റ്ററും ബിറ്റ് റഫറൻസുകളും പൊതുവായ രൂപത്തിലാണ് എഴുതിയിരിക്കുന്നത്. ഒരു ചെറിയ കേസ് “n” ടൈമർ / ക er ണ്ടർ നമ്പറിനെ മാറ്റിസ്ഥാപിക്കുന്നു, ഈ സാഹചര്യത്തിൽ 0. ഒരു ചെറിയ കേസ് “x” put ട്ട്‌പുട്ട് താരതമ്യ യൂണിറ്റിനെ മാറ്റിസ്ഥാപിക്കുന്നു, ഈ സാഹചര്യത്തിൽ യൂണിറ്റ് എ താരതമ്യം ചെയ്യുക അല്ലെങ്കിൽ യൂണിറ്റ് താരതമ്യം ചെയ്യുക. എന്നിരുന്നാലും, രജിസ്റ്റർ അല്ലെങ്കിൽ ബിറ്റ് നിർവചിക്കുമ്പോൾ ഒരു പ്രോഗ്രാമിൽ, കൃത്യമായ ഫോം ഉപയോഗിക്കണം, അതായത്, ടൈമർ / ക er ണ്ടർ 0 ക counter ണ്ടർ മൂല്യം ആക്സസ് ചെയ്യുന്നതിന് TCNT0 തുടങ്ങിയവ.

ലെ നിർവചനങ്ങൾ പട്ടിക 11-1 പ്രമാണത്തിലുടനീളം വ്യാപകമായി ഉപയോഗിക്കുന്നു.

പട്ടിക 11-1. നിർവചനങ്ങൾ

സ്ഥിരമായ	വിവരണം
താഴെ	0x00 ആകുമ്പോൾ ക counter ണ്ടർ BOTTOM ൽ എത്തുന്നു
പരമാവധി	0xFF (ദശാംശ 255) ആകുമ്പോൾ ക counter ണ്ടർ അതിന്റെ മാക്സിമത്തിൽ എത്തുന്നു
മുകളിൽ	കൗണ്ട് സീക്വൻസിലെ ഏറ്റവും ഉയർന്ന മൂല്യത്തിന് തുല്യമാകുമ്പോൾ ക counter ണ്ടർ TOP ൽ എത്തുന്നു. TOP മൂല്യം നിശ്ചിത മൂല്യം 0xFF (MAX) അല്ലെങ്കിൽ OCR0A രജിസ്റ്ററിൽ സംഭരിച്ചിരിക്കുന്ന മൂല്യം ആയി നിയോഗിക്കാം. അസൈൻമെന്റ് പ്രവർത്തന രീതിയെ ആശ്രയിച്ചിരിക്കുന്നു

ടൈമർ / ക er ണ്ടർ പ്രെസ്‌കലറും ക്ലോക്ക് ഉറവിടങ്ങളും

ടൈമർ / ക er ണ്ടർ‌ ഒരു ആന്തരിക അല്ലെങ്കിൽ‌ ബാഹ്യ ക്ലോക്ക് ഉറവിടം ഉപയോഗിച്ച് ക്ലോക്ക് ചെയ്യാൻ‌ കഴിയും. ടൈമർ / ക er ണ്ടർ 0 കൺട്രോൾ രജിസ്റ്ററിൽ (ടിസിസിആർ 0 ബി) സ്ഥിതിചെയ്യുന്ന ക്ലോക്ക് സെലക്ട് (സി) ബിറ്റുകൾ നിയന്ത്രിക്കുന്ന ക്ലോക്ക് സെലക്ട് ലോജിക്കാണ് ക്ലോക്ക് ഉറവിടം തിരഞ്ഞെടുക്കുന്നത്.

പ്രിസ്‌കലറുമൊത്തുള്ള ആന്തരിക ക്ലോക്ക് ഉറവിടം

ടൈമർ/കൗണ്ടർ0 സിസ്റ്റം ക്ലോക്ക് വഴി നേരിട്ട് ക്ലോക്ക് ചെയ്യാൻ കഴിയും (CS0[2:0] = 1 സജ്ജീകരിക്കുന്നതിലൂടെ). സിസ്റ്റം ക്ലോക്ക് ഫ്രീക്വൻസിക്ക് (fCLK_I/O) തുല്യമായ പരമാവധി ടൈമർ/കൗണ്ടർ ക്ലോക്ക് ഫ്രീക്വൻസി ഉപയോഗിച്ച് ഇത് ഏറ്റവും വേഗതയേറിയ പ്രവർത്തനം നൽകുന്നു. പകരമായി, പ്രീ സ്കെയിലറിൽ നിന്നുള്ള നാല് ടാപ്പുകളിൽ ഒന്ന് ക്ലോക്ക് ഉറവിടമായി ഉപയോഗിക്കാം. പ്രീ സ്കെയിൽ ചെയ്ത ക്ലോക്കിന് ഒന്നിന്റെ ആവൃത്തിയുണ്ട്

പ്രെസ്‌കലർ റീസെറ്റ്

പ്രസ്കാലർ സ്വതന്ത്രമായി പ്രവർത്തിക്കുന്നു, അതായത് ടൈമർ/കൗണ്ടർ 0 ന്റെ ക്ലോക്ക് സെലക്ട് ലോജിക്കിൽ നിന്ന് സ്വതന്ത്രമായി പ്രവർത്തിക്കുന്നു. ടൈമർ/കൗണ്ടറിന്റെ ക്ലോക്ക് സെലക്ട് പ്രസ്കാലറിനെ ബാധിക്കാത്തതിനാൽ, പ്രിസ്കേലറിന്റെ അവസ്ഥ ഒരു പ്രീക്ലെയ്ഡ് ക്ലോക്ക് ഉപയോഗിക്കുന്ന സാഹചര്യങ്ങളിൽ പ്രത്യാഘാതങ്ങൾ ഉണ്ടാക്കും. ഒരു മുൻampടൈമർ/ക counterണ്ടർ പ്രവർത്തനക്ഷമമാക്കി പ്രസ്കാലർ ക്ലോക്ക് ചെയ്യുമ്പോഴാണ് le of a prescaling artifact (6> CS0 [2: 0]> 1). ടൈമർ പ്രവർത്തനക്ഷമമാക്കിയത് മുതൽ ആദ്യത്തെ എണ്ണം വരെയുള്ള സിസ്റ്റം ക്ലോക്ക് സൈക്കിളുകളുടെ എണ്ണം 1 മുതൽ N+1 വരെ സിസ്റ്റം ക്ലോക്ക് സൈക്കിളുകളാകാം, ഇവിടെ N എന്നത് പ്രീ സ്‌കെലെർ ഡിവൈസറിന് തുല്യമാണ് (8, 64, 256, അല്ലെങ്കിൽ 1024).

പ്രോഗ്രാം എക്സിക്യൂഷനിലേക്ക് ടൈമർ / ക er ണ്ടർ സമന്വയിപ്പിക്കുന്നതിന് പ്രെസ്കലർ റീസെറ്റ് ഉപയോഗിക്കാൻ കഴിയും.

ബാഹ്യ ക്ലോക്ക് ഉറവിടം

T0 പിന്നിൽ പ്രയോഗിക്കുന്ന ഒരു ബാഹ്യ ക്ലോക്ക് ഉറവിടം ടൈമർ/കൗണ്ടർ ക്ലോക്ക് (clkT0) ആയി ഉപയോഗിക്കാം. T0 പിൻ s ആണ്ampപിൻ സിൻക്രൊണൈസേഷൻ ലോജിക്കിലൂടെ ഓരോ സിസ്റ്റം ക്ലോക്ക് സൈക്കിളിലും ഒരിക്കൽ നയിച്ചു. സമന്വയിപ്പിച്ചത് (കൾampലീഡ്) സിഗ്നൽ പിന്നീട് കടന്നുപോകുന്നു

എഡ്ജ് ഡിറ്റക്ടർ വഴി. ചിത്രം 11-2 T0 സിൻക്രൊണൈസേഷന്റെയും എഡ്ജ് ഡിറ്റക്ടർ ലോജിക്കിന്റെയും പ്രവർത്തനപരമായ തുല്യമായ ബ്ലോക്ക് ഡയഗ്രം കാണിക്കുന്നു. ആന്തരിക സിസ്റ്റം ക്ലോക്കിന്റെ (clkI/O) പോസിറ്റീവ് എഡ്ജിലാണ് രജിസ്റ്ററുകൾ ക്ലോക്ക് ചെയ്തിരിക്കുന്നത്. ആന്തരിക സിസ്റ്റം ക്ലോക്കിന്റെ ഉയർന്ന കാലഘട്ടത്തിൽ ലാച്ച് സുതാര്യമാണ്.

എഡ്ജ് ഡിറ്റക്ടർ അത് കണ്ടെത്തുന്ന ഓരോ പോസിറ്റീവ് (CS0[0:2] = 0) അല്ലെങ്കിൽ നെഗറ്റീവ് (CS7[0:2] = 0) എഡ്ജിനും ഒരു clkT6 പൾസ് സൃഷ്ടിക്കുന്നു.

ഏതെങ്കിലും പൾസ് വിഡ്ത്ത് മോഡുലേഷൻ (പിഡബ്ല്യുഎം) മോഡുകൾ ഉപയോഗിക്കുമ്പോൾ OCR0x രജിസ്റ്ററുകൾ ഇരട്ട ബഫർ ചെയ്യുന്നു. സാധാരണ (ക്ലിയർ ടൈമർ ഓൺ കംപെയർ (സിടിസി) പ്രവർത്തന മോഡുകൾക്കായി, ഇരട്ട ബഫറിംഗ് പ്രവർത്തനരഹിതമാക്കി. ഇരട്ട ബഫറിംഗ് OCR0x രജിസ്റ്ററുകളുടെ അപ്‌ഡേറ്റ് കൗണ്ടിംഗ് സീക്വൻസിന്റെ മുകളിലോ താഴെയോ താരതമ്യം ചെയ്യുന്നു. ഒറ്റ-നീളം, സമമിതിയില്ലാത്ത പിഡബ്ല്യുഎം പൾസുകൾ ഉണ്ടാകുന്നത് സമന്വയം തടയുന്നു, അതുവഴി output ട്ട്‌പുട്ട് തടസ്സരഹിതമാകും.

OCR0x രജിസ്റ്റർ ആക്സസ് സങ്കീർണ്ണമാണെന്ന് തോന്നാമെങ്കിലും ഇത് അങ്ങനെയല്ല. ഇരട്ട ബഫറിംഗ് പ്രാപ്തമാക്കുമ്പോൾ, സിപിയുവിന് OCR0x ബഫർ രജിസ്റ്ററിലേക്ക് ആക്സസ് ഉണ്ട്, കൂടാതെ ഇരട്ട ബഫറിംഗ് അപ്രാപ്തമാക്കിയിട്ടുണ്ടെങ്കിൽ CPU നേരിട്ട് OCR0x ആക്സസ് ചെയ്യും.

ഫോഴ്‌സ് put ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക

നോൺ-പിഡബ്ല്യുഎം തരംഗരൂപീകരണ മോഡുകളിൽ, ഫോഴ്‌സ് put ട്ട്‌പുട്ട് താരതമ്യം (FOC0x) ബിറ്റിലേക്ക് ഒരെണ്ണം എഴുതിക്കൊണ്ട് താരതമ്യക്കാരന്റെ മാച്ച് output ട്ട്‌പുട്ട് നിർബന്ധിതമാക്കാം. താരതമ്യപ്പെടുത്തൽ പൊരുത്തം നിർബന്ധിക്കുന്നത് OCF0x ഫ്ലാഗ് സജ്ജമാക്കുകയോ ടൈമർ വീണ്ടും ലോഡുചെയ്യുകയോ മായ്‌ക്കുകയോ ചെയ്യില്ല, എന്നാൽ ഒരു യഥാർത്ഥ താരതമ്യം പൊരുത്തം സംഭവിച്ചതുപോലെ OC0x പിൻ അപ്‌ഡേറ്റുചെയ്യും (COM0x [1: 0] ബിറ്റ്സ് ക്രമീകരണങ്ങൾ OC0x പിൻ സജ്ജമാക്കിയിട്ടുണ്ടോ, മായ്‌ച്ചിട്ടുണ്ടോ എന്ന് നിർവചിക്കുന്നു അല്ലെങ്കിൽ ടോഗിൾ ചെയ്തു).

TCNT0 റൈറ്റ് പ്രകാരം മാച്ച് ബ്ലോക്കിംഗ് താരതമ്യം ചെയ്യുക

ടി‌സി‌എൻ‌ടി 0 രജിസ്റ്ററിലേക്കുള്ള എല്ലാ സിപിയു റൈറ്റ് പ്രവർ‌ത്തനങ്ങളും ടൈമർ നിർ‌ത്തിയിരിക്കുമ്പോൾ പോലും അടുത്ത ടൈമർ ക്ലോക്ക് സൈക്കിളിൽ സംഭവിക്കുന്ന ഏതെങ്കിലും താരതമ്യ പൊരുത്തത്തെ തടയും. ടൈമർ / ക er ണ്ടർ ക്ലോക്ക് പ്രാപ്തമാക്കുമ്പോൾ ഒരു തടസ്സം സൃഷ്ടിക്കാതെ OCR0x, TCNT0 ന് സമാനമായ മൂല്യത്തിലേക്ക് സമാരംഭിക്കാൻ ഈ സവിശേഷത അനുവദിക്കുന്നു.

Put ട്ട്‌പുട്ട് താരതമ്യ യൂണിറ്റ് ഉപയോഗിക്കുന്നു

ഏത് പ്രവർത്തന രീതിയിലും ടി‌സി‌എൻ‌ടി 0 എഴുതുന്നത് ഒരു ടൈമർ ക്ലോക്ക് സൈക്കിളിനായുള്ള എല്ലാ താരതമ്യ പൊരുത്തങ്ങളെയും തടയും എന്നതിനാൽ, ടൈമർ / ക er ണ്ടർ പ്രവർത്തിക്കുന്നുണ്ടോ ഇല്ലയോ എന്നതിൽ നിന്ന് സ്വതന്ത്രമായി T ട്ട്‌പുട്ട് താരതമ്യ യൂണിറ്റ് ഉപയോഗിക്കുമ്പോൾ ടി‌സി‌എൻ‌ടി 0 മാറ്റുമ്പോൾ അപകടസാധ്യതകളുണ്ട്. TCNT0 ലേക്ക് എഴുതിയ മൂല്യം OCR0x മൂല്യത്തിന് തുല്യമാണെങ്കിൽ, താരതമ്യപ്പെടുത്തൽ പൊരുത്തം നഷ്‌ടപ്പെടും, അതിന്റെ ഫലമായി തെറ്റായ തരംഗരൂപമുണ്ടാകും. അതുപോലെ, ക counter ണ്ടർ‌ ഡ -ൺ‌-ക ing ണ്ടിംഗ് ആയിരിക്കുമ്പോൾ TCNT0 മൂല്യം BOTTOM ന് തുല്യമായി എഴുതരുത്.

പോർട്ട് പിൻ .ട്ട്‌പുട്ടിനായി ഡാറ്റ ദിശ രജിസ്റ്റർ സജ്ജീകരിക്കുന്നതിന് മുമ്പ് OC0x- ന്റെ സജ്ജീകരണം നടപ്പിലാക്കണം. OC0x മൂല്യം സജ്ജീകരിക്കുന്നതിനുള്ള ഏറ്റവും എളുപ്പ മാർഗം സാധാരണ മോഡിൽ ഫോഴ്‌സ് put ട്ട്‌പുട്ട് താരതമ്യം (FOC0x) സ്ട്രോബ് ബിറ്റുകൾ ഉപയോഗിക്കുക എന്നതാണ്. വേവ്ഫോം ജനറേഷൻ മോഡുകൾക്കിടയിൽ മാറുമ്പോഴും OC0x രജിസ്റ്ററുകൾ അവയുടെ മൂല്യങ്ങൾ സൂക്ഷിക്കുന്നു.

താരതമ്യ മൂല്യവുമായി COM0x [1: 0] ബിറ്റുകൾ ഇരട്ട ബഫർ ചെയ്യുന്നില്ലെന്ന് മനസ്സിലാക്കുക. COM0x [1: 0] ബിറ്റുകൾ മാറ്റുന്നത് ഉടനടി പ്രാബല്യത്തിൽ വരും.

മാച്ച് put ട്ട്‌പുട്ട് യൂണിറ്റ് താരതമ്യം ചെയ്യുക

Out ട്ട്‌പുട്ട് മോഡിനെ താരതമ്യം ചെയ്യുക (COM0x [1: 0]) ബിറ്റുകൾക്ക് രണ്ട് ഫംഗ്ഷനുകളുണ്ട്. അടുത്ത താരതമ്യ മത്സരത്തിൽ put ട്ട്‌പുട്ട് താരതമ്യം (OC0x) നില നിർവചിക്കുന്നതിന് വേവ്ഫോം ജനറേറ്റർ COM1x [0: 0] ബിറ്റുകൾ ഉപയോഗിക്കുന്നു. കൂടാതെ, COM0x [1: 0] ബിറ്റുകൾ OC0x പിൻ output ട്ട്‌പുട്ട് ഉറവിടത്തെ നിയന്ത്രിക്കുന്നു. ചിത്രം 11-6 COM0x [1: 0] ബിറ്റ് ക്രമീകരണം ബാധിച്ച ലോജിക്കിന്റെ ലളിതമായ സ്കീമാറ്റിക് കാണിക്കുന്നു. ചിത്രത്തിലെ ഐ / ഒ രജിസ്റ്ററുകൾ, ഐ / ഒ ബിറ്റുകൾ, ഐ / ഒ പിന്നുകൾ എന്നിവ ബോൾഡായി കാണിച്ചിരിക്കുന്നു. COM0x [1: 0] ബിറ്റുകളെ ബാധിക്കുന്ന പൊതുവായ ഐ / ഒ പോർട്ട് കൺട്രോൾ രജിസ്റ്ററുകളുടെ (ഡിഡിആർ, പോർട്ട്) ഭാഗങ്ങൾ മാത്രമേ കാണിക്കൂ. OC0x അവസ്ഥയെ പരാമർശിക്കുമ്പോൾ, റഫറൻസ് ആന്തരിക OC0x രജിസ്റ്ററിനുള്ളതാണ്, OC0x പിൻ അല്ല. ഒരു സിസ്റ്റം പുന reset സജ്ജീകരണം സംഭവിക്കുകയാണെങ്കിൽ, OC0x രജിസ്റ്റർ “0” ലേക്ക് പുന reset സജ്ജമാക്കും.

OC0A / OC0B I / O പിൻയിലേക്ക് ബന്ധിപ്പിക്കുമ്പോൾ, COM0A [1: 0] / COM0B [1: 0] ബിറ്റുകളുടെ പ്രവർത്തനം WGM0 [2: 0] ബിറ്റ് ക്രമീകരണത്തെ ആശ്രയിച്ചിരിക്കുന്നു. പട്ടിക 11-2 WGM0 [1: 0] ബിറ്റുകൾ ഒരു സാധാരണ അല്ലെങ്കിൽ CTC മോഡിലേക്ക് (PWM അല്ലാത്തത്) സജ്ജമാക്കുമ്പോൾ COM0x [2: 0] ബിറ്റ് പ്രവർത്തനം കാണിക്കുന്നു.

പട്ടിക 11-2. ഔട്ട്പുട്ട് മോഡ്, നോൺ-പിഡബ്ല്യുഎം മോഡ് താരതമ്യം ചെയ്യുക

COM0A1 COM0B1	COM0A0 COM0B0	വിവരണം
0	0	സാധാരണ പോർട്ട് പ്രവർത്തനം, OC0A / OC0B വിച്ഛേദിച്ചു.
0	1	താരതമ്യ പൊരുത്തത്തിൽ OC0A / OC0B ടോഗിൾ ചെയ്യുക
1	0	താരതമ്യ പൊരുത്തത്തിൽ OC0A / OC0B മായ്‌ക്കുക
1	1	താരതമ്യ പൊരുത്തത്തിൽ OC0A / OC0B സജ്ജമാക്കുക

പട്ടിക 11-3 WGM0 [1: 0] ബിറ്റുകൾ വേഗത്തിലുള്ള PWM മോഡിലേക്ക് സജ്ജമാക്കുമ്പോൾ COM0x [2: 0] ബിറ്റ് പ്രവർത്തനം കാണിക്കുന്നു.

പട്ടിക 11-3. ഔട്ട്പുട്ട് മോഡ്, ഫാസ്റ്റ് PWM മോഡ് എന്നിവ താരതമ്യം ചെയ്യുക(1)

COM0A1 COM0B1	COM0A0 COM0B0	വിവരണം
0	0	സാധാരണ പോർട്ട് പ്രവർത്തനം, OC0A / OC0B വിച്ഛേദിച്ചു.
0	1	സംവരണം
1	0	താരതമ്യ മത്സരത്തിൽ OC0A / OC0B മായ്‌ക്കുക, BOTTOM ൽ OC0A / OC0B സജ്ജമാക്കുക (വിപരീതമല്ലാത്ത മോഡ്)
1	1	താരതമ്യ മത്സരത്തിൽ OC0A / OC0B സജ്ജമാക്കുക, BOTTOM ൽ OC0A / OC0B മായ്‌ക്കുക (വിപരീത മോഡ്)

ശ്രദ്ധിക്കുക: OCR0A അല്ലെങ്കിൽ OCR0B TOP-ന് തുല്യമാകുകയും COM0A1/COM0B1 സജ്ജീകരിക്കുകയും ചെയ്യുമ്പോൾ ഒരു പ്രത്യേക കേസ് സംഭവിക്കുന്നു. ഈ സാഹചര്യത്തിൽ, കംപാർ മാച്ച് അവഗണിക്കപ്പെടും, പക്ഷേ സെറ്റ് അല്ലെങ്കിൽ ക്ലിയർ അടിയിൽ ചെയ്തു. കാണുക 73-ാം പേജിലെ “ഫാസ്റ്റ് പിഡബ്ല്യുഎം മോഡ്” കൂടുതൽ വിവരങ്ങൾക്ക്.

പട്ടിക 11-4 ശരിയായ പി‌ഡബ്ല്യുഎം മോഡിന് ഘട്ടം ഘട്ടമായി WGM0 [1: 0] ബിറ്റുകൾ സജ്ജമാക്കുമ്പോൾ COM0x [2: 0] ബിറ്റ് പ്രവർത്തനം കാണിക്കുന്നു.

പട്ടിക 11-4. ഔട്ട്പുട്ട് മോഡ് താരതമ്യം ചെയ്യുക, ഘട്ടം ശരിയായ PWM മോഡ്(1)

COM0A1 COM0B1	COM0A0 COM0B0	വിവരണം
0	0	സാധാരണ പോർട്ട് പ്രവർത്തനം, OC0A / OC0B വിച്ഛേദിച്ചു.
0	1	സംവരണം
1	0	മുകളിലേക്ക് എണ്ണുമ്പോൾ പൊരുത്തം താരതമ്യം ചെയ്യുമ്പോൾ OC0A / OC0B മായ്‌ക്കുക. ഡ -ൺ-കൗണ്ടിംഗ് ചെയ്യുമ്പോൾ താരതമ്യം പൊരുത്തത്തിൽ OC0A / OC0B സജ്ജമാക്കുക.
1	1	മുകളിലേക്ക് എണ്ണുമ്പോൾ ഒത്തുതീർപ്പ് പൊരുത്തത്തിൽ OC0A / OC0B സജ്ജമാക്കുക. ഡ -ൺ-കൗണ്ടിംഗ് ചെയ്യുമ്പോൾ താരതമ്യം പൊരുത്തത്തിൽ OC0A / OC0B മായ്‌ക്കുക.

ശ്രദ്ധിക്കുക: 1. OCR0A അല്ലെങ്കിൽ OCR0B TOP-ന് തുല്യമാകുകയും COM0A1/COM0B1 സജ്ജമാക്കുകയും ചെയ്യുമ്പോൾ ഒരു പ്രത്യേക കേസ് സംഭവിക്കുന്നു. ഈ സാഹചര്യത്തിൽ, കംപാർ മാച്ച് അവഗണിക്കപ്പെടും, പക്ഷേ സെറ്റ് അല്ലെങ്കിൽ ക്ലിയർ TOP-ൽ ചെയ്തു. കാണുക പേജ് 74 ലെ “ഘട്ടം ശരിയായ പിഡബ്ല്യുഎം മോഡ്” കൂടുതൽ വിവരങ്ങൾക്ക്.

ബിറ്റുകൾ 3: 2 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ബിറ്റുകൾ 1: 0 - WGM0 [1: 0]: വേവ്ഫോം ജനറേഷൻ മോഡ്

TCCR02B രജിസ്റ്ററിൽ‌ കണ്ടെത്തിയ WGM0 ബിറ്റുമായി സംയോജിപ്പിച്ച്, ഈ ബിറ്റുകൾ‌ ക counter ണ്ടറിന്റെ എണ്ണൽ‌ ക്രമം, പരമാവധി (TOP) ക counter ണ്ടർ‌ മൂല്യത്തിനായുള്ള ഉറവിടം, ഏത് തരം തരംഗരൂപ ഉൽ‌പ്പാദനം എന്നിവ നിയന്ത്രിക്കുന്നു, കാണുക പട്ടിക 11-5. ടൈമർ / ക er ണ്ടർ യൂണിറ്റ് പിന്തുണയ്ക്കുന്ന പ്രവർത്തന രീതികൾ ഇവയാണ്: സാധാരണ മോഡ് (ക counter ണ്ടർ), താരതമ്യ മാച്ച് (സിടിസി) മോഡിൽ ടൈമർ മായ്‌ക്കുക, രണ്ട് തരം പൾസ് വിഡ്ത്ത് മോഡുലേഷൻ (പിഡബ്ല്യുഎം) മോഡുകൾ (കാണുക) “പ്രവർത്തന രീതികൾ” പേജ് 71-ൽ).

പട്ടിക 11-5. വേവ്ഫോം ജനറേഷൻ മോഡ് ബിറ്റ് വിവരണം

മോഡ്	WGM 02	WGM 01	WGM 00	ടൈമർ / ക er ണ്ടർ മോഡ് ഓഫ് ഓപ്പറേഷൻ	മുകളിൽ	ൽ OCRx- ന്റെ അപ്‌ഡേറ്റ്	TOV ഫ്ലാഗ് സജ്ജമാക്കി
0	0	0	0	സാധാരണ	0xFF	ഉടനടി	പരമാവധി(1)
1	0	0	1	പിഡബ്ല്യുഎം, ഘട്ടം ശരിയാണ്	0xFF	മുകളിൽ	താഴെ(2)
2	0	1	0	സി.ടി.സി	ഒസിആർഎ	ഉടനടി	പരമാവധി(1)
3	0	1	1	വേഗതയേറിയ PWM	0xFF	താഴെ(2)	പരമാവധി(1)
4	1	0	0	സംവരണം	–	–	–
5	1	0	1	പിഡബ്ല്യുഎം, ഘട്ടം ശരിയാണ്	ഒസിആർഎ	മുകളിൽ	താഴെ(2)
6	1	1	0	സംവരണം	–	–	–
7	1	1	1	വേഗതയേറിയ PWM	ഒസിആർഎ	താഴെ(2)	മുകളിൽ

ബിറ്റ് 7 - FOC0A: ഫോഴ്‌സ് put ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക A.

WGM ബിറ്റുകൾ ഒരു PWM ഇതര മോഡ് വ്യക്തമാക്കുമ്പോൾ മാത്രമേ FOC0A ബിറ്റ് സജീവമാകൂ.

എന്നിരുന്നാലും, ഭാവിയിലെ ഉപകരണങ്ങളുമായി പൊരുത്തപ്പെടൽ ഉറപ്പാക്കുന്നതിന്, പിഡബ്ല്യുഎം മോഡിൽ പ്രവർത്തിക്കുമ്പോൾ ടിസിസിആർ 0 ബി എഴുതുമ്പോൾ ഈ ബിറ്റ് പൂജ്യമായി സജ്ജീകരിക്കണം. FOC0A ബിറ്റിലേക്ക് ഒരു ലോജിക്കൽ ഒന്ന് എഴുതുമ്പോൾ, വേവ്ഫോം ജനറേഷൻ യൂണിറ്റിൽ ഒരു ഉടനടി താരതമ്യ പൊരുത്തം നിർബന്ധിതമാണ്. OC0A output ട്ട്‌പുട്ട് അതിന്റെ COM0A [1: 0] ബിറ്റ്സ് ക്രമീകരണം അനുസരിച്ച് മാറ്റി. FOC0A ബിറ്റ് ഒരു സ്ട്രോബായി നടപ്പിലാക്കുന്നുവെന്നത് ശ്രദ്ധിക്കുക. അതിനാൽ COM0A [1: 0] ബിറ്റുകളിലെ മൂല്യമാണ് നിർബന്ധിത താരതമ്യത്തിന്റെ ഫലം നിർണ്ണയിക്കുന്നത്.

ഒരു FOC0A സ്ട്രോബ് ഒരു തടസ്സവും സൃഷ്ടിക്കുകയില്ല, കൂടാതെ OCR0A ഉപയോഗിച്ച് TOP ആയി CTC മോഡിൽ ടൈമർ മായ്‌ക്കുകയും ചെയ്യില്ല. FOC0A ബിറ്റ് എല്ലായ്പ്പോഴും പൂജ്യമായി വായിക്കുന്നു.

ബിറ്റ് 6 - FOC0B: ഫോഴ്‌സ് put ട്ട്‌പുട്ട് താരതമ്യം ചെയ്യുക ബി

WGM ബിറ്റുകൾ ഒരു PWM ഇതര മോഡ് വ്യക്തമാക്കുമ്പോൾ മാത്രമേ FOC0B ബിറ്റ് സജീവമാകൂ.

എന്നിരുന്നാലും, ഭാവിയിലെ ഉപകരണങ്ങളുമായി പൊരുത്തപ്പെടൽ ഉറപ്പാക്കുന്നതിന്, പിഡബ്ല്യുഎം മോഡിൽ പ്രവർത്തിക്കുമ്പോൾ ടിസിസിആർ 0 ബി എഴുതുമ്പോൾ ഈ ബിറ്റ് പൂജ്യമായി സജ്ജീകരിക്കണം. FOC0B ബിറ്റിലേക്ക് ഒരു ലോജിക്കൽ ഒന്ന് എഴുതുമ്പോൾ, വേവ്ഫോം ജനറേഷൻ യൂണിറ്റിൽ ഒരു ഉടനടി താരതമ്യ പൊരുത്തം നിർബന്ധിതമാണ്. OC0B output ട്ട്‌പുട്ട് അതിന്റെ COM0B [1: 0] ബിറ്റ്സ് ക്രമീകരണം അനുസരിച്ച് മാറ്റി. FOC0B ബിറ്റ് ഒരു സ്ട്രോബായി നടപ്പിലാക്കുന്നുവെന്നത് ശ്രദ്ധിക്കുക. അതിനാൽ COM0B [1: 0] ബിറ്റുകളിലെ മൂല്യമാണ് നിർബന്ധിത താരതമ്യത്തിന്റെ ഫലം നിർണ്ണയിക്കുന്നത്.

ഒരു FOC0B സ്ട്രോബ് ഒരു തടസ്സവും സൃഷ്ടിക്കുകയില്ല, കൂടാതെ CTR മോഡിൽ OCR0B ഉപയോഗിച്ച് TOP ആയി ടൈമർ മായ്‌ക്കുകയും ചെയ്യില്ല.

FOC0B ബിറ്റ് എല്ലായ്പ്പോഴും പൂജ്യമായി വായിക്കുന്നു.

ബിറ്റുകൾ 5: 4 - റേസ്: റിസർവ്ഡ് ബിറ്റുകൾ

ബിറ്റ് 3 - WGM02: വേവ്ഫോം ജനറേഷൻ മോഡ്

ലെ വിവരണം കാണുക 0-ാം പേജിലെ “TCCR77A - ടൈമർ / ക er ണ്ടർ കൺട്രോൾ രജിസ്റ്റർ എ”.

ബിറ്റുകൾ 2: 0 - CS0 [2: 0]: ക്ലോക്ക് തിരഞ്ഞെടുക്കുക

മൂന്ന് ക്ലോക്ക് സെലക്ട് ബിറ്റുകൾ ടൈമർ / ക .ണ്ടർ ഉപയോഗിക്കുന്ന ക്ലോക്ക് ഉറവിടം തിരഞ്ഞെടുക്കുന്നു.

പട്ടിക 11-6. ക്ലോക്ക് ബിറ്റ് വിവരണം തിരഞ്ഞെടുക്കുക

CS02	CS01	CS00	വിവരണം
0	0	0	ക്ലോക്ക് ഉറവിടങ്ങളൊന്നുമില്ല (ടൈമർ / ക er ണ്ടർ നിർത്തി)
0	0	1	clkI/O/(പ്രെസ്കെയിലിംഗ് ഇല്ല)
0	1	0	clkI/O/8 (prescaler ൽ നിന്ന്)
0	1	1	clkI/O/64 (prescaler ൽ നിന്ന്)
1	0	0	clkI/O/256 (prescaler ൽ നിന്ന്)
1	0	1	clkI/O/1024 (prescaler ൽ നിന്ന്)
1	1	0	T0 പിൻയിലെ ബാഹ്യ ക്ലോക്ക് ഉറവിടം. വീഴുന്ന അരികിലെ ക്ലോക്ക്.
1	1	1	T0 പിൻയിലെ ബാഹ്യ ക്ലോക്ക് ഉറവിടം. ഉയരുന്ന അരികിലെ ക്ലോക്ക്.

ടൈമർ / ക er ണ്ടർ 0 നായി ബാഹ്യ പിൻ മോഡുകൾ ഉപയോഗിച്ചിട്ടുണ്ടെങ്കിൽ, പിൻ ഒരു .ട്ട്‌പുട്ടായി കോൺഫിഗർ ചെയ്‌തിട്ടുണ്ടെങ്കിലും ടി 0 പിൻയിലെ സംക്രമണങ്ങൾ ക counter ണ്ടറിനെ ക്ലോക്ക് ചെയ്യും. ഈ സവിശേഷത എണ്ണലിന്റെ സോഫ്റ്റ്വെയർ നിയന്ത്രണം അനുവദിക്കുന്നു.

ക .ണ്ടറുകളും യൂണിറ്റുകളും താരതമ്യം ചെയ്യുക

ടൈമർ / ക er ണ്ടർ 1 പൊതു പ്രവർത്തനം അസിൻക്രണസ് മോഡിൽ വിവരിച്ചിരിക്കുന്നു കൂടാതെ ഈ രണ്ട് മോഡുകൾക്കിടയിൽ വ്യത്യാസങ്ങളുണ്ടെങ്കിൽ മാത്രമേ സിൻക്രൊണസ് മോഡിലെ പ്രവർത്തനം പരാമർശിക്കൂ. ചിത്രം 12-2 ടൈമർ / ക er ണ്ടർ 1 സമന്വയ രജിസ്റ്റർ ബ്ലോക്ക് ഡയഗ്രാമും രജിസ്റ്ററുകൾക്കിടയിൽ സമന്വയ കാലതാമസവും കാണിക്കുന്നു. എല്ലാ ക്ലോക്ക് ഗേറ്റ് വിശദാംശങ്ങളും ചിത്രത്തിൽ കാണിച്ചിട്ടില്ലെന്നത് ശ്രദ്ധിക്കുക. ക er ണ്ടർ‌ പ്രവർ‌ത്തനത്തെ ബാധിക്കുന്നതിനുമുമ്പ് ഇൻ‌പുട്ട് സമന്വയ കാലതാമസത്തിന് കാരണമാകുന്ന ആന്തരിക സമന്വയ രജിസ്റ്ററുകളിലൂടെ ടൈമർ‌ / ക er ണ്ടർ‌ 1 രജിസ്റ്റർ‌ മൂല്യങ്ങൾ‌ കടന്നുപോകുന്നു. രജിസ്റ്റർ എഴുതിയതിന് ശേഷം ടിസിസിആർ 1, ജിടിസിആർ, ഒസിആർ 1 എ, ഒസിആർ 1 ബി, ഒസിആർ 1 സി എന്നിവ രജിസ്റ്റർ ചെയ്യാൻ കഴിയും. ഇൻ‌പുട്ട്, output ട്ട്‌പുട്ട് സമന്വയം കാരണം ടൈമർ / ക er ണ്ടർ‌1 (ടി‌സി‌എൻ‌ടി 1) രജിസ്റ്ററിനും ഫ്ലാഗുകൾ‌ക്കും (OCF1A, OCF1B, TOV1) റീഡ് ബാക്ക് മൂല്യങ്ങൾ‌ വൈകും.

ടൈമർ / ക er ണ്ടർ 1 ഉയർന്ന റെസല്യൂഷനും കുറഞ്ഞ പ്രിസ്‌കേലിംഗ് അവസരങ്ങളുള്ള ഉയർന്ന കൃത്യത ഉപയോഗവും അവതരിപ്പിക്കുന്നു. 8 മെഗാഹെർട്സ് വരെ (അല്ലെങ്കിൽ ലോ സ്പീഡ് മോഡിൽ 64 മെഗാഹെർട്സ്) ക്ലോക്ക് വേഗത ഉപയോഗിച്ച് രണ്ട് കൃത്യമായ, ഉയർന്ന വേഗത, 32-ബിറ്റ് പൾസ് വിഡ്ത്ത് മോഡുലേറ്ററുകളെ ഇത് പിന്തുണയ്ക്കുന്നു. ഈ മോഡിൽ, ടൈമർ / ക er ണ്ടർ 1, comp ട്ട്‌പുട്ട് താരതമ്യ രജിസ്റ്ററുകൾ ഇരട്ട സ്റ്റാൻഡ്-എലോൺ പിഡബ്ല്യുഎമ്മുകളായി വർത്തിക്കുന്നു, ഓവർലാപ്പുചെയ്യാത്ത വിപരീതവും വിപരീതവുമായ p ട്ട്‌പുട്ടുകൾ. കാണുക പേജ് 86 ഈ ഫംഗ്ഷനെക്കുറിച്ചുള്ള വിശദമായ വിവരണത്തിനായി. അതുപോലെ, ഉയർന്ന പ്രിസ്‌കേലിംഗ് അവസരങ്ങൾ ഈ യൂണിറ്റിനെ കുറഞ്ഞ വേഗതയുള്ള പ്രവർത്തനങ്ങൾക്കോ അപൂർവമായ പ്രവർത്തനങ്ങളുള്ള കൃത്യമായ സമയ പ്രവർത്തനങ്ങൾക്കോ ഉപയോഗപ്രദമാക്കുന്നു.

ചിത്രം 12-2. ടൈമർ/കൗണ്ടർ 1 സിൻക്രൊണൈസേഷൻ രജിസ്റ്റർ ബ്ലോക്ക് ഡയഗ്രം.

ടൈമർ / ക er ണ്ടർ 1 ഉം പ്രിസ്‌കലറും ഏത് ക്ലോക്ക് ഉറവിടത്തിൽ നിന്നും സിപിയു പ്രവർത്തിപ്പിക്കാൻ അനുവദിക്കുന്നു, പ്രിസ്‌കലർ അസിൻക്രണസ് മോഡിൽ 64 മെഗാഹെർട്സ് (അല്ലെങ്കിൽ ലോ സ്പീഡ് മോഡിൽ 32 മെഗാഹെർട്സ്) പിസികെ ക്ലോക്കിൽ പ്രവർത്തിക്കുന്നു.

സിസ്റ്റം ക്ലോക്ക് ആവൃത്തി പി‌സി‌കെ ആവൃത്തിയുടെ മൂന്നിലൊന്നിൽ കുറവായിരിക്കണം. സിസ്റ്റം ക്ലോക്ക് കൂടുതലായിരിക്കുമ്പോൾ അസിൻക്രണസ് ടൈമർ / ക er ണ്ടർ 1 ന്റെ സമന്വയ സംവിധാനത്തിന് പി‌സി‌കെയുടെ രണ്ട് അറ്റങ്ങളെങ്കിലും ആവശ്യമാണ്. സിസ്റ്റം ക്ലോക്കിന്റെ ആവൃത്തി വളരെ ഉയർന്നതാണെങ്കിൽ, ഡാറ്റയോ നിയന്ത്രണ മൂല്യങ്ങളോ നഷ്‌ടപ്പെടാനുള്ള സാധ്യതയാണിത്.

ഇനിപ്പറയുന്നവ ചിത്രം 12-3 ടൈമർ / ക er ണ്ടർ 1 നായുള്ള ബ്ലോക്ക് ഡയഗ്രം കാണിക്കുന്നു.

പട്ടിക 12-1. PWM മോഡിൽ മോഡ് തിരഞ്ഞെടുക്കുക താരതമ്യം ചെയ്യുക

COM1x1	COM1x0	P ട്ട്‌പുട്ടിലെ പ്രഭാവം പിൻ താരതമ്യം ചെയ്യുക
0	0	OC1x കണക്റ്റുചെയ്‌തിട്ടില്ല. OC1x കണക്റ്റുചെയ്‌തിട്ടില്ല.
0	1	താരതമ്യ പൊരുത്തത്തിൽ OC1x മായ്‌ച്ചു. TCNT1 = $ 00 ആയി സജ്ജമാക്കുക. താരതമ്യം പൊരുത്തത്തിൽ OC1x സജ്ജമാക്കി. TCNT1 = $ 00 ആയിരിക്കുമ്പോൾ മായ്‌ച്ചു.
1	0	താരതമ്യ പൊരുത്തത്തിൽ OC1x മായ്‌ച്ചു. TCNT1 = $ 00 ആയിരിക്കുമ്പോൾ സജ്ജമാക്കുക. OC1x കണക്റ്റുചെയ്‌തിട്ടില്ല.
1	1	ഒസി 1 എക്സ് സെറ്റ് താരതമ്യം ചെയ്യുക. TCNT1 = $ 00 ആയിരിക്കുമ്പോൾ മായ്‌ച്ചു. OC1x കണക്റ്റുചെയ്‌തിട്ടില്ല.

ADC സ്വഭാവഗുണങ്ങൾ

പട്ടിക 21-8. ADC സ്വഭാവസവിശേഷതകൾ, സിംഗിൾ എൻഡ് ചാനലുകൾ. TA = -40°C മുതൽ +85°C വരെ

ചിഹ്നം	പരാമീറ്റർ	അവസ്ഥ	മിനി	ടൈപ്പ് ചെയ്യുക	പരമാവധി	യൂണിറ്റുകൾ
	റെസലൂഷൻ				10	ബിറ്റുകൾ
	സമ്പൂർണ്ണ കൃത്യത (ഐ‌എൻ‌എൽ, ഡി‌എൻ‌എൽ, ക്വാണ്ടൈസേഷൻ, നേട്ടം, ഓഫ്‌സെറ്റ് പിശകുകൾ എന്നിവ ഉൾപ്പെടെ)	VREF = 4V, VCC = 4V, ADC ക്ലോക്ക് = 200 kHz		2		എൽ.എസ്.ബി
		VREF = 4V, VCC = 4V, ADC ക്ലോക്ക് = 1 MHz		3		എൽ.എസ്.ബി
		VREF = 4V, VCC = 4V, ADC ക്ലോക്ക് = 200 kHz ശബ്ദം കുറയ്ക്കുന്നതിനുള്ള മോഡ്		1.5		എൽ.എസ്.ബി
		VREF = 4V, VCC = 4V, ADC ക്ലോക്ക് = 1 MHz ശബ്ദം കുറയ്ക്കുന്നതിനുള്ള മോഡ്		2.5		എൽ.എസ്.ബി
	ഇന്റഗ്രൽ നോൺ-ലീനിയറിറ്റി (ഐ‌എൻ‌എൽ) (ഓഫ്‌സെറ്റിന് ശേഷമുള്ള കൃത്യത, കാലിബ്രേഷൻ നേടുക)	VREF = 4V, VCC = 4V, ADC ക്ലോക്ക് = 200 kHz		1		എൽ.എസ്.ബി
	ഡിഫറൻഷ്യൽ നോൺ-ലീനിയറിറ്റി (DNL)	VREF = 4V, VCC = 4V, ADC ക്ലോക്ക് = 200 kHz		0.5		എൽ.എസ്.ബി
	നേട്ടം പിശക്	VREF = 4V, VCC = 4V, ADC ക്ലോക്ക് = 200 kHz		2.5		എൽ.എസ്.ബി
	ഓഫ്‌സെറ്റ് പിശക്	VREF = 4V, VCC = 4V, ADC ക്ലോക്ക് = 200 kHz		1.5		എൽ.എസ്.ബി
	പരിവർത്തന സമയം	സ Run ജന്യ റണ്ണിംഗ് പരിവർത്തനം	14		280	.S
	ക്ലോക്ക് ആവൃത്തി		50		1000	kHz
VIN	ഇൻപുട്ട് വോളിയംtage		ജിഎൻഡി		വി.ആർ.ഇ.എഫ്	V
	ഇൻപുട്ട് ബാൻഡ്‌വിഡ്ത്ത്			38.4		kHz
AREF	ബാഹ്യ റഫറൻസ് വാല്യംtage		2.0		വി.സി.സി	V
VINT	ആന്തരിക വോളിയംtagഇ റഫറൻസ്		1.0	1.1	1.2	V
VINT	ആന്തരിക 2.56 വി റഫറൻസ് (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF				32		kΩ
മഴ	അനലോഗ് ഇൻ‌പുട്ട് പ്രതിരോധം			100		MΩ
	ADC put ട്ട്‌പുട്ട്		0		1023	എൽ.എസ്.ബി

ശ്രദ്ധിക്കുക: 1. മൂല്യങ്ങൾ മാർഗ്ഗനിർദ്ദേശങ്ങൾ മാത്രമാണ്.

പട്ടിക 21-9. ADC സ്വഭാവസവിശേഷതകൾ, ഡിഫറൻഷ്യൽ ചാനലുകൾ (യൂണിപോളാർ മോഡ്). TA = -40°C മുതൽ +85°C വരെ

ചിഹ്നം	പരാമീറ്റർ	അവസ്ഥ	മിനി	ടൈപ്പ് ചെയ്യുക	പരമാവധി	യൂണിറ്റുകൾ
	റെസലൂഷൻ	നേട്ടം = 1x			10	ബിറ്റുകൾ
	റെസലൂഷൻ	നേട്ടം = 20x			10	ബിറ്റുകൾ
	സമ്പൂർണ്ണ കൃത്യത (ഐ‌എൻ‌എൽ, ഡി‌എൻ‌എൽ, കൂടാതെ അളവ്, നേട്ടം, ഓഫ്‌സെറ്റ് പിശകുകൾ)	നേട്ടം = 1x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		10.0		എൽ.എസ്.ബി
		നേട്ടം = 20x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		20.0		എൽ.എസ്.ബി
	ഇന്റഗ്രൽ നോൺ-ലീനിയറിറ്റി (ഐ‌എൻ‌എൽ) (ഓഫ്‌സെറ്റിനും നേട്ടത്തിനും ശേഷമുള്ള കൃത്യത)	നേട്ടം = 1x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		4.0		എൽ.എസ്.ബി
		നേട്ടം = 20x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		10.0		എൽ.എസ്.ബി
	നേട്ടം പിശക്	നേട്ടം = 1x		10.0		എൽ.എസ്.ബി
	നേട്ടം പിശക്	നേട്ടം = 20x		15.0		എൽ.എസ്.ബി
	ഓഫ്‌സെറ്റ് പിശക്	നേട്ടം = 1x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		3.0		എൽ.എസ്.ബി
	ഓഫ്‌സെറ്റ് പിശക്	നേട്ടം = 20x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		4.0		എൽ.എസ്.ബി
	പരിവർത്തന സമയം	സ Run ജന്യ റണ്ണിംഗ് പരിവർത്തനം	70		280	.S
	ക്ലോക്ക് ആവൃത്തി		50		200	kHz
VIN	ഇൻപുട്ട് വോളിയംtage		ജിഎൻഡി		വി.സി.സി	V
VDIFF	ഇൻപുട്ട് ഡിഫറൻഷ്യൽ വോളിയംtage				VREF/നേട്ടം	V
	ഇൻപുട്ട് ബാൻഡ്‌വിഡ്ത്ത്			4		kHz
AREF	ബാഹ്യ റഫറൻസ് വാല്യംtage		2.0		വിസിസി - 1.0	V
VINT	ആന്തരിക വോളിയംtagഇ റഫറൻസ്		1.0	1.1	1.2	V
VINT	ആന്തരിക 2.56 വി റഫറൻസ് (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF	റഫറൻസ് ഇൻപുട്ട് പ്രതിരോധം			32		kΩ
മഴ	അനലോഗ് ഇൻ‌പുട്ട് പ്രതിരോധം			100		MΩ
	ADC പരിവർത്തന put ട്ട്‌പുട്ട്		0		1023	എൽ.എസ്.ബി

ശ്രദ്ധിക്കുക: മൂല്യങ്ങൾ മാർഗ്ഗനിർദ്ദേശങ്ങൾ മാത്രമാണ്.

പട്ടിക 21-10. ADC സ്വഭാവസവിശേഷതകൾ, ഡിഫറൻഷ്യൽ ചാനലുകൾ (ബൈപോളാർ മോഡ്). TA = -40°C മുതൽ +85°C വരെ

ചിഹ്നം	പരാമീറ്റർ	അവസ്ഥ	മിനി	ടൈപ്പ് ചെയ്യുക	പരമാവധി	യൂണിറ്റുകൾ
	റെസലൂഷൻ	നേട്ടം = 1x			10	ബിറ്റുകൾ
	റെസലൂഷൻ	നേട്ടം = 20x			10	ബിറ്റുകൾ
	സമ്പൂർണ്ണ കൃത്യത (ഐ‌എൻ‌എൽ, ഡി‌എൻ‌എൽ, കൂടാതെ അളവ്, നേട്ടം, ഓഫ്‌സെറ്റ് പിശകുകൾ)	നേട്ടം = 1x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		8.0		എൽ.എസ്.ബി
		നേട്ടം = 20x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		8.0		എൽ.എസ്.ബി
	ഇന്റഗ്രൽ നോൺ-ലീനിയറിറ്റി (ഐ‌എൻ‌എൽ) (ഓഫ്‌സെറ്റിനും നേട്ടത്തിനും ശേഷമുള്ള കൃത്യത)	നേട്ടം = 1x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		4.0		എൽ.എസ്.ബി
		നേട്ടം = 20x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		5.0		എൽ.എസ്.ബി
	നേട്ടം പിശക്	നേട്ടം = 1x		4.0		എൽ.എസ്.ബി
	നേട്ടം പിശക്	നേട്ടം = 20x		5.0		എൽ.എസ്.ബി
	ഓഫ്‌സെറ്റ് പിശക്	നേട്ടം = 1x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		3.0		എൽ.എസ്.ബി
	ഓഫ്‌സെറ്റ് പിശക്	നേട്ടം = 20x VREF = 4V, VCC = 5V ADC ക്ലോക്ക് = 50 - 200 kHz		4.0		എൽ.എസ്.ബി
	പരിവർത്തന സമയം	സ Run ജന്യ റണ്ണിംഗ് പരിവർത്തനം	70		280	.S
	ക്ലോക്ക് ആവൃത്തി		50		200	kHz
VIN	ഇൻപുട്ട് വോളിയംtage		ജിഎൻഡി		വി.സി.സി	V
VDIFF	ഇൻപുട്ട് ഡിഫറൻഷ്യൽ വോളിയംtage				VREF/നേട്ടം	V
	ഇൻപുട്ട് ബാൻഡ്‌വിഡ്ത്ത്			4		kHz
AREF	ബാഹ്യ റഫറൻസ് വാല്യംtage		2.0		വിസിസി - 1.0	V
VINT	ആന്തരിക വോളിയംtagഇ റഫറൻസ്		1.0	1.1	1.2	V
VINT	ആന്തരിക 2.56 വി റഫറൻസ് (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF	റഫറൻസ് ഇൻപുട്ട് പ്രതിരോധം			32		kΩ
മഴ	അനലോഗ് ഇൻ‌പുട്ട് പ്രതിരോധം			100		MΩ
	ADC പരിവർത്തന put ട്ട്‌പുട്ട്		-512		511	എൽ.എസ്.ബി

നിർദ്ദേശ സെറ്റ് സംഗ്രഹം

ഓർമ്മപ്പെടുത്തലുകൾ	പ്രവർത്തനങ്ങൾ	വിവരണം	ഓപ്പറേഷൻ	പതാകകൾ	# ക്ലോക്കുകൾ
അരിത്മെറ്റിക്, ലോജിക് നിർദ്ദേശങ്ങൾ
ചേർക്കുക	Rd, Rr	രണ്ട് രജിസ്റ്ററുകൾ ചേർക്കുക	Rd ← Rd + Rr	Z, C, N, V, H.	1
എ.ഡി.സി	Rd, Rr	രണ്ട് രജിസ്റ്ററുകൾ വഹിക്കുക	Rd ← Rd + Rr + C	Z, C, N, V, H.	1
ADIW	Rdl, K.	വാക്കിലേക്ക് ഉടനടി ചേർക്കുക	Rdh:Rdl ← Rdh:Rdl + K	Z, C, N, V, S.	2
SUB	Rd, Rr	രണ്ട് രജിസ്റ്ററുകൾ കുറയ്ക്കുക	Rd ← Rd – Rr	Z, C, N, V, H.	1
സുബി	Rd, K.	സ്ഥിരമായി രജിസ്റ്ററിൽ നിന്ന് കുറയ്ക്കുക	Rd ← റോഡ് - കെ	Z, C, N, V, H.	1
എസ്.ബി.സി	Rd, Rr	രണ്ട് രജിസ്റ്ററുകൾ വഹിക്കുക	Rd ← Rd – Rr – C	Z, C, N, V, H.	1
എസ്.ബി.സി.ഐ.	Rd, K.	റെജിൽ നിന്ന് കാരി കോൺസ്റ്റന്റിനൊപ്പം കുറയ്ക്കുക.	Rd ← Rd – K – C	Z, C, N, V, H.	1
എസ്‌ബി‌ഡബ്ല്യു	Rdl, K.	വാക്കിൽ നിന്ന് ഉടനടി കുറയ്ക്കുക	Rdh:Rdl ← Rdh:Rdl – കെ	Z, C, N, V, S.	2
ഒപ്പം	Rd, Rr	ലോജിക്കൽ രജിസ്റ്ററുകൾ	Rd ← Rd ∙ Rr	ഇസെഡ്, എൻ, വി	1
ആൻഡി	Rd, K.	ലോജിക്കൽ രജിസ്റ്ററും സ്ഥിരവും	റോഡ് ← റോഡ് ∙ കെ	ഇസെഡ്, എൻ, വി	1
OR	Rd, Rr	ലോജിക്കൽ അല്ലെങ്കിൽ രജിസ്റ്ററുകൾ	Rd ← Rd v Rr	ഇസെഡ്, എൻ, വി	1
ഒആർഐ	Rd, K.	ലോജിക്കൽ അല്ലെങ്കിൽ രജിസ്റ്ററും സ്ഥിരവും	Rd ← Rd v K	ഇസെഡ്, എൻ, വി	1
EOR	Rd, Rr	എക്സ്ക്ലൂസീവ് അല്ലെങ്കിൽ രജിസ്റ്ററുകൾ	Rd ← Rd ⊕ Rr	ഇസെഡ്, എൻ, വി	1
COM	Rd	ഒരാളുടെ കോംപ്ലിമെന്റ്	Rd ← 0xFF − Rd	Z, C, N, V.	1
NEG	Rd	രണ്ടിന്റെ പൂരകം	Rd ← 0x00 − Rd	Z, C, N, V, H.	1
എസ്.ബി.ആർ	Rd, K.	രജിസ്റ്ററിൽ ബിറ്റ് (കൾ) സജ്ജമാക്കുക	Rd ← Rd v K	ഇസെഡ്, എൻ, വി	1
സിബിആർ	Rd, K.	രജിസ്റ്ററിലെ ബിറ്റ് (കൾ) മായ്‌ക്കുക	Rd ← Rd ∙ (0xFF – K)	ഇസെഡ്, എൻ, വി	1
INC	Rd	ഇൻക്രിമെൻ്റ്	Rd ← Rd + 1	ഇസെഡ്, എൻ, വി	1
ഡി.ഇ.സി	Rd	കുറവ്	Rd ← Rd − 1	ഇസെഡ്, എൻ, വി	1
ടിഎസ്ടി	Rd	പൂജ്യം അല്ലെങ്കിൽ മൈനസ് പരിശോധന	റോഡ് ← റോഡ് ∙ റോഡ്	ഇസെഡ്, എൻ, വി	1
CLR	Rd	രജിസ്റ്റർ മായ്‌ക്കുക	Rd ← Rd ⊕ Rd	ഇസെഡ്, എൻ, വി	1
എസ്ഇആർ	Rd	രജിസ്റ്റർ സജ്ജമാക്കുക	Rd ← 0xFF	ഒന്നുമില്ല	1
ബ്രാഞ്ച് നിർദ്ദേശങ്ങൾ
ആർജെഎംപി	k	ആപേക്ഷിക ജമ്പ്	PC ← PC + k + 1	ഒന്നുമില്ല	2
ഐ.ജെ.എം.പി		(Z) ലേക്ക് പരോക്ഷ ജമ്പ്	പിസി ← ഇസഡ്	ഒന്നുമില്ല	2
RCALL	k	ആപേക്ഷിക സബ്റൂട്ടീൻ കോൾ	PC ← PC + k + 1	ഒന്നുമില്ല	3
ഞാൻ വിളിക്കാം		(Z) ലേക്ക് പരോക്ഷ കോൾ	പിസി ← ഇസഡ്	ഒന്നുമില്ല	3
RET		സബ്റൂട്ടീൻ റിട്ടേൺ	പിസി ← സ്റ്റാക്ക്	ഒന്നുമില്ല	4
റെറ്റി		ഇന്ററപ്റ്റ് റിട്ടേൺ	പിസി ← സ്റ്റാക്ക്	I	4
സി.പി.എസ്.ഇ.	Rd, Rr	താരതമ്യം ചെയ്യുക, തുല്യമാണെങ്കിൽ ഒഴിവാക്കുക	എങ്കിൽ (Rd = Rr) PC ← PC + 2 അല്ലെങ്കിൽ 3	ഒന്നുമില്ല	1/2/3
CP	Rd, Rr	താരതമ്യം ചെയ്യുക	Rd - Rr	Z, N, V, C, H.	1
സി.പി.സി	Rd, Rr	കാരിയുമായി താരതമ്യപ്പെടുത്തുക	Rd - Rr - C	Z, N, V, C, H.	1
സി.പി.ഐ	Rd, K.	രജിസ്റ്ററിനെ ഉടനടി താരതമ്യം ചെയ്യുക	റോഡ് - കെ	Z, N, V, C, H.	1
എസ്.ബി.ആർ.സി	Rr, ബി	രജിസ്റ്റർ ബിറ്റ് മായ്‌ച്ചാൽ ഒഴിവാക്കുക	എങ്കിൽ (Rr(b)=0) PC ← PC + 2 അല്ലെങ്കിൽ 3	ഒന്നുമില്ല	1/2/3
എസ്.ബി.ആർ.എസ്	Rr, ബി	ബിറ്റ് ഇൻ രജിസ്റ്റർ സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ ഒഴിവാക്കുക	എങ്കിൽ (Rr(b)=1) PC ← PC + 2 അല്ലെങ്കിൽ 3	ഒന്നുമില്ല	1/2/3
എസ്.ബി.ഐ.സി.	പി, ബി	ഐ / ഒ രജിസ്റ്ററിലെ ബിറ്റ് മായ്‌ച്ചാൽ ഒഴിവാക്കുക	എങ്കിൽ (P(b)=0) PC ← PC + 2 അല്ലെങ്കിൽ 3	ഒന്നുമില്ല	1/2/3
എസ്.ബി.ഐ.എസ്	പി, ബി	ഐ / ഒ രജിസ്റ്ററിലെ ബിറ്റ് സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ ഒഴിവാക്കുക	എങ്കിൽ (P(b)=1) PC ← PC + 2 അല്ലെങ്കിൽ 3	ഒന്നുമില്ല	1/2/3
ബി.ആർ.ബി.എസ്	എസ്, കെ	സ്റ്റാറ്റസ് ഫ്ലാഗ് സജ്ജമാക്കിയാൽ ബ്രാഞ്ച്	(SREG(കൾ) = 1) എങ്കിൽ PC←PC+k + 1	ഒന്നുമില്ല	1/2
ബിആർബിസി	എസ്, കെ	സ്റ്റാറ്റസ് ഫ്ലാഗ് മായ്‌ച്ചാൽ ബ്രാഞ്ച്	(SREG(കൾ) = 0) എങ്കിൽ PC←PC+k + 1	ഒന്നുമില്ല	1/2
BREQ	k	തുല്യമാണെങ്കിൽ ബ്രാഞ്ച്	എങ്കിൽ (Z = 1) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
BRNE	k	തുല്യമല്ലെങ്കിൽ ബ്രാഞ്ച്	എങ്കിൽ (Z = 0) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബി.ആർ.സി.എസ്.	k	സെറ്റ് വഹിക്കുകയാണെങ്കിൽ ബ്രാഞ്ച്	എങ്കിൽ (C = 1) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബി.ആർ.സി.സി.	k	കാരി മായ്‌ച്ചാൽ ബ്രാഞ്ച്	എങ്കിൽ (C = 0) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
BRSH	k	ഒരേ അല്ലെങ്കിൽ ഉയർന്നതാണെങ്കിൽ ബ്രാഞ്ച്	എങ്കിൽ (C = 0) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
BRLO	k	താഴെയാണെങ്കിൽ ബ്രാഞ്ച്	എങ്കിൽ (C = 1) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
BRMI	k	മൈനസ് ആണെങ്കിൽ ബ്രാഞ്ച്	(N = 1) എങ്കിൽ പിസി ← പിസി + കെ + 1	ഒന്നുമില്ല	1/2
ബി.ആർ.പി.എൽ	k	പ്ലസ് എങ്കിൽ ബ്രാഞ്ച്	(N = 0) എങ്കിൽ പിസി ← പിസി + കെ + 1	ഒന്നുമില്ല	1/2
ബ്രിജ്	k	വലുതോ തുല്യമോ ആണെങ്കിൽ ബ്രാഞ്ച് ഒപ്പിട്ടു	എങ്കിൽ (N ⊕ V= 0) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
BRLT	k	പൂജ്യത്തേക്കാൾ കുറവാണെങ്കിൽ ബ്രാഞ്ച്, ഒപ്പിട്ടു	എങ്കിൽ (N ⊕ V= 1) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബി.ആർ.എച്ച്.എസ്	k	പകുതി കാരി ഫ്ലാഗ് സജ്ജമാക്കിയാൽ ബ്രാഞ്ച്	എങ്കിൽ (H = 1) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബി.ആർ.എച്ച്.സി	k	പകുതി കാരി ഫ്ലാഗ് മായ്‌ച്ചാൽ ബ്രാഞ്ച്	എങ്കിൽ (H = 0) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബി.ആർ.ടി.എസ്	k	ടി ഫ്ലാഗ് സജ്ജമാക്കിയാൽ ബ്രാഞ്ച്	എങ്കിൽ (T = 1) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബിആർടിസി	k	ടി ഫ്ലാഗ് മായ്‌ച്ചാൽ ബ്രാഞ്ച്	എങ്കിൽ (T = 0) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബി.ആർ.വി.എസ്	k	ഓവർഫ്ലോ ഫ്ലാഗ് സജ്ജമാക്കിയിട്ടുണ്ടെങ്കിൽ ബ്രാഞ്ച്	എങ്കിൽ (V = 1) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബി.ആർ.വി.സി	k	ഓവർഫ്ലോ ഫ്ലാഗ് മായ്‌ച്ചാൽ ബ്രാഞ്ച്	എങ്കിൽ (V = 0) പിന്നെ PC ← PC + k + 1	ഒന്നുമില്ല	1/2
ബ്രൈ	k	ഇന്ററപ്റ്റ് പ്രാപ്തമാക്കിയിട്ടുണ്ടെങ്കിൽ ബ്രാഞ്ച്	(I = 1) എങ്കിൽ പിസി ← പിസി + കെ + 1	ഒന്നുമില്ല	1/2
ബ്രിഡ്	k	തടസ്സമുണ്ടെങ്കിൽ ബ്രാഞ്ച്	(I = 0) എങ്കിൽ പിസി ← പിസി + കെ + 1	ഒന്നുമില്ല	1/2
ബിറ്റ്, ബിറ്റ്-ടെസ്റ്റ് നിർദ്ദേശങ്ങൾ
എസ്.ബി.ഐ	പി, ബി	ഐ / ഒ രജിസ്റ്ററിൽ ബിറ്റ് സജ്ജമാക്കുക	I/O(P,b) ← 1	ഒന്നുമില്ല	2
സിബിഐ	പി, ബി	ഐ / ഒ രജിസ്റ്ററിലെ ബിറ്റ് മായ്‌ക്കുക	I/O(P,b) ← 0	ഒന്നുമില്ല	2
എൽ.എസ്.എൽ	Rd	ലോജിക്കൽ ഇടത്തേക്ക് മാറ്റുക	Rd(n+1) ← Rd(n), Rd(0) ← 0	Z, C, N, V.	1
എൽ.എസ്.ആർ	Rd	ലോജിക്കൽ വലത്തേക്ക് മാറ്റുക	Rd(n) ← Rd(n+1), Rd(7) ← 0	Z, C, N, V.	1
ROLE	Rd	കാരിയിലൂടെ ഇടത്തേക്ക് തിരിക്കുക	Rd(0)←C,Rd(n+1)← Rd(n),C←Rd(7)	Z, C, N, V.	1
ആർ.ഒ.ആർ.	Rd	കാരിയിലൂടെ വലത്തേക്ക് തിരിക്കുക	Rd(7)←C,Rd(n)← Rd(n+1),C←Rd(0)	Z, C, N, V.	1
എഎസ്ആർ	Rd	അരിത്മെറ്റിക് ഷിഫ്റ്റ് വലത്	Rd(n) ← Rd(n+1), n=0..6	Z, C, N, V.	1

ഓർമ്മപ്പെടുത്തലുകൾ	പ്രവർത്തനങ്ങൾ	വിവരണം	ഓപ്പറേഷൻ	പതാകകൾ	# ക്ലോക്കുകൾ
സ്വാപ്പ്	Rd	നിബിളുകൾ സ്വാപ്പ് ചെയ്യുക	Rd(3..0)←Rd(7..4),Rd(7..4)←Rd(3..0)	ഒന്നുമില്ല	1
ബി.എസ്.ഇ.ടി.	s	ഫ്ലാഗ് സെറ്റ്	SREG(കൾ) ← 1	SREG (കൾ)	1
ബിസിഎൽആർ	s	ഫ്ലാഗ് മായ്‌ക്കുക	SREG(കൾ) ← 0	SREG (കൾ)	1
ബി.എസ്.ടി	Rr, ബി	രജിസ്റ്ററിൽ നിന്ന് ടിയിലേക്ക് ബിറ്റ് സ്റ്റോർ	T ← Rr(b)	T	1
BLD	റോഡ്, ബി	ടിയിൽ നിന്ന് രജിസ്റ്ററിലേക്ക് ബിറ്റ് ലോഡ്	Rd(b) ← ടി	ഒന്നുമില്ല	1
എസ്.ഇ.സി		കാരി സജ്ജമാക്കുക	സി ← 1	C	1
CLC		കാരി മായ്‌ക്കുക	സി ← 0	C	1
SEN		നെഗറ്റീവ് ഫ്ലാഗ് സജ്ജമാക്കുക	N ← 1	N	1
സി.എൽ.എൻ		നെഗറ്റീവ് ഫ്ലാഗ് മായ്‌ക്കുക	N ← 0	N	1
SEZ		സീറോ ഫ്ലാഗ് സജ്ജമാക്കുക	Z ← 1	Z	1
സി‌എൽ‌സെഡ്		സീറോ ഫ്ലാഗ് മായ്‌ക്കുക	Z ← 0	Z	1
എസ്.ഇ.ഐ		ഗ്ലോബൽ ഇൻ്ററപ്റ്റ് പ്രവർത്തനക്ഷമമാക്കുക	I ← 1	I	1
CLI		ആഗോള തടസ്സം പ്രവർത്തനരഹിതമാക്കുക	I ← 0	I	1
എസ്.ഇ.എസ്		ഒപ്പിട്ട ടെസ്റ്റ് ഫ്ലാഗ് സജ്ജമാക്കുക	എസ് ← 1	S	1
CLS		ഒപ്പിട്ട ടെസ്റ്റ് ഫ്ലാഗ് മായ്‌ക്കുക	എസ് ← 0	S	1
എസ്.ഇ.വി		ട്വോസ് കോംപ്ലിമെന്റ് ഓവർഫ്ലോ സജ്ജമാക്കുക.	വി ← 1	V	1
സി.എൽ.വി		മായ്‌ക്കുക കോംപ്ലിമെന്റ് ഓവർഫ്ലോ	വി ← 0	V	1
സെറ്റ്		SREG ൽ ടി സജ്ജമാക്കുക	ടി ← 1	T	1
CLT		SREG- ൽ ടി മായ്‌ക്കുക	ടി ← 0	T	1
കാണുക		SREG- ൽ പകുതി കാരി ഫ്ലാഗ് സജ്ജമാക്കുക	H ← 1	H	1
CLH		SREG- ൽ പകുതി കാരി ഫ്ലാഗ് മായ്‌ക്കുക	H ← 0	H	1
ഡാറ്റാ ട്രാൻസ്ഫർ നിർദ്ദേശങ്ങൾ
എംഒവി	Rd, Rr	രജിസ്റ്ററുകൾക്കിടയിൽ നീക്കുക	Rd ← Rr	ഒന്നുമില്ല	1
MOVW	Rd, Rr	രജിസ്റ്റർ പദം പകർത്തുക	Rd+1:Rd ← Rr+1:Rr	ഒന്നുമില്ല	1
എൽഡിഐ	Rd, K.	ഉടനടി ലോഡുചെയ്യുക	Rd ← കെ	ഒന്നുമില്ല	1
LD	Rd, X.	പരോക്ഷമായി ലോഡുചെയ്യുക	Rd ← (X)	ഒന്നുമില്ല	2
LD	Rd, X +	പരോക്ഷവും പോസ്റ്റ്-ഇങ്കും ലോഡുചെയ്യുക.	Rd ← (X), X ← X + 1	ഒന്നുമില്ല	2
LD	Rd, - X.	പരോക്ഷവും പ്രീ-ഡിസംബറും ലോഡുചെയ്യുക.	X ← X – 1, Rd ← (X)	ഒന്നുമില്ല	2
LD	Rd, Y.	പരോക്ഷമായി ലോഡുചെയ്യുക	Rd ← (Y)	ഒന്നുമില്ല	2
LD	Rd, Y +	പരോക്ഷവും പോസ്റ്റ്-ഇങ്കും ലോഡുചെയ്യുക.	Rd ← (Y), Y ← Y + 1	ഒന്നുമില്ല	2
LD	Rd, - Y.	പരോക്ഷവും പ്രീ-ഡിസംബറും ലോഡുചെയ്യുക.	Y ← Y – 1, Rd ← (Y)	ഒന്നുമില്ല	2
എൽഡിഡി	Rd, Y + q	സ്ഥാനമാറ്റം ഉപയോഗിച്ച് പരോക്ഷമായി ലോഡുചെയ്യുക	Rd ← (Y + q)	ഒന്നുമില്ല	2
LD	Rd, Z.	പരോക്ഷമായി ലോഡുചെയ്യുക	Rd ← (Z)	ഒന്നുമില്ല	2
LD	Rd, Z +	പരോക്ഷവും പോസ്റ്റ്-ഇങ്കും ലോഡുചെയ്യുക.	Rd ← (Z), Z ← Z+1	ഒന്നുമില്ല	2
LD	Rd, -Z	പരോക്ഷവും പ്രീ-ഡിസംബറും ലോഡുചെയ്യുക.	Z ← Z – 1, Rd ← (Z)	ഒന്നുമില്ല	2
എൽഡിഡി	Rd, Z + q	സ്ഥാനമാറ്റം ഉപയോഗിച്ച് പരോക്ഷമായി ലോഡുചെയ്യുക	Rd ← (Z + q)	ഒന്നുമില്ല	2
എൽഡിഎസ്	റോഡ്, കെ	SRAM- ൽ നിന്ന് നേരിട്ട് ലോഡുചെയ്യുക	Rd ← (k)	ഒന്നുമില്ല	2
ST	X, Rr	പരോക്ഷമായി സംഭരിക്കുക	(X) ← Rr	ഒന്നുമില്ല	2
ST	X +, Rr	പരോക്ഷവും പോസ്റ്റ്-ഇങ്കും സംഭരിക്കുക.	(X) ← Rr, X ← X + 1	ഒന്നുമില്ല	2
ST	- X, Rr	പരോക്ഷവും പ്രീ-ഡിസംബറും സംഭരിക്കുക.	X ← X – 1, (X) ← Rr	ഒന്നുമില്ല	2
ST	Y, Rr	പരോക്ഷമായി സംഭരിക്കുക	(Y) ← Rr	ഒന്നുമില്ല	2
ST	Y +, Rr	പരോക്ഷവും പോസ്റ്റ്-ഇങ്കും സംഭരിക്കുക.	(Y) ← Rr, Y ← Y + 1	ഒന്നുമില്ല	2
ST	- Y, Rr	പരോക്ഷവും പ്രീ-ഡിസംബറും സംഭരിക്കുക.	Y ← Y – 1, (Y) ← Rr	ഒന്നുമില്ല	2
എസ്.ടി.ഡി	Y + q, Rr	സ്ഥലംമാറ്റത്തിനൊപ്പം പരോക്ഷമായി സംഭരിക്കുക	(Y + q) ← Rr	ഒന്നുമില്ല	2
ST	Z, Rr	പരോക്ഷമായി സംഭരിക്കുക	(Z) ← Rr	ഒന്നുമില്ല	2
ST	Z +, Rr	പരോക്ഷവും പോസ്റ്റ്-ഇങ്കും സംഭരിക്കുക.	(Z) ← Rr, Z ← Z + 1	ഒന്നുമില്ല	2
ST	-Z, Rr	പരോക്ഷവും പ്രീ-ഡിസംബറും സംഭരിക്കുക.	Z ← Z – 1, (Z) ← Rr	ഒന്നുമില്ല	2
എസ്.ടി.ഡി	Z + q, Rr	സ്ഥലംമാറ്റത്തിനൊപ്പം പരോക്ഷമായി സംഭരിക്കുക	(Z + q) ← Rr	ഒന്നുമില്ല	2
എസ്.ടി.എസ്	k, Rr	SRAM ലേക്ക് നേരിട്ട് സംഭരിക്കുക	(k) ← Rr	ഒന്നുമില്ല	2
എൽ.പി.എം		പ്രോഗ്രാം മെമ്മറി ലോഡുചെയ്യുക	R0 ← (Z)	ഒന്നുമില്ല	3
എൽ.പി.എം	Rd, Z.	പ്രോഗ്രാം മെമ്മറി ലോഡുചെയ്യുക	Rd ← (Z)	ഒന്നുമില്ല	3
എൽ.പി.എം	Rd, Z +	പ്രോഗ്രാം മെമ്മറിയും പോസ്റ്റ്-ഇങ്കും ലോഡുചെയ്യുക	Rd ← (Z), Z ← Z+1	ഒന്നുമില്ല	3
എസ്പിഎം		പ്രോഗ്രാം മെമ്മറി സംഭരിക്കുക	(z) ← R1:R0	ഒന്നുമില്ല
IN	Rd, പി	പോർട്ടിൽ	Rd ← പി	ഒന്നുമില്ല	1
പുറത്ത്	പി, റി	Port ട്ട് പോർട്ട്	പി ← Rr	ഒന്നുമില്ല	1
തള്ളുക	Rr	സ്റ്റാക്കിൽ രജിസ്റ്റർ പുഷ് ചെയ്യുക	സ്റ്റാക്ക് ← Rr	ഒന്നുമില്ല	2
POP	Rd	സ്റ്റാക്കിൽ നിന്നുള്ള പോപ്പ് രജിസ്റ്റർ	Rd ← സ്റ്റാക്ക്	ഒന്നുമില്ല	2
MCU നിയന്ത്രണ നിർദ്ദേശങ്ങൾ
NOP		ഓപ്പറേഷൻ ഇല്ല		ഒന്നുമില്ല	1
ഉറങ്ങുക		ഉറങ്ങുക	(സ്ലീപ്പ് ഫംഗ്ഷനായി നിർദ്ദിഷ്ട descr കാണുക)	ഒന്നുമില്ല	1
WDR		വാച്ച്ഡോഗ് പുന et സജ്ജമാക്കുക	(WDR / Timer നായി നിർദ്ദിഷ്ട descr കാണുക)	ഒന്നുമില്ല	1
BREAK		ബ്രേക്ക്

വേഗത (MHz) (1)	സപ്ലൈ വോളിയംtagഇ (വി)	താപനില പരിധി	പാക്കേജ് (2)	ഓർഡർ കോഡ് (3)
10	1.8 - 5.5	വ്യാവസായിക (-40 ° C മുതൽ +85 ° C വരെ) (4)	8P3	ATtiny45V-10PU
			8S2	ATtiny45V-10SU ATtiny45V-10SUR ATtiny45V-10SH ATtiny45V-10SHR
			8X	ATtiny45V-10XU ATtiny45V-10XUR
			20M1	ATtiny45V-10MU ATtiny45V-10MUR
20	2.7 - 5.5	വ്യാവസായിക (-40 ° C മുതൽ +85 ° C വരെ) (4)	8P3	എടിനി45-20പിയു
			8S2	ATtiny45-20SU ATtiny45-20SUR ATtiny45-20SH ATtiny45-20SHR
			8X	ATtiny45-20XU ATtiny45-20XUR
			20M1	ATtiny45-20MU ATtiny45-20MUR

കുറിപ്പുകൾ: 1. സ്പീഡ് വേഴ്സസ് സപ്ലൈ വോളിയത്തിന്tagഇ, വിഭാഗം കാണുക 21.3 പേജ് 163 ലെ “വേഗത”.

എല്ലാ പാക്കേജുകളും പി‌ബി രഹിതവും ഹാലൈഡ് രഹിതവും പൂർണ്ണമായും പച്ചയുമാണ്, അവ അപകടകരമായ വസ്തുക്കളുടെ നിയന്ത്രണത്തിനുള്ള യൂറോപ്യൻ നിർദ്ദേശത്തിന് അനുസൃതമായി പ്രവർത്തിക്കുന്നു (RoHS).

കോഡ് സൂചകങ്ങൾ

H: NiPdAu ലീഡ് ഫിനിഷ്

യു: മാറ്റ് ടിൻ

R: ടേപ്പ് & റീൽ

ഈ ഉപകരണങ്ങൾ വേഫർ രൂപത്തിലും നൽകാം. വിശദമായ ഓർ‌ഡറിംഗ് വിവരങ്ങൾ‌ക്കും കുറഞ്ഞ അളവുകൾ‌ക്കും ദയവായി നിങ്ങളുടെ പ്രാദേശിക ആറ്റ്മെൽ‌ സെയിൽ‌സ് ഓഫീസുമായി ബന്ധപ്പെടുക.

എറാറ്റ

എറാറ്റ ATtiny25

ഈ വിഭാഗത്തിലെ പുനരവലോകന കത്ത് ATtiny25 ഉപകരണത്തിന്റെ പുനരവലോകനത്തെ സൂചിപ്പിക്കുന്നു.

റവ ഡി - എഫ്

അറിയപ്പെടുന്ന പിശകുകളൊന്നുമില്ല.

റവ ബി - സി

കുറഞ്ഞ വിതരണ വോള്യത്തിൽ EEPROM റീഡ് പരാജയപ്പെട്ടേക്കാംtagഇ / കുറഞ്ഞ ക്ലോക്ക് ആവൃത്തി

കുറഞ്ഞ ക്ലോക്ക് ഫ്രീക്വൻസിയിലും കൂടാതെ/അല്ലെങ്കിൽ കുറഞ്ഞ വിതരണ വോള്യത്തിലും EEPROM വായിക്കാൻ ശ്രമിക്കുന്നുtagഇ അസാധുവായ ഡാറ്റയ്ക്ക് കാരണമായേക്കാം.

പ്രശ്‌നം പരിഹരിക്കുക / വർക്കൗണ്ട്

ക്ലോക്ക് ആവൃത്തി 1 മെഗാഹെർട്സിനും വിതരണ വോളിയത്തിനും താഴെയായിരിക്കുമ്പോൾ EEPROM ഉപയോഗിക്കരുത്tage 2V യിൽ താഴെയാണ്. ഓപ്പറേറ്റിംഗ് ഫ്രീക്വൻസി 1MHz- ന് മുകളിൽ ഉയർത്താൻ കഴിയുന്നില്ലെങ്കിൽ, വോളിയം വിതരണം ചെയ്യുകtage 2V- ൽ കൂടുതലായിരിക്കണം. അതുപോലെ, വിതരണ വോളിയം എങ്കിൽtage 2V-ന് മുകളിൽ ഉയർത്താൻ കഴിയില്ല, തുടർന്ന് പ്രവർത്തന ആവൃത്തി 1MHz-ൽ കൂടുതലായിരിക്കണം.

ഈ സവിശേഷത താപനിലയെ ആശ്രയിച്ചിരിക്കുന്നുവെന്ന് അറിയാമെങ്കിലും അതിന്റെ സ്വഭാവ സവിശേഷതകളില്ല. Temperature ഷ്മാവിന് മാത്രം മാർഗ്ഗനിർദ്ദേശങ്ങൾ നൽകിയിരിക്കുന്നു.

റവ

എസ് അല്ലampഎൽഇഡി.

എറാറ്റ ATtiny45

ഈ വിഭാഗത്തിലെ പുനരവലോകന കത്ത് ATtiny45 ഉപകരണത്തിന്റെ പുനരവലോകനത്തെ സൂചിപ്പിക്കുന്നു.

റവ എഫ് - ജി

അറിയപ്പെടുന്ന പിശകുകളൊന്നുമില്ല

റവ ഡി - ഇ

പ്രശ്‌നം പരിഹരിക്കുക / വർക്കൗണ്ട്

റവ ബി - സി

PLL ലോക്കുചെയ്യുന്നില്ല

ആപ്ലിക്കേഷൻ കോഡിൽ നിന്ന് വായിച്ച EEPROM ലോക്ക് ബിറ്റ് മോഡ് 3 ൽ പ്രവർത്തിക്കുന്നില്ല

ടൈമർ ക er ണ്ടർ 1 OC1B- XOC1B- യിലെ PWM output ട്ട്‌പുട്ട് ജനറേഷൻ ശരിയായി പ്രവർത്തിക്കുന്നില്ല

PLL ലോക്കുചെയ്യുന്നില്ല

6.0 MHz ന് താഴെയുള്ള ഫ്രീക്വൻസികളിൽ ആയിരിക്കുമ്പോൾ, PLL ലോക്ക് ചെയ്യില്ല

പ്രശ്‌നം പരിഹരിക്കൽ / വർക്കൗണ്ട്

PLL ഉപയോഗിക്കുമ്പോൾ, 6.0 MHz അല്ലെങ്കിൽ ഉയർന്നത് പ്രവർത്തിപ്പിക്കുക.

മെമ്മറി ലോക്ക് ബിറ്റുകൾ LB2, LB1 എന്നിവ മോഡ് 3 ലേക്ക് പ്രോഗ്രാം ചെയ്യുമ്പോൾ, അപ്ലിക്കേഷൻ കോഡിൽ നിന്ന് EEPROM റീഡ് പ്രവർത്തിക്കുന്നില്ല.

പ്രശ്‌നം പരിഹരിക്കുക / പ്രവർത്തിക്കുക

ആപ്ലിക്കേഷൻ കോഡ് EEPROM ൽ നിന്ന് വായിക്കേണ്ടിവരുമ്പോൾ ലോക്ക് ബിറ്റ് പ്രൊട്ടക്ഷൻ മോഡ് 3 സജ്ജമാക്കരുത്.

പ്രശ്‌നം പരിഹരിക്കുക / വർക്കൗണ്ട്

ടൈമർ ക er ണ്ടർ 1 OC1B - XOC1B- യിലെ PWM output ട്ട്‌പുട്ട് ജനറേഷൻ ശരിയായി പ്രവർത്തിക്കുന്നില്ല

ടൈമർ ക er ണ്ടർ 1 പി‌ഡബ്ല്യുഎം output ട്ട്‌പുട്ട് OC1B-XOC1B ശരിയായി പ്രവർത്തിക്കുന്നില്ല. കൺട്രോൾ ബിറ്റുകൾ, COM1B1, COM1B0 എന്നിവ യഥാക്രമം COM1A1, COM1A0 എന്നിവയ്ക്ക് സമാനമായ മോഡിലായിരിക്കുമ്പോൾ മാത്രം, OC1B-XOC1B out ട്ട്-പുട്ട് ശരിയായി പ്രവർത്തിക്കുന്നു.

പ്രശ്‌നം പരിഹരിക്കുക / പ്രവർത്തിക്കുക

COM1A [1: 0], COM1B [1: 0] നിയന്ത്രണ ബിറ്റുകളിൽ സമാന നിയന്ത്രണ ക്രമീകരണം ഉപയോഗിക്കുക എന്നതാണ് ഏക പോംവഴി, ഡാറ്റ ഷീറ്റിലെ പട്ടിക 14- 4 കാണുക. Tiny45 rev D നായി പ്രശ്നം പരിഹരിച്ചു.

റവ

വൈദ്യുതി ഉപഭോഗം വളരെ ഉയർന്ന പവർ

തടസ്സങ്ങളിലേക്ക് ഒരൊറ്റ ചുവടുവെക്കുമ്പോൾ ഡീബഗ്വെയർ ആശയവിനിമയം നഷ്‌ടപ്പെടുത്തുന്നു

PLL ലോക്കുചെയ്യുന്നില്ല

വൈദ്യുതി ഉപഭോഗം വളരെ ഉയർന്ന പവർ

മൂന്ന് സാഹചര്യങ്ങൾ വൈദ്യുതി ഉപഭോഗം കുറയ്ക്കുന്നതിന് കാരണമാകും. ഇവയാണ്:

ഫ്യൂസുകൾ ഒരു ബാഹ്യ ക്ലോക്ക് തിരഞ്ഞെടുത്തു, പക്ഷേ ഐ / ഒ പോർട്ട് ഇപ്പോഴും .ട്ട്‌പുട്ടായി പ്രവർത്തനക്ഷമമാക്കി.

പവർ ഡ .ൺ ചെയ്യുന്നതിന് മുമ്പ് EEPROM വായിക്കുന്നു.

വിസിസി 4.5 വോൾട്ട് അല്ലെങ്കിൽ ഉയർന്നതാണ്.

നിരാകരണം: ഈ പ്രമാണത്തിലെ വിവരങ്ങൾ Atmel ഉൽപ്പന്നങ്ങളുമായി ബന്ധപ്പെട്ടാണ് നൽകിയിരിക്കുന്നത്. ഈ ഡോക്യുമെന്റ് അല്ലെങ്കിൽ Atmel ഉൽപ്പന്നങ്ങളുടെ വിൽപ്പനയുമായി ബന്ധപ്പെട്ട് ഏതെങ്കിലും ബൗദ്ധിക സ്വത്തവകാശത്തിന് എസ്റ്റൊപ്പൽ മുഖേനയോ മറ്റെന്തെങ്കിലുമോ എക്സ്പ്രസ് ചെയ്യുകയോ സൂചിപ്പിക്കുകയോ ചെയ്യുന്ന ഒരു ലൈസൻസും നൽകുന്നില്ല. ATMel-ൽ സ്ഥിതി ചെയ്യുന്ന വിൽ‌പനയുടെ നിബന്ധനകളിലും വ്യവസ്ഥകളിലും പറഞ്ഞിരിക്കുന്നത് ഒഴികെ WEBസൈറ്റ്, ATMEL ഒരു ബാധ്യതയും ഏറ്റെടുക്കുന്നില്ല, കൂടാതെ അതിന്റെ ഉൽപ്പന്നങ്ങളുമായി ബന്ധപ്പെട്ട ഏതെങ്കിലും വ്യക്തതയോ നിരാകരിക്കുകയോ ചെയ്യുന്നു. ഒരു സംഭവവും നേരിട്ട്, പരോക്ഷധാരണം, പ്രതിധ്വനിത, പ്രതിനിധീകരിച്ച്, ഉപയോഗിക്കാനുള്ള കഴിവില്ലായ്മ, തൊഴിൽ തടസ്സം, തൊഴിൽ നഷ്ടം, അല്ലെങ്കിൽ വിവരങ്ങൾ നഷ്ടപ്പെടുന്നത് എന്നിവയ്ക്ക് ബാധ്യതയില്ല അത്തരം നാശനഷ്ടങ്ങളുടെ സാധ്യതയെക്കുറിച്ച് ATMEL നിർദ്ദേശിച്ചിട്ടുണ്ടെങ്കിലും, ഈ പ്രമാണം.

ഈ ഡോക്യുമെന്റിലെ ഉള്ളടക്കങ്ങളുടെ കൃത്യതയോ പൂർണ്ണതയോ സംബന്ധിച്ച് Atmel ഒരു പ്രാതിനിധ്യമോ വാറന്റിയോ നൽകുന്നില്ല കൂടാതെ അറിയിപ്പ് കൂടാതെ ഏത് സമയത്തും സ്പെസിഫിക്കേഷനുകളിലും ഉൽപ്പന്ന വിവരണങ്ങളിലും മാറ്റങ്ങൾ വരുത്താനുള്ള അവകാശം നിക്ഷിപ്തമാണ്. ഇവിടെ അടങ്ങിയിരിക്കുന്ന വിവരങ്ങൾ അപ്‌ഡേറ്റ് ചെയ്യാൻ Atmel ഒരു പ്രതിജ്ഞാബദ്ധതയും നൽകുന്നില്ല. പ്രത്യേകമായി നൽകിയിട്ടില്ലെങ്കിൽ, Atmel ഉൽപ്പന്നങ്ങൾ ഓട്ടോമോട്ടീവ് ആപ്ലിക്കേഷനുകൾക്ക് അനുയോജ്യമല്ല, അവയിൽ ഉപയോഗിക്കാൻ പാടില്ല. Atmel ഉൽപ്പന്നങ്ങൾ ജീവനെ പിന്തുണയ്ക്കുന്നതിനോ നിലനിറുത്തുന്നതിനോ ഉദ്ദേശിച്ചുള്ള ആപ്ലിക്കേഷനുകളിൽ ഘടകങ്ങളായി ഉപയോഗിക്കുന്നതിന് ഉദ്ദേശിച്ചിട്ടുള്ളതോ, അംഗീകൃതമായതോ അല്ലെങ്കിൽ വാറന്റി നൽകുന്നതോ അല്ല.

റഫറൻസുകൾ

ഉപയോക്തൃ മാനുവൽ

8/2/4K ബൈറ്റ് ഇൻ-സിസ്റ്റം പ്രോഗ്രാമബിൾ ഫ്ലാഷുള്ള Atmel 8-ബിറ്റ് AVR മൈക്രോകൺട്രോളർ

ഫീച്ചറുകൾ

കഴിഞ്ഞുview

ഡാറ്റ നിലനിർത്തൽ

ആമുഖം

പൊതു ഉദ്ദേശ്യ രജിസ്റ്റർ File

സ്റ്റാക്ക് പോയിന്റർ

നിർദ്ദേശ നിർവ്വഹണ സമയം

ഹാൻഡ്‌ലിംഗ് പുന et സജ്ജമാക്കുക, തടസ്സപ്പെടുത്തുക

പ്രതികരണ സമയം തടസ്സപ്പെടുത്തുക

EEPROM അഴിമതി തടയുന്നു

സിസ്റ്റം ക്ലോക്കും ക്ലോക്ക് ഓപ്ഷനുകളും

ആന്തരിക 128 kHz ഓസിലേറ്റർ

സ്ഥിരസ്ഥിതി ക്ലോക്ക് ഉറവിടം

രജിസ്റ്റർ വിവരണം

പരിമിതികൾ

രജിസ്റ്റർ വിവരണം

സിസ്റ്റം നിയന്ത്രണവും പുന .സജ്ജമാക്കലും

ബ്ര rown ൺ- Det ട്ട് കണ്ടെത്തൽ

തടസ്സപ്പെടുത്തുന്നു

I/O പോർട്ടുകൾ

ഇതര പോർട്ട് പ്രവർത്തനങ്ങൾ

ടൈമർ / ക er ണ്ടർ പ്രെസ്‌കലറും ക്ലോക്ക് ഉറവിടങ്ങളും

ക .ണ്ടറുകളും യൂണിറ്റുകളും താരതമ്യം ചെയ്യുക

കോഡ് സൂചകങ്ങൾ

പ്രശ്‌നം പരിഹരിക്കുക / വർക്കൗണ്ട്

റഫറൻസുകൾ

ബന്ധപ്പെട്ട പോസ്റ്റുകൾ

ഒരു അഭിപ്രായം ഇടൂ

മറുപടി റദ്ദാക്കുക