Atmel 8-bit AVR Microcontroller miaraka amin'ny 2/4 / 8K Bytes In-System Programmable Flash User Manual

Kilasy haingam-pandeha
– ATtiny25V/45V/85V: 0 – 4 MHz @ 1.8 – 5.5V, 0 – 10 MHz @ 2.7 – 5.5V
– ATtiny25/45/85: 0 – 10 MHz @ 2.7 – 5.5V, 0 – 20 MHz @ 4.5 – 5.5V

Ny mari-pana indostrialy

Fanjifana herinaratra ambany

Mode mavitrika:

1 MHz, 1.8V: 300 µA

Mode Mahery:

Fanamafisana Pin

Pinout ATtiny25/45/85

Famaritana Pin

VCC: Famatsiana voltage.
GND: tany.
Port B (PB5:PB0): Port B dia seranan-tsambo I/O bi-directional 6-bit miaraka amin'ny resistors misintona anatiny (voafantina isaky ny bit). Ny buffers Output Port B dia manana toetran'ny fiara symmetrika miaraka amin'ny fahaiza-manao avo lenta sy loharano. Amin'ny maha-inputs azy, ny tsipìka Port B izay misintona ambany dia hivoaka amin'izao fotoana izao raha toa ka mihetsika ny resistor misintona. Ny tsipìka Port B dia ambara amin'ny teny telo rehefa mandeha ny fepetra famerenana, na dia tsy mandeha aza ny famantaranandro.

Ny Port B koa dia miasa amin'ny fiasa manokana amin'ny ATtiny25/45/85 araka ny voatanisa.
Ao amin'ny ATtiny25, ny ports I/O programmable PB3 sy PB4 (pins 2 sy 3) dia mifanakalo amin'ny ATtiny15 Compatibility Mode hanohanana ny fifanarahana miverina amin'ny ATtiny15.

RESET: Avereno ny fampidirana. Ny haavo ambany amin'ity pin ity mandritra ny lava kokoa noho ny halavan'ny pulse kely indrindra dia hiteraka famerenana, na dia tsy mandeha aza ny famantaranandro ary raha toa ka tsy nesorina ny tsimatra famerenana. Ny halavan'ny pulse ambany indrindra dia omena amin'ny Tabilao 21-4 eo amin’ny pejy faha-165. Tsy azo antoka ny hamokatra famerenana indray ny pulses fohy kokoa.

Ny pin reset koa dia azo ampiasaina ho pin I/O (malemy).

TAPITRAview

Ny ATtiny25/45/85 dia microcontroller CMOS 8-bit ambany hery miorina amin'ny maritrano RISC nohatsaraina AVR. Amin'ny fanatanterahana toromarika mahery vaika amin'ny tsingerin'ny famantaranandro tokana, ny ATtiny25/45/85 dia mahatratra 1 MIPS isaky ny MHz ahafahan'ny mpamorona rafitra manatsara ny fanjifana herinaratra mifanohitra amin'ny hafainganam-pandehan'ny fanodinana.

Block Diagram

Ny fototra AVR dia manambatra andiana fampianarana manankarena miaraka amin'ny rejisitra miasa ankapobe 32. Ny rejisitra 32 rehetra dia mifandray mivantana amin'ny Arithmetic Logic Unit (ALU), izay ahafahan'ny rejisitra tsy miankina roa hidirana amin'ny fampianarana tokana tanterahina amin'ny tsingerin'ny famantaranandro iray. Ny rafitra aterak'izany dia mahomby kokoa amin'ny code nefa mahatratra avo folo heny haingana kokoa noho ny microcontrollers CISC mahazatra.

Ny ATtiny25/45/85 dia manome ireto endri-javatra manaraka ireto: 2/4/8K bytes an'ny In-System Programmable Flash, 128/256/512 bytes EEPROM, 128/256/256 bytes SRAM, 6 andalana I/O tanjona ankapobeny, 32 ankapobeny Rejistra miasa tanjona, Timer/Counter iray 8-bit miaraka amin'ny maodely fampitahana, Timer/Counter hafainganam-pandeha ambony 8-bit, Interface Serial Universal, Interrupts anatiny sy ivelany, fantsona 4, ADC 10-bit, Timer Watchdog azo zahana miaraka amin'ny anatiny. Oscillator, ary rindrambaiko telo azo alaina amin'ny fomba fitsitsiana herinaratra. Ny maodely Idle dia manakana ny CPU raha mamela ny SRAM, Timer/Counter, ADC, Analog Comparator, ary rafitra Interrupt hanohy hiasa. Mitahiry ny votoatin'ny rejisitra ny fomba famonoan-tena, manakana ny fiasan'ny chip rehetra mandra-pahatongan'ny Interrupt na Famerenana Hardware manaraka. Ny fomba fampihenana ny feo ADC dia manakana ny CPU sy ny maody I/O rehetra afa-tsy ny ADC, mba hampihenana ny tabataba mifamadika mandritra ny fiovan'ny ADC.

Ny fitaovana dia amboarina amin'ny alàlan'ny teknolojia fitadidiana tsy miovaova amin'ny Atmel. Ny Flash ISP On-chip dia ahafahan'ny fahatsiarovana Programa ho voarindra indray ao amin'ny rafitra amin'ny alàlan'ny interface serial SPI, amin'ny alàlan'ny programmer fahatsiarovana tsy miovaova na amin'ny alàlan'ny code boot On-chip mandeha amin'ny fototry ny AVR.

Ny ATtiny25/45/85 AVR dia tohanana miaraka amin'ny fitaovana fampivoarana programa sy rafitra feno ao anatin'izany: C Compiler, Macro Assemblers, Program Debugger/Simulators ary fitaovana fanombanana.

Momba ny loharanon-karena

Misy fitaovana fampandrosoana feno, naoty fampiharana ary angona azo alaina alaina ao http://www.atmel.com/avr.

Kaody Exampl'

Ity tahirin-kevitra ity dia misy code tsotra examples izay mampiseho fohifohy ny fomba fampiasana ny ampahany isan-karazany amin'ny fitaovana. Ireo code examples mihevitra fa ny ampahany manokana lohapejy file dia tafiditra alohan'ny fanangonana. Tandremo fa tsy ny mpivarotra C compiler rehetra dia ahitana famaritana bit ao amin'ny lohapejy files sy ny fiatoana amin'ny C dia miankina amin'ny compiler. Azafady, hamafiso amin'ny antontan-taratasy C compiler raha mila fanazavana fanampiny.

Ho an'ny rejisitra I/O hita ao amin'ny sari-tany I/O miitatra, ny toromarika “IN”, “OUT”, “SBIS”, “SBIC”, “CBI”, ary “SBI” dia tokony hosoloina toromarika ahafahana miditra amin'ny I extended I. /O. Amin'ny ankapobeny dia midika hoe “LDS” sy “STS” miaraka amin'ny “SBRS”, “SBRC”, “SBR”, ary “CBR” izany. Mariho fa tsy ny fitaovana AVR rehetra no ahitana sarintany I/O miitatra.

Capacitive Touch Sensing

Ny Atmel QTouch Library dia manome vahaolana mora ampiasaina ho an'ny fifandraisana saro-pady amin'ny microcontrollers Atmel AVR. Ny Tranomboky QTouch dia misy fanohanana ny fomba fahazoana QTouch® sy QMatrix®.

Mora ampiana amin'ny rindranasa rehetra ny fandrefesana mikasika amin'ny alalan'ny fampifandraisana ny QTouch Library sy ny fampiasana ny Application Programming Interface (API) ao amin'ny tranomboky hamaritana ny fantsona sy ny sensor. Avy eo ny fampiharana dia miantso ny API mba haka vaovao fantsona sy hamaritana ny toetry ny sensor sensor.

Maimaim-poana ny Tranomboky QTouch ary azo alaina ao amin'ny Atmel website. Raha mila fanazavana fanampiny sy antsipiriany momba ny fampiharana, jereo ny QTouch Library User Guide - azo alaina avy amin'ny Atmel ihany koa website.

Fitanana angona

Ny valin'ny fanamarinana azo itokisana dia mampiseho fa ny tahan'ny tsy fahombiazan'ny fitahirizana angon-drakitra voavinavina dia latsaky ny 1 PPM mandritra ny 20 taona amin'ny 85 ° C na 100 taona amin'ny 25 ° C.

AVR CPU Core

Sava lalana

Ity fizarana ity dia miresaka momba ny maritrano fototra AVR amin'ny ankapobeny. Ny tena asan'ny CPU core dia ny miantoka ny fanatanterahana ny programa. Noho izany, ny CPU dia tsy maintsy afaka miditra amin'ny fahatsiarovana, manao kajy, mifehy ny periferika ary mitantana ny fiatoana.

Architectural Overview

Mba hanamafisana ny fahombiazany sy ny fitoviana, ny AVR dia mampiasa maritrano Harvard - miaraka amin'ny fahatsiarovana sy fiara fitateram-bahoaka samihafa ho an'ny programa sy data. Ny toromarika ao amin'ny fahatsiarovana Program dia tanterahina miaraka amin'ny pipelining ambaratonga tokana. Raha toa ka tanterahana ny toromarika iray, dia alaina mialoha ao amin'ny fitadidian'ny Program ny toromarika manaraka. Ity hevitra ity dia ahafahan'ny toromarika hotanterahina isaky ny tsingerin'ny famantaranandro. Ny fahatsiarovan'ny programa dia fahatsiarovana Flash In-System Reprogrammable Flash.

Ny fisoratana anarana haingana File misy rejisitra miasa amin'ny tanjona ankapobeny 32 x 8 bit miaraka amin'ny fotoana fidirana amin'ny tsingerin'ny famantaranandro tokana. Izany dia mamela ny fiasan'ny Arithmetic Logic Unit (ALU). Amin'ny hetsika ALU mahazatra, operand roa no mivoaka avy amin'ny Register File, ny fandidiana dia tanterahina, ary ny vokatra dia voatahiry ao amin'ny Rejistra File– amin'ny tsingerin'ny famantaranandro iray.

Ny rejisitra enina amin'ireo rejisitra 32 dia azo ampiasaina ho tondro rejisitra adiresy ankolaka 16-bit telo ho an'ny adiresy Data Space - ahafahana manao kajy adiresy mahomby. Ny iray amin'ireo tondro adiresy ireo dia azo ampiasaina ho tondro adiresy hijerena tabilao ao amin'ny fahatsiarovana Flash Program. Ireo rejisitry ny fiasa fanampiny ireo dia ny 16-bit X-, Y-, ary Z-register, voalaza ato amin'ity fizarana ity.

Ny ALU dia manohana ny asa arithmetika sy lojika eo anelanelan'ny rejisitra na eo anelanelan'ny tsy miova sy ny rejisitra. Ny hetsika rejisitra tokana dia azo tanterahina ao amin'ny ALU. Aorian'ny fandidiana arithmetika dia havaozina ny Rejistra Status mba hitaratra ny vaovao momba ny vokatry ny fandidiana.

Ny fikorianan'ny programa dia omen'ny toromarika hitsambikina sy antso tsy misy fepetra sy tsy misy fepetra, afaka miresaka mivantana ny habaka adiresy manontolo. Ny ankamaroan'ny torolalana AVR dia manana endrika teny 16-bit tokana, saingy misy ihany koa ny torolàlana 32-bit.

Mandritra ny fiatoana sy ny antso an-tariby, ny adiresy fiverenana Program Counter (PC) dia voatahiry ao amin'ny Stack. Ny Stack dia apetraka tsara amin'ny angon-drakitra ankapobeny SRAM, ary noho izany ny haben'ny Stack dia voafetra ihany amin'ny haben'ny SRAM manontolo sy ny fampiasana ny SRAM. Ny programa mpampiasa rehetra dia tsy maintsy manomboka ny SP ao amin'ny Reset routine (alohan'ny hanatanterahana ny sub- routines na interrupts). Ny Stack Pointer (SP) dia azo vakiana / soratana ao amin'ny habaka I/O. Ny angona SRAM dia azo idirana mora foana amin'ny alàlan'ny fomba famandrihana dimy samihafa tohanan'ny maritrano AVR.

Ny habaka fitadidiana ao amin'ny maritrano AVR dia sarintany fitadidiana tsipika sy mahazatra avokoa.

Ny maodely interruptible flexible dia manana ny rejisitra fanaraha-maso ao amin'ny habaka I/O miaraka amin'ny kely fanampiny Global Interrupt Enable ao amin'ny Status Register. Ny fanapahana rehetra dia manana Vector Interrupt manokana ao amin'ny tabilao Interrupt Vector. Manana laharam-pahamehana ny fahatapahan-jiro mifanaraka amin'ny toeran'ny Vector Interrupt. Arakaraky ny ambany ny adiresin'ny Vector Interrupt no ambony kokoa ny laharam-pahamehana.

Ny habaka fahatsiarovana I/O dia misy adiresy 64 ho an'ny fiasan'ny periferika CPU toy ny Rejistra Fanaraha-maso, SPI, ary fiasa I/O hafa. Ny fahatsiarovana I/O dia azo idirana mivantana, na toy ny toerana misy ny Data Space manaraka ny an'ny Rejistra File, 0x20 – 0x5F.

ALU - Arithmetic Logic Unit

Ny AVR ALU mahomby dia miasa mifandray mivantana amin'ireo rejisitra miasa ankapobe 32. Ao anatin'ny tsingerin'ny famantaranandro tokana, dia tanterahina ny asa arithmetika eo anelanelan'ny rejisitra tanjona ankapobeny na eo anelanelan'ny rejisitra sy ny avy hatrany. Ny fiasan'ny ALU dia mizara ho sokajy telo lehibe - arithmetika, lojika ary bitika. Ny fampiharana sasany amin'ny maritrano ihany koa dia manome fampitomboana matanjaka manohana ny fampitomboana sonia/tsy misy sonia sy ny endrika fractional. Jereo ny fizarana "Instruction Set" raha mila fanazavana amin'ny antsipiriany.

Status Register

Ny Rejistra Status dia mirakitra fampahalalana momba ny vokatry ny fampianarana aritmetika natao vao haingana. Ity fampahalalana ity dia azo ampiasaina hanovana ny fizotran'ny programa mba hanatanterahana asa misy fepetra. Mariho fa ny Rejistra Status dia havaozina aorian'ny asa ALU rehetra, araka ny voalaza ao amin'ny Reference Set. Amin'ny toe-javatra maro izany dia hanaisotra ny filana ny fampiasana ny toromarika fampitahana natokana ho an'ny fampitahana, ka hahatonga ny kaody haingana kokoa sy mora kokoa.

Ny Rejistra Status dia tsy voatahiry ho azy rehefa miditra amin'ny fahazarana manelingelina ary averina rehefa miverina avy amin'ny fahatapahana. Tsy maintsy karakarain'ny logiciel izany.

SREG - Rejistra Status AVR

Ny rejisitry ny sata AVR - SREG - dia voafaritra ho:

kely	7	6	5	4	3	2	1	0
0x3F	I	T	H	S	V	N	Z	C	SREG
Mamaky/Manoratra	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

Bit 7 - I: Mandeha ny fanakorontanana manerantany

Ny bitika Global Interrupt Enable dia tsy maintsy apetraka mba hahafahan'ny fiatoana. Ny fanaraha-maso ahafahan'ny interrupt tsirairay dia atao amin'ny rejisitra fanaraha-maso misaraka. Raha voafafa ny rejisitra Global Interrupt Enable Enable, dia tsy misy na dia iray aza amin'ireo fiatoana azo alefa tsy miankina amin'ny firafitry ny fanelanelanana tsirairay. Ny I-bit dia voafafa amin'ny alàlan'ny fitaovana taorian'ny nitrangan'ny fahatapahana, ary napetraky ny torolalana RETI mba ahafahan'ny fiatoana manaraka. Ny I-bit dia azo apetraka sy esorina amin'ny alàlan'ny fampiharana miaraka amin'ny torolàlana SEI sy CLI, araka ny voalaza ao amin'ny toromarika napetraka.

Bit 6 – T: Fitehirizana kopia bitika

Ny torolalan'ny Bit Copy BLD (Bit LoaD) sy BST (Bit STore) dia mampiasa ny T-bit ho loharano na toerana ho an'ny bit miasa. Somary avy amin'ny rejisitra ao amin'ny Rejistra File azo adika ao amin'ny T amin'ny alalan'ny fampianarana BST, ary ny kely amin'ny T dia azo adika ho kely amin'ny rejisitra ao amin'ny Rejistra File amin'ny alàlan'ny torolàlana BLD.

Bitika 5 – H: saina mitondra antsasany

Ny Half Carry Flag H dia manondro Half Carry amin'ny asa arithmetika sasany. Ny Half Carry dia ilaina amin'ny aritmetika BCD. Jereo ny "Famaritana momba ny torolàlana" raha mila fanazavana amin'ny antsipiriany.

Bitika 4 – S: Bitika famantarana, S = N ⊕ V

Ny S-bit dia tsy misy afa-tsy na eo anelanelan'ny saina ratsy N sy ny saina mihoa-pampana V ny roa.

Bitika 3 – V: Saina mihoa-pampana roa

Ny Flag V dia manohana ny arithmetika famenon'ny roa. Jereo ny "Famaritana momba ny torolàlana" raha mila fanazavana amin'ny antsipiriany.

Bit 2 – N: Saina ratsy

Ny Flag Negative N dia manondro vokatra ratsy amin'ny hetsika arithmetika na lojika. Jereo ny "Famaritana momba ny torolàlana" raha mila fanazavana amin'ny antsipiriany.

Bitika 1 – Z: Saina aotra

Ny Zero Flag Z dia manondro vokatra aotra amin'ny hetsika arithmetika na lojika. Jereo ny "Famaritana momba ny torolàlana" raha mila fanazavana amin'ny antsipiriany.

Bit 0 – C: Mitondra saina

Ny Carry Flag C dia manondro mitondra amin'ny hetsika arithmetika na lojika. Jereo ny "Famaritana momba ny torolàlana" raha mila fanazavana amin'ny antsipiriany.

Rejistra momba ny tanjona ankapobeny File

Ny Register File dia optimized ho an'ny fampianarana AVR Enhanced RISC set. Mba hahazoana ny fampandehanana sy ny fahafaha-manao ilaina, ireto tetika fampidirana/famoahana manaraka ireto dia tohanan'ny Rejistra File:

Operand 8-bit output iray ary fampidirana vokatra 8-bit iray

Opérands 8-bit roa sy 8-bit vokatra iray

Opérands 8-bit roa sy 16-bit vokatra iray

Operand 16-bit output iray ary fampidirana vokatra 16-bit iray

Sary 4-2 mampiseho ny firafitry ny 32 tanjona ankapobeny rejistra miasa ao amin'ny CPU.

Araka ny hita ao amin’ny Sary 4-2, ny rejisitra tsirairay dia omena adiresy fitadidiana angon-drakitra ihany koa, mametraka azy ireo mivantana any amin'ireo toerana 32 voalohany amin'ny habaka Data mpampiasa. Na dia tsy ampiharina ara-batana ho toerana SRAM aza, ity fikambanana fitadidiana ity dia manome fahafahana lehibe amin'ny fidirana amin'ny rejisitra, satria ny rejisitra X-, Y- ary Z-pointer dia azo apetraka hanondro ny rejisitra rehetra ao amin'ny rejisitra. file.Ny ankamaroan'ny toromarika miasa ao amin'ny Rejistra File manana fidirana mivantana amin'ny rejisitra rehetra, ary ny ankamaroan'izy ireo dia torolàlana amin'ny tsingerina tokana.

Ny X-register, Y-register ary Z-register

Ny rejisitra R26..R31 dia manana fiasa fanampiny amin'ny fampiasana azy amin'ny ankapobeny. Ireo rejistra ireo dia tondro adiresy 16-bit ho an'ny adiresy ankolaka ny habaka data. Ireo adiresy ankolaka telo misoratra X, Y, ary Z dia voafaritra araka ny voalaza ao Sary 4-3.

Amin'ny fomba fandraisan-kafatra samihafa, ireo rejistra adiresy ireo dia manana asa toy ny fifindran-toerana raikitra, ny fampiakarana mandeha ho azy ary ny fampidinana mandeha ho azy (jereo ny toromarika napetraka ho an'ny antsipiriany).

Stack Pointer

Ny Stack dia ampiasaina indrindra amin'ny fitehirizana angon-drakitra vonjimaika, amin'ny fitehirizana ireo fari-pahalalana eo an-toerana ary amin'ny fitehirizana ny adiresin'ny fiverenana aorian'ny fiatoana sy ny antso an-tariby. Ny Stack Pointer Register dia manondro hatrany an-tampon'ny Stack. Mariho fa ny Stack dia ampiharina amin'ny fitomboana avy amin'ny toerana fitadidiana ambony mankany amin'ny toerana fitadidiana ambany kokoa. Midika izany fa ny baiko Stack PUSH dia mampihena ny Stack Pointer.

Ny Stack Pointer dia manondro ny faritra SRAM Stack data izay misy ny Subroutine sy Interrupt Stacks. Ity habaka Stack ao amin'ny data SRAM ity dia tsy maintsy faritan'ny programa alohan'ny hanatanterahana ny antso an-tariby na ny fiatoana. Ny Stack Pointer dia tsy maintsy apetraka amin'ny teboka ambony 0x60. Ny Stack Pointer dia ahena amin'ny iray rehefa voatosika ao amin'ny Stack ny angon-drakitra miaraka amin'ny torolàlana PUSH, ary mihena roa izany rehefa atsofoka ao amin'ny Stack ny adiresy miverina amin'ny antso an-tariby na interrupt. Ny Stack Pointer dia ampitomboina iray rehefa mipoitra avy amin'ny Stack miaraka amin'ny torolàlana POP ny angona, ary mitombo roa izany rehefa mivoaka avy ao amin'ny Stack miaraka amin'ny fiverenana avy amin'ny RET subroutine na miverina amin'ny RETI interrupt.

Ny AVR Stack Pointer dia ampiharina ho rejisitra 8-bit roa ao amin'ny habaka I/O. Ny isan'ny bits tena ampiasaina dia miankina amin'ny fampiharana. Mariho fa ny habaka data amin'ny fampiharana sasany amin'ny maritrano AVR dia kely dia kely ka SPL ihany no ilaina. Amin'ity tranga ity dia tsy ho eo ny rejisitry ny SPH.

SPH sy SPL — Stack Pointer Register

kely	15	14	13	12	11	10	9	8
0x3E	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	SPH
0x3D	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	SPL
	7	6	5	4	3	2	1	0
Mamaky/Manoratra	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Mamaky/Manoratra	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND
Sanda voalohany	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND

Fotoam-panatanterahana ny fampianarana

Ity fizarana ity dia mamaritra ny foto-kevitra momba ny fotoana fidirana amin'ny fanatanterahana ny fampianarana. Ny CPU AVR dia tarihin'ny famantaranandro CPU clkCPU, novokarina mivantana avy amin'ny loharanon'ny famantaranandro voafantina ho an'ny chip. Tsy misy fizarana famantaranandro anatiny no ampiasaina.

Sary 4-4 dia mampiseho ny fakana toromarika mifanitsy sy ny famonoana toromarika azon'ny maritrano Harvard sy ny fidirana haingana Register File hevitra. Ity no foto-kevitra fototra momba ny pipelining hahazoana hatramin'ny 1 MIPS isaky ny MHz miaraka amin'ny vokatra miavaka mifanaraka amin'izany ho an'ny fiasa isaky ny vidiny, ny fiasa isaky ny famantaranandro ary ny fiasa isaky ny vondrona herinaratra.

Sary 4-5. Fihodinana tokana ALU Operation

Avereno ary ajanona ny fitantanana

Ny AVR dia manome loharanom-baovao maro samihafa. Ireo interrupts sy ny Reset Vector misaraka dia samy manana Program Vector manokana ao amin'ny habaka fahatsiarovana Programa. Ny fanelanelanana rehetra dia omena bits ahafahan'ny tsirairay izay tsy maintsy soratana lojika iray miaraka amin'ny Global Interrupt Enable bit ao amin'ny Status Register mba ahafahan'ny interrupt.

Ny adiresy ambany indrindra ao amin'ny habaka fahatsiarovana Programa dia voafaritra amin'ny alàlan'ny default ho ny Reset and Interrupt Vectors. Ny lisitry ny vectors feno dia aseho ao “Fanelanelanana” eo amin’ny pejy faha-48. Ny lisitra ihany koa dia mamaritra ny haavon'ny laharam-pahamehana amin'ireo fahatapahana samihafa. Ny ambany ny adiresy no ambony ny laharam-pahamehana. RESET dia manana ny laharam-pahamehana ambony indrindra, ary ny manaraka dia INT0 - ny External Interrupt Request 0.

Rehefa misy fahatapahana dia voafafa ny Global Interrupt Enable I-bit ary tsy misy intsony ny fiatoana rehetra. Ny lozisialin'ny mpampiasa dia afaka manoratra lojika iray amin'ny I-bit mba ahafahana manapaka ny nested. Afaka manapaka ny fomba fanao amin'izao fotoana izao ny fahatapahana rehetra. Ny I-bit dia apetraka ho azy rehefa misy toromarika Return from Interrupt - RETI - dia tanterahina.

Misy karazana fahatapahana roa amin'ny ankapobeny. Ny karazana voalohany dia ateraky ny hetsika iray izay mametraka ny Flag Interrupt. Ho an'ireo fahatapahan-jiro ireo, ny Counter Program dia afindra any amin'ny Vector Interrupt tena izy mba hanatanterahana ny fanao mahazatra amin'ny fiatoana, ary ny fitaovana dia mamafa ny Flag Interrupt mifanaraka amin'izany. Afaka esorina ihany koa ny Flags Interrupt amin'ny fanoratana lojika iray amin'ny toeran'ny sainam-pirenena hofafana. Raha toa ka misy toe-javatra manelingelina rehefa voafafa ny bit enable interrupt mifanaraka amin'izany, dia hapetraka sy hotsaroana ny Flag Interrupt mandra-pahatonga ny fahatapahana, na voafafa amin'ny logiciel ny saina. Toy izany koa, raha misy toe-javatra manapaka iray na maromaro rehefa voafafa ny bitika Global Interrupt Enable, dia hapetraka sy hotsaroana ny Flag (s) Interrupt mifanaraka aminy mandra-pametraka ny bitika Global Interrupt Enable, ary hotanterahina araka ny laharam-pahamehana.

Ny karazana fahatapahana faharoa dia hipoitra raha mbola misy ny fepetran'ny fahatapahana. Tsy voatery manana Flags Interrupt ireo fiatoana ireo. Raha levona ny fepetran'ny fahatapahana alohan'ny hivoahan'ny fahatapahana, dia tsy hisy ny fiatoana.

Rehefa miala amin'ny fahatapahana ny AVR, dia hiverina amin'ny programa fototra foana izy ary hanatanteraka toromarika iray hafa alohan'ny handefasana ny fiatoana miandry.

Mariho fa ny Rejistra Status dia tsy voatahiry ho azy rehefa miditra amin'ny fahazarana manelingelina, na averina rehefa miverina avy amin'ny fahazarana manelingelina. Tsy maintsy karakarain'ny logiciel izany.

Rehefa mampiasa ny toromarika CLI hanesorana ny fiatoana, dia ho tapaka avy hatrany ny fiatoana. Tsy hisy fiatoana hotanterahina aorian'ny fampianarana CLI, na dia mitranga miaraka amin'ny fampianarana CLI aza izany. Ny manaraka example mampiseho ny fomba azo ampiasana an'io mba hisorohana ny fahatapahana mandritra ny filaharan'ny fanoratana EEPROM.

Code de Assembly Example

ao amin'ny r16, SREG ; mitahiry ny sandan'ny SREG

cli ; esory ny fahatapahana mandritra ny filaharan'ny fotoana

sbi EECR, EEMPE ; manomboka manoratra EEPROM

sbi EECR, EEPE

nivoaka SREG, r16 ; mamerina ny sanda SREG (I-bit)

C Code Example

char cSREG;

cSREG = SREG; /* mitahiry sanda SREG */

/* Atsaharo ny fiatoana mandritra ny fotoana voatondro */

_CLI();

EECR |= (1<

SREG = cSREG; /* mamerina ny sanda SREG (I-bit) */

Rehefa mampiasa ny toromarika SEI mba ahafahana manapaka, ny torolalana manaraka ny SEI dia hotanterahina alohan'ny fiatoana rehetra, araka ny aseho amin'ity ohatra ity.ample.

Code de Assembly Example

sei ; mametraka Global Interrupt Enable

matory; miditra amin'ny torimaso, miandry fahatapahana

; fanamarihana: hiditra amin'ny torimaso alohan'ny misy miandry

; interrupt (s)

C Code Example

_SEI(); /* mametraka Global Interrupt Enable */

_MATORY(); /* miditra amin'ny torimaso, miandry fahatapahana */

/* Fanamarihana: hiditra amin'ny torimaso alohan'ny fiatoana rehetra */

Tapaka ny fotoana famaliana

Ny valin'ny famonoana ho an'ny fahatapahan'ny AVR rehetra dia tsingerin'ny famantaranandro efatra farafahakeliny. Aorian'ny tsingerin'ny famantaranandro efatra dia tanterahana ny adiresin'ny Program Vector ho an'ny fanao mahazatra amin'ny fiatoana. Mandritra io vanim-potoana tsingerin'ny famantaranandro efatra io, ny Counter Program dia atosiky ny Stack. Matetika ny véctor dia mitsambikina mankany amin'ny fahazarana manelingelina, ary ity fitsambikinana ity dia mila tsingerina famantaranandro telo. Raha misy fahatapahana mitranga mandritra ny fanatanterahana ny fampianarana amin'ny tsingerina maromaro, dia vita io torolalana io alohan'ny hamitana ny fahatapahana. Raha misy fahatapahana mitranga rehefa ao anatin'ny torimaso torimaso ny MCU, dia ampitomboina amin'ny tsingerin'ny famantaranandro efatra ny fotoana famaliana ny fahatapahana. Io fitomboana io dia miampy ny fotoana fanombohana avy amin'ny fomba fatoriana voafantina.

Mitaky tsingerin'ny famantaranandro efatra ny fiverenana avy amin'ny fomba fikarakarana tapaka. Mandritra ireo tsingerin'ny famantaranandro efatra ireo, ny Program Counter (roa bytes) dia averina avy amin'ny Stack, ny Stack Pointer dia ampitomboina roa, ary ny I-bit ao amin'ny SREG dia napetraka.

AVR Memories

Ity fizarana ity dia mamaritra ireo fahatsiarovana samihafa ao amin'ny ATtiny25/45/85. Ny maritrano AVR dia manana habaka fitadidiana lehibe roa, ny fitadidiana Data sy ny habaka fahatsiarovana Programa. Ankoatra izany, ny ATtiny25/45/85 dia manana fahatsiarovana EEPROM ho an'ny fitahirizana angon-drakitra. Ny habaka fitadidiana telo dia tsipika sy tsy tapaka.

In-System Re-programmable Flash Programme Memory

Ny ATtiny25/45/85 dia misy 2/4/8K bytes On-chip In-System Reprogrammable Flash memory ho an'ny fitehirizana programa. Satria 16 na 32 bit ny sakany rehetra ny torolalana AVR, ny Flash dia voalamina ho 1024/2048/4096 x 16.

Ny fahatsiarovana Flash dia manana faharetana farafahakeliny 10,000 fanoratana/famafana tsingerina. Ny ATtiny25/45/85 Program Counter (PC) dia 10/11/12 bit ny sakany, ka miresaka ny toerana fitadidiana Programa 1024/2048/4096. “Programme Memory- ming” eo amin’ny pejy faha-147 misy famaritana amin'ny antsipiriany momba ny fampidinana ny angon-drakitra Flash amin'ny alàlan'ny tsipika SPI.

Ny latabatra tsy tapaka dia azo atokana ao anatin'ny habaka adiresin'ny fahatsiarovan'ny Programa manontolo (jereo ny famaritana torolàlana momba ny fitadidiana LPM - Load Program).

Sary 5-1. Programa Memory Map

Takelaka data SRAM

Sary 5-2 mampiseho ny fomba nandaminana ny ATtiny25/45/85 SRAM Memory.

Ny toerana fitadidiana data 224/352/607 ambany dia mitodika amin'ny Register File, ny fahatsiarovana I/O ary ny angona anatiny SRAM. Ny toerana 32 voalohany dia miresaka momba ny Register File, ireo 64 manaraka dia mametraka ny fahatsiarovana I/O mahazatra, ary ny toerana 128/256/512 farany dia miresaka ny SRAM data anatiny.

Ny fomba fiantsoana dimy samihafa ho an'ny fitadidiana angon-drakitra dia mandrakotra: mivantana, ankolaka miaraka amin'ny fifindra-monina, ankolaka, ankolaka miaraka amin'ny fampihenana mialoha, ary ankolaka miaraka amin'ny fampitomboana aorian'ny. Ao amin'ny rejisitra File, ny rejisitra R26 ka hatramin'ny R31 dia manasongadina ny rejisitra fanondro adiresy ankolaka.

Ny adiresy mivantana dia mahatratra ny habaka data manontolo.

Ny fomba Indirect miaraka amin'ny Famindrana dia mahatratra toerana 63 adiresy avy amin'ny adiresy fototra omen'ny rejisitra Y- na Z.

Rehefa mampiasa fomba fanoratana ankolaka amin'ny fisoratana anarana miaraka amin'ny fampidinana mandeha ho azy sy ny fampiakarana aorian'ny fisoratana anarana, dia ahena na ampitomboina ny adiresy misoratra anarana X, Y, ary Z.

Ny rejisitra miasa amin'ny tanjona ankapobeny 32, ny rejisitra I/O 64, ary ny 128/256/512 bita amin'ny angon-drakitra anatiny SRAM ao amin'ny ATtiny25/45/85 dia azo idirana amin'ny alàlan'ireo fomba fiasa rehetra ireo. Ny Register File voalaza ao amin'ny “Gen- Rejistra tanjona eral File”Eo amin'ny pejy 10.

Sary 5-2. Sarintany fitadidiana angona

Data Memory Access fotoana

Ity fizarana ity dia mamaritra ny foto-kevitra ankapobeny momba ny fotoana fidirana ho an'ny fidirana fahatsiarovana anatiny. Ny fidirana SRAM data anatiny dia atao amin'ny tsingerin'ny clkCPU roa araka ny voalaza ao Sary 5-3.

Sary 5-3. On-chip Data SRAM Access Cycles EEPROM Data Memory

Ny ATtiny25/45/85 dia misy 128/256/512 bita amin'ny fahatsiarovana EEPROM. Izy io dia voalamina ho sehatra angon-drakitra misaraka, izay ahafahana mamaky sy manoratra ny bytes tokana. Ny EEPROM dia manana faharetana farafahakeliny 100,000 cycles fanoratana/famafana. Ny fidirana eo anelanelan'ny EEPROM sy ny CPU dia voalaza eto ambany, manondro ny EEPROM Address Registers, ny EEPROM Data Register, ary ny EEPROM Control Register. Jereo ny antsipiriany “Fisintonana an-tsary” pejy 151.

EEPROM Read/Write Access

Ny EEPROM Access Registers dia azo idirana ao amin'ny habaka I/O.

Ny fotoana fidirana fanoratana ho an'ny EEPROM dia omena ao Tabilao 5-1 eo amin’ny pejy 21. Ny fampandehanan-tena manokana anefa dia mamela ny rindrambaiko mpampiasa hamantatra rehefa azo soratana ny byte manaraka. Raha misy toromarika manoratra ny EEPROM ao amin'ny kaody mpampiasa, dia tsy maintsy raisina ny fepetra sasany. Amin'ny famatsiana herinaratra voasivana be dia mety hiakatra na hianjera tsikelikely ny VCC

Power-up/down. Izany dia mahatonga ny fitaovana mandritra ny fe-potoana sasany hihazakazaka amin'ny voltage ambany noho ny voafaritra ho faran'izay kely indrindra amin'ny fatran'ny famantaranandro ampiasaina. JEREO NY “Misoroka ny kolikoly EEPROM” pejy 19 ho an'ny antsipiriany momba ny fomba hisorohana ny olana amin'ireo toe-javatra ireo.

Mba hisorohana ny fanoratana EEPROM tsy nahy dia tsy maintsy arahina ny fomba fanoratana manokana. Jereo ny “Atomika Byte Programming” eo amin’ny pejy faha-17 SY “Split Byte Programming” pejy 17 ho an'ny antsipiriany momba izany.

Rehefa vakiana ny EEPROM dia mijanona mandritra ny tsingerin'ny famantaranandro efatra ny CPU alohan'ny hanatanterahana ny fampianarana manaraka. Rehefa nosoratana ny EEPROM, dia mijanona mandritra ny tsingerin'ny famantaranandro roa ny CPU alohan'ny hanatanterahana ny torolàlana manaraka.

Atomic Byte Programming

Ny fampiasana Atomic Byte Programming no fomba tsotra indrindra. Rehefa manoratra byte amin'ny EEPROM, ny mpampiasa dia tsy maintsy manoratra ny adiresy ao amin'ny EEAR Register ary ny angona ao amin'ny EEDR Register. Raha aotra ny bits EEPMn, ny fanoratana EEPE (ao anatin'ny tsingerina efatra aorian'ny nanoratana ny EEMPE) dia hitarika ny famafana/manoratra. Na ny tsingerin'ny famafana sy ny fanoratana dia atao amin'ny hetsika iray ary omena ny fotoanan'ny fandaharana manontolo Tabilao 5-1 eo amin’ny pejy 21. Ny bit EEPE dia mijanona mandra-pahavitan'ny asa famafana sy fanoratana. Na dia sahirana amin'ny fandaharana aza ny fitaovana dia tsy azo atao ny manao asa EEPROM hafa.

Split Byte Programming

Azo atao ny mizara ny tsingerin'ny famafana sy ny fanoratana amin'ny asa roa samy hafa. Mety ilaina izany raha toa ka mitaky fotoana fidirana fohy mandritra ny fotoana voafetra ny rafitra (matetika raha ny famatsiana herinaratra voltage latsaka). Mba hahazoana fanampiana, tagAmin'ity fomba ity, ilaina ny famafana ny toerana hosoratana alohan'ny asa fanoratana. Saingy satria mizarazara ny asa famafana sy fanoratana, dia azo atao ny manao ny asa famafana rehefa avelan'ny rafitra manao hetsika manakiana fotoana (matetika aorian'ny Power-up).

hamafa

Mba hamafa byte iray dia tsy maintsy soratana amin'ny EEAR ny adiresy. Raha 0b01 ny bits EEPMn, ny fanoratana ny EEPE (ao anatin'ny tsingerina efatra aorian'ny nanoratana ny EEMPE) dia hitarika ny famafana ihany (fotoana fandaharana omena amin'ny Tabilao 5-1 amin'ny pejy 21). Ny bit EEPE dia mijanona mandra-pahavitan'ny asa famafana. Na dia sahirana amin'ny fandaharana aza ny fitaovana, dia tsy azo atao ny manao asa EEPROM hafa.

soraty

Raha te hanoratana toerana iray dia tsy maintsy manoratra ny adiresy ao amin'ny EEAR ny mpampiasa ary ao amin'ny EEDR ny angona. Raha 0b10 ny bits EEPMn, ny fanoratana ny EEPE (ao anatin'ny tsingerina efatra aorian'ny nanoratana ny EEMPE) dia hanosika ny asa fanoratana ihany (ny fotoana fandaharana dia omena amin'ny Tabilao 5-1 eo amin’ny pejy 21). Ny bit EEPE dia mijanona mandra-pahavitan'ny asa fanoratana. Raha tsy voafafa alohan'ny hanoratana ny toerana hosoratana dia tsy maintsy raisina ho very ny angona voatahiry. Na dia sahirana amin'ny fandaharana aza ny fitaovana dia tsy azo atao ny manao asa EEPROM hafa.

Ny Oscillator voalamina dia ampiasaina amin'ny fotoana hidiran'ny EEPROM. Ataovy azo antoka fa ao anatin'ny fepetra voalaza ao ny fatran'ny Oscillator “OSCCAL – Oscillator Calibration Register” pejy 31.

Ity kaody manaraka ityampAsehoy ny fivoriambe iray sy ny asa C iray hamafa, fanoratana, na fanoratana atomika ny EEPROM. Ny exampHevero fa voafehy ny fahatapahana (ohatra, amin'ny famongorana ny interrupts maneran-tany) mba tsy hisian'ny fahatapahana mandritra ny fanatanterahana ireo asa ireo.

Code de Assembly Example

EEPROM_write:

; Andraso ny fahavitan'ny fanoratana teo aloha

sbic EECR,EEPE

rjmp EEPROM_write

; Mametraha fomba fandaharana

ldi r16, (0<<EEPM1)|(0<<EEPM0)

avy EECR, r16

; Mametraha adiresy (r18:r17) ao amin'ny rejisitra adiresy

avy EEARH, r18

avy EEARL, r17

; Soraty ny data (r19) amin'ny rejisitra data

avy EEDR, r19

; Manorata lojika amin'ny EEMPE

sbi EECR,EEMPE

; Atombohy ny fanoratana eeprom amin'ny fametrahana EEPE

sbi EECR,EEPE

ret

C Code Example

void EEPROM_write(tsy misy sonia char ucAddress, unsigned char ucData)

{

/* Miandrasa ny fahavitan'ny fanoratana teo aloha */ while(EECR & (1<

;

/* Mametraha fomba fandaharana */

EECR = (0<

/* Mametraka adiresy sy rejistra data */ EEAR = ucAddress;

EEDR = ucData;

/* Manorata lojika iray amin'ny EEMPE */

EECR |= (1<

/* Atombohy ny fanoratana eeprom amin'ny fametrahana EEPE */

EECR |= (1<

}

Ny code manaraka examples show assembly sy C functions amin'ny famakiana ny EEPROM. Ny exampHevero fa voafehy ny fahatapahana mba tsy hisian'ny fahatapahana mandritra ny fanatanterahana ireo asa ireo.

Code de Assembly Example

EEPROM_vakiana:

; Andraso ny fahavitan'ny fanoratana teo aloha

sbic EECR,EEPE

rjmp EEPROM_read

; Mametraha adiresy (r18:r17) ao amin'ny rejisitra adiresy

avy EEARH, r18

avy EEARL, r17

; Atombohy ny famakiana eeprom amin'ny fanoratana EERE

sbi EECR,EERE

; Vakio ny angona avy amin'ny rejisitra data

ny r16,EDR

ret

C Code Example

tsy misy sonia char EEPROM_read(unsigned char ucAddress)

{

/* Miandrasa ny fahavitan'ny fanoratana teo aloha */

raha(EECR & (1<

;

/* Mametraka rejisitra adiresy */ EEAR = ucAddress;

/* Atombohy mamaky ny eeprom amin'ny fanoratana EERE */

EECR |= (1<

/* Avereno ny angona avy amin'ny rejisitra data */

miverina EEDR;

}

Fisorohana ny kolikoly EEPROM

Mandritra ny vanim-potoana ambany VCC, ny angon-drakitra EEPROM dia mety ho simba satria ny famatsiana voltagambany loatra ny CPU sy ny EEPROM mba hiasa tsara. Ireo olana ireo dia mitovy amin'ny rafitra ambaratongan'ny birao mampiasa EEPROM, ary ny vahaolana famolavolana mitovy dia tokony hampiharina.

Ny kolikoly data EEPROM dia mety ho vokatry ny toe-javatra roa rehefa ny voltage ambany loatra. Voalohany, ny filaharana fanoratana tsy tapaka amin'ny EEPROM dia mitaky voly kely indrindratage mba hiasa tsara. Faharoa, ny CPU mihitsy dia afaka manatanteraka ny toromarika diso, raha ny famatsiana voltage ambany loatra.

Ny kolikoly data EEPROM dia azo sorohina mora foana amin'ny fanarahana ity tolo-kevitry ny famolavolana ity:

Tazony ho mavitrika (ambany) ny AVR RESET mandritra ny fotoana tsy ampy famatsiana herinaratra voltage. Izany dia azo atao amin'ny alalan'ny fampandehanana ny anatiny Brown-out Detector (BOD). Raha tsy mifanaraka amin'ny haavon'ny fitiliana ny BOD anatiny

Ny haavon'ny fitiliana ilaina, dia azo ampiasaina ny faritra fiarovana reset VCC ivelany ambany. Raha misy famerenam-bola rehefa mandeha ny asa fanoratana, dia ho vita ny asa fanoratana raha toa ka ny famatsiana herinaratra voltage dia ampy.

I/O Memory

Ny famaritana habaka I/O an'ny ATtiny25/45/85 dia aseho ao “Famintinana ny fisoratana anarana” ao amin’ny pejy 200.

Ny ATtiny25/45/85 I/O sy ny periferika rehetra dia apetraka ao amin'ny habaka I/O. Ny toerana I/O rehetra dia azo idirana amin'ny alalan'ny toromarika LD/LDS/LDD sy ST/STS/STD, mamindra angona eo anelanelan'ny rejisitra miasa ankapobe 32 sy ny habaka I/O. Ny rejisitra I/O ao anatin'ny adiresy 0x00 – 0x1F dia azo idirana mivantana amin'ny alalan'ny toromarika SBI sy CBI. Ao amin'ireo rejisitra ireo, ny sandan'ny bits tokana dia azo jerena amin'ny fampiasana ny torolàlana SBIS sy SBIC. Jereo ny fizarana toromarika ho an'ny antsipiriany bebe kokoa. Rehefa mampiasa ny baiko manokana I/O IN sy OUT dia tsy maintsy ampiasaina ny adiresy I/O 0x00 – 0x3F. Rehefa miresaka ny I/O Registers ho toy ny habaka angona amin'ny fampiasana toromarika LD sy ST dia tsy maintsy ampiana 0x20 ireo adiresy ireo.

Ho an'ny mifanentana amin'ireo fitaovana ho avy, ny soritra voatokana dia tokony soratana ho aotra raha miditra. Ny adiresy fahatsiarovana I / O dia tsy tokony hosoratana mihitsy.

Ny sasany amin'ireo sainam-pirenena dia voafafa amin'ny fanoratana lojika ho azy ireo. Mariho fa ny torolàlana CBI sy SBI dia tsy hiasa afa-tsy amin'ny bit voafaritra, ary noho izany dia azo ampiasaina amin'ny rejisitra misy sainam-pirenena toy izany. Ny torolàlana CBI sy SBI dia miasa amin'ny rejisitra 0x00 hatramin'ny 0x1F ihany.

Ny rejisitra fanaraha-maso ny I/O sy ny periferika dia hazavaina ao amin'ny fizarana manaraka.

Fisoratana anarana

EEARH - Rejistra adiresy EEPROM

kely	7	6	5	4	3	2	1	0
0x1F	–	–	–	–	–	–	–	EEAR8	EEARH
Mamaky/Manoratra	R	R	R	R	R	R	R	R/W
Sanda voalohany	0	0	0	0	0	0	0	X/0

Bits 7:1 – Res: Bits voatokana

Ireo bits ireo dia natokana ho an'ny fampiasana ho avy ary hovakiana ho aotra foana.

Bits 0 – EEAR8: Adiresy EEPROM

Ity no bitika adiresy EEPROM manan-danja indrindra amin'ny ATtiny85. Ao amin'ny fitaovana misy EEPROM kely kokoa, izany hoe ATtiny25/ATtiny45, ity bit ity dia voatokana ary hamaky aotra foana. Tsy voafaritra ny sanda voalohany amin'ny Rejistra adiresy EEPROM (EEAR) ary tsy maintsy soratana ny sanda mety alohan'ny hidirana ny EEPROM.

EEARL - Rejistra adiresy EEPROM

kely

0x1E	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EEARL
Rear/Soraty	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	X	X	X	X	X	X	X	X

Bit 7 – EEAR7: Adiresy EEPROM

Ity no bitika adiresy EEPROM manan-danja indrindra amin'ny ATtiny45. Amin'ny fitaovana tsy dia misy EEPROM, izany hoe ATtiny25, ity bit ity dia voatokana ary hamaky aotra foana. Ny sanda voalohany amin'ny Rejistra adiresy EEPROM (EEAR) dia tsy voafaritra ary tsy maintsy soratana ny sanda mety alohan'ny hidirana ny EEPROM.

Bits 6:0 – EEAR[6:0]: Adiresy EEPROM

Ireo no bitika (ambany) amin'ny rejisitra adiresy EEPROM. Ny bita data EEPROM dia resahina amin'ny laharana 0…(128/256/512-1). Ny sanda voalohany an'ny EEAR dia tsy voafaritra ary tsy maintsy soratana ny sanda mety alohan'ny hidirana ny EEPROM.

EEDR - Rejistra data EEPROM

kely	7	6	5	4	3	2	1	0
0x1D	EEDR7	EEDR6	EEDR5	EEDR4	EEDR3	EEDR2	EEDR1	EEDR0	EEDR
Mamaky/Manoratra	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

Ho an'ny asa fanoratana EEPROM, ny Rejistra EEDR dia mirakitra ny angona hosoratana amin'ny EEPROM amin'ny adiresy omen'ny Rejistra EEAR. Ho an'ny asa famakiana EEPROM, ny EEDR dia ahitana ny angona novakiana avy amin'ny

EEPROM amin'ny adiresy nomen'ny EEAR. 5.5.4 EECR – Rejistra fanaraha-maso EEPROM
Biby 7 6 5			4	3	2	1	0
0x1c –	–	EEPM1	EEPM0	EERIE	EEMPE	EEPE	ETO	EECR
Mamaky/Manoratra R R R/W			R/W	R/W	R/W	R/W	R/W
Sanda voalohany 0 0 X			X	0	0	X	0

Bit 7 – Res: Bit voatokana

Ity bit ity dia natokana ho an'ny fampiasana ho avy ary hovakiana ho 0 foana amin'ny ATtiny25/45/85. Mba hifanaraka amin'ny fitaovana AVR ho avy, soraty hatrany amin'ny aotra ity bitika ity. Aorian'ny famakiana, saronana ity kely ity.

Bit 6 – Res: Bit voatokana

Ity bit ity dia voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bits 5:4 – EEPM[1:0]: EEPROM Programming Mode Bits

Ny EEPROM Programming mode bits setting dia mamaritra hoe inona ny hetsika fandaharana izay havoaka rehefa manoratra EEPE. Azo atao ny mandamina ny angona amin'ny hetsika atomika iray (mamafa ny sanda taloha ary manomana ny sanda vaovao) na manasaraka ny asa Famafa sy Soraty amin'ny asa roa samy hafa. Ny fotoana fandaharana ho an'ny maodely samihafa dia aseho ao Tabilao 5-1. Raha toa ka voapetraka ny EEPE dia tsy horaharahaina izay soratana amin'ny EEPMn. Mandritra ny famerenana dia haverina amin'ny 0b00 ny bits EEPMn raha tsy hoe sahirana ny EEPROM.

Tabilao 5-1. EEPROM Mode Bits

EEPM1	EEPM0	Fotoana fandaharana	hetsika
0	0	3.4 ms	Fafao sy Soraty amin'ny asa iray (Opération Atomic)
0	1	1.8 ms	Fafao ihany
1	0	1.8 ms	Soraty Ihany
1	1	–	Natokana ho an'ny fampiasana ho avy

Bit 3 - EERIE: EEPROM Vonona Enable

Ny fanoratana EERIE amin'ny iray dia mamela ny EEPROM Ready Interrupt raha toa ka napetraka ny I-bit ao amin'ny SREG. Ny fanoratana EERIE ho aotra dia manakana ny fahatapahana. Ny EEPROM Ready Interrupt dia miteraka fiatoana tsy tapaka rehefa vonona amin'ny fandaharana ny fahatsiarovana Non-volatile.

Bit 2 - EEMPE: EEPROM Master Program Enable

Ny bit EEMPE dia mamaritra raha hisy fiantraikany na tsia ny fanoratana EEPE amin'ny iray.

Rehefa voapetraka ny EEMPE, ny fametrahana EEPE ao anatin'ny tsingerin'ny famantaranandro efatra dia handrafitra ny EEPROM amin'ny adiresy voafantina. Raha aotra ny EEMPE dia tsy hisy vokany ny fametrahana EEPE. Rehefa nosoratana tamin'ny rindrambaiko iray ny EEMPE, dia mamafa ny bitika ho aotra ny hardware aorian'ny tsingerin'ny famantaranandro efatra.

Bit 1 - EEPE: Programa EEPROM Enable

Ny Programa EEPROM Enable Signal EEPE dia ny fandaharana ahafahan'ny signal amin'ny EEPROM. Rehefa nosoratana ny EEPE, ny EEPROM dia halamina araka ny firafitry ny bits EEPMn. Ny bit EEMPE dia tsy maintsy soratana amin'ny iray alohan'ny hanoratana ny lojika amin'ny EEPE, raha tsy izany dia tsy misy fanoratana EEPROM. Rehefa tapitra ny fotoana fidirana amin'ny fanoratana dia esorina amin'ny fitaovana ny bit EEPE. Rehefa napetraka ny EEPE, dia mijanona mandritra ny tsingerina roa ny CPU alohan'ny hanatanterahana ny torolàlana manaraka.

Bit 0 - EERE: EEPROM Read Enable

Ny EEPROM Read Enable Signal - EERE - dia ny strobe mamaky ny EEPROM. Rehefa tafapetraka ao amin'ny Rejistra EEAR ny adiresy marina, dia tsy maintsy soratana amin'ny iray ny bit EERE mba hanosika ny famakiana EEPROM. Ny fidirana amin'ny famakiana EEPROM dia maka torolàlana iray, ary azo alaina avy hatrany ny angona angatahina. Rehefa vakiana ny EEPROM dia ajanona mandritra ny tsingerina efatra ny CPU alohan'ny hanatanterahana ny fampianarana manaraka. Ny mpampiasa dia tokony hanao fitsapan-kevitra ny bit EEPE alohan'ny hanombohan'ny asa famakiana. Raha mandeha ny asa fanoratana, dia tsy azo atao ny mamaky ny EEPROM, na ny manova ny EEAR Register.

System Clock sy Clock Options

Rafitra famantaranandro sy ny fizarany

Clock CPU

Ny famantaranandro CPU dia alefa any amin'ny ampahany amin'ny rafitra mifandraika amin'ny fiasan'ny core AVR. EkampNy sasany amin'ireo maodely ireo dia ny Rejistra Ankapobeny File, ny Status Register ary ny fitadidiana angon-drakitra mitazona ny Stack Pointer. Ny fampiatoana ny famantaranandro CPU dia manakana ny fototra tsy hanao asa sy kajy ankapobeny.

Famantaranandro I/O – clkI/O

Ny famantaranandro I/O dia ampiasain'ny ankamaroan'ny maody I/O, toy ny Timer/Counter. Ny famantaranandro I/O ihany koa dia ampiasain'ny maody External Interrupt, saingy mariho fa ny fanelanelanana ivelany sasany dia tsikaritra amin'ny lojika asynchronous, mamela ny fahatapahana toy izany ho hita na dia mijanona aza ny famantaranandro I/O.

Famantaranandro Flash – clkFLASH

Ny famantaranandro Flash dia mifehy ny fiasan'ny interface Flash. Ny famantaranandro Flash dia matetika miasa miaraka amin'ny famantaranandro CPU.

Famantaranandro ADC - clkADC

Ny ADC dia nomena sehatra famantaranandro manokana. Izany dia mamela ny fampiatoana ny famantaranandro CPU sy I/O mba hampihenana ny tabataba vokatry ny circuitry nomerika. Izany dia manome valiny marina kokoa amin'ny fiovan'ny ADC.

PLL anatiny ho an'ny famokarana famantaranandro periferika haingana - clkPCK

Ny PLL anatiny ao amin'ny ATtiny25/45/85 dia miteraka fatran'ny famantaranandro izay ampitomboina 8x avy amin'ny fampidirana loharano. Amin'ny alàlan'ny default, ny PLL dia mampiasa ny famoahana ny anatiny, 8.0 MHz RC oscillator ho loharano. Raha tsy izany, raha bit LSM an'ny PLLCSR dia napetraka ny PLL dia hampiasa ny famoahana ny RC oscillator mizara roa. Noho izany ny famoahana ny PLL, ny famantaranandro periferika haingana dia 64 MHz. Ny famantaranandro periferika haingana, na famantaranandro efa voafantina avy amin'izany, dia azo fidina ho loharanon'ny famantaranandro ho an'ny Timer/Counter1 na ho famantaranandro rafitra. JEREO NY Sary 6-2. Ny fatran'ny famantaranandro periferika haingana dia mizara roa rehefa napetraka ny LSM an'ny PLLCSR, ka miteraka famantaranandro 32 MHz. Mariho fa tsy azo apetraka ny LSM raha ampiasaina ho famantaranandro rafitra ny PLLCLK.

Sary 6-2. PCK Clocking System.

Ny PLL dia mihidy amin'ny RC oscillator ary manitsy ny RC oscillator amin'ny alàlan'ny OSCCAL rejistra dia hanitsy ny famantaranandro periferika haingana amin'ny fotoana iray ihany. Na izany aza, na dia ny RC oscillator dia entina amin'ny avo kokoa noho ny 8 MHz, ny periferika famantaran'ny famantaranandro dia mahavoky amin'ny 85 MHz (tranga ratsy indrindra) ary mijanona ho oscillating amin'ny ambony indrindra matetika. Marihina fa ny PLL amin'ity tranga ity dia tsy mihidy intsony amin'ny famantaranandro oscillator RC. Noho izany dia asaina ny tsy hitondra ny fanitsiana OSCCAL amin'ny fatrany ambony kokoa noho ny 8 MHz mba hitazonana ny PLL ao amin'ny faritra miasa marina.

Ny PLL anatiny dia alefa rehefa:

Ny bit PLLE ao amin'ny rejisitra PLLCSR dia napetraka.

Ny fuse CKSEL dia nomanina ho '0001'.

Ny fuse CKSEL dia nomanina ho '0011'.

Ny PLLCSR bit PLOCK dia napetraka rehefa voahidy ny PLL. Na ny oscillator RC anatiny sy ny PLL dia tapaka amin'ny fomba fatoriana midina sy mijanona.

PLL anatiny ao amin'ny ATtiny15 Compatibility Mode

Satria ny ATtiny25/45/85 dia fitaovana fifindra-monina ho an'ny mpampiasa ATtiny15 dia misy fomba fampifanarahana ATtiny15 ho an'ny fampifanarahana mihemotra. Ny maodely mifanaraka amin'ny ATtiny15 dia nofantenana amin'ny alàlan'ny fandaharana ny CKSEL fuses amin'ny '0011'.

Ao amin'ny maodely mifanentana ATtiny15 ny fatran'ny oscillator RC anatiny dia averina amin'ny 6.4 MHz ary ny fampitomboana ny PLL dia napetraka amin'ny 4x. JEREO NY Sary 6-3. Miaraka amin'ireo fanitsiana ireo ny rafitra famantaranandro dia mifanaraka amin'ny ATtiny15 ary ny famantaranandro periferika haingana aterak'izany dia manana matetika 25.6 MHz (mitovy amin'ny ao amin'ny ATtiny15).

Sary 6-3. PCK Clocking System amin'ny ATtiny15 Compatibility Mode.

Loharanom-pamantaranandro

Ny fitaovana dia manana safidy loharanon'ny famantaranandro manaraka, azo safidin'ny bits Flash Fuse araka ny aseho etsy ambany. Ny famantaranandro avy amin'ny loharano voafantina dia ampidirina amin'ny mpamokatra famantaranandro AVR, ary alefa any amin'ny maody mety.

Tabilao 6-1. Safidy famantaranandro fitaovana

Safidy famantaranandro fitaovana	CKSEL[3:0](1)
Famantaranandro ivelany (jereo pejy 26)	0000
Famantaranandro PLL avo lenta (jereo pejy 26)	0001
Oscillator anatiny calibrated (jereo pejy 27)	0010(2)
Oscillator anatiny calibrated (jereo pejy 27)	0011(3)
Oscillator anatiny 128 kHz (jereo pejy 28)	0100
Low-Frequency Crystal Oscillator (jereo pejy 29)	0110
Crystal Oscillator / Ceramic Resonator (jereo pejy 29)	1000 – 1111
Reserved	0101, 0111

Ho an'ny fuses rehetra "1" dia midika hoe tsy voarindra raha "0" dia midika hoe voarindra.

Ny fitaovana dia alefa miaraka amin'ity safidy voafantina ity.

Hifantina amin'ny ATtiny15 Compatibility Mode izany, izay mizara efatra ny famantaranandron'ny rafitra, ka miteraka famantaran'andro 1.6 MHz. Raha mila fanazavana fanampiny dia jereo “Oscillator anatiny calibrated” eo amin’ny pejy 27.

Ny safidy isan-karazany ho an'ny safidy famantaranandro tsirairay dia omena amin'ireto fizarana manaraka ireto. Rehefa mifoha amin'ny Power-down ny CPU, ny loharanon'ny famantaranandro voafantina dia ampiasaina amin'ny fotoana fanombohana, miantoka ny fiasan'ny Oscillator marin-toerana alohan'ny hanombohan'ny famonoana. Rehefa manomboka amin'ny famerenana indray ny CPU, dia misy fahatarana fanampiny ahafahan'ny hery tonga amin'ny ambaratonga tsy miova alohan'ny hanombohan'ny asa mahazatra. Ny Watchdog Oscillator dia ampiasaina amin'ny fandrindrana ny fotoana amin'ity ampahany amin'ny fotoana fanombohana ity. Ny isan'ny tsingerin'ny WDT Oscillator ampiasaina isaky ny fiatoana dia aseho ao Tabilao 6-2.

Tabilao 6-2. Isan'ny tsingerin'ny Oscillator Watchdog

Soraty ny Time-out	Isan'ny tsingerina
4 ms	512
64 ms	8K (8,192)

Famantaranandro ivelany

Raha te handroaka ny fitaovana avy amin'ny loharano famantaranandro ivelany, ny CLKI dia tokony hotarihina araka ny hita ao Sary 6-4. Mba hampandehanana ny fitaovana amin'ny famantaranandro ivelany, ny CKSEL Fuses dia tsy maintsy atao amin'ny "00".

Sary 6-4. Fikirakirana fiara famantaranandro ivelany

Rehefa voafantina io loharanon'ny famantaranandro io, dia ny SUT Fuses no mamaritra ny fotoana fanombohana araka ny aseho ao Tabilao 6-3.

Tabilao 6-3. Fotoana fanombohana ho an'ny fifantenana famantaranandro ivelany

SUT[1:0]	Fotoana fanombohana avy amin'ny Power-down	Fanemorana fanampiny avy amin'ny Reset	Fampiasana soso-kevitra
00	6 CK	14CK	Nalefa ny BOD
01	6 CK	14CK + 4 ms	Hery miakatra haingana
10	6 CK	14CK + 64 ms	Miakatra tsikelikely ny hery
11	Reserved

Rehefa mampihatra famantaranandro ivelany dia ilaina ny misoroka ny fiovana tampoka amin'ny fatran'ny famantaranandro ampiharina mba hiantohana ny fiasan'ny MCU. Ny fiovaovan'ny matetika mihoatra ny 2% avy amin'ny tsingerin'ny famantaranandro iray mankany amin'ny manaraka dia mety hiteraka fihetsika tsy ampoizina. Ilaina ny miantoka fa ny MCU dia tazonina ao amin'ny Reset mandritra ny fiovan'ny famantaranandro.

Mariho fa ny System Clock Presale dia azo ampiasaina hampiharana ny fiovan'ny fotoana fandehan'ny famantaran'ny famantaranandro anatiny nefa mbola miantoka ny fampandehanana maharitra. Jereo ny “System Clock Prescaler” pejy 31 ho an'ny antsipiriany.

Famantaranandro PLL avo lenta

Misy PLL anatiny izay manome ny tahan'ny famantaranandro 64 MHz voahidy ao amin'ny RC Oscillator ho an'ny fampiasana ny Timer/Counter1 sy ny loharanon'ny famantaranandro rafitra. Rehefa voafantina ho loharanon'ny famantaranandron'ny rafitra, amin'ny alalan'ny fandrindrana ny CKSEL dia mitambatra amin'ny '0001', dia zaraina efatra toy ny aseho amin'ny Tabilao 6-4.

Tabilao 6-4. Fomba fiasan'ny famantaranandro PLL avo lenta

CKSEL[3:0]	Frequency nominal
0001	16 MHz

Rehefa voafantina ity loharanon'ny famantaranandro ity, ny fotoana fanombohana dia nofaritana amin'ny alàlan'ny fuses SUT araka ny aseho ao Tabilao 6-5.

Tabilao 6-5. Fotoana fanombohana ho an'ny famantaranandro PLL High Frequency

SUT[1:0]	Fotoana fanombohana avy amin'ny Power Down	Fanemorana fanampiny avy amin'ny famerenam-pahefana (VCC = 5.0V)	Fampiasana soso-kevitra
00	14CK + 1K (1024) CK + 4 ms	4 ms	Nalefa ny BOD

Tabilao 6-5. Fotoana fanombohana ho an'ny famantaranandro PLL High Frequency

SUT[1:0]	Fotoana fanombohana avy amin'ny Power Down	Fanemorana fanampiny avy amin'ny famerenam-pahefana (VCC = 5.0V)	Fampiasana soso-kevitra
01	14CK + 16K (16384) CK + 4 ms	4 ms	Hery miakatra haingana
10	14CK + 1K (1024) CK + 64 ms	4 ms	Miakatra tsikelikely ny hery
11	14CK + 16K (16384) CK + 64 ms	4 ms	Miakatra tsikelikely ny hery

Oscillator anatiny calibrated

Amin'ny alàlan'ny default, ny Internal RC Oscillator dia manome famantaranandro 8.0 MHz eo ho eo. Na dia voltage ary miankina amin'ny maripana, ity famantaranandro ity dia azo alain'ny mpampiasa marina tsara. JEREO NY "Kalibrasi anatiny RC Oscillator Accu- racy” eo amin’ny pejy faha-164 SY “Hafaingana oscillator anatiny” pejy 192 raha mila fanazavana fanampiny. Ny fitaovana dia alefa miaraka amin'ny programa CKDIV8 Fuse. JEREO NY “System Clock Prescaler” pejy 31 raha mila fanazavana fanampiny.

Ity famantaranandro ity dia azo voafantina ho famantaranandron'ny rafitra amin'ny alàlan'ny fandaharana ny CKSEL Fuses araka ny aseho ao Tabilao 6-6 eo amin’ny pejy

27. Raha voafidy dia hiasa tsy misy singa ivelany izy io. Mandritra ny famerenana, ny fitaovana dia mampiditra ny sandan'ny calibration efa nomanina mialoha ao amin'ny OSCCAL Register ary avy eo dia manitsy ny RC Oscillator ho azy. Ny fahamarinan'ity calibration ity dia aseho amin'ny hoe calibration Factory in Tabilao 21-2 eo amin’ny pejy 164.

Amin'ny fanovana ny rejisitra OSCCAL avy amin'ny SW, jereo “OSCCAL – Oscillator Calibration Register” pejy 31, dia azo atao ny mahazo mari-pahaizana ambony kokoa noho ny amin'ny fampiasana ny calibration orinasa. Ny fahamarinan'ity calibration ity dia aseho ho toy ny calibration mpampiasa in Tabilao 21-2 eo amin’ny pejy 164.

Raha io Oscillator io no ampiasaina ho famantaranandro chip, ny Watchdog Oscillator dia mbola hampiasaina ho an'ny Watchdog Timer sy ny Reset Time-out. Raha mila fanazavana fanampiny momba ny sandan'ny calibration efa nomanina mialoha dia jereo ny fizarana "Cali- bration Bytes” eo amin’ny pejy 150.

Ny oscillator anatiny dia azo apetraka ihany koa mba hanome famantaranandro 6.4 MHz amin'ny fanoratana ny CKSEL fuses amin'ny "0011", araka ny aseho amin'ny Tabilao 6-6 ambany. Ity toe-javatra ity dia antsoina hoe ATtiny15 Compatibility Mode ary natao hanomezana loharano famantaranandro voahaingo amin'ny 6.4 MHz, toy ny ao amin'ny ATtiny15. Ao amin'ny ATtiny15 Compatibility Mode ny PLL dia mampiasa ny oscillator anatiny mandeha amin'ny 6.4 MHz mba hamoronana famantarana famantaranandro periferika 25.6 MHz ho an'ny Timer/Counter1 (jereo "8-bit Timer/Counter1 in ATtiny15 Mode” eo amin’ny pejy 95). Mariho fa amin'ity fomba fiasa ity dia mizara efatra foana ny famantarana famantarana famantaranandro 6.4 MHz, manome famantaranandro rafitra 1.6 MHz.

Tabilao 6-6. Fomba fiasan'ny RC Oscillator anatiny

CKSEL[3:0]	Frequency nominal
0010(1)	8.0 MHz
0011(2)	6.4 MHz

Ny fitaovana dia alefa miaraka amin'ity safidy voafantina ity.

Ity toe-javatra ity dia hifidy ATtiny15 Compatibility Mode, izay mizara efatra ny famantaranandron'ny rafitra, ka miteraka famantaranandro 1.6 MHz.

Rehefa voafantina ho loharanon'ny famantaranandro ny oscillator anatiny 8 MHz calibrated, ny fotoana fanombohana dia voafaritry ny SUT Fuses araka ny aseho amin'ny Tabilao 6-7 ambany.

Tabilao 6-7. Fotoana fanombohana ho an'ny famantaranandro RC Oscillator anatiny

SUT[1:0]	Fotoana fanombohana avy amin'ny Power-down	Fahatarana fanampiny avy amin'ny Famerenana (VCC = 5.0V)	Fampiasana soso-kevitra
00	6 CK	14CK(1)	Nalefa ny BOD
01	6 CK	14CK + 4 ms	Hery miakatra haingana
10(2)	6 CK	14CK + 64 ms	Miakatra tsikelikely ny hery
11	Reserved

1. Raha toa ka voarindra ny RSTDISBL fuse, ity fotoana fanombohana ity dia hampitomboina ho 14CK + 4 ms mba hahazoana antoka fa azo idirana ny fomba fandaharana.
2. Ny fitaovana dia alefa miaraka amin'ity safidy voafantina ity.

Ao amin'ny ATtiny15 Compatibility Mode ny fotoana fanombohana dia voafaritra amin'ny alàlan'ny fuses SUT araka ny aseho ao Tabilao 6-8 ambany.

Tabilao 6-8. Fotoan'ny fanombohana ho an'ny famantaranandro Oscillator RC misy calibrate anatiny (amin'ny maody ATtiny15)

SUT[1:0]	Fotoana fanombohana avy amin'ny Power-down	Fahatarana fanampiny avy amin'ny Famerenana (VCC = 5.0V)	Fampiasana soso-kevitra
00	6 CK	14CK + 64 ms
01	6 CK	14CK + 64 ms
10	6 CK	14CK + 4 ms
11	1 CK	14CK(1)

Fanamarihana: Raha toa ka voaprograma ny fiorenan'ny RSTDISBL, dia hampitomboina ho 14CK + 4 ms io fotoana fanombohana io mba hahazoana antoka fa azo ampidirina ny fomba fandaharana.

Raha fintinina dia azo jerena ao amin'ny fizarana ny fampahalalana bebe kokoa momba ny ATtiny15 Compatibility Mode “Port B (PB5:PB0)” eo pejy 2, "PLL anatiny ao amin'ny ATtiny15 Compatibility Mode" amin'ny pejy 24, "8-bit Timer/Counter1 in ATtiny15 Mode" on pejy 95, "Famerana ny debugWIRE" ao amin'ny pejy 140, “Kalibration Bytes” pejy 150 ary amin'ny latabatra "Clock Prescaler Fidio” eo amin’ny pejy faha-33.

Oscillator anatiny 128 kHz

Ny Oscillator anatiny 128 kHz dia Oscillator hery ambany manome famantaranandro 128 kHz. Ny matetika dia nominal amin'ny 3V sy 25 ° C. Ity famantaranandro ity dia azo fidina ho famantaranandro rafitra amin'ny alàlan'ny fandaharana ny CKSEL Fuses ho "0100".

Rehefa voafantina io loharanon'ny famantaranandro io, dia ny SUT Fuses no mamaritra ny fotoana fanombohana araka ny aseho ao Tabilao 6-9.

Tabilao 6-9. Fotoana fanombohana ho an'ny Oscillator anatiny 128 kHz

SUT[1:0]	Fotoana fanombohana avy amin'ny Power-down	Fanemorana fanampiny avy amin'ny Reset	Fampiasana soso-kevitra
00	6 CK	14CK(1)	Nalefa ny BOD
01	6 CK	14CK + 4 ms	Hery miakatra haingana
10	6 CK	14CK + 64 ms	Miakatra tsikelikely ny hery
11	Reserved

Fanamarihana: Raha toa ka voaprograma ny fiorenan'ny RSTDISBL, dia hampitomboina ho 14CK + 4 ms io fotoana fanombohana io mba hahazoana antoka fa azo ampidirina ny fomba fandaharana.

Low-Frequency Crystal Oscillator

Raha hampiasa kristaly fiambenana 32.768 kHz ho loharanon'ny famantaranandro ho an'ny fitaovana, ny Oscillator Crystal Low-frequency dia tsy maintsy voafantina amin'ny alàlan'ny fametrahana CKSEL fuses ho '0110'. Ny kristaly dia tokony hifandray araka ny aseho ao Sary 6-5. Mba hahitana ny capacitance entana mety ho an'ny crysal 32.768 kHz, azafady jereo ny datasheet pAAA.

Rehefa voafantina ity oscillator ity, ny fotoana fanombohana dia voafaritra amin'ny alàlan'ny fuses SUT araka ny aseho ao Tabilao 6-10.

Tabilao 6-10. Fotoana fanombohana ho an'ny fifantenana ny famantaranandro Oscillator Crystal Low Frequency

SUT[1:0]	Fotoana fanombohana avy amin'ny Power Down	Fahatarana fanampiny avy amin'ny Famerenana (VCC = 5.0V)	Fampiasana soso-kevitra
00	1K (1024) CK(1)	4 ms	Hery miakatra haingana na BOD dia alefa
01	1K (1024) CK(1)	64 ms	Miakatra tsikelikely ny hery
10	32K (32768) CK	64 ms	Frequency stable amin'ny fanombohana
11	Reserved

Fanamarihana: Tsy tokony hampiasaina ireo safidy ireo raha tsy zava-dehibe ny fahamarinan-toerana matetika amin'ny fanombohana.

Ny Oscillator Crystal Low-frequency dia manome capacitance entana anatiny, jereo Tabilao 6-11 isaky ny PIN TOSC.

Tabilao 6-11. Capacitance ny Low-Frequency Crystal Oscillator

Fitaovana	32 kHz Osc. Type	Cap (Xtal1/Tosc1)	Cap (Xtal2/Tosc2)
ATtiny25/45/85	System Osc.	16 pF	6 pF

Crystal Oscillator / Ceramic Resonator

XTAL1 sy XTAL2 dia fampidirana sy fivoahana, tsirairay avy, avy amin'ny fanodikodinana amplifier izay azo amboarina hampiasaina ho Oscillator On-chip, araka ny hita ao Sary 6-5. Na kristaly quartz na resonator seramika dia azo ampiasaina.

C1 sy C2 dia tokony ho mitovy foana ho an'ny kristaly sy ny resonators. Ny sanda tsara indrindra amin'ny capacitors dia miankina amin'ny kristaly na resonator ampiasaina, ny habetsaky ny capacitance mania, ary ny tabataba elektromagnetika amin'ny tontolo iainana. Misy torolalana voalohany amin'ny fisafidianana capacitors hampiasaina amin'ny kristaly dia omena ao Tabilao 6-12 ambany. Ho an'ny resonator seramika, ny soatoavin'ny capacitor omen'ny mpanamboatra dia tokony hampiasaina.

Tabilao 6-12. Ny fomba fiasa Crystal Oscillator

CKSEL[3:1]	Frequency Range (MHz)	Hafatra atolotra ho an'ny kapasitera C1 sy C2 ampiasaina amin'ny kristaly (pF)
100(1)	0.4 – 0.9	–
101	0.9 – 3.0	12 – 22
110	3.0 – 8.0	12 – 22
111	8.0 –	12 – 22

Fanamarihana: Ity safidy ity dia tsy tokony hampiasaina amin'ny kristaly, fa amin'ny resonator seramika ihany.

Ny Oscillator dia afaka miasa amin'ny maodely telo samy hafa, samy natao ho an'ny isan-karazany matetika. Ny fomba fiasa dia nofantenana amin'ny alàlan'ny fuses CKSEL[3:1] araka ny aseho ao Tabilao 6-12.

Ny Fuse CKSEL0 miaraka amin'ny SUT[1:0] dia misafidy ny fotoana fanombohana araka ny aseho ao amin'ny Tabilao 6-13.

Tabilao 6-13. Fotoana fanombohana ho an'ny fifantenana famantaranandro Oscillator Crystal

CKSEL0	SUT[1:0]	Fotoana fanombohana avy amin'ny Power-down	Fanemorana fanampiny avy amin'ny Reset	Fampiasana soso-kevitra
0	00	258 CK(1)	14CK + 4 ms	Resonator seramika, hery miakatra haingana
0	01	258 CK(1)	14CK + 64 ms	Resonator seramika, miakatra tsikelikely ny hery
0	10	1K (1024) CK(2)	14CK	Resonator seramika, afaka BOD
0	11	1K (1024)CK(2)	14CK + 4 ms	Resonator seramika, hery miakatra haingana
1	00	1K (1024)CK(2)	14CK + 64 ms	Resonator seramika, miakatra tsikelikely ny hery
1	01	16K (16384) CK	14CK	Crystal Oscillator, BOD azo atao
1	10	16K (16384) CK	14CK + 4 ms	Crystal Oscillator, hery miakatra haingana
1	11	16K (16384) CK	14CK + 64 ms	Crystal Oscillator, mitombo tsikelikely ny hery

-tsoratra

Ireo safidy ireo dia tsy tokony hampiasaina raha tsy miasa akaikin'ny matetika indrindra amin'ny fitaovana, ary raha tsy zava-dehibe amin'ny fampiharana ny fahamarinan-toerana matetika amin'ny fanombohana. Ireo safidy ireo dia tsy mety amin'ny kristaly.

Ireo safidy ireo dia natao hampiasaina amin'ny resonator seramika ary hiantoka ny fitoniana matetika amin'ny fanombohana. Azo ampiasaina miaraka amin'ny kristaly ihany koa izy ireo rehefa tsy miasa manakaiky ny fakan'ny fitaovana, ary raha tsy zava-dehibe amin'ny fampiharana ny fahamarinan-toerana matetika amin'ny fanombohana.

Loharanon'ny famantaranandro Default

Ny fitaovana dia alefa miaraka amin'ny CKSEL = "0010", SUT = "10", ary CKDIV8 voaprograma. Noho izany, ny famantaran'ny famantaranandro mahazatra dia ny Internal RC Oscillator mandeha amin'ny 8 MHz miaraka amin'ny fotoana fanombohana lava indrindra ary ny famantaranandron'ny rafitra voalohany amin'ny 8, izay miteraka famantaranandro rafitra 1.0 MHz. Ity fandrindrana default ity dia miantoka fa ny mpampiasa rehetra dia afaka manao ny firafitry ny loharanon'ny famantaranandro amin'ny alàlan'ny In-System na High-vol.tage Programmer.

System Clock Prescaler

Ny famantaranandro rafitra ATtiny25/45/85 dia azo zaraina amin'ny fametrahana ny “CLKPR – Registra de Clock Prescale” pejy 32. Ity endri-javatra ity dia azo ampiasaina hampihenana ny fanjifana herinaratra rehefa ambany ny fepetra takiana amin'ny herinaratra. Ity dia azo ampiasaina amin'ny safidy loharanon'ny famantaranandro rehetra, ary hisy fiantraikany amin'ny famantaran'ny famantaranandron'ny CPU sy ny periferika mifanandrify rehetra izany. clkI/O, clkADC, clkCPU, ary clkFLASH dia zaraina amin'ny lafin-javatra iray araka ny aseho amin'ny Tabilao 6-15 eo amin’ny pejy 33.

Fotoana mifamadika

Rehefa mifamadika eo amin'ny firafitry ny prescaler, ny System Clock Prescaler dia miantoka fa tsy misy glitches miseho ao amin'ny rafitra famantaranandro ary tsy misy fameperana manelanelana ambony kokoa noho ny famantaran'ny famantaranandro mifanandrify amin'ny filaharana teo aloha, na ny fatran'ny famantaranandro mifanandrify amin'ny toe-javatra vaovao.

Ny kaontera ripple izay mampihatra ny prescaler dia mandeha amin'ny fatran'ny famantaranandro tsy voazara, izay mety ho haingana kokoa noho ny famantaran'ny famantaranandron'ny CPU. Noho izany, tsy azo atao ny mamaritra ny toetry ny prescaler - na dia azo vakiana aza izany, ary ny fotoana marina tokony hifindra avy amin'ny fizarana famantaranandro iray mankany amin'ny iray hafa dia tsy azo vinavinaina tsara.

Manomboka amin'ny fotoana nanoratana ny soatoavina CLKPS dia mila eo anelanelan'ny T1 + T2 sy T1 + 2*T2 vao mihetsiketsika ny fatran'ny famantaranandro vaovao. Amin'ity elanelam-potoana ity dia misy sisiny famantaranandro mavitrika 2. Eto, ny T1 dia ny vanim-potoanan'ny famantaranandro teo aloha, ary ny T2 dia ny vanim-potoana mifanandrify amin'ny fametrahana prescaler vaovao.

Famantaranandro Output Buffer

Ny fitaovana dia afaka mamoaka ny famantaranandro rafitra amin'ny CLKO pin (rehefa tsy ampiasaina ho XTAL2 pin). Mba hahafahan'ny famoahana dia tsy maintsy amboarina ny CKOUT Fuse. Ity fomba ity dia mety rehefa ampiasaina ny famantaranandro chip mba handroahana faritra hafa amin'ny rafitra. Mariho fa ny famantaranandro dia tsy hivoaka mandritra ny reset ary ny fampandehanana ara-dalàna ny I/O Pin dia hofoanana rehefa voarindra ny fuse. RC Oscillator anatiny, WDT Oscillator, PLL, ary famantaranandro ivelany (CLKI) dia azo fidina rehefa mivoaka amin'ny CLKO ny famantaranandro. Ny oscillators kristaly (XTAL1, XTAL2) dia tsy azo ampiasaina amin'ny famoahana famantaranandro amin'ny CLKO. Raha ny System Clock Prescaler no ampiasaina dia ny famantaranandron'ny rafitra voazara no mivoaka.

Fisoratana anarana

OSCCAL - Rejistra calibration oscillator

kely	7	6	5	4	3	2	1	0
0x31	CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	OSCCAL
Mamaky/Manoratra	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Bits 7: 0 - CAL [7: 0]: Ny sandan'ny calibration oscillator

Ny Oscillator Calibration Register dia ampiasaina hanapahana ny Oscillator RC Internal Calibrated mba hanesorana ny fiovaovan'ny fizotran'ny oscillator matetika. Ny sandan'ny calibration efa nomanina mialoha dia voasoratra ho azy amin'ity rejisitra ity mandritra ny famerenana amin'ny chip, manome ny famerenan'ny Factory calibrated araka ny voalaza ao amin'ny Tabilao 21-2 eo amin’ny pejy 164. Ny rindrambaiko fampiharana dia afaka manoratra ity rejisitra ity hanovana ny fatran'ny oscillator. Ny oscillator dia azo adika amin'ny frequencies araka ny voalaza ao Tabilao 21-2 eo amin’ny pejy 164. Tsy azo antoka ny calibration ivelan'io faritra io.

Mariho fa ity oscillator ity dia ampiasaina amin'ny fotoana fidirana amin'ny EEPROM sy Flash, ary hisy fiantraikany amin'izany ireo fotoana fanoratana ireo. Raha toa ka voasoratra ny EEPROM na Flash, dia aza atao calibrate mihoatra ny 8.8 MHz. Raha tsy izany dia mety tsy hahomby ny fanoratana EEPROM na Flash.

Ny bit CAL7 dia mamaritra ny isan'ny asa ho an'ny oscillator. Ny fametrahana ity bit ity amin'ny 0 dia manome ny elanelana ambany indrindra, ny fametrahana ity bit ity amin'ny 1 dia manome ny haavon'ny frequence avo indrindra. Mifanindry ny elanelana matetika roa, raha lazaina amin'ny teny hafa, ny fametrahana ny OSCCAL = 0x7F dia manome matetika kokoa noho ny OSCCAL = 0x80.

Ny bits CAL[6:0] dia ampiasaina hanitsiana ny frequence ao anatin'ny faritra voafantina. Ny firafitry ny 0x00 dia manome ny frequence ambany indrindra ao anatin'io elanelana io, ary ny fika 0x7F no manome ny frequence ambony indrindra ao anatin'io elanelana io.

Mba hahazoana antoka fa miasa mafy ny MCU dia tokony hovana kely ny sandan'ny calibration. Ny fiovan'ny matetika mihoatra ny 2% avy amin'ny tsingerina iray mankany amin'ny manaraka dia mety hitarika amin'ny fitondran-tena tsy azo ihodivirana. Ny fiovan'ny OSCCAL dia tsy tokony hihoatra ny 0x20 isaky ny calibration. Ilaina ny miantoka fa ny MCU dia tazonina ao amin'ny Reset mandritra ny fiovan'ny famantaranandro

Tabilao 6-14. Salan'ny Frequency RC Oscillator anatiny

Ny sandan'ny OSCCAL	Fahamendrehana ambany indrindra mahazatra mifandraika amin'ny matetika matetika	Fahamendrehana avo indrindra mahazatra mifandraika amin'ny matetika matetika
0x00	50%	100%
0x3F	75%	150%
0x7F	100%	200%

CLKPR - Rejistra momba ny famantaranandro

kely	7	6	5	4	3	2	1	0
0x26	CLKPCE	–	–	–	CLKPS3	CLKPS2	CLKPS1	CLKPS0	CLKPR
Mamaky/Manoratra	R/W	R	R	R	R/W	R/W	R/W	R/W

Sanda voalohany 0 0 0 0 Jereo ny famaritana bit

Bit 7 – CLKPCE: Ampifamadiho ny fiovan'ny Clock Prescaler

Ny bit CLKPCE dia tsy maintsy soratana amin'ny lojika iray mba ahafahana manova ny bitika CLKPS. Ny bit CLKPCE dia havaozina ihany rehefa nosoratana tamin'ny zero ny bits hafa ao amin'ny CLKPR. Ny CLKPCE dia esorina amin'ny alàlan'ny tsingerina efatra aorian'ny fanoratana azy na rehefa nosoratana ny bits CLKPS. Ny fanoratana indray ny bitika CLKPCE ao anatin'io fe-potoana fialan-tsasatra io dia tsy manitatra ny fe-potoana fialan-tsasatra, na manadio ny bitika CLKPCE.

Bits 6:4 – Res: Bits voatokana

Ireo bitika ireo dia bitika voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bits 3:0 – CLKPS[3:0]: Famantarana ny famantaranandro Mifantina Bits 3 – 0

Ireo bitika ireo dia mamaritra ny anton'ny fizarazarana eo amin'ny loharanon'ny famantaranandro voafantina sy ny famantaranandron'ny rafitra anatiny. Ireo bits ireo dia azo soratana amin'ny fotoana fandehanana mba hanovana ny fatran'ny famantaranandro mifanaraka amin'ny fepetra takian'ny fampiharana. Rehefa mizara ny fampidirana famantaranandro master amin'ny MCU ny mpizara, dia mihena ny hafainganam-pandehan'ny periferika synchronous rehetra rehefa ampiasaina ny singa fizarana. Ny antony fizarana dia omena ao Tabilao 6-15.

Mba hisorohana ny fiovana tsy nahy amin'ny fatran'ny famantaranandro dia tsy maintsy arahina ny fomba fanoratana manokana hanovana ny bits CLKPS:

Soraty amin'ny bitika iray ny Clock Prescaler Change Enable (CLKPCE) ary ny bitika hafa rehetra ao amin'ny CLKPR ho aotra.

Ao anatin'ny tsingerina efatra, soraty amin'ny CLKPS ny sanda irina raha manoratra aotra amin'ny CLKPCE.

Tsy maintsy vonoina ny fiatoana rehefa manova ny fandrindrana prescaler mba hahazoana antoka fa tsy tapaka ny fomba fanoratana.

Ny CKDIV8 Fuse dia mamaritra ny sanda voalohany amin'ny bits CLKPS. Raha tsy voarindra ny CKDIV8, dia haverina amin'ny "0000" ny bits CLKPS. Raha CKDIV8 no fandaharana, CLKPS bits dia averina amin'ny "0011", manome ny fizarana valo amin'ny fanombohana. Ity endri-javatra ity dia tokony hampiasaina raha toa ny loharanon'ny famantaranandro nofantenana dia manana matetika kokoa noho ny matetika indrindra amin'ny fitaovana amin'ny toe-javatra miasa ankehitriny. Mariho fa ny sanda rehetra dia azo soratana amin'ny bits CLKPS na inona na inona ny CKDIV8 Fuse. Ny rindrambaiko Application dia tsy maintsy miantoka fa misy anton-javatra fizarana ampy

nofidina raha manana matetika avo kokoa noho ny matetika indrindra amin'ny fitaovana amin'ny fepetra fiasana ankehitriny ny loharanon'ny famantaranandro voafantina. Ny fitaovana dia alefa miaraka amin'ny programa CKDIV8 Fuse.

Tabilao 6-15. Clock Prescaler Select

CLKPS3	CLKPS2	CLKPS1	CLKPS0	Factor fizarana famantaranandro
0	0	0	0	1
0	0	0	1	2
0	0	1	0	4
0	0	1	1	8
0	1	0	0	16
0	1	0	1	32
0	1	1	0	64
0	1	1	1	128
1	0	0	0	256
1	0	0	1	Reserved
1	0	1	0	Reserved
1	0	1	1	Reserved
1	1	0	0	Reserved
1	1	0	1	Reserved
1	1	1	0	Reserved
1	1	1	1	Reserved

Fanamarihana: Ny prescaler dia kilemaina amin'ny ATtiny15 compatibility mode ary tsy manoratra amin'ny CLKPR, na fandaharana ny CKDIV8 fuse dia misy fiantraikany amin'ny famantaranandro rafitra (izay 1.6 MHz foana).

Fitantanana herinaratra sy fomba fatoriana

Ny fahombiazan'ny kaody avo lenta sy ny fahombiazan'ny indostria dia mahatonga ny microcontrollers AVR ho safidy tsara ho an'ny fampiharana herinaratra ambany. Ho fanampin'izay, ny maody torimaso dia ahafahan'ny fampiharana manakatona ireo maody tsy ampiasaina ao amin'ny MCU, ka mitahiry herinaratra. Ny AVR dia manome fomba fatoriana isan-karazany ahafahan'ny mpampiasa mampifanaraka ny fanjifana herinaratra amin'ny fepetra takian'ny fampiharana.

Modely fatoriana

Sary 6-1 amin'ny pejy 23 dia manolotra ny rafitra famantaranandro samihafa sy ny fizarana azy ao amin'ny ATtiny25/45/85. Ny tarehimarika dia manampy amin'ny fisafidianana fomba fatoriana mety. Tabilao 7-1 mampiseho ny fomba fatoriana samihafa sy ny loharano fifohazany.

Tabilao 7-1. Toerana famantaranandro mavitrika sy loharano fifohazana amin'ny fomba fatoriana samihafa

Active Clock Domains

Oscillators

Loharano fifohazana

Fomba torimaso

clkCPU

clkFLASH

clkIO

clkADC

clkPCK

Loharanon'ny famantaranandro lehibe alefa

INT0 sy Pin Change

SPM/EEPROM

Vonona

USI Start Condition

ADC

I/O hafa

Watchdog manapaka

malaina

ADC Noise Reduction

X(1)

Hery-midina

X(1)

Fanamarihana: Ho an'ny INT0, ny fahatapahan'ny ambaratonga ihany.

Raha te hiditra amin'ny iray amin'ireo fomba fatoriana telo, ny bit SE ao amin'ny MCUCR dia tsy maintsy soratana amin'ny lojika iray ary ny torolàlana SLEEP dia tsy maintsy tanterahina. Ny bitika SM[1:0] ao amin'ny MCUCR Register dia misafidy izay fomba fatoriana (Idle, ADC Noise Reduction na Power-down) hoheverina amin'ny alàlan'ny fampianarana SLEEP. JEREO NY Tabilao 7-2 ho famintinana.

Raha misy fahatapahana azo atao rehefa ao anatin'ny fomba torimaso ny MCU dia mifoha ny MCU. Atsahatra mandritra ny tsingerina efatra ny MCU ankoatry ny fotoana fanombohana, manatanteraka ny fanao tapaka ary manohy ny fanatanterahana ny torolàlana manaraka ny SLEEP. Ny votoatin'ny Rejistra File ary SRAM dia tsy miova rehefa mifoha amin'ny torimaso ilay fitaovana. Raha misy famerenana mitranga mandritra ny fomba torimaso, dia mifoha ny MCU ary mandeha amin'ny Vector Reset.

Fanamarihana: raha ampiasaina amin'ny fifohazana ny haavon'ny fanelanelanana dia tsy maintsy tazonina mandritra ny fotoana kelikely ny haavon'ny fanovana mba hamoha ny MCU (ary mba hidiran'ny MCU amin'ny fomba fiasa fampiatoana). JEREO NY “Fanelanelanana ivelany” pejy 49 ho an'ny antsipiriany.

Mode Idle

Rehefa soratana amin'ny 1 ny bits SM[0:00], ny toromarika SLEEP dia mahatonga ny MCU hiditra amin'ny fomba Idle, manakana ny CPU fa mamela ny Analog Comparator, ADC, USI, Timer/Counter, Watchdog, ary ny rafitra interrupt hanohy ny asa. antsika. Ity fomba fatoriana ity dia manakana ny clkCPU sy ny clkFLASH amin'ny ankapobeny, raha mamela ny famantaranandro hafa handeha.

Ny maodely Idle dia ahafahan'ny MCU mifoha amin'ny fiatoana avy any ivelany ary koa ny anatiny toy ny Timer Overflow. Raha toa ka tsy ilaina ny fifohazana avy amin'ny Analog Comparator interrupt, ny Analog Comparator dia azo alefa amin'ny alàlan'ny fametrahana ny ACD bit “ACSR – Analog Comparator Control and Status Register” ao amin'ny pejy 120. Izany dia hampihena ny fanjifana herinaratra amin'ny fomba Idle. Raha alefa ny ADC, dia manomboka mandeha ho azy ny fiovam-po rehefa miditra ity fomba ity.

ADC Noise Reduction Mode

Rehefa soratana amin'ny 1 ny bits SM[0:01], ny toromarika SLEEP dia mahatonga ny MCU hiditra amin'ny ADC Noise Reduction mode, manakana ny CPU fa mamela ny ADC, ny fanelingelenana ivelany, ary ny Watchdog hanohy hiasa (raha alefa). Ity fomba fatoriana ity dia mampiato ny clkI/O, clkCPU, ary clkFLASH, raha mamela ny famantaranandro hafa handeha.

Manatsara ny tontolon'ny tabataba ho an'ny ADC izany, manome fandrefesana vahaolana avo kokoa. Raha alefa ny ADC, dia manomboka mandeha ho azy ny fiovam-po rehefa miditra ity fomba ity. Ankoatra ny ADC Conversion Complete interrupt, ny External Reset, ny Watchdog Reset, ny Brown-out Reset, ny SPM/EEPROM vonona ny interruption, ny externe interrupting amin'ny INT0 na ny fijanonan'ny pin dia afaka mamoha ny MCU amin'ny ADC Noise Reduction. fomba.

Power-down Mode

Rehefa soratana amin'ny 1 ny bits SM[0:10], ny torolalana SLEEP dia mahatonga ny MCU hiditra amin'ny fomba Power-down. Amin'ity fomba ity, ny Oscillator dia mijanona, raha toa ka tapaka ny ivelany, ny USI dia manomboka ny fanaraha-maso ny fepetra ary ny Watchdog dia manohy miasa (raha azo atao). Famerenana ivelany ihany, Reset Watchdog, Reset Brown-out, fiatoana ny fepetran'ny USI, fahatapahana ivelany ivelany amin'ny INT0 na fanelingelenana fanovana pin no afaka mamoha ny MCU. Ity fomba fatoriana ity dia mampiato ny famantaranandro rehetra vokarina, mamela ny fampandehanana ny maody asynchronous ihany.

Software BOD Disable

Rehefa alefan'ny fuses BODLEVEL ny Brown-out Detector (BOD) (jereo Tabilao 20-4 eo amin’ny pejy 148), ny BOD dia manara-maso mavitrika ny famatsiana voltage mandritra ny fotoana torimaso. Amin'ny fitaovana sasany dia azo atao ny mitahiry herinaratra amin'ny alàlan'ny fanalana ny BOD amin'ny alàlan'ny rindrambaiko amin'ny fomba fatoriana Power-Down. Ny fanjifana herinaratra amin'ny fomba fatoriana dia hitovy lembalemba amin'ny fotoana tsy ahitan'ny fuses ny BOD maneran-tany.

Raha toa ka kilemaina amin'ny rindrambaiko ny BOD, dia tapaka avy hatrany ny fiasan'ny BOD rehefa miditra amin'ny fomba torimaso. Rehefa mifoha amin'ny torimaso dia alefa ho azy indray ny BOD. Izany dia miantoka ny fiasana azo antoka raha toa ka mihena ny haavon'ny VCC mandritra ny fotoana torimaso.

Rehefa tapaka ny BOD, dia hitovy amin'ny fotoana hifohazana amin'ny RESET ny fotoana fifohazana amin'ny fomba torimaso. Tsy maintsy amboarina amin'ny tanana ny ora fifohazana ny mpampiasa mba hanana fotoana hanombohan'ny reference bandgap ary miasa tsara ny BOD alohan'ny hanohizan'ny MCU ny fampiharana ny code. Jereo ny SUT[1:0] sy ny CKSEL[3:0] eo amin'ny latabatra “Fuse Low Byte” pejy 149

BOD disable dia fehezin'ny BODS (BOD Sleep) bit ao amin'ny MCU Control Register, jereo "MCUCR - Fanaraha-maso MCU Misoratra anarana” eo amin’ny pejy faha-37. Ny fanoratana ity bit ity amin'ny iray dia mamono ny BOD amin'ny Power-Down, raha manoratra aotra kosa dia mitazona ny BOD ho mavitrika. Aotra ny toerana misy azy, izany hoe BOD mavitrika.

Ny fanoratana amin'ny bit BODS dia fehezin'ny filaharana ara-potoana sy ny bit enable, jereo "MCUCR - rejisitry ny fanaraha-maso MCU- ter” eo amin’ny pejy faha-37.

fetra

Ny fiasan'ny BOD disable dia nampiharina tamin'ireto fitaovana manaraka ireto ihany:

ATtiny25, fanavaozana E, ary ny vaovao

ATtiny45, fanavaozana D, ary ny vaovao

ATtiny85, fanavaozana C, ary ny vaovao

Ny fanavaozana dia voamarika amin'ny fonosana fitaovana ary azo jerena toy izao manaraka izao:

Ny ilany ambany amin'ny fonosana 8P3 sy 8S2

Ny lafiny ambony amin'ny fonosana 20M1

Rejistra fampihenana herinaratra

Ny rejisitra fampihenana ny herinaratra (PRR), jereo “PRR – Rejistra fampihenana ny herinaratra” pejy 38, dia manome fomba iray hampihenana ny fanjifana herinaratra amin'ny fampiatoana ny famantaranandro amin'ny periferika tsirairay. Ny toeran'ny periferika amin'izao fotoana izao dia mivaingana ary tsy azo vakiana na soratana ny rejisitra I/O. Ny loharanon-karena ampiasain'ny periferika amin'ny fampiatoana ny famantaranandro dia hijanona foana, noho izany dia tokony ho kilemaina matetika ny periferika alohan'ny hampitsaharana ny famantaranandro. Ny fifohazana module, izay atao amin'ny fanadiovana ny bit ao amin'ny PRR, dia mametraka ny maodely amin'ny fanjakana mitovy amin'ny talohan'ny fanakatonana.

Ny fanakatonana maody dia azo ampiasaina amin'ny maody Idle sy ny maody Active mba hampihenana ny fanjifana herinaratra amin'ny ankapobeny. Amin'ny fomba fatoriana hafa rehetra dia efa mijanona ny famantaranandro. JEREO NY “Famatsiana ny maody I/O” ao amin'ny pejy 177 ho examples.

Manamaivana ny fanjifana herinaratra

Misy olana maromaro tokony hodinihina rehefa manandrana manamaivana ny fanjifana herinaratra amin'ny rafitra fehezin'ny AVR. Amin'ny ankapobeny, ny fomba fatoriana dia tokony hampiasaina araka izay azo atao, ary ny fomba fatoriana dia tokony hofantenana mba ho vitsy araka izay azo atao ny fiasan'ny fitaovana. Ny asa rehetra tsy ilaina dia tokony ho kilemaina. Indrindra indrindra, ireto maody manaraka ireto dia mety mila fiheverana manokana rehefa miezaka ny hahatratra ny fanjifana herinaratra ambany indrindra.

Analog to Digital Converter

Raha alefa dia alefa amin'ny fomba fatoriana rehetra ny ADC. Mba hitsitsiana herinaratra dia tokony ho kilemaina ny ADC alohan'ny hidirana amin'ny fomba torimaso. Rehefa vonoina sy averina ny ADC, ny fiovam-po manaraka dia fiovam-po maharitra. Jereo ny “Analog to Digital Converter” pejy 122 ho an'ny antsipiriany momba ny fiasan'ny ADC.

Analog Comparator

Rehefa miditra amin'ny maodely Idle, ny Analog Comparator dia tokony ho kilemaina raha tsy ampiasaina. Rehefa miditra amin'ny ADC Noise Reduction mode dia tokony ho kilemaina ny Analog Comparator. Ao amin'ny fomba torimaso hafa, ny Analog Comparator dia tsy mandeha ho azy. Na izany aza, raha ny Analog Comparator dia napetraka mba hampiasa ny anatiny Voltage Reference ho fampidirana, ny Analog Comparator dia tokony ho kilemaina amin'ny fomba fatoriana rehetra. Raha tsy izany, ny Voltage Ny fanondro dia ho alefa, tsy miankina amin'ny fomba torimaso. Jereo ny “Analog Comparator” pejy 119 ho an'ny antsipiriany momba ny fomba fanamboarana ny Analog Comparator.

Brown-out Detector

Raha tsy ilaina ny mpitsikilo Brown-out ao amin'ny fampiharana, dia tokony ho vonoina ity maody ity. Raha alefan'ny BODLEVEL Fuses ny Detector Brown-out, dia ho alefa amin'ny fomba fatoriana rehetra izany, ka mandany hery foana. Amin'ny fomba fatoriana lalina kokoa, izany dia hitondra anjara biriky lehibe amin'ny totalin'ny fanjifana ankehitriny. JEREO NY "Brown-out Detec- tion” eo amin’ny pejy faha-41 SY “Software BOD Disable” pejy 35 ho an'ny antsipiriany momba ny fomba fanamboarana ny Brown-out Detector.

Anatiny Voltage Reference

The Internal Voltage Ny fanondroana dia alefa rehefa ilain'ny Brown-out Detection, ny Analog Comparator na ny ADC. Raha toa ka kilemaina ireo modules ireo araka ny voalaza ao amin'ny fizarana etsy ambony, ny voltage reference dia ho kilemaina ary tsy handany hery. Rehefa velomina indray dia tsy maintsy avelan'ny mpampiasa hatomboka ny reference alohan'ny hampiasana ny vokatra. Raha mijanona amin'ny fomba torimaso ny reference dia azo ampiasaina avy hatrany ny vokatra. Jereo ny “Internal Voltage Reference” eo amin’ny pejy faha-42 ho an'ny antsipiriany momba ny fotoana fanombohana.

Watchdog Timer

Raha toa ka tsy ilaina ny Watchdog Timer ao amin'ny fampiharana, ity maody ity dia tokony ho vonoina. Raha alefa ny Watchdog Timer, dia ho alefa amin'ny fomba fatoriana rehetra izany, ary noho izany dia mandany hery foana. Amin'ny fomba fatoriana lalina kokoa, izany dia hitondra anjara biriky lehibe amin'ny totalin'ny fanjifana ankehitriny. Jereo ny “Famantaranandron’ny alika” eo amin’ny pejy faha-42 ho an'ny antsipiriany momba ny fomba fanamboarana ny Watchdog Timer.

Port Pins

Rehefa miditra amin'ny fomba fatoriana, dia tokony hamboarina hampiasa hery faran'izay kely ny tsimatra rehetra. Ny zava-dehibe indrindra dia ny hahazoana antoka fa tsy misy tsimatra mitondra entana resistive. Amin'ny fomba fatoriana izay samy mijanona ny famantaranandro I/O (clkI/O) sy ny famantaranandro ADC (clkADC), dia ho kilemaina ny fidiran'ny fitaovana. Izany dia miantoka fa tsy misy hery lanina

amin'ny lojika fampidirana rehefa tsy ilaina. Amin'ny toe-javatra sasany, ilaina ny lojika fampidirana mba hamantarana ny toetry ny fifohazana, ary

dia ho afaka izany. Jereo ny fizarana “Digital Input Enable and Sleep Modes” ao amin'ny pejy 57 ho an'ny pitsopitsony momba ny tsimatra azo ampiasaina. Raha alefa ny buffer input ary avela mitsingevana na manana haavo famantarana analoga akaikin'ny VCC/2 ny famantarana fampidirana, dia hampiasa hery be loatra ny buffer fampidirana.

Ho an'ny tsimatra fampidirana analogue dia tokony ho kilemaina foana ny buffer fampidirana nomerika. Ny haavon'ny famantarana analoga akaikin'ny VCC/2 amin'ny tsipika fampidirana dia mety hiteraka rivo-piainana lehibe na dia amin'ny fomba mavitrika aza. Ny buffers fampidirana nomerika dia azo esorina amin'ny alàlan'ny fanoratana amin'ny Rejistra Digital Input Disable Register (DIDR0). Jereo ny “DIDR0 – Digital Input Disable Register 0” ao amin'ny pejy 121 ho an'ny antsipiriany.

Fisoratana anarana

MCUCR - MCU Control Register

Ny MCU Control Register dia misy tsipika fanaraha-maso ho an'ny fitantanana herinaratra.

kely	7	6	5	4	3	2	1	0
0x35	BODS	PUD	SE	SM1	SM0	BODSE	ISC01	ISC00	MCUCR
Mamaky/Manoratra	R	R/W	R/W	R/W	R/W	R	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

Bit 7 – BODS: BOD torimaso

Ny fampiasa BOD disable dia misy amin'ny fitaovana sasany ihany. JEREO NY “Famerana” eo amin’ny pejy faha-36.

Mba hanesorana ny BOD mandritra ny torimaso (jereo Tabilao 7-1 eo amin’ny pejy 34) ny bit BODS dia tsy maintsy soratana amin'ny lojika iray. Izany dia fehezin'ny filaharana ara-potoana sy ny bit enable, BODSE ao amin'ny MCUCR. Voalohany, ny BODS sy ny BODSE dia tsy maintsy apetraka amin'ny iray. Faharoa, ao anatin'ny tsingerin'ny famantaranandro efatra, ny BODS dia tsy maintsy apetraka amin'ny iray ary ny BODSE dia tsy maintsy apetraka amin'ny aotra. Ny bitika BODS dia mihetsika tsingerin'ny famantaranandro telo aorian'ny fametrahana azy. Ny toromarika momba ny torimaso dia tsy maintsy atao raha mbola mavitrika ny BODS mba hamonoana ny BOD amin'ny fomba fatoriana tena izy. Ny bit BODS dia voadio ho azy aorian'ny tsingerin'ny famantaranandro telo.

Amin'ny fitaovana izay tsy nampiharina ny Sleeping BOD dia tsy ampiasaina ity bit ity ary hamaky aotra foana.

Bit 5 – SE: Ampidiro ny torimaso

Ny bit SE dia tsy maintsy soratana amin'ny lojika iray mba hahatonga ny MCU hiditra amin'ny fomba torimaso rehefa vita ny fampianarana SLEEP. Mba hisorohana ny MCU hiditra amin'ny fomba torimaso raha tsy izany no tanjon'ny mpandrindra, dia asaina manoratra kely ny Sleep Enable (SE) amin'ny iray alohan'ny hanatanterahana ny torolàlana SLEEP ary hamafa izany avy hatrany rehefa mifoha.

Bits 4:3 – SM[1:0]: Fidio Bitika 1 sy 0

Ireo bitika ireo dia mifantina eo amin'ireo fomba fatoriana telo misy araka ny aseho ao Tabilao 7-2.

Tabilao 7-2. Select Mode torimaso

SM1	SM0	Fomba torimaso
0	0	malaina
0	1	ADC Noise Reduction
1	0	Hery-midina
1	1	Reserved

Bit 2 – BODSE: BOD Sleep Enable

Ny fampiasa BOD disable dia misy amin'ny fitaovana sasany ihany. JEREO NY “Famerana” eo amin’ny pejy faha-36.

Ny bitika BODSE dia mamela ny fametrahana ny bitika fanaraha-maso BODS, araka ny hazavaina amin'ny famaritana bitika BODS. BOD disable dia fehezin'ny filaharana ara-potoana.

Ity bit ity dia tsy ampiasaina amin'ny fitaovana izay tsy nampiharina ny rindrambaiko BOD disable ary hovakiana ho aotra amin'ireo fitaovana ireo.

PRR - Rejistra fampihenana herinaratra

Ny Register Reduction Hery dia manome fomba iray hampihenana ny fanjifana herinaratra amin'ny alàlan'ny famelana ny famantaran'ny famantaranandro periferika ho tsy voafehy.

kely	7	6	5	4	3	2	1	0
0x20	–	–	–	–	PRTIM1	PRTIM0	PRUSI	PRADC	PRR
Mamaky/Manoratra	R	R	R	R	R/W	R/W	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

Bits 7:4 – Res: Bits voatokana

Ireo bitika ireo dia bitika voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bit 3 – PRTIM1: Fameram-potoana / Counter1

Ny fanoratana lojika amin'ity bit ity dia manakatona ny module Timer/Counter1. Rehefa alefa ny Timer/Counter1 dia hitohy toy ny talohan'ny fanakatonana ny asa.

Bit 2 – PRTIM0: Fameram-potoana / Counter0

Ny fanoratana lojika amin'ity bit ity dia manakatona ny module Timer/Counter0. Rehefa alefa ny Timer/Counter0 dia hitohy toy ny talohan'ny fanakatonana ny asa.

Bitika 1 – PRUSI: Fampihenana ny herinaratra USI

Ny fanoratana lojika amin'ity bit ity dia manakatona ny USI amin'ny fampiatoana ny famantaranandro mankany amin'ny maody. Rehefa mamoha ny USI indray dia tokony averina averina ny USI mba hahazoana antoka fa miasa tsara.

Bit 0 – PRADC: ADC fampihenana herinaratra

Ny fanoratana lojika amin'ity bit ity dia manakatona ny ADC. Ny ADC dia tsy maintsy vonoina alohan'ny hikatona. Mariho fa ny famantaranandro ADC dia ampiasain'ny ampahany sasany amin'ny fampitahana analogue, izay midika fa tsy azo ampiasaina ny fampitahana analogue rehefa ambony io bit io.

System Control sy Reset

Famerenana ny AVR

Mandritra ny famerenana, ny rejistra I/O rehetra dia apetraka amin'ny sandany voalohany, ary manomboka amin'ny Reset Vector ny programa. Ny torolalana napetraka ao amin'ny Reset Vector dia tsy maintsy RJMP - Relative Jump - torolalana amin'ny fomba fikarakarana famerenana. Raha tsy mamela loharano manapaka mihitsy ny programa, dia tsy ampiasaina ny Interrupt Vectors, ary azo apetraka amin'ireo toerana ireo ny kaody fandaharana mahazatra. Ny kisary circuit in Sary 8-1 mampiseho ny lojika reset. Ny parametra elektrika amin'ny circuitry reset dia omena ao “System and Reset Characteristics” pejy 165.

Sary 8-1 Reset Logic

Ny seranan-tsambo I/O an'ny AVR dia averina avy hatrany amin'ny toerany voalohany rehefa mandeha ny loharano reset. Izany dia tsy mitaky loharanon'ny famantaranandro mandeha.

Rehefa tsy miasa intsony ny loharanon'ny famerenam-bola rehetra, dia misy kaontera fanemorana asaina, manitatra ny famerenana anatiny. Izany dia ahafahan'ny hery tonga amin'ny ambaratonga tsy miova alohan'ny hanombohan'ny asa mahazatra. Ny fe-potoana lany amin'ny kaontera fahatarana dia faritan'ny mpampiasa amin'ny alalan'ny SUT sy CKSEL Fuses. Ny safidy samihafa ho an'ny vanim-potoana fahatarana dia aseho ao “Famantaranandro Loharano” eo amin’ny pejy faha-25.

Reset Sources

Ny ATtiny25/45/85 dia manana loharanom-pamerenana efatra:

Power-on Reset. Ny MCU dia averina rehefa ny famatsiana voltage dia eo ambanin'ny fetran'ny Power-on Reset (VPOT).

Reset ivelany. Ny MCU dia averina rehefa misy haavo ambany eo amin'ny PIN RESET mandritra ny lava kokoa noho ny halavan'ny pulse kely indrindra.

Reset Watchdog. Averina ny MCU rehefa tapitra ny vanim-potoanan'ny Watchdog Timer ary alefa ny Watchdog.

Brown-out Reset. Ny MCU dia averina rehefa ny famatsiana voltage Ny VCC dia eo ambanin'ny tokonam-baravarana Brown-out Reset (VBOT) ary alefa ny Detector Brown-out.

Famerenana amin'ny herinaratra

Ny pulse Power-on Reset (POR) dia novokarin'ny circuit detection On-chip. Ny haavon'ny fitiliana dia voafaritra ao amin'ny “Sy- tem sy Avereno ny toetra” ao amin’ny pejy 165. Ny POR dia miasa isaky ny ambany ny haavon'ny fitiliana ny VCC. Ny faritra POR dia azo ampiasaina hanesorana ny Famerenana ny fanombohana, ary koa hamantarana ny tsy fahombiazan'ny famatsiana voltage.

Ny faritra Power-on Reset (POR) dia miantoka fa ny fitaovana dia averina amin'ny Power-on. Manatratra ny tokonam-baravaran'ny Power-on Reset voltage dia miantso ny kaontera fanemorana, izay mamaritra ny halavan'ny fitaovana ao amin'ny RESET aorian'ny fiakaran'ny VCC. Ny famantarana RESET dia alefa indray, tsy misy hatak'andro, rehefa mihena ny VCC eo ambanin'ny haavon'ny fitiliana.

Sary 8-2. MCU Start-up, RESET mifamatotra amin'ny VCC

RESET INTERNAL

Sary 8-3. MCU fanombohana, RESET nitarina ivelany

Reset ivelany

Ny Reset ivelany dia ateraky ny ambaratonga ambany amin'ny PIN RESET raha azo atao. Avereno ny pulses lava kokoa noho ny sakan'ny pulse ambany indrindra (jereo “System and Reset Characteristics” pejy 165) dia hiteraka famerenana, na dia tsy mandeha aza ny famantaranandro. Tsy azo antoka ny hamokatra famerenana indray ny pulses fohy kokoa. Rehefa tonga amin'ny Reset Threshold Voltage - VRST - eo amin'ny sisiny tsara, manomboka ny MCU ny kaontera fanemorana rehefa tapitra ny fe-potoana.

Sary 8-4. Famerenana ivelany mandritra ny fandidiana

Brown-out Detection

ATtiny25/45/85 dia manana circuit on-chip Brown-out Detection (BOD) hanaraha-maso ny haavon'ny VCC mandritra ny fandidiana amin'ny fampitahana azy amin'ny haavon'ny trigger raikitra. Ny haavon'ny trigger ho an'ny BOD dia azo safidin'ny BODLEVEL Fuses. Ny haavon'ny trigger dia manana hysteresis mba hiantohana ny fisavana Brown-out tsy misy spike. Ny hysteresis amin'ny haavon'ny fitiliana dia tokony hadika ho VBOT+ = VBOT + VHYST/2 ary VBOT- = VBOT - VHYST/2.

Rehefa alefa ny BOD, ary ny VCC dia mihena amin'ny sanda eo ambanin'ny haavon'ny trigger (VBOT-in Sary 8-5), ny Brown-out Reset dia alefa avy hatrany. Rehefa mitombo mihoatra ny haavon'ny trigger ny VCC (VBOT+ in Sary 8-5), manomboka ny MCU ny kaontera fanemorana rehefa tapitra ny fe-potoana tTOUT.

Ny faritra BOD dia tsy hahita afa-tsy ny fihenan'ny VCC raha toa ka ny voltage dia mijanona eo ambanin'ny haavon'ny trigger mihoatra ny tBOD nomena “System and Reset Characteristics” pejy 165.

Reset Watchdog

Rehefa lany ny Watchdog, dia hamokatra tosi-pamerenana fohy amin'ny faharetan'ny tsingerina CK iray. Eo amin'ny sisiny mianjera amin'ity pulse ity, ny fameram-potoana fanemorana dia manomboka manisa ny fe-potoana lany tTOUT. Jereo ny “Famantaranandron’ny alika” eo amin’ny pejy faha-42 ho an'ny antsipiriany momba ny fiasan'ny Watchdog Timer.

BOKYtage Reference Enable Signals and Start-up Time

Ny voltagNy reference dia manana fotoana fanombohana izay mety hisy fiantraikany amin'ny fomba tokony hampiasana azy. Ny fotoana fanombohana dia omena ao “System and Reset Characteristics” pejy 165. Mba hitsitsiana herinaratra dia tsy mandeha foana ny reference. Ny reference dia mandeha mandritra ireto toe-javatra manaraka ireto:

Rehefa alefa ny BOD (amin'ny fandaharana ny BODLEVEL[2:0] Fuse Bits).

Rehefa mifandray amin'ny Analog Comparator ny reference bandgap (amin'ny fametrahana ny bit ACBG amin'ny ACSR).

Rehefa alefa ny ADC.

Noho izany, rehefa tsy afaka ny BOD, aorian'ny fametrahana ny ACBG bit na ny fampandehanana ny ADC, ny mpampiasa dia tsy maintsy avelan'ny mpampiasa hanokatra foana ny reference alohan'ny hampiasana ny vokatra avy amin'ny Analog Comparator na ADC. Mba hampihenana ny fanjifana herinaratra amin'ny fomba Power-down, ny mpampiasa dia afaka misoroka ireo fepetra telo etsy ambony mba hahazoana antoka fa maty ny reference alohan'ny hidirana amin'ny fomba Power-down.

Watchdog Timer

Ny Timer Watchdog dia mandeha amin'ny Oscillator On-chip izay mandeha amin'ny 128 kHz. Amin'ny alàlan'ny fifehezana ny prescaler Watchdog Timer, ny elanelan'ny Watchdog Reset dia azo amboarina araka ny aseho ao Tabilao 8-3 eo amin’ny pejy 46. Ny WDR - Reset Watchdog - ny torolàlana dia mamerina ny Timer Watchdog. Ny Watchdog Timer dia averina ihany koa rehefa kilemaina sy rehefa misy Chip Reset. Ny fe-potoana tsingerin'ny famantaranandro folo samy hafa dia azo voafantina hamaritana ny fe-potoana famerenana. Raha tapitra ny fe-potoana famerenana tsy misy Reset Watchdog hafa, ny ATtiny25/45/85 dia mamerina sy manatanteraka avy amin'ny Vector Reset. Raha mila antsipiriany momba ny fotoana momba ny Reset Watchdog dia jereo ny Tabilao 8-3 eo amin’ny pejy 46.

Ny Watchdog Timer dia azo amboarina ihany koa mba hiteraka fahatapahana fa tsy famerenana. Mety hanampy tokoa izany rehefa mampiasa ny Watchdog mba hifoha amin'ny Power-down.

Mba hisorohana ny fanafoanana tsy nahy ny Watchdog na ny fiovan'ny vanim-potoana tsy nahy, dia misy ambaratonga fiarovana roa samy hafa nofantenan'ny fuse WDTON araka ny aseho amin'ny Tabilao 8-1 Jereo ny “Filaharana ara-potoana hanovana ny Con- sary an’ohatra ny Timer Watchdog” eo amin’ny pejy faha-43 ho an'ny antsipiriany.

Tabilao 8-1. WDT Configuration ho toy ny fiasan'ny Fuse Settings an'ny WDTON

WDTON	Ambaratonga fiarovana	Fanjakana voalohany WDT	Ahoana ny fanesorana ny WDT	Ahoana ny fanovana ny fe-potoana
Tsy voarindra	1	sembana	Filaharana ara-potoana	Tsy misy fetra
baikoina	2	afaka	Alaina foana	Filaharana ara-potoana

Sary 8-7. Watchdog Timer

Filaharana ara-potoana amin'ny fanovana ny fandrindrana ny Timer Watchdog

Ny filaharan'ny fanovana ny fandrindrana dia tsy mitovy amin'ireo ambaratonga fiarovana roa. Ny fomba fiasa misaraka dia voafaritra ho an'ny ambaratonga tsirairay.

Ambaratonga fiarovana 1: Amin'ity fomba ity, ny Watchdog Timer dia kilemaina amin'ny voalohany, saingy azo alefa amin'ny fanoratana ny bit WDE amin'ny iray tsy misy famerana. Ilaina ny filaharan'ny fotoana rehefa manajanona ny Watchdog Timer. Mba hanesorana ny Watchdog Timer dia tsy maintsy arahina ireto dingana manaraka ireto:

Amin'io asa io ihany, manorata lojika iray amin'ny WDCE sy WDE. Ny lojika iray dia tsy maintsy soratana amin'ny WDE na inona na inona sandan'ny bit WDE teo aloha.

Ao anatin'ny tsingerin'ny famantaranandro efatra manaraka, amin'ny asa mitovy, soraty ny bits WDE sy WDP araka izay irina, fa miaraka amin'ny WDCE bit voafafa.

Ambaratonga fiarovana 2: Amin'ity fomba ity, ny Watchdog Timer dia alefa foana, ary ny bit WDE dia mamaky ho iray foana. Ilaina ny filaharana ara-potoana rehefa manova ny fe-potoana fiafaran'ny Watchdog. Mba hanovana ny Time-out Watchdog dia tsy maintsy arahina ireto dingana manaraka ireto:

Amin'io asa io ihany, manorata lojika iray amin'ny WDCE sy WDE. Na dia napetraka foana aza ny WDE dia tsy maintsy soratana amin'ny iray ny WDE mba hanombohana ny filaharan'ny fotoana.

Ao anatin'ny tsingerin'ny famantaranandro efatra manaraka, amin'ny asa mitovy, soraty ny bitika WDP araka izay irina, fa miaraka amin'ny bitika WDCE voafafa. Ny sanda voasoratra amin'ny bit WDE dia tsy misy dikany.

Kaody Example

Ity kaody manaraka ityample dia mampiseho fivoriambe iray sy fiasa C iray hamonoana ny WDT. Ny exampLe mihevitra fa voafehy ny fahatapahan-jiro (ohatra, amin'ny alàlan'ny fanafoanana ny fiatoana maneran-tany) mba tsy hisian'ny fahatapahana mandritra ny fanatanterahana ireo asa ireo.

Code de Assembly Example(1)

WDT_off:

wdr

; Esory ny WDRF amin'ny MCUSR

ldi r16, (0<

avy MCUSR, r16

; Manorata lojika iray amin'ny WDCE sy WDE

; Tazony ny fandrindrana prescaler taloha mba hisorohana ny Reset Watchdog tsy nahy

amin'ny r16, WDTCR

ori r16, (1<

nivoaka WDTCR, r16

; Vonoy ny WDT

ldi r16, (0<

nivoaka WDTCR, r16

ret

C Code Example(1)

void WDT_off(void)

{

_WDR();

/* Hazavao ny WDRF amin'ny MCUSR */ MCUSR = 0x00

/* Manorata lojika iray amin'ny WDCE sy WDE */ WDTCR |= (1<

/* Vonoy ny WDT */ WDTCR = 0x00;

}

Fanamarihana: 1. Jereo "Code Examples” eo amin’ny pejy faha-6.

Fisoratana anarana

MCUSR - Rejistra Status MCU

Ny Register Status MCU dia manome fampahalalana momba ny loharanon'ny famerenam-bola nahatonga ny Famerenana ny MCU.

kely	7	6	5	4	3	2	1	0
0x34	–	–	–	–	WDRF	TERAKA	EXTRF	PORF	MCUSR
Mamaky/Manoratra	R	R	R	R	R/W	R/W	R/W	R/W

Sanda voalohany 0 0 0 0 Jereo ny famaritana bit

Bits 7:4 – Res: Bits voatokana

Ireo bitika ireo dia bitika voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bit 3 - WDRF: Famerenan'ny Watchdog ny saina

Ity bit ity dia napetraka raha misy Watchdog Reset mitranga. Ny bit dia averina amin'ny alàlan'ny Power-on Reset, na amin'ny fanoratana aotra lojika amin'ny saina.

Bitika 2 - BORF: saina famerenan'ny Brown-out

Ity bit ity dia napetraka raha misy ny Brown-out Reset. Ny bit dia averina amin'ny alàlan'ny Power-on Reset, na amin'ny fanoratana aotra lojika amin'ny saina.

Bit 1 – EXTRF: Faneva Famerenana ivelany

Ity bit ity dia napetraka raha misy Reset ivelany. Ny bit dia averina amin'ny alàlan'ny Power-on Reset, na amin'ny fanoratana aotra lojika amin'ny saina.

Bit 0 – PORF: Fanevan'ny Famerenana herinaratra

Ity bit ity dia napetraka raha misy ny Power-on Reset. Ny bit dia averina amin'ny alàlan'ny fanoratana aotra lojika amin'ny saina.

Mba hampiasana ny Reset Flags hamantarana toe-javatra reset, ny mpampiasa dia tokony hamaky sy hamerina ny MCUSR haingana araka izay azo atao ao amin'ny fandaharana. Raha voadio ny rejisitra alohan'ny hisian'ny famerenana hafa, ny loharanon'ny famerenana dia azo jerena amin'ny fandinihana ny saina Reset.

WDTCR - Rejistra fanaraha-maso ny Timer Watchdog

kely	7	6	5	4	3	2	1	0
0x21	WDIF	WDIE	WDP3	WDCE	WDE	WDP2	WDP1	WDP0	WDTCR
Mamaky/Manoratra	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	0	0	0	0	X	0	0	0

Bit 7 – WDIF: Saina manapaka ny fe-potoana fiatoan'ny Watchdog

Ity bit ity dia apetraka rehefa misy fiatoana ao amin'ny Watchdog Timer ary ny Watchdog Timer dia namboarina ho tapaka. Ny WDIF dia esorina amin'ny alàlan'ny fitaovana rehefa manatanteraka ny vector fitantanana interrupt mifanaraka aminy. Raha tsy izany, voafafa ny WDIF amin'ny fanoratana lojika iray amin'ny saina. Rehefa napetraka ny I-bit ao amin'ny SREG sy WDIE, dia tanterahana ny Watchdog Time-out Interrupt.

Bit 6 - WDIE: Ampifamadiho ny fiatoana ny fotoana fiatoan'ny Watchdog

Rehefa nosoratana tamin'ny iray ity bit ity, dia voafafa ny WDE, ary napetraka ny I-bit ao amin'ny Rejistra Status, dia alefa ny Watchdog Time-out Interrupt. Amin'ity fomba ity, ny fiatoana mifanaraka amin'izany dia tanterahina fa tsy averina raha misy ny fe-potoana ao amin'ny Watchdog Timer.

Raha toa ka napetraka ny WDE, dia voafafa ho azy avy amin'ny fitaovana ny WDIE rehefa tonga ny fotoana fialan-tsasatra. Ity dia ilaina amin'ny fitazonana ny fiarovana ny Watchdog Reset mandritra ny fampiasana ny interrupt. Rehefa voafafa ny bit WDIE dia hamokatra famerenana indray ny fiatoana manaraka. Mba hisorohana ny Reset Watchdog dia tsy maintsy apetraka ny WDIE isaky ny tapaka.

Tabilao 8-2. Fanaraha-maso Timer Watchdog

WDE	WDIE	Fanjakana Watchdog Timer	Hetsika amin'ny fitsaharana
0	0	nitsahatra	tsy misy
0	1	mihazakazaka	manapaka
1	0	mihazakazaka	Avereno
1	1	mihazakazaka	manapaka

Bit 4 - WDCE: Ampidiro ny fanovana Watchdog

Ity bit ity dia tsy maintsy apetraka rehefa soratana amin'ny logic zero ny bit WDE. Raha tsy izany dia tsy ho kilemaina ny Watchdog. Vantany vao nosoratana tamin'ny iray, ny fitaovana dia hanala ity bitika ity aorian'ny tsingerin'ny famantaranandro efatra. Jereo ny famariparitana ny bit WDE ho an'ny fomba fandroahana Watchdog. Ity bit ity dia tsy maintsy apetraka koa rehefa manova ny bitika prescaler. JEREO NY “Fizarana ara-potoana amin’ny Fanovana ny Fandrindrana ny Timer Watchdog” eo amin’ny pejy faha-43.

Bit 3 - WDE: Watchdog Enable

Rehefa soratana amin'ny lojika iray ny WDE dia alefa ny Timer Watchdog, ary raha soratana amin'ny aotra lojika ny WDE, dia tapaka ny fiasan'ny Watchdog Timer. Ny WDE dia tsy azo esorina raha tsy manana lojika ambaratonga voalohany ny bit WDCE. Mba hanesorana ny Watchdog Timer dia tsy maintsy arahina ireto dingana manaraka ireto:

Amin'io asa io ihany, manorata lojika iray amin'ny WDCE sy WDE. Ny lojika iray dia tsy maintsy soratana amin'ny WDE na dia apetraka amin'ny iray aza alohan'ny hanombohan'ny hetsika fanafoanana.

Ao anatin'ireo tsingerina famantaranandro efatra manaraka, manorata lojika 0 mankany WDE. Izany dia manakana ny Watchdog.

Ao amin'ny ambaratonga fiarovana 2, tsy azo atao ny manafoana ny Watchdog Timer, na dia miaraka amin'ny algorithm voalaza etsy ambony aza. JEREO NY “Fandaharana ara-potoana ho an’ny fanovana ny fandrindrana ny Timer Watchdog” pejy 43.

Ao amin'ny ambaratonga fiarovana 1, ny WDE dia nofehezin'ny WDRF ao amin'ny MCUSR. JEREO NY “MCUSR – MCU Status Register” ao amin'ny pejy 44 ho an'ny famaritana ny WDRF. Midika izany fa napetraka foana ny WDE rehefa napetraka ny WDRF. Mba hanesorana ny WDE dia tsy maintsy esorina ny WDRF alohan'ny hanesorana ny Watchdog miaraka amin'ny fomba voalaza etsy ambony. Ity endri-javatra ity dia miantoka ny famerenana maro mandritra ny toe-javatra miteraka tsy fahombiazana, ary ny fanombohana azo antoka aorian'ny tsy fahombiazana.

Fanamarihana: Raha toa ka tsy hampiasaina amin'ny fampiharana ny fameram-potoana mpiambina, dia zava-dehibe ny mandeha amin'ny fomba fandroahana mpiambina amin'ny fanombohana ny fitaovana. Raha tsy nahy ny Watchdog, ohatraampAmin'ny alàlan'ny tondro mitsoaka na ny toe-javatra mivolombolamena, dia haverina ny fitaovana, izay hitarika amin'ny famerenan'ny mpiambina vaovao indray. Mba hisorohana an'io toe-javatra io, ny rindrambaiko fampiharana dia tokony hanadio foana ny saina WDRF sy ny bitika fanaraha-maso WDE ao amin'ny fanao fanombohana.

Bits 5, 2: 0 - WDP[3: 0]: Watchdog Timer Prescaler 3, 2, 1, ary 0

Ny bits WDP[3:0] dia mamaritra ny famantarana ny Watchdog Timer rehefa mandeha ny Watchdog Timer. Ny soatoavina prescaling samy hafa sy ny fe-potoana fiatoana mifanaraka aminy dia aseho ao Tabilao 8-3.

Tabilao 8-3. Watchdog Timer Prescale Select

WDP3	WDP2	WDP1	WDP0	Isan'ny tsingerin'ny WDT Oscillator	Fotoana fiatoana mahazatra amin'ny VCC = 5.0V
0	0	0	0	2K (2048) tsingerina	16 ms
0	0	0	1	4K (4096) tsingerina	32 ms
0	0	1	0	8K (8192) tsingerina	64 ms
0	0	1	1	16K (16384) tsingerina	0.125 s
0	1	0	0	32K (32764) tsingerina	0.25 s
0	1	0	1	64K (65536) tsingerina	0.5 s
0	1	1	0	128K (131072) tsingerina	1.0 s
0	1	1	1	256K (262144) tsingerina	2.0 s
1	0	0	0	512K (524288) tsingerina	4.0 s
1	0	0	1	1024K (1048576) tsingerina	8.0 s

Tabilao 8-3. Fanteno mialoha ny fameram-potoana Watchdog (tohiny)

WDP3	WDP2	WDP1	WDP0	Isan'ny tsingerin'ny WDT Oscillator	Fotoana fiatoana mahazatra amin'ny VCC = 5.0V
1	0	1	0	Reserved(1)
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

Fanamarihana: 1. Raha voafantina dia hampiasaina ny iray amin'ireo fanovana manan-kery eo ambanin'ny 0b1010.

ka miato

Ity fizarana ity dia manoritsoritra ny fepetra manokana momba ny fiatoana toy ny atao ao amin'ny ATtiny25/45/85. Raha mila fanazavana amin'ny ankapobeny momba ny fiatoana AVR dia jereo ny “Reset and interrupt handling” pejy 12.

Vectors interrupt in ATtiny25/45/85

Ireo vector interrupt an'ny ATtiny25/45/85 dia voalaza ao amin'ny Tabilao 9-1ambany.

Tabilao 9-1. Avereno ary atsaharo ny Vectors

Vector No.	Adiresy fandaharana	Source	Famaritana manapaka
1	0x0000	RESET	Pin ivelany, Power-on Reset, Brown-out Reset, Watchdog Reset
2	0x0001	INT0	Fangatahana fiatoana ivelany 0
3	0x0002	PCINT0	Fangatahana fanelanelanana fanovana Pin 0
4	0x0003	TIMER1_COMPA	Timer/Counter1 Ampitahao ny lalao A
5	0x0004	TIMER1_OVF	Timer/Counter1 Mihoatra
6	0x0005	TIMER0_OVF	Timer/Counter0 Mihoatra
7	0x0006	EE_RDY	EEPROM Vonona
8	0x0007	ANA_COMP	Analog Comparator
9	0x0008	ADC	Vita ny fiovam-po ADC
10	0x0009	TIMER1_COMPB	Timer/Counter1 Ampitahao ny lalao B
11	0x000A	TIMER0_COMPA	Timer/Counter0 Ampitahao ny lalao A
12	0x000B	TIMER0_COMPB	Timer/Counter0 Ampitahao ny lalao B
13	0x000c	WDT	Time-out ny Watchdog
14	0x000D	USI_START	USI START
15	0x000E	USI_OVF	USI Overflow

Raha tsy mamela loharano manapaka mihitsy ny programa, dia tsy ampiasaina ny Interrupt Vectors, ary azo apetraka amin'ireo toerana ireo ny kaody fandaharana mahazatra.

Fametrahana mahazatra sy ankapobeny ho an'ny adiresy vector interrupt ao amin'ny ATtiny25/45/85 dia aseho amin'ny programa example ambany.

Code de Assembly Example
.org 0x0000	;Mametraha adiresin'ny manaraka	FANAMBARANA
rjmp RESET	; Adiresy 0x0000
rjmp INT0_ISR	; Adiresy 0x0001
rjmp PCINT0_ISR	; Adiresy 0x0002
rjmp TIM1_COMPA_ISR	; Adiresy 0x0003
rjmp TIM1_OVF_ISR	; Adiresy 0x0004
rjmp TIM0_OVF_ISR	; Adiresy 0x0005
rjmp EE_RDY_ISR	; Adiresy 0x0006
rjmp ANA_COMP_ISR	; Adiresy 0x0007
rjmp ADC_ISR	; Adiresy 0x0008
rjmp TIM1_COMPB_ISR	; Adiresy 0x0009
rjmp TIM0_COMPA_ISR	; Adiresy 0x000A
rjmp TIM0_COMPB_ISR	; Adiresy 0x000B
rjmp WDT_ISR	; Adiresy 0x000C
rjmp USI_START_ISR	; Adiresy 0x000D
rjmp USI_OVF_ISR	; Adiresy 0x000E
MAMERINA:	; Manomboka ny programa lehibe
	; Adiresy 0x000F
…

Fanamarihana: Jereo "Code Examples” eo amin’ny pejy faha-6.

Fanelingelenana ivelany

Ny fanelingelenana ivelany dia ateraky ny INT0 pin na ny PCINT [5: 0] pins. Tandremo fa, raha avela, ny fahatapahan-jiro dia hipoitra na dia ny INT0 na PCINT [5: 0] pins dia amboarina ho vokatra. Ity endri-javatra ity dia manome fomba iray hamoronana fanelingelenana rindrambaiko. Ny fiovan'ny pin dia manapaka ny PCI raha toa ka misy PCINT [5: 0] mivadika pin. Ny fanaraha-maso ny rejisitra PCMSK izay misy tsimatra mandray anjara amin'ny fiovan'ny pin dia manapaka. Ny fahatapahan'ny fiovan'ny pin ao amin'ny PCINT[5:0] dia hita tsy mifanaraka. Midika izany fa ireo fiatoana ireo dia azo ampiasaina hanairana ny ampahany ihany koa amin'ny fomba fatoriana ankoatra ny maodely Idle.

Ny fahatapahan'ny INT0 dia mety hipoitra amin'ny alàlan'ny fianjerana na fiakarana na ny haavony ambany. Ity dia napetraka araka ny voalaza ao amin'ny tondro ho an'ny MCU Control Register - MCUCR. Rehefa alefa ny interrupt INT0 ary amboarina ho toy ny nivezivezy ny haavony, dia hipoitra ny fahatapahana raha mbola ambany ny pin. Mariho fa ny fanekena ny fianjerana na fisondrotry ny sisiny amin'ny INT0 dia mitaky ny fisian'ny famantaranandro I/O, voalaza ao amin'ny "Rafitra famantaranandro sy ny fanaparitahana azy" amin'ny pejy 23.

Fahatapahan'ny ambaratonga ambany

Ny fahatapahana ambany indrindra amin'ny INT0 dia hita tsy mifanentana. Midika izany fa ity fiatoana ity dia azo ampiasaina hanairana ny ampahany ihany koa amin'ny fomba fatoriana ankoatra ny maodely Idle. Ny famantaranandro I/O dia ajanona amin'ny fomba fatoriana rehetra afa-tsy ny maodely Idle.

Mariho fa raha ampiasaina amin'ny fifohazana avy amin'ny Power-down ny haavon'ny fanelanelanana, dia tsy maintsy tazonina lava be ny haavon'ny zavatra ilaina mba hamenoan'ny MCU ny fifohazana mba hampiakatra ny fahatapahana. Raha manjavona alohan'ny fiafaran'ny ora fanombohana ny haavony, dia mbola hifoha ny MCU, saingy tsy hisy fiatoana hitranga. Ny fotoana fanombohana dia faritan'ny SUT sy CKSEL Fuses araka ny voalaza ao “System Clock and Clock Options” ao amin’ny pejy 23.

Raha esorina alohan'ny hifohazan'ny fitaovana ny haavon'ny ambany indrindra amin'ny tsipìka, dia tsy havily any amin'ny zotram-panompoana fampiatoana ny fanatanterahana ny programa fa hitohy amin'ny torolàlana manaraka ny baiko SLEEP.

Fanodinana Pin ny fotoana fiatoana

ExampNy fotoanan'ny fanelanelanana fanovana pin dia aseho ao Sary 9-1.

Fisoratana anarana

MCUCR - MCU Control Register

Ny Register External Interrupt Control A dia misy tsipika fanaraha-maso ho an'ny fanaraha-maso ny fahatapahana.

kely	7	6	5	4	3	2	1	0
0x35	BODS	PUD	SE	SM1	SM0	BODSE	ISC01	ISC00	MCUCR
Mamaky/Manoratra	R	R/W	R/W	R/W	R/W	R	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

Bits 1: 0 - ISC0 [1: 0]: Manapaka ny fifehezana ny fahatsapana 0 Bit 1 sy Bit 0

Ny External Interrupt 0 dia alefa amin'ny pin ivelany INT0 raha toa ka napetraka ny saina SREG I sy ny saron-tava fanelanelanana mifanaraka amin'izany. Ny haavony sy ny sisiny amin'ny pin INT0 ivelany izay manetsika ny fahatapahana dia voafaritra ao Tabilao 9-2. Ny sandan'ny INT0 pin dia sampnitarika alohan'ny hamantarana ny sisiny. Raha voafantina ny fanelanelanana sisiny na toggle dia hiteraka fahatapahana ny pulses maharitra mihoatra ny fe-potoana iray. Tsy azo antoka fa hiteraka fahatapahana ny pulses fohy kokoa. Raha voafantina ny fiatoana ambany dia tsy maintsy tazonina ny ambaratonga ambany mandra-pahavitan'ny toromarika manatanteraka amin'izao fotoana izao mba hiteraka fahatapahana.

Tabilao 9-2. Interrupt 0 Sense Control

ISC01	ISC00	Description
0	0	Ny haavon'ny INT0 ambany dia miteraka fangatahana fahatapahana.
0	1	Izay fiovana lojika amin'ny INT0 dia miteraka fangatahana fiatoana.
1	0	Ny sisiny mianjera amin'ny INT0 dia miteraka fangatahana fahatapahana.
1	1	Ny sisiny miakatra amin'ny INT0 dia miteraka fangatahana fahatapahana.

GIMSK - Registra saron-tava fanelanelanana ankapobeny

kely	7	6	5	4	3	2	1	0
0x3B	–	INT0	PCIe	–	–	–	–	–	GIMSK
Mamaky/Manoratra	R	R/W	R/W	R	R	R	R	R
Sanda voalohany	0	0	0	0	0	0	0	0

Bits 7, 4:0 – Res: Bits voatokana

Ireo bitika ireo dia bitika voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bitika 6 - INT0: Fangatahana fanelanelanana ivelany 0 Enable

Rehefa napetraka ny bit INT0 (iray) ary ny I-bit ao amin'ny Status Register (SREG) dia napetraka (iray), dia alefa ny fanelingelenana pin ivelany. Ny Interrupt Sense Control0 bits 1/0 (ISC01 sy ISC00) ao amin'ny MCU Control Register (MCUCR) dia mamaritra raha mihetsiketsika ny fiatoana ivelany rehefa miakatra sy/na midina ny sisin'ny pin INT0 na ny haavony tsapa. Ny hetsika amin'ny pin dia hiteraka fangatahana fahatapahana na dia INT0 aza no amboarina ho vokatra. Ny fiatoana mifandraika amin'ny External Interrupt Request 0 dia tanterahina amin'ny INT0 Interrupt Vector.

Bit 5 - PCIE: Ampifamadiho ny fanovana ny Pin

Rehefa napetraka ny bit PCIE (iray) ary ny I-bit ao amin'ny Status Register (SREG) dia napetraka (iray), dia alefa ny fanelingelenana fanovana pin. Ny fiovana rehetra amin'ny pin PCINT[5:0] alefa dia hiteraka fahatapahana. Ny fiatoana mifanaraka amin'ny Pin Change Interrupt Request dia tanterahina amin'ny PCI Interrupt Vector. PCINT[5:0] dia alefa tsirairay avy amin'ny PCMSK0 Register.

GIFR - Rejistra sainam-pirenena fanelanelanana ankapobeny

kely	7	6	5	4	3	2	1	0
0x3A	–	INTF0	PCIF	–	–	–	–	–	Fanomezana
Mamaky/Manoratra	R	R/W	R/W	R	R	R	R	R
Sanda voalohany	0	0	0	0	0	0	0	0

Bits 7, 4:0 – Res: Bits voatokana

Ireo bitika ireo dia bitika voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bit 6 – INTF0: Saina fanelanelanana ivelany 0

Rehefa misy fiovaovan'ny sisiny na lojika amin'ny pin INT0 dia miteraka fangatahana fiatoana, dia lasa napetraka (iray) ny INTF0. Raha toa ka napetraka (iray) ny I-bit ao amin'ny SREG sy ny bit INT0 ao amin'ny GIMSK dia hitsambikina mankany amin'ny Vector Interrupt mifanaraka amin'izany ny MCU. Voafafa ny saina rehefa vita ny fanao mahazatra. Raha tsy izany, ny sainam-pirenena dia azo esorina amin'ny fanoratana lozisialy azy. Voafafa foana io saina io rehefa amboarina ho fiatoana ambaratonga ny INT0.

Bit 5 – PCIF: Fanodinana Pin Change Interrupt Flag

Rehefa misy fiovana lojika amin'ny PCINT[5:0] pin dia miteraka fangatahana fiatoana, dia lasa napetraka (iray) ny PCIF. Raha napetraka (iray) ny I-bit ao amin'ny SREG sy ny bit PCIE ao amin'ny GIMSK dia hitsambikina mankany amin'ny Vector Interrupt mifanaraka amin'izany ny MCU. Voafafa ny saina rehefa vita ny fanao mahazatra. Raha tsy izany, ny sainam-pirenena dia azo esorina amin'ny fanoratana lozisialy azy.

PCMSK - Rejistra saron-tava fanovana Pin

kely	7	6	5	4	3	2	1	0
0x15	–	–	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0	PCMSK
Mamaky/Manoratra	R	R	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

Bits 7:6 – Res: Bits voatokana

Ireo bitika ireo dia bitika voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bits 5: 0 - PCINT [5: 0]: Pin Change Enable Mask 5: 0

Ny bit PCINT [5: 0] tsirairay dia misafidy raha alefa amin'ny pin I/O mifanaraka amin'izany ny interrupt change pin. Raha napetraka ny PCINT [5: 0] ary napetraka ny bit PCIE ao amin'ny GIMSK, dia alefa amin'ny pin I/O mifanaraka amin'izany ny fanelanelanana fanovana pin. Raha voafafa ny PCINT[5:0], dia tapaka ny fanelanelanana fanovana pin amin'ny pin I/O mifanaraka aminy.

Ports I/O

Sava lalana

Ny seranana AVR rehetra dia manana fampiasa marina Read-Modify-Write rehefa ampiasaina ho seranana I/O nomerika ankapobeny. Midika izany fa azo ovaina ny lalan'ny pin port iray raha tsy manova tsy nahy ny lalan'ny pin hafa miaraka amin'ny torolàlana SBI sy CBI. Toy izany koa rehefa manova ny soatoavin'ny fiara (raha amboarina ho vokatra) na mamela / manakana ny fanoherana misintona (raha amboarina ho fampidirana). Ny buffer output tsirairay dia manana toetran'ny fiara symmetrika miaraka amin'ny fahaiza-manao avo lenta sy loharano. Ny mpamily pin dia matanjaka tsara mba hitondra mivantana ny fampisehoana LED. Ny seranan-tsambo rehetra dia manana resistors misintona tsirairay azo alaina miaraka amin'ny famatsiana-voltage fanoherana tsy miovaova. Ny pin I/O rehetra dia manana diodes fiarovana amin'ny VCC sy Ground araka ny voalaza ao Sary 10-1. Jereo ny “Ny toetra elektrônika” pejy 161 ho an'ny lisitry ny masontsivana feno.

Sary 10-1. I/O Pin Equivalent Schematic

Ny rejisitra rehetra sy ny references bit ato amin'ity fizarana ity dia voasoratra amin'ny endrika ankapobeny. Ny litera kely “x” dia maneho ny litera fanisana ny seranan-tsambo, ary ny litera kely “n” dia maneho ny isa bit. Na izany aza, rehefa mampiasa ny rejisitra na ny bit mamaritra amin'ny programa iray, dia tsy maintsy ampiasaina ny endrika mazava. Ho an'ny example, PORTB3 ho an'ny bit no. 3 ao amin'ny Port B, voarakitra an-tsoratra amin'ny ankapobeny ho PORTxn. Ny rejisitra I/O ara-batana sy ny toerana bit dia voatanisa ao "Famaritana fisoratana anarana" amin'ny pejy 64.

Toerana adiresy fahatsiarovana I/O telo no atokana ho an'ny seranan-tsambo tsirairay, iray ho an'ny Rejistra Data - PORTx, Rejistra Direction Data - DDRx, ary Pins Port Input - PINx. Ny toerana misy ny Port Input Pins I/O dia vakiana ihany, raha toa ka vakiana/soratana ny Rejistra Data sy ny Rejistra Direction Data. Na izany aza, ny fanoratana lojika iray mankany amin'ny kely ao amin'ny PINx Reg- rej, dia miteraka famadihana ny bitika mifanaraka amin'izany ao amin'ny Data Register. Ho fanampin'izay, ny bitika Pull-up Disable - PUD ao amin'ny MCUCR dia manafoana ny fiasan'ny pull-up ho an'ny pins rehetra amin'ny seranana rehetra rehefa napetraka.

Ny fampiasana ny seranan-tsambo I/O toy ny General Digital I/O dia voalaza ao “Ports as General Digital I/O” pejy 53. Ny ankamaroan'ny port pins dia multiplexed miaraka amin'ny fiasa hafa ho an'ny endri-javatra periferika amin'ny fitaovana. Ny fomba fanelingelenana ny fiasan'ny hafa tsirairay amin'ny pin port dia voalaza ao “Fantson-tseranana hafa” eo amin’ny pejy 57. Jereo ny fizarana môdely tsirairay ho an'ny famaritana feno momba ireo fiasa hafa.

Mariho fa tsy misy fiantraikany amin'ny fampiasana ny tsimatra hafa ao amin'ny seranan-tsambo ho toy ny I/O nomerika ankapobeny ny fampandehanana ny fiasa hafa amin'ny tsimatra sasany.

Seranana toy ny General Digital I/O

Ny seranan-tsambo dia seranan-tsambo I/O bi-directional miaraka amin'ny fisintonana anatiny. Sary 10-2 dia mampiseho famaritana azo ampiasaina amin'ny pin I/O-port iray, antsoina matetika hoe Pxn.

Sary 10-2. General Digital I/O(1)

Fametrahana ny Pin

Ny pin port tsirairay dia misy bits rejisitra telo: DDxn, PORTxn, ary PINxn. Araka ny hita ao amin’ny "Famaritana fisoratana anarana" amin'ny pejy 64, ny bits DDxn dia miditra amin'ny adiresy DDRx I/O, ny bits PORTxn amin'ny adiresy PORTx I/O, ary ny bits PINxn amin'ny adiresy PINx I/O.

Ny bit DDxn ao amin'ny rejisitra DDRx dia misafidy ny lalan'ity pin ity. Raha DDxn no lojika iray nosoratana, Pxn dia namboarina ho tsipika mivoaka. Raha DDxn no soratana lojika zero, ny Pxn dia amboarina ho tsipika fampidirana.

Raha toa ny PORTxn dia lojika iray nosoratana rehefa natsangana ho pin input ny pin, dia alefa ny resistor misintona. Mba hanesorana ny resistor misintona, ny PORTxn dia tsy maintsy soratana amin'ny logic zero na ny pin dia tsy maintsy amboarina ho pin output. Ny tsipìka seranan-tsambo dia lazaina telo rehefa lasa mavitrika ny toe-javatra reset, na dia tsy misy famantaranandro mandeha aza.

Raha ny PORTxn dia lojika iray nosoratana rehefa natsangana ho pin output ny pin, dia avo (iray) ny pin port. Raha PORTxn no voasoratra lojika aotra rehefa ny pin dia voaendrika ho Output Pin, ny seranana Pin dia atosiky ny ambany (zero).

Manova ny Pin

Ny fanoratana lojika amin'ny PINxn dia manova ny sandan'ny PORTxn, tsy miankina amin'ny sandan'ny DDRxn. Mariho fa ny torolalana SBI dia azo ampiasaina hanodinana bit iray amin'ny seranana.

Mifamadika eo anelanelan'ny Input sy Output

Rehefa mifamadika eo anelanelan'ny fanjakana telo ({DDxn, PORTxn} = 0b00) sy ny avoakan'ny vokatra ({DDxn, PORTxn} = 0b11), fanjakana mpanelanelana misy {DDxn, PORTxn} = 0b01) na ambany ny vokatra. ({DDxn, PORTxn} = 0b10) dia tsy maintsy mitranga. Amin'ny ankapobeny dia azo ekena tanteraka ny toetry ny pull-up, satria tsy mahatsikaritra ny fahasamihafana misy eo amin'ny mpamily avo mahery sy ny fisintonana ny tontolo iainana avo lenta. Raha tsy izany no zava-misy, ny bit PUD ao amin'ny MCUCR Register dia azo apetraka mba hanesorana ny pull-up rehetra amin'ny seranana rehetra.

Ny fifandimbiasana eo anelanelan'ny fampidirana miaraka amin'ny pull-up sy ny output ambany dia miteraka olana mitovy. Ny mpampiasa dia tsy maintsy mampiasa ny fanjakana telo ({DDxn, PORTxn} = 0b00) na ny fanjakana avo lenta ({DDxn, PORTxn} = 0b10) ho dingana manelanelana.

Tabilao 10-1 mamintina ireo famantarana mifehy ny sandan'ny pin.

Tabilao 10-1. Port Pin Configurations

DDxn	PORTxn	PUD (ao amin'ny MCUCR)	I/O	Fisintonana	fanehoan-kevitra
0	0	X	fahan'ny	tsy misy	Fanjakana telo (Hi-Z)
0	1	0	fahan'ny	ENY	Pxn no loharanon'izao fotoana izao raha ext. nisintona ambany.
0	1	1	fahan'ny	tsy misy	Fanjakana telo (Hi-Z)
1	0	X	Output	tsy misy	Ambany ny fivoahana
1	1	X	Output	tsy misy	Avo vokatra (Loharano)

Famakiana ny sandan'ny Pin

Tsy miankina amin'ny fametrahana ny Data Direction bit DDxn, ny port pin dia azo vakiana amin'ny alàlan'ny PINxn Register bit. Araka ny hita ao amin’ny Sary 10-2, ny PINxn Register bit sy ny latch teo aloha dia ahitana synchronizer. Ilaina izany mba hialana amin'ny metastability raha miova sanda eo akaikin'ny sisin'ny famantaranandro anatiny ny pin ara-batana, saingy miteraka fahatarana koa izany. Sary 10-3 mampiseho kisarisary momba ny fandrindrana ny fotoana rehefa mamaky ny sandan'ny pin ivelany. Ny fanemorana faratampony sy ambany indrindra amin'ny fampielezana dia lazaina tpd, max ary tpd, min tsirairay avy.

Eritrereto ny vanim-potoanan'ny famantaranandro manomboka fotoana fohy aorian'ny firotsahana voalohany amin'ny famantaranandron'ny rafitra. Mikatona ny fandrika rehefa ambany ny famantaranandro, ary mandeha mangarahara rehefa ambony ny famantaranandro, araka ny asehon'ny faritra misy alokaloka amin'ny famantarana “SYNC LATCH”. Ny sandan'ny famantarana dia mipetaka rehefa mihena ny famantaranandron'ny rafitra. Ampidirina ao amin'ny Rejistra PINxn eo amin'ny sisin'ny famantaranandro tsara manaraka izany. Araka ny asehon'ny zana-tsipìka roa tpd, max ary tpd, min, ny fiovan'ny famantarana tokana amin'ny pin dia hahemotra eo anelanelan'ny ½ sy 1½ vanim-potoana famantaranandro miankina amin'ny fotoanan'ny fanambarana.

Rehefa mamaky indray ny sandan'ny pin nomena rindrambaiko dia tsy maintsy ampidirina ny toromarika nop araka ny voalaza ao Sary 10-4. Ny toromarika mivoaka dia mametraka ny famantarana "SYNC LATCH" eo amin'ny sisiny tsara amin'ny famantaranandro. Amin'ity tranga ity, ny fahatarana tpd amin'ny alàlan'ny synchronizer dia vanim-potoana famantaranandro iray.

Ity kaody manaraka ityample mampiseho ny fomba fametrahana port B pin 0 sy 1 ambony, 2 ary 3 ambany, ary mamaritra ny port pins avy amin'ny 4 ka hatramin'ny 5 ho fampidirana miaraka amin'ny pull-up voatendry ho port pin 4. araka ny efa noresahina teo aloha, misy toromarika nop ahafahana mamaky indray ny sanda nomena vao haingana ho an'ny pin sasany.

Code de Assembly Example(1)

…

; Farito ny fisintonana ary apetraho avo ny vokatra

; Farito ny toromarika ho an'ny seranan-tsambo

ldi r16,(1<<PB4)|(1<<PB1)|(1<<PB0)

ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0)

nivoaka PORTB,r16

DDRB, r17

; Ampidiro ny nop ho an'ny synchronization

tsia

; Vakio ny port pins

amin'ny r16,PINB

…

Fanamarihana: Ho an'ny programa fivoriambe, rejistra vonjimaika roa no ampiasaina mba hampihenana ny fotoana manomboka amin'ny fisintonana dia apetraka amin'ny pin 0, 1 ary 4, mandra-pametraka tsara ny bitika torolalana, mamaritra ny bitika 2 sy 3 ho ambany ary mamaritra ny bitika 0 ary 1 amin'ny maha mpamily avo matanjaka.

C Code Example

tsy misy sonia char i;

…

/* Farito ny fisintonana ary apetraho avo ny vokatra */

/* Farito ny toromarika ho an'ny port pin */ PORTB = (1<

DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0);

/* Ampidiro ny nop ho fampifanarahana*/

_NOP();

/* Vakio ny port pins */ i = PINB;

…

Fampidirana nomerika Enable sy Matory

Araka ny hita ao amin’ny Sary 10-2, ny famantarana fampidirana nomerika dia mety ho clamped amin'ny tany amin'ny fampidirana ny schmitt-trigger. Ny famantarana famantarana SLEEP eo amin'ny sary, dia napetraky ny MCU Sleep Controller amin'ny fomba Power-down mba hisorohana ny fanjifana herinaratra avo lenta raha toa ka tavela mitsingevana ny famantarana fampidirana sasany, na manana haavon'ny famantarana analog akaikin'ny VCC/2.

Ny SLEEP dia nosoloina ho an'ny tsimatra seranan-tsambo navela ho tsimatra fiatoana ivelany. Raha tsy mandeha ny fangatahana fanelingelenana ivelany, dia mavitrika ihany koa ny SLEEP ho an'ireo tsimatra ireo. Ny SLEEP ihany koa dia fehezin'ny fiasa hafa hafa araka ny voalaza ao “Fantson-tseranana hafa” eo amin’ny pejy 57.

Raha misy lojika avo lenta ("iray") eo amin'ny pin interrupt ivelany asynchronous namboarina ho "Interrupt on Rising Edge, Falling Edge, na Any Logic Change on Pin" raha toa ka tsy mandeha ny interrupt externe, ny External Interrupt Flag mifanaraka aminy apetraka rehefa miverina amin'ny mode Sleep voalaza etsy ambony, toy ny clampao anatin'ireo fomba fatoriana ireo dia miteraka ny fanovana lojika nangatahana.

Pins tsy mifandray

Raha tsy ampiasaina ny tsimatra sasany, dia asaina miantoka fa manana ambaratonga voafaritra ireo tsimatra ireo. Na dia kilemaina aza ny ankamaroan'ny fampidirana nomerika amin'ny fomba torimaso lalina araka ny voalaza etsy ambony, dia tokony hialana ny fampidirana mitsingevana mba hampihenana ny fanjifana amin'izao fotoana izao amin'ny maodely hafa rehetra ahafahan'ny fampidirana nomerika (Reset, Active mode ary Idle mode).

Ny fomba tsotra indrindra hiantohana ny haavon'ny tsipìka tsy ampiasaina dia ny mamela ny fisintonana anatiny. Amin'ity tranga ity, ny fisintonana dia ho kilemaina mandritra ny famerenana. Raha zava-dehibe ny fanjifana herinaratra ambany mandritra ny famerenana, dia asaina mampiasa fisintonana ivelany na pulldown. Ny fampifandraisana ireo tsimatra tsy ampiasaina mivantana amin'ny VCC na GND dia tsy soso-kevitra, satria mety hiteraka tondra-drano be loatra izany raha toa ka tsy nahy natsangana ho vokatra ilay pin.

Fampiasa seranan-tsambo hafa

Ny ankamaroan'ny port pin dia manana fiasa hafa ankoatra ny maha I/Os nomerika ankapobeny. Sary 10-5 mampiseho ny fomba fanaraha-maso ny port pin famantarana avy amin'ny notsorina Sary 10-2 azo ovaina amin'ny fampandehanana hafa. Mety tsy ho hita ao amin'ny tsimatra rehetra ny mari-pamantarana ambony, fa ny tarehimarika dia toy ny famaritana ankapobeny azo ampiharina amin'ny tsimatra rehetra ao amin'ny fianakaviana microcontroller AVR.

Tabilao 10-2. Famaritana ankapobe momba ny famantarana manapaka ho an'ny fiasa hafa

Anarana famantarana	Anarana feno	Description
PUOE	Ampifanaraho ny fisintonana Override	Raha apetraka io famantarana io, dia fehezin'ny famantarana PUOV ny fisintonana. Raha voafafa io famantarana io, dia alefa ny fisintonana rehefa {DDxn, PORTxn, PUD} = 0b010.
PUOV	Ny sandan'ny fanonganana misintona	Raha toa ka napetraka ny PUOE, dia alefa/kilemaina ny fisintonana rehefa napetraka/voadio ny PUOV, na inona na inona fipetrahan'ny bits DDxn, PORTxn, ary PUD Register.
DDOE	Alefaso ny fanonganana ny torolalana amin'ny angona	Raha apetraka io famantarana io, dia fehezin'ny famantarana DDOV ny Output Driver Enable. Raha voafafa io famantarana io, ny mpamily Output dia alefa amin'ny DDxn Register bit.
DDOV	Ny sandan'ny fanodinkodinana ny angon-drakitra	Raha toa ka napetraka ny DDOE, dia alefa/efa tsy miasa ny Driver Output rehefa apetraka/voadio ny DDOV, na inona na inona fipetrahan'ny bit DDxn Register.
PVOE	Ampidiro ny sandan'ny seranan-tsambo	Raha apetraka io famantarana io ary alefa ny mpamily Output, dia fehezin'ny famantarana PVOV ny sandan'ny seranana. Raha voafafa ny PVOE, ary alefa ny Driver Output, dia fehezin'ny bit PORTxn Register ny port Value.
PVOV	Ny sandan'ny seranan-tsambo dia manafoana ny sanda	Raha apetraka ny PVOE, dia apetraka amin'ny PVOV ny sandan'ny seranana, na inona na inona fipetrahan'ny bits Register PORTxn.
PTOE	Port Toggle Override Enable	Raha apetraka ny PTOE dia mivadika ny bitin'ny Register PORTxn.
DIEOE	Ampidiro nomerika Enable Override Enable	Raha apetraka io bit io, dia fehezin'ny famantarana DIEOV ny Digital Input Enable. Raha voafafa io famantarana io, ny Digital Input Enable dia voafaritry ny fanjakana MCU (mode mahazatra, fomba torimaso).
DIEOV	Ampidiro nomerika Enable Override Value	Raha toa ka napetraka ny DIEOE, dia alefa/voavaha ny Digital Input rehefa apetraka/voadio ny DIEOV, na inona na inona toetry ny MCU (fomba mahazatra, fomba torimaso).
DI	Fampidirana nomerika	Ity no Digital Input ho an'ny fiasa hafa. Ao amin'ny sary, ny famantarana dia mifandray amin'ny famoahana ny schmitt-trigger fa alohan'ny synchronizer. Raha tsy ny fampidirana nomerika no ampiasaina ho loharanon'ny famantaranandro, dia hampiasa ny synchronizer azy manokana ny môdô miaraka amin'ny fiasa hafa.
AIO	Analog Input/Output	Ity ny Analog Input/Output mankany/avy amin'ny fiasa hafa. Ny famantarana dia mifandray mivantana amin'ny pad, ary azo ampiasaina amin'ny lafiny roa.

Ireto fizarana manaraka ireto dia mamaritra fohy ny fiasa hafa ho an'ny seranana tsirairay, ary mampifandray ireo famantarana manapaka amin'ny fiasa hafa. Jereo ny famariparitana fiasa hafa raha mila fanazavana fanampiny.

Fampiasa hafa amin'ny Port B

Ny pins Port B miaraka amin'ny fiasa hafa dia aseho ao Tabilao 10-3.

Tabilao 10-3. Port B Pins Alternate Functions

Port Pin	Fampiasa hafa
PB5	RESET: Reset Pin dW: debugWIRE I/O ADC0: ADC Input Channel 0 PCINT5: Pin Change Interrupt, Loharano 5
PB4	XTAL2: Famoahana Oscillator kristaly CLKO: Famoahana famantaranandro rafitra ADC2: Fantsona Ampidirana ADC 2 OC1B: Timer/Counter1 Ampitahao amin'ny lalao B Output PCINT4: Fiatoana fanovana Pin 0, Loharano 4
PB3	XTAL1: Fampidirana Oscillator kristaly CLKI: Fampidirana famantaranandro ivelany ADC3: Fantsona ADC 3 OC1B: Timer Complementary/Counter1 Ampitahao amin'ny lalao B Output PCINT3: Fiatoana fanovana Pin 0, Loharano 3
PB2	SCK: Fampidirana famantaranandro Serial ADC1: Fantsona Ampidirana ADC 1 T0: Famantaranandro/Counter0 Loharanon'ny famantaranandro USCK: USI Clock (Tree Wire Mode) SCL : USI Clock (Two Wire Mode) INT0: External interrupt 0 Input PCINT2: Pin Change interrupt 0, Source 2
PB1	MISO: SPI Master Data Input / Slave Data Output AIN1: Analog Comparator, Negative Input OC0B: Timer/Counter0 Ampitahao ny Match B Output OC1A: Timer/Counter1 Ampitahao ny Match A Output DO: USI Data Output (Three Wire Mode) PCINT1: Pin Change Interrupt 0, Loharano 1
PB0	MOSI:: SPI Master Data Output / Slave Data Input AIN0: Analog Comparator, Positive Input OC0A: Timer/Counter0 Ampitahao amin'ny vokatra A OC1A: Timer Complementary/Counter1 Compare Match A Output DI: USI Data Input (Tree Wire Mode) SDA: USI Data Input (Roa Wire Mode) AREF: External Analog Reference PCINT0: Pin Change Interrupt 0, Source 0

Port B, Bit 5 – RESET/dW/ADC0/PCINT5

RESET: Ny fampidirana External Reset dia ambany ary alefa amin'ny alàlan'ny fanalana programa (“1”) ny RSTDISBL Fuse. Mihetsika ny Pullup ary ny mpamily mivoaka sy ny fampidirana nomerika dia nesorina rehefa ampiasaina ho pin RESET ny pin.

dW: Rehefa voaprograma ny Fuse debugWIRE Enable (DWEN) ary tsy voarindra ny bits Lock, dia alefa ny rafitra debugWIRE ao anatin'ny fitaovana kendrena. Ny pin port RESET dia namboarina ho tariby-AND (open-drain) bi-directional I/O pin miaraka amin'ny pull-up afaka ary lasa vavahadin'ny fifandraisana eo amin'ny kendrena sy ny emulator.

ADC0: Analog to Digital Converter, Channel 0.

PCINT5: Pin Change Interrupt source 5.

Port B, Bit 4 – XTAL2/CLKO/ADC2/OC1B/PCINT4

XTAL2: Chip Clock Oscillator pin 2. Ampiasaina ho famantaranandro ho an'ny loharanon'ny famantaranandro rehetra afa-tsy RC Oscillator calibrateble anatiny sy famantaranandro ivelany. Rehefa ampiasaina ho pin famantaranandro dia tsy azo ampiasaina ho pin I/O ny pin. Rehefa mampiasa RC Oscillator anatiny calibratable na famantaranandro ivelany ho loharanon'ny famantaranandro Chip, ny PB4 dia toy ny pin I/O mahazatra.

CLKO: Ny famantaranandro rafitra nozaraina dia azo avoaka amin'ny pin PB4. Ny famantaranandron'ny rafitra nozaraina dia hivoaka raha toa ka voarindra ny CKOUT Fuse, na inona na inona toe-javatra PORTB4 sy DDB4. Hivoaka koa izany mandritra ny famerenana.

ADC2: Analog to Digital Converter, Channel 2.

OC1B: Output Compare Match Output: Ny PB4 pin dia azo ampiasaina ho toy ny vokatra ivelany ho an'ny Timer/Counter1 Compare Match B rehefa amboarina ho vokatra (DDB4 set). Ny pin OC1B ihany koa dia ny pin output ho an'ny fiasan'ny fameram-potoana PWM.

PCINT4: Pin Change Interrupt source 4.

Port B, Bit 3 – XTAL1/CLKI/ADC3/OC1B/PCINT3

XTAL1: Chip Clock Oscillator pin 1. Ampiasaina amin'ny loharanon'ny famantaranandro chip rehetra afa-tsy ny oscillator RC calibrateble anatiny. Rehefa ampiasaina ho pin famantaranandro dia tsy azo ampiasaina ho pin I/O ny pin.

CLKI: Fampidirana famantaranandro avy amin'ny loharano famantaranandro ivelany, jereo “Famantaranandro ivelany” pejy 26.

ADC3: Analog to Digital Converter, Channel 3.

OC1B: Output inverted Compare Match Output: Ny pin PB3 dia azo ampiasaina ho toy ny vokatra ivelany ho an'ny Timer/Counter1 Compare Match B rehefa amboarina ho vokatra (Set DDB3). Ny pin OC1B ihany koa ny tsimatra mivoaka mivadika ho an'ny fiasan'ny fameram-potoana PWM.

PCINT3: Pin Change Interrupt source 3.

Port B, Bit 2 – SCK/ADC1/T0/USCK/SCL/INT0/PCINT2

SCK: Famantaranandro Master Output, pin fampidirana famantaranandro Slave ho an'ny fantsona SPI. Rehefa alefa amin'ny maha Andevo ny SPI dia amboarina ho fampidirana ity pin ity na inona na inona toeran'ny DDB2. Rehefa avela ho Mpitarika ny SPI, dia fehezin'ny DDPB2 ny torolalan'ny angona an'ity pin ity. Rehefa noteren'ny SPI ho fampidirana ny pin, dia mbola azo fehezin'ny bit PORTB2 ny fisintonana.

ADC1: Analog to Digital Converter, Channel 1.

T0: Loharanon'ny mpanotrona Timer/Counter0.

USCK: Famantaranandron'ny Interface Serial Universal mode telo tariby.

SCL: Famantaranandro Serial mode tariby roa ho an'ny fomba tariby roa USI.

INT0: Loharano fanelanelanana ivelany 0.

PCINT2: Pin Change Interrupt source 2.

Port B, Bit 1 – MISO/AIN1/OC0B/OC1A/DO/PCINT1

MISO: Fampidirana Master Data, pin Output Slave Data ho an'ny fantsona SPI. Rehefa avela ho Master ny SPI, dia amboarina ho fampidirana ity pin ity na inona na inona toeran'ny DDB1. Rehefa avela ho andevo ny SPI, dia fehezin'ny DDB1 ny torolalan'ny angon-drakitra amin'ity pin ity. Rehefa noteren'ny SPI ho fampidirana ny pin, dia mbola azo fehezin'ny bit PORTB1 ny fisintonana.

AIN1: Analog Comparator Negative Input. Ampifanaraho amin'ny fidirana amin'ny alàlan'ny fisintonana anatiny ny pin-pin mba hisorohana ny fiasan'ny seranan-tsambo nomerika tsy hanelingelina ny fiasan'ny Analog Comparator.

OC0B: Output Compare Match Output. Ny pin PB1 dia azo ampiasaina ho toy ny vokatra ivelany ho an'ny Timer/Counter0 Compare Match B. Ny pin PB1 dia tsy maintsy amboarina ho vokatra (DDB1 set (iray)) mba hanompoana an'io asa io. Ny pin OC0B ihany koa no pin ho an'ny fiasan'ny fameram-potoana PWM.

OC1A: Output Compare Match Output: Ny PB1 pin dia azo ampiasaina ho toy ny vokatra ivelany ho an'ny Timer/Counter1 Compare Match B rehefa amboarina ho vokatra (DDB1 set). Ny pin OC1A ihany koa no pin ho an'ny fiasan'ny fameram-potoana PWM.

ATAO: Famoahana angon-drakitra an-tariby manerantany amin'ny alàlan'ny tariby telo. Fomba tariby telo Ny famoahana angon-drakitra dia manafoana ny sandan'ny PORTB1 ary entina mankany amin'ny seranan-tsambo rehefa napetraka (iray). Ny PORTB1 dia mbola mamela ny fisintonana, raha ampidirina ny torolàlana ary napetraka ny PORTB1 (iray).

PCINT1: Pin Change Interrupt source 1.

Port B, Bit 0 – MOSI/AIN0/OC0A/OC1A/DI/SDA/AREF/PCINT0

MOSI: SPI Master Data Output, Slave Data input ho an'ny SPI channel. Rehefa alefa amin'ny maha Andevo ny SPI dia amboarina ho fampidirana ity pin ity na inona na inona toeran'ny DDB0. Rehefa avela ho Master ny SPI, dia fehezin'ny DDB0 ny torolalan'ny data amin'ity pin ity. Rehefa noteren'ny SPI ho fampidirana ny pin, dia mbola azo fehezin'ny bit PORTB0 ny fisintonana.

AIN0: Analog Comparator Positive Input. Ampifanaraho amin'ny fidirana amin'ny alàlan'ny fisintonana anatiny ny pin-pin mba hisorohana ny fiasan'ny seranan-tsambo nomerika tsy hanelingelina ny fiasan'ny Analog Comparator.

OC0A: Output Compare Match Output. Ny pin PB0 dia afaka miasa ho toy ny vokatra ivelany ho an'ny Timer/Counter0 Compare Match A rehefa namboarina ho output (DDB0 set (iray)). Ny pin OC0A ihany koa ny pin output ho an'ny fiasan'ny fameram-potoana PWM.

OC1A: Output inverted Compare Match Output: Ny PB0 pin dia azo ampiasaina ho toy ny vokatra ivelany ho an'ny Timer/Counter1 Compare Match B rehefa amboarina ho vokatra (DDB0 set). Ny pin OC1A ihany koa ny tsimatra mivoaka mivadika ho an'ny fiasan'ny fameram-potoana PWM.

SDA: angon-drakitra an-tariby an-tariby roa.

AREF: Reference Analog External ho an'ny ADC. Ny mpamily pullup sy output dia kilemaina amin'ny PB0 rehefa ampiasaina ho reference ivelany na Voltage Reference miaraka amin'ny capacitor ivelany amin'ny pin AREF.

DI: Fampidirana data amin'ny fomba tariby telo USI. Ny fomba tariby telo USI dia tsy manafoana ny fiasan'ny seranan-tsambo mahazatra, noho izany dia tsy maintsy amboarina ho fampidirana ho an'ny asa DI.

PCINT0: Pin Change Interrupt source 0.

Tabilao 10-4 SY Tabilao 10-5 Ampifandraiso amin'ireo famantarana manapaka hita ao amin'ny Port B ny fiasa hafa Sary 10-5 eo amin'ny pejy 58.

Tabilao 10-4. Famantarana manapaka ho an'ny fiasa hafa amin'ny PB[5:3]

Anarana famantarana	PB5/RESET/ ADC0/PCINT5	PB4/ADC2/XTAL2/ OC1B/PCINT4	PB3/ADC3/XTAL1/ OC1B/PCINT3
PUOE	RSTDISBL(1) • DWEN(1)	0	0
PUOV	1	0	0
DDOE	RSTDISBL(1) • DWEN(1)	0	0
DDOV	debugWire Transmit	0	0
PVOE	0	OC1B Enable	OC1B Enable
PVOV	0	OC1B	OC1B
PTOE	0	0	0
DIEOE	RSTDISBL(1) + (PCINT5 • PCIE + ADC0D)	PCINT4 • PCIE + ADC2D	PCINT3 • PCIE + ADC3D
DIEOV	ADC0D	ADC2D	ADC3D
DI	Ampahany PCINT5	Ampahany PCINT4	Ampahany PCINT3
AIO	RESET Input, ADC0 Input	Vidin'ny ADC2	Vidin'ny ADC3

Fanamarihana: rehefa "0" ny Fuse (voarindra).

Tabilao 10-5. Famantarana manapaka ho an'ny fiasa hafa amin'ny PB[2:0]

Anarana famantarana	PB2/SCK/ADC1/T0/ USCK/SCL/INT0/PCINT2	PB1/MISO/DO/AIN1/ OC1A/OC0B/PCINT1	PB0/MOSI/DI/SDA/AIN0/AR EF/OC1A/OC0A/ PCINT0
PUOE	USI_TWO_WIRE	0	USI_TWO_WIRE
PUOV	0	0	0
DDOE	USI_TWO_WIRE	0	USI_TWO_WIRE
DDOV	(USI_SCL_HOLD + PORTB2) • DDB2	0	(SDA + PORTB0) • DDB0
PVOE	USI_TWO_WIRE • DDB2	OC0B Enable + OC1A Enable + USI_THREE_WIRE	OC0A Enable + OC1A Enable + (USI_TWO_WIRE DDB0)
PVOV	0	OC0B + OC1A + DO	OC0A + OC1A
PTOE	USITC	0	0
DIEOE	PCINT2 • PCIE + ADC1D + USISIE	PCINT1 • PCIE + AIN1D	PCINT0 • PCIE + AIN0D + USISIE
DIEOV	ADC1D	AIN1D	AIN0D
DI	T0/USCK/SCL/INT0/ Ampahany PCINT2	Ampahany PCINT1	DI/SDA/PCINT0
AIO	Vidin'ny ADC1	Analog Comparator Negative Input	Analog Comparator Positive Input

Fisoratana anarana

MCUCR - MCU Control Register

kely	7	6	5	4	3	2	1	0
0x35	BODS	PUD	SE	SM1	SM0	BODSE	ISC01	ISC00	MCUCR
Mamaky/Manoratra	R	R/W	R/W	R/W	R/W	R	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

Bit 6 - PUD: Misintona misintona

Rehefa soratana amin'ny iray ity bit ity, dia kilemaina ny fisintonana ao amin'ny seranan-tsambo I/O na dia namboarina aza ny rejisitra DDxn sy PORTxn mba ahafahana misintona ({DDxn, PORTxn} = 0b01). JEREO NY “Fanamboarana ny Pin” eo amin’ny pejy 54 raha mila fanazavana fanampiny momba ity endri-javatra ity.

PORTB - Port B Data Register

kely	7	6	5	4	3	2	1	0
0x18	–	–	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	PORTB
Mamaky/Manoratra	R	R	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

DDRB - Port B Data Direction Register

kely	7	6	5	4	3	2	1	0
0x17	–	–	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	DDRB
Mamaky/Manoratra	R	R	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	0	0	0	0	0	0	0	0

PINB - Adiresin'ny Port B Input Pins

kely	7	6	5	4	3	2	1	0
0x16	–	–	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	PINB
Mamaky/Manoratra	R	R	R/W	R/W	R/W	R/W	R/W	R/W
Sanda voalohany	0	0	N / A	N / A	N / A	N / A	N / A	N / A

8-bit Timer/Counter0 miaraka amin'ny PWM

Toetoetra

Vokany tsy miankina roa mampitaha

Rejistra fampitahana ny Output Buffered roa

Famaritana fameram-potoana amin'ny Compare Match (Reload Auto)

Tsy misy Glitch, Phase Correct Pulse Width Modulator (PWM)

Vanim-potoana PWM miovaova

Generator matetika

Loharano tsy miankina telo (TOV0, OCF0A, ary OCF0B)

TAPITRAview

Timer/Counter0 dia tanjona ankapobeny 8-bit Timer/Counter module, miaraka amin'ny Output Compare Units tsy miankina roa, ary miaraka amin'ny fanohanan'ny PWM. Izy io dia mamela ny fandaharam-potoanan'ny fanatanterahana ny fandaharana (fitantanana hetsika) sy ny famokarana onja.

Ny kisary sakana tsotsotra amin'ny Timer/Counter 8-bit dia aseho ao Sary 11-1. Raha ny tena fametrahana ny I/O pins dia jereo ny “Pinout ATtiny25/45/85” eo amin’ny pejy 2. Ny rejisitra I/O azo idirana amin'ny CPU, ao anatin'izany ny bits I/O sy ny pin I/O, dia aseho amin'ny bold. Ny rejisitra I/O manokana momba ny fitaovana sy ny toerana bit dia voatanisa ao amin'ny “Famaritana momba ny fisoratana anarana” ao amin’ny pejy 77.

Ny Timer/Counter (TCNT0) sy ny Output Compare Registers (OCR0A sy OCR0B) dia rejisitra 8-bit. Fangatahana fiatoana (nohafohezina ho Int.Req. eo amin'ny sary) dia hita avokoa ao amin'ny Registrian'ny Timer Interrupt Flag (TIFR). Ny fahatapahan-jiro rehetra dia saron-tava tsirairay miaraka amin'ny rejisitra saron-tava Timer Interrupt Mask (TIMSK). Ny TIFR sy ny TIMSK dia tsy aseho amin'ny sary.

Ny Timer/Counter dia azo asiana famantaranandro anatiny, amin'ny alàlan'ny prescaler, na amin'ny loharano famantaranandro ivelany amin'ny pin T0. Ny Clock Select logic block dia mifehy ny loharanon'ny famantaranandro sy ny sisiny ampiasain'ny Timer/Counter mba hampitomboana (na hampihenana) ny sandany. Tsy miasa ny Timer/Counter rehefa tsy misy loharanon'ny famantaranandro voafantina. Ny vokatra avy amin'ny lojika Clock Select dia antsoina hoe famantaranandro fameram-potoana (clkT0).

Ny rejisitra fampitahana Output roa buffered (OCR0A sy OCR0B) dia ampitahaina amin'ny sandan'ny Timer/Counter amin'ny fotoana rehetra. Ny vokatry ny fampitahana dia azo ampiasaina amin'ny Waveform Generator mba hamokatra PWM na vokatra hafa matetika amin'ny Output Compare pins (OC0A sy OC0B). Jereo ny “Output Compare Unit” ao amin'ny pejy 69. ho an'ny antsipiriany. Ny hetsika Compare Match dia hametraka ny Comppare Flag (OCF0A na OCF0B) izay azo ampiasaina hamoronana fangatahana fampitahana Output Compare.

Famaritana

Maro ny rejisitra sy ny references bit amin'ity fizarana ity dia nosoratana amin'ny endrika ankapobeny. Ny litera kely “n” dia manolo ny laharana Timer/Counter, amin'ity tranga ity 0. Ny litera kely “x” dia misolo ny Output Compare Unit, amin'ity tranga ity Ampitahao ny Unit A na Compare Unit B. Na izany aza, rehefa mampiasa ny rejisitra na ny bit dia mamaritra Amin'ny programa iray dia tsy maintsy ampiasaina ny endrika mazava, izany hoe, TCNT0 amin'ny fidirana amin'ny sandan'ny Timer/Counter0 sy ny sisa.

Ny famaritana ao amin'ny Tabilao 11-1 dia ampiasaina betsaka koa manerana ny antontan-taratasy.

Tabilao 11-1. Famaritana

foana	Description
ambany	Tonga any ambany ny kaontera rehefa lasa 0x00
MAX	Ny kaontera dia mahatratra ny MAXimum rehefa lasa 0xFF (decimal 255)
TOP	Tonga eo amin'ny TOP ny kaontera rehefa mitovy amin'ny sanda ambony indrindra amin'ny filaharan'ny fanisana. Ny sanda TOP dia azo omena ny sanda raikitra 0xFF (MAX) na ny sanda voatahiry ao amin'ny Register OCR0A. Ny asa dia miankina amin'ny fomba fiasa

Timer/Counter Prescaler sy Loharano famantaranandro

Ny Timer/Counter dia azo fehezina amin'ny loharanon'ny famantaranandro anatiny na ivelany. Ny loharanon'ny famantaranandro dia voafantina amin'ny lojika Clock Select izay fehezin'ny Clock Select (c) bits hita ao amin'ny Timer/Counter0 Control Register (TCCR0B).

Loharano famantaranandro anatiny miaraka amin'ny Prescaler

Ny Timer/Counter0 dia azo fehezina mivantana amin'ny famantaranandron'ny rafitra (amin'ny fametrahana ny CS0[2:0] = 1). Izany dia manome ny fampandehanana haingana indrindra, miaraka amin'ny fameram-potoana ambony indrindra/famerenan'ny famantaranandro mitovy amin'ny famantaran'ny rafitra (fCLK_I/O). Raha tsy izany, ny iray amin'ireo paompy efatra avy amin'ny prescaler dia azo ampiasaina ho loharanon'ny famantaranandro. Ny famantaranandro prescaled dia manana matetika ny iray

Prescaler Reset

Ny prescaler dia mandeha maimaim-poana, izany hoe miasa tsy miankina amin'ny lojika Clock Select an'ny Timer/Counter0. Koa satria tsy misy fiantraikany amin'ny famantaran'ny famantaranandron'ny fameram-potoana/kaotera ilay prescaler, dia hisy fiantraikany amin'ny toe-javatra misy ny famantaranandro efa voafantina ny toetry ny prescaler. Ex irayampNy artifact amin'ny prescaling dia rehefa alefa ny fameram-potoana/counter ary voafatotry ny prescaler (6 > CS0[2:0] > 1). Ny isan'ny tsingerin'ny famantaranandron'ny rafitra manomboka amin'ny fotoana ahafahan'ny fameram-potoana mankany amin'ny fanisana voalohany dia mety ho avy amin'ny tsingerin'ny famantaranandron'ny rafitra 1 ka hatramin'ny N+1, izay N mitovy amin'ny mpizara prescaler (8, 64, 256, na 1024).

Azo atao ny mampiasa ny Prescaler Reset amin'ny fampifanarahana ny Timer/Counter amin'ny famonoana programa.

Loharano famantaranandro ivelany

Loharanon'ny famantaranandro ivelany ampiharina amin'ny pin T0 dia azo ampiasaina ho famantaranandro/famantaranandro (clkT0). Ny pin T0 dia sampnitarika indray mandeha isaky ny tsingerin'ny famantaranandro rafitra amin'ny alalan'ny pin synchronization lojika. Ny synchronized (sampled) dia alefa ny signal

amin'ny alàlan'ny detector sisiny. Sary 11-2 dia mampiseho kisary sakana mitovy amin'ny fiasan'ny T0 synchronization sy lojika mpitsikilo sisiny. Ny rejisitra dia famantaranandro eo amin'ny sisiny tsara amin'ny famantaranandro rafitra anatiny (clkI/O). Mangarahara ny latch amin'ny vanim-potoana ambony amin'ny famantaranandron'ny rafitra anatiny.

Mamokatra pulse clkT0 iray ho an'ny sisiny tsara (CS0[2:0] = 7) na ratsy (CS0[2:0] = 6) ny sisiny hitany ny sisiny.

Ny rejistra OCR0x dia amboarina indroa rehefa mampiasa ny maodely Pulse Width Modulation (PWM). Ho an'ny fomba fiasa ara-dalàna sy mazava amin'ny fampitahana (CTC), dia tsy mandeha ny buffering roa. Ny buffering indroa dia mampifanaraka ny fanavaozana ny OCR0x Compare Registers amin'ny ambony na ambany amin'ny filaharan'ny fanisana. Ny fampifanarahana dia manakana ny fisian'ny pulses PWM hafahafa tsy misy symmetrika, ka mahatonga ny famoahana tsy misy glitch.

Ny fidirana OCR0x Register dia mety ho sarotra, saingy tsy izany no izy. Rehefa alefa ny buffering indroa, ny CPU dia afaka miditra amin'ny OCR0x Buffer Register, ary raha toa ka tsy kilema ny buffering roa dia hiditra mivantana amin'ny OCR0x ny CPU.

Force Output Compare

Amin'ny maodely famokarana onjam-peo tsy PWM, ny famoahana lalao an'ny comparator dia azo terena amin'ny fanoratana iray amin'ny bit Force Output Compare (FOC0x). Ny Forcing Compare Match dia tsy hametraka ny Flag OCF0x na hamerina / hanadio ny fameram-potoana, fa ny pin OC0x dia havaozina toy ny hoe tena nisy ny Compare Match (ny COM0x [1: 0] bits dia mamaritra raha napetraka ny pin OC0x, voafafa. na mihodina).

Ampitahao ny fanakanana lalao nataon'i TCNT0 Write

Ny asa fanoratana CPU rehetra ao amin'ny Register TCNT0 dia hanakana ny Compare Match izay mitranga amin'ny tsingerin'ny famantaranandro manaraka, na dia mijanona aza ny fameram-potoana. Ity endri-javatra ity dia ahafahan'ny OCR0x natomboka amin'ny sanda mitovy amin'ny TCNT0 nefa tsy miteraka fahatapahana rehefa mandeha ny famantaranandro Timer/Counter.

Mampiasa ny Output Compare Unit

Satria ny fanoratana TCNT0 amin'ny fomba fiasa rehetra dia hanakana ny Compare Matches rehetra amin'ny tsingerin'ny famantaranandro famantaranandro iray, misy ny loza ateraky ny fanovana TCNT0 rehefa mampiasa ny Output Compare Unit, tsy miankina na mandeha na tsia ny Timer/Counter. Raha mitovy amin'ny sanda OCR0x ny sanda voasoratra amin'ny TCNT0, dia tsy hita ny fampitahana Match, ka miteraka onjam-peo diso. Toy izany koa, aza soratana ny sandan'ny TCNT0 mitovy amin'ny BOTTOM rehefa midina ny kaontera.

Ny fametrahana ny OC0x dia tokony hatao alohan'ny hametrahana ny Registra Direction Data ho an'ny port pin ho mivoaka. Ny fomba tsotra indrindra amin'ny fametrahana ny sanda OC0x dia ny fampiasana ny Force Output Compare (FOC0x) strobe bits amin'ny fomba mahazatra. Ny rejistra OC0x dia mitazona ny sandany na dia miova eo anelanelan'ny maody Waveform Generation aza.

Tandremo fa ny bits COM0x[1:0] dia tsy misy buffered roa miaraka amin'ny sanda fampitahana. Ny fanovana ny bits COM0x[1:0] dia hanan-kery avy hatrany.

Ampitahao ny tarika Output Match

Ny bits Compare Output (COM0x[1:0]) dia manana fiasa roa. Ny Waveform Generator dia mampiasa ny bits COM0x[1:0] hamaritana ny toetry ny Output Compare (OC0x) amin'ny Compare Match manaraka. Ary koa, ny bits COM0x[1:0] dia mifehy ny loharano OC0x pin. Sary 11-6 dia mampiseho schematic notsorina ny lojika voakasiky ny COM0x[1:0] bit setting. Ny rejistra I/O, ny bits I/O ary ny pin I/O amin'ny sary dia aseho amin'ny bold. Ny ampahany amin'ny I/O Port Control Registers (DDR sy PORT) ihany no misy fiantraikany amin'ny bits COM0x[1:0] no aseho. Raha miresaka momba ny fanjakana OC0x, ny reference dia ho an'ny OC0x Register anatiny, fa tsy ny pin OC0x. Raha misy famerenana ny rafitra dia averina amin'ny "0" ny OC0x Register.

Rehefa mifandray amin'ny pin I/O ny OC0A/OC0B, dia miankina amin'ny toeran'ny bit WGM0[1:0] ny fiasan'ny bits COM0A[1:0]/COM0B[2:0]. Tabilao 11-2 mampiseho ny COM0x[1:0] bit functionality rehefa ny WGM0[2:0] bits dia napetraka amin'ny fomba mahazatra na CTC (tsy PWM).

Tabilao 11-2. Ampitahao ny Output Mode, non-PWM Mode

COM0A1 COM0B1	COM0A0 COM0B0	Description
0	0	Fampandehanana seranan-tsambo mahazatra, tapaka ny OC0A/OC0B.
0	1	Toggle OC0A/OC0B amin'ny Compare Match
1	0	Hazavao ny OC0A/OC0B amin'ny Compare Match
1	1	Mametraha OC0A/OC0B amin'ny Compare Match

Tabilao 11-3 mampiseho ny fampiasa bitika COM0x[1:0] rehefa apetraka amin'ny fomba PWM haingana ny bitika WGM0[2:0].

Tabilao 11-3. Ampitahao ny Output Mode, Fast PWM Mode(1)

COM0A1 COM0B1	COM0A0 COM0B0	Description
0	0	Fampandehanana seranan-tsambo mahazatra, tapaka ny OC0A/OC0B.
0	1	Reserved
1	0	Hazavao ny OC0A/OC0B amin'ny Compare Match, apetraho eo ambany ny OC0A/OC0B (mode tsy mivadika)
1	1	Mametraha OC0A/OC0B amin'ny Compare Match, mazava OC0A/OC0B ao ambany (fomba fanodina)

Fanamarihana: Misy tranga manokana mitranga rehefa OCR0A na OCR0B mitovy TOP ary COM0A1/COM0B1 napetraka. Amin'ity tranga ity, tsy raharahaina ny fampitahana lalao, fa ny napetraka na mazava dia atao ao ambany. JEREO NY “Fast PWM Mode” ao amin'ny pejy 73 raha mila fanazavana fanampiny.

Tabilao 11-4 dia mampiseho ny COM0x[1:0] bit functionality rehefa ny WGM0 [2:0] bits dia napetraka amin'ny dingana PWM fomba marina.

Tabilao 11-4. Ampitahao ny Output Mode, Phase Correct PWM Mode(1)

COM0A1 COM0B1	COM0A0 COM0B0	Description
0	0	Fampandehanana seranan-tsambo mahazatra, tapaka ny OC0A/OC0B.
0	1	Reserved
1	0	Hazavao ny OC0A/OC0B amin'ny Compare Match rehefa miakatra ny isa. Asio OC0A/OC0B amin'ny Compare Match rehefa midina.
1	1	Apetraho amin'ny Compare Match ny OC0A/OC0B rehefa manisa. Hazavao ny OC0A/OC0B amin'ny Compare Match rehefa midina.

Fanamarihana: 1. Misy tranga manokana mitranga rehefa OCR0A na OCR0B mitovy TOP sy COM0A1/COM0B1 napetraka. Amin'ity tranga ity, ny Compare Match dia tsy raharahaina, fa ny napetraka na mazava dia atao amin'ny TOP. JEREO NY “Phase Correct PWM Mode” ao amin'ny pejy 74 raha mila fanazavana fanampiny.

Bits 3:2 – Res: Bits voatokana

Ireo bitika ireo dia bitika voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bits 1:0 – WGM0[1:0]: Fomba famokarana onjam-peo

Miaraka amin'ny bit WGM02 hita ao amin'ny Register TCCR0B, ireo bitika ireo dia mifehy ny filaharan'ny fanisana ny kaontera, ny loharanon'ny sanda ambony indrindra (TOP), ary ny karazana famokarana onjam-peo ampiasaina, jereo Tabilao 11-5. Ny fomba fampandehanana tohanan'ny tarika Timer/Counter dia: Mode Normal (counter), Clear Timer on Compare Match (CTC), ary karazana Pulse Width Modulation (PWM) roa (jereo "Mode de operation" eo amin’ny pejy faha-71).

Tabilao 11-5. Famaritana kely momba ny fomba famokarana onja

Mode	WGM 02	WGM 01	WGM 00	Timer/Counter fomba fiasa	TOP	Fanavaozana ny OCRx amin'ny	Apetraka ny saina TOV
0	0	0	0	ara-dalàna	0xFF	avy hatrany	MAX(1)
1	0	0	1	PWM, Phase Correct	0xFF	TOP	ambany(2)
2	0	1	0	CTC	OCRA	avy hatrany	MAX(1)
3	0	1	1	PWM haingana	0xFF	ambany(2)	MAX(1)
4	1	0	0	Reserved	–	–	–
5	1	0	1	PWM, Phase Correct	OCRA	TOP	ambany(2)
6	1	1	0	Reserved	–	–	–
7	1	1	1	PWM haingana	OCRA	ambany(2)	TOP

Bit 7 – FOC0A: Fampitandremana ny Output Force A

Ny bit FOC0A dia mavitrika ihany rehefa mamaritra ny fomba tsy PWM ny bits WGM.

Na izany aza, mba hahazoana antoka fa mifanaraka amin'ny fitaovana ho avy, ity bit ity dia tsy maintsy apetraka amin'ny aotra rehefa voasoratra ny TCCR0B rehefa miasa amin'ny fomba PWM. Rehefa manoratra lojika iray amin'ny bit FOC0A, ny Compare Match avy hatrany dia voatery ao amin'ny tarika Waveform Generation. Ny famoahana OC0A dia ovaina araka ny COM0A [1: 0] bits. Mariho fa ny bit FOC0A dia ampiharina toy ny strobe. Noho izany dia ny sanda misy ao amin'ny bits COM0A[1:0] no mamaritra ny vokatry ny fampitahana an-tery.

Ny strobe FOC0A dia tsy hiteraka fahatapahana, ary tsy hanala ny fameram-potoana amin'ny fomba CTC amin'ny fampiasana OCR0A ho TOP. Ny bit FOC0A dia vakiana ho aotra foana.

Bit 6 – FOC0B: Fampitandremana ny Output Force B

Ny bit FOC0B dia mavitrika ihany rehefa ny bits WGM dia mamaritra ny fomba tsy PWM.

Na izany aza, mba hahazoana antoka fa mifanaraka amin'ny fitaovana ho avy, ity bit ity dia tsy maintsy apetraka amin'ny aotra rehefa voasoratra ny TCCR0B rehefa miasa amin'ny fomba PWM. Rehefa manoratra lojika amin'ny bit FOC0B, dia voatery ny Compare Match avy hatrany amin'ny tarika Waveform Generation. Ny vokatra OC0B dia ovaina araka ny COM0B[1:0] bits. Mariho fa ny bit FOC0B dia ampiharina toy ny strobe. Noho izany dia ny sanda misy ao amin'ny bits COM0B[1:0] no mamaritra ny vokatry ny fampitahana an-tery.

Ny strobe FOC0B dia tsy hiteraka fahatapahana, ary tsy hanala ny fameram-potoana amin'ny fomba CTC amin'ny fampiasana OCR0B ho TOP.

Ny bit FOC0B dia vakiana ho aotra foana.

Bits 5:4 – Res: Bits voatokana

Ireo bitika ireo dia bitika voatokana ao amin'ny ATtiny25/45/85 ary hovakiana ho aotra foana.

Bit 3 - WGM02: Fomba famokarana onjam-peo

Jereo ny famaritana ao amin'ny “TCCR0A – Timer/Counter Control Register A” ao amin'ny pejy 77.

Bits 2:0 – CS0[2:0]: Fifantenana famantaranandro

Ny bits telo Clock Select dia misafidy ny loharanon'ny famantaranandro hampiasain'ny Timer/Counter.

Tabilao 11-6. Famantaranandro Select Bit Description

CS02	CS01	CS00	Description
0	0	0	Tsy misy loharanon'ny famantaranandro (Najanona ny Timer/Counter)
0	0	1	clkI/O/(Tsy misy prescaling)
0	1	0	clkI/O/8 (avy amin'ny prescaler)
0	1	1	clkI/O/64 (avy amin'ny prescaler)
1	0	0	clkI/O/256 (avy amin'ny prescaler)
1	0	1	clkI/O/1024 (avy amin'ny prescaler)
1	1	0	Loharano famantaranandro ivelany amin'ny pin T0. Famantaranandro eo amin'ny sisiny.
1	1	1	Loharano famantaranandro ivelany amin'ny pin T0. Famantaranandro eo amin'ny sisiny ambony.

Raha toa ka ampiasaina amin'ny Timer/Counter0 ny maody pin ivelany, ny fifindrana amin'ny pin T0 dia hanara-maso ny kaontera na dia amboarina ho vokatra aza ny pin. Ity endri-javatra ity dia ahafahan'ny rindrambaiko mifehy ny fanisana.

Counter sy Ampitahao Units

Ny fampandehanana ankapoben'ny Timer/Counter1 dia voalaza ao amin'ny fomba asynchronous ary ny fampandehanana ao amin'ny mode synchronous dia voalaza raha tsy misy fahasamihafana eo amin'ireo fomba roa ireo. Sary 12-2 dia mampiseho ny fameram-potoana / Counter 1 ny sarin'ny sakana amin'ny fisoratana anarana sy ny fahatarana eo anelanelan'ny rejisitra. Mariho fa ny antsipirian'ny famantaranandro rehetra dia tsy aseho amin'ny sary. Ny soatoavin'ny rejisitra Timer/Counter1 dia mandalo amin'ny rejisitra fampifanarahana anatiny, izay mahatonga ny fahatarana amin'ny fampiarahana ny fampidirana, alohan'ny hiantraikany amin'ny fiasan'ny counter. Ny rejisitra TCCR1, GTCCR, OCR1A, OCR1B, ary OCR1C dia azo vakiana avy hatrany aorian'ny fanoratana ny rejisitra. Ny sandan'ny famakiana miverina dia nahemotra ho an'ny rejisitry ny Timer/Counter1 (TCNT1) sy ny saina (OCF1A, OCF1B, ary TOV1), noho ny fampitahana ny fidirana sy ny famoahana.

Ny Timer/Counter1 dia manasongadina famahana avo lenta sy fampiasana marina tsara miaraka amin'ny fahafahana manara-penitra ambany kokoa. Izy io koa dia afaka manohana roa marina, haingam-pandeha, 8-bit Pulse Width Modulators mampiasa ny hafainganam-pandehan'ny famantaranandro hatramin'ny 64 MHz (na 32 MHz amin'ny Low Speed Mode). Amin'ity fomba ity, ny Timer/Counter1 sy ny vokatra mampitaha rejisitra dia miasa ho PWM tokana tokana miaraka amin'ny vokatra tsy mifamadika sy mivadika. Jereo ny pejy 86 ho an'ny famaritana amin'ny antsipiriany momba ity asa ity. Toy izany koa, ny fahafaha-manao prescaling avo dia mahatonga an'io fitaovana io ho ilaina amin'ny fiasa haingana kokoa na ny fiasan'ny fotoana marina miaraka amin'ny hetsika tsy dia fahita firy.

Sary 12-2. Timer/Counter 1 Synchronization Register Block Diagram.

Ny Timer/Counter1 sy ny prescaler dia mamela ny fampandehanana ny CPU avy amin'ny loharanon'ny famantaranandro rehetra raha toa ka miasa amin'ny famantaranandro PCK 64 MHz haingana (na 32 MHz amin'ny Mode Haingam-pandeha ambany) amin'ny fomba asynchronous ny prescaler.

Mariho fa ny famantaran'ny famantaranandron'ny rafitra dia tokony ho ambany noho ny ampahatelon'ny fatran'ny PCK. Ny mekanika fampifanarahana ny Timer/Counter1 asynchronous dia mila sisiny roa farafahakeliny amin'ny PCK rehefa avo ny famantaranandron'ny rafitra. Raha avo loatra ny fatran'ny famantaranandron'ny rafitra, dia mety ho very ny angona na ny sanda mifehy.

Manaraka Sary 12-3 mampiseho ny kisary sakana ho an'ny Timer/Counter1.

Tabilao 12-1. Ampitahao ny Mode Select in PWM Mode

COM1x1	COM1x0	Fiantraikany amin'ny Output Compare Pins
0	0	OC1x tsy mifandray. OC1x tsy mifandray.
0	1	OC1x nesorina tamin'ny lalao fampitahana. Apetraho rehefaTCNT1 = $00. OC1x napetraka amin'ny fampitahana lalao. Voafafa rehefa TCNT1 = $00.
1	0	OC1x nesorina tamin'ny lalao fampitahana. Apetraho rehefa TCNT1 = $00. OC1x tsy mifandray.
1	1	OC1x napetraka amin'ny fampitahana lalao. Voafafa rehefa TCNT1= $00. OC1x tsy mifandray.

Toetran'ny ADC

Tabilao 21-8. Toetran'ny ADC, fantsona tokana mifarana. TA = -40°C hatramin’ny +85°C

marika famantarana	fikirana	toe-javatra	Min	Typ	Max	vondrona
	vahaolana				10	potika
	Fahamarinana tanteraka (anisan'izany ny INL, DNL, ary ny fahadisoana amin'ny Quantization, Gain ary Offset)	VREF = 4V, VCC = 4V, famantaranandro ADC = 200 kHz		2		LSB
		VREF = 4V, VCC = 4V, famantaranandro ADC = 1 MHz		3		LSB
		VREF = 4V, VCC = 4V, famantaranandro ADC = 200 kHz Fomba fampihenana ny tabataba		1.5		LSB
		VREF = 4V, VCC = 4V, famantaranandro ADC = 1 MHz Fomba fampihenana ny tabataba		2.5		LSB
	Integral Non-linearity (INL) (fahamarinana aorian'ny fanonerana sy fahazoana calibration)	VREF = 4V, VCC = 4V, famantaranandro ADC = 200 kHz		1		LSB
	Differential Non-linearity (DNL)	VREF = 4V, VCC = 4V, famantaranandro ADC = 200 kHz		0.5		LSB
	Gain Error	VREF = 4V, VCC = 4V, famantaranandro ADC = 200 kHz		2.5		LSB
	Error Offset	VREF = 4V, VCC = 4V, famantaranandro ADC = 200 kHz		1.5		LSB
	Fotoanan'ny fiovam-po	Fiovam-po mihazakazaka maimaim-poana	14		280	µs
	Frequency amin'ny famantaranandro		50		1000	kHz
vin,	Fampidirana Voltage		GND		VREF	V
	Ampidiro Bandwidth			38.4		kHz
AREF	Reference ivelany Voltage		2.0		VCC	V
VINT	Anatiny Voltage Reference		1.0	1.1	1.2	V
VINT	Reference 2.56V anatiny (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF				32		kΩ
RAIN	Analog Input Resistance			100		MΩ
	ADC Output		0		1023	LSB

Fanamarihana: 1. Torolàlana ihany ny soatoavina.

Tabilao 21-9. Toetran'ny ADC, Channels Differential (Mode Unipolar). TA = -40°C hatramin’ny +85°C

marika famantarana	fikirana	toe-javatra	Min	Typ	Max	vondrona
	vahaolana	Tombontsoa = 1x			10	potika
	vahaolana	Tombontsoa = 20x			10	potika
	Fahamarinana tanteraka (anisan'izany ny INL, DNL, ary Fahadisoana amin'ny Quantization, Gain ary Offset)	Tombontsoa = 1x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		10.0		LSB
		Tombontsoa = 20x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		20.0		LSB
	Integral Non-Linearity (INL) (Accuracy aorian'ny Offset sy Gain Calibration)	Tombontsoa = 1x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		4.0		LSB
		Tombontsoa = 20x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		10.0		LSB
	Gain Error	Tombontsoa = 1x		10.0		LSB
	Gain Error	Tombontsoa = 20x		15.0		LSB
	Error Offset	Tombontsoa = 1x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		3.0		LSB
	Error Offset	Tombontsoa = 20x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		4.0		LSB
	Fotoanan'ny fiovam-po	Fiovam-po mihazakazaka maimaim-poana	70		280	µs
	Frequency amin'ny famantaranandro		50		200	kHz
vin,	Fampidirana Voltage		GND		VCC	V
VDIFF	Input Differential Voltage				VREF/Gain	V
	Ampidiro Bandwidth			4		kHz
AREF	Reference ivelany Voltage		2.0		VCC - 1.0	V
VINT	Anatiny Voltage Reference		1.0	1.1	1.2	V
VINT	Reference 2.56V anatiny (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF	Reference Input Resistance			32		kΩ
RAIN	Analog Input Resistance			100		MΩ
	ADC Conversion Output		0		1023	LSB

Fanamarihana: Torolàlana ihany ny soatoavina.

Tabilao 21-10. Toetran'ny ADC, Channels Differential (Mode Bipolar). TA = -40°C hatramin’ny +85°C

marika famantarana	fikirana	toe-javatra	Min	Typ	Max	vondrona
	vahaolana	Tombontsoa = 1x			10	potika
	vahaolana	Tombontsoa = 20x			10	potika
	Fahamarinana tanteraka (anisan'izany ny INL, DNL, ary Fahadisoana amin'ny Quantization, Gain ary Offset)	Tombontsoa = 1x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		8.0		LSB
		Tombontsoa = 20x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		8.0		LSB
	Integral Non-Linearity (INL) (Accuracy aorian'ny Offset sy Gain Calibration)	Tombontsoa = 1x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		4.0		LSB
		Tombontsoa = 20x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		5.0		LSB
	Gain Error	Tombontsoa = 1x		4.0		LSB
	Gain Error	Tombontsoa = 20x		5.0		LSB
	Error Offset	Tombontsoa = 1x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		3.0		LSB
	Error Offset	Tombontsoa = 20x VREF = 4V, VCC = 5V famantaranandro ADC = 50 – 200 kHz		4.0		LSB
	Fotoanan'ny fiovam-po	Fiovam-po mihazakazaka maimaim-poana	70		280	µs
	Frequency amin'ny famantaranandro		50		200	kHz
vin,	Fampidirana Voltage		GND		VCC	V
VDIFF	Input Differential Voltage				VREF/Gain	V
	Ampidiro Bandwidth			4		kHz
AREF	Reference ivelany Voltage		2.0		VCC - 1.0	V
VINT	Anatiny Voltage Reference		1.0	1.1	1.2	V
VINT	Reference 2.56V anatiny (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF	Reference Input Resistance			32		kΩ
RAIN	Analog Input Resistance			100		MΩ
	ADC Conversion Output		-512		511	LSB

Famintinana napetraka ho an'ny torolàlana

Mnemonics	Fiasana	Description	hetsika	flags	#Famantaranandro
Toro-lalana ARITMETIKA SY LOGIKA
hametraka	Rd, Rr	Manampia Registra roa	Rd ← Rd + Rr	Z, C, N, V, H	1
ADC	Rd, Rr	Ampiana miaraka amin'ny Mitondra Registra roa	Rd ← Rd + Rr + C	Z, C, N, V, H	1
ADIW	Rdl, K	Ampio avy hatrany amin'ny Word	Rdh:Rdl ← Rdh:Rdl + K	Z,C,N,V,S	2
zana	Rd, Rr	Esory ny fisoratana anarana roa	Rd ← Rd – Rr	Z, C, N, V, H	1
NIakatra aho	Rd, K	Esory tsy tapaka amin'ny fisoratana anarana	Rd ← Rd – K	Z, C, N, V, H	1
SBC	Rd, Rr	Esory miaraka amin'ny Mitondra Registra roa	Rd ← Rd – Rr – C	Z, C, N, V, H	1
SBCI	Rd, K	Esory miaraka amin'i Carry Constant avy any Reg.	Rd ← Rd – K – C	Z, C, N, V, H	1
SBIW	Rdl, K	Esory avy hatrany amin'ny Word	Rdh:Rdl ← Rdh:Rdl – K	Z,C,N,V,S	2
SY	Rd, Rr	Lojika sy fisoratana anarana	Rd ← Rd ∙ Rr	Z, N, V	1
ANDI	Rd, K	Lojika SY fisoratana anarana ary tsy tapaka	Rd ← Rd ∙ K	Z, N, V	1
OR	Rd, Rr	Lojika OR fisoratana anarana	Rd ← Rd v Rr	Z, N, V	1
ORI	Rd, K	Lojika OR fisoratana anarana ary Constant	Rd ← Rd v K	Z, N, V	1
EOR	Rd, Rr	Fanoratana manokana na fanoratana	Rd ← Rd ⊕ Rr	Z, N, V	1
fr	Rd	Ny famenoana ny iray	Rd ← 0xFF − Rd	Z, C, N, V	1
NEG	Rd	Famenon'ny roa	Rd ← 0x00 − Rd	Z, C, N, V, H	1
SBR	Rd, K	Mametraha Bit (s) ao amin'ny fisoratana anarana	Rd ← Rd v K	Z, N, V	1
CBR	Rd, K	Hamafana Bit (s) ao amin'ny fisoratana anarana	Rd ← Rd ∙ (0xFF – K)	Z, N, V	1
INC	Rd	Fampitomboana	Rd ← Rd + 1	Z, N, V	1
DEC	Rd	Decrement	Rd ← Rd − 1	Z, N, V	1
TST	Rd	Fitsapana ho an'ny Zero na Minus	Rd ← Rd ∙ Rd	Z, N, V	1
CLR	Rd	Clear fisoratana anarana	Rd ← Rd ⊕ Rd	Z, N, V	1
SER	Rd	Mametraha ny fisoratana anarana	Rd ← 0xFF	tsy misy	1
Torohevitra momba ny sampana
RJMP	k	Hitsambikina	PC ← PC + k + 1	tsy misy	2
IJMP		Hanketo ankolaka mankany (Z)	PC ← Z	tsy misy	2
RCALL	k	Antso Subroutine mifandraika	PC ← PC + k + 1	tsy misy	3
MAMPITOVY LOKA AHO		Antso an-kolaka mankany (Z)	PC ← Z	tsy misy	3
RET		Fiverenana subroutine	PC ← STACK	tsy misy	4
RETI		Fiverenana manelingelina	PC ← STACK	I	4
CPSE	Rd, Rr	Mampitaha, mandingana raha mitovy	raha (Rd = Rr) PC ← PC + 2 na 3	tsy misy	1/2/3
CP	Rd, Rr	Ampitahao	Rd − Rr	Z, N, V, C, H	1
CPC	Rd, Rr	Ampitahao amin'i Carry	Rd − Rr − C	Z, N, V, C, H	1
CPI	Rd, K	Ampitahao ny fisoratana anarana miaraka amin'izay	Rd − K	Z, N, V, C, H	1
SBRC	Rr, b	Mandingana raha voadio ny bit ao amin'ny fisoratana anarana	raha (Rr(b)=0) PC ← PC + 2 na 3	tsy misy	1/2/3
SBRS	Rr, b	Mandingana raha napetraka ny Bit in Register	raha (Rr(b)=1) PC ← PC + 2 na 3	tsy misy	1/2/3
SBIC	P, b	Mandingana raha voadio ny fisoratana anarana ao amin'ny I / O	raha (P(b)=0) PC ← PC + 2 na 3	tsy misy	1/2/3
SBIS	P, b	Mandingana raha napetraka ny Bit in I / O Register	raha (P(b)=1) PC ← PC + 2 na 3	tsy misy	1/2/3
BRBS	s, k	Sampana raha napetraka ny sainam-pirenena	raha (SREG(s) = 1) dia PC←PC+k + 1	tsy misy	1/2
BRBC	s, k	Sampana raha voadio ny sainam-pirenena	raha (SREG(s) = 0) dia PC←PC+k + 1	tsy misy	1/2
BREQ	k	Sampana raha Mitovy	raha (Z = 1) dia PC ← PC + k + 1	tsy misy	1/2
BRNE	k	Sampana raha tsy mitovy	raha (Z = 0) dia PC ← PC + k + 1	tsy misy	1/2
BRCS	k	Sampana raha Carry Set	raha (C = 1) dia PC ← PC + k + 1	tsy misy	1/2
BRCC	k	Sampana raha toa ka voadio i Carry	raha (C = 0) dia PC ← PC + k + 1	tsy misy	1/2
BRSH	k	Sampana raha mitovy na avo kokoa	raha (C = 0) dia PC ← PC + k + 1	tsy misy	1/2
BRLO	k	Sampana raha Ambany	raha (C = 1) dia PC ← PC + k + 1	tsy misy	1/2
BRMI	k	Sampana raha Minus	raha (N = 1) dia PC ← PC + k + 1	tsy misy	1/2
BRPL	k	Sampana raha Plus	raha (N = 0) dia PC ← PC + k + 1	tsy misy	1/2
BRGE	k	Sampana raha lehibe na mitovy, sonia	raha (N ⊕ V= 0) dia PC ← PC + k + 1	tsy misy	1/2
BRLT	k	Sampana raha latsaky ny Zero, sonia	raha (N ⊕ V= 1) dia PC ← PC + k + 1	tsy misy	1/2
BRHS	k	Sampana raha napetraka ny antsasaky ny sainam-pirenena	raha (H = 1) dia PC ← PC + k + 1	tsy misy	1/2
BRHC	k	Sampana raha voadio ny sainan'ny antsasaky ny fitondrana	raha (H = 0) dia PC ← PC + k + 1	tsy misy	1/2
BRTS	k	Sampana raha T Flag Set	raha (T = 1) dia PC ← PC + k + 1	tsy misy	1/2
BRTC	k	Sampana raha nodiovina ny Flag T	raha (T = 0) dia PC ← PC + k + 1	tsy misy	1/2
BRVS	k	Sampana raha napetraka ny sainam-pirenena	raha (V = 1) dia PC ← PC + k + 1	tsy misy	1/2
BRVC	k	Sampana raha nesorina ny sainan'ny overflow	raha (V = 0) dia PC ← PC + k + 1	tsy misy	1/2
BRIE	k	Sampana raha toa ka mahazo lalana	raha (I = 1) dia PC ← PC + k + 1	tsy misy	1/2
BRID	k	Sampana raha sembana tapaka	raha (I = 0) dia PC ← PC + k + 1	tsy misy	1/2
Toro-lalana momba ny bitika sy ny fitsapana kely
SBI	P, b	Mametraha Bit ao amin'ny I / O Register	I/O(P,b) ← 1	tsy misy	2
CBI	P, b	Hamafana kely ao amin'ny fisoratana anarana I / O	I/O(P,b) ← 0	tsy misy	2
LSL	Rd	Lojika Shift Ankavia	Rd(n+1) ← Rd(n), Rd(0) ← 0	Z, C, N, V	1
LSR	Rd	Lojika Shift Miankavanana	Rd(n) ← Rd(n+1), Rd(7) ← 0	Z, C, N, V	1
TOVOLAHY	Rd	Ahodino havia amin'ny alàlan'ny fitondrana	Rd(0)←C,Rd(n+1)← Rd(n),C←Rd(7)	Z, C, N, V	1
ROR	Rd	Ahodina mihodina amin'ny alàlan'ny fitondrana	Rd(7)←C,Rd(n)← Rd(n+1),C←Rd(0)	Z, C, N, V	1
ASR	Rd	Fiovana havanana arithmetika	Rd(n) ← Rd(n+1), n=0..6	Z, C, N, V	1

Mnemonics	Fiasana	Description	hetsika	flags	#Famantaranandro
SWAP	Rd	Ampifamadiho ny bibikely	Rd(3..0)←Rd(7..4),Rd(7..4)←Rd(3..0)	tsy misy	1
BSET	s	Saina napetraka	SREG(s) ← 1	SREG (s)	1
BCLR	s	saina mazava	SREG(s) ← 0	SREG (s)	1
BST	Rr, b	Bit Store manomboka amin'ny fisoratana anarana mankany T	T ← Rr(b)	T	1
BLD	Rd, b	Bit entana avy any T hisoratra anarana	Rd(b) ← T	tsy misy	1
seg		Set Carry	C ← 1	C	1
CLC		Clear Carry	C ← 0	C	1
SEN		Mametraha saina ratsy	N ← 1	N	1
CLN		Hamafana ny saina	N ← 0	N	1
SEZ		Mametraha saina Zero	Z ← 1	Z	1
CLZ		Hamafana ny Zero Flag	Z ← 0	Z	1
SEI		Global Interrupt Enable	I ← 1	I	1
CLI		Famonoana ny Global interrupt	I ← 0	I	1
SES		Mametraha sainam-panandramana sonia	S ← 1	S	1
CLS		Hamafana ny sainam-pitsapana natao sonia	S ← 0	S	1
SEV		Set Twos Complement Overflow.	V ← 1	V	1
CLV		Mazava ny tondra-droa ataon'ny Twos	V ← 0	V	1
SET		Apetraho T amin'ny SREG	T ← 1	T	1
CLT		Hamafa ny T amin'ny SREG	T ← 0	T	1
SEH		Mametraha sain'ny antsasaky ny sainam-pirenena ao amin'ny SREG	H ← 1	H	1
CLH		Hamafa ny sainan'ny antsasaky ny mitondra saina ao amin'ny SREG	H ← 0	H	1
Torolàlana momba ny fandefasana data
MOV	Rd, Rr	Mifindra eo anelanelan'ny fisoratana anarana	Rd ← Rr	tsy misy	1
MOVW	Rd, Rr	Adikao ny teny fisoratana anarana	Rd+1:Rd ← Rr+1:Rr	tsy misy	1
LDI	Rd, K	Load avy hatrany	Rd ← K	tsy misy	1
LD	Rd, X	Load Indirect	Rd ← (X)	tsy misy	2
LD	Rd, X+	Load Indirect sy Post-Inc.	Rd ← (X), X ← X + 1	tsy misy	2
LD	Rd, - X	Ampidiro ankolaka sy alohan'ny Dec.	X ← X – 1, Rd ← (X)	tsy misy	2
LD	Rd, Y	Load Indirect	Rd ← (Y)	tsy misy	2
LD	Rd, Y+	Load Indirect sy Post-Inc.	Rd ← (Y), Y ← Y + 1	tsy misy	2
LD	Rd, - NY	Ampidiro ankolaka sy alohan'ny Dec.	Y ← Y – 1, Rd ← (Y)	tsy misy	2
LDD	Rd,Y+q	Load Indirect miaraka amin'ny Famindrana	Rd ← (Y + q)	tsy misy	2
LD	Rd, Z	Load Indirect	Rd ← (Z)	tsy misy	2
LD	Rd, Z+	Load Indirect sy Post-Inc.	Rd ← (Z), Z ← Z+1	tsy misy	2
LD	Rd, -Z	Ampidiro ankolaka sy alohan'ny Dec.	Z ← Z – 1, Rd ← (Z)	tsy misy	2
LDD	Rd, Z+q	Load Indirect miaraka amin'ny Famindrana	Rd ← (Z + q)	tsy misy	2
Olomasin'ny Andro Farany	Rd, k	Load mivantana avy amin'ny SRAM	Rd ← (k)	tsy misy	2
ST	X, Rr	Store Indirect	(X) ← Rr	tsy misy	2
ST	X+, Rr	Store Indirect sy Post-Inc.	(X) ← Rr, X ← X + 1	tsy misy	2
ST	– X, Rr	Store ankolaka sy alohan'ny Dec.	X ← X – 1, (X) ← Rr	tsy misy	2
ST	Y, Rr	Store Indirect	(Y) ← Rr	tsy misy	2
ST	Y+, Rr	Store Indirect sy Post-Inc.	(Y) ← Rr, Y ← Y + 1	tsy misy	2
ST	-Y, Rr	Store ankolaka sy alohan'ny Dec.	Y ← Y – 1, (Y) ← Rr	tsy misy	2
STD	Y+q, Rr	Mitahiry ankolaka miaraka amin'ny Famindrana	(Y + q) ← Rr	tsy misy	2
ST	Z, Rr	Store Indirect	(Z) ← Rr	tsy misy	2
ST	Z+, Rr	Store Indirect sy Post-Inc.	(Z) ← Rr, Z ← Z + 1	tsy misy	2
ST	-Z, Rr	Store ankolaka sy alohan'ny Dec.	Z ← Z – 1, (Z) ← Rr	tsy misy	2
STD	Z+q,Rr	Mitahiry ankolaka miaraka amin'ny Famindrana	(Z + q) ← Rr	tsy misy	2
STS	k, rr	Mitahiry mivantana amin'ny SRAM	(k) ← Rr	tsy misy	2
LPM		Load Program Memory	R0 ← (Z)	tsy misy	3
LPM	Rd, Z	Load Program Memory	Rd ← (Z)	tsy misy	3
LPM	Rd, Z+	Load Program Memory and Post-Inc	Rd ← (Z), Z ← Z+1	tsy misy	3
SPM		Store Program Memory	(z) ← R1:R0	tsy misy
IN	Rd, P	Ao amin'ny Port	Rd ← P	tsy misy	1
avy	P, Rr	Out Port	P ← Rr	tsy misy	1
ATOSEHO	Rr	Push Register amin'ny Stack	STACK ← Rr	tsy misy	2
tsapako	Rd	Pop Register avy amin'ny Stack	Rd ← STACK	tsy misy	2
MCU CONTROL INSTRUCTIONS
TSIA		Tsy misy fandidiana		tsy misy	1
torimaso		torimaso	(jereo ny famaritana manokana momba ny asan'ny Torimaso)	tsy misy	1
WDR		Reset Watchdog	(Jereo ny famaritana manokana momba ny WDR/Timer)	tsy misy	1
BREAK		Break

Hafainganana (MHz) (1)	Famatsiana Voltage (V)	Temperature Range	Package (2)	Kaody famandrihana (3)
10	1.8 – 5.5	AN'NY TAOZAVA-BAVENTY (-40 ° C hatramin'ny + 85 ° C) (4)	8P3	ATtiny45V-10PU
			8S2	ATtiny45V-10SU ATtiny45V-10SUR ATtiny45V-10SH ATtiny45V-10SHR
			8X	ATtiny45V-10XU ATtiny45V-10XUR
			20M1	ATtiny45V-10MU ATtiny45V-10MUR
20	2.7 – 5.5	AN'NY TAOZAVA-BAVENTY (-40 ° C hatramin'ny + 85 ° C) (4)	8P3	ATtiny45-20PU
			8S2	ATtiny45-20SU ATtiny45-20SUR ATtiny45-20SH ATtiny45-20SHR
			8X	ATtiny45-20XU ATtiny45-20XUR
			20M1	ATtiny45-20MU ATtiny45-20MUR

Fanamarihana: 1. Ho an'ny hafainganam-pandeha vs. famatsiana voltage, jereo ny fizarana 21.3 “Haingam-pandeha” pejy 163.

Ny fonosana rehetra dia tsy misy Pb, tsy misy halide ary maitso tanteraka ary mifanaraka amin'ny torolàlana eoropeana momba ny famerana ny akora mampidi-doza (RoHS).

Fanondro kaody

H: NiPdAu firaka farany

U: matte tin

R: kasety & reel

Ireo fitaovana ireo koa dia azo omena amin'ny endrika wafer. Azafady mba mifandraisa amin'ny biraon'ny varotra Atmel eo an-toerana ho an'ny fampahalalana amin'ny antsipiriany momba ny famandrihana sy ny isa kely indrindra.

Erratum

Errata ATtiny25

Ny taratasy fanavaozana amin'ity fizarana ity dia manondro ny fanavaozana ny fitaovana ATtiny25.

Rev D - F

Tsy fantatra ny fahadisoana.

Rev B - C

Ny famakiana EEPROM dia mety tsy mahomby amin'ny famatsiana ambany voltage / famantaranandro ambany

Miezaka mamaky ny EEPROM amin'ny fatran'ny famantaranandro ambany sy/na ambany famatsiana voltage mety hiteraka angona tsy mety.

Famahana olana/Fanaraha-maso

Aza mampiasa ny EEPROM rehefa latsaky ny 1MHz ny famantaran'ny famantaranandro ary famatsiana voltage dia ambany 2v. Raha tsy azo ampiakarina mihoatra ny 1MHz ny fampandehanan-draharaha dia famatsiana voltage dia tokony ho mihoatra ny 2V. Toy izany koa, raha famatsiana voltagTsy azo atsangana mihoatra ny 2V ny frequence miasa dia tokony ho mihoatra ny 1MHz.

Ity endri-javatra ity dia fantatra fa miankina amin'ny maripana saingy tsy voamarika. Ny mari-pana amin'ny efitrano ihany no omena ny torolàlana.

Rev A

Tsy sampLED.

Errata ATtiny45

Ny taratasy fanavaozana amin'ity fizarana ity dia manondro ny fanavaozana ny fitaovana ATtiny45.

Rev F – G

Tsy fantatra ny fahadisoana

Rev D - E

Ny famakiana EEPROM dia mety tsy mahomby amin'ny famatsiana ambany voltage / famantaranandro ambany

Miezaka mamaky ny EEPROM amin'ny fatran'ny famantaranandro ambany sy/na ambany famatsiana voltage mety hiteraka angona tsy mety.

Famahana olana/Fanaraha-maso

Ity endri-javatra ity dia fantatra fa miankina amin'ny maripana saingy tsy voamarika. Ny mari-pana amin'ny efitrano ihany no omena ny torolàlana.

Rev B - C

PLL tsy mihidy

EEPROM vakiana avy amin'ny kaody fampiharana dia tsy mandeha amin'ny Lock Bit Mode 3

Ny famakiana EEPROM dia mety tsy mahomby amin'ny famatsiana ambany voltage / famantaranandro ambany

Timer Counter 1 famoahana PWM amin'ny OC1B- XOC1B dia tsy mandeha tsara

PLL tsy mihidy

Rehefa amin'ny fatrany ambany 6.0 MHz dia tsy hihidy ny PLL

Famahana olana / Famahana olana

Rehefa mampiasa ny PLL dia mihazakazaka amin'ny 6.0 MHz na ambony.

EEPROM vakiana avy amin'ny kaody fampiharana dia tsy mandeha amin'ny Lock Bit Mode 3

Rehefa ny Memory Lock Bits LB2 sy LB1 dia voalamina amin'ny fomba 3, ny EEPROM mamaky dia tsy mandeha amin'ny kaody fampiharana.

Famahana olana / Fiaraha-miasa

Aza mametraka Lock Bit Protection Mode 3 rehefa mila mamaky avy amin'ny EEPROM ny kaody fampiharana.

Ny famakiana EEPROM dia mety tsy mahomby amin'ny famatsiana ambany voltage / famantaranandro ambany

Miezaka mamaky ny EEPROM amin'ny fatran'ny famantaranandro ambany sy/na ambany famatsiana voltage mety hiteraka angona tsy mety.

Famahana olana/Fanaraha-maso

Ity endri-javatra ity dia fantatra fa miankina amin'ny maripana saingy tsy voamarika. Ny mari-pana amin'ny efitrano ihany no omena ny torolàlana.

Timer Counter 1 Famoahana famoahana PWM amin'ny OC1B - XOC1B tsy mandeha tsara

Timer Counter1 PWM Output OC1B-XOC1B dia tsy mandeha tsara. Raha toa ka mitovy amin'ny COM1A1 sy COM1A0 ny bits fanaraha-maso, COM1B1 sy COM1B0, dia miasa tsara ny output OC1B-XOC1B.

Famahana olana / Fiaraha-miasa

Ny hany vahaolana dia ny fampiasana fika fanaraha-maso mitovy amin'ny COM1A[1:0] sy COM1B[1:0] bits fanaraha-maso, jereo ny tabilao 14-4 ao amin'ny takelaka data. Ny olana dia voavaha ho an'ny Tiny45 rev D.

Rev A

Fanjifana herinaratra avo loatra

DebugWIRE dia mamaha ny fifandraisana rehefa miditra amin'ny fahatapahana

PLL tsy mihidy

EEPROM vakiana avy amin'ny kaody fampiharana dia tsy mandeha amin'ny Lock Bit Mode 3

Ny famakiana EEPROM dia mety tsy mahomby amin'ny famatsiana ambany voltage / famantaranandro ambany

Fanjifana herinaratra avo loatra

Toe-javatra telo no hitarika amin'ny fanjifana herinaratra avo loatra. Ireo dia:

Ny famantaranandro ivelany dia voafantina amin'ny alàlan'ny fuses, fa ny I/O PORT dia mbola alefa ho toy ny vokatra.

Ny EEPROM dia vakiana alohan'ny hidirana ny herinaratra.

VCC dia 4.5 volts na ambony.

Disclaimer: Ny fampahalalana ato amin'ity antontan-taratasy ity dia omena mifandraika amin'ny vokatra Atmel. Tsy misy fahazoan-dàlana, na mazava na an-kolaka, amin'ny alàlan'ny estoppel na amin'ny fomba hafa, amin'ny zon'ny fananana ara-tsaina omen'ity antontan-taratasy ity na mifandraika amin'ny fivarotana vokatra Atmel. Afa-tsy izay voalaza ao amin'ny ATMEL FEPETRA SY FEPETRA ATAO AMIN'NY ATMEL WEBSITE, ATMEL dia TSY MISY ANDRIAMANITRA NA INONA NA INONA ARY TSY MISY AZO ATAO IZANY, NA ANTSO ANAO ANTOKOA Mifandray amin'ny vokatra ao anatiny, anisan'izany, fa tsy voafetra amin'ny, ny antoka voarakitra momba ny varotra, ny maha-mety ho an'ny tanjona iray manokana. Na ahoana na ahoana, ATMEL dia tsy ho tompon'andraikitra amin'izay rehetra mety ho fahavoazana mivantana, ankolaka, vokany, fanasaziana, manokana, na zava-nitranga (anisan'izany, tsy misy fetra, fahasimbana noho ny fatiantoka sy ny tombony, fanelingelenana ny raharaham-barotra, na very ny vaovao momba ny fampiasana) ny fampiasana. ITY DOCUMENT, NA DIA EFA NAMPANDROSOANA NY ATAO HOE ATAO HOE IZANY I ATMEL.

Atmel dia tsy manao solontena na antoka momba ny fahamendrehana na ny fahafenoan'ny votoatin'ity antontan-taratasy ity ary manan-jo hanova ny famaritana sy ny famaritana ny vokatra amin'ny fotoana rehetra tsy misy fampandrenesana. Atmel dia tsy manao fanoloran-tena hanavao ny vaovao voarakitra ato. Raha tsy misy fanamarihana manokana, ny vokatra Atmel dia tsy mety amin'ny, ary tsy azo ampiasaina amin'ny fampiharana fiara. Ny vokatra Atmel dia tsy natao, nahazo alalana, na azo antoka hampiasaina ho singa amin'ny fampiharana natao hanohanana na hanohanana ny fiainana.

References

User Manual

Atmel 8-bit AVR Microcontroller miaraka amin'ny 2/4/8K Bytes In-System Programmable Flash

Toetoetra

TAPITRAview

Fitanana angona

Sava lalana

Rejistra momba ny tanjona ankapobeny File

Stack Pointer

Fotoam-panatanterahana ny fampianarana

Avereno ary ajanona ny fitantanana

Tapaka ny fotoana famaliana

Fisorohana ny kolikoly EEPROM

System Clock sy Clock Options

Oscillator anatiny 128 kHz

Loharanon'ny famantaranandro Default

Fisoratana anarana

fetra

Fisoratana anarana

System Control sy Reset

Brown-out Detection

ka miato

Ports I/O

Fampiasa seranan-tsambo hafa

Timer/Counter Prescaler sy Loharano famantaranandro

Counter sy Ampitahao Units

Fanondro kaody

Famahana olana/Fanaraha-maso

References

Mametraha hevitra

Foana ny valiny