Microcontroller AVR 8-did Atmel gyda Llawlyfr Defnyddiwr Fflach Rhaglenadwy 2/4 / 8K Bytes

Gradd Cyflymder
- ATtiny25V / 45V / 85V: 0 - 4 MHz @ 1.8 - 5.5V, 0 - 10 MHz @ 2.7 - 5.5V
- ATtiny25 / 45/85: 0 - 10 MHz @ 2.7 - 5.5V, 0 - 20 MHz @ 4.5 - 5.5V

Ystod Tymheredd Diwydiannol

Defnydd Pŵer Isel

Modd Gweithredol:

1 MHz, 1.8V: 300 µA

Modd Pwer i lawr:

Cyfluniadau Pin

Pinout ATtiny25 / 45/85

Disgrifiadau Pin

VCC: Cyflenwi cyftage.
GND: Ground.
Porth B (PB5:PB0): Mae Porth B yn borthladd I/O deugyfeiriadol 6-did gyda gwrthyddion tynnu i fyny mewnol (a ddewisir ar gyfer pob did). Mae gan glustogau allbwn Porth B nodweddion gyriant cymesur gyda gallu sinc a ffynhonnell uchel. Fel mewnbynnau, bydd pinnau Port B sy'n cael eu tynnu'n allanol yn isel yn dod o hyd i gerrynt os caiff y gwrthyddion tynnu i fyny eu hactifadu. Mae'r pinnau Port B yn dri-nodi pan fydd cyflwr ailosod yn dod yn weithredol, hyd yn oed os nad yw'r cloc yn rhedeg.

Mae Port B hefyd yn gwasanaethu swyddogaethau amrywiol nodweddion arbennig yr ATtiny25 / 45/85 fel y'u rhestrir
Ar ATtiny25, mae'r porthladdoedd I / O rhaglenadwy PB3 a PB4 (pinnau 2 a 3) yn cael eu cyfnewid yn y Modd Cydnawsedd ATtiny15 am gefnogi'r cydnawsedd yn ôl ag ATtiny15.

AILOSOD: Ailosod mewnbwn. Bydd lefel isel ar y pin hwn am fwy na'r hyd pwls lleiaf yn cynhyrchu ailosodiad, hyd yn oed os nad yw'r cloc yn rhedeg ac ar yr amod nad yw'r pin ailosod wedi'i analluogi. Rhoddir yr hyd pwls lleiaf yn Tabl 21-4 ar dudalen 165. Nid oes sicrwydd y bydd corbys byrrach yn cynhyrchu ailosodiad.

Gellir defnyddio'r pin ailosod hefyd fel pin I / O (gwan).

Drosoddview

Mae'r ATtiny25 / 45/85 yn ficroreolydd 8-did CMOS pŵer isel wedi'i seilio ar bensaernïaeth RISC wedi'i wella gan AVR. Trwy weithredu cyfarwyddiadau pwerus mewn cylch un cloc, mae'r ATtiny25 / 45/85 yn cyflawni trwybwn sy'n agosáu at 1 MIPS fesul MHz gan ganiatáu i ddylunydd y system wneud y defnydd gorau o bŵer yn erbyn cyflymder prosesu.

Diagram Bloc

Mae'r craidd AVR yn cyfuno set gyfarwyddiadau gyfoethog â 32 o gofrestrau gweithio pwrpas cyffredinol. Mae pob un o'r 32 cofrestr wedi'u cysylltu'n uniongyrchol â'r Uned Rhesymeg Rhifyddeg (ALU), sy'n caniatáu cyrchu dwy gofrestr annibynnol mewn un cyfarwyddyd sengl a weithredir mewn un cylch cloc. Mae'r bensaernïaeth sy'n deillio o hyn yn fwy effeithlon o ran cod wrth gyflawni trwybwn hyd at ddeg gwaith yn gyflymach na microcontrolwyr CISC confensiynol.

Mae'r ATtiny25 / 45/85 yn darparu'r nodweddion canlynol: 2/4 / 8K beit o Fflach Rhaglenadwy Mewn-System, 128/256/512 beit EEPROM, 128/256/256 beit SRAM, 6 llinell I / O pwrpas cyffredinol, 32 cyffredinol cofrestrau gweithio pwrpasol, un Amserydd / Cownter 8-did gyda moddau cymharu, un Amserydd / Cownter cyflymder uchel 8-did, Rhyngwyneb Cyfresol Cyffredinol, Torri Mewnol ac Allanol, ADC 4-sianel, 10-did, Amserydd Gwylio Rhaglenadwy gyda mewnol Oscillator, a thri dull arbed pŵer selectable meddalwedd. Mae modd segur yn atal y CPU wrth ganiatáu i'r system SRAM, Amserydd / Cownter, ADC, Cymharydd Analog, ac Ymyrraeth barhau i weithredu. Mae'r modd pŵer i lawr yn arbed cydrannau'r gofrestr, gan analluogi'r holl swyddogaethau sglodion tan yr Ymyrraeth neu'r Ailosod Caledwedd nesaf. Mae modd Lleihau Sŵn ADC yn atal y CPU a'r holl fodiwlau I / O ac eithrio ADC, i leihau sŵn newid yn ystod trawsnewidiadau ADC.

Gwneir y ddyfais gan ddefnyddio technoleg cof anweddol anweddol Atmel. Mae'r Flash ISP On-chip yn caniatáu i gof y Rhaglen gael ei ail-raglennu Mewn-System trwy ryngwyneb cyfresol SPI, gan raglennydd cof anweddol anarferol neu gan god cist Ar-sglodyn sy'n rhedeg ar y craidd AVR.

Cefnogir yr ATtiny25 / 45/85 AVR gyda chyfres lawn o offer datblygu rhaglenni a systemau gan gynnwys: C Comiler, Macro Cydosodwyr, Dadfygiwr / Efelychwyr Rhaglenni a chitiau Gwerthuso.

Am Adnoddau

Mae set gynhwysfawr o offer datblygu, nodiadau cais a thaflenni data ar gael i'w lawrlwytho ar http://www.atmel.com/avr.

Cod Examples

Mae'r ddogfennaeth hon yn cynnwys cod syml examples sy'n dangos yn fyr sut i ddefnyddio gwahanol rannau o'r ddyfais. Mae'r rhain yn cod examples yn tybio bod y pennawd rhan benodol file wedi'i gynnwys cyn llunio. Byddwch yn ymwybodol nad yw pob gwerthwr crynhowr C yn cynnwys diffiniadau did yn y pennawd files ac mae trin ymyrraeth yn C yn ddibynnol ar grynhowr. Cadarnhewch gyda'r ddogfennaeth crynhowr C am ragor o fanylion.

Ar gyfer Cofrestrau I / O sydd wedi'u lleoli ar y map I / O estynedig, rhaid disodli cyfarwyddiadau “IN”, “OUT”, “SBIS”, “SBIC”, “CBI”, a “SBI” gyda chyfarwyddiadau sy'n caniatáu mynediad i I estynedig / O. Yn nodweddiadol, mae hyn yn golygu “LDS” a “STS” ynghyd â “SBRS”, “SBRC”, “SBR”, a “CBR”. Sylwch nad yw pob dyfais AVR yn cynnwys map I / O estynedig.

Synhwyro Cyffwrdd Capacitive

Mae Llyfrgell Atmel QTouch yn darparu datrysiad syml i'w ddefnyddio ar gyfer rhyngwynebau sy'n sensitif i gyffwrdd ar ficro-drolwyr Atmel AVR. Mae Llyfrgell QTouch yn cynnwys cefnogaeth ar gyfer dulliau caffael QTouch® a QMatrix®.

Mae'n hawdd ychwanegu synhwyro cyffwrdd at unrhyw raglen trwy gysylltu Llyfrgell QTouch a defnyddio Rhyngwyneb Rhaglen Gymhwyso (API) y llyfrgell i ddiffinio'r sianeli cyffwrdd a'r synwyryddion. Yna mae'r cymhwysiad yn galw'r API i adfer gwybodaeth sianel a phenderfynu cyflwr y synhwyrydd cyffwrdd.

Mae Llyfrgell QTouch yn rhad ac am ddim a gellir ei lawrlwytho o'r Atmel websafle. Am ragor o wybodaeth a manylion gweithredu, cyfeiriwch at Ganllaw Defnyddiwr Llyfrgell QTouch - hefyd ar gael o'r Atmel websafle.

Cadw Data

Mae canlyniadau Cymhwyster Dibynadwyedd yn dangos bod y gyfradd fethu cadw data a ragwelir yn llawer llai nag 1 PPM dros 20 mlynedd ar 85 ° C neu 100 mlynedd ar 25 ° C.

Craidd CPU AVR

Rhagymadrodd

Mae'r adran hon yn trafod pensaernïaeth graidd AVR yn gyffredinol. Prif swyddogaeth craidd y CPU yw sicrhau bod y rhaglen yn cael ei gweithredu'n gywir. Felly mae'n rhaid i'r CPU allu cyrchu atgofion, perfformio cyfrifiadau, rheoli perifferolion, a thrafod ymyriadau.

Pensaernïol Drosview

Er mwyn cynyddu perfformiad a chyfochrogrwydd i'r eithaf, mae'r AVR yn defnyddio pensaernïaeth Harvard - gydag atgofion a bysiau ar wahân ar gyfer rhaglen a data. Gweithredir cyfarwyddiadau yng nghof y Rhaglen gyda phibellau un lefel. Tra bod un cyfarwyddyd yn cael ei weithredu, mae'r cyfarwyddyd nesaf yn cael ei ragflaenu o gof y Rhaglen. Mae'r cysyniad hwn yn galluogi gweithredu cyfarwyddiadau ym mhob cylch cloc. Cof y Rhaglen yw cof Flash Ail-raglenadwy Mewn-System.

Y Gofrestr mynediad cyflym File yn cynnwys 32 x 8-did o gofrestrau gwaith pwrpas cyffredinol gydag un cloc amser mynediad beicio. Mae hyn yn caniatáu gweithrediad Uned Rhesymeg Rhifyddeg (ALU) un cylch. Mewn gweithrediad ALU nodweddiadol, mae dwy operand yn allbwn o'r Gofrestr File, gweithredir y llawdriniaeth, a chaiff y canlyniad ei storio yn ôl yn y Gofrestr File- mewn un cylch cloc.

Gellir defnyddio chwech o'r 32 cofrestr fel tri awgrym cofrestr cyfeiriadau anuniongyrchol 16-did ar gyfer mynd i'r afael â Gofod Data - gan alluogi cyfrifiadau cyfeiriadau effeithlon. Gellir defnyddio un o'r awgrymiadau cyfeiriad hyn hefyd fel pwyntydd cyfeiriad ar gyfer tablau edrych i fyny yng nghof y Rhaglen Flash. Y cofrestrau swyddogaeth ychwanegol hyn yw'r gofrestr X-, Y-, a Z-16, a ddisgrifir yn ddiweddarach yn yr adran hon.

Mae'r ALU yn cefnogi gweithrediadau rhifyddeg a rhesymeg rhwng cofrestrau neu rhwng cysonyn a chofrestr. Gellir cyflawni gweithrediadau cofrestr sengl yn yr ALU hefyd. Ar ôl llawdriniaeth rhifyddeg, mae'r Gofrestr Statws yn cael ei diweddaru i adlewyrchu gwybodaeth am ganlyniad y llawdriniaeth.

Darperir llif y rhaglen gan gyfarwyddiadau neidio a galw amodol a diamod, sy'n gallu mynd i'r afael yn uniongyrchol â'r gofod cyfeiriad cyfan. Mae gan y mwyafrif o gyfarwyddiadau AVR fformat gair 16-did sengl, ond mae cyfarwyddiadau 32-did hefyd.

Yn ystod ymyriadau a galwadau israddol, caiff y cyfeiriad dychwelyd Rhaglen Cownter (PC) ei storio ar y Stac. Mae'r Stack wedi'i ddyrannu'n effeithiol yn y SRAM data cyffredinol, ac o ganlyniad mae maint y Stack wedi'i gyfyngu gan gyfanswm maint SRAM a'r defnydd o'r SRAM yn unig. Rhaid i bob rhaglen ddefnyddwyr gychwyn y SP yn y drefn Ailosod (cyn gweithredu is-arferion neu ymyriadau). Mae'r Stack Pointer (SP) yn ddarllenadwy / yn hygyrch yn y gofod I / O. Mae'n hawdd cyrchu'r SRAM data trwy'r pum dull mynd i'r afael gwahanol a gefnogir yn y bensaernïaeth AVR.

Mae'r gofodau yn y bensaernïaeth AVR i gyd yn fapiau cof llinol a rheolaidd.

Mae gan fodiwl ymyrraeth hyblyg ei gofrestrau rheoli yn y gofod I / O gyda darn Galluogi Torri ar draws Byd-eang ychwanegol yn y Gofrestr Statws. Mae gan bob ymyrraeth Fector Torri ar draws yn nhabl y Fector Torri ar draws. Mae gan yr ymyriadau flaenoriaeth yn unol â'u safle Fector Torri ar draws. Po isaf yw cyfeiriad y Fector Torri ar draws, yr uchaf yw'r flaenoriaeth.

Mae'r gofod cof I / O yn cynnwys 64 cyfeiriad ar gyfer swyddogaethau ymylol CPU fel Cofrestrau Rheoli, SPI, a swyddogaethau I / O eraill. Gellir cyrchu'r cof I / O yn uniongyrchol, neu fel y lleoliadau Gofod Data sy'n dilyn rhai'r Cofrestrydd File, 0x20 - 0x5F.

ALU - Uned Rhesymeg Rhifyddeg

Mae'r AVR ALU perfformiad uchel yn gweithredu mewn cysylltiad uniongyrchol â'r 32 cofrestr gweithio pwrpas cyffredinol. O fewn cylch un cloc, gweithredir gweithrediadau rhifyddeg rhwng cofrestrau pwrpas cyffredinol neu rhwng cofrestr ac un ar unwaith. Rhennir gweithrediadau'r ALU yn dri phrif gategori - rhifyddeg, rhesymegol a swyddogaethau did. Mae rhai gweithrediadau o'r bensaernïaeth hefyd yn darparu lluosydd pwerus sy'n cefnogi lluosi wedi'i lofnodi / heb ei arwyddo a fformat ffracsiynol. Gweler yr adran “Set Gyfarwyddiadau” am ddisgrifiad manwl.

Cofrestr Statws

Mae'r Gofrestr Statws yn cynnwys gwybodaeth am ganlyniad y cyfarwyddyd rhifyddeg a weithredwyd yn fwyaf diweddar. Gellir defnyddio'r wybodaeth hon i newid llif rhaglenni er mwyn cyflawni gweithrediadau amodol. Sylwch fod y Gofrestr Statws yn cael ei diweddaru ar ôl holl weithrediadau ALU, fel y nodir yn y Cyfeirnod Set Gyfarwyddiadau. Mewn sawl achos bydd hyn yn dileu'r angen am ddefnyddio'r cyfarwyddiadau cymharu pwrpasol, gan arwain at god cyflymach a mwy cryno.

Nid yw'r Gofrestr Statws yn cael ei storio'n awtomatig wrth fynd i mewn i drefn ymyrraeth a'i hadfer wrth ddychwelyd o ymyrraeth. Rhaid i feddalwedd ddelio â hyn.

SREG - Cofrestr Statws AVR

Diffinnir y Gofrestr Statws AVR - SREG - fel:

Did	7	6	5	4	3	2	1	0
0x3F	I	T	H	S	V	N	Z	C	SREG
Darllen/Ysgrifennu	R/C	R/C	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Did 7 - I: Galluogi Torri ar draws y Byd

Rhaid gosod y did Galluogi Ymyrraeth Byd-eang er mwyn galluogi'r ymyriadau. Yna cyflawnir y rheolaeth galluogi ymyrraeth unigol mewn cofrestrau rheoli ar wahân. Os yw'r Gofrestr Galluogi Torri ar draws Byd-eang yn cael ei chlirio, ni chaiff yr un o'r ymyriadau eu galluogi yn annibynnol ar y gosodiadau galluogi ymyrraeth unigol. Mae'r I-bit yn cael ei glirio gan galedwedd ar ôl i ymyrraeth ddigwydd, ac fe'i gosodir gan gyfarwyddyd RETI i alluogi ymyriadau dilynol. Gall y cais hefyd osod a chlirio'r I-bit gyda'r cyfarwyddiadau SEI a CLI, fel y disgrifir yn y cyfeirnod set cyfarwyddiadau.

Did 6 - T: Storio Copi Bit

Mae'r cyfarwyddiadau Copi Bit BLD (Bit LoaD) a BST (Bit STore) yn defnyddio'r T-bit fel ffynhonnell neu gyrchfan ar gyfer y did a weithredir. Ychydig o gofrestr yn y Gofrestr File gellir ei gopïo i T gan y cyfarwyddyd BST, a gellir copïo ychydig yn T i mewn ychydig mewn cofrestr yn y Gofrestr File gan y cyfarwyddyd BLD.

Did 5 - H: Baner Hanner Cario

Mae'r Faner Hanner Cario H yn nodi Hanner Cario mewn rhai gweithrediadau rhifyddeg. Mae Half Carry yn ddefnyddiol mewn rhifyddeg BCD. Gweler y “Disgrifiad Set Gyfarwyddiadau” i gael gwybodaeth fanwl.

Did 4 – S: Arwydd Did, S = N ⊕ V

Mae'r S-bit bob amser yn ecsgliwsif neu rhwng Baner Negyddol N a Baner Gorlif Cyflenwol y Ddau V. Gweler y “Disgrifiad Set Gyfarwyddiadau” am wybodaeth fanwl.

Did 3 - V: Baner Gorlif Cyflenwol Dau

Mae Baner Gorlif Cyflenwol Dau yn cefnogi rhifyddeg ategol dau. Gweler y “Disgrifiad Set Gyfarwyddiadau” i gael gwybodaeth fanwl.

Did 2 - N: Baner Negyddol

Mae'r Faner Negyddol N yn nodi canlyniad negyddol mewn gweithrediad rhifyddeg neu resymeg. Gweler y “Disgrifiad Set Gyfarwyddiadau” i gael gwybodaeth fanwl.

Did 1 - Z: Baner Sero

Mae'r Faner Sero Z yn nodi canlyniad sero mewn gweithrediad rhifyddeg neu resymeg. Gweler y “Disgrifiad Set Gyfarwyddiadau” i gael gwybodaeth fanwl.

Did 0 - C: Cario Baner

Mae'r Faner Cario C yn dynodi gweithrediad rhifyddeg neu resymeg. Gweler y “Disgrifiad Set Gyfarwyddiadau” i gael gwybodaeth fanwl.

Cofrestr Pwrpas Cyffredinol File

Y Gofrestr File wedi'i optimeiddio ar gyfer set gyfarwyddiadau RISC Uwch AVR. Er mwyn cyflawni'r perfformiad a'r hyblygrwydd gofynnol, cefnogir y cynlluniau mewnbwn / allbwn canlynol gan y Gofrestr File:

Un operand allbwn 8-did ac un mewnbwn canlyniad 8-did

Dau opera allbwn 8-did ac un mewnbwn canlyniad 8-did

Dau opera allbwn 8-did ac un mewnbwn canlyniad 16-did

Un operand allbwn 16-did ac un mewnbwn canlyniad 16-did

Ffigur 4-2 yn dangos strwythur y 32 cofrestr gweithio pwrpas cyffredinol yn y CPU.

Fel y dangosir yn Ffigur 4-2, rhoddir cyfeiriad cof Data i bob cofrestr hefyd, gan eu mapio'n uniongyrchol i 32 lleoliad cyntaf Gofod Data'r defnyddiwr. Er nad yw'n cael ei weithredu'n gorfforol fel lleoliadau SRAM, mae'r sefydliad cof hwn yn darparu hyblygrwydd mawr o ran mynediad i'r cofrestrau, oherwydd gellir gosod y cofrestrau pwyntydd X-, Y- a Z-i fynegeio unrhyw gofrestr yn y file.Y rhan fwyaf o'r cyfarwyddiadau sy'n gweithredu ar y Gofrestr File mae ganddynt fynediad uniongyrchol i bob cofrestr, ac mae'r mwyafrif ohonynt yn gyfarwyddiadau beicio sin-gle.

Y X-register, Y-register, a Z-register

Mae gan y cofrestrau R26..R31 rai swyddogaethau ychwanegol at eu defnydd pwrpas cyffredinol. Mae'r cofrestrau hyn yn awgrymiadau cyfeiriad 16-did ar gyfer mynd i'r afael â'r gofod data yn anuniongyrchol. Diffinnir y tair cofrestr cyfeiriadau anuniongyrchol X, Y, a Z fel y disgrifir yn Ffigur 4-3.

Yn y gwahanol foddau mynd i'r afael, mae gan y cofrestrau cyfeiriadau hyn swyddogaethau fel dadleoli sefydlog, cynyddiad awtomatig, a gostyngiad awtomatig (gweler cyfeirnod y set gyfarwyddiadau am fanylion).

Pwynt Stack

Defnyddir y Stack yn bennaf ar gyfer storio data dros dro, ar gyfer storio newidynnau lleol ac ar gyfer storio cyfeiriadau dychwelyd ar ôl torri ar draws a galwadau israddol. Mae'r Gofrestr Pwyntwyr Stack bob amser yn pwyntio at ben y Stac. Sylwch fod y Stack yn cael ei weithredu fel un sy'n tyfu o leoliadau cof uwch i leoliadau cof is. Mae hyn yn awgrymu bod gorchymyn Stack PUSH yn gostwng y Stack Pointer.

Mae'r Stack Pointer yn pwyntio at ardal Stack SRAM data lle mae'r Staciau Subroutine ac Torri ar draws. Rhaid i'r rhaglen ddiffinio'r gofod Stack hwn yn y SRAM data cyn i unrhyw alwadau is-reoliol gael eu gweithredu neu i ryng-reolau gael eu galluogi. Rhaid gosod y Pwyntydd Stack i bwynt uwchlaw 0x60. Mae'r Pwyntydd Stack yn cael ei ostwng gan un pan fydd data'n cael ei wthio i'r Stac gyda'r cyfarwyddyd PUSH, ac mae'n cael ei ostwng gan ddau pan fydd y cyfeiriad dychwelyd yn cael ei wthio ar y Stac gyda galwad is-reolaidd neu ymyrraeth. Mae'r Pwyntydd Stack yn cael ei gynyddu gan un pan fydd data'n cael ei bopio o'r Stack gyda'r cyfarwyddyd POP, ac mae'n cael ei gynyddu gan ddau pan fydd data'n cael ei bopio o'r Stack gyda dychweliad o RET israddol neu ei ddychwelyd o RETI ymyrraeth.

Gweithredir y AVR Stack Pointer fel dwy gofrestr 8-did yn y gofod I / O. Mae nifer y darnau a ddefnyddir mewn gwirionedd yn dibynnu ar weithredu. Sylwch fod y gofod data mewn rhai gweithrediadau o'r bensaernïaeth AVR mor fach fel mai dim ond SPL sydd ei angen. Yn yr achos hwn, ni fydd y Gofrestr SPH yn bresennol.

SPH a SPL - Cofrestr Pwyntydd Stac

Did	15	14	13	12	11	10	9	8
0x3E	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	SPH
0x3D	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	SPL
	7	6	5	4	3	2	1	0
Darllen/Ysgrifennu	R/C	R/C	R/C	R/C	R/C	R/C	R/C	R/C
Darllen/Ysgrifennu	R/C	R/C	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND
Gwerth Cychwynnol	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND	RAMEND

Amseriad Cyflawni Cyfarwyddiadau

Mae'r adran hon yn disgrifio'r cysyniadau amseru mynediad cyffredinol ar gyfer gweithredu cyfarwyddiadau. Mae'r CPU AVR yn cael ei yrru gan y cloc CPU clkCPU, a gynhyrchir yn uniongyrchol o'r ffynhonnell cloc a ddewiswyd ar gyfer y sglodyn. Ni ddefnyddir rhaniad cloc mewnol.

Ffigur 4-4 yn dangos y nôl cyfarwyddiadau cyfochrog a'r dienyddiadau cyfarwyddiadau a alluogwyd gan bensaernïaeth Harvard a'r Gofrestr mynediad cyflym File cysyniad. Dyma'r cysyniad piblinellau sylfaenol i gael hyd at 1 MIPS fesul MHz gyda'r canlyniadau unigryw cyfatebol ar gyfer swyddogaethau fesul cost, swyddogaethau fesul clociau, a swyddogaethau fesul uned bŵer.

Ffigur 4-5. Gweithrediad ALU Beic Sengl

Ailosod a Thrin Ymyrraeth

Mae'r AVR yn darparu sawl ffynhonnell ymyrraeth wahanol. Mae gan yr ymyriadau hyn a'r Fector Ailosod ar wahân Fector Rhaglen ar wahân yng ngofod cof y Rhaglen. Neilltuir darnau galluogi unigol i bob ymyrraeth y mae'n rhaid iddynt fod yn rhesymeg ysgrifenedig un ynghyd â'r did Galluogi Ymyrraeth Byd-eang yn y Gofrestr Statws er mwyn galluogi'r ymyrraeth.

Diffinnir y cyfeiriadau isaf yng ngofod cof y Rhaglen yn ddiofyn fel y Fectorau Ailosod ac Torri ar draws. Dangosir y rhestr gyflawn o fectorau yn “Torri ar draws” ar dudalen 48. Mae'r rhestr hefyd yn pennu lefelau blaenoriaeth y gwahanol ymyriadau. Po isaf yw'r cyfeiriad, yr uchaf yw'r lefel flaenoriaeth. AILOSOD sydd â'r flaenoriaeth uchaf, a'r nesaf yw INT0 - y Cais Torri Allanol 0.

Pan fydd ymyrraeth yn digwydd, mae'r I-bit Galluogi Torri ar draws Byd-eang yn cael ei glirio ac mae'r holl ymyriadau yn anabl. Gall nwyddau meddal y defnyddiwr ysgrifennu rhesymeg un i'r I-bit er mwyn galluogi ymyrraeth nythu. Yna gall pob ymyrraeth a alluogwyd dorri ar draws y drefn ymyrraeth gyfredol. Mae'r I-bit yn cael ei osod yn awtomatig pan fydd cyfarwyddyd Dychwelyd o Ymyrraeth - RETI - yn cael ei weithredu.

Yn y bôn mae dau fath o ymyrraeth. Mae'r math cyntaf yn cael ei sbarduno gan ddigwyddiad sy'n gosod y Faner Torri ar draws. Ar gyfer yr ymyriadau hyn, mae Cownter y Rhaglen yn cael ei fectoreiddio i'r Fector Torri ar draws er mwyn gweithredu'r drefn trin ymyrraeth, ac mae caledwedd yn clirio'r Faner Ymyrraeth gyfatebol. Gellir clirio Baneri Torri ar draws hefyd trwy ysgrifennu rhesymeg un i'r safle (oedd) did baner i'w glirio. Os bydd cyflwr ymyrraeth yn digwydd tra bydd y did galluogi ymyrraeth cyfatebol yn cael ei glirio, bydd y Faner Ymyrraeth yn cael ei gosod a'i chofio nes bod yr ymyrraeth wedi'i galluogi, neu fod y faner wedi'i chlirio gan feddalwedd. Yn yr un modd, os bydd un neu fwy o amodau ymyrraeth yn digwydd wrth i'r darn Galluogi Torri ar draws Byd-eang gael ei glirio, bydd y Faner (au) Torri ar draws yn cyfateb yn cael ei gosod a'i chofio nes bod y did Galluogi Torri ar draws Byd-eang wedi'i osod, ac yna bydd yn cael ei weithredu trwy orchymyn blaenoriaeth.

Bydd yr ail fath o ymyriadau yn sbarduno cyhyd â bod y cyflwr ymyrraeth yn bresennol. Nid oes gan y ymyriadau hyn Faneri Torri ar draws yn y bôn. Os bydd y cyflwr ymyrraeth yn diflannu cyn galluogi'r ymyrraeth, ni fydd yr ymyrraeth yn cael ei sbarduno.

Pan fydd yr AVR yn gadael ymyrraeth, bydd bob amser yn dychwelyd i'r brif raglen ac yn gweithredu un cyfarwyddyd arall cyn cyflwyno unrhyw ymyrraeth sydd ar ddod.

Sylwch nad yw'r Gofrestr Statws yn cael ei storio'n awtomatig wrth fynd i mewn i drefn ymyrraeth, na'i hadfer wrth ddychwelyd o drefn ymyrraeth. Rhaid i feddalwedd ddelio â hyn.

Wrth ddefnyddio'r cyfarwyddyd CLI i analluogi ymyriadau, bydd yr ymyriadau yn anabl ar unwaith. Ni weithredir unrhyw ymyrraeth ar ôl y cyfarwyddyd CLI, hyd yn oed os yw'n digwydd ar yr un pryd â'r cyfarwyddyd CLI. Mae'r cyn ganlynolampMae le yn dangos sut y gellir defnyddio hyn i osgoi torri ar draws yn ystod dilyniant ysgrifennu EEPROM wedi'i amseru.

Cod y Cynulliad Example

yn r16, SREG; storio gwerth SREG

cli ; analluogi ymyriadau yn ystod dilyniant wedi'i amseru

sbi EECR, EEMPE ; dechrau ysgrifennu EEPROM

sbi EECR, EEPE

allan SREG, r16 ; adfer gwerth SREG (I-bit)

Cod C Example

cSREG torgoch;

cSREG = SREG; /* storio gwerth SREG */

/* analluogi ymyriadau yn ystod dilyniant wedi'i amseru */

_CLI ();

EECR |= (1<

EECR | = (1 <

SREG = cSREG; /* adfer gwerth SREG (I-bit) */

Wrth ddefnyddio'r cyfarwyddyd SEI i alluogi ymyrraeth, gweithredir y cyfarwyddyd yn dilyn SEI cyn i unrhyw ymyrraeth dorri ar draws, fel y dangosir yn yr ex hwnample.

Cod y Cynulliad Example

sei; gosod Galluogi Ymyriad Byd-eang

cwsg; mynd i mewn i gwsg, aros am ymyriad

; nodyn: bydd yn mynd i mewn i gwsg cyn unrhyw arfaeth

; torri ar draws (au)

Cod C Example

_SEI(); /* gosod Galluogi Ymyriad Byd-eang */

_SLEEP(); /* mynd i mewn i gwsg, aros am ymyrraeth */

/ * nodyn: bydd yn mynd i mewn i gwsg cyn unrhyw ymyrraeth (au) sydd ar ddod * /

Amser Ymateb Torri ar draws

Yr ymateb gweithredu ymyrraeth ar gyfer yr holl ymyriadau AVR a alluogir yw pedwar cylch cloc o leiaf. Ar ôl pedwar cylch cloc, gweithredir cyfeiriad Fector y Rhaglen ar gyfer y drefn trin ymyrraeth wirioneddol. Yn ystod y cyfnod beicio pedwar cloc hwn, mae Cownter y Rhaglen yn cael ei wthio i'r Stac. Mae'r fector fel arfer yn naid i'r drefn ymyrraeth, ac mae'r naid hon yn cymryd tri chylch cloc. Os bydd ymyrraeth yn digwydd wrth weithredu cyfarwyddyd aml-feic, cwblheir y cyfarwyddyd hwn cyn cyflwyno'r ymyrraeth. Os bydd ymyrraeth yn digwydd pan fydd yr MCU yn y modd cysgu, cynyddir yr amser ymateb i dorri ar draws pedwar cylch cloc. Daw'r cynnydd hwn yn ychwanegol at yr amser cychwyn o'r modd cysgu a ddewiswyd.

Mae dychwelyd o drefn trin ymyrraeth yn cymryd pedwar cylch cloc. Yn ystod y pedwar cylch cloc hyn, mae Cownter y Rhaglen (dau beit) yn cael ei bopio'n ôl o'r Stack, mae'r Stack Pointer yn cael ei gynyddu gan ddau, ac mae'r I-bit yn SREG wedi'i osod.

Atgofion AVR

Mae'r adran hon yn disgrifio'r gwahanol atgofion yn yr ATtiny25 / 45/85. Mae gan bensaernïaeth AVR ddau brif ofod cof, y cof Data a gofod cof y Rhaglen. Yn ogystal, mae'r ATtiny25 / 45/85 yn cynnwys Cof EEPROM ar gyfer storio data. Mae'r tri gofod cof yn llinol ac yn rheolaidd.

Cof Rhaglen Fflach Ail-raglenadwy Mewn-System

Mae'r ATtiny25 / 45/85 yn cynnwys 2/4 / 8K beit Cof Flash Ail-raglenadwy Mewn-System Ar-sglodion ar gyfer stori'r rhaglen. Gan fod yr holl gyfarwyddiadau AVR yn 16 neu 32 darn o led, mae'r Flash wedi'i drefnu fel 1024/2048/4096 x 16.

Mae gan y cof Flash ddygnwch o leiaf 10,000 o gylchoedd ysgrifennu / dileu. Mae Cownter Rhaglen ATtiny25 / 45/85 (PC) yn 10/11/12 darn o led, ac felly'n mynd i'r afael â lleoliadau cof y Rhaglen 1024/2048/4096. “Rhaglen Gof- ming ”ar dudalen 147 yn cynnwys disgrifiad manwl o ddadlwytho cyfresol data Flash gan ddefnyddio'r pinnau SPI.

Gellir dyrannu tablau cyson o fewn holl ofod cyfeiriad cof y Rhaglen (gweler y disgrifiad cyfarwyddiadau cof LPM - Rhaglen Llwyth).

Ffigur 5-1. Map Cof y Rhaglen

Cof Data SRAM

Ffigur 5-2 yn dangos sut y trefnir Cof ATtiny25 / 45/85 SRAM.

Mae'r lleoliadau cof data 224/352/607 isaf yn mynd i'r afael â'r Gofrestr File, y cof I / O a'r SRAM data mewnol. Mae'r 32 lleoliad cyntaf yn mynd i'r afael â'r Gofrestr File, mae'r 64 lleoliad nesaf y cof I / O safonol, a'r lleoliadau 128/256/512 diwethaf yn mynd i'r afael â'r SRAM data mewnol.

Y pum dull mynd i'r afael gwahanol ar gyfer y cof cof Data: Uniongyrchol, Anuniongyrchol â Dadleoli, Anuniongyrchol, Anuniongyrchol â Chyn-ostyngiad, ac Anuniongyrchol ag Ôl-gynyddiad. Yn y Gofrestr File, mae cofrestrau R26 i R31 yn cynnwys y cofrestrau pwyntydd mynd i'r afael yn anuniongyrchol.

Mae'r cyfeiriad uniongyrchol yn cyrraedd y gofod data cyfan.

Mae'r modd Anuniongyrchol â Dadleoli yn cyrraedd 63 lleoliad cyfeiriad o'r cyfeiriad sylfaenol a roddir gan y gofrestr Y- neu Z.

Wrth ddefnyddio dulliau mynd i'r afael ag anuniongyrchol y gofrestr gyda chyn-ostwng ac ôl-gynyddiad awtomatig, mae'r cofrestrau cyfeiriadau X, Y, a Z yn cael eu gostwng neu eu cynyddu.

Mae'r 32 cofrestr gweithio pwrpas cyffredinol, 64 o Gofrestrau I / O, a beit 128/256/512 o ddata mewnol SRAM yn yr ATtiny25 / 45/85 i gyd yn hygyrch trwy'r holl ddulliau mynd i'r afael hyn. Y Gofrestr File yn cael ei ddisgrifio yn “Gen- Cofrestr Pwrpas eral File”Ar dudalen 10.

Ffigur 5-2. Map Cof Data

Mynediad Cof Data Amseroedd

Mae'r adran hon yn disgrifio'r cysyniadau amseru mynediad cyffredinol ar gyfer mynediad cof mewnol. Perfformir mynediad SRAM data mewnol mewn dau gylch clkCPU fel y disgrifir yn Ffigur 5-3.

Ffigur 5-3. Cycles Mynediad SRAM Data Ar-sglodion Cof Data EEPROM

Mae'r ATtiny25 / 45/85 yn cynnwys 128/256/512 beit o gof EEPROM data. Fe'i trefnir fel gofod data ar wahân, lle gellir darllen ac ysgrifennu beit sengl. Mae gan yr EEPROM ddygnwch o leiaf 100,000 o gylchoedd ysgrifennu / dileu. Disgrifir y mynediad rhwng yr EEPROM a'r CPU yn y canlynol, gan nodi Cofrestrau Cyfeiriadau EEPROM, Cofrestr Data EEPROM, a Chofrestr Rheoli EEPROM. Am fanylion gweler “Lawrlwytho Cyfresol” ar dudalen 151.

EEPROM Darllen / Ysgrifennu Mynediad

Mae Cofrestrau Mynediad EEPROM ar gael yn y gofod I / O.

Rhoddir yr amseroedd mynediad ysgrifennu ar gyfer yr EEPROM yn Tabl 5-1 ar dudalen 21. Fodd bynnag, mae swyddogaeth hunan-amseru yn gadael i feddalwedd y defnyddiwr ganfod pryd y gellir ysgrifennu'r beit nesaf. Os yw'r cod defnyddiwr yn cynnwys cyfarwyddiadau sy'n ysgrifennu'r EEPROM, rhaid cymryd rhai rhagofalon. Mewn cyflenwadau pŵer wedi'u hidlo'n drwm, mae VCC yn debygol o godi neu ostwng yn araf

Pwer i fyny / i lawr. Mae hyn yn achosi i'r ddyfais redeg am gyfnod o amsertage yn is na'r hyn a nodir fel isafswm ar gyfer yr amledd cloc a ddefnyddir. Gwel “Atal Llygredd EEPROM” ar dudalen 19 am fanylion ar sut i osgoi problemau yn y sefyllfaoedd hyn.

Er mwyn atal EEPROM anfwriadol yn ysgrifennu, rhaid dilyn gweithdrefn ysgrifennu benodol. Cyfeirio at “Atomig Rhaglennu Beit ”ar dudalen 17 a “Rhaglennu Hollt Beit” ar dudalen 17 am fanylion ar hyn.

Pan ddarllenir yr EEPROM, mae'r CPU yn cael ei atal am bedwar cylch cloc cyn i'r cyfarwyddyd nesaf gael ei weithredu. Pan ysgrifennir yr EEPROM, mae'r CPU yn cael ei atal am ddau gylch cloc cyn i'r cyfarwyddyd nesaf gael ei weithredu.

Rhaglennu Beit Atomig

Defnyddio Rhaglennu Beit Atomig yw'r modd symlaf. Wrth ysgrifennu beit i'r EEPROM, rhaid i'r defnyddiwr ysgrifennu'r cyfeiriad i mewn i'r Gofrestr EEAR a data i mewn i Gofrestr EEDR. Os yw'r darnau EEPMn yn sero, bydd ysgrifennu EEPE (o fewn pedwar cylch ar ôl ysgrifennu EEMPE) yn sbarduno'r gweithrediad dileu / ysgrifennu. Gwneir y cylch dileu ac ysgrifennu mewn un gweithrediad a rhoddir cyfanswm yr amser rhaglennu i mewn Tabl 5-1 ar dudalen 21. Mae'r darn EEPE yn parhau i fod wedi'i osod nes bod y gweithrediadau dileu ac ysgrifennu wedi'u cwblhau. Er bod y ddyfais yn brysur gyda rhaglennu, nid yw'n bosibl gwneud unrhyw weithrediadau EEPROM eraill.

Rhaglennu Beit Hollt

Mae'n bosibl rhannu'r cylch dileu ac ysgrifennu yn ddau weithrediad gwahanol. Gall hyn fod yn ddefnyddiol os yw'r system yn gofyn am amser mynediad byr am ryw gyfnod cyfyngedig o amser (yn nodweddiadol os yw'r cyflenwad pŵer cyftage yn cwympo). Er mwyn cymryd advan- tagO'r dull hwn, mae'n ofynnol bod y lleoliadau sydd i'w hysgrifennu wedi'u dileu cyn y llawdriniaeth ysgrifennu. Ond gan fod y gweithrediadau dileu ac ysgrifennu wedi'u rhannu, mae'n bosibl gwneud y gweithrediadau dileu pan fydd y system yn caniatáu gwneud gweithrediadau sy'n hanfodol i amser (ar ôl Power-up yn nodweddiadol).

Dileu

I ddileu beit, rhaid ysgrifennu'r cyfeiriad at EEAR. Os yw'r darnau EEPMn yn 0b01, bydd ysgrifennu'r EEPE (o fewn pedwar cylch ar ôl ysgrifennu EEMPE) yn sbarduno'r gweithrediad dileu yn unig (rhoddir amser rhaglennu i mewn Tabl 5-1 ymlaen tudalen 21). Mae'r darn EEPE yn parhau i fod wedi'i osod nes bod y gweithrediad dileu wedi'i gwblhau. Er bod y ddyfais yn brysur yn rhaglennu, nid yw'n bosibl gwneud unrhyw weithrediadau EEPROM eraill.

Ysgrifena

I ysgrifennu lleoliad, rhaid i'r defnyddiwr ysgrifennu'r cyfeiriad i mewn i EEAR a'r data i mewn i EEDR. Os yw'r darnau EEPMn yn 0b10, bydd ysgrifennu'r EEPE (o fewn pedwar cylch ar ôl ysgrifennu EEMPE) yn sbarduno'r gweithrediad ysgrifennu yn unig (rhoddir amser rhaglennu i mewn Tabl 5-1 ar dudalen 21). Mae'r darn EEPE yn parhau i fod wedi'i osod nes bod y gweithrediad ysgrifennu wedi'i gwblhau. Os nad yw'r lleoliad i'w ysgrifennu wedi'i ddileu cyn ysgrifennu, rhaid ystyried bod y data sy'n cael ei storio ar goll. Er bod y ddyfais yn brysur gyda rhaglennu, nid yw'n bosibl gwneud unrhyw weithrediadau EEPROM eraill.

Defnyddir yr Oscillator wedi'i raddnodi i amseru'r EEPROM. Sicrhewch fod amledd yr Oscillator o fewn y gofynion a ddisgrifir yn “OSCCAL - Cofrestr Graddnodi Oscillator” ar dudalen 31.

Mae'r cod canlynol examples yn dangos un cynulliad ac un swyddogaeth C ar gyfer dileu, ysgrifennu, neu ysgrifennu atomig yr EEPROM. Mae'r cynampmae les yn tybio bod ymyriadau yn cael eu rheoli (ee, trwy anablu ymyriadau yn fyd-eang) fel na fydd unrhyw ymyrraeth yn digwydd wrth gyflawni'r swyddogaethau hyn.

Cod y Cynulliad Example

EEPROM_ysgrifennu:

; Arhoswch i gwblhau ysgrifen flaenorol

sbic EECR,EEPE

rjmp EEPROM_ysgrifennu

; Gosod modd Rhaglennu

ldi r16, (0<<EEPM1)|(0<<EEPM0)

allan EECR, r16

; Sefydlu cyfeiriad (r18: r17) yn y gofrestr cyfeiriadau

allan EEARH, r18

allan EEARL, r17

; Ysgrifennu data (r19) i'r gofrestr ddata

allan EEDR, r19

; Ysgrifennwch un rhesymegol i EEMPE

sbi EECR, EEMPE

; Dechreuwch ysgrifennu eeprom trwy osod EEPE

sbi EECR, EEPE

ret

Cod C Example

gwag EEPROM_write(torgoch heb ei harwyddo ucAddress, torgoch heb ei harwyddo ucData)

{

/* Aros i gwblhau'r ysgrifennu blaenorol */ tra (EECR & (1<

;

/* Gosod Modd Rhaglennu */

EECR = (0 <

/ * Sefydlu cofrestrau cyfeiriadau a data * / EEAR = ucAddress;

EEDR = ucData;

/* Ysgrifennwch un rhesymegol i EEMPE */

EECR | = (1 <

/ * Dechreuwch ysgrifennu eeprom trwy osod EEPE * /

EECR | = (1 <

}

Y cod nesaf examples yn dangos swyddogaethau cynulliad a C ar gyfer darllen yr EEPROM. Mae'r cynampmae les yn tybio bod ymyriadau yn cael eu rheoli fel na fydd unrhyw ymyrraeth yn digwydd wrth gyflawni'r swyddogaethau hyn.

Cod y Cynulliad Example

EEPROM_darllen:

; Arhoswch i gwblhau ysgrifen flaenorol

sbic EECR,EEPE

rjmp EEPROM_read

; Sefydlu cyfeiriad (r18: r17) yn y gofrestr cyfeiriadau

allan EEARH, r18

allan EEARL, r17

; Dechreuwch eeprom wedi'i ddarllen trwy ysgrifennu EERE

sbi EECR, EERE

; Darllenwch ddata o'r gofrestr ddata

yn r16,EEDR

ret

Cod C Example

torgoch heb ei harwyddo EEPROM_read(tor ucAddress heb ei arwyddo)

{

/ * Arhoswch i gwblhau ysgrifen flaenorol * /

tra (EECR & (1 <

;

/ * Sefydlu cofrestr cyfeiriadau * / EEAR = ucAddress;

/* Dechreuwch ddarllen eeprom trwy ysgrifennu EERE */

EECR | = (1 <

/ * Dychwelwch ddata o'r gofrestr ddata * /

dychwelyd EEDR;

}

Atal Llygredd EEPROM

Yn ystod cyfnodau o VCC isel, gall y data EEPROM gael ei lygru oherwydd bod y cyflenwad cyftage yn rhy isel i'r CPU a'r EEPROM weithredu'n iawn. Mae'r materion hyn yr un fath ag ar gyfer systemau lefel bwrdd sy'n defnyddio EEPROM, a dylid defnyddio'r un atebion dylunio.

Gall llygredd data EEPROM gael ei achosi gan ddwy sefyllfa pan fydd y cyftage yn rhy isel. Yn gyntaf, mae dilyniant ysgrifennu rheolaidd i'r EEPROM yn gofyn am isafswm cyftage i weithredu'n gywir. Yn ail, gall y CPU ei hun weithredu cyfarwyddiadau yn anghywir, os yw'r cyflenwad cyftage yn rhy isel.

Mae'n hawdd osgoi llygredd data EEPROM trwy ddilyn yr argymhelliad dylunio hwn:

Cadwch yr AILOSOD AVR yn weithredol (isel) yn ystod cyfnodau o gyflenwad pŵer annigonol cyftage. Gellir gwneud hyn trwy alluogi'r Synhwyrydd Brown-out mewnol (BOD). Os nad yw lefel canfod y BOD mewnol yn cyfateb i'r

lefel canfod sydd ei angen, gellir defnyddio cylched amddiffyn ailosod VCC isel allanol. Os bydd ailosodiad yn digwydd tra bod gweithrediad ysgrifennu ar y gweill, bydd y gweithrediad ysgrifennu yn cael ei gwblhau ar yr amod bod y cyflenwad pŵer cyftage yn ddigonol.

Cof I / O.

Dangosir diffiniad gofod I / O o'r ATtiny25 / 45/85 yn “Crynodeb o'r Gofrestr” ar dudalen 200.

Rhoddir yr holl ATtiny25 / 45/85 I / Os a pherifferolion yn y gofod I / O. Gellir cyrchu pob lleoliad I / O trwy'r cyfarwyddiadau LD / LDS / LDD a ST / STS / STD, gan drosglwyddo data rhwng y 32 cofrestr gweithio pwrpas cyffredinol a'r gofod I / O. Mae Cofrestrau I / O o fewn yr ystod cyfeiriadau 0x00 - 0x1F yn uniongyrchol hygyrch trwy ddefnyddio'r cyfarwyddiadau SBI a CBI. Yn y cofrestrau hyn, gellir gwirio gwerth darnau sengl trwy ddefnyddio'r cyfarwyddiadau SBIS a SBIC. Cyfeiriwch at yr adran setiau cyfarwyddiadau am ragor o fanylion. Wrth ddefnyddio'r gorchmynion penodol I / O YN ac ALLAN, rhaid defnyddio'r cyfeiriadau I / O 0x00 - 0x3F. Wrth fynd i'r afael â Chofrestrau I / O fel gofod data gan ddefnyddio cyfarwyddiadau LD a ST, rhaid ychwanegu 0x20 at y cyfeiriadau hyn.

Er mwyn cydnawsedd â dyfeisiau yn y dyfodol, dylid ysgrifennu darnau neilltuedig i sero os cyrchir atynt. Ni ddylid byth ysgrifennu cyfeiriadau cof I / O neilltuedig.

Clirir rhai o'r Baneri Statws trwy ysgrifennu un rhesymegol atynt. Sylwch y bydd cyfarwyddiadau CBI a SBI yn gweithredu ar y darn penodedig yn unig, ac felly gellir eu defnyddio ar gofrestrau sy'n cynnwys Baneri Statws o'r fath. Mae cyfarwyddiadau CBI a SBI yn gweithio gyda chofrestrau 0x00 i 0x1F yn unig.

Esbonnir y Cofrestrau I / O a Rheoli Perifferolion mewn adrannau diweddarach.

Disgrifiad o'r Gofrestr

EEARH - Cofrestr Cyfeiriadau EEPROM

Did	7	6	5	4	3	2	1	0
0x1F	–	–	–	–	–	–	–	EEAR8	EEARH
Darllen/Ysgrifennu	R	R	R	R	R	R	R	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	X/0

Darnau 7: 1 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn wedi'u cadw i'w defnyddio yn y dyfodol a byddant bob amser yn darllen fel sero.

Darnau 0 - EEAR8: Cyfeiriad EEPROM

Dyma'r darn cyfeiriad EEPROM mwyaf arwyddocaol o ATtiny85. Mewn dyfeisiau sydd â llai o EEPROM, hy ATtiny25 / ATtiny45, mae'r darn hwn wedi'i gadw a bydd bob amser yn darllen sero. Mae gwerth cychwynnol Cofrestr Cyfeiriadau EEPROM (EEAR) wedi'i ddiffinio ac felly mae'n rhaid ysgrifennu gwerth cywir cyn cyrchu'r EEPROM.

EEARL - Cofrestr Cyfeiriadau EEPROM

Did

0x1E	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EEARL
Cefn / Ysgrifennu	R/C	R/C	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	X	X	X	X	X	X	X	X

Did 7 - EEAR7: Cyfeiriad EEPROM

Dyma'r darn cyfeiriad EEPROM mwyaf arwyddocaol o ATtiny45. Mewn dyfeisiau sydd â llai o EEPROM, hy ATtiny25, mae'r darn hwn wedi'i gadw a bydd bob amser yn darllen sero. Mae gwerth cychwynnol Cofrestr Cyfeiriadau EEPROM (EEAR) wedi'i ddiffinio ac felly mae'n rhaid ysgrifennu gwerth cywir cyn cyrchu'r EEPROM.

Darnau 6: 0 - BLWYDDYN [6: 0]: Cyfeiriad EEPROM

Dyma ddarnau (isel) Cofrestr Cyfeiriadau EEPROM. Ymdrinnir â beitiau data EEPROM yn llinol yn yr ystod 0… (128/ 256 / 512-1). Mae gwerth cychwynnol EEAR heb ei ddiffinio ac felly mae'n rhaid ysgrifennu gwerth cywir cyn y gellir cyrchu'r EEPROM.

EEDR - Cofrestr Data EEPROM

Did	7	6	5	4	3	2	1	0
0x1D	EEDR7	EEDR6	EEDR5	EEDR4	EEDR3	EEDR2	EEDR1	EEDR0	EEDR
Darllen/Ysgrifennu	R/C	R/C	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Ar gyfer gweithrediad ysgrifennu EEPROM mae Cofrestr EEDR yn cynnwys y data i'w ysgrifennu at yr EEPROM yn y cyfeiriad a roddir gan y Gofrestr EEAR. Ar gyfer gweithrediad darllen EEPROM, mae'r EEDR yn cynnwys y data a ddarllenwyd o'r

EEPROM yn y cyfeiriad a roddir gan EEAR. 5.5.4 EECR - Cofrestr Rheoli EEPROM
Did 7 6 5			4	3	2	1	0
0x1c –	–	EEPM1	EEPM0	EERIE	EEMPE	EEPE	EERE	EECR
Darllen / Ysgrifennu R R R / W.			R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol 0 0 X.			X	0	0	X	0

Did 7 - Res: Did Neilltuedig

Mae'r darn hwn wedi'i gadw i'w ddefnyddio yn y dyfodol a bydd bob amser yn darllen fel 0 yn ATtiny25 / 45/85. Er mwyn cydweddu â dyfeisiau AVR yn y dyfodol, ysgrifennwch y darn hwn i ddim bob amser. Ar ôl darllen, masgiwch y darn hwn.

Did 6 - Res: Did Neilltuedig

Mae'r darn hwn wedi'i gadw yn yr ATtiny25 / 45/85 a bydd bob amser yn darllen fel sero.

Darnau 5: 4 - EEPM [1: 0]: Darnau Modd Rhaglennu EEPROM

Mae gosodiad darnau modd Rhaglennu EEPROM yn diffinio pa gamau rhaglennu a fydd yn cael eu sbarduno wrth ysgrifennu EEPE. Mae'n bosibl rhaglennu data mewn un gweithrediad atomig (dileu'r hen werth a rhaglennu'r gwerth newydd) neu rannu'r gweithrediadau Dileu ac Ysgrifennu yn ddau weithrediad gwahanol. Dangosir yr amseroedd rhaglennu ar gyfer y gwahanol foddau yn Tabl 5-1. Tra bod EEPE wedi'i osod, anwybyddir unrhyw ysgrifennu at EEPMn. Yn ystod ailosodiad, bydd y darnau EEPMn yn cael eu hailosod i 0b00 oni bai bod yr EEPROM yn brysur yn rhaglennu.

Tabl 5-1. Darnau Modd EEPROM

EEPM1	EEPM0	Amser Rhaglennu	Gweithrediad
0	0	3.4 ms	Dileu ac Ysgrifennu mewn un gweithrediad (Gweithrediad Atomig)
0	1	1.8 ms	Dileu yn Unig
1	0	1.8 ms	Ysgrifennwch yn Unig
1	1	–	Wedi'i gadw i'w ddefnyddio yn y dyfodol

Did 3 - EERIE: Galluogi Ymyrraeth Barod EEPROM

Mae ysgrifennu EERIE i un yn galluogi'r EEPROM Ready Torri ar draws os yw'r I-bit yn SREG wedi'i osod. Mae ysgrifennu EERIE i sero yn datgysylltu'r ymyrraeth. Mae Parod Torri ar draws EEPROM yn cynhyrchu ymyrraeth gyson pan fydd cof anweddol yn barod i'w raglennu.

Did 2 - EEMPE: Galluogi Rhaglen Feistr EEPROM

Mae'r did EEMPE yn penderfynu a fydd ysgrifennu EEPE i un yn cael effaith ai peidio.

Pan fydd EEMPE wedi'i osod, bydd gosod EEPE o fewn pedwar cylch cloc yn rhaglennu'r EEPROM yn y cyfeiriad a ddewiswyd. Os yw EEMPE yn sero, ni fydd gosod EEPE yn cael unrhyw effaith. Pan ysgrifennwyd EEMPE at un gan feddalwedd, mae caledwedd yn clirio'r darn i sero ar ôl pedwar cylch cloc.

Did 1 - EEPE: Galluogi Rhaglen EEPROM

EEPE Signal Galluogi Rhaglen EEPROM yw'r signal galluogi rhaglennu i'r EEPROM. Pan fydd EEPE wedi'i ysgrifennu, bydd yr EEPROM yn cael ei raglennu yn ôl gosodiad darnau EEPMn. Rhaid ysgrifennu'r darn EEMPE at un cyn ysgrifennu un rhesymegol at EEPE, fel arall nid oes unrhyw ysgrifennu EEPROM yn digwydd. Pan fydd yr amser mynediad ysgrifennu wedi mynd heibio, caiff y darn EEPE ei glirio gan galedwedd. Pan fydd EEPE wedi'i osod, mae'r CPU yn cael ei atal am ddau gylch cyn i'r cyfarwyddyd nesaf gael ei weithredu.

Did 0 - EERE: EEPROM Darllenwch Galluogi

Arwydd Galluogi Darllen EEPROM - EERE - yw'r strôb ddarllen i'r EEPROM. Pan sefydlir y cyfeiriad cywir yng Nghofrestr EEAR, rhaid ysgrifennu'r darn EERE at un i sbarduno darlleniad EEPROM. Mae mynediad darllen EEPROM yn cymryd un cyfarwyddyd, ac mae'r data y gofynnwyd amdano ar gael ar unwaith. Pan ddarllenir yr EEPROM, mae'r CPU yn cael ei atal am bedwar cylch cyn i'r cyfarwyddyd nesaf gael ei weithredu. Dylai'r defnyddiwr bleidleisio'r darn EEPE cyn dechrau ar y llawdriniaeth ddarllen. Os oes gweithrediad ysgrifennu ar y gweill, nid yw'n bosibl darllen yr EEPROM, na newid y Gofrestr EEAR.

Dewisiadau Cloc a Cloc System

Systemau Cloc a'u Dosbarthiad

Cloc CPU

Mae'r cloc CPU yn cael ei gyfeirio i rannau o'r system sy'n ymwneud â gweithrediad y craidd AVR. Examples o ddulliau o'r fath yw'r Gofrestr Diben Cyffredinol File, y Gofrestr Statws a'r cof Data sy'n dal y Stack Pointer. Mae atal y cloc CPU yn atal y craidd rhag perfformio gweithrediadau a chyfrifiadau cyffredinol.

Cloc I / O - clkI / O.

Defnyddir y cloc I / O gan fwyafrif y modiwlau I / O, fel Amserydd / Cownter. Mae'r cloc I / O hefyd yn cael ei ddefnyddio gan y modiwl Torri Allanol, ond nodwch fod rhesymeg asyncronig yn canfod rhai ymyriadau allanol, gan ganiatáu canfod ymyriadau o'r fath hyd yn oed os yw'r cloc I / O yn cael ei atal.

Cloc Fflach - clkFLASH

Mae'r cloc Flash yn rheoli gweithrediad y rhyngwyneb Flash. Mae'r cloc Flash fel arfer yn weithredol ar yr un pryd â'r cloc CPU.

Cloc ADC - clkADC

Darperir parth cloc pwrpasol i'r ADC. Mae hyn yn caniatáu atal y clociau CPU ac I / O er mwyn lleihau sŵn a gynhyrchir gan gylchedwaith digidol. Mae hyn yn rhoi canlyniadau trosi ADC mwy cywir.

PLL Mewnol ar gyfer Cynhyrchu Cloc Ymylol Cyflym - clkPCK

Mae'r PLL mewnol yn ATtiny25 / 45/85 yn cynhyrchu amledd cloc sy'n 8x wedi'i luosi o fewnbwn ffynhonnell. Yn ddiofyn, mae'r PLL yn defnyddio allbwn yr oscillator mewnol, 8.0 MHz RC fel ffynhonnell. Fel arall, os yw did LSM o PLLCSR wedi'i osod, bydd y PLL yn defnyddio allbwn yr oscillator RC wedi'i rannu â dau. Felly allbwn y PLL, y cloc ymylol cyflym yw 64 MHz. Gellir dewis y cloc ymylol cyflym, neu gloc a ragnodir o hynny, fel ffynhonnell y cloc ar gyfer Amserydd / Cownter1 neu fel cloc system. Gwel Ffigur 6-2. Rhennir amlder y cloc ymylol cyflym gan ddau pan osodir LSM o PLLCSR, gan arwain at amlder cloc o 32 MHz. Sylwch, na ellir gosod LSM os defnyddir PLLCLK fel cloc system.

Ffigur 6-2. System Clocio PCK.

Mae'r PLL wedi'i gloi ar yr oscillator RC a bydd addasu'r oscillator RC trwy gofrestr OSCCAL yn addasu'r cloc ymylol cyflym ar yr un pryd. Fodd bynnag, hyd yn oed os cymerir yr oscillator RC i amledd uwch nag 8 MHz, mae amledd cyflym y cloc ymylol yn dirlawn ar 85 MHz (achos gwaethaf) ac yn parhau i fod yn pendilio ar yr amledd uchaf. Dylid nodi nad yw'r PLL yn yr achos hwn wedi'i gloi mwyach gyda'r cloc oscillator RC. Felly, argymhellir peidio â chymryd yr addasiadau OSCCAL i amledd uwch nag 8 MHz er mwyn cadw'r PLL yn yr ystod weithredu gywir.

Mae'r PLL mewnol wedi'i alluogi pan:

Mae'r darn PLLE yn y gofrestr PLLCSR wedi'i osod.

Mae'r ffiws CKSEL wedi'i raglennu i '0001'.

Mae'r ffiws CKSEL wedi'i raglennu i '0011'.

Mae'r PLLCSR bit PLOCK wedi'i osod pan fydd PLL wedi'i gloi. Mae osgiliadur RC mewnol a PLL yn cael eu diffodd mewn moddau cwsg pŵer i lawr a wrth gefn.

PLL Mewnol yn y Modd Cydnawsedd ATtiny15

Gan fod ATtiny25 / 45/85 yn ddyfais ymfudo ar gyfer defnyddwyr ATtiny15 mae modd cydnawsedd ATtiny15 ar gyfer cydnawsedd ward gefn. Dewisir modd cydnawsedd ATtiny15 trwy raglennu'r ffiwsiau CKSEL i '0011'.

Yn y modd cydnawsedd ATtiny15 mae amledd yr oscillator RC mewnol yn cael ei raddnodi i lawr i 6.4 MHz ac mae ffactor lluosi'r PLL wedi'i osod i 4x. Gwel Ffigur 6-3. Gyda'r addasiadau hyn mae'r system glocio yn gydnaws â ATtiny15 ac mae gan y cloc ymylol cyflym sy'n deillio o hyn amledd o 25.6 MHz (yr un fath ag yn ATtiny15).

Ffigur 6-3. System Clocio PCK mewn Modd Cydnawsedd ATtiny15.

Ffynonellau Cloc

Mae gan y ddyfais yr opsiynau ffynhonnell cloc canlynol, y gellir eu selectable gan ddarnau Flash Fuse fel y dangosir isod. Mae'r cloc o'r ffynhonnell a ddewiswyd yn cael ei fewnbynnu i generadur y cloc AVR, a'i gyfeirio i'r modiwlau priodol.

Tabl 6-1. Dewis Opsiynau Clocio Dyfais

Opsiwn Clocio Dyfais	CKSEL[3:0](1)
Cloc Allanol (gw tudalen 26)	0000
Cloc PLL Amledd Uchel (gw tudalen 26)	0001
Oscillator Mewnol Graddnodi (gw tudalen 27)	0010(2)
Oscillator Mewnol Graddnodi (gw tudalen 27)	0011(3)
Oscillator mewnol 128 kHz (gw tudalen 28)	0100
Oscillator Crystal Amledd Isel (gw tudalen 29)	0110
Oscillator Crystal / Cyseinydd Cerameg (gw tudalen 29)	1000 – 1111
Wedi'i gadw	0101, 0111

Ar gyfer pob ffiws mae “1” yn golygu heb ei raglennu tra bod “0” yn golygu rhaglennu.

Mae'r ddyfais yn cael ei gludo gyda'r opsiwn hwn wedi'i ddewis.

Bydd hyn yn dewis Modd Cydnawsedd ATtiny15, lle rhennir cloc y system â phedwar, gan arwain at amledd cloc 1.6 MHz. Am fwy o wybodaeth, gweler “Oscillator Mewnol Calibredig” ar dudalen 27.

Rhoddir y gwahanol ddewisiadau ar gyfer pob opsiwn clocio yn yr adrannau canlynol. Pan fydd y CPU yn deffro o Power-down, defnyddir ffynhonnell y cloc a ddewiswyd i amseru'r cychwyn, gan sicrhau gweithrediad Oscillator sefydlog cyn i'r cyfarwyddyd gael ei weithredu. Pan fydd y CPU yn dechrau ailosod, mae oedi ychwanegol yn caniatáu i'r pŵer gyrraedd lefel sefydlog cyn dechrau gweithredu arferol. Defnyddir Oscillator y Gwylfa i amseru'r rhan amser real hon o'r amser cychwyn. Dangosir yn nifer y cylchoedd Oscillator WDT a ddefnyddir ar gyfer pob amser allan Tabl 6-2.

Tabl 6-2. Nifer y Cylchoedd Oscillator Corff Gwylio

Amser Allan Teip	Nifer y Beiciau
4 ms	512
64 ms	8K (8,192)

Cloc Allanol

I yrru'r ddyfais o ffynhonnell cloc allanol, dylid gyrru CLKI fel y dangosir yn Ffigur 6-4. I redeg y ddyfais ar gloc allanol, rhaid rhaglennu'r Ffiwsiau CKSEL i “00”.

Ffigur 6-4. Ffurfweddiad Gyriant Cloc Allanol

Pan ddewisir y ffynhonnell gloc hon, pennir amseroedd cychwyn gan y SUT Fuses fel y dangosir yn Tabl 6-3.

Tabl 6-3. Amseroedd Cychwyn ar gyfer y Dewis Cloc Allanol

SUT[1:0]	Amser Cychwyn o Power-down	Oedi Ychwanegol o Ailosod	Defnydd a Argymhellir
00	6 CK	14CK	BOD wedi'i alluogi
01	6 CK	14CK +4 ms	Pwer sy'n codi'n gyflym
10	6 CK	14CK +64 ms	Pwer yn codi'n araf
11	Wedi'i gadw

Wrth gymhwyso cloc allanol, mae'n ofynnol osgoi newidiadau sydyn yn amlder y cloc cymhwysol er mwyn sicrhau gweithrediad sefydlog yr MCU. Gall amrywiad mewn amlder o fwy na 2% o un cylch cloc i'r nesaf arwain at ymddygiad anrhagweladwy. Mae'n ofynnol sicrhau bod yr MCU yn cael ei ailosod yn ystod newidiadau o'r fath yn amlder y cloc.

Sylwch y gellir defnyddio'r System Cloc Presale i weithredu newidiadau amser rhedeg amlder mewnol y cloc wrth sicrhau gweithrediad sefydlog o hyd. Cyfeirio at “Prescaler Cloc System” ar dudalen 31 am fanylion.

Cloc PLL Amledd Uchel

Mae PLL mewnol sy'n darparu cyfradd cloc 64 MHz yn enwol sydd wedi'i gloi i'r Oscillator RC ar gyfer defnyddio'r Amserydd Ymylol / Cownter1 ac ar gyfer ffynhonnell cloc y system. Pan gaiff ei ddewis fel ffynhonnell cloc system, trwy raglennu'r ffiwsiau CKSEL i '0001', caiff ei rannu â phedwar fel y dangosir yn Tabl 6-4.

Tabl 6-4. Dulliau Gweithredu Cloc PLL Amlder Uchel

CKSEL[3:0]	Amledd Enwol
0001	16 MHz

Pan ddewisir y ffynhonnell gloc hon, pennir amseroedd cychwyn gan y ffiwsiau SUT fel y dangosir yn Tabl 6-5.

Tabl 6-5. Amseroedd Cychwyn ar gyfer y Cloc PLL Amledd Uchel

SUT[1:0]	Amser Cychwyn o Power Down	Oedi Ychwanegol o Ailosod Power-On (VCC = 5.0V)	Defnydd a argymhellir
00	14CK + 1K (1024) CK + 4 ms	4 ms	BOD wedi'i alluogi

Tabl 6-5. Amseroedd Cychwyn ar gyfer y Cloc PLL Amledd Uchel

SUT[1:0]	Amser Cychwyn o Power Down	Oedi Ychwanegol o Ailosod Power-On (VCC = 5.0V)	Defnydd a argymhellir
01	14CK + 16K (16384) CK + 4 ms	4 ms	Pwer sy'n codi'n gyflym
10	14CK + 1K (1024) CK + 64 ms	4 ms	Pwer yn codi'n araf
11	14CK + 16K (16384) CK + 64 ms	4 ms	Pwer yn codi'n araf

Oscillator Mewnol Graddnodi

Yn ddiofyn, mae'r Oscillator Mewnol RC yn darparu cloc oddeutu 8.0 MHz. Er cyftage ac yn ddibynnol ar dymheredd, gall y defnyddiwr galibroi'r cloc hwn yn gywir iawn. Gwel “Cywirdeb Oscillator Mewnol Calibredig RC- racy ”ar dudalen 164 a “Cyflymder Oscillator Mewnol” ar dudalen 192 am fwy o fanylion. Mae'r ddyfais yn cael ei gludo gyda'r CKDIV8 Fuse wedi'i raglennu. Gwel “Prescaler Cloc System” ar dudalen 31 am fwy o fanylion.

Gellir dewis y cloc hwn fel cloc y system trwy raglennu'r Ffiwsiau CKSEL fel y dangosir yn Tabl 6-6 ar dudalen

27. Os caiff ei ddewis, bydd yn gweithredu heb unrhyw gydrannau allanol. Yn ystod ailosodiad, mae caledwedd yn llwytho'r gwerth graddnodi wedi'i raglennu ymlaen llaw i mewn i Gofrestr OSCCAL a thrwy hynny yn graddnodi'r Oscillator RC yn awtomatig. Dangosir cywirdeb y graddnodi hwn fel graddnodi Ffatri yn Tabl 21-2 ar dudalen 164.

Trwy newid cofrestr OSCCAL o SW, gweler “OSCCAL - Cofrestr Graddnodi Oscillator” ar dudalen 31, mae'n bosibl cael cywirdeb graddnodi uwch na thrwy ddefnyddio graddnodi'r ffatri. Dangosir cywirdeb y graddnodi hwn fel graddnodi Defnyddiwr yn Tabl 21-2 ar dudalen 164.

Pan ddefnyddir yr Oscillator hwn fel y cloc sglodion, bydd Oscillator y Gwylfa yn dal i gael ei ddefnyddio ar gyfer Amserydd y Gwylfa ac ar gyfer yr Amser Allan Ailosod. I gael mwy o wybodaeth am y gwerth graddnodi wedi'i raglennu ymlaen llaw, gweler yr adran “Cali- bration Bytes ”ar dudalen 150.

Gellir gosod yr oscillator mewnol hefyd i ddarparu cloc 6.4 MHz trwy ysgrifennu ffiwsiau CKSEL i “0011”, fel y dangosir yn Tabl 6-6 isod. Cyfeirir at y gosodiad hwn fel Modd Cydnawsedd ATtiny15 a'i fwriad yw darparu ffynhonnell cloc wedi'i graddnodi yn 6.4 MHz, fel yn ATtiny15. Yn y Modd Cydnawsedd ATtiny15 mae'r PLL yn defnyddio'r oscillator mewnol sy'n rhedeg ar 6.4 MHz i gynhyrchu signal cloc ymylol 25.6 MHz ar gyfer Amserydd / Cownter1 (gweler “Amserydd / Cownter 8-did yn Modd ATtiny15 ”ar dudalen 95). Sylwch, yn y dull hwn o weithredu, mae'r signal cloc 6.4 MHz bob amser wedi'i rannu â phedwar, gan ddarparu cloc system 1.6 MHz.

Tabl 6-6. Dulliau Gweithredu Osgiliadur RC wedi'u Calibro'n Fewnol

CKSEL[3:0]	Amledd Enwol
0010(1)	8.0 MHz
0011(2)	6.4 MHz

Mae'r ddyfais yn cael ei gludo gyda'r opsiwn hwn wedi'i ddewis.

Bydd y gosodiad hwn yn dewis Modd Cydnawsedd ATtiny15, lle rhennir cloc y system â phedwar, gan arwain at amledd cloc 1.6 MHz.

Pan ddewisir yr oscillator mewnol wedi'i raddnodi 8 MHz fel ffynhonnell y cloc, pennir yr amseroedd cychwyn gan y SUT Fuses fel y dangosir yn Tabl 6-7 isod.

Tabl 6-7. Amseroedd Cychwyn ar gyfer Cloc Oscillator RC wedi'i Galibro Mewnol

SUT[1:0]	Amser Cychwyn o Power-down	Oedi Ychwanegol rhag Ailosod (VCC = 5.0V)	Defnydd a Argymhellir
00	6 CK	14CK(1)	BOD wedi'i alluogi
01	6 CK	14CK +4 ms	Pwer sy'n codi'n gyflym
10(2)	6 CK	14CK +64 ms	Pwer yn codi'n araf
11	Wedi'i gadw

1. Os yw'r ffiws RSTDISBL wedi'i raglennu, cynyddir yr amser cychwyn hwn i 14CK + 4 ms i sicrhau y gellir nodi'r modd rhaglennu.
2. Mae'r ddyfais yn cael ei gludo gyda'r opsiwn hwn wedi'i ddewis.

Yn ATtiny15 Modd Cydnawsedd mae amseroedd cychwyn yn cael eu pennu gan ffiwsiau SUT fel y dangosir yn Tabl 6-8 isod.

Tabl 6-8. Amseroedd Cychwyn ar gyfer Cloc Oscillator RC Calibro Mewnol (yn y modd ATtiny15)

SUT[1:0]	Amser Cychwyn o Power-down	Oedi Ychwanegol rhag Ailosod (VCC = 5.0V)	Defnydd a Argymhellir
00	6 CK	14CK +64 ms
01	6 CK	14CK +64 ms
10	6 CK	14CK +4 ms
11	1 CK	14CK(1)

Sylwer: Os yw'r ffiws RSTDISBL wedi'i rhaglennu, cynyddir yr amser cychwyn hwn i 14CK + 4 ms i sicrhau y gellir mewnbynnu modd rhaglennu.

I grynhoi, mae mwy o wybodaeth am Ddull Cydweddoldeb ATtiny15 i'w gweld mewn adrannau “Port B (PB5: PB0)” ymlaen tudalen 2, “PLL Mewnol yn y Modd Cydweddoldeb ATtiny15” ar dudalen 24, “Amserydd / Cownter 8-did yn y modd ATtiny1” ar tudalen 95, “Cyfyngiadau debugWIRE” ar dudalen 140, “Beitiau Calibradu” ar dudalen 150 ac yn nhabl “Prescaler Cloc Dewiswch ”ar dudalen 33.

Oscillator mewnol 128 kHz

Mae'r Osgiliadur mewnol 128 kHz yn Osgiliadur pŵer isel sy'n darparu cloc o 128 kHz. Mae'r amledd yn enwol ar 3V a 25°C. Gellir dewis y cloc hwn fel cloc y system trwy raglennu'r Ffiwsiau CKSEL i “0100”.

Pan ddewisir y ffynhonnell gloc hon, pennir amseroedd cychwyn gan y SUT Fuses fel y dangosir yn Tabl 6-9.

Tabl 6-9. Amseroedd Cychwyn ar gyfer yr Osgiliadur Mewnol 128 kHz

SUT[1:0]	Amser Cychwyn o Power-down	Oedi Ychwanegol o Ailosod	Defnydd a Argymhellir
00	6 CK	14CK(1)	BOD wedi'i alluogi
01	6 CK	14CK +4 ms	Pwer sy'n codi'n gyflym
10	6 CK	14CK +64 ms	Pwer yn codi'n araf
11	Wedi'i gadw

Nodyn: Os yw'r ffiws RSTDISBL wedi'i raglennu, cynyddir yr amser cychwyn hwn i 14CK + 4 ms i sicrhau y gellir mewnbynnu modd rhaglennu.

Oscillator Crystal Amledd Isel

I ddefnyddio grisial gwylio 32.768 kHz fel ffynhonnell y cloc ar gyfer y ddyfais, rhaid dewis yr Oscillator Crystal amledd isel trwy osod ffiwsiau CKSEL i '0110'. Dylai'r grisial gael ei gysylltu fel y dangosir yn Ffigur 6-5. I ddod o hyd i gynhwysedd llwyth addas ar gyfer crysal 32.768 kHz, edrychwch ar daflen ddata'r gwneuthurwr.

Pan ddewisir yr oscillator hwn, mae'r amseroedd cychwyn yn cael eu pennu gan y ffiwsiau SUT fel y dangosir yn Tabl 6-10.

Tabl 6-10. Amseroedd Cychwyn ar gyfer Dewis Cloc Oscillator Crisial Amlder Isel

SUT[1:0]	Amser Cychwyn o Power Down	Oedi Ychwanegol rhag Ailosod (VCC = 5.0V)	Defnydd a argymhellir
00	1K (1024) CK(1)	4 ms	Pŵer codi cyflym neu BOD wedi'i alluogi
01	1K (1024) CK(1)	64 ms	Pwer yn codi'n araf
10	32K (32768) CK	64 ms	Amledd sefydlog wrth gychwyn
11	Wedi'i gadw

Sylwer: Dylid defnyddio'r opsiynau hyn dim ond os nad yw sefydlogrwydd amledd wrth gychwyn yn bwysig.

Mae'r Oscillator Crystal amledd isel yn darparu cynhwysedd llwyth mewnol, gweler Tabl 6-11 ym mhob pin TOSC.

Tabl 6-11. Cynhwysedd Osgiliadur Crisial Amledd Isel

Dyfais	32 kHz Osc. Math	Cap (Xtal1 / Tosc1)	Cap (Xtal2 / Tosc2)
ATtiny25 / 45/85	System SCG.	16 pF	6 pF

Oscillator Crystal / Cyseinydd Cerameg

Mewnbwn ac allbwn gwrthdroad yw XTAL1 a XTAL2, yn y drefn honno amplifier y gellir ei ffurfweddu i'w ddefnyddio fel Oscillator Ar-sglodyn, fel y dangosir yn Ffigur 6-5. Gellir defnyddio naill ai grisial cwarts neu gyseinydd cerameg.

Dylai C1 a C2 fod yn gyfartal bob amser ar gyfer crisialau a chyseinyddion. Mae gwerth gorau posibl y cynwysyddion yn dibynnu ar y grisial neu'r cyseinydd sy'n cael ei ddefnyddio, faint o gynhwysedd crwydr, a sŵn electromagnetig yr amgylchedd. Rhoddir rhai canllawiau cychwynnol ar gyfer dewis cynwysorau i'w defnyddio gyda chrisialau Tabl 6-12 isod. Ar gyfer cyseinyddion cerameg, dylid defnyddio'r gwerthoedd cynhwysydd a roddir gan y gwneuthurwr.

Tabl 6-12. Dulliau Gweithredu Oscillator Crystal

CKSEL[3:1]	Amrediad Amlder (MHz)	Ystod a Argymhellir ar gyfer Cynwysyddion C1 a C2 i'w Defnyddio gyda Grisialau (pF)
100(1)	0.4 – 0.9	–
101	0.9 – 3.0	12 – 22
110	3.0 – 8.0	12 – 22
111	8.0 -	12 – 22

Nodiadau: Ni ddylid defnyddio'r opsiwn hwn gyda chrisialau, dim ond gyda resonators ceramig.

Gall yr Oscillator weithredu mewn tri dull gwahanol, pob un wedi'i optimeiddio ar gyfer ystod amledd benodol. Dewisir y modd gweithredu gan y ffiwsiau CKSEL [3: 1] fel y dangosir yn Tabl 6-12.

Mae'r Ffiws CKSEL0 ynghyd â'r Ffiwsiau SUT [1: 0] yn dewis yr amseroedd cychwyn fel y dangosir yn Tabl 6-13.

Tabl 6-13. Amseroedd Cychwyn ar gyfer y Dewis Cloc Oscillator Crystal

CKSEL0	SUT[1:0]	Amser Cychwyn o Power-down	Oedi Ychwanegol o Ailosod	Defnydd a Argymhellir
0	00	258 CK(1)	14CK +4 ms	Cyseinydd cerameg, pŵer sy'n codi'n gyflym
0	01	258 CK(1)	14CK +64 ms	Cyseinydd cerameg, pŵer yn codi'n araf
0	10	1K (1024) CK(2)	14CK	Cyseinydd cerameg, wedi'i alluogi gan BOD
0	11	1K (1024) CK(2)	14CK +4 ms	Cyseinydd cerameg, pŵer sy'n codi'n gyflym
1	00	1K (1024) CK(2)	14CK +64 ms	Cyseinydd cerameg, pŵer yn codi'n araf
1	01	16K (16384) CK	14CK	Oscillator Crystal, BOD wedi'i alluogi
1	10	16K (16384) CK	14CK +4 ms	Oscillator Crystal, pŵer sy'n codi'n gyflym
1	11	16K (16384) CK	14CK +64 ms	Oscillator Crystal, pŵer yn codi'n araf

Nodiadau

Dim ond pan na fyddant yn gweithredu'n agos at amlder uchaf y ddyfais y dylid defnyddio'r opsiynau hyn, a dim ond os nad yw sefydlogrwydd amledd wrth gychwyn yn bwysig ar gyfer y cais. Nid yw'r opsiynau hyn yn addas ar gyfer crisialau.

Mae'r opsiynau hyn wedi'u bwriadu i'w defnyddio gydag atseinyddion cerameg a byddant yn sicrhau sefydlogrwydd amledd wrth gychwyn. Gellir eu defnyddio hefyd gyda chrisialau pan nad ydyn nhw'n gweithredu'n agos at amlder uchaf y ddyfais, ac os nad yw sefydlogrwydd amledd wrth gychwyn yn bwysig ar gyfer y cais.

Ffynhonnell Cloc Rhagosodedig

Mae'r ddyfais yn cael ei gludo gyda CKSEL = "0010", SUT = "10", a CKDIV8 wedi'i raglennu. Felly gosodiad ffynhonnell diofyn y cloc yw'r Oscillator Mewnol RC sy'n rhedeg ar 8 MHz gyda'r amser cychwyn hiraf a chlocio cychwynnol system o 8, gan arwain at gloc system 1.0 MHz. Mae'r gosodiad diofyn hwn yn sicrhau y gall pob defnyddiwr wneud y gosodiad ffynhonnell cloc a ddymunir gan ddefnyddio Mewn-System neu High-voltage Rhaglennydd.

Prescaler Cloc System

Gellir rhannu cloc system ATtiny25 / 45/85 trwy osod y “CLKPR - Cofrestr Prescale Cloc” ar dudalen 32. Gellir defnyddio'r nodwedd hon i leihau'r defnydd o bŵer pan fo'r gofyniad am bŵer prosesu yn isel. Gellir defnyddio hyn gyda'r holl opsiynau ffynhonnell cloc, a bydd yn effeithio ar amlder cloc y CPU a'r holl berifferolion cydamserol. Mae clkI/O, clkADC, clkCPU, a clkFLASH wedi'u rhannu â ffactor fel y dangosir yn Tabl 6-15 ar dudalen 33.

Newid Amser

Wrth newid rhwng gosodiadau prescaler, mae Prescaler Cloc y System yn sicrhau nad oes unrhyw glitches yn digwydd yn system y cloc ac nad oes amledd canolraddol yn uwch na amledd y cloc sy'n cyfateb i'r gosodiad blaenorol, nac amledd y cloc sy'n cyfateb i'r gosodiad newydd.

Mae'r cownter crychdonni sy'n gweithredu'r prescaler yn rhedeg ar amlder y cloc heb ei rannu, a all fod yn gyflymach nag amledd cloc y CPU. Felly, nid yw'n bosibl pennu cyflwr y prescaler - hyd yn oed pe bai'n ddarllenadwy, ac ni ellir rhagweld yn union yr union amser y mae'n ei gymryd i newid o un rhaniad cloc i un arall.

O'r amser yr ysgrifennir gwerthoedd CLKPS, mae'n cymryd rhwng T1 + T2 a T1 + 2 * T2 cyn i'r amledd cloc newydd fod yn weithredol. Yn yr egwyl hon, cynhyrchir 2 ymyl cloc gweithredol. Yma, T1 yw cyfnod blaenorol y cloc, a T2 yw'r cyfnod sy'n cyfateb i'r gosodiad prescaler newydd.

Clustogi Allbwn Cloc

Gall y ddyfais allbwn cloc y system ar y pin CLKO (pan na chaiff ei ddefnyddio fel pin XTAL2). Er mwyn galluogi'r allbwn, mae'n rhaid rhaglennu'r Ffiws CKOUT. Mae'r modd hwn yn addas pan ddefnyddir y cloc sglodion i yrru cylchedau eraill ar y system. Sylwch na fydd y cloc yn cael ei allbwn wrth ei ailosod ac y bydd gweithrediad arferol y pin I / O yn cael ei ddiystyru pan fydd y ffiws wedi'i raglennu. Gellir dewis Oscillator RC mewnol, Oscillator WDT, PLL, a chloc allanol (CLKI) pan fydd y cloc yn cael ei allbwn ar CLKO. Ni ellir defnyddio oscillatwyr crisial (XTAL1, XTAL2) ar gyfer allbwn cloc ar CLKO. Os defnyddir Prescaler Cloc y System, y cloc system wedi'i rannu sy'n allbwn.

Disgrifiad o'r Gofrestr

OSCCAL - Cofrestr Graddnodi Oscillator

Did	7	6	5	4	3	2	1	0
0x31	CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	OSCCAL
Darllen/Ysgrifennu	R/C	R/C	R/C	R/C	R/C	R/C	R/C	R/C

Darnau 7: 0 - CAL [7: 0]: Gwerth Graddnodi Oscillator

Defnyddir y Gofrestr Calibradu Oscillator i docio'r Oscillator Mewnol Calibredig RC i gael gwared ar amrywiadau proses o'r amledd oscillator. Ysgrifennir gwerth graddnodi wedi'i raglennu ymlaen llaw yn awtomatig i'r gofrestr hon yn ystod ailosod sglodion, gan roi amledd wedi'i raddnodi i'r Ffatri fel y nodir yn Tabl 21-2 ar dudalen 164. Gall meddalwedd y rhaglen ysgrifennu'r gofrestr hon i newid amlder yr osgiliadur. Gellir graddnodi'r oscillator i amleddau fel y nodir yn Tabl 21-2 ar dudalen 164. Ni warantir graddnodi y tu allan i'r ystod honno.

Sylwch fod yr oscillator hwn yn cael ei ddefnyddio i amseru mynediad EEPROM a Flash, a bydd yr amseroedd ysgrifennu hyn yn cael eu heffeithio yn unol â hynny. Os yw'r EEPROM neu'r Flash wedi'u hysgrifennu, peidiwch â graddnodi i fwy na 8.8 MHz. Fel arall, gall yr ysgrifennu EEPROM neu'r Flash fethu.

Mae'r did CAL7 yn pennu'r ystod gweithredu ar gyfer yr oscillator. Mae gosod y darn hwn i 0 yn rhoi'r ystod amledd isaf, mae gosod y darn hwn i 1 yn rhoi'r ystod amledd uchaf. Mae'r ddwy ystod amledd yn gorgyffwrdd, mewn geiriau eraill mae gosodiad o OSCCAL = 0x7F yn rhoi amledd uwch nag OSCCAL = 0x80.

Defnyddir y darnau CAL [6: 0] i diwnio'r amledd o fewn yr ystod a ddewiswyd. Mae gosodiad 0x00 yn rhoi'r amledd isaf yn yr ystod honno, ac mae gosodiad 0x7F yn rhoi'r amledd uchaf yn yr ystod.

Er mwyn sicrhau gweithrediad sefydlog yr MCU dylid newid y gwerth graddnodi mewn bach. Gall amrywiad mewn amlder o fwy na 2% o un cylch i'r llall arwain at ymddygiad anrhagweladwy. Ni ddylai newidiadau yn OSCCAL fod yn fwy na 0x20 ar gyfer pob graddnodi. Mae'n ofynnol sicrhau bod yr MCU yn cael ei ailosod yn ystod newidiadau o'r fath yn amlder y cloc

Tabl 6-14. Amrediad Amrediad Oscillator RC Mewnol

Gwerth OSCCAL	Amledd Isaf Nodweddiadol o ran Amledd Enwebol	Amledd Uchaf Nodweddiadol o ran Amledd Enwebol
0x00	50%	100%
0x3F	75%	150%
0x7F	100%	200%

CLKPR - Cofrestr Prescale Cloc

Did	7	6	5	4	3	2	1	0
0x26	CLKPCE	–	–	–	CLKPS3	CLKPS2	CLKPS1	CLKPS0	CLKPR
Darllen/Ysgrifennu	R/C	R	R	R	R/C	R/C	R/C	R/C

Gwerth Cychwynnol 0 0 0 0 Gweler y Disgrifiad Did

Did 7 - CLKPCE: Galluogi Newid Prescaler Cloc

Rhaid ysgrifennu'r darn CLKPCE i resymeg un i alluogi newid y darnau CLKPS. Dim ond pan fydd y darnau eraill yn CLKPR yn cael eu hysgrifennu'n debyg i sero y mae'r darn CLKPCE yn cael ei ddiweddaru. Mae CLKPCE yn cael ei glirio gan galedwedd bedwar cylch ar ôl iddo gael ei ysgrifennu neu pan fydd y darnau CLKPS yn cael eu hysgrifennu. Nid yw ailysgrifennu'r darn CLKPCE o fewn y cyfnod seibiant hwn yn ymestyn y cyfnod seibiant, nac yn clirio'r did CLKPCE.

Darnau 6: 4 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn yn ddarnau neilltuedig yn yr ATtiny25 / 45/85 a byddant bob amser yn darllen fel sero.

Darnau 3: 0 - CLKPS [3: 0]: Prescaler Cloc Dewiswch Darnau 3 - 0

Mae'r darnau hyn yn diffinio'r ffactor rhannu rhwng ffynhonnell y cloc a ddewiswyd a chloc y system fewnol. Gellir ysgrifennu'r darnau hyn yn amser rhedeg i amrywio amlder y cloc i weddu i ofynion y cais. Wrth i'r rhannwr rannu mewnbwn y prif gloc i'r MCU, mae cyflymder yr holl berifferolion cydamserol yn cael ei leihau pan ddefnyddir ffactor rhannu. Rhoddir y ffactorau rhannu yn Tabl 6-15.

Er mwyn osgoi newidiadau anfwriadol yn amlder y cloc, rhaid dilyn gweithdrefn ysgrifennu arbennig i newid y darnau CLKPS:

Ysgrifennwch y darn Galluogi Newid Prescaler Cloc (CLKPCE) i un a phob darn arall yn CLKPR i sero.

O fewn pedwar cylch, ysgrifennwch y gwerth a ddymunir i CLKPS wrth ysgrifennu sero i CLKPCE.

Rhaid i ymyriadau fod yn anabl wrth newid gosodiad prescaler i sicrhau nad amharir ar y weithdrefn ysgrifennu.

Mae'r Ffiws CKDIV8 yn pennu gwerth cychwynnol y didau CLKPS. Os nad yw CKDIV8 wedi'i raglennu, bydd y darnau CLKPS yn cael eu hailosod i “0000”. Os yw CKDIV8 wedi'i raglennu, caiff didau CLKPS eu hailosod i “0011”, gan roi ffactor rhannu o wyth ar y cychwyn. Dylid defnyddio'r nodwedd hon os oes gan y ffynhonnell cloc a ddewiswyd amledd uwch nag amlder uchaf y ddyfais yn yr amodau gweithredu presennol. Sylwch y gellir ysgrifennu unrhyw werth i'r didau CLKPS waeth beth fo'r gosodiad Ffiws CKDIV8. Rhaid i feddalwedd y Cymhwysiad sicrhau bod ffactor rhannu digonol

wedi'i ddewis os oes gan ffynhonnell y cloc a ddewiswyd amledd uwch nag amledd uchaf y ddyfais ar yr amodau gweithredu presennol. Mae'r ddyfais yn cael ei gludo gyda'r CKDIV8 Fuse wedi'i raglennu.

Tabl 6-15. Dewis Cloc Prescaler

CLKPS3	CLKPS2	CLKPS1	CLKPS0	Ffactor Rhanbarth y Cloc
0	0	0	0	1
0	0	0	1	2
0	0	1	0	4
0	0	1	1	8
0	1	0	0	16
0	1	0	1	32
0	1	1	0	64
0	1	1	1	128
1	0	0	0	256
1	0	0	1	Wedi'i gadw
1	0	1	0	Wedi'i gadw
1	0	1	1	Wedi'i gadw
1	1	0	0	Wedi'i gadw
1	1	0	1	Wedi'i gadw
1	1	1	0	Wedi'i gadw
1	1	1	1	Wedi'i gadw

Nodyn: Mae'r prescaler wedi'i analluogi yn y modd cydnawsedd ATtiny15 ac nid yw ysgrifennu at CLKPR, na rhaglennu ffiws CKDIV8 yn cael unrhyw effaith ar gloc y system (a fydd bob amser yn 1.6 MHz).

Rheoli Pwer a Dulliau Cwsg

Mae'r effeithlonrwydd uchel ac effeithlonrwydd cod sy'n arwain y diwydiant yn gwneud y microcontrolwyr AVR yn ddewis delfrydol ar gyfer cymwysiadau pŵer isel. Yn ogystal, mae dulliau cysgu yn galluogi'r cais i gau modiwlau nas defnyddiwyd yn yr MCU, a thrwy hynny arbed pŵer. Mae'r AVR yn darparu amryw o ddulliau cysgu sy'n caniatáu i'r defnyddiwr deilwra'r defnydd pŵer i ofynion y cais.

Moddau Cwsg

Ffigur 6-1 ar dudalen 23 yn cyflwyno'r gwahanol systemau cloc a'u dosbarthiad yn ATtiny25 / 45/85. Mae'r ffigur yn ddefnyddiol wrth ddewis dull cysgu priodol. Tabl 7-1 yn dangos y gwahanol ddulliau cysgu a'u ffynonellau deffro.

Tabl 7-1. Parthau Cloc Gweithredol a Ffynonellau Deffro yn y Gwahanol Ddulliau Cwsg

Parthoedd Cloc Gweithredol

Osgiliaduron

Ffynonellau Deffro

Modd Cwsg

clkCPU

clkFLASH

clkIO

clkADC

clkPCK

Prif Ffynhonnell y Cloc wedi'i Alluogi

INT0 a Newid Pin

SPM / EEPROM

Yn barod

Cyflwr Cychwyn USI

ADC

I/O arall

Corff gwarchod Torri ar draws

Segur

Gostyngiad Sŵn ADC

X(1)

Pwer-i-lawr

X(1)

Nodyn: Ar gyfer INT0, dim ond ymyriad lefel.

I fynd i mewn i unrhyw un o'r tri dull cysgu, rhaid ysgrifennu'r darn SE yn MCUCR i resymeg un a rhaid gweithredu cyfarwyddyd SLEEP. Mae'r darnau SM [1: 0] yng Nghofrestr MCUCR yn dewis pa fodd cysgu (Segur, Gostyngiad Sŵn ADC neu Bwer i lawr) fydd yn cael ei actifadu gan gyfarwyddyd SLEEP. Gwel Tabl 7-2 am grynodeb.

Os bydd ymyrraeth wedi'i galluogi yn digwydd tra bod yr MCU mewn modd cysgu, bydd yr MCU yn deffro. Yna caiff yr MCU ei atal am bedwar cylch yn ychwanegol at yr amser cychwyn, mae'n cyflawni'r drefn ymyrraeth, ac yn ailafael yn y cyfarwyddyd yn dilyn SLEEP. Cynnwys y Gofrestr File ac nid yw SRAM wedi newid pan fydd y ddyfais yn deffro o gwsg. Os bydd ailosodiad yn digwydd yn ystod y modd cysgu, bydd yr MCU yn deffro ac yn dienyddio o'r Fector Ailosod.

Sylwer: os defnyddir lefel a ysgogwyd ymyrraeth ar gyfer deffro rhaid cadw'r lefel wedi'i newid am beth amser i ddeffro'r MCU (ac i'r MCU fynd i mewn i'r drefn gwasanaeth ymyrraeth). Gwel “Toriadau Allanol” ar dudalen 49 am fanylion.

Modd Segur

Pan fydd y darnau SM[1:0] yn cael eu hysgrifennu i 00, mae'r cyfarwyddyd SLEEP yn gwneud i'r MCU fynd i mewn i'r modd Segur, gan atal y CPU ond gan ganiatáu i Gymharydd Analog, ADC, USI, Amserydd/Cownter, Corff Gwarchod, a'r system ymyrraeth barhau i agor- bwyta. Yn y bôn, mae'r modd cysgu hwn yn atal clkCPU a clkFLASH, tra'n caniatáu i'r clociau eraill redeg.

Mae modd segur yn galluogi'r MCU i ddeffro o ymyriadau allanol a ysgogwyd yn ogystal â rhai mewnol fel y Gorlif Amserydd. Os nad oes angen deffro o'r ymyrraeth Cymharydd Analog, gellir pweru'r Cymharydd Analog trwy osod y darn ACD i mewn “ACSR - Cofrestr Rheoli a Statws Cymharydd Analog” ar dudalen 120. Bydd hyn yn lleihau'r defnydd o bŵer yn y modd Segur. Os yw'r ADC wedi'i alluogi, mae trosiad yn cychwyn yn awtomatig pan fydd y modd hwn yn cael ei nodi.

Modd Lleihau Sŵn ADC

Pan fydd y darnau SM[1:0] yn cael eu hysgrifennu i 01, mae'r cyfarwyddyd SLEEP yn gwneud i'r MCU fynd i mewn i fodd Lleihau Sŵn ADC, gan atal y CPU ond gan ganiatáu i'r ADC, yr ymyriadau allanol, a'r Corff Gwarchod barhau i weithredu (os yw wedi'i alluogi). Mae'r modd cysgu hwn yn atal clkI/O, clkCPU, a clkFLASH, tra'n caniatáu i'r clociau eraill redeg.

Mae hyn yn gwella'r amgylchedd sŵn ar gyfer yr ADC, gan alluogi mesuriadau cydraniad uwch. Os yw'r ADC wedi'i alluogi, mae trosiad yn cychwyn yn awtomatig pan fydd y modd hwn yn cael ei nodi. Ar wahân i ymyrraeth Trosi Cyflawn ADC, dim ond Ailosodiad Allanol, Ailosodiad Gwylfa, Ailosodiad Brown-allan, ymyrraeth barod SPM / EEPROM, gall ymyrraeth lefel allanol ar INT0 neu ymyrraeth newid pin ddeffro'r MCU o Leihau Sŵn ADC. modd.

Modd Pwer i lawr

Pan ysgrifennir y darnau SM [1: 0] i 10, mae'r cyfarwyddyd SLEEP yn gwneud i'r MCU fynd i mewn i'r modd Power-down. Yn y modd hwn, mae'r Oscillator yn cael ei stopio, tra bod yr allanol yn torri ar draws, mae canfod cyflwr cychwyn yr USI a'r Corff Gwarchod yn parhau i weithredu (os yw wedi'i alluogi). Dim ond Ailosodiad Allanol, Ailosodiad Gwylfa, Ailosod Brown-out, cyflwr cychwyn USI yn torri ar draws, ymyrraeth lefel allanol ar INT0 neu ymyrraeth newid pin sy'n gallu deffro'r MCU. Mae'r modd cysgu hwn yn atal yr holl glociau a gynhyrchir, gan ganiatáu gweithredu modiwlau asyncronig yn unig.

Meddalwedd BOD Analluoga

Pan fydd y Synhwyrydd Brown-out (BOD) wedi'i alluogi gan ffiwsiau BODLEVEL (gweler Tabl 20-4 ar dudalen 148), mae'r BOD wrthi'n monitro cyfaint y cyflenwadtage yn ystod cyfnod cysgu. Mewn rhai dyfeisiau mae'n bosibl arbed pŵer trwy ddatgymalu'r BOD trwy feddalwedd yn y modd cysgu Power-Down. Yna bydd y defnydd pŵer modd cysgu ar yr un lefel â phan fydd BOD yn anabl yn fyd-eang gan ffiwsiau.

Os caiff BOD ei analluogi gan feddalwedd, caiff y swyddogaeth BOD ei ddiffodd yn syth ar ôl mynd i mewn i'r modd cysgu. Ar ôl deffro o gwsg, mae BOD yn cael ei alluogi'n awtomatig eto. Mae hyn yn sicrhau gweithrediad diogel rhag ofn y bydd lefel VCC wedi gostwng yn ystod y cyfnod cysgu.

Pan fydd y BOD wedi'i anablu, bydd yr amser deffro o'r modd cysgu yr un fath â'r amser ar gyfer deffro o AILOSOD. Rhaid i'r defnyddiwr ffurfweddu'r amseroedd deffro â llaw fel bod gan y cyfeirnod bandgap amser i ddechrau ac mae'r BOD yn gweithio'n gywir cyn i'r MCU barhau i weithredu cod. Gweler darnau ffiws SUT [1: 0] a CKSEL [3: 0] yn y tabl “Fuse Low Byte” ar dudalen 149

Mae analluogi BOD yn cael ei reoli gan ddarn BODS (Cwsg BOD) o Gofrestr Rheoli MCU, gweler “MCUCR - Rheoli MCU Cofrestrwch ”ar dudalen 37. Mae ysgrifennu'r darn hwn i un yn diffodd BOD yn Power-Down, tra bod ysgrifennu sero yn cadw'r BOD yn weithredol. Mae'r gosodiad diofyn yn sero, hy BOD yn weithredol.

Mae ysgrifennu at y did BODS yn cael ei reoli gan ddilyniant wedi'i amseru a darn galluogi, gweler “MCUCR - Regis Rheoli MCU- ter ”ar dudalen 37.

Cyfyngiadau

Mae ymarferoldeb analluogi BOD wedi'i weithredu yn y dyfeisiau canlynol, yn unig:

ATtiny25, adolygiad E, a mwy newydd

ATtiny45, adolygiad D, a mwy newydd

ATtiny85, adolygiad C, a mwy newydd

Mae diwygiadau wedi'u marcio ar becyn y ddyfais a gellir eu lleoli fel a ganlyn:

Ochr waelod pecynnau 8P3 ac 8S2

Ochr uchaf pecyn 20M1

Cofrestr Lleihau Pwer

Y Gofrestr Lleihau Pwer (PRR), gweler “PRR - Cofrestr Lleihau Pwer” ar dudalen 38, yn darparu dull i leihau'r defnydd o bŵer trwy atal y cloc i berifferolion unigol. Mae cyflwr presennol yr ymylol wedi'i rewi ac ni ellir darllen nac ysgrifennu'r cofrestrau I / O. Bydd adnoddau a ddefnyddir gan yr ymylol wrth stopio'r cloc yn parhau i gael eu meddiannu, felly dylai'r ymylol fod yn anabl yn y rhan fwyaf o achosion cyn stopio'r cloc. Mae deffro modiwl, sy'n cael ei wneud trwy glirio'r darn yn PRR, yn rhoi'r modiwl yn yr un cyflwr â chyn cau.

Gellir defnyddio cau modiwl yn y modd Segur a'r modd Gweithredol i leihau'r defnydd pŵer cyffredinol yn sylweddol. Ym mhob dull cysgu arall, mae'r cloc eisoes wedi'i stopio. Gwel “Cyflenwad Cyflenwad modiwlau I / O” ar dudalen 177 ar gyfer cynamples.

Lleihau'r Defnydd o Bwer

Mae yna sawl mater i'w hystyried wrth geisio lleihau'r defnydd o bŵer mewn system a reolir gan AVR. Yn gyffredinol, dylid defnyddio dulliau cysgu cymaint â phosibl, a dylid dewis y modd cysgu fel bod cyn lleied â phosibl o swyddogaethau'r ddyfais yn gweithredu. Dylai'r holl swyddogaethau nad oes eu hangen fod yn anabl. Yn benodol, efallai y bydd angen ystyried y modiwlau canlynol yn arbennig wrth geisio sicrhau'r defnydd pŵer isaf posibl.

Trawsnewidydd Analog i Ddigidol

Os yw wedi'i alluogi, bydd yr ADC yn cael ei alluogi ym mhob dull cysgu. Er mwyn arbed pŵer, dylai'r ADC fod yn anabl cyn mynd i mewn i unrhyw fodd cysgu. Pan fydd yr ADC wedi'i ddiffodd ac ymlaen eto, bydd y trawsnewidiad nesaf yn drosiad estynedig. Cyfeirio at “Analog to Digital Converter” ar dudalen 122 am fanylion ar weithrediad ADC.

Cymharydd Analog

Wrth fynd i mewn i fodd Segur, dylai'r Cymharydd Analog fod yn anabl os na chaiff ei ddefnyddio. Wrth fynd i mewn i fodd Lleihau Sŵn ADC, dylai'r Cymharydd Analog fod yn anabl. Yn y dulliau cysgu eraill, mae'r Cymharydd Analog yn anabl yn awtomatig. Fodd bynnag, os yw'r Cymharydd Analog wedi'i sefydlu i ddefnyddio'r Vol Mewnoltage Cyfeirio fel mewnbwn, dylai'r Cymharydd Analog fod yn anabl ym mhob dull cysgu. Fel arall, mae'r Vol Mewnoltage Bydd cyfeiriad yn cael ei alluogi, yn annibynnol ar y modd cysgu. Cyfeirio at “Cymharydd Analog” ar dudalen 119 am fanylion ar sut i ffurfweddu'r Cymharydd Analog.

Synhwyrydd Brown-out

Os nad oes angen y Synhwyrydd Brown-out yn y cais, dylid diffodd y modiwl hwn. Os yw'r Synhwyrydd Brown-out wedi'i alluogi gan y BODLEVEL Fuses, bydd yn cael ei alluogi ym mhob dull cysgu, ac felly, bob amser yn defnyddio pŵer. Yn y dulliau cysgu dyfnach, bydd hyn yn cyfrannu'n sylweddol at gyfanswm y defnydd cyfredol. Gwel “Detec Brown-out- tion ”ar dudalen 41 a “Meddalwedd BOD Disable” ar dudalen 35 am fanylion ar sut i ffurfweddu'r Synhwyrydd Brown-out.

Cyfrol Mewnoltage Cyfeirnod

Mae'r Vol Mewnoltage Bydd y Cyfeiriad yn cael ei alluogi pan fydd ei angen gan y Canfod Brown-Out, y Cymharydd Analog neu'r ADC. Os yw'r modiwlau hyn yn anabl fel y disgrifir yn yr adrannau uchod, bydd y cyfrol fewnoltagBydd y cyfeirnod yn anabl ac ni fydd yn defnyddio pŵer. Pan gaiff ei droi ymlaen eto, rhaid i'r defnyddiwr ganiatáu i'r cyfeirnod gychwyn cyn i'r allbwn gael ei ddefnyddio. Os cedwir y cyfeirnod yn y modd cysgu, gellir defnyddio'r allbwn ar unwaith. Cyfeirio at “Cyfrol Mewnoltage Cyfeirnod ”ar dudalen 42 am fanylion ar yr amser cychwyn.

Amserydd corff gwarchod

Os nad oes angen Amserydd y Gwylfa yn y cais, dylid diffodd y modiwl hwn. Os yw Amserydd y Gwylfa wedi'i alluogi, bydd yn cael ei alluogi ym mhob dull cysgu, ac felly, defnyddiwch bŵer bob amser. Yn y dulliau cysgu dyfnach, bydd hyn yn cyfrannu'n sylweddol at gyfanswm y defnydd cyfredol. Cyfeirio at “Amserydd y Gwylfa” ar dudalen 42 am fanylion ar sut i ffurfweddu Amserydd y Gwylfa.

Pinnau Port

Wrth fynd i mewn i fodd cysgu, dylid ffurfweddu pob pin porthladd i ddefnyddio pŵer lleiaf. Y peth pwysicaf wedyn yw sicrhau nad oes unrhyw binnau yn gyrru llwythi gwrthiannol. Mewn moddau cysgu lle mae'r cloc I/O (clkI/O) a'r cloc ADC (clkADC) yn cael eu stopio, bydd byfferau mewnbwn y ddyfais yn cael eu hanalluogi. Mae hyn yn sicrhau nad oes unrhyw bŵer yn cael ei ddefnyddio

gan y rhesymeg mewnbwn pan nad oes ei angen. Mewn rhai achosion, mae angen y rhesymeg mewnbwn ar gyfer canfod amodau deffro, a

yna bydd yn cael ei alluogi. Cyfeiriwch at yr adran “Moddau Galluogi a Chysgu Mewnbwn Digidol” ar dudalen 57 am fanylion ar ba binnau sydd wedi'u galluogi. Os yw'r byffer mewnbwn wedi'i alluogi a bod y signal mewnbwn yn cael ei adael yn arnofio neu fod ganddo lefel signal analog yn agos at VCC/2, bydd y byffer mewnbwn yn defnyddio pŵer gormodol.

Ar gyfer pinnau mewnbwn analog, dylai'r byffer mewnbwn digidol fod yn anabl bob amser. Gall lefel signal analog yn agos at VCC/2 ar bin mewnbwn achosi cerrynt sylweddol hyd yn oed yn y modd gweithredol. Gellir analluogi byfferau mewnbwn digidol trwy ysgrifennu at y Gofrestr Analluogi Mewnbwn Digidol (DIDR0). Cyfeirio at “DIDR0 - Cofrestr Analluogi Mewnbwn Digidol 0” ar dudalen 121 am fanylion.

Disgrifiad o'r Gofrestr

MCUCR - Cofrestr Rheoli MCU

Mae Cofrestr Rheoli MCU yn cynnwys darnau rheoli ar gyfer rheoli pŵer.

Did	7	6	5	4	3	2	1	0
0x35	CORFF	PUD	SE	SM1	SM0	CORFF	ISC01	ISC00	MCUCR
Darllen/Ysgrifennu	R	R/C	R/C	R/C	R/C	R	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Did 7 - CORFF: Cwsg BOD

Mae ymarferoldeb anablu BOD ar gael mewn rhai dyfeisiau, yn unig. Gwel “Cyfyngiadau” ar dudalen 36.

Er mwyn analluogi BOD yn ystod cwsg (gweler Tabl 7-1 ar dudalen 34) rhaid ysgrifennu'r darn BODS i resymeg un. Mae hyn yn cael ei reoli gan ddilyniant wedi'i amseru a'r did galluogi, BODSE yn MCUCR. Yn gyntaf, rhaid gosod CORFF a CORFF i un. Yn ail, o fewn pedwar cylch cloc, rhaid gosod BODS i un a rhaid gosod BODSE i sero. Mae'r darn BODS yn weithredol dri chylch cloc ar ôl iddo gael ei osod. Rhaid gweithredu cyfarwyddyd cysgu tra bod BODS yn weithredol er mwyn diffodd y BOD ar gyfer y modd cysgu go iawn. Mae'r darn BODS yn cael ei glirio'n awtomatig ar ôl tri chylch cloc.

Mewn dyfeisiau lle nad yw Sleeping BOD wedi'i weithredu, nid yw'r darn hwn yn cael ei ddefnyddio a bydd bob amser yn darllen sero.

Did 5 - SE: Galluogi Cwsg

Rhaid ysgrifennu'r did SE i resymeg un i wneud i'r MCU fynd i mewn i'r modd cysgu pan weithredir y cyfarwyddyd CYSGU. Er mwyn osgoi'r MCU rhag mynd i mewn i'r modd cysgu oni bai mai dyna yw pwrpas y rhaglennydd, argymhellir ysgrifennu'r darn Galluogi Cwsg (SE) i un ychydig cyn gweithredu'r cyfarwyddyd SLEEP a'i glirio yn syth ar ôl deffro.

Darnau 4: 3 - SM [1: 0]: Modd Cwsg Dewiswch Darnau 1 a 0

Mae'r darnau hyn yn dewis rhwng y tri dull cysgu sydd ar gael fel y dangosir yn Tabl 7-2.

Tabl 7-2. Dewis Modd Cwsg

SM1	SM0	Modd Cwsg
0	0	Segur
0	1	Gostyngiad Sŵn ADC
1	0	Pwer-i-lawr
1	1	Wedi'i gadw

Did 2 - CORFF: Galluogi Cwsg BOD

Mae ymarferoldeb anablu BOD ar gael mewn rhai dyfeisiau, yn unig. Gwel “Cyfyngiadau” ar dudalen 36.

Mae'r did BODSE yn galluogi gosod did rheoli BODS, fel yr eglurir ar ddisgrifiad did BODS. Mae BOD analluogi yn cael ei droli gan ddilyniant wedi'i amseru.

Nid yw'r darn hwn yn cael ei ddefnyddio mewn dyfeisiau lle nad yw meddalwedd BOD analluogi wedi'i weithredu a bydd yn darllen fel sero yn y dyfeisiau hynny.

PRR - Cofrestr Lleihau Pwer

Mae'r Gofrestr Lleihau Pwer yn darparu dull i leihau'r defnydd o bŵer trwy ganiatáu i siglenni cloc ymylol fod yn anabl.

Did	7	6	5	4	3	2	1	0
0x20	–	–	–	–	PRTIM1	PRTIM0	PRUSI	PRADC	PRR
Darllen/Ysgrifennu	R	R	R	R	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Darnau 7: 4 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn yn ddarnau neilltuedig yn yr ATtiny25 / 45/85 a byddant bob amser yn darllen fel sero.

Did 3 - PRTIM1: Amserydd / Cownter Lleihau Pwer1

Mae ysgrifennu rhesymeg un i'r darn hwn yn cau i lawr y modiwl Amserydd / Counter1. Pan fydd yr Amserydd / Cownter1 wedi'i alluogi, bydd opera'n parhau fel cyn y cau.

Did 2 - PRTIM0: Amserydd / Cownter Lleihau Pwer0

Mae ysgrifennu rhesymeg un i'r darn hwn yn cau i lawr y modiwl Amserydd / Counter0. Pan fydd yr Amserydd / Cownter0 wedi'i alluogi, bydd opera'n parhau fel cyn y cau.

Did 1 - PRUSI: USI Lleihau Pwer

Mae ysgrifennu rhesymeg un i'r darn hwn yn cau'r USI i lawr trwy stopio'r cloc i'r modiwl. Wrth ddeffro'r USI eto, dylid ailgychwyn yr USI i sicrhau gweithrediad cywir.

Did 0 - PRADC: Gostyngiad Pwer ADC

Mae ysgrifennu rhesymeg un i'r darn hwn yn cau'r ADC i lawr. Rhaid i'r ADC fod yn anabl cyn ei gau i lawr. Sylwch fod y cloc ADC hefyd yn cael ei ddefnyddio gan rai rhannau o'r cymharydd analog, sy'n golygu na ellir defnyddio'r cymharydd analog pan fydd y darn hwn yn uchel.

Rheoli ac Ailosod System

Ailosod yr AVR

Yn ystod ailosodiad, mae'r holl Gofrestrau I / O wedi'u gosod i'w gwerthoedd cychwynnol, ac mae'r rhaglen yn dechrau gweithredu o'r Ailosod Vec- tor. Rhaid i'r cyfarwyddyd a roddir yn y Fector Ailosod fod yn gyfarwyddyd RJMP - Neidio Cymharol - i'r drefn trin ailosod. Os nad yw'r rhaglen byth yn galluogi ffynhonnell ymyrraeth, ni ddefnyddir y Fectorau Torri ar draws, a gellir gosod cod rhaglen rheolaidd yn y lleoliadau hyn. Y diagram cylched yn Ffigur 8-1 yn dangos y rhesymeg ailosod. Rhoddir paramedrau trydanol y cylchedau ailosod yn “Nodweddion System ac Ailosod” ar dudalen 165.

Ffigur 8-1 Rhesymeg Ailosod

Mae porthladdoedd I / O yr AVR yn cael eu hailosod i'w cyflwr cychwynnol ar unwaith pan fydd ffynhonnell ailosod yn mynd yn weithredol. Nid yw hyn yn ei gwneud yn ofynnol i unrhyw ffynhonnell cloc fod yn rhedeg.

Ar ôl i'r holl ffynonellau ailosod fynd yn anactif, mae cownter oedi yn cael ei alw, gan ymestyn yr ailosodiad mewnol. Mae hyn yn caniatáu i'r pŵer gyrraedd lefel sefydlog cyn i'r gweithrediad arferol ddechrau. Diffinnir cyfnod seibiant y cownter oedi gan y defnyddiwr trwy'r SUT a CKSEL Fuses. Cyflwynir y gwahanol ddetholiadau ar gyfer y cyfnod oedi yn “Cloc Ffynonellau ”ar dudalen 25.

Ailosod Ffynonellau

Mae gan yr ATtiny25 / 45/85 bedair ffynhonnell ailosod:

Ailosod Pwer-ymlaen. Mae'r MCU yn cael ei ailosod pan fydd y cyflenwad cyftagd yn is na'r trothwy Ailosod Pweru (VPOT).

Ailosod Allanol. Mae'r MCU yn cael ei ailosod pan fydd lefel isel yn bresennol ar y pin AILOSOD am fwy na'r hyd pwls lleiaf.

Ailosod Corff Gwarchod. Mae'r MCU yn cael ei ailosod pan ddaw cyfnod Amserydd y Gwylfa i ben a bod y Corff Gwarchod wedi'i alluogi.

Ailosod Brown-out. Mae'r MCU yn cael ei ailosod pan fydd y cyflenwad cyftage Mae Canolfan Ganser Felindre yn is na'r trothwy Ailosod Llwydni (VBOT) ac mae'r Synhwyrydd Llwyddo Allan wedi'i alluogi.

Ailosod Pwer-ymlaen

Mae pwls Ailosod Pwer-ymlaen (POR) yn cael ei gynhyrchu gan gylched canfod On-chip. Diffinnir y lefel canfod yn “System- Nodweddion Ailosod ac Ailosod ”ar dudalen 165. Mae'r POR yn cael ei actifadu pryd bynnag y mae VCC yn is na'r lefel canfod. Gellir defnyddio'r gylched POR i sbarduno'r Ailosod Cychwyn Busnes, yn ogystal ag i ganfod methiant yn y cyflenwad cyftage.

Mae cylched Ailosod Pwer-ar (POR) yn sicrhau bod y ddyfais yn cael ei hailosod o Power-on. Cyrraedd y trothwy Ailosod Pwer-ymlaen cyftage yn galw ar y cownter oedi, sy'n pennu pa mor hir y cedwir y ddyfais yn AILOSOD ar ôl codiad VCC. Mae'r signal AILOSOD yn cael ei actifadu eto, heb unrhyw oedi, pan fydd VCC yn gostwng yn is na'r lefel canfod.

Ffigur 8-2. MCU Cychwyn Busnes, AILOSOD Yn gysylltiedig â VCC

AILOSOD MEWNOL

Ffigur 8-3. MCU Cychwyn Busnes, AILOSOD Wedi'i Estyn yn Allanol

Ailosod Allanol

Cynhyrchir Ailosodiad Allanol gan lefel isel ar y pin AILOSOD os yw wedi'i alluogi. Ailosod corbys yn hirach na'r lled pwls lleiaf (gweler “Nodweddion System ac Ailosod” ar dudalen 165) yn cynhyrchu ailosodiad, hyd yn oed os nad yw'r cloc yn rhedeg. Nid oes sicrwydd y bydd corbys byrrach yn cynhyrchu ailosodiad. Pan fydd y signal cymhwysol yn cyrraedd y Ailosod Trothwy Voltage – VRST – ar ei ymyl positif, mae'r rhifydd oedi yn cychwyn yr MCU ar ôl i'r cyfnod Seibiant ddod i ben.

Ffigur 8-4. Ailosod Allanol Yn ystod Gweithredu

Canfod Brown-out

Mae gan ATtiny25/45/85 gylched Canfod Brown Allan (BOD) ar sglodion ar gyfer monitro lefel VCC yn ystod gweithrediad trwy ei gymharu â lefel sbardun sefydlog. Gall y Ffiwsiau BODLEVEL ddewis y lefel sbardun ar gyfer y BOD. Mae gan y lefel sbardun hysteresis i sicrhau Canfod Brown Allan heb bigyn. Dylid dehongli'r hysteresis ar y lefel ganfod fel VBOT+ = VBOT + VHYST/2 a VBOT- = VBOT – VHYST/2.

Pan fydd y BOD wedi'i alluogi, a VCC yn gostwng i werth islaw'r lefel sbardun (VBOT-in Ffigur 8-5), mae'r Ailosod Brown-out yn cael ei weithredu ar unwaith. Pan fydd VCC yn cynyddu uwchlaw'r lefel sbardun (VBOT+ i mewn Ffigur 8-5), mae'r cownter oedi yn cychwyn yr MCU ar ôl i'r cyfnod Seibiant tTOUT ddod i ben.

Bydd y gylched BOD ond yn canfod gostyngiad mewn VCC os yw'r cyftage yn aros yn is na'r lefel sbardun am fwy o amser na'r tBOD a nodir “Nodweddion System ac Ailosod” ar dudalen 165.

Ailosod Corff Gwarchod

Pan fydd y Corff Gwarchod yn dod i ben, bydd yn cynhyrchu pwls ailosod byr o un cylchred CK. Ar ymyl disgynnol y curiad hwn, mae'r amserydd oedi yn dechrau cyfrif y cyfnod Seibiant tTOUT. Cyfeirio at “Amserydd y Gwylfa” ar dudalen 42 am fanylion ar weithrediad Amserydd y Gwylfa.

Cyftage Cyfeirio Galluogi Arwyddion ac Amser Cychwyn

Mae'r cyftagMae gan y cyfeirnod amser cychwyn a allai ddylanwadu ar y ffordd y dylid ei ddefnyddio. Rhoddir yr amser cychwyn i mewn “Nodweddion System ac Ailosod” ar dudalen 165. Er mwyn arbed pŵer, nid yw'r cyfeirnod bob amser yn cael ei droi ymlaen. Mae'r cyfeiriad yn digwydd yn ystod y sefyllfaoedd a ganlyn:

Pan fydd y BOD wedi'i alluogi (trwy raglennu'r BODLEVEL [2: 0] Fuse Bits).

Pan fydd y cyfeirnod bandgap wedi'i gysylltu â'r Cymharydd Analog (trwy osod y did ACBG yn ACSR).

Pan fydd yr ADC wedi'i alluogi.

Felly, pan na chaiff y BOD ei alluogi, ar ôl gosod y did ACBG neu alluogi'r ADC, rhaid i'r defnyddiwr ganiatáu i'r cyfeirnod gychwyn bob amser cyn i'r allbwn o'r Cymharydd Analog neu ADC gael ei ddefnyddio. Er mwyn lleihau'r defnydd pŵer yn y modd Power-down, gall y defnyddiwr osgoi'r tri amod uchod i sicrhau bod y cyfeirnod yn cael ei ddiffodd cyn mynd i mewn i'r modd Power-down.

Amserydd corff gwarchod

Mae Amserydd y Gwylfa wedi'i glocio o Oscillator On-chip sy'n rhedeg ar 128 kHz. Trwy reoli prescaler Amserydd y Gwylfa, gellir addasu cyfwng Ailosod y Gwylfa fel y dangosir yn Tabl 8-3 ar dudalen 46. Mae'r cyfarwyddyd WDR - Ailosod Gwylfa - yn ailosod Amserydd y Gwylfa. Mae Amserydd y Gwylfa hefyd yn cael ei ailosod pan fydd yn anabl a phan fydd Ailosod Sglodion yn digwydd. Gellir dewis deg cyfnod beicio cloc gwahanol i bennu'r cyfnod ailosod. Os daw'r cyfnod ailosod i ben heb Ailosodiad Gwylfa arall, mae'r ATtiny25 / 45/85 yn ailosod ac yn gweithredu o'r Fector Ailosod. Am fanylion amseru ar Ailosod y Gwylfa, cyfeiriwch at Tabl 8-3 ar dudalen 46.

Gellir ffurfweddu Amserydd y Gwylfa hefyd i gynhyrchu ymyrraeth yn lle ailosod. Gall hyn fod yn ddefnyddiol iawn wrth ddefnyddio'r Corff Gwarchod i ddeffro o Power-down.

Er mwyn atal y Gwarchodwr rhag anablu yn anfwriadol neu newid anfwriadol yn y cyfnod seibiant, dewisir dwy lefel ddiogelwch wahanol gan y ffiws WDTON fel y dangosir yn Tabl 8-1 Cyfeiriwch at “Dilyniannau wedi'u hamseru ar gyfer newid y con- ffigwr Amserydd y Gwylfa ”ar dudalen 43 am fanylion.

Tabl 8-1. Cyfluniad WDT fel Swyddogaeth Gosodiadau Ffiws WDTON

WDTON	Lefel Diogelwch	Cyflwr Cychwynnol WDT	Sut i Analluogi'r WDT	Sut i Newid Amser Allan
Heb raglennu	1	Anabl	Dilyniant wedi'i amseru	Dim cyfyngiadau
Wedi'i raglennu	2	Galluogwyd	Wedi'i alluogi bob amser	Dilyniant wedi'i amseru

Ffigur 8-7. Amserydd corff gwarchod

Dilyniannau wedi'u hamseru ar gyfer newid ffurfweddiad amserydd y corff gwarchod

Mae'r dilyniant ar gyfer newid ffurfweddiad ychydig yn wahanol rhwng y ddwy lefel ddiogelwch. Disgrifir gweithdrefnau ar wahân ar gyfer pob lefel.

Lefel Diogelwch 1: Yn y modd hwn, mae'r Amserydd Corff Gwarchod wedi'i analluogi i ddechrau, ond gellir ei alluogi trwy ysgrifennu'r darn WDE i un heb unrhyw gyfyngiad. Mae angen dilyniant wedi'i amseru wrth analluogi Amserydd Corff Gwarchod sydd wedi'i alluogi. I analluogi Amserydd Corff Gwarchod sydd wedi'i alluogi, rhaid dilyn y weithdrefn ganlynol:

Yn yr un gweithrediad, ysgrifennwch resymeg un i WDCE a WDE. Rhaid ysgrifennu rhesymeg i sylw WDE - llai o werth blaenorol y did WDE.

O fewn y pedwar cylch cloc nesaf, yn yr un gweithrediad, ysgrifennwch y darnau WDE a WDP fel y dymunir, ond gyda'r darn WDCE wedi'i glirio.

Lefel Diogelwch 2: Yn y modd hwn, mae'r Amserydd Corff Gwarchod bob amser wedi'i alluogi, a bydd y darn WDE bob amser yn darllen fel un. Mae angen dilyniant wedi'i amseru wrth newid cyfnod Seibiant y Corff Gwarchod. I newid Seibiant y Corff Gwarchod, rhaid dilyn y drefn ganlynol:

Yn yr un gweithrediad, ysgrifennwch un rhesymegol i WDCE a WDE. Er bod y WDE bob amser wedi'i osod, rhaid ysgrifennu'r WDE at un i ddechrau'r dilyniant wedi'i amseru.

O fewn y pedwar cylch cloc nesaf, yn yr un gweithrediad, ysgrifennwch y darnau WDP fel y dymunir, ond gyda'r darn WDCE wedi'i glirio. Mae'r gwerth a ysgrifennwyd i'r did WDE yn amherthnasol.

Cod Example

Mae'r cod canlynol exampMae le yn dangos un cynulliad ac un swyddogaeth C ar gyfer diffodd y WDT. Mae'r cynample yn cymryd yn ganiataol bod ymyriadau yn cael eu rheoli (ee, trwy anablu ymyriadau yn fyd-eang) fel na fydd unrhyw ymyrraeth yn digwydd wrth gyflawni'r swyddogaethau hyn.

Cod y Cynulliad Example(1)

WDT_off:

wdr

; Clirio WDRF yn MCUSR

ldi r16, (0<

allan MCUSR, r16

; Ysgrifennwch un rhesymegol i WDCE a WDE

; Cadwch hen osodiad prescaler i atal Ailosod Gwylfa anfwriadol

yn r16, WDTCR

ori r16, (1<

allan WDTCR, r16

; Diffoddwch WDT

ldi r16, (0<

allan WDTCR, r16

ret

Cod C Example(1)

gwag WDT_off(gwag)

{

_WDR ();

/* Clirio WDRF yn MCUSR */ MCUSR = 0x00

/* Ysgrifennwch un rhesymegol i WDCE a WDE */ WDTCR |= (1<

/ * Diffodd WDT * / WDTCR = 0x00;

}

Nodyn: 1. Gweler “Cod Examples ”ar dudalen 6.

Disgrifiad o'r Gofrestr

MCUSR - Cofrestr Statws MCU

Mae Cofrestr Statws MCU yn darparu gwybodaeth ar ba ffynhonnell ailosod a achosodd Ailosodiad MCU.

Did	7	6	5	4	3	2	1	0
0x34	–	–	–	–	WDRF	BORF	EITHAF	PORF	MCUSR
Darllen/Ysgrifennu	R	R	R	R	R/C	R/C	R/C	R/C

Gwerth Cychwynnol 0 0 0 0 Gweler y Disgrifiad Did

Darnau 7: 4 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn yn ddarnau neilltuedig yn yr ATtiny25 / 45/85 a byddant bob amser yn darllen fel sero.

Did 3 - WDRF: Baner Ailosod Gwylfa

Mae'r darn hwn wedi'i osod os bydd Ailosodiad Gwylfa yn digwydd. Mae'r darn yn cael ei ailosod gan Ailosodiad Power-on, neu trwy ysgrifennu rhesymeg sero i'r faner.

Did 2 - BORF: Baner Ailosod Brown-out

Mae'r darn hwn wedi'i osod os bydd Ailosodiad Brown-out yn digwydd. Mae'r darn yn cael ei ailosod gan Ailosodiad Power-on, neu trwy ysgrifennu rhesymeg sero i'r faner.

Did 1 - ESTYN: Baner Ailosod Allanol

Mae'r darn hwn wedi'i osod os bydd Ailosod Allanol yn digwydd. Mae'r darn yn cael ei ailosod gan Ailosodiad Power-on, neu trwy ysgrifennu rhesymeg sero i'r faner.

Did 0 - PORF: Baner Ailosod Pwer-ymlaen

Mae'r darn hwn wedi'i osod os bydd Ailosod Pwer-ymlaen yn digwydd. Dim ond trwy ysgrifennu rhesymeg sero i'r faner y caiff y darn ei ailosod.

Er mwyn defnyddio'r Baneri Ailosod i nodi cyflwr ailosod, dylai'r defnyddiwr ddarllen ac yna ailosod y MCUSR mor gynnar â phosibl yn y rhaglen. Os caiff y gofrestr ei chlirio cyn i ailosodiad arall ddigwydd, gellir dod o hyd i ffynhonnell yr ailosod trwy archwilio'r Baneri Ailosod.

WDTCR - Cofrestr Rheoli Amserydd Gwarchodlu

Did	7	6	5	4	3	2	1	0
0x21	WDIF	WDIE	WDP3	WDCE	WDE	WDP2	WDP1	WDP0	WDTCR
Darllen/Ysgrifennu	R/C	R/C	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	X	0	0	0

Did 7 - WDIF: Baner Torri Amser Amser Gwylio

Mae'r darn hwn wedi'i osod pan fydd amser allan yn digwydd yn Amserydd y Gwylfa ac mae Amserydd y Gwylfa wedi'i ffurfweddu i dorri ar draws. Mae WDIF yn cael ei glirio gan galedwedd wrth weithredu'r fector trin ymyrraeth cyfatebol. Fel arall, caiff WDIF ei glirio trwy ysgrifennu rhesymeg un i'r faner. Pan fydd yr I-bit yn SREG a WDIE wedi'i osod, gweithredir Toriad Amser Allan y Gwylfa.

Did 6 - WDIE: Galluogi Torri Amser Amser Gwylio

Pan ysgrifennir y darn hwn at un, caiff WDE ei glirio, a gosodir yr I-bit yn y Gofrestr Statws, mae Torri ar Draws Amser Gwylio wedi'i alluogi. Yn y modd hwn gweithredir yr ymyrraeth gyfatebol yn lle ailosod os bydd terfyn amser yn Amserydd y Gwylfa yn digwydd.

Os yw WDE wedi'i osod, mae WDIE yn cael ei glirio'n awtomatig gan galedwedd pan fydd seibiant yn digwydd. Mae hyn yn ddefnyddiol ar gyfer cadw diogelwch Ailosod y Gwylfa wrth ddefnyddio'r ymyrraeth. Ar ôl i'r darn WDIE gael ei glirio, bydd yr amser allan nesaf yn cynhyrchu ailosodiad. Er mwyn osgoi Ailosod y Gwylfa, rhaid gosod WDIE ar ôl pob ymyrraeth.

Tabl 8-2. Ffurfweddiad Amserydd Corff Gwarchod

WDE	WDIE	Wladwriaeth Amserydd y Gwarchodlu	Gweithredu ar Amser Allan
0	0	Wedi stopio	Dim
0	1	Rhedeg	Torri ar draws
1	0	Rhedeg	Ailosod
1	1	Rhedeg	Torri ar draws

Did 4 - WDCE: Galluogi Newid Gwarchod

Rhaid gosod y darn hwn pan ysgrifennir y did WDE i resymeg sero. Fel arall, ni fydd y Corff Gwarchod yn anabl. Ar ôl ei ysgrifennu at un, bydd caledwedd yn clirio'r darn hwn ar ôl pedwar cylch cloc. Cyfeiriwch at y disgrifiad o'r did WDE ar gyfer gweithdrefn analluogi Gwarchod. Rhaid gosod y darn hwn hefyd wrth newid y darnau prescaler. Gwel “Dilyniannau wedi'u hamseru ar gyfer Newid Cyfluniad Amserydd y Gwylfa ”ar dudalen 43.

Did 3 - WDE: Galluogi Gwarchod

Pan ysgrifennir y WDE i resymeg un, mae Amserydd y Gwylfa wedi'i alluogi, ac os yw'r WDE wedi'i ysgrifennu i resymeg sero, mae swyddogaeth Amserydd y Gwylfa wedi'i anablu. Dim ond os oes rhesymeg lefel un y gellir clirio WDE. I analluogi Amserydd Gwylfa wedi'i alluogi, rhaid dilyn y weithdrefn ganlynol:

Yn yr un gweithrediad, ysgrifennwch resymeg un i WDCE a WDE. Rhaid ysgrifennu un rhesymeg at WDE er ei fod wedi'i osod i un cyn i'r llawdriniaeth analluogi ddechrau.

O fewn y pedwar cylch cloc nesaf, ysgrifennwch resymeg 0 i WDE. Mae hyn yn anablu'r Gwarchodwr.

Yn lefel diogelwch 2, nid yw'n bosibl analluogi'r Amserydd Gwylio, hyd yn oed gyda'r algorithm a ddisgrifir uchod. Gwel “Dilyniannau wedi'u hamseru ar gyfer newid ffurfweddiad amserydd y corff gwarchod” ar dudalen 43.

Yn lefel diogelwch 1, mae WDRF yn MCUSR yn diystyru WDE. Gwel “MCUSR - Cofrestr Statws MCU” ar dudalen 44 i gael disgrifiad o WDRF. Mae hyn yn golygu bod WDE bob amser wedi'i osod pan fydd WDRF wedi'i osod. I glirio WDE, rhaid clirio WDRF cyn analluogi'r Corff Gwarchod gyda'r weithdrefn a ddisgrifir uchod. Mae'r nodwedd hon yn sicrhau ailosodiadau lluosog yn ystod amodau sy'n achosi methiant, a chychwyn diogel ar ôl y methiant.

Nodyn: Os nad yw amserydd y corff gwarchod yn mynd i gael ei ddefnyddio yn y cais, mae'n bwysig mynd trwy weithdrefn analluogi corff gwarchod wrth gychwyn y ddyfais. Os galluogir y Corff Gwylio yn ddamweiniol, am exampgyda chyfeiriadur ffo neu gyflwr brownio allan, bydd y ddyfais yn cael ei hailosod, a fydd yn ei dro yn arwain at ailosod corff gwarchod newydd. Er mwyn osgoi'r sefyllfa hon, dylai'r meddalwedd cymhwysiad bob amser glirio baner WDRF a darn rheoli WDE yn y drefn ymgychwyn.

Darnau 5, 2: 0 - WDP [3: 0]: Prescaler Amserydd Gwylfa 3, 2, 1, a 0

Mae darnau WDP [3: 0] yn pennu Amserydd y Gwylfa yn rhagdybio pan fydd Amserydd y Gwylfa wedi'i alluogi. Dangosir y gwahanol werthoedd rhagdybio a'u Cyfnodau Amserlenni cyfatebol yn Tabl 8-3.

Tabl 8-3. Amserydd Corff Gwarchod Prescale Select

WDP3	WDP2	WDP1	WDP0	Nifer y Beiciau Oscillator WDT	Amser Allan Nodweddiadol yn VCC = 5.0V
0	0	0	0	Cylchoedd 2K (2048)	16 ms
0	0	0	1	Cylchoedd 4K (4096)	32 ms
0	0	1	0	Cylchoedd 8K (8192)	64 ms
0	0	1	1	Cylchoedd 16K (16384)	0.125 s
0	1	0	0	Cylchoedd 32K (32764)	0.25 s
0	1	0	1	Cylchoedd 64K (65536)	0.5 s
0	1	1	0	Cylchoedd 128K (131072)	1.0 s
0	1	1	1	Cylchoedd 256K (262144)	2.0 s
1	0	0	0	Cylchoedd 512K (524288)	4.0 s
1	0	0	1	Cylchoedd 1024K (1048576)	8.0 s

Tabl 8-3. Amserydd y corff gwarchod Dewis Prescale (Parhad)

WDP3	WDP2	WDP1	WDP0	Nifer y Beiciau Oscillator WDT	Amser Allan Nodweddiadol yn VCC = 5.0V
1	0	1	0	Wedi'i gadw(1)
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

Nodyn: 1. Os caiff ei ddewis, bydd un o'r gosodiadau dilys o dan 0b1010 yn cael ei ddefnyddio.

Torri ar draws

Mae'r adran hon yn disgrifio manylion yr ymdriniaeth ymyrraeth fel y'i perfformir yn ATtiny25 / 45/85. Cyfeiriwch at esboniad cyffredinol o'r ymdriniaeth ymyrraeth AVR “Ailosod a Thrin Ymyrraeth” ar dudalen 12.

Fectorau Torri ar draws yn ATtiny25 / 45/85

Disgrifir fectorau ymyrraeth ATtiny25 / 45/85 yn Tabl 9-1isod.

Tabl 9-1. Fectorau Ailosod ac Ymyrryd

Rhif Fector	Cyfeiriad y Rhaglen	Ffynhonnell	Diffiniad Torri ar draws
1	0x0000	AILOSOD	Pin Allanol, Ailosod Pwer-ymlaen, Ailosod Brown-Out, Ailosod Gwylfa
2	0x0001	INT0	Cais Torri Allanol 0
3	0x0002	PCINT0	Pin Newid Cais Torri ar draws 0
4	0x0003	TIMER1_COMPA	Amserydd / Cownter1 Cymharwch Gêm A.
5	0x0004	TIMER1_OVF	Gorlif Amserydd / Cownter1
6	0x0005	TIMER0_OVF	Gorlif Amserydd / Cownter0
7	0x0006	EE_RDY	EEPROM Yn Barod
8	0x0007	ANA_COMP	Cymharydd Analog
9	0x0008	ADC	Trosi ADC wedi'i gwblhau
10	0x0009	TIMER1_COMPB	Amserydd / Cownter1 Cymharwch Gêm B.
11	0x000A	TIMER0_COMPA	Amserydd / Cownter0 Cymharwch Gêm A.
12	0x000B	TIMER0_COMPB	Amserydd / Cownter0 Cymharwch Gêm B.
13	0x000c	WDT	Amser Gwylio Gwylwyr
14	0x000D	USI_START	DECHRAU USI
15	0x000E	USI_OVF	Gorlif USI

Os nad yw'r rhaglen byth yn galluogi ffynhonnell ymyrraeth, ni ddefnyddir y Fectorau Torri ar draws, a gellir gosod cod rhaglen rheolaidd yn y lleoliadau hyn.

Dangosir setup nodweddiadol a chyffredinol ar gyfer cyfeiriadau fector ymyrraeth yn ATtiny25 / 45/85 yn y rhaglen example isod.

Cod y Cynulliad Example
.org 0x0000	Cyfeiriad gosod nesaf	datganiad
AILOSOD rjmp	; Cyfeiriad 0x0000
rjmp INT0_ISR	; Cyfeiriad 0x0001
rjmp PCINT0_ISR	; Cyfeiriad 0x0002
rjmp TIM1_COMPA_ISR	; Cyfeiriad 0x0003
rjmp TIM1_OVF_ISR	; Cyfeiriad 0x0004
rjmp TIM0_OVF_ISR	; Cyfeiriad 0x0005
rjmp EE_RDY_ISR	; Cyfeiriad 0x0006
rjmp ANA_COMP_ISR	; Cyfeiriad 0x0007
rjmp ADC_ISR	; Cyfeiriad 0x0008
rjmp TIM1_COMPB_ISR	; Cyfeiriad 0x0009
rjmp TIM0_COMPA_ISR	; Cyfeiriad 0x000A
rjmp TIM0_COMPB_ISR	; Cyfeiriad 0x000B
rjmp WDT_ISR	; Cyfeiriad 0x000C
rjmp USI_START_ISR	; Cyfeiriad 0x000D
rjmp USI_OVF_ISR	; Cyfeiriad 0x000E
AIL GYCHWYN:	; Cychwyn y brif raglen
	; Cyfeiriad 0x000F
…

Nodyn: Gweler “Cod Examples ”ar dudalen 6.

Torri ar draws Allanol

Mae'r ymyriadau allanol yn cael eu sbarduno gan y pin INT0 neu unrhyw un o'r pinnau PCINT [5: 0]. Sylwch, os caiff ei alluogi, y bydd yr ymyriadau yn sbarduno hyd yn oed os yw'r pinnau INT0 neu PCINT [5: 0] wedi'u ffurfweddu fel allbynnau. Mae'r nodwedd hon yn darparu ffordd o gynhyrchu ymyrraeth meddalwedd. Mae newid pin yn torri ar draws Bydd PCI yn sbarduno os bydd unrhyw toglau pin PCINT [5: 0] wedi'u galluogi. Mae rheolaeth Cofrestr PCMSK pa binnau sy'n cyfrannu at y newid pin yn torri ar draws. Mae ymyriadau newid pin ar PCINT [5: 0] yn cael eu canfod yn anghymesur. Mae hyn yn awgrymu y gellir defnyddio'r ymyriadau hyn ar gyfer deffro'r rhan hefyd o ddulliau cysgu heblaw modd Segur.

Gall ymyrraeth INT0 gael ei sbarduno gan ymyl cwympo neu godi neu lefel isel. Sefydlir hyn fel y nodir yn y fanyleb ar gyfer Cofrestr Rheoli'r MCU - MCUCR. Pan fydd ymyrraeth INT0 wedi'i alluogi ac wedi'i ffurfweddu fel lefel wedi'i sbarduno, bydd yr ymyrraeth yn sbarduno cyn belled â bod y pin yn cael ei ddal yn isel. Sylwch fod cydnabyddiaeth o ymyrraeth cwympo neu godi ar INT0 yn gofyn am bresenoldeb cloc I / O, a ddisgrifir yn “Systemau Cloc a'u Dosbarthiad” ar tudalen 23.

Torri ar draws Lefel Isel

Mae ymyrraeth lefel isel ar INT0 yn cael ei ganfod yn anghymesur. Mae hyn yn awgrymu y gellir defnyddio'r ymyrraeth hon ar gyfer deffro'r rhan hefyd o ddulliau cysgu heblaw modd Segur. Mae'r cloc I / O yn cael ei atal ym mhob dull cysgu ac eithrio'r modd Segur.

Sylwch, os defnyddir ymyrraeth lefel a ysgogwyd ar gyfer deffro o Power-down, rhaid cadw'r lefel ofynnol yn ddigon hir i'r MCU gwblhau'r deffro i sbarduno'r ymyrraeth lefel. Os bydd y lefel yn diflannu cyn diwedd yr Amser Cychwyn, bydd yr MCU yn dal i ddeffro, ond ni fydd unrhyw ymyrraeth yn cael ei gynhyrchu. Mae'r amser cychwyn yn cael ei ddiffinio gan y SUT a CKSEL Fuses fel y disgrifir yn “Dewisiadau Cloc a Cloc System” ar dudalen 23.

Os tynnir y lefel isel ar y pin ymyrraeth cyn i'r ddyfais ddeffro, yna ni fydd gweithrediad y rhaglen yn cael ei ddargyfeirio i'r drefn gwasanaeth ymyrraeth ond parhau â'r cyfarwyddyd yn dilyn y gorchymyn SLEEP.

Newid Pin Amseru Torri ar draws

Mae cynampdangosir amseriad ymyrraeth newid pin yn Ffigur 9-1.

Disgrifiad o'r Gofrestr

MCUCR - Cofrestr Rheoli MCU

Mae'r Gofrestr Rheoli Torri Allanol A yn cynnwys darnau rheoli ar gyfer rheoli synnwyr ymyrraeth.

Did	7	6	5	4	3	2	1	0
0x35	CORFF	PUD	SE	SM1	SM0	CORFF	ISC01	ISC00	MCUCR
Darllen/Ysgrifennu	R	R/C	R/C	R/C	R/C	R	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Darnau 1: 0 - ISC0 [1: 0]: Rheoli Synnwyr Torri ar draws 0 Bit 1 a Bit 0

Mae'r Toriad Allanol 0 yn cael ei actifadu gan y pin allanol INT0 os yw'r faner SREG I a'r mwgwd ymyrraeth cyfatebol wedi'u gosod. Diffinnir y lefel a'r ymylon ar y pin INT0 allanol sy'n actifadu'r ymyrraeth yn Tabl 9-2. Y gwerth ar y pin INT0 yw samparwain cyn canfod ymylon. Os dewisir ymyrraeth ymyl neu togl, bydd corbys sy'n para'n hwy nag un cyfnod cloc yn cynhyrchu ymyrraeth. Nid oes sicrwydd y bydd corbys byrrach yn cynhyrchu ymyrraeth. Os dewisir ymyrraeth lefel isel, rhaid dal y lefel isel nes cwblhau'r cyfarwyddyd gweithredu ar hyn o bryd i gynhyrchu ymyrraeth.

Tabl 9-2. Ymyrraeth 0 Rheoli Synnwyr

ISC01	ISC00	Disgrifiad
0	0	Mae'r lefel isel o INT0 yn cynhyrchu cais ymyrraeth.
0	1	Mae unrhyw newid rhesymegol ar INT0 yn cynhyrchu cais ymyrraeth.
1	0	Mae ymyl cwymp INT0 yn cynhyrchu cais ymyrraeth.
1	1	Mae ymyl cynyddol INT0 yn cynhyrchu cais ymyrraeth.

GIMSK - Cofrestr Masgiau Torri ar draws Cyffredinol

Did	7	6	5	4	3	2	1	0
0x3B	–	INT0	PCIe	–	–	–	–	–	GIMSK
Darllen/Ysgrifennu	R	R/C	R/C	R	R	R	R	R
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Darnau 7, 4: 0 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn yn ddarnau neilltuedig yn yr ATtiny25 / 45/85 a byddant bob amser yn darllen fel sero.

Did 6 - INT0: Cais Torri Allanol 0 Galluogi

Pan fydd y did INT0 wedi'i osod (un) a bod yr I-bit yn y Gofrestr Statws (SREG) wedi'i osod (un), mae'r ymyrraeth pin allanol wedi'i alluogi. Mae'r darnau Rheoli Ymyrraeth Synnwyr0 1/0 (ISC01 ac ISC00) yng Nghofrestr Reoli MCU (MCUCR) yn diffinio a yw'r ymyrraeth allanol yn cael ei actifadu ar ymyl codi a / neu gwymp y pin INT0 neu'r lefel wedi'i synhwyro. Bydd gweithgaredd ar y pin yn achosi cais ymyrraeth hyd yn oed os yw INT0 wedi'i ffurfweddu fel allbwn. Gweithredir yr ymyrraeth gyfatebol o Gais Torri Allanol 0 gan Fector Torri ar draws INT0.

Did 5 - PCIE: Galluogi Newid Newid Pin

Pan fydd y did PCIE wedi'i osod (un) a bod yr I-bit yn y Gofrestr Statws (SREG) wedi'i osod (un), mae ymyrraeth newid pin wedi'i alluogi. Bydd unrhyw newid ar unrhyw pin PCINT [5: 0] wedi'i alluogi yn achosi ymyrraeth. Mae'r ymyrraeth gyfatebol o Gais Torri Ymyrraeth Pin yn cael ei weithredu gan Fector Torri ar draws PCI. Mae pinnau PCINT [5: 0] yn cael eu galluogi'n unigol gan Gofrestr PCMSK0.

GIFR - Cofrestr Baneri Torri ar draws Cyffredinol

Did	7	6	5	4	3	2	1	0
0x3A	–	INTF0	PCIF	–	–	–	–	–	GIFR
Darllen/Ysgrifennu	R	R/C	R/C	R	R	R	R	R
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Darnau 7, 4: 0 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn yn ddarnau neilltuedig yn yr ATtiny25 / 45/85 a byddant bob amser yn darllen fel sero.

Did 6 - INTF0: Baner Torri Allanol 0

Pan fydd newid ymyl neu resymeg ar y pin INT0 yn sbarduno cais am ymyrraeth, daw INTF0 yn set (un). Os yw'r I-bit yn SREG a'r did INT0 yn GIMSK wedi'u gosod (un), bydd yr MCU yn neidio i'r Fector Torri ar draws cyfatebol. Mae'r faner yn cael ei chlirio pan weithredir y drefn ymyrraeth. Fel arall, gellir clirio'r faner trwy ysgrifennu un rhesymegol ati. Mae'r faner hon bob amser yn cael ei chlirio pan fydd INT0 wedi'i ffurfweddu fel ymyrraeth lefel.

Did 5 - PCIF: Baner Torri ar draws Newid Pin

Pan fydd newid rhesymeg ar unrhyw pin PCINT [5: 0] yn sbarduno cais am ymyrraeth, daw PCIF yn set (un). Os yw'r I-bit yn SREG a'r did PCIE yn GIMSK wedi'u gosod (un), bydd yr MCU yn neidio i'r Fector Torri ar draws cyfatebol. Mae'r faner yn cael ei chlirio pan weithredir y drefn ymyrraeth. Fel arall, gellir clirio'r faner trwy ysgrifennu un rhesymegol ati.

PCMSK - Cofrestr Masg Newid Pin

Did	7	6	5	4	3	2	1	0
0x15	–	–	PCINT5	PCINT4	PCINT3	PCINT2	PCINT1	PCINT0	PCMSK
Darllen/Ysgrifennu	R	R	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Darnau 7: 6 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn yn ddarnau neilltuedig yn yr ATtiny25 / 45/85 a byddant bob amser yn darllen fel sero.

Darnau 5: 0 - PCINT [5: 0]: Newid Pin Galluogi Mwgwd 5: 0

Mae pob did PCINT [5: 0] yn dewis a yw ymyrraeth newid pin wedi'i alluogi ar y pin I / O cyfatebol. Os yw PCINT [5: 0] wedi'i osod a bod y did PCIE yn GIMSK wedi'i osod, mae ymyrraeth newid pin wedi'i alluogi ar y pin I / O cyfatebol. Os yw PCINT [5: 0] yn cael ei glirio, mae newid pin ar y pin I / O cyfatebol yn anabl.

I/O Porthladdoedd

Rhagymadrodd

Mae gan bob porthladd AVR wir ymarferoldeb Read-Modify-Write pan gânt eu defnyddio fel porthladdoedd I / O digidol cyffredinol. Mae hyn yn golygu y gellir newid cyfeiriad un pin porthladd heb newid cyfeiriad unrhyw pin arall yn anfwriadol gyda'r cyfarwyddiadau SBI a CBI. Mae'r un peth yn berthnasol wrth newid gwerth gyriant (os yw wedi'i ffurfweddu fel allbwn) neu alluogi / anablu gwrthyddion tynnu i fyny (os yw wedi'i ffurfweddu fel mewnbwn). Mae gan bob byffer allbwn nodweddion gyriant cymesur gyda sinc uchel a gallu ffynhonnell. Mae'r gyrrwr pin yn ddigon cryf i yrru arddangosfeydd LED yn uniongyrchol. Mae gan bob pin porthladd wrthyddion tynnu i fyny selectable yn unigol gyda chyflenwad-voltage ymwrthedd invariant. Mae gan bob pin I/O ddeuodau amddiffyn i VCC a Ground fel y nodir yn Ffigur 10-1. Cyfeiriwch at “Nodweddion Trydanol” ar dudalen 161 am restr gyflawn o baramedrau.

Ffigur 10-1. Sgematig Pin Cyfwerth I/O

Mae'r holl gofrestrau a chyfeiriadau did yn yr adran hon wedi'u hysgrifennu ar ffurf gyffredinol. Mae llythrennau bach “x” yn cynrychioli'r llythyren rifo ar gyfer y porthladd, ac mae llythrennau bach “n” yn cynrychioli'r rhif did. Fodd bynnag, wrth ddefnyddio'r gofrestr neu'r did yn diffinio mewn rhaglen, rhaid defnyddio'r union ffurf. Ar gyfer cynample, PORTB3 am did na. 3 ym Mhort B, a gofnodir yma yn gyffredinol fel PORTxn. Rhestrir y Cofrestrau I / O corfforol a'r lleoliadau didau yn “Disgrifiad o'r Gofrestr” ar tudalen 64.

Mae tri lleoliad cyfeiriad cof I / O yn cael eu dyrannu ar gyfer pob porthladd, un yr un ar gyfer y Gofrestr Data - PORTx, y Gofrestr Cyfeiriad Data - DDRx, a'r Pinnau Mewnbwn Porthladdoedd - PINx. Darllenir lleoliad P / Mewnbwn Porthladd I / O yn unig, tra bod y Gofrestr Data a'r Gofrestr Cyfeiriadau Data yn cael eu darllen / ysgrifennu. Fodd bynnag, bydd ysgrifennu rhesymeg un i ychydig yn y Cofrestrydd PINx, yn arwain at toglo yn y did cyfatebol yn y Gofrestr Data. Yn ogystal, mae'r Pull-up Disable - bit PUD yn MCUCR yn anablu'r swyddogaeth tynnu i fyny ar gyfer pob pin ym mhob porthladd wrth ei osod.

Disgrifir defnyddio'r porthladd I / O fel General Digital I / O. “Porthladdoedd fel I / O Digidol Cyffredinol” ar dudalen 53. Mae'r rhan fwyaf o binnau porthladd yn amlblecs â swyddogaethau amgen ar gyfer y nodweddion ymylol ar y ddyfais. Disgrifir yn y modd y mae pob swyddogaeth arall yn cyd-fynd â'r pin porthladd “Swyddogaethau Porthladd Amgen” ar dudalen 57. Cyfeiriwch at yr adrannau modiwl unigol i gael disgrifiad llawn o'r swyddogaethau amgen.

Sylwch nad yw galluogi swyddogaeth arall rhai o'r pinnau porthladd yn effeithio ar ddefnydd y pinnau eraill yn y porthladd fel I / O digidol cyffredinol.

Porthladdoedd fel I / O Digidol Cyffredinol

Mae'r porthladdoedd yn borthladdoedd I / O dwy-gyfeiriadol gyda thyniadau tynnu mewnol dewisol. Ffigur 10-2 yn dangos disgrifiad swyddogaethol o un pin I / O-porthladd, a elwir yma yn gyffredinol Pxn.

Ffigur 10-2. I/O Digidol Cyffredinol(1)

Ffurfweddu'r Pin

Mae pob pin porthladd yn cynnwys tri darn cofrestr: DDxn, PORTxn, a PINxn. Fel y dangosir yn “Disgrifiad o'r Gofrestr” ar tudalen 64, gellir cyrchu'r darnau DDxn yng nghyfeiriad DDRx I / O, y darnau PORTxn yng nghyfeiriad PORTx I / O, a'r darnau PINxn yn y cyfeiriad PINx I / O.

Mae'r darn DDxn yn y Gofrestr DDRx yn dewis cyfeiriad y pin hwn. Os yw DDxn yn rhesymeg ysgrifenedig un, mae Pxn wedi'i ffurfweddu fel pin allbwn. Os yw DDxn yn rhesymeg ysgrifenedig sero, mae Pxn wedi'i ffurfweddu fel pin mewnbwn.

Os yw PORTxn yn rhesymeg ysgrifenedig un pan fydd y pin wedi'i ffurfweddu fel pin mewnbwn, mae'r gwrthydd tynnu i fyny yn cael ei actifadu. I ddiffodd y gwrthydd tynnu i fyny, rhaid ysgrifennu rhesymeg sero i PORTxn neu mae'n rhaid ffurfweddu'r pin fel pin allbwn. Mae'r pinnau porthladd wedi'u nodi'n dair pan fydd cyflwr ailosod yn dod yn weithredol, hyd yn oed os nad oes clociau'n rhedeg.

Os yw PORTxn yn rhesymeg ysgrifenedig un pan fydd y pin wedi'i ffurfweddu fel pin allbwn, mae'r pin porthladd yn cael ei yrru'n uchel (un). Os yw PORTxn yn rhesymeg ysgrifenedig sero pan fydd y pin wedi'i ffurfweddu fel pin allbwn, mae'r pin porthladd yn cael ei yrru'n isel (sero).

Toglo'r Pin

Mae ysgrifennu rhesymeg un i PINxn yn toglo gwerth PORTxn, yn annibynnol ar werth DDRxn. Sylwch y gellir defnyddio'r cyfarwyddyd SBI i toglo un darn sengl mewn porthladd.

Newid Rhwng Mewnbwn ac Allbwn

Wrth newid rhwng tri-cyflwr ({DDxn, PORTxn} = 0b00) ac allbwn uchel ({DDxn, PORTxn} = 0b11), cyflwr rhyng-gyfryngol gyda naill ai tynnu i fyny wedi'i alluogi {DDxn, PORTxn} = 0b01) neu allbwn isel ({DDxn, PORTxn} = 0b10) rhaid digwydd. Fel rheol, mae'r cyflwr galluogi tynnu i fyny yn gwbl dderbyniol, gan na fydd amgylchedd rhwystredig uchel yn sylwi ar y gwahaniaeth rhwng gyrrwr uchel cryf a thynnu i fyny. Os nad yw hyn yn wir, gellir gosod y did PUD yng Nghofrestr MCUCR i analluogi pob tynnu i fyny ym mhob porthladd.

Mae newid rhwng mewnbwn â thynnu i fyny ac allbwn yn isel yn cynhyrchu'r un broblem. Rhaid i'r defnyddiwr ddefnyddio naill ai'r tair talaith ({DDxn, PORTxn} = 0b00) neu'r wladwriaeth allbwn uchel ({DDxn, PORTxn} = 0b10) fel cam canolradd.

Tabl 10-1 yn crynhoi'r signalau rheoli ar gyfer gwerth y pin.

Tabl 10-1. Ffurfweddau Pin Port

DDxn	PORTxn	PUD (yn MCUCR)	I/O	Tynnu i fyny	Sylw
0	0	X	Mewnbwn	Nac ydw	Tri-wladwriaeth (Hi-Z)
0	1	0	Mewnbwn	Oes	Bydd Pxn yn dod o hyd i gerrynt os yw'n est. tynnu'n isel.
0	1	1	Mewnbwn	Nac ydw	Tri-wladwriaeth (Hi-Z)
1	0	X	Allbwn	Nac ydw	Allbwn Isel (Sinc)
1	1	X	Allbwn	Nac ydw	Allbwn Uchel (Ffynhonnell)

Darllen Gwerth y Pin

Yn annibynnol ar osod did DDxn Cyfeiriad Data, gellir darllen pin y porthladd trwy'r did Cofrestr PINxn. Fel y dangosir yn Ffigur 10-2, mae did Cofrestr PINxn a'r glicied flaenorol yn gydamserydd. Mae angen hyn i osgoi metastability os yw'r pin corfforol yn newid gwerth ger ymyl y cloc mewnol, ond mae hefyd yn cyflwyno oedi. Ffigur 10-3 yn dangos diagram amseru o'r cydamseriad wrth ddarllen gwerth pin a gymhwysir yn allanol. Mae uchafswm ac isafswm yr oedi lluosogi yn cael eu dynodi tpd,max a tpd,min yn y drefn honno.

Ystyriwch gyfnod y cloc gan ddechrau yn fuan ar ôl ymyl cwymp cyntaf cloc y system. Mae'r glicied ar gau pan fydd y cloc yn isel, ac yn mynd yn dryloyw pan fydd y cloc yn uchel, fel y dangosir gan ranbarth cysgodol y signal “SYNC LATCH”. Mae gwerth y signal yn cael ei glicio pan fydd cloc y system yn mynd yn isel. Mae wedi'i glocio i mewn i'r Gofrestr PINxn ar ymyl y cloc positif sy'n llwyddo. Fel y nodwyd gan y ddwy saeth tpd, max a tpd, min, bydd trosglwyddiad signal sengl ar y pin yn cael ei ohirio rhwng cyfnod cloc system ½ ac 1½ yn dibynnu ar amser yr haeriad.

Wrth ddarllen gwerth pin a neilltuwyd i feddalwedd yn ôl, rhaid mewnosod cyfarwyddyd nop fel y nodir yn Ffigur 10-4. Mae'r cyfarwyddyd allan yn gosod y signal “SYNC LATCH” ar ymyl gadarnhaol y cloc. Yn yr achos hwn, mae'r oedi tpd trwy'r cydamserydd yn un cyfnod cloc system.

Mae'r cod canlynol exampMae le yn dangos sut i osod pinnau porthladd B 0 ac 1 yn uchel, 2 a 3 yn isel, a diffinio'r pinnau porthladd o 4 i 5 fel mewnbwn gyda thynnu i fyny wedi'i neilltuo i pin porthladd 4. Mae'r gwerthoedd pin sy'n deillio o hyn yn cael eu darllen yn ôl eto, ond fel y trafodwyd yn flaenorol, mae cyfarwyddyd nop wedi'i gynnwys i allu darllen yn ôl y gwerth a roddwyd yn ddiweddar i rai o'r pinnau.

Cod y Cynulliad Example(1)

…

; Diffinio tynnu-ups a gosod allbynnau yn uchel

; Diffinio cyfarwyddiadau ar gyfer pinnau porthladd

ldi r16,(1<<PB4)|(1<<PB1)|(1<<PB0)

ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0)

allan PORTB,r16

allan DDRB,r17

; Mewnosod nop ar gyfer cydamseru

nop

; Darllen pinnau porthladd

yn r16,PINB

…

Nodyn: Ar gyfer y rhaglen gydosod, defnyddir dwy gofrestr dros dro i leihau'r amser o dynnu-ups yn cael eu gosod ar binnau 0, 1 a 4, nes bod y darnau cyfeiriad wedi'u gosod yn gywir, gan ddiffinio did 2 a 3 fel isel ac ailddiffinio didau 0 a 1 fel gyrwyr uchel cryf.

Cod C Example

torgoch heb ei harwyddo i;

…

/* Diffinio tynnu-ups a gosod allbynnau yn uchel */

/* Diffiniwch gyfarwyddiadau ar gyfer pinnau porthladd */ PORTB = (1<

DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0);

/* Mewnosod nop ar gyfer cydamseru*/

_NOP ();

/* Darllen pinnau porthladd */ i = PINB;

…

Moddau Galluogi a Chysgu Mewnbwn Digidol

Fel y dangosir yn Ffigur 10-2, gall y signal mewnbwn digidol fod yn clamped i lawr ar fewnbwn y sbardun schmitt. Mae'r signal a ddynodir yn CYSGU yn y ffigwr, yn cael ei osod gan Reolwr Cwsg MCU yn y modd Power-down i osgoi defnydd pŵer uchel os bydd rhai signalau mewnbwn yn cael eu gadael yn arnofio, neu os oes ganddynt lefel signal analog yn agos at VCC/2.

Mae SLEEP yn cael ei ddiystyru ar gyfer pinnau porthladd sydd wedi'u galluogi fel pinnau ymyrraeth allanol. Os na chaiff y cais ymyrraeth allanol ei alluogi, mae SLEEP yn weithredol hefyd ar gyfer y pinnau hyn. Mae SLEEP hefyd yn cael ei ddiystyru gan amryw o swyddogaethau amgen fel y disgrifir yn “Swyddogaethau Porthladd Amgen” ar dudalen 57.

Os yw rhesymeg lefel uchel (“un”) yn bresennol ar bin ymyrraeth allanol asyncronaidd wedi'i ffurfweddu fel “Torri ar Ymyl Codi, Ymyl Cwympo, neu Unrhyw Newid Rhesymeg ar y Pin” tra nad yw'r ymyriad allanol wedi'i alluogi, bydd y Faner Ymyriad Allanol cyfatebol yn gael ei osod wrth ail gychwyn o'r modd Cwsg a grybwyllwyd uchod, fel y clampmae ing yn y modd cysgu hwn yn cynhyrchu'r newid rhesymeg y gofynnwyd amdano.

Pinnau Heb eu Cysylltu

Os yw rhai pinnau heb eu defnyddio, argymhellir sicrhau bod gan y pinnau hyn lefel ddiffiniedig. Er bod y rhan fwyaf o'r mewnbynnau digidol yn anabl yn y dulliau cysgu dwfn fel y disgrifir uchod, dylid osgoi mewnbynnau arnofio er mwyn lleihau'r defnydd cyfredol ym mhob dull arall lle mae'r mewnbynnau digidol wedi'u galluogi (Ailosod, modd Gweithredol a modd Segur).

Y dull symlaf o sicrhau lefel ddiffiniedig o pin nas defnyddiwyd, yw galluogi'r tynnu mewnol i fyny. Yn yr achos hwn, bydd y tynnu i fyny yn anabl yn ystod ailosod. Os yw defnydd pŵer isel yn ystod ailosod yn bwysig, argymhellir defnyddio tynnu i fyny neu dynnu i lawr allanol. Ni argymhellir cysylltu pinnau nas defnyddiwyd yn uniongyrchol â VCC neu GND, oherwydd gallai hyn achosi cerrynt gormodol os yw'r pin wedi'i ffurfweddu'n ddamweiniol fel allbwn.

Swyddogaethau Porthladd Amgen

Mae gan y mwyafrif o binnau porthladd swyddogaethau amgen yn ogystal â bod yn ddigidol cyffredinol I / Os. Ffigur 10-5 yn dangos sut mae pin y porthladd yn rheoli signalau o'r symlach Ffigur 10-2 gellir ei ddiystyru gan swyddogaethau amgen. Efallai na fydd y signalau gor-redol yn bresennol ym mhob pin porthladd, ond mae'r ffigur yn ddisgrifiad generig sy'n berthnasol i bob pin porthladd yn nheulu'r microcontroller AVR.

Tabl 10-2. Disgrifiad Cyffredinol o Arwyddion Gor-redol ar gyfer Swyddogaethau Amgen

Enw Arwydd	Enw Llawn	Disgrifiad
PUOE	Galluogi Gwrthwneud Tynnu i fyny	Os yw'r signal hwn wedi'i osod, rheolir y gallu tynnu i fyny gan y signal PUOV. Os yw'r signal hwn yn cael ei glirio, mae'r tynnu i fyny wedi'i alluogi pan {DDxn, PORTxn, PUD} = 0b010.
PUOV	Gwerth Gwrthwneud Tynnu i fyny	Os yw PUOE wedi'i osod, mae'r tynnu i fyny wedi'i alluogi / ei anablu pan fydd PUOV wedi'i osod / clirio, waeth beth yw lleoliad y darnau Cofrestr DDxn, PORTxn a PUD.
DDOE	Cyfeiriad Data Gwrthwneud Galluogi	Os yw'r signal hwn wedi'i osod, rheolir y Galluogi Gyrrwr Allbwn gan y signal DDOV. Os yw'r signal hwn yn cael ei glirio, mae'r gyrrwr Allbwn wedi'i alluogi gan y darn Cofrestr DDxn.
DDOV	Cyfeiriad Data yn Diystyru Gwerth	Os yw DDOE wedi'i osod, mae'r Gyrrwr Allbwn wedi'i alluogi / ei analluogi pan fydd DDOV wedi'i osod / clirio, waeth beth yw lleoliad y did Cofrestr DDxn.
PVOE	Galluogi Gwrthbwyso Gwerth Porthladdoedd	Os yw'r signal hwn wedi'i osod a bod y Gyrrwr Allbwn wedi'i alluogi, rheolir gwerth y porthladd gan y signal PVOV. Os caiff PVOE ei glirio, a bod y Gyrrwr Allbwn wedi'i alluogi, rheolir Gwerth y porthladd gan did Cofrestr PORTxn.
PVOV	Gwerth Gwrthwneud Gwerth Porthladdoedd	Os yw PVOE wedi'i osod, mae gwerth y porthladd wedi'i osod i PVOV, waeth beth yw gosodiad did Cofrestr PORTxn.
PTOE	Galluogi Gwrthbwyso Port Toggle	Os yw PTOE wedi'i osod, mae did Cofrestr PORTxn wedi'i wrthdroi.
DIEOE	Galluogi Mewnbwn Digidol Galluogi Diystyru	Os yw'r darn hwn wedi'i osod, rheolir y Galluogi Mewnbwn Digidol gan y signal DIEOV. Os caiff y signal hwn ei glirio, pennir y Galluogi Mewnbwn Digidol yn ôl cyflwr MCU (modd arferol, modd cysgu).
DIEOV	Galluogi Mewnbwn Digidol Gwrthwneud Gwerth	Os yw DIEOE wedi'i osod, mae'r Mewnbwn Digidol wedi'i alluogi / ei analluogi pan fydd DIEOV wedi'i osod / clirio, waeth beth yw'r wladwriaeth MCU (modd arferol, modd cysgu).
DI	Mewnbwn Digidol	Dyma'r Mewnbwn Digidol i swyddogaethau amgen. Yn y ffigur, mae'r signal wedi'i gysylltu ag allbwn y sbardun schmitt ond cyn y cydamserydd. Oni bai bod y Mewnbwn Digidol yn cael ei ddefnyddio fel ffynhonnell cloc, bydd y modiwl gyda'r swyddogaeth arall yn defnyddio ei gydamserydd ei hun.
AIO	Mewnbwn / Allbwn Analog	Dyma'r Mewnbwn / Allbwn Analog i / o swyddogaethau amgen. Mae'r signal wedi'i gysylltu'n uniongyrchol â'r pad, a gellir ei ddefnyddio'n gyfeiriadol.

Mae'r is-adrannau canlynol yn disgrifio'r swyddogaethau amgen ar gyfer pob porthladd yn fuan, ac yn cysylltu'r signalau gor-redol â'r swyddogaeth arall. Cyfeiriwch at y disgrifiad swyddogaeth arall am fanylion pellach.

Swyddogaethau Amgen Port B.

Dangosir y pinnau Port B sydd â swyddogaeth arall yn Tabl 10-3.

Tabl 10-3. Pinnau Port B Swyddogaethau Amgen

Pin Port	Swyddogaeth Amgen
PB5	AILOSOD: Ailosod Pin dW: debugWIRE I / O ADC0: Sianel Mewnbwn ADC 0 PCINT5: Pin Change Torri ar draws, Ffynhonnell 5
PB4	XTAL2: Allbwn Oscillator Crystal CLKO: Allbwn Cloc System ADC2: Sianel Mewnbwn ADC 2 OC1B: Amserydd / Cownter1 Cymharu Allbwn Match B PCINT4: Newid Pin Torri ar draws 0, Ffynhonnell 4
PB3	XTAL1: Mewnbwn Oscillator Crystal CLKI: Mewnbwn Cloc Allanol ADC3: Sianel Mewnbwn ADC 3 OC1B: Amserydd / Cownter Cyflenwol Cymharu Allbwn Cydweddu B PCINT1: Newid Pin Torri ar draws 3, Ffynhonnell 0
PB2	SCK: Mewnbwn Cloc Cyfresol ADC1: Sianel Mewnbwn ADC 1 T0: Ffynhonnell Cloc Amserydd / Counter0 USCK: Cloc USI (Modd Tri Gwifren) SCL: Cloc USI (Modd Dau Wifren) INT0: Torri Allanol 0 Mewnbwn PCINT2: Newid Pin Ymyrraeth 0, Ffynhonnell 2
PB1	MISO: Mewnbwn Data Meistr SPI / Allbwn Data Caethweision AIN1: Cymharydd Analog, Mewnbwn Negyddol OC0B: Amserydd / Cownter0 Cymharwch Allbwn Match B OC1A: Amserydd / Cownter1 Cymharwch Cydweddiad Allbwn DO: Allbwn Data USI (Modd Tri Gwifren) PCINT1: Newid Pin Newid 0, Ffynhonnell 1
PB0	MOSI :: Mewnbwn Data Meistr SPI / Mewnbwn Data Caethweision AIN0: Cymharydd Analog, Mewnbwn Cadarnhaol OC0A: Amserydd/Cownter0 Cymharu allbwn Match A OC1A: Amserydd / Cownter Cyflenwol1 Cymharu Cydweddu A Allbwn DI: Mewnbwn Data USI (Modd Tri Gwifren) SDA: Mewnbwn Data USI (Modd Dau Wifren) AREF: Cyfeirnod Analog Allanol PCINT0: Newid Pin Torri ar draws 0, Ffynhonnell 0

Port B, Did 5 - AILOSOD / dW / ADC0 / PCINT5

AILOSOD: Mae mewnbwn Ailosod Allanol yn weithredol isel ac wedi'i alluogi trwy ddad-raglennu (“1”) y Ffiws RSTDISBL. Mae Pullup yn cael ei actifadu ac mae gyrrwr allbwn a mewnbwn digidol yn cael ei ddadactifadu pan ddefnyddir y pin fel y pin AILOSOD.

dW: Pan fydd y Ffiws Galluogi DebugWIRE (DWEN) wedi'i raglennu a darnau Lock heb eu rhaglennu, gweithredir y system debugWIRE yn y ddyfais darged. Mae'r pin porthladd RESET wedi'i ffurfweddu fel pin I / O dwy-gyfeiriadol gwifren-AND (draen agored) gyda gallu tynnu i fyny ac mae'n dod yn borth cyfathrebu rhwng y targed a'r efelychydd.

ADC0: Trawsnewidydd Analog i Ddigidol, Sianel 0.

PCINT5: Pin Change Torri ar draws ffynhonnell 5.

Port B, Bit 4 - XTAL2 / CLKO / ADC2 / OC1B / PCINT4

XTAL2: Pin Oscillator Cloc Sglodion 2. Fe'i defnyddir fel pin cloc ar gyfer yr holl ffynonellau cloc sglodion ac eithrio Oscillator RC calibradadwy mewnol a chloc allanol. Pan gaiff ei ddefnyddio fel pin cloc, ni ellir defnyddio'r pin fel pin I / O. Wrth ddefnyddio Oscillator RC calibradadwy mewnol neu gloc Allanol fel ffynonellau cloc Sglodion, mae PB4 yn gweithredu fel pin I / O cyffredin.

CLKO: Gall allbwn y cloc system devided ar y pin PB4. Bydd y cloc system rhanedig yn cael ei allbwn os yw'r CKOUT Fuse wedi'i raglennu, waeth beth fo'r gosodiadau PORTB4 a DDB4. Bydd hefyd yn cael ei allbwn yn ystod ailosodiad.

ADC2: Trawsnewidydd Analog i Ddigidol, Sianel 2.

OC1B: Allbwn Cymharu Allbwn Cyfatebol: Gall y pin PB4 wasanaethu fel allbwn allanol ar gyfer Cymharu B Amserydd / Cownter1 wrth ei ffurfweddu fel allbwn (set DDB4). Y pin OC1B hefyd yw'r pin allbwn ar gyfer swyddogaeth amserydd modd PWM.

PCINT4: Pin Change Torri ar draws ffynhonnell 4.

Port B, Did 3 - XTAL1 / CLKI / ADC3 / OC1B / PCINT3

XTAL1: Pin Oscillator Cloc Sglodion 1. Fe'i defnyddir ar gyfer pob ffynhonnell cloc sglodion ac eithrio oscillator RC calibradadwy mewnol. Pan gaiff ei ddefnyddio fel pin cloc, ni ellir defnyddio'r pin fel pin I / O.

CLKI: Mewnbwn Cloc o ffynhonnell cloc allanol, gweler “Cloc Allanol” ar dudalen 26.

ADC3: Trawsnewidydd Analog i Ddigidol, Sianel 3.

OC1B: Allbwn Gwrthdro Cymharwch allbwn Cydweddiad: Gall y pin PB3 wasanaethu fel allbwn allanol ar gyfer Cymharu B Amserydd / Cownter1 wrth ei ffurfweddu fel allbwn (set DDB3). Y pin OC1B hefyd yw'r pin allbwn gwrthdro ar gyfer swyddogaeth amserydd modd PWM.

PCINT3: Pin Change Torri ar draws ffynhonnell 3.

Port B, Did 2 - SCK / ADC1 / T0 / USCK / SCL / INT0 / PCINT2

SCK: Allbwn Cloc Meistr, pin mewnbwn Cloc Caethweision ar gyfer sianel SPI. Pan fydd yr SPI wedi'i alluogi fel Caethwas, mae'r pin hwn wedi'i ffurfweddu fel mewnbwn waeth beth yw gosodiad DDB2. Pan fydd yr SPI wedi'i alluogi fel Meistr, rheolir cyfeiriad data'r pin hwn gan DDPB2. Pan orfodir y pin gan yr SPI i fod yn fewnbwn, gellir rheoli'r tynnu i fyny o hyd gan y did PORTB2.

ADC1: Trawsnewidydd Analog i Ddigidol, Sianel 1.

T0: Ffynhonnell cownter Amserydd / Counter0.

USCK: Cloc Rhyngwyneb Cyfresol Cyffredinol modd tair gwifren.

SCL: Cloc Cyfresol modd dwy wifren ar gyfer modd dwy wifren USI.

INT0: Ffynhonnell Torri Allanol 0.

PCINT2: Pin Change Torri ar draws ffynhonnell 2.

Port B, Did 1 - MISO / AIN1 / OC0B / OC1A / DO / PCINT1

MISO: Mewnbwn Meistr Data, pin allbwn Data Caethweision ar gyfer sianel SPI. Pan fydd yr SPI wedi'i alluogi fel Meistr, mae'r pin hwn wedi'i ffurfweddu fel mewnbwn waeth beth yw gosodiad DDB1. Pan fydd yr SPI wedi'i alluogi fel Caethwas, rheolir cyfeiriad data'r pin hwn gan DDB1. Pan orfodir y pin gan yr SPI i fod yn fewnbwn, gellir rheoli'r tynnu i fyny o hyd gan y darn PORTB1.

AIN1: Mewnbwn Negyddol Cymharydd Analog. Ffurfweddwch y pin porthladd wrth i'r mewnbwn gyda'r tynnu i fyny mewnol gael ei ddiffodd er mwyn osgoi swyddogaeth y porthladd digidol rhag ymyrryd â swyddogaeth y Cymharydd Analog.

OC0B: Allbwn Cymharu allbwn Match. Gall y pin PB1 wasanaethu fel allbwn allanol ar gyfer y Gêm Gymharu Timer / Counter0 B. Rhaid ffurfweddu'r pin PB1 fel allbwn (set DDB1 (un)) i wasanaethu'r swyddogaeth hon. Y pin OC0B hefyd yw'r pin allbwn ar gyfer swyddogaeth amserydd modd PWM.

OC1A: Allbwn Cymharu Allbwn Cyfatebol: Gall y pin PB1 wasanaethu fel allbwn allanol ar gyfer Cymharu B Amserydd / Cownter1 wrth ei ffurfweddu fel allbwn (set DDB1). Y pin OC1A hefyd yw'r pin allbwn ar gyfer swyddogaeth amserydd modd PWM.

DO: Allbwn Data Rhyngwyneb Cyfresol Cyffredinol modd tair gwifren. Modd tair gwifren Mae allbwn data yn drech na gwerth PORTB1 ac mae'n cael ei yrru i'r porthladd pan fydd did cyfeiriad data DDB1 wedi'i osod (un). Mae PORTB1 yn dal i alluogi'r tynnu i fyny, os yw'r cyfeiriad yn cael ei fewnbynnu a bod PORTB1 wedi'i osod (un).

PCINT1: Pin Change Torri ar draws ffynhonnell 1.

Port B, Did 0 - MOSI / AIN0 / OC0A / OC1A / DI / SDA / AREF / PCINT0

MOSI: Allbwn SPI Master Data, mewnbwn Data Caethweision ar gyfer sianel SPI. Pan fydd yr SPI wedi'i alluogi fel Caethwas, mae'r pin hwn wedi'i ffurfweddu fel mewnbwn waeth beth yw gosodiad DDB0. Pan fydd yr SPI wedi'i alluogi fel Meistr, rheolir cyfeiriad data'r pin hwn gan DDB0. Pan orfodir y pin gan yr SPI i fod yn fewnbwn, gellir rheoli'r tynnu i fyny o hyd gan y did PORTB0.

AIN0: Mewnbwn Cadarnhaol Cymharydd Analog. Ffurfweddwch y pin porthladd wrth i'r mewnbwn gyda'r tynnu i fyny mewnol gael ei ddiffodd er mwyn osgoi swyddogaeth y porthladd digidol rhag ymyrryd â swyddogaeth y Cymharydd Analog.

OC0A: Allbwn Cymharu allbwn Match. Gall y pin PB0 wasanaethu fel allbwn allanol ar gyfer y Gêm Gymharu Timer / Counter0 wrth ei ffurfweddu fel allbwn (set DDB0 (un)). Y pin OC0A hefyd yw'r pin allbwn ar gyfer swyddogaeth amserydd modd PWM.

OC1A: Allbwn Gwrthdro Cymharwch allbwn Cydweddiad: Gall y pin PB0 wasanaethu fel allbwn allanol ar gyfer Cymharu B Amserydd / Cownter1 wrth ei ffurfweddu fel allbwn (set DDB0). Y pin OC1A hefyd yw'r pin allbwn gwrthdro ar gyfer swyddogaeth amserydd modd PWM.

SDA: Data Rhyngwyneb Cyfresol modd dwy wifren.

AREF: Cyfeirnod Analog Allanol ar gyfer ADC. Mae gyrrwr tynnu a allbwn yn anabl ar PB0 pan ddefnyddir y pin fel cyfeirnod allanol neu Vol Mewnoltage Cyfeiriad gyda chynhwysydd allanol wrth y pin AREF.

DI: Mewnbwn Data yn y modd tair gwifren USI. Nid yw modd tair gwifren USI yn diystyru swyddogaethau porthladd arferol, felly mae'n rhaid ffurfweddu pin fel mewnbwn ar gyfer swyddogaeth DI.

PCINT0: Pin Change Torri ar draws ffynhonnell 0.

Tabl 10-4 a Tabl 10-5 cysylltu swyddogaethau amgen Port B â'r signalau gor-redol a ddangosir yn Ffigur 10-5 ymlaen tudalen 58.

Tabl 10-4. Arwyddion Diystyru ar gyfer Swyddogaethau Amgen yn PB[5:3]

Enw Arwydd	PB5 / AILOSOD / ADC0 / PCINT5	PB4/ADC2/XTAL2/ OC1B/PCINT4	PB3/ADC3/XTAL1/ OC1B/PCINT3
PUOE	RSTDISBL(1) • DWEN(1)	0	0
PUOV	1	0	0
DDOE	RSTDISBL(1) • DWEN(1)	0	0
DDOV	trosglwyddiad debugWire	0	0
PVOE	0	OC1B Galluogi	OC1B Galluogi
PVOV	0	OC1B	OC1B
PTOE	0	0	0
DIEOE	RSTDISBL(1) + (PCINT5 • PCIE + ADC0D)	PCINT4 • PCIE + ADC2D	PCINT3 • PCIE + ADC3D
DIEOV	ADC0D	ADC2D	ADC3D
DI	Mewnbwn PCINT5	Mewnbwn PCINT4	Mewnbwn PCINT3
AIO	Mewnbwn AILOSOD, Mewnbwn ADC0	Mewnbwn ADC2	Mewnbwn ADC3

Sylwch: pan fydd y Ffiws yn “0” (Rhaglenedig).

Tabl 10-5. Arwyddion Diystyru ar gyfer Swyddogaethau Amgen yn PB[2:0]

Enw Arwydd	PB2/SCK/ADC1/T0/ USCK/SCL/INT0/PCINT2	PB1/MISO/DO/AIN1/ OC1A/OC0B/PCINT1	PB0/MOSI/DI/SDA/AIN0/AR EF/OC1A/OC0A/ PCINT0
PUOE	USI_TWO_WIRE	0	USI_TWO_WIRE
PUOV	0	0	0
DDOE	USI_TWO_WIRE	0	USI_TWO_WIRE
DDOV	(USI_SCL_HOLD + PORTB2) • DDB2	0	(SDA + PORTB0) • DDB0
PVOE	USI_TWO_WIRE • DDB2	Galluogi OC0B + OC1A Galluogi + USI_THREE_WIRE	Galluogi OC0A + OC1A Galluogi + (USI_TWO_WIRE DDB0)
PVOV	0	OC0B + OC1A + DO	OC0A + OC1A
PTOE	USITC	0	0
DIEOE	PCINT2 • PCIe + ADC1D + USISIE	PCINT1 • PCIE + AIN1D	PCINT0 • PCIE + AIN0D + USISIE
DIEOV	ADC1D	AIN1D	AIN0D
DI	T0 / USCK / SCL / INT0 / Mewnbwn PCINT2	Mewnbwn PCINT1	Mewnbwn DI / SDA / PCINT0
AIO	Mewnbwn ADC1	Mewnbwn Negyddol Cymharydd Analog	Mewnbwn Cadarnhaol Cymharydd Analog

Disgrifiad o'r Gofrestr

MCUCR - Cofrestr Rheoli MCU

Did	7	6	5	4	3	2	1	0
0x35	CORFF	PUD	SE	SM1	SM0	CORFF	ISC01	ISC00	MCUCR
Darllen/Ysgrifennu	R	R/C	R/C	R/C	R/C	R	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

Did 6 - PUD: Analluogi Tynnu i fyny

Pan ysgrifennir y darn hwn at un, mae'r tynnu i fyny yn y porthladdoedd I / O yn anabl hyd yn oed os yw'r Cofrestrau DDxn a PORTxn wedi'u ffurfweddu i alluogi'r tynnu i fyny ({DDxn, PORTxn} = 0b01). Gwel “Ffurfweddu'r Pin” ar dudalen 54 i gael mwy o fanylion am y nodwedd hon.

PORTB - Cofrestr Data Port B.

Did	7	6	5	4	3	2	1	0
0x18	–	–	PORTB5	PORTB4	PORTB3	PORTB2	PORTB1	PORTB0	PORTB
Darllen/Ysgrifennu	R	R	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

DDRB - Cofrestr Cyfeiriad Data Port B.

Did	7	6	5	4	3	2	1	0
0x17	–	–	DDB5	DDB4	DDB3	DDB2	DDB1	DDB0	DDRB
Darllen/Ysgrifennu	R	R	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	0	0	0	0	0	0	0	0

PINB - Cyfeiriad Pinnau Mewnbwn Port B.

Did	7	6	5	4	3	2	1	0
0x16	–	–	PINB5	PINB4	PINB3	PINB2	PINB1	PINB0	PINB
Darllen/Ysgrifennu	R	R	R/C	R/C	R/C	R/C	R/C	R/C
Gwerth Cychwynnol	0	0	Amh	Amh	Amh	Amh	Amh	Amh

Amserydd / Cownter 8-did gyda PWM

Nodweddion

Dwy Uned Annibynnol Cymharu Unedau

Allbwn Clustogi Dwbl Cymharwch Gofrestrau

Amserydd Clir ar Cymharu Match (Auto Reload)

Modulator Lled Pwls Cywir Di-Glitch (PWM).

Cyfnod PWM Amrywiol

Generadur Amledd

Tair Ffynhonnell Ymyrraeth Annibynnol (TOV0, OCF0A, ac OCF0B)

Drosoddview

Modiwl Amserydd / Cownter 0-did pwrpas cyffredinol yw Timer / Counter8, gyda dwy Uned Cymharu Allbwn annibynnol, a gyda chefnogaeth PWM. Mae'n caniatáu amseru gweithredu rhaglenni'n gywir (rheoli digwyddiadau) a chynhyrchu tonnau.

Dangosir diagram bloc symlach o'r Amserydd / Cownter 8-did yn Ffigur 11-1. Am leoliad gwirioneddol pinnau I / O, cyfeiriwch at “Pinout ATtiny25 / 45/85” ar dudalen 2. Dangosir Cofrestrau I / O hygyrch CPU, gan gynnwys darnau I / O a phinnau I / O, mewn print trwm. Rhestrir y Gofrestr I / O sy'n benodol i ddyfais a lleoliadau didau yn y “Disgrifiad o'r Gofrestr” ar dudalen 77.

Mae'r Amserydd/Cownter (TCNT0) a'r Cofrestri Cymharu Allbwn (OCR0A ac OCR0B) yn gofrestrau 8-did. Mae signalau cais am ymyrraeth (a dalfyrrir i Int.Req. yn y ffigur) i gyd yn weladwy yn y Gofrestr Baner Ymyriad Amserydd (TIFR). Mae pob ymyriad yn cael ei guddio'n unigol gyda'r Gofrestr Mwgwd Ymyriadau Amserydd (TIMSK). Ni ddangosir TIFR a TIMSK yn y ffigur.

Gellir clocio'r Amserydd / Cownter yn fewnol, trwy'r rhag-raddfa, neu gan ffynhonnell cloc allanol ar y pin T0. Mae'r bloc rhesymeg Dewis Cloc yn rheoli pa ffynhonnell cloc ac ymyl y mae'r Amserydd/Cownter yn ei ddefnyddio i gynyddu (neu leihau) ei werth. Mae'r Amserydd/Cownter yn anactif pan na ddewisir ffynhonnell cloc. Cyfeirir at yr allbwn o resymeg Dewis Cloc fel y cloc amserydd (clkT0).

Mae'r Cofrestrau Cymharu Allbwn â bwffe dwbl (OCR0A ac OCR0B) yn cael eu cymharu â'r gwerth Amserydd / Cownter bob amser. Gall Generadur Waveform ddefnyddio canlyniad y gymhariaeth i gynhyrchu PWM neu allbwn amledd amrywiol ar y pinnau Cymharu Allbwn (OC0A ac OC0B). Gweler “Uned Cymharu Allbwn” ar dudalen 69. am fanylion. Bydd y digwyddiad Cymharu Match hefyd yn gosod y Faner Cymharu (OCF0A neu OCF0B) y gellir ei defnyddio i gynhyrchu cais ymyrraeth Cymharu Allbwn.

Diffiniadau

Mae llawer o gyfeiriadau cofrestru a did yn yr adran hon wedi'u hysgrifennu ar ffurf gyffredinol. Mae llythrennau bach “n” yn disodli'r rhif Amserydd / Cownter, yn yr achos hwn 0. Mae llythrennau bach “x” yn disodli'r Uned Cymharu Allbwn, yn yr achos hwn Cymharwch Uned A neu Cymharwch Uned B. Fodd bynnag, wrth ddefnyddio'r gofrestr neu'r did yn diffinio mewn rhaglen, rhaid defnyddio'r union ffurflen, hy, TCNT0 ar gyfer cyrchu gwerth cownter Timer / Counter0 ac ati.

Y diffiniadau yn Tabl 11-1 hefyd yn cael eu defnyddio'n helaeth trwy'r ddogfen.

Tabl 11-1. Diffiniadau

Cyson	Disgrifiad
GWLAD	Mae'r cownter yn cyrraedd BOTTOM pan ddaw'n 0x00
MAX	Mae'r cownter yn cyrraedd ei Uchafswm MAX pan ddaw'n 0xFF (degol 255)
TOP	Mae'r cownter yn cyrraedd y TOP pan ddaw'n hafal i'r gwerth uchaf yn y dilyniant cyfrif. Gellir aseinio gwerth TOP i fod y gwerth sefydlog 0xFF (MAX) neu'r gwerth sy'n cael ei storio yng Nghofrestr OCR0A. Mae'r aseiniad yn dibynnu ar y dull gweithredu

Ffynonellau Amserydd / Cownter a Ffocysau

Gellir clocio'r Amserydd / Cownter gan ffynhonnell cloc fewnol neu allanol. Dewisir ffynhonnell y cloc gan resymeg Clock Select sy'n cael ei reoli gan y darnau Clock Select (c) sydd wedi'u lleoli yn y Gofrestr Rheoli Amserydd / Counter0 (TCCR0B).

Ffynhonnell Cloc Mewnol gyda Prescaler

Gall amserydd/Counter0 gael ei glocio'n uniongyrchol gan gloc y system (trwy osod y CS0[2:0] = 1). Mae hyn yn darparu'r gweithrediad cyflymaf, gydag uchafswm amserydd / amledd cloc cownter sy'n cyfateb i amledd cloc system (fCLK_I/O). Fel arall, gellir defnyddio un o bedwar tap o'r prescaler fel ffynhonnell cloc. Mae gan y cloc wedi'i ragraddio amledd o'r naill neu'r llall

Ailosod Prescaler

Mae'r prescaler yn rhedeg yn rhydd, hy mae'n gweithredu'n annibynnol ar resymeg Clock Select Timer / Counter0. Gan nad yw dewis cloc yr amserydd / cownter yn effeithio ar y prescaler, bydd gan gyflwr y prescaler oblygiadau ar gyfer sefyllfaoedd lle mae cloc wedi'i rag-ddefnyddio yn cael ei ddefnyddio. Un cynample artiffact prescaling yw pan fydd yr amserydd / cownter yn cael ei alluogi a'i glocio gan y prescaler (6> CS0 [2: 0]> 1). Gall nifer y cylchoedd cloc system o'r adeg y mae'r amserydd wedi'i alluogi i'r cyfrif cyntaf ddigwydd rhwng 1 a chylchoedd cloc system 1 + N, lle mae N yn hafal i'r rhannwr prescaler (8, 64, 256, neu 1024).

Mae'n bosibl defnyddio'r Ailosod Prescaler ar gyfer cydamseru'r Amserydd / Cownter i weithredu'r rhaglen.

Ffynhonnell Cloc Allanol

Gellir defnyddio ffynhonnell cloc allanol a roddir ar y pin T0 fel cloc amserydd/cownter (clkT0). Y pin T0 yw sampdan arweiniad unwaith bob cylch cloc system gan y rhesymeg cydamseru pin. Y cydamserol (au)ampyna trosglwyddir signal dan arweiniad)

trwy'r synhwyrydd ymyl. Ffigur 11-2 yn dangos diagram bloc cyfatebol swyddogaethol o'r cydamseriad T0 a rhesymeg canfod ymyl. Mae'r cofrestrau wedi'u clocio ar ymyl positif cloc y system fewnol (clkI/O). Mae'r glicied yn dryloyw yng nghyfnod uchel cloc y system fewnol.

Mae'r synhwyrydd ymyl yn cynhyrchu un curiad clkT0 ar gyfer pob ymyl positif (CS0[2:0] = 7) neu negyddol (CS0[2:0] = 6) y mae'n ei ganfod.

Mae gan y Cofrestrau OCR0x glustogi dwbl wrth ddefnyddio unrhyw un o'r dulliau Modiwleiddio Lled Pwls (PWM). Ar gyfer y dulliau gweithredu arferol a Chlir Amserydd ar Gymharu (CTC), mae'r byffro dwbl yn anabl. Mae'r bwffio dwbl yn cydamseru diweddariad y Cofrestrau Cymharu OCR0x i naill ai brig neu waelod y dilyniant cyfrif. Mae'r cydamseriad yn atal codlysiau PWM anghymesur o hyd, a thrwy hynny wneud yr allbwn yn rhydd o glitch.

Gall mynediad Cofrestr OCR0x ymddangos yn gymhleth, ond nid yw hyn yn wir. Pan fydd y byffro dwbl wedi'i alluogi, mae gan y CPU fynediad i'r Gofrestr Clustogi OCR0x, ac os yw byffro dwbl yn anabl bydd y CPU yn cyrchu'r OCR0x yn uniongyrchol.

Cymharwch Allbwn yr Heddlu

Mewn dulliau cynhyrchu tonffurf nad yw'n PWM, gellir gorfodi allbwn cyfatebol y cymharydd trwy ysgrifennu un i did Cymharu Allbwn yr Heddlu (FOC0x). Ni fydd Gorfodi Cymharu Match yn gosod y Faner OCF0x nac yn ail-lwytho / clirio'r amserydd, ond bydd y pin OC0x yn cael ei ddiweddaru fel pe bai Cydweddiad Cyfatebol go iawn wedi digwydd (mae'r gosodiadau darnau COM0x [1: 0] yn diffinio a yw'r pin OC0x wedi'i osod, ei glirio. neu toggled).

Cymharwch Match Blocking gan TCNT0 Write

Bydd pob gweithrediad ysgrifennu CPU i'r Gofrestr TCNT0 yn rhwystro unrhyw Gymharu Cyfateb sy'n digwydd yng nghylch nesaf y cloc amserydd, hyd yn oed pan fydd yr amserydd yn cael ei stopio. Mae'r nodwedd hon yn caniatáu cychwyn OCR0x i'r un gwerth â TCNT0 heb sbarduno ymyrraeth pan fydd y cloc Amserydd / Cownter wedi'i alluogi.

Defnyddio'r Uned Cymharu Allbwn

Gan y bydd ysgrifennu TCNT0 mewn unrhyw ddull gweithredu yn rhwystro pob Cymharu Matches ar gyfer un cylch cloc amserydd, mae risgiau ynghlwm wrth newid TCNT0 wrth ddefnyddio'r Uned Cymharu Allbwn, yn annibynnol p'un a yw'r Amserydd / Cownter yn rhedeg ai peidio. Os yw'r gwerth a ysgrifennwyd i TCNT0 yn hafal i werth OCR0x, collir y Compare Match, gan arwain at gynhyrchu tonffurf anghywir. Yn yr un modd, peidiwch ag ysgrifennu gwerth TCNT0 sy'n hafal i BOTTOM pan fydd y cownter yn is-gyfrif.

Dylid sefydlu'r OC0x cyn gosod y Gofrestr Cyfeiriadau Data i'r pin porthladd ei hallbynnu. Y ffordd hawsaf o osod y gwerth OC0x yw defnyddio darnau strôb Cymharu Allbwn yr Heddlu (FOC0x) yn y modd Normal. Mae'r Cofrestrau OC0x yn cadw eu gwerthoedd hyd yn oed wrth newid rhwng dulliau Cynhyrchu Waveform.

Byddwch yn ymwybodol nad yw'r darnau COM0x [1: 0] yn cael eu clustogi'n ddwbl ynghyd â'r gwerth cymharu. Bydd newid y darnau COM0x [1: 0] yn dod i rym ar unwaith.

Cymharwch yr Uned Allbwn Cyfatebol

Mae gan y darnau Cymharu Allbwn (COM0x [1: 0]) ddwy swyddogaeth. Mae'r Generadur Waveform yn defnyddio'r darnau COM0x [1: 0] ar gyfer diffinio'r wladwriaeth Cymharu Allbwn (OC0x) yn y Gêm Gymharu nesaf. Hefyd, mae'r darnau COM0x [1: 0] yn rheoli ffynhonnell allbwn pin OC0x. Ffigur 11-6 yn dangos sgematig symlach o'r rhesymeg y mae gosodiad did COM0x [1: 0] yn effeithio arni. Dangosir y Cofrestrau I / O, darnau I / O, a phinnau I / O yn y ffigur mewn print trwm. Dim ond y rhannau o'r Cofrestrau Rheoli Porthladdoedd I / O cyffredinol (DDR a PORT) sy'n cael eu heffeithio gan y darnau COM0x [1: 0] sy'n cael eu dangos. Wrth gyfeirio at y wladwriaeth OC0x, mae'r cyfeiriad ar gyfer y Gofrestr OC0x fewnol, nid y pin OC0x. Os bydd system yn cael ei hailosod, caiff y Gofrestr OC0x ei hailosod i “0”.

Pan fydd OC0A / OC0B wedi'i gysylltu â'r pin I / O, mae swyddogaeth y darnau COM0A [1: 0] / COM0B [1: 0] yn dibynnu ar osodiad did WGM0 [2: 0]. Tabl 11-2 yn dangos ymarferoldeb did COM0x [1: 0] pan fydd y darnau WGM0 [2: 0] wedi'u gosod i fodd arferol neu CTC (heblaw PWM).

Tabl 11-2. Cymharu Modd Allbwn, Modd nad yw'n PWM

COM0A1 COM0B1	COM0A0 COM0B0	Disgrifiad
0	0	Gweithrediad porthladd arferol, OC0A / OC0B wedi'i ddatgysylltu.
0	1	Toglo OC0A / OC0B ar Cymharu Gêm
1	0	Clirio OC0A / OC0B ar Cymharu Gêm
1	1	Gosod OC0A / OC0B ar Cymharu Match

Tabl 11-3 yn dangos ymarferoldeb did COM0x [1: 0] pan fydd y darnau WGM0 [2: 0] wedi'u gosod i fodd PWM cyflym.

Tabl 11-3. Cymharu Modd Allbwn, Modd PWM Cyflym(1)

COM0A1 COM0B1	COM0A0 COM0B0	Disgrifiad
0	0	Gweithrediad porthladd arferol, OC0A / OC0B wedi'i ddatgysylltu.
0	1	Wedi'i gadw
1	0	Clirio OC0A / OC0B ar Compare Match, gosod OC0A / OC0B yn BOTTOM (modd nad yw'n wrthdroadol)
1	1	Gosod OC0A / OC0B ar Compare Match, clir OC0A / OC0B yn BOTTOM (modd gwrthdroadol)

Sylwer: Mae achos arbennig yn digwydd pan fydd OCR0A neu OCR0B yn hafal i TOP a COM0A1/COM0B1 wedi'i osod. Yn yr achos hwn, anwybyddir y cyfatebiaeth, ond gwneir y set neu'r clir yn BOTTOM. Gwel “Modd PWM Cyflym” ar dudalen 73 am fwy o fanylion.

Tabl 11-4 yn dangos ymarferoldeb did COM0x [1: 0] pan fydd y darnau WGM0 [2: 0] wedi'u gosod i gamu modd PWM yn raddol.

Tabl 11-4. Cymharu Modd Allbwn, Modd PWM Cywir Cyfnod(1)

COM0A1 COM0B1	COM0A0 COM0B0	Disgrifiad
0	0	Gweithrediad porthladd arferol, OC0A / OC0B wedi'i ddatgysylltu.
0	1	Wedi'i gadw
1	0	Clirio OC0A / OC0B ar Cymharu Cydweddu wrth uwch-gyfrif. Gosod OC0A / OC0B ar Cymharu Cydweddu wrth is-gyfrif.
1	1	Gosod OC0A / OC0B ar Compare Match wrth uwch-gyfrif. Clirio OC0A / OC0B ar Cymharu Cydweddu wrth is-gyfrif.

Sylwer: 1. Mae achos arbennig yn digwydd pan fydd OCR0A neu OCR0B yn hafal i TOP a COM0A1/COM0B1 wedi'i osod. Yn yr achos hwn, anwybyddir y Pare Match, ond gwneir y set neu'r clir yn TOP. Gwel “Modd PWM Cywir Cam” ar dudalen 74 am fwy o fanylion.

Darnau 3: 2 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn yn ddarnau neilltuedig yn yr ATtiny25 / 45/85 a byddant bob amser yn darllen fel sero.

Darnau 1: 0 - WGM0 [1: 0]: Modd Cynhyrchu Tonffurf

O'u cyfuno â'r did WGM02 a geir yng Nghofrestr TCCR0B, mae'r darnau hyn yn rheoli dilyniant cyfrif y cownter, y ffynhonnell ar gyfer gwerth cownter uchaf (TOP), a pha fath o gynhyrchu tonffurf i'w ddefnyddio, gweler Tabl 11-5. Y dulliau gweithredu a gefnogir gan yr uned Amserydd / Cownter yw: Modd arferol (cownter), Amserydd Clir ar y modd Cymharu Cydweddu (CTC), a dau fath o foddau Modiwleiddio Lled Pwls (PWM) (gweler “Dulliau Gweithredu” ar dudalen 71).

Tabl 11-5. Disgrifiad Did Modd Cynhyrchu Tonffurf

Modd	WGM 02	WGM 01	WGM 00	Dull Gweithredu Amserydd / Cownter	TOP	Diweddariad OCRx yn	Baner TOV Wedi'i gosod
0	0	0	0	Arferol	0xFF	Ar unwaith	MAX(1)
1	0	0	1	PWM, Cyfnod Cywir	0xFF	TOP	GWLAD(2)
2	0	1	0	CTC	OCRA	Ar unwaith	MAX(1)
3	0	1	1	PWM cyflym	0xFF	GWLAD(2)	MAX(1)
4	1	0	0	Wedi'i gadw	–	–	–
5	1	0	1	PWM, Cyfnod Cywir	OCRA	TOP	GWLAD(2)
6	1	1	0	Wedi'i gadw	–	–	–
7	1	1	1	PWM cyflym	OCRA	GWLAD(2)	TOP

Did 7 - FOC0A: Allbwn yr Heddlu Cymharwch A.

Dim ond pan fydd y darnau WGM yn nodi modd nad yw'n PWM y mae'r did FOC0A yn weithredol.

Fodd bynnag, er mwyn sicrhau cydnawsedd â dyfeisiau yn y dyfodol, rhaid gosod y darn hwn i ddim pan ysgrifennir TCCR0B wrth weithredu yn y modd PWM. Wrth ysgrifennu un rhesymegol i'r did FOC0A, mae Cymharu Cyfateb ar unwaith yn cael ei orfodi ar yr uned Cynhyrchu Waveform. Mae allbwn OC0A yn cael ei newid yn ôl ei osodiad darnau COM0A [1: 0]. Sylwch fod y did FOC0A yn cael ei weithredu fel strôb. Felly'r gwerth sy'n bresennol yn y darnau COM0A [1: 0] sy'n pennu effaith y gymhariaeth orfodol.

Ni fydd strôb FOC0A yn cynhyrchu unrhyw ymyrraeth, ac ni fydd yn clirio'r amserydd yn y modd CTC gan ddefnyddio OCR0A fel TOP. Mae'r darn FOC0A bob amser yn cael ei ddarllen fel sero.

Did 6 - FOC0B: Cymharu Allbwn yr Heddlu B.

Dim ond pan fydd y darnau WGM yn nodi modd nad yw'n PWM y mae'r did FOC0B yn weithredol.

Fodd bynnag, er mwyn sicrhau cydnawsedd â dyfeisiau yn y dyfodol, rhaid gosod y darn hwn i ddim pan ysgrifennir TCCR0B wrth weithredu yn y modd PWM. Wrth ysgrifennu un rhesymegol i'r did FOC0B, mae Cymharu Cyfateb ar unwaith yn cael ei orfodi ar yr uned Cynhyrchu Waveform. Mae allbwn OC0B yn cael ei newid yn ôl ei osodiad darnau COM0B [1: 0]. Sylwch fod y did FOC0B yn cael ei weithredu fel strôb. Felly'r gwerth sy'n bresennol yn y darnau COM0B [1: 0] sy'n pennu effaith y gymhariaeth orfodol.

Ni fydd strôb FOC0B yn cynhyrchu unrhyw ymyrraeth, ac ni fydd yn clirio'r amserydd yn y modd CTC gan ddefnyddio OCR0B fel TOP.

Mae'r darn FOC0B bob amser yn cael ei ddarllen fel sero.

Darnau 5: 4 - Res: Darnau a Gedwir yn Ôl

Mae'r darnau hyn yn ddarnau neilltuedig yn yr ATtiny25 / 45/85 a byddant bob amser yn darllen fel sero.

Did 3 - WGM02: Modd Cynhyrchu Waveform

Gweler y disgrifiad yn y “TCCR0A - Cofrestr A / Rheoli Gwrth-reoli A” ar dudalen 77.

Darnau 2: 0 - CS0 [2: 0]: Dewis Cloc

Mae'r tri darn Dewis Cloc yn dewis ffynhonnell y cloc i'w defnyddio gan yr Amserydd / Cownter.

Tabl 11-6. Cloc Dewiswch Ddisgrifiad Did

CS02	CS01	CS00	Disgrifiad
0	0	0	Dim ffynhonnell cloc (Stopiwyd yr Amserydd / Cownter)
0	0	1	clkI/O/(Dim presaling)
0	1	0	clkI/O/8 (O prescaler)
0	1	1	clkI/O/64 (O prescaler)
1	0	0	clkI/O/256 (O prescaler)
1	0	1	clkI/O/1024 (O prescaler)
1	1	0	Ffynhonnell cloc allanol ar pin T0. Cloc ar ymyl cwympo.
1	1	1	Ffynhonnell cloc allanol ar pin T0. Cloc ar ymyl codi.

Os defnyddir moddau pin allanol ar gyfer yr Amserydd / Cownter0, bydd trawsnewidiadau ar y pin T0 yn clocio'r cownter hyd yn oed os yw'r pin wedi'i ffurfweddu fel allbwn. Mae'r nodwedd hon yn caniatáu rheolaeth feddalwedd o'r cyfrif.

Cownter a Chymharu Unedau

Disgrifir gweithrediad cyffredinol yr Amserydd / Cownter1 yn y modd asyncronig a chrybwyllir y gweithrediad yn y modd synchro-nous dim ond os oes gwahaniaethau rhwng y ddau fodd hyn. Ffigur 12-2 yn dangos diagram bloc cofrestr cydamseru Amserydd / Cownter 1 ac oedi cydamseru rhwng cofrestrau. Sylwch na ddangosir yr holl fanylion casglu clociau yn y ffigur. Mae gwerthoedd y gofrestr Amserydd / Cownter1 yn mynd trwy'r cofrestrau cydamseru mewnol, sy'n achosi'r oedi cydamseru mewnbwn, cyn effeithio ar weithrediad y cownter. Gellir darllen y cofrestrau TCCR1, GTCCR, OCR1A, OCR1B, ac OCR1C yn ôl ar ôl ysgrifennu'r gofrestr. Mae'r gwerthoedd darllen yn ôl yn cael eu gohirio ar gyfer cofrestr a baneri Timer / Counter1 (TCNT1) (OCF1A, OCF1B, a TOV1), oherwydd y cydamseriad mewnbwn ac allbwn.

Mae'r Amserydd / Cownter1 yn cynnwys cydraniad uchel a defnydd cywirdeb uchel gyda'r cyfleoedd rhagdybio is. Gall hefyd gefnogi dau Fodwleiddiwr Lled Pwls 8-cyflymder cywir, cyflym, gan ddefnyddio cyflymderau cloc hyd at 64 MHz (neu 32 MHz yn y Modd Cyflymder Isel). Yn y modd hwn, mae Timer / Counter1 a'r cofrestrau cymharu allbwn yn gwasanaethu fel PWMs deuol annibynnol gydag allbynnau nad ydynt yn gwrthdroi ac yn gwrthdroi. Cyfeirio at tudalen 86 am ddisgrifiad manwl o'r swyddogaeth hon. Yn yr un modd, mae'r cyfleoedd rhagdybio uchel yn gwneud yr uned hon yn ddefnyddiol ar gyfer swyddogaethau cyflymder is neu union swyddogaethau amseru gyda chamau gweithredu anaml.

Ffigur 12-2. Amserydd/Cyfrif 1 Diagram Bloc Cofrestru Cydamseru.

Mae Timer / Counter1 a'r prescaler yn caniatáu rhedeg y CPU o unrhyw ffynhonnell cloc tra bod y prescaler yn gweithredu ar y cloc PCK cyflym 64 MHz (neu 32 MHz yn y Modd Cyflymder Isel) yn y modd asyncronig.

Sylwch fod yn rhaid i amledd cloc y system fod yn is nag un rhan o dair o'r amledd PCK. Mae angen o leiaf ddwy ymyl y PCK ar fecanwaith cydamseru'r Amserydd / Cownter asyncronig1 pan fydd cloc y system yn uchel. Os yw amlder cloc y system yn rhy uchel, mae'n risg y collir gwerthoedd data neu reolaeth.

Y canlynol Ffigur 12-3 yn dangos y diagram bloc ar gyfer Amserydd / Cownter1.

Tabl 12-1. Cymharwch Dethol Modd yn y Modd PWM

COM1x1	COM1x0	Effaith ar Allbwn Cymharu Pinnau
0	0	OC1x heb ei gysylltu. OC1x heb ei gysylltu.
0	1	OC1x wedi'i glirio wrth gymharu cyfatebiaeth. Gosod whenTCNT1 = $ 00. OC1x wedi'i osod ar gymharu cyfatebiaeth. Wedi'i glirio pan TCNT1 = $ 00.
1	0	OC1x wedi'i glirio wrth gymharu cyfatebiaeth. Wedi'i osod pan TCNT1 = $ 00. OC1x heb ei gysylltu.
1	1	OC1x Gosod ar gymharu cyfatebiaeth. Wedi'i glirio pan TCNT1 = $ 00. OC1x heb ei gysylltu.

Nodweddion ADC

Tabl 21-8. Nodweddion ADC, Sianeli Un Terfyn. TA = -40°C i +85°C

Symbol	Paramedr	Cyflwr	Minnau	Teip	Max	Unedau
	Datrysiad				10	Darnau
	Cywirdeb llwyr (Gan gynnwys gwallau INL, DNL, a Meintioli, Ennill a Gwrthbwyso)	VREF = 4V, VCC = 4V, Cloc ADC = 200 kHz		2		LSB
		VREF = 4V, VCC = 4V, Cloc ADC = 1 MHz		3		LSB
		VREF = 4V, VCC = 4V, Cloc ADC = 200 kHz Modd Lleihau Sŵn		1.5		LSB
		VREF = 4V, VCC = 4V, Cloc ADC = 1 MHz Modd Lleihau Sŵn		2.5		LSB
	Anghlinoledd Integredig (INL) (Cywirdeb ar ôl gwrthbwyso ac ennill graddnodi)	VREF = 4V, VCC = 4V, Cloc ADC = 200 kHz		1		LSB
	Anlinoledd gwahaniaethol (DNL)	VREF = 4V, VCC = 4V, Cloc ADC = 200 kHz		0.5		LSB
	Gwall Ennill	VREF = 4V, VCC = 4V, Cloc ADC = 200 kHz		2.5		LSB
	Gwall Gwrthbwyso	VREF = 4V, VCC = 4V, Cloc ADC = 200 kHz		1.5		LSB
	Amser Trosi	Trosi Rhedeg Am Ddim	14		280	µs
	Amledd y Cloc		50		1000	kHz
VIN	Mewnbwn Voltage		GND		VREF	V
	Lled Band Mewnbwn			38.4		kHz
AREF	Cyfeirnod Allanol Cyftage		2.0		VCC	V
VINT	Cyfrol Mewnoltage Cyfeirnod		1.0	1.1	1.2	V
VINT	Cyfeirnod Mewnol 2.56V (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF				32		kΩ
GLAW	Gwrthiant Mewnbwn Analog			100		MΩ
	Allbwn ADC		0		1023	LSB

Nodyn: 1. Canllawiau yn unig yw gwerthoedd.

Tabl 21-9. Nodweddion ADC, Sianeli Gwahaniaethol (Modd Unipolar). TA = -40°C i +85°C

Symbol	Paramedr	Cyflwr	Minnau	Teip	Max	Unedau
	Datrysiad	Ennill = 1x			10	Darnau
	Datrysiad	Ennill = 20x			10	Darnau
	Cywirdeb llwyr (Gan gynnwys INL, DNL, a Gwallau Meintioli, Ennill a Gwrthbwyso)	Ennill = 1x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		10.0		LSB
		Ennill = 20x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		20.0		LSB
	Anghysondeb Integredig (INL) (Cywirdeb ar ôl Graddnodi Gwrthbwyso ac Ennill)	Ennill = 1x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		4.0		LSB
		Ennill = 20x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		10.0		LSB
	Gwall Ennill	Ennill = 1x		10.0		LSB
	Gwall Ennill	Ennill = 20x		15.0		LSB
	Gwall Gwrthbwyso	Ennill = 1x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		3.0		LSB
	Gwall Gwrthbwyso	Ennill = 20x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		4.0		LSB
	Amser Trosi	Trosi Rhedeg Am Ddim	70		280	µs
	Amledd y Cloc		50		200	kHz
VIN	Mewnbwn Voltage		GND		VCC	V
VDIFF	Mewnbwn Gwahaniaethol Voltage				VREF/Ennill	V
	Lled Band Mewnbwn			4		kHz
AREF	Cyfeirnod Allanol Cyftage		2.0		VCC – 1.0	V
VINT	Cyfrol Mewnoltage Cyfeirnod		1.0	1.1	1.2	V
VINT	Cyfeirnod Mewnol 2.56V (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF	Gwrthiant Mewnbwn Cyfeirio			32		kΩ
GLAW	Gwrthiant Mewnbwn Analog			100		MΩ
	Allbwn Trosi ADC		0		1023	LSB

Nodyn: Canllawiau yn unig yw gwerthoedd.

Tabl 21-10. Nodweddion ADC, Sianeli Gwahaniaethol (Modd Deubegwn). TA = -40°C i +85°C

Symbol	Paramedr	Cyflwr	Minnau	Teip	Max	Unedau
	Datrysiad	Ennill = 1x			10	Darnau
	Datrysiad	Ennill = 20x			10	Darnau
	Cywirdeb llwyr (Gan gynnwys INL, DNL, a Gwallau Meintioli, Ennill a Gwrthbwyso)	Ennill = 1x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		8.0		LSB
		Ennill = 20x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		8.0		LSB
	Anghysondeb Integredig (INL) (Cywirdeb ar ôl Graddnodi Gwrthbwyso ac Ennill)	Ennill = 1x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		4.0		LSB
		Ennill = 20x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		5.0		LSB
	Gwall Ennill	Ennill = 1x		4.0		LSB
	Gwall Ennill	Ennill = 20x		5.0		LSB
	Gwall Gwrthbwyso	Ennill = 1x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		3.0		LSB
	Gwall Gwrthbwyso	Ennill = 20x VREF = 4V, VCC = 5V Cloc ADC = 50 - 200 kHz		4.0		LSB
	Amser Trosi	Trosi Rhedeg Am Ddim	70		280	µs
	Amledd y Cloc		50		200	kHz
VIN	Mewnbwn Voltage		GND		VCC	V
VDIFF	Mewnbwn Gwahaniaethol Voltage				VREF/Ennill	V
	Lled Band Mewnbwn			4		kHz
AREF	Cyfeirnod Allanol Cyftage		2.0		VCC – 1.0	V
VINT	Cyfrol Mewnoltage Cyfeirnod		1.0	1.1	1.2	V
VINT	Cyfeirnod Mewnol 2.56V (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF	Gwrthiant Mewnbwn Cyfeirio			32		kΩ
GLAW	Gwrthiant Mewnbwn Analog			100		MΩ
	Allbwn Trosi ADC		-512		511	LSB

Crynodeb Set Cyfarwyddiadau

cofyddiaeth	Operands	Disgrifiad	Gweithrediad	Baneri	#Clociau
CYFARWYDDIADAU ARITHMETIG A LOGIG
YCHWANEGU	Rd, Rr	Ychwanegwch ddwy Gofrestr	Rd ← Rd + Rr	Z, C, N, V, H.	1
ADC	Rd, Rr	Ychwanegwch gyda Carry dwy Gofrestr	Rd ← Rd + Rr + C	Z, C, N, V, H.	1
ADIW	Rdl, K.	Ychwanegu Ar Unwaith at Word	Rdh:Rdl ← Rdh:Rdl + K	Z, C, N, V, S.	2
IS	Rd, Rr	Tynnwch ddwy Gofrestr	Rd ← Rd – Rr	Z, C, N, V, H.	1
WENT UP	Rd, K.	Tynnu Cyson o'r Gofrestr	Ffordd ← Rd – K	Z, C, N, V, H.	1
SBC	Rd, Rr	Tynnwch gyda Cario dwy Gofrestr	Rd ← Rd – Rr – C	Z, C, N, V, H.	1
SBCI	Rd, K.	Tynnwch gyda Carry Constant o Reg.	Ffordd ← Rd – K – C	Z, C, N, V, H.	1
SBIW	Rdl, K.	Tynnwch ar unwaith o'r Gair	Rdh:Rdl ← Rdh:Rdl – K	Z, C, N, V, S.	2
AC	Rd, Rr	Cofrestrau Rhesymegol A	Rd ← Rd ∙ Rr	Z, N, V.	1
ANDI	Rd, K.	Rhesymegol A Chofrestru a Chyson	Ffordd ← Rd ∙ K	Z, N, V.	1
OR	Rd, Rr	Cofrestrau Rhesymegol NEU	Rd ← Rd v Rr	Z, N, V.	1
ORI	Rd, K.	Rhesymegol NEU Cofrestru a Chyson	Rd ← Rd v K	Z, N, V.	1
EOR	Rd, Rr	Cofrestrau NEU unigryw	Rd ← Rd ⊕ Rr	Z, N, V.	1
COM	Rd	Ategol Un	Rd ← 0xFF − Rd	Z, C, N, V.	1
NEG	Rd	Cyflenwad Dau	Rd ← 0x00 − Rd	Z, C, N, V, H.	1
SBR	Rd, K.	Gosod Did (au) yn y Gofrestr	Rd ← Rd v K	Z, N, V.	1
CBR	Rd, K.	Did (au) Clir yn y Gofrestr	Rd ← Rd ∙ (0xFF – K)	Z, N, V.	1
INC	Rd	Cynydd	Rd ← Ffordd + 1	Z, N, V.	1
Rhag	Rd	Gostyngiad	Ffordd ← Ffordd − 1	Z, N, V.	1
TST	Rd	Prawf am Sero neu Minws	Rd ← Rd ∙ Rd	Z, N, V.	1
CLR	Rd	Cofrestr Glir	Rd ← Rd ⊕ Rd	Z, N, V.	1
SER	Rd	Cofrestr Set	Rd ← 0xFF	Dim	1
CYFARWYDDIADAU CANGEN
RJMP	k	Neidio Cymharol	PC ← PC + k + 1	Dim	2
IJMP		Neidio Anuniongyrchol i (Z)	PC ← Z	Dim	2
RCALL	k	Galwad Subroutine Cymharol	PC ← PC + k + 1	Dim	3
ICALL		Galwad Anuniongyrchol i (Z)	PC ← Z	Dim	3
RET		Dychweliad Subroutine	PC ← STACK	Dim	4
RETI		Dychweliad Torri ar draws	PC ← STACK	I	4
CPSE	Rd, Rr	Cymharwch, Hepgor os Cyfartal	os (Rd = Rr) PC ← PC + 2 neu 3	Dim	1/2/3
CP	Rd, Rr	Cymharer	Rd - Rr	Z, N, V, C, H.	1
CPC	Rd, Rr	Cymharwch â Carry	Rd − Rr - C	Z, N, V, C, H.	1
CPI	Rd, K.	Cymharwch y Gofrestr ag Ar Unwaith	Rd - K	Z, N, V, C, H.	1
SBRC	Rr, b	Neidio os Cliriwyd Bit yn y Gofrestr	os (Rr(b)=0) PC ← PC + 2 neu 3	Dim	1/2/3
SBRS	Rr, b	Neidio os yw Bit in Register wedi'i Osod	os (Rr(b)=1) PC ← PC + 2 neu 3	Dim	1/2/3
SBIC	P, b	Neidio os Clirio Bit in I / O Register Clirio	os (P(b)=0) PC ← PC + 2 neu 3	Dim	1/2/3
SBIS	P, b	Neidio os yw Cofrestr Bit in I / O wedi'i Gosod	os (P(b)=1) PC ← PC + 2 neu 3	Dim	1/2/3
BRBS	s, k	Cangen os Gosod Baner Statws	os (SREG(s) = 1) yna PC←PC+k + 1	Dim	1/2
BRBC	s, k	Cangen os Cliriwyd y Faner Statws	os (SREG(s) = 0) yna PC←PC+k + 1	Dim	1/2
BREQ	k	Cangen os Cydradd	os (Z = 1) yna PC ← PC + k + 1	Dim	1/2
BRNE	k	Cangen os Ddim yn Gyfartal	os (Z = 0) yna PC ← PC + k + 1	Dim	1/2
BRCS	k	Cangen os Cario Set	os (C = 1) yna PC ← PC + k + 1	Dim	1/2
BRCC	k	Cangen os Cario Clirio	os (C = 0) yna PC ← PC + k + 1	Dim	1/2
BRSH	k	Cangen os Yr un peth neu'n uwch	os (C = 0) yna PC ← PC + k + 1	Dim	1/2
BRLO	k	Cangen os Is	os (C = 1) yna PC ← PC + k + 1	Dim	1/2
BRMI	k	Cangen os Minus	os (N = 1) yna PC ← PC + k + 1	Dim	1/2
BRPL	k	Cangen os Plws	os (N = 0) yna PC ← PC + k + 1	Dim	1/2
BRGE	k	Cangen os yw'n fwy neu'n gyfartal, wedi'i llofnodi	os (N ⊕ V = 0) yna PC ← PC + k + 1	Dim	1/2
BRLT	k	Cangen os Llai na Sero, Llofnod	os (N ⊕ V = 1) yna PC ← PC + k + 1	Dim	1/2
BRHS	k	Cangen os Gosod Baner Hanner Cario	os (H = 1) yna PC ← PC + k + 1	Dim	1/2
BRHC	k	Cangen os Cliriwyd y Faner Hanner Cario	os (H = 0) yna PC ← PC + k + 1	Dim	1/2
BRTS	k	Cangen os T Baner Set	os (T = 1) yna PC ← PC + k + 1	Dim	1/2
BRTC	k	Cangen os Cliriwyd y Faner T.	os (T = 0) yna PC ← PC + k + 1	Dim	1/2
BRVS	k	Cangen os yw'r Faner Gorlif wedi'i Gosod	os (V = 1) yna PC ← PC + k + 1	Dim	1/2
BRVC	k	Cangen os yw'r Faner Gorlif yn cael ei chlirio	os (V = 0) yna PC ← PC + k + 1	Dim	1/2
BRIF	k	Cangen os yw Torri ar draws Galluogi	os (I = 1) yna PC ← PC + k + 1	Dim	1/2
BRID	k	Cangen os Torri ar draws Anabl	os (I = 0) yna PC ← PC + k + 1	Dim	1/2
CYFARWYDDIADAU BIT A PHRAWF BIT
SBI	P, b	Gosod Bit yn y Gofrestr I / O.	I/O(P,b) ← 1	Dim	2
CBI	P, b	Did clir yn y Gofrestr I / O.	I/O(P,b) ← 0	Dim	2
LSL	Rd	Shift Rhesymegol i'r Chwith	Rd(n+1) ← Rd(n), Rd(0) ← 0	Z, C, N, V.	1
LSR	Rd	Newid Rhesymegol i'r Dde	Rd(n) ← Rd(n+1), Rd(7) ← 0	Z, C, N, V.	1
Rol	Rd	Cylchdroi i'r chwith trwy gario	Rd(0)←C,Rd(n+1)← Rd(n),C←Rd(7)	Z, C, N, V.	1
ROR	Rd	Cylchdroi i'r dde trwy gario	Rd(7)←C,Rd(n)← Rd(n+1),C←Rd(0)	Z, C, N, V.	1
ASR	Rd	Newid Rhifyddeg i'r Dde	Rd(n) ← Rd(n+1), n=0..6	Z, C, N, V.	1

cofyddiaeth	Operands	Disgrifiad	Gweithrediad	Baneri	#Clociau
SWAP	Rd	Cyfnewid Nibbles	Rd(3..0)←Rd(7..4),Rd(7..4)←Rd(3..0)	Dim	1
BSET	s	Set Baner	SEG(s) ← 1	SREG (au)	1
BCLR	s	Baner yn Glir	SEG(s) ← 0	SREG (au)	1
BST	Rr, b	Storfa Bit o'r Gofrestr i T.	T ← Rr(b)	T	1
BLD	Rd, b	Llwyth did o T i'r Gofrestr	Rd(b) ← T	Dim	1
SEC		Set Cario	C ← 1	C	1
CLC		Cario Clir	C ← 0	C	1
AAA		Gosod Baner Negyddol	N ← 1	N	1
CLN		Baner Negyddol Clir	N ← 0	N	1
SEZ		Gosod Baner Sero	Z ← 1	Z	1
CLZ		Baner Dim Clir	Z ← 0	Z	1
SEI		Galluogi Ymyriad Byd-eang	Dwi ← 1	I	1
CLI		Analluogi Torri ar draws Byd-eang	Dwi ← 0	I	1
SES		Baner Prawf wedi'i Llofnodi	S ← 1	S	1
CLS		Baner Prawf Llofnod Clir	S ← 0	S	1
SEV		Gorlif Cyflenwad Twos Gosod.	V ← 1	V	1
CLV		Gorlif Cyflenwad Clir Twos	V ← 0	V	1
GOSOD		Gosod T yn SREG	T ← 1	T	1
CLT		T clir yn SREG	T ← 0	T	1
SEH		Gosod Baner Hanner Cario yn SREG	H ← 1	H	1
CLH		Baner Hanner Cario Clir yn SREG	H ← 0	H	1
CYFARWYDDIADAU TROSGLWYDDO DATA
MOV	Rd, Rr	Symud Rhwng Cofrestrau	Rd ← Rr	Dim	1
MOVW	Rd, Rr	Copi Gair Cofrestr	Rd+1:Rd ← Rr+1:Rr	Dim	1
LDI	Rd, K.	Llwyth ar Unwaith	Ffordd ← K	Dim	1
LD	Rd, X.	Llwyth Anuniongyrchol	Rd ← (X)	Dim	2
LD	Rd, X +	Llwyth Anuniongyrchol ac Ôl-Inc.	Rd ←(X), X ← X+1	Dim	2
LD	Rd, - X.	Llwyth Anuniongyrchol a Chyn-Rhag.	X ← X – 1, Rd ← (X)	Dim	2
LD	Rd, Y.	Llwyth Anuniongyrchol	Rd ← (Y)	Dim	2
LD	Rd, Y +	Llwyth Anuniongyrchol ac Ôl-Inc.	Rd ← (Y), Y ← Y + 1	Dim	2
LD	Rd, - Y.	Llwyth Anuniongyrchol a Chyn-Rhag.	Y ← Y – 1, Rd ← (Y)	Dim	2
LDD	Rd, Y + q	Llwyth Anuniongyrchol gyda Dadleoli	Rd ← (Y + q)	Dim	2
LD	Rd, Z.	Llwyth Anuniongyrchol	Rd ← (Z)	Dim	2
LD	Rd, Z +	Llwyth Anuniongyrchol ac Ôl-Inc.	Rd ← (Z), Z ← Z+1	Dim	2
LD	Rd, -Z	Llwyth Anuniongyrchol a Chyn-Rhag.	Z ← Z – 1, Rd ← (Z)	Dim	2
LDD	Rd, Z + q	Llwyth Anuniongyrchol gyda Dadleoli	Rd ← (Z + q)	Dim	2
LDS	Rd, k	Llwyth yn Uniongyrchol o SRAM	Rd ← (k)	Dim	2
ST	X, Rr	Storio Anuniongyrchol	(X) ← Rr	Dim	2
ST	X +, Rr	Storio Anuniongyrchol ac Ôl-Inc.	(X) ← Rr, X ← X + 1	Dim	2
ST	- X, Rr	Storio Anuniongyrchol a Chyn-Rhag.	X ← X – 1, (X) ← Rr	Dim	2
ST	Y, Rr	Storio Anuniongyrchol	(Y) ← Rr	Dim	2
ST	Y +, Rr	Storio Anuniongyrchol ac Ôl-Inc.	(Y) ← Rr, Y ← Y + 1	Dim	2
ST	- Y, Rr	Storio Anuniongyrchol a Chyn-Rhag.	Y ← Y – 1, (Y) ← Rr	Dim	2
STD	Y + q, Rr	Storio Anuniongyrchol gyda Dadleoli	(Y + q) ← Rr	Dim	2
ST	Z, Rr	Storio Anuniongyrchol	(Z) ← Rr	Dim	2
ST	Z +, Rr	Storio Anuniongyrchol ac Ôl-Inc.	(Z) ← Rr, Z ← Z + 1	Dim	2
ST	-Z, Rr	Storio Anuniongyrchol a Chyn-Rhag.	Z ← Z – 1, (Z) ← Rr	Dim	2
STD	Z + q, Rr	Storio Anuniongyrchol gyda Dadleoli	(Z + q) ← Rr	Dim	2
STS	k, Rr	Storiwch yn uniongyrchol i SRAM	(k) ← Rr	Dim	2
LPM		Cof Rhaglen Llwyth	R0 ← (Z)	Dim	3
LPM	Rd, Z.	Cof Rhaglen Llwyth	Rd ← (Z)	Dim	3
LPM	Rd, Z +	Cof Rhaglen Llwyth ac Ôl-Inc	Rd ← (Z), Z ← Z+1	Dim	3
SPM		Cof Rhaglen Storio	(z) ← R1:R0	Dim
IN	Rd, P.	Yn Port	Ffordd ← P	Dim	1
ALLAN	P,Rr	Allan Port	P ← Rr	Dim	1
GWTHIO	Rr	Gwthio Cofrestr ar Stac	STACK ← Rr	Dim	2
POP	Rd	Cofrestr Bop o Stack	Rd ← STACK	Dim	2
CYFARWYDDIADAU RHEOLI MCU
NOP		Dim Gweithrediad		Dim	1
CYSGU		Cwsg	(gweler descr penodol ar gyfer swyddogaeth Cwsg)	Dim	1
WDR		Ailosod Corff Gwarchod	(gweler disgrifiad penodol ar gyfer WDR / Amserydd)	Dim	1
TORRI		Egwyl

Cyflymder (MHz) (1)	Cyflenwad CyftagE (v)	Amrediad Tymheredd	Pecyn (2)	Cod Archebu (3)
10	1.8 – 5.5	Diwydiannol (-40 ° C i + 85 ° C) (4)	8P3	ATtiny45V-10PU
			8S2	ATtiny45V-10SU ATtiny45V-10SUR ATtiny45V-10SH ATtiny45V-10SHR
			8X	ATtiny45V-10XU ATtiny45V-10XUR
			20M1	ATtiny45V-10MU ATtiny45V-10MUR
20	2.7 – 5.5	Diwydiannol (-40 ° C i + 85 ° C) (4)	8P3	ATtiny45-20PU
			8S2	ATtiny45-20SU ATtiny45-20SUR ATtiny45-20SH ATtiny45-20SHR
			8X	ATtiny45-20XU ATtiny45-20XUR
			20M1	ATtiny45-20MU ATtiny45-20MUR

Nodiadau: 1. Ar gyfer cyflymder vs cyflenwad cyftage, gweler yr adran 21.3 “Cyflymder” ar dudalen 163.

Mae'r holl becynnau yn rhydd o Pb, yn rhydd o halid ac yn gwbl wyrdd ac maent yn cydymffurfio â'r gyfarwyddeb Ewropeaidd ar gyfer Cyfyngu Sylweddau Peryglus (RoHS).

Dangosyddion cod

H: Gorffeniad arweiniol NiPdAu

U: tun matte

R: tâp a rîl

Gellir cyflenwi'r dyfeisiau hyn hefyd ar ffurf wafer. Cysylltwch â'ch swyddfa werthu Atmel leol i gael gwybodaeth archebu fanwl a'r meintiau lleiaf.

Erratum

Gwall ATtiny25

Mae'r llythyr adolygu yn yr adran hon yn cyfeirio at adolygu'r ddyfais ATtiny25.

Parch D - F.

Dim errata hysbys.

Parch B - C.

Efallai y bydd darllen EEPROM yn methu ar gyflenwad isel cyftagamledd e / cloc isel

Ceisio darllen EEPROM ar amleddau cloc isel a / neu gyfaint cyflenwad iseltagd gall arwain at ddata annilys.

Trwsio Problemau / Workaround

Peidiwch â defnyddio'r EEPROM pan fo amledd y cloc yn is na 1MHz a chyflenwad cyftage yn is na 2V. Os na ellir codi amledd gweithredu uwchlaw 1MHz yna cyflenwch gyftagdylai fod yn fwy na 2V. Yn yr un modd, os yw cyflenwad cyftagni ellir ei godi uwchlaw 2V yna dylai'r amledd gweithredu fod yn fwy nag 1MHz.

Gwyddys bod y nodwedd hon yn ddibynnol ar dymheredd ond nid yw wedi'i nodweddu. Rhoddir canllawiau ar gyfer tymheredd yr ystafell yn unig.

Parch A.

Nid samparwain.

Gwall ATtiny45

Mae'r llythyr adolygu yn yr adran hon yn cyfeirio at adolygu'r ddyfais ATtiny45.

Parch F - G.

Dim errata hysbys

Parch D - E.

Efallai y bydd darllen EEPROM yn methu ar gyflenwad isel cyftagamledd e / cloc isel

Ceisio darllen EEPROM ar amleddau cloc isel a / neu gyfaint cyflenwad iseltagd gall arwain at ddata annilys.

Trwsio Problemau / Workaround

Gwyddys bod y nodwedd hon yn ddibynnol ar dymheredd ond nid yw wedi'i nodweddu. Rhoddir canllawiau ar gyfer tymheredd yr ystafell yn unig.

Parch B - C.

PLL ddim yn cloi

Nid yw EEPROM a ddarllenir o'r cod cais yn gweithio yn Lock Bit Mode 3

Efallai y bydd darllen EEPROM yn methu ar gyflenwad isel cyftagamledd e / cloc isel

Cownter Amserydd 1 Nid yw cynhyrchu allbwn PWM ar OC1B-XOC1B yn gweithio'n gywir

PLL ddim yn cloi

Pan fydd ar amleddau is na 6.0 MHz, ni fydd y PLL yn cloi

Trwsio problemau / Workaround

Wrth ddefnyddio'r PLL, rhedeg ar 6.0 MHz neu'n uwch.

Nid yw EEPROM a ddarllenir o'r cod cais yn gweithio yn Lock Bit Mode 3

Pan fydd y Memory Lock Bits LB2 a LB1 wedi'u rhaglennu i fodd 3, nid yw EEPROM read yn gweithio o'r cod cais.

Trwsio Problemau / Gweithio o gwmpas

Peidiwch â gosod Modd Amddiffyn Lock Bit 3 pan fydd angen i'r cod cais ddarllen o EEPROM.

Efallai y bydd darllen EEPROM yn methu ar gyflenwad isel cyftagamledd e / cloc isel

Ceisio darllen EEPROM ar amleddau cloc isel a / neu gyfaint cyflenwad iseltagd gall arwain at ddata annilys.

Trwsio Problemau / Workaround

Gwyddys bod y nodwedd hon yn ddibynnol ar dymheredd ond nid yw wedi'i nodweddu. Rhoddir canllawiau ar gyfer tymheredd yr ystafell yn unig.

Cownter Amserydd 1 Nid yw cynhyrchu allbwn PWM ar OC1B - XOC1B yn gweithio'n gywir

Amserydd Counter1 Nid yw allbwn PWM OC1B-XOC1B yn gweithio'n gywir. Dim ond yn yr achos pan fo'r darnau rheoli, COM1B1 a COM1B0 yn yr un modd â COM1A1 a COM1A0, yn y drefn honno, mae'r gwrthbwyso OC1B-XOC1B yn gweithio'n gywir.

Trwsio Problemau / Gweithio o gwmpas

Yr unig gylch gwaith yw defnyddio'r un gosodiad rheoli ar ddarnau rheoli COM1A [1: 0] a COM1B [1: 0], gweler tabl 14-4 yn y daflen ddata. Mae'r broblem wedi'i datrys ar gyfer Tiny45 rev D.

Parch A.

Rhy bwer uchel i lawr y defnydd o bŵer

Mae DebugWIRE yn colli cyfathrebu wrth gamu i mewn i ymyrraeth sengl

PLL ddim yn cloi

Nid yw EEPROM a ddarllenir o'r cod cais yn gweithio yn Lock Bit Mode 3

Efallai y bydd darllen EEPROM yn methu ar gyflenwad isel cyftagamledd e / cloc isel

Rhy bwer uchel i lawr y defnydd o bŵer

Bydd tair sefyllfa yn arwain at ddefnydd pŵer rhy uchel i lawr. Mae rhain yn:

Dewisir cloc allanol yn ôl ffiwsiau, ond mae'r PORT I / O yn dal i gael ei alluogi fel allbwn.

Darllenir yr EEPROM cyn rhoi pŵer i lawr.

Mae VCC yn 4.5 folt neu'n uwch.

Ymwadiad: Darperir y wybodaeth yn y ddogfen hon mewn cysylltiad â chynhyrchion Atmel. Nid yw'r ddogfen hon, neu mewn cysylltiad â gwerthu cynhyrchion Atmel, yn rhoi unrhyw drwydded, yn benodol neu'n oblygedig, trwy estopel neu fel arall, i unrhyw hawl eiddo deallusol. AC EITHRIO FEL A NODIR YN Y TELERAU AC AMODAU GWERTHIANT ATMEL A LEOLIR AR YR ATMEL WEBSAFLE, NID YW ATMEL YN DYCHMYGU UNRHYW ATEBOLRWYDD O BLAID AC YN GWRTHOD UNRHYW WARANT MYNEGOL, GOBLYGEDIG NEU STATUDOL SY'N GYSYLLTIEDIG Â'I GYNHYRCHION GAN GYNNWYS, OND NID YN GYFYNGEDIG I'R GWARANT O OLYGEDIG O FEL RHYFEDD, CYFIAWNDER AR GYFER PENTREFI, ADDAS. NI FYDD ATMEL YN ATEBOL AM UNRHYW DDIFROD UNIONGYRCHOL, ANUNIONGYRCHOL, GANLYNIADOL, COSBUS, ARBENNIG NEU AMGYLCHEDDOL (GAN GYNNWYS, HEB GYFYNGIAD, IAWNDAL COLLI AC ELW, Amhariad BUSNES, NEU GOLLI GWYBODAETH O RAN DEFNYDD O RAN DEFNYDD O GAEL EI DDEFNYDDIO) Y DDOGFEN HON, HYD YN OED OS YW ATMEL WEDI EI HYSBYSIAD O BOSIBL DIFRODAU O'R FATH.

Nid yw Atmel yn gwneud unrhyw sylwadau na gwarantau mewn perthynas â chywirdeb na chyflawnrwydd cynnwys y ddogfen hon ac mae'n cadw'r hawl i wneud newidiadau i fanylebau a disgrifiadau cynhyrchion ar unrhyw adeg heb rybudd. Nid yw Atmel yn gwneud unrhyw ymrwymiad i ddiweddaru'r wybodaeth a gynhwysir yma. Oni bai y darperir yn benodol fel arall, nid yw cynhyrchion Atmel yn addas ar gyfer cymwysiadau modurol, ac ni chânt eu defnyddio mewn cymwysiadau modurol. Nid yw cynhyrchion Atmel wedi'u bwriadu, eu hawdurdodi na'u gwarantu i'w defnyddio fel cydrannau mewn cymwysiadau a fwriedir i gynnal neu gynnal bywyd.

Cyfeiriadau

Llawlyfr Defnyddiwr

Microreolydd AVR 8-did Atmel gyda Flash Rhaglenadwy Mewn System Beit 2/4/8K

Nodweddion

Drosoddview

Cadw Data

Rhagymadrodd

Cofrestr Pwrpas Cyffredinol File

Pwynt Stack

Amseriad Cyflawni Cyfarwyddiadau

Ailosod a Thrin Ymyrraeth

Amser Ymateb Torri ar draws

Atal Llygredd EEPROM

Dewisiadau Cloc a Cloc System

Oscillator mewnol 128 kHz

Ffynhonnell Cloc Rhagosodedig

Disgrifiad o'r Gofrestr

Cyfyngiadau

Disgrifiad o'r Gofrestr

Rheoli ac Ailosod System

Canfod Brown-out

Torri ar draws

I/O Porthladdoedd

Swyddogaethau Porthladd Amgen

Ffynonellau Amserydd / Cownter a Ffocysau

Cownter a Chymharu Unedau

Dangosyddion cod

Trwsio Problemau / Workaround

Cyfeiriadau

Gadael sylw

Canslo ateb