8/2 / 4K બાઇટ્સ ઇન-સિસ્ટમ પ્રોગ્રામેબલ ફ્લેશ વપરાશકર્તા મેન્યુઅલ સાથે એટમલ 8-બીટ AVR માઇક્રોકન્ટ્રોલર

સ્પીડ ગ્રેડ
- એટીની 25 વી / 45 વી / 85 વી: 0 - 4 મેગાહર્ટઝ @ 1.8 - 5.5 વી, 0 - 10 મેગાહર્ટઝ @ 2.7 - 5.5 વી
- એટીની 25/45/85: 0 - 10 મેગાહર્ટઝ @ 2.7 - 5.5 વી, 0 - 20 મેગાહર્ટઝ @ 4.5 - 5.5 વી

Industrialદ્યોગિક તાપમાન રેંજ

ઓછી પાવર વપરાશ

સક્રિય મોડ:

1 મેગાહર્ટઝ, 1.8 વી: 300 .A

પાવર-ડાઉન મોડ:

પિન રૂપરેખાંકનો

પીનઆઉટ એટીની 25/45/85

વર્ણનો પિન કરો

VCC: સપ્લાય વોલ્યુમtage.
GND: જમીન.
પોર્ટ B (PB5:PB0): પોર્ટ B એ આંતરિક પુલ-અપ રેઝિસ્ટર (દરેક બીટ માટે પસંદ કરેલ) સાથેનું 6-બીટ દ્વિ-દિશાત્મક I/O પોર્ટ છે. પોર્ટ B આઉટપુટ બફર્સમાં ઉચ્ચ સિંક અને સ્ત્રોત ક્ષમતા બંને સાથે સપ્રમાણતાવાળી ડ્રાઇવ લાક્ષણિકતાઓ છે. ઇનપુટ્સ તરીકે, જો પુલ-અપ રેઝિસ્ટરને સક્રિય કરવામાં આવે તો પોર્ટ B પિન જે બહારથી નીચા ખેંચાય છે તે વર્તમાનનો સ્ત્રોત કરશે. જ્યારે ઘડિયાળ ચાલુ ન હોય તો પણ પોર્ટ B પિન જ્યારે રીસેટ કન્ડિશન સક્રિય બને છે ત્યારે ટ્રાઇ-સ્ટેડ હોય છે.

સૂચિબદ્ધ, પોર્ટ બી એટીટીની 25/45/85 ની વિવિધ વિશેષ સુવિધાઓના કાર્યોને પણ સેવા આપે છે
એટીટીની 25 પર, એટીની 3 સાથે બેકગ્રાઉન્ડ સુસંગતતાને ટેકો આપવા માટે પ્રોગ્રામ યોગ્ય આઇ / ઓ પોર્ટ્સ પીબી 4 અને પીબી 2 (પિન 3 અને 15) એટીટીની 15 સુસંગતતા મોડમાં વિનિમય કરવામાં આવે છે.

રીસેટ કરો: ઇનપુટ રીસેટ કરો. આ પિન પર ન્યૂનતમ પલ્સ લંબાઈ કરતાં વધુ સમય માટે નીચું સ્તર રીસેટ જનરેટ કરશે, ભલે ઘડિયાળ ચાલુ ન હોય અને જો રીસેટ પિન અક્ષમ કરવામાં આવી ન હોય. ન્યૂનતમ પલ્સ લંબાઈ આપવામાં આવે છે કોષ્ટક 21-4 પૃષ્ઠ 165 પર. ટૂંકી કઠોળની ફરીથી સેટ પેદા કરવાની બાંયધરી નથી.

રીસેટ પિનનો ઉપયોગ (નબળા) આઇ / ઓ પિન તરીકે પણ થઈ શકે છે.

ઉપરview

એટીટીની 25/45/85 એ એવીઆર ઉન્નત આરઆઈએસસી આર્કિટેક્ચર પર આધારિત ઓછી પાવર સીએમઓએસ 8-બીટ માઇક્રોકન્ટ્રોલર છે. એક જ ઘડિયાળ ચક્રમાં શક્તિશાળી સૂચનાઓ અમલમાં મૂકીને, એટીટની 25/45/85 મેગાહર્ટઝ દીઠ 1 એમઆઈપીએસ પાસે પહોંચતા થ્રોપુટ પ્રાપ્ત કરે છે, જે સિસ્ટમ ડિઝાઇનરને વીજ વપરાશની વિરુદ્ધ પ્રક્રિયા ગતિને શ્રેષ્ઠ બનાવવા માટે પરવાનગી આપે છે.

રેખાક્રુતિ

એવીઆર કોર 32 સામાન્ય હેતુ કામ કરતા રજિસ્ટર સાથે સમૃદ્ધ સૂચના સેટને જોડે છે. બધા 32 રજિસ્ટર સીધા એરિથમેટિક લોજિક યુનિટ (એએલયુ) સાથે જોડાયેલા છે, એક ઘડિયાળ ચક્રમાં ચલાવવામાં આવતી એક જ સૂચનામાં બે સ્વતંત્ર રજિસ્ટરને cesક્સેસ કરવાની મંજૂરી આપે છે. પરંપરાગત સીઆઈએસસી માઇક્રોકન્ટ્રોલર્સ કરતા દસ ગણા ઝડપી થ્રોપુટ પ્રાપ્ત કરતી વખતે પરિણામી આર્કિટેક્ચર વધુ કોડ કાર્યક્ષમ છે.

એટીની 25/45/85 નીચેની સુવિધાઓ પ્રદાન કરે છે: 2-4 / 8K બાઇટ્સ ઇન-સિસ્ટમ પ્રોગ્રામેબલ ફ્લેશ, 128/256/512 બાઇટ્સ EEPROM, 128/256/256 બાઇટ્સ એસઆરએએમ, 6 સામાન્ય હેતુ I / O લાઇન્સ, 32 સામાન્ય ઉદ્દેશ્ય કાર્યકારી રજીસ્ટર, એક 8-બીટ ટાઈમર / તુલના મોડ્સ સાથેનું કાઉન્ટર, એક 8-બીટ હાઇ સ્પીડ ટાઈમર / કાઉન્ટર, યુનિવર્સલ સીરીયલ ઇંટરફેસ, આંતરિક અને બાહ્ય અવરોધ, 4-ચેનલ, 10-બીટ એડીસી, આંતરિક સાથે પ્રોગ્રામ યોગ્ય વ Watchચડોગ ટાઈમર Scસિલેટર અને ત્રણ સ softwareફ્ટવેર પસંદગી પાવર બચત મોડ્સ. એસઆરએએમ, ટાઈમર / કાઉન્ટર, એડીસી, એનાલોગ કમ્પેરેટર અને ઇન્ટરપટ સિસ્ટમને કાર્યરત રાખવા માટે મંજૂરી આપતી વખતે ઇડલ મોડ સીપીયુ બંધ કરે છે. પાવર-ડાઉન મોડ પછીના વિક્ષેપ અથવા હાર્ડવેર રીસેટ સુધી બધા ચિપ ફંક્શન્સને અક્ષમ કરીને, રજિસ્ટરના ઘટકોને બચાવે છે. એડીસી કન્વર્ઝન દરમ્યાન સ્વિચિંગ અવાજ ઘટાડવા માટે એડીસી અવાજ ઘટાડવાનું સ્થિતિ એપીસી સિવાય સીપીયુ અને તમામ I / O મોડ્યુલો રોકે છે.

ડિવાઇસ એટમેલની ઉચ્ચ ઘનતાવાળા ન nonન-વોલેટાઇલ મેમરી ટેકનોલોજીનો ઉપયોગ કરીને બનાવવામાં આવ્યું છે. -ન-ચીપ આઇએસપી ફ્લેશ, એસપીઆઈ સીરીયલ ઇંટરફેસ દ્વારા, પરંપરાગત નોન-વોલેટાઇલ મેમરી પ્રોગ્રામર દ્વારા અથવા એઆરઆર કોર પર ચાલતા ઓન-ચિપ બૂટ કોડ દ્વારા પ્રોગ્રામ મેમરીને ફરીથી-પ્રોગ્રામ કરવાની મંજૂરી આપે છે.

એટીની 25/45/85 એવીઆર પ્રોગ્રામ અને સિસ્ટમ ડેવલપમેન્ટ ટૂલ્સના સંપૂર્ણ સ્યુટથી સપોર્ટેડ છે જેમાં નીચેનાનો સમાવેશ થાય છે: સી કમ્યુઇલર્સ, મેક્રો એસેમ્બલર્સ, પ્રોગ્રામ ડિબગર / સિમ્યુલેટર અને મૂલ્યાંકન કીટ્સ.

સંસાધનો વિશે

વિકાસ સાધનો, એપ્લિકેશન નોંધો અને ડેટાશીટ્સનો એક વ્યાપક સમૂહ ડાઉનલોડ કરવા માટે ઉપલબ્ધ છે http://www.atmel.com/avr.

કોડ Exampલેસ

આ દસ્તાવેજમાં સરળ કોડ એક્સ છેampઉપકરણના વિવિધ ભાગોનો ઉપયોગ કેવી રીતે કરવો તે ટૂંકમાં બતાવે છે. આ કોડ ભૂતપૂર્વampલેસ ધારે છે કે ભાગ ચોક્કસ હેડર file સંકલન પહેલાં સમાવેશ થાય છે. ધ્યાન રાખો કે બધા C કમ્પાઇલર વિક્રેતાઓ હેડરમાં બીટ વ્યાખ્યાનો સમાવેશ કરતા નથી files અને C માં ઇન્ટરપ્ટ હેન્ડલિંગ કમ્પાઇલર આધારિત છે. વધુ વિગતો માટે કૃપા કરીને C કમ્પાઇલર દસ્તાવેજીકરણ સાથે પુષ્ટિ કરો.

વિસ્તૃત I / O નકશામાં સ્થિત I / O રજિસ્ટર માટે, “IN”, “OUT”, “SBIS”, “SBIC”, “સીબીઆઈ”, અને “SBI” સૂચનો બદલાવી આવશ્યક છે તે સૂચનો કે જે વિસ્તૃત I ની toક્સેસને મંજૂરી આપે છે. / ઓ. લાક્ષણિક રીતે, આનો અર્થ "એલડીએસ" અને "એસટીએસ" "એસબીઆરએસ", "એસબીઆરસી", "એસબીઆર", અને "સીબીઆર" સાથે છે. નોંધ લો કે તમામ AVR ઉપકરણોમાં વિસ્તૃત I / O નકશો શામેલ નથી.

કેપેસિટીવ ટચ સેન્સિંગ

Atmel QTouch લાઇબ્રેરી Atmel AVR માઈક્રોકોન્ટ્રોલર પર ટચ સેન્સિટિવ ઈન્ટરફેસ માટે વાપરવા માટેનું સરળ સોલ્યુશન પૂરું પાડે છે. QTouch લાઇબ્રેરીમાં QTouch® અને QMatrix® એક્વિઝિશન પદ્ધતિઓ માટે સમર્થન શામેલ છે.

ટચ સેન્સિંગ સરળતાથી કોઈપણ એપ્લિકેશનમાં ક્યૂ ટચ લાઇબ્રેરીને લિંક કરીને અને ટચ ચેનલ્સ અને સેન્સરને વ્યાખ્યાયિત કરવા માટે લાઇબ્રેરીના એપ્લિકેશન પ્રોગ્રામ-મીંગ ઇંટરફેસ (એપીઆઈ) નો ઉપયોગ કરીને ઉમેરી શકાય છે. એપ્લિકેશન પછી ચેનલ માહિતીને પ્રાપ્ત કરવા અને ટચ સેન્સરની સ્થિતિ નક્કી કરવા માટે API ને ક callsલ કરે છે.

QTouch લાઇબ્રેરી મફત છે અને Atmel પરથી ડાઉનલોડ કરી શકાય છે webસાઇટ વધુ માહિતી અને અમલીકરણની વિગતો માટે, QTouch લાઇબ્રેરી વપરાશકર્તા માર્ગદર્શિકાનો સંદર્ભ લો – એટમેલ પરથી પણ ઉપલબ્ધ છે webસાઇટ

ડેટા રીટેન્શન

વિશ્વસનીયતા લાયકાતનાં પરિણામો બતાવે છે કે અંદાજીત ડેટા રીટેન્શન નિષ્ફળતા દર 1 વર્ષમાં 20 પીપીએમ કરતાં 85 ° સે અથવા 100 ડિગ્રી 25 ડિગ્રી સે.

AVR સીપીયુ કોર

પરિચય

આ વિભાગ એવીઆર કોર આર્કિટેક્ચરની સામાન્ય રીતે ચર્ચા કરે છે. સીપીયુ કોરનું મુખ્ય કાર્ય એ કાર્યક્રમના અમલને સુનિશ્ચિત કરવાનું છે. સીપીયુ તેથી યાદોને accessક્સેસ કરવા, ગણતરીઓ કરવા, પેરિફેરલ્સને નિયંત્રિત કરવા અને વિક્ષેપોને નિયંત્રિત કરવા માટે સમર્થ હોવા આવશ્યક છે.

આર્કિટેક્ચરલ ઓવરview

પ્રભાવ અને સમાંતરને મહત્તમ બનાવવા માટે, AVR હાર્વર્ડ આર્કિટેક્ચરનો ઉપયોગ કરે છે - પ્રોગ્રામ અને ડેટા માટે અલગ યાદો અને બસો સાથે. પ્રોગ્રામ મેમરીમાં સૂચનાઓ સિંગલ લેવલ પાઇપલાઇનિંગ દ્વારા એક્ઝેક્યુટ કરવામાં આવે છે. જ્યારે એક સૂચના ચલાવવામાં આવી રહી છે, ત્યારે આગળની સૂચના પ્રોગ્રામ મેમરીથી પૂર્વ-મેળવેલી છે. આ ખ્યાલ દરેક ઘડિયાળ ચક્રમાં અમલમાં મૂકવા માટેની સૂચનાઓને સક્ષમ કરે છે. પ્રોગ્રામ મેમરી ઇન-સિસ્ટમ રિપ્રોગ્રામેબલ ફ્લેશ મેમરી છે.

ઝડપી ઍક્સેસ રજીસ્ટર File સિંગલ ક્લોક સાયકલ એક્સેસ ટાઇમ સાથે 32 x 8-બીટ સામાન્ય હેતુના કાર્યકારી રજિસ્ટર ધરાવે છે. આ સિંગલ-સાયકલ એરિથમેટિક લોજિક યુનિટ (ALU) ઓપરેશનને મંજૂરી આપે છે. સામાન્ય ALU ઓપરેશનમાં, બે ઓપરેન્ડ રજીસ્ટરમાંથી આઉટપુટ છે File, ઓપરેશન ચલાવવામાં આવે છે, અને પરિણામ રજીસ્ટરમાં પાછું સંગ્રહિત થાય છે File- એક ઘડિયાળ ચક્રમાં.

32 રજિસ્ટરમાંથી છનો ઉપયોગ ડેટા સ્પેસ એડ્રેસિંગ માટે ત્રણ 16-બીટ પરોક્ષ સરનામાં રજિસ્ટર પોઇંટર તરીકે થઈ શકે છે - કાર્યક્ષમ સરનામાંની ગણતરીઓને સક્ષમ કરવી. આમાંના એક સરનામાં નિર્દેશકોનો ઉપયોગ ફ્લેશ પ્રોગ્રામ મેમરીમાં કોષ્ટકો લુક અપ કરવા માટે સરનામાં નિર્દેશક તરીકે પણ થઈ શકે છે. આ ઉમેરાયેલ ફંક્શન રજિસ્ટર એ 16-બીટ એક્સ-, વાય- અને ઝેડ-રજિસ્ટર છે, જે આ વિભાગમાં પછીથી વર્ણવેલ છે.

એએલયુ રજિસ્ટર વચ્ચે અથવા સતત અને રજિસ્ટરની વચ્ચે અંકગણિત અને તર્ક ક્રિયાઓને સપોર્ટ કરે છે. સિંગલ રજિસ્ટર કામગીરી પણ એએલયુમાં ચલાવી શકાય છે. અંકગણિત operationપરેશન પછી, Regપરેશનના પરિણામ વિશેની માહિતીને પ્રતિબિંબિત કરવા માટે સ્થિતિ રજિસ્ટરને અપડેટ કરવામાં આવે છે.

પ્રોગ્રામ ફ્લો એ શરતી અને બિનશરતી કૂદકો અને ક callલ સૂચનો દ્વારા પ્રદાન કરવામાં આવે છે, જે સીધી સરનામાંની સંપૂર્ણ જગ્યાને સંબોધવા માટે સક્ષમ છે. મોટાભાગની AVR સૂચનોમાં એક 16-બીટ વર્ડ ફોર્મેટ હોય છે, પરંતુ ત્યાં 32-બીટ સૂચનો પણ છે.

વિક્ષેપો અને સબટ્રોટીન ક callsલ્સ દરમિયાન, રીટર્ન એડ્રેસ પ્રોગ્રામ કાઉન્ટર (પીસી) સ્ટેક પર સંગ્રહિત થાય છે. સ્ટેકને સામાન્ય ડેટા એસઆરએએમમાં અસરકારક રીતે ફાળવવામાં આવે છે, અને પરિણામે સ્ટેક કદ ફક્ત કુલ એસઆરએએમ કદ અને એસઆરએએમના ઉપયોગ દ્વારા મર્યાદિત છે. બધા વપરાશકર્તા પ્રોગ્રામ્સએ એસપીને રીસેટ રૂટીનમાં પ્રારંભ કરવો આવશ્યક છે (પેટા-દિનચર્યાઓ અથવા વિક્ષેપો ચલાવવામાં આવે તે પહેલાં). સ્ટેક પોઇંટર (એસપી) I / O જગ્યામાં વાંચવા / લખવા યોગ્ય છે. ડેટા એસઆરએએમ એવીઆર આર્કિટેક્ચરમાં સપોર્ટેડ પાંચ અલગ એડ્રેસિંગ મોડ્સ દ્વારા સરળતાથી .ક્સેસ કરી શકાય છે.

એવીઆર આર્કિટેક્ચરમાં મેમરી જગ્યાઓ બધા રેખીય અને નિયમિત મેમરી નકશા છે.

લવચીક વિક્ષેપ મોડ્યુલની સ્થિતિ નિયંત્રણ રજિસ્ટરમાં વધારાના વૈશ્વિક વિક્ષેપ સક્ષમ બીટ સાથે I / O જગ્યામાં તેના નિયંત્રણ રજિસ્ટર હોય છે. બધા વિક્ષેપોમાં વિક્ષેપ વેક્ટર કોષ્ટકમાં એક અલગ ઇન્ટર્પ્ટ વેક્ટર હોય છે. વિક્ષેપોમાં તેમની વિક્ષેપિત વેક્ટરની સ્થિતિ અનુસાર પ્રાધાન્યતા હોય છે. વિક્ષેપિત વેક્ટર સરનામું ઓછું, અગ્રતા વધારે.

I/O મેમરી સ્પેસમાં CPU પેરિફેરલ ફંક્શન માટે કંટ્રોલ રજિસ્ટર, SPI અને અન્ય I/O ફંક્શન્સ તરીકે 64 એડ્રેસ હોય છે. I/O મેમરીને સીધી રીતે એક્સેસ કરી શકાય છે, અથવા ડેટા સ્પેસ સ્થાનો તરીકે રજિસ્ટરને અનુસરીને File, 0x20 – 0x5F.

એએલયુ - અંકગણિત તર્ક એકમ

ઉચ્ચ પ્રદર્શનવાળા AVR ALU બધા 32 સામાન્ય હેતુ કામ કરતા રજિસ્ટર સાથે સીધા જોડાણમાં કાર્ય કરે છે. એક જ ઘડિયાળ ચક્રની અંદર, સામાન્ય હેતુ રજિસ્ટર અથવા રજિસ્ટર અને તાત્કાલિક વચ્ચે અંકગણિત કામગીરી હાથ ધરવામાં આવે છે. એએલયુ ઓપરેશન્સને ત્રણ મુખ્ય વર્ગોમાં વહેંચવામાં આવે છે - અંકગણિત, તાર્કિક અને બીટ-ફંક્શન્સ. આર્કિટેક્ચરના કેટલાક અમલીકરણો પણ સહી થયેલ / સહી ન કરેલા ગુણાકાર અને અપૂર્ણાંક ફોર્મેટને સપોર્ટ કરનાર શક્તિશાળી ગુણાકાર પ્રદાન કરે છે. વિગતવાર વર્ણન માટે "સૂચના સેટ" વિભાગ જુઓ.

સ્થિતિ નોંધણી કરો

સ્ટેટસ રજિસ્ટરમાં તાજેતરમાં ચલાવવામાં આવેલી અંકગણિત સૂચનાના પરિણામ વિશેની માહિતી શામેલ છે. આ માહિતીનો ઉપયોગ શરતી કામગીરી કરવા માટે પ્રોગ્રામ ફ્લોમાં ફેરફાર કરવા માટે થઈ શકે છે. નોંધ કરો કે ઇન્સ્ટ્રક્શન સેટ સંદર્ભમાં ઉલ્લેખિત, બધા એએલયુ ઓપરેશન પછી સ્થિતિ રજિસ્ટરને અપડેટ કરવામાં આવે છે. આ ઘણા કેસોમાં સમર્પિત સરખામણી સૂચનોનો ઉપયોગ કરવાની જરૂરિયાતને દૂર કરશે, પરિણામે ઝડપી અને વધુ કોમ્પેક્ટ કોડ.

વિક્ષેપિત રૂટિન દાખલ કરતી વખતે સ્થિતિ રજિસ્ટર આપમેળે સંગ્રહિત થતું નથી અને જ્યારે વિક્ષેપમાંથી પાછા ફરતા હોય ત્યારે પુન restoredસ્થાપિત થાય છે. આ સ softwareફ્ટવેર દ્વારા હેન્ડલ કરવું આવશ્યક છે.

SREG - AVR સ્થિતિ રજીસ્ટર

આ AVR સ્થિતિ રજિસ્ટર - SREG - તરીકે વ્યાખ્યાયિત થયેલ છે:

બીટ	7	6	5	4	3	2	1	0
0x3F	I	T	H	S	V	N	Z	C	SREG
વાંચો/લખો	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

બિટ 7 - I: વૈશ્વિક વિક્ષેપ સક્ષમ

વિક્ષેપોને સક્ષમ કરવા માટે વૈશ્વિક વિક્ષેપ સક્ષમ બિટ સેટ કરવો આવશ્યક છે. વ્યક્તિગત વિક્ષેપ સક્ષમ નિયંત્રણ પછી અલગ નિયંત્રણ રજીસ્ટરમાં કરવામાં આવે છે. જો વૈશ્વિક વિક્ષેપ સક્ષમ રજિસ્ટરને સાફ કરવામાં આવે છે, તો કોઈપણ વિક્ષેપોને વ્યક્તિગત વિક્ષેપ સક્ષમ સેટિંગ્સથી સ્વતંત્ર રીતે સક્ષમ કરવામાં આવ્યાં નથી. આઇ-બીટ વિક્ષેપ પછી હાર્ડવેર દ્વારા સાફ કરવામાં આવે છે, અને ત્યારબાદના વિક્ષેપોને સક્ષમ કરવા RETI સૂચના દ્વારા સેટ કરવામાં આવે છે. સૂચના સમૂહ સંદર્ભમાં વર્ણવ્યા અનુસાર, એસઆઈ અને સીએલઆઈ સૂચનો સાથે એપ્લિકેશન દ્વારા આઇ-બીટ પણ સેટ અને સાફ કરી શકાય છે.

બિટ 6 - ટી: બિટ ક Copyપિ સ્ટોરેજ

બીટ કોપી સૂચનાઓ બીએલડી (બીટ લોએડી) અને બીએસટી (બીટ સ્ટોર) સંચાલિત બીટ માટે ટી-બીટનો સ્ત્રોત અથવા ગંતવ્ય તરીકે ઉપયોગ કરે છે. રજિસ્ટરમાં રજીસ્ટરમાંથી થોડી File BST સૂચના દ્વારા T માં કૉપિ કરી શકાય છે, અને T માં થોડીક રજિસ્ટરમાં રજિસ્ટરમાં કૉપિ કરી શકાય છે. File BLD સૂચના દ્વારા.

બિટ 5 - એચ: હાફ કેરી ફ્લેગ

હાફ કેરી ફ્લેગ એચ કેટલાક અંકગણિત કામગીરીમાં એક અર્ધ વહન સૂચવે છે. હાફ કેરી બીસીડી અંકગણિતમાં ઉપયોગી છે. વિગતવાર માહિતી માટે “સૂચના સેટ સેટ” જુઓ.

બીટ 4 – S: સાઇન બીટ, S = N ⊕ V

એસ-બીટ હંમેશાં વિશિષ્ટ અથવા નકારાત્મક ફ્લેગ એન અને બેના પૂરક ઓવરફ્લો ફ્લેગ વીની વચ્ચે હોય છે. વિગતવાર માહિતી માટે "સૂચના સેટ વર્ણન" જુઓ.

બિટ 3 - વી: બેનો પૂરક ઓવરફ્લો ફ્લેગ

બેનો પૂરક ઓવરફ્લો ફ્લેગ વી બેના પૂરક અંકગણિતને સમર્થન આપે છે. વિગતવાર માહિતી માટે “સૂચના સેટ સેટ વર્ણન” જુઓ.

બિટ 2 - એન: નેગેટિવ ફ્લેગ

નેગેટિવ ફ્લેગ એન એ અંકગણિત અથવા તર્ક ક્રિયામાં નકારાત્મક પરિણામ સૂચવે છે. વિગતવાર માહિતી માટે “સૂચના સેટ સેટ વર્ણન” જુઓ.

બિટ 1 - ઝેડ: ઝીરો ફ્લેગ

શૂન્ય ધ્વજ ઝેડ એ અંકગણિત અથવા તર્ક ક્રિયામાં શૂન્ય પરિણામ સૂચવે છે. વિગતવાર માહિતી માટે "સૂચના સેટ વર્ણન" જુઓ.

બિટ 0 - સી: કેરી ફ્લેગ

કેરી ફ્લેગ સી એ અંકગણિત અથવા તર્ક ઓપરેશનમાં વહન સૂચવે છે. વિગતવાર માહિતી માટે "સૂચના સેટ વર્ણન" જુઓ.

સામાન્ય હેતુ રજીસ્ટર File

આ રજીસ્ટર File AVR ઉન્નત RISC સૂચના સેટ માટે ઑપ્ટિમાઇઝ કરેલ છે. જરૂરી કામગીરી અને સુગમતા હાંસલ કરવા માટે, નીચેની ઇનપુટ/આઉટપુટ યોજનાઓ રજીસ્ટર દ્વારા આધારભૂત છે File:

એક 8-બીટ આઉટપુટ ઓપરેન્ડ અને એક 8-બીટ પરિણામ ઇનપુટ

બે 8-બીટ આઉટપુટ ndsપરેન્ડ્સ અને એક 8-બીટ પરિણામ ઇનપુટ

બે 8-બીટ આઉટપુટ ndsપરેન્ડ્સ અને એક 16-બીટ પરિણામ ઇનપુટ

એક 16-બીટ આઉટપુટ ઓપરેન્ડ અને એક 16-બીટ પરિણામ ઇનપુટ

આકૃતિ 4-2 સીપીયુમાં 32 સામાન્ય હેતુ કામ કરતા રજિસ્ટરની રચના બતાવે છે.

માં બતાવ્યા પ્રમાણે આકૃતિ 4-2, દરેક રજીસ્ટરને ડેટા મેમરી સરનામું પણ અસાઇન કરવામાં આવે છે, જે તેમને વપરાશકર્તા ડેટા સ્પેસના પ્રથમ 32 સ્થાનો પર સીધા જ મેપ કરે છે. SRAM સ્થાનો તરીકે ભૌતિક રીતે અમલમાં ન હોવા છતાં, આ મેમરી સંસ્થા રજિસ્ટર્સની ઍક્સેસમાં ખૂબ જ સુગમતા પૂરી પાડે છે, કારણ કે X-, Y- અને Z-પોઇન્ટર રજિસ્ટર કોઈપણ રજિસ્ટરને અનુક્રમિત કરવા માટે સેટ કરી શકાય છે. file.મોટાભાગની સૂચનાઓ રજીસ્ટર પર કાર્યરત છે File બધા રજિસ્ટરો પર સીધો પ્રવેશ છે, અને તેમાંથી મોટા ભાગના સિંગલ સાયકલ સૂચનાઓ છે.

એક્સ-રજિસ્ટર, વાય-રજિસ્ટર અને ઝેડ-રજિસ્ટર

રજિસ્ટર R26..R31 ના તેમના સામાન્ય હેતુ વપરાશમાં કેટલાક વધારાના કાર્યો છે. આ રજિસ્ટર ડેટા સ્પેસના પરોક્ષ સરનામાં માટે 16-બીટ એડ્રેસ પોઇન્ટર છે. એક્સ, વાય અને ઝેડ ત્રણ આડકતરી સરનામાં રજિસ્ટરમાં વર્ણવ્યા મુજબ નિર્ધારિત છે આકૃતિ 4-3.

જુદા જુદા એડ્રેસિંગ મોડ્સમાં આ એડ્રેસ રજિસ્ટરમાં ફિક્સ ડિસ્પ્લેસમેન્ટ, સ્વચાલિત વૃદ્ધિ અને સ્વચાલિત ઘટાડો જેવા કાર્યો છે (વિગતો માટે સૂચના સેટ સંદર્ભ જુઓ).

સ્ટેક પોઇંટર

સ્ટેકનો ઉપયોગ મુખ્યત્વે અસ્થાયી ડેટા સ્ટોર કરવા, સ્થાનિક ચલોને સ્ટોર કરવા અને વિક્ષેપો અને સબરોટીન કોલ્સ પછી રીટર્ન એડ્રેસ સ્ટોર કરવા માટે થાય છે. સ્ટેક પોઇંટર રજિસ્ટર હંમેશાં સ્ટેકની ટોચ પર નિર્દેશ કરે છે. નોંધ કરો કે સ્ટેકને ઉચ્ચ મેમરી સ્થાનોથી નીચલા મેમરી સ્થાનો સુધી વધતા તરીકે લાગુ કરવામાં આવે છે. આ સૂચવે છે કે સ્ટેક પુશ આદેશ સ્ટેક પોઇન્ટરને ઘટાડે છે.

સ્ટેક પોઇન્ટર ડેટા એસઆરએએમ સ્ટેક વિસ્તાર તરફ નિર્દેશ કરે છે જ્યાં સબબ્રrટિન અને ઇન્ટરપ્રેન્ટ સ્ટેક્સ સ્થિત છે. કોઈપણ સબ્રાઉટિન ક callsલ્સ એક્ઝેક્યુટ થાય અથવા ઇન્ટર-રુપટ્સ સક્ષમ થાય તે પહેલાં ડેટા એસઆરએએમમાં આ સ્ટેક સ્પેસને પ્રોગ્રામ દ્વારા વ્યાખ્યાયિત કરવી આવશ્યક છે. સ્ટેક પોઇન્ટર 0x60 ઉપર નિર્દેશ કરવા માટે સેટ હોવું આવશ્યક છે. સ્ટેક પોઇંટરમાં એક સાથે ઘટાડો થાય છે જ્યારે ડેટાને પુશ સૂચના સાથે સ્ટેક પર ધકેલી દેવામાં આવે છે, અને જ્યારે સબટ્રોટીન ક callલ અથવા અવરોધ સાથે વળતર સરનામું સ્ટેક પર દબાણ કરવામાં આવે ત્યારે તે બે દ્વારા ઘટાડવામાં આવે છે. સ્ટેક પોઇંટર એક દ્વારા વધારવામાં આવે છે જ્યારે પOPપ પOPપ સૂચનાથી સ્ટેકમાંથી ડેટા પpedપ થાય છે, અને જ્યારે સબક્રુટીન આરઇટીમાંથી વળતર અથવા વિક્ષેપિત આરઇટીઆઈથી વળતર સાથે સ્ટેકમાંથી ડેટા પpedપ કરવામાં આવે ત્યારે તેમાં બેનો વધારો થાય છે.

આઈવીઆર સ્ટેક પોઇંટર I / O જગ્યામાં બે 8-બીટ રજિસ્ટર તરીકે લાગુ કરવામાં આવ્યું છે. ખરેખર ઉપયોગમાં લેવામાં આવતી બિટ્સની સંખ્યા અમલીકરણ આધારિત છે. નોંધ લો કે AVR આર્કિટેક્ચરના કેટલાક અમલીકરણોમાં ડેટા સ્પેસ એટલી ઓછી છે કે ફક્ત એસપીએલની જરૂર છે. આ કિસ્સામાં, એસપીએચ રજિસ્ટર હાજર રહેશે નહીં.

એસપીએચ અને એસપીએલ - સ્ટેક પોઇંટર રજિસ્ટર

બીટ	15	14	13	12	11	10	9	8
0x3E	SP15	SP14	SP13	SP12	SP11	SP10	SP9	SP8	એસપીએચ
0x3D	SP7	SP6	SP5	SP4	SP3	SP2	SP1	SP0	એસપીએલ
	7	6	5	4	3	2	1	0
વાંચો/લખો	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
વાંચો/લખો	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	રામેંડ	રામેંડ	રામેંડ	રામેંડ	રામેંડ	રામેંડ	રામેંડ	રામેંડ
પ્રારંભિક મૂલ્ય	રામેંડ	રામેંડ	રામેંડ	રામેંડ	રામેંડ	રામેંડ	રામેંડ	રામેંડ

સૂચના એક્ઝેક્યુશનનો સમય

આ વિભાગ સૂચના અમલીકરણ માટે સામાન્ય ઍક્સેસ સમય ખ્યાલોનું વર્ણન કરે છે. AVR CPU એ CPU ઘડિયાળ clkCPU દ્વારા ચલાવવામાં આવે છે, જે ચિપ માટે પસંદ કરેલ ઘડિયાળ સ્ત્રોતમાંથી સીધા જ જનરેટ થાય છે. કોઈ આંતરિક ઘડિયાળ વિભાગનો ઉપયોગ થતો નથી.

આકૃતિ 4-4 હાર્વર્ડ આર્કિટેક્ચર અને ઝડપી એક્સેસ રજિસ્ટર દ્વારા સક્ષમ સમાંતર સૂચના મેળવે છે અને સૂચના અમલીકરણ દર્શાવે છે File ખ્યાલ પ્રતિ ખર્ચ, ઘડિયાળો દીઠ કાર્યો અને પાવર-યુનિટ દીઠ કાર્યો માટે અનુરૂપ અનન્ય પરિણામો સાથે પ્રતિ મેગાહર્ટ્ઝ 1 MIPS સુધી મેળવવા માટેની આ મૂળભૂત પાઇપલાઇનિંગ ખ્યાલ છે.

આકૃતિ 4-5. સિંગલ સાયકલ ALU ઓપરેશન

ફરીથી સેટ કરો અને વિક્ષેપ હેન્ડલિંગ

AVR ઘણાં વિવિધ વિક્ષેપિત સ્રોત પ્રદાન કરે છે. આ અવરોધો અને અલગ રીસેટ વેક્ટર દરેક પાસે પ્રોગ્રામ મેમરી સ્પેસમાં એક અલગ પ્રોગ્રામ વેક્ટર છે. બધા વિક્ષેપોને વ્યક્તિગત સક્ષમ બિટ્સ સોંપવામાં આવે છે જે અવરોધને સક્ષમ કરવા માટે સ્થિતિ રજિસ્ટરમાં ગ્લોબલ ઇન્ટ્રેપ સક્ષમ બિટ સાથે એક સાથે તર્ક લખવા આવશ્યક છે.

પ્રોગ્રામ મેમરી સ્પેસમાં સૌથી ઓછા સરનામાંઓ મૂળભૂત રીતે ફરીથી સેટ કરો અને વિક્ષેપિત વેક્ટર તરીકે વ્યાખ્યાયિત કરવામાં આવે છે. વેક્ટરની સંપૂર્ણ સૂચિ આમાં બતાવેલ છે પૃષ્ઠ 48 પર "વિક્ષેપો". સૂચિ વિવિધ વિક્ષેપોના અગ્રતા સ્તરોને પણ નિર્ધારિત કરે છે. સરનામું જેટલું ઓછું છે તે પ્રાધાન્યતાનું સ્તર છે. રીસેટની સૌથી વધુ પ્રાધાન્યતા છે, અને તે પછી INT0 છે - બાહ્ય વિક્ષેપ વિનંતી 0.

જ્યારે વિક્ષેપ થાય છે, ત્યારે ગ્લોબલ ઇન્ટ્રપ્ટ સક્ષમ આઇ-બીટ સાફ થાય છે અને બધી વિક્ષેપો અક્ષમ કરે છે. વપરાશકર્તા સોફ્ટવેર, નેસ્ટેડ વિક્ષેપોને સક્ષમ કરવા માટે આઇ-બીટ પર તર્ક લખી શકે છે. પછી સક્ષમ કરેલ તમામ વિક્ષેપો વર્તમાન વિક્ષેપિત દિનચર્યાને વિક્ષેપિત કરી શકે છે. જ્યારે વિક્ષેપિત સૂચનાથી રીટર્ન - RETI - એક્ઝેક્યુટ થાય છે ત્યારે આઇ-બીટ આપમેળે સેટ થાય છે.

મૂળભૂત રીતે બે પ્રકારના વિક્ષેપો છે. પ્રથમ પ્રકારને ઇવેન્ટ દ્વારા ટ્રિગર કરવામાં આવે છે જે વિક્ષેપિત ધ્વજને સેટ કરે છે. આ વિક્ષેપો માટે, પ્રોગ્રામ કાઉન્ટર વિક્ષેપ સંભાળવાની નિયમિતતાને અમલમાં મૂકવા માટે વાસ્તવિક વિક્ષેપ વેક્ટર માટે વેક્ટર કરવામાં આવે છે, અને હાર્ડવેર અનુરૂપ ઇન્ટરપ્ટ ફ્લેગને સાફ કરે છે. વિક્ષેપિત ફ્લેગો સાફ કરવા માટે ફ્લેગ બીટ પોઝિશન (ઓ) પર તર્ક લખીને પણ સાફ કરી શકાય છે. જો વિક્ષેપિત સ્થિતિ થાય છે જ્યારે સંબંધિત વિક્ષેપ સક્ષમ બીટ સાફ થાય છે, તો વિક્ષેપ સક્ષમ થાય ત્યાં સુધી વિક્ષેપિત ધ્વજ સેટ અને યાદ કરવામાં આવશે, અથવા સ flagફ્ટવેર દ્વારા ધ્વજ સાફ કરવામાં આવશે. તેવી જ રીતે, જો ગ્લોબલ ઇંટરપન્ટ સક્ષમ બીટ સાફ થઈ જાય ત્યારે એક અથવા વધુ વિક્ષેપિત સ્થિતિઓ આવે છે, તો ગ્લોબલ ઈન્ટ્રપ્ટ સક્ષમ બીટ સેટ ન થાય ત્યાં સુધી અનુરૂપ ઇન્ટરપ્ટ ફ્લેગ (ઓ) સેટ અને યાદ કરવામાં આવશે, અને તે પછી અગ્રતાના હુકમ દ્વારા ચલાવવામાં આવશે.

જ્યાં સુધી વિક્ષેપિત સ્થિતિ હોય ત્યાં સુધી બીજા પ્રકારનાં વિક્ષેપો ટ્રિગર કરશે. આ વિક્ષેપોમાં આંતરરાષ્ટ્રીય ધ્વજ હોતા નથી. જો વિક્ષેપ સક્ષમ થવા પહેલાં વિક્ષેપ સ્થિતિ અદૃશ્ય થઈ જાય છે, તો વિક્ષેપ ટ્રિગર થશે નહીં.

જ્યારે AVR વિક્ષેપમાંથી બહાર નીકળે છે, ત્યારે તે હંમેશાં મુખ્ય પ્રોગ્રામ પર પાછા આવશે અને કોઈપણ બાકી વિક્ષેપ પીરસવામાં આવે તે પહેલાં તે વધુ એક સૂચનાનો અમલ કરશે.

નોંધ કરો કે સ્થિતિ રજિસ્ટર વિક્ષેપિત રૂટિનમાં પ્રવેશ કરતી વખતે આપમેળે સંગ્રહિત થતી નથી, અથવા વિક્ષેપિત રૂટિનથી પાછા ફરતી વખતે પુન restoredસ્થાપિત નથી. આ સ softwareફ્ટવેર દ્વારા હેન્ડલ કરવું આવશ્યક છે.

વિક્ષેપોને નિષ્ક્રિય કરવા માટે CLI સૂચનાનો ઉપયોગ કરતી વખતે, વિક્ષેપો તરત જ અક્ષમ થઈ જશે. CLI સૂચના પછી કોઈ વિક્ષેપ ચલાવવામાં આવશે નહીં, ભલે તે CLI સૂચના સાથે એકસાથે થાય. નીચેના ભૂતપૂર્વample બતાવે છે કે સમયસર EEPROM લેખન ક્રમ દરમિયાન વિક્ષેપોને ટાળવા માટે આનો ઉપયોગ કેવી રીતે કરી શકાય છે.

એસેમ્બલી કોડ Example

r16 માં, SREG ; સ્ટોર SREG મૂલ્ય

cli સમયબદ્ધ ક્રમ દરમિયાન વિક્ષેપોને અક્ષમ કરો

sbi EECR, EEMPE ; EEPROM લખવાનું શરૂ કરો

sbi EECR, EEPE

બહાર SREG, r16 ; SREG મૂલ્ય પુનઃસ્થાપિત કરો (I-bit)

C કોડ ઉદાample

char cSREG;

cSREG = SREG; /* સ્ટોર SREG મૂલ્ય */

/* સમયબદ્ધ ક્રમ દરમિયાન વિક્ષેપોને અક્ષમ કરો */

_સીએલઆઈ ();

EECR |= (1<

EECR | = (1 <

SREG = cSREG; /* SREG મૂલ્ય (I-bit) પુનઃસ્થાપિત કરો */

વિક્ષેપોને સક્ષમ કરવા માટે SEI સૂચનાનો ઉપયોગ કરતી વખતે, SEI નીચેની સૂચનાઓ કોઈપણ બાકી વિક્ષેપો પહેલાં અમલમાં આવશે, જેમ કે આ ભૂતપૂર્વમાં બતાવ્યા પ્રમાણેample

એસેમ્બલી કોડ Example

sei વૈશ્વિક વિક્ષેપ સક્ષમ સેટ કરો

ઊંઘ; ઊંઘમાં પ્રવેશ કરો, વિક્ષેપની રાહ જુઓ

; નોંધ: કોઈપણ પેન્ડિંગ પહેલાં સૂઈ જશે

; વિક્ષેપ (ઓ)

C કોડ ઉદાample

_SEI(); /* વૈશ્વિક વિક્ષેપ સક્ષમ સેટ કરો */

_ઊંઘ(); /* ઊંઘમાં પ્રવેશ કરો, વિક્ષેપની રાહ જોઈ રહ્યા છો */

/ * નોંધ: કોઈપણ બાકી વિક્ષેપ (ઓ) પહેલાં નિંદ્રા દાખલ કરશે * /

વિક્ષેપ પ્રતિસાદ સમય

બધા સક્ષમ AVR વિક્ષેપો માટે વિક્ષેપિત અમલ પ્રતિભાવ ચાર ઘડિયાળ ચક્ર ન્યૂનતમ છે. ચાર ઘડિયાળ ચક્ર પછી વાસ્તવિક વિક્ષેપ હેન્ડલિંગ રૂટિન માટે પ્રોગ્રામ વેક્ટર સરનામું ચલાવવામાં આવે છે. આ ચાર ઘડિયાળ ચક્ર અવધિ દરમિયાન, પ્રોગ્રામ કાઉન્ટરને સ્ટેક પર દબાણ કરવામાં આવે છે. વેક્ટર સામાન્ય રીતે વિક્ષેપિત રૂટિન પર કૂદવાનું છે, અને આ કૂદકો ત્રણ ઘડિયાળ ચક્ર લે છે. જો મલ્ટિ-સાયકલ સૂચનાના અમલ દરમિયાન વિક્ષેપ થાય છે, તો આ સૂચના ઇન્ટરપ્ટ પીરસવામાં આવે તે પહેલાં પૂર્ણ થાય છે. જો એમસીયુ સ્લીપ મોડમાં હોય ત્યારે વિક્ષેપ આવે છે, તો વિક્ષેપ એક્ઝેક્યુશન રિસ્પોન્સ સમય ચાર ઘડિયાળ ચક્ર દ્વારા વધારવામાં આવે છે. આ વધારો પસંદ કરેલા સ્લીપ મોડથી પ્રારંભ થતાં સમય ઉપરાંત આવે છે.

વિક્ષેપિત હેન્ડલિંગ રૂટિનથી પાછા ફરવું ચાર ઘડિયાળ ચક્ર લે છે. આ ચાર ઘડિયાળ ચક્ર દરમિયાન, પ્રોગ્રામ કાઉન્ટર (બે બાઇટ્સ) સ્ટેકથી પાછા પ popપ થાય છે, સ્ટેક પોઇંટરમાં બે દ્વારા વધારો થાય છે, અને એસઆરઇજીમાં આઇ-બીટ સેટ કરેલો છે.

એવીઆર મેમોરિઝ

આ વિભાગ એટીટીની 25/45/85 માં જુદી જુદી યાદોનું વર્ણન કરે છે. એવીઆર આર્કિટેક્ચરમાં બે મુખ્ય મેમરી સ્પેસ છે, ડેટા મેમરી અને પ્રોગ્રામ મેમરી સ્પેસ. આ ઉપરાંત, એટીટીની 25/45/85 ડેટા સ્ટોરેજ માટે ઇઇપ્રોમ મેમરી આપે છે. ત્રણેય મેમરી જગ્યાઓ રેખીય અને નિયમિત છે.

ઇન-સિસ્ટમ ફરીથી પ્રોગ્રામ યોગ્ય ફ્લેશ પ્રોગ્રામ મેમરી

એટીટીની 25/45/85 માં પ્રોગ્રામ સ્ટોર-એજ માટે 2/4 / 8K બાઇટ્સ ઓન-ચીપ ઇન-સિસ્ટમ રિપ્રોગ્રામબલ મેમરી છે. બધી AVR સૂચનાઓ 16 અથવા 32 બિટ્સ પહોળી હોવાથી, ફ્લેશ 1024/2048/4096 x 16 તરીકે ગોઠવવામાં આવે છે.

ફ્લેશ મેમરીમાં ઓછામાં ઓછા 10,000 લેખન / ભૂંસી ચક્રની સહનશક્તિ છે. એટીટીની 25/45/85 પ્રોગ્રામ કાઉન્ટર (પીસી) 10/11/12 બિટ્સ વિશાળ છે, આમ 1024/2048/4096 પ્રોગ્રામ મેમરી સ્થાનોને સંબોધિત કરે છે. “મેમરી પ્રોગ્રામ- મીંગ ”પૃષ્ઠ 147 પર એસપીઆઈ પિનનો ઉપયોગ કરીને ફ્લેશ ડેટા સિરિયલ ડાઉનલોડ કરવા પર વિગતવાર વર્ણન શામેલ છે.

સંપૂર્ણ પ્રોગ્રામ મેમરી સરનામાં જગ્યામાં સતત કોષ્ટકો ફાળવી શકાય છે (એલપીએમ - લોડ પ્રોગ્રામ મેમરી સૂચના વર્ણન જુઓ).

આકૃતિ 5-1. પ્રોગ્રામ મેમરી મેપ

એસઆરએએમ ડેટા મેમરી

આકૃતિ 5-2 બતાવે છે કે એટીટીની 25/45/85 એસઆરએએમ મેમરી કેવી રીતે ગોઠવાય છે.

નીચલા 224/352/607 ડેટા મેમરી સ્થાનો બંને રજિસ્ટરને સંબોધિત કરે છે File, I/O મેમરી અને આંતરિક ડેટા SRAM. પ્રથમ 32 સ્થાનો રજીસ્ટરને સંબોધિત કરે છે File, આગામી 64 સ્થાનો પ્રમાણભૂત I/O મેમરી, અને છેલ્લા 128/256/512 સ્થાનો આંતરિક ડેટા SRAM ને સંબોધિત કરે છે.

ડેટા મેમરી કવર માટે પાંચ અલગ-અલગ એડ્રેસિંગ મોડ્સ: ડાયરેક્ટ, ડિસ્પ્લેસમેન્ટ સાથે પરોક્ષ, પરોક્ષ, પ્રી-ડિક્રીમેન્ટ સાથે પરોક્ષ અને પોસ્ટ ઇન્ક્રીમેન્ટ સાથે પરોક્ષ. રજિસ્ટરમાં File, રજીસ્ટર R26 થી R31 માં પરોક્ષ એડ્રેસીંગ પોઈન્ટર રજીસ્ટરની સુવિધા છે.

સીધો સરનામું સમગ્ર ડેટા સ્પેસમાં પહોંચે છે.

ડિસ્પ્લેસમેન્ટ મોડ સાથેનું પરોક્ષ વાય- અથવા ઝેડ-રજિસ્ટર દ્વારા આપેલા બેઝ એડ્રેસથી 63 સરનામાં સ્થાનો પર પહોંચે છે.

આપોઆપ પૂર્વ-ઘટાડો અને પોસ્ટ-ઇન્ક્રીમેન્ટવાળા રજિસ્ટર પરોક્ષ સરનામાં મોડ્સનો ઉપયોગ કરતી વખતે, સરનામાં રજિસ્ટર કરો એક્સ, વાય અને ઝેડ ઘટાડો અથવા વધારવામાં આવે છે.

ATtiny32/64/128 માં 256 સામાન્ય હેતુના કાર્યકારી રજિસ્ટર, 512 I/O રજિસ્ટર અને આંતરિક ડેટા SRAM ના 25/45/85 બાઇટ્સ આ તમામ એડ્રેસિંગ મોડ્સ દ્વારા સુલભ છે. આ રજીસ્ટર File માં વર્ણવેલ છે “સામાન્ય- ઇરલ પર્પઝ રજિસ્ટર File"પૃષ્ઠ 10 પર.

આકૃતિ 5-2. ડેટા મેમરી મેપ

ડેટા મેમરી એક્સેસ વખત

આ વિભાગ આંતરિક મેમરી એક્સેસ માટે સામાન્ય એક્સેસ ટાઇમિંગ કોન્સેપ્ટનું વર્ણન કરે છે. આંતરિક ડેટા SRAM એક્સેસ બે clkCPU ચક્રમાં કરવામાં આવે છે, જેમ કે માં વર્ણવવામાં આવ્યું છે આકૃતિ 5-3.

આકૃતિ 5-3. ઓન-ચિપ ડેટા SRAM એક્સેસ સાયકલ EEPROM ડેટા મેમરી

એટીટીની 25/45/85 માં 128/256/512 ડેટા EEPROM મેમરીનો બાઇટ્સ છે. તે એક અલગ ડેટા સ્પેસ તરીકે ગોઠવવામાં આવ્યું છે, જેમાં એકલ બાઇટ્સ વાંચી અને લખી શકાય છે. EEPROM ની ઓછામાં ઓછી 100,000 લેખન / ભૂંસી ચક્રની સહનશક્તિ છે. EEPROM અને સીપીયુ વચ્ચેની ક્સેસ નીચે વર્ણવેલ છે, EEPROM સરનામાં રજિસ્ટર, EEPROM ડેટા રજિસ્ટર અને EEPROM કંટ્રોલ રજિસ્ટરનો ઉલ્લેખ કરીને. વિગતો માટે જુઓ પૃષ્ઠ 151 પર “સીરીયલ ડાઉનલોડિંગ”.

ઇપ્રોમ વાંચો / લખો Accessક્સેસ

EEPROM Regક્સેસ રજિસ્ટર I / O જગ્યામાં accessક્સેસ કરી શકાય છે.

EEPROM માટે લેખિત timesક્સેસનો સમય આપવામાં આવ્યો છે પાનું 5 પર કોષ્ટક 1-21. સ્વ-સમય કાર્ય, જોકે, વપરાશકર્તા સૉફ્ટવેરને આગલી બાઈટ ક્યારે લખી શકાય તે શોધવા દે છે. જો વપરાશકર્તા કોડમાં EEPROM લખતી સૂચનાઓ હોય, તો કેટલીક સાવચેતી રાખવી જરૂરી છે. ભારે ફિલ્ટર કરેલ પાવર સપ્લાયમાં, VCC ધીમે ધીમે વધે અથવા ઘટે

પાવર-અપ/ડાઉન. આના કારણે ઉપકરણ અમુક સમયગાળા માટે વોલ્યુમ પર ચાલે છેtage વપરાયેલ ઘડિયાળની આવર્તન માટે લઘુત્તમ તરીકે ઉલ્લેખિત કરતાં ઓછી. જુઓ પૃષ્ઠ 19 પર "ઇપ્રોમ ભ્રષ્ટાચાર અટકાવી રહ્યા છીએ" આ પરિસ્થિતિઓમાં મુશ્કેલીઓ કેવી રીતે ટાળવી તેની વિગતો માટે.

અજાણતાં EEPROM લેખનને રોકવા માટે, વિશિષ્ટ લખવાની પ્રક્રિયાનું પાલન કરવું આવશ્યક છે. નો સંદર્ભ લો “અણુ પૃષ્ઠ 17 પર બાઇટ પ્રોગ્રામિંગ ” અને પૃષ્ઠ 17 પર "સ્પ્લિટ બાઇટ પ્રોગ્રામિંગ" આ અંગેની વિગતો માટે.

જ્યારે ઇઇપ્રોમ વાંચવામાં આવે છે, ત્યારે આગલી સૂચનાનો અમલ થાય તે પહેલાં સીપીયુ ચાર ઘડિયાળ ચક્રો માટે અટકી જાય છે. જ્યારે EEPROM લખાયેલું છે, ત્યારે આગલી સૂચનાનો અમલ થાય તે પહેલાં સીપીયુને બે ઘડિયાળના ચક્રો માટે રોકી દેવામાં આવે છે.

અણુ બાઇટ પ્રોગ્રામિંગ

અણુ બાઇટ પ્રોગ્રામિંગનો ઉપયોગ કરવો એ સૌથી સરળ મોડ છે. EEPROM પર બાઇટ લખતી વખતે, વપરાશકર્તાએ EEAR રજિસ્ટરમાં સરનામું અને EEDR રજિસ્ટરમાં ડેટા લખવો આવશ્યક છે. જો EEPMn બિટ્સ શૂન્ય હોય, તો EEPE લખવું (EEMPE લખાયા પછી ચાર ચક્રની અંદર) ભૂંસી નાખવું / લખવાની ક્રિયાને ટ્રિગર કરશે. ભૂંસવું અને લેખન બંને એક ચક્ર એક ઓપરેશનમાં કરવામાં આવે છે અને પ્રોગ્રામિંગનો કુલ સમય આપવામાં આવે છે પાનું 5 પર કોષ્ટક 1-21. ભૂંસવું અને લખવાની કામગીરી પૂર્ણ થાય ત્યાં સુધી EEPE બીટ સેટ રહે છે. જ્યારે ડિવાઇસ પ્રોગ્રામિંગમાં વ્યસ્ત છે, ત્યારે અન્ય કોઈપણ ઇપ્રોમ doપરેશન કરવાનું શક્ય નથી.

સ્પ્લિટ બાઇટ પ્રોગ્રામિંગ

બે અલગ-અલગ ઑપરેશનમાં ઇરેઝ અને રાઇટ સાઇકલને વિભાજિત કરવું શક્ય છે. આ ઉપયોગી થઈ શકે છે જો સિસ્ટમને અમુક મર્યાદિત સમય માટે ટૂંકા એક્સેસ સમયની જરૂર હોય (સામાન્ય રીતે જો પાવર સપ્લાય વોલtage પડે છે). એડવાન્સ લેવા માટે- tagઆ પદ્ધતિમાં, તે જરૂરી છે કે જે સ્થાનો લખવાના છે તે લખવાની કામગીરી પહેલાં ભૂંસી નાખવામાં આવે. પરંતુ ભૂંસી નાખવા અને લખવાની ક્રિયાઓ વિભાજિત હોવાથી, જ્યારે સિસ્ટમ સમય-નિર્ણાયક કામગીરી (સામાન્ય રીતે પાવર-અપ પછી) કરવાની મંજૂરી આપે ત્યારે ભૂંસી નાખવાની કામગીરી કરવી શક્ય છે.

ભૂંસી નાખો

બાઇટ ભૂંસી નાખવા માટે, સરનામું EEAR પર લખવું આવશ્યક છે. જો EEPMn બિટ્સ 0b01 હોય, તો EEPE લખવા (EEMPE લખાયા પછી ચાર ચક્રની અંદર) ભૂંસી નાખવાની ક્રિયાને જ ટ્રિગર કરશે (પ્રોગ્રામિંગનો સમય આપવામાં આવ્યો છે કોષ્ટક 5-1 ચાલુ પૃષ્ઠ 21). ભૂંસી નાખવાની ક્રિયા પૂર્ણ ન થાય ત્યાં સુધી EEPE બીટ સેટ રહે છે. જ્યારે ડિવાઇસ પ્રોગ્રામિંગમાં વ્યસ્ત છે, ત્યારે અન્ય કોઈ ઇ.પ્રોમ toપરેશન કરવાનું શક્ય નથી.

લખો

સ્થાન લખવા માટે, વપરાશકર્તાએ સરનામું EEAR માં અને ડેટા EEDR માં લખવો આવશ્યક છે. જો EEPMn બિટ્સ 0 બી 10 છે, તો EEPE લખીને (EEMPE લખાયા પછી ચાર ચક્રની અંદર) ફક્ત લખવાની ક્રિયાને જ ટ્રિગર કરશે (પ્રોગ્રામ-મિંગિંગ સમય આપવામાં આવે છે) પાનું 5 પર કોષ્ટક 1-21). લેખન કામગીરી પૂર્ણ ન થાય ત્યાં સુધી EEPE બીટ સેટ રહે છે. જો લખવા માટેનું સ્થાન લખતાં પહેલાં ભૂંસી ન નાખ્યું હોય, તો જે ડેટા સંગ્રહિત છે તે ખોવાઈ ગણી શકાય. જ્યારે ડિવાઇસ પ્રોગ્રામિંગમાં વ્યસ્ત છે, ત્યારે અન્ય કોઈપણ ઇપ્રોમ doપરેશન કરવાનું શક્ય નથી.

કેલિબ્રેટેડ scસિલેટરનો ઉપયોગ EEPROM timeક્સેસને સમય આપવા માટે થાય છે. Sureસિલેટર આવર્તન એ વર્ણવેલ આવશ્યકતાઓની અંદર છે તેની ખાતરી કરો પૃષ્ઠ 31 પર "ઓ.એસ.સી.સી.એલ. - Oસિલેટર કibલિબ્રેશન રજિસ્ટર".

નીચેના કોડ ભૂતપૂર્વampલેસ EEPROM ના ભૂંસવા, લખવા અથવા અણુ લખવા માટે એક એસેમ્બલી અને એક C ફંક્શન બતાવે છે. માજીampલેસ ધારે છે કે વિક્ષેપોને નિયંત્રિત કરવામાં આવે છે (દા.ત., વૈશ્વિક સ્તરે વિક્ષેપોને અક્ષમ કરીને) જેથી આ કાર્યોના અમલ દરમિયાન કોઈ વિક્ષેપ ન આવે.

એસેમ્બલી કોડ Example

EEPROM_writ:

; પાછલા લેખન પૂર્ણ થવા માટે રાહ જુઓ

sbic EECR,EEPE

rjmp EEPROM_write

; પ્રોગ્રામિંગ મોડ સેટ કરો

ldi r16, (0<<EEPM1)|(0<<EEPM0)

EECR, r16 બહાર

; સરનામાં રજિસ્ટરમાં સરનામું (r18: r17) સેટ કરો

EEARH, r18 બહાર

બહાર EEARL, r17

; ડેટા રજિસ્ટર પર ડેટા (r19) લખો

બહાર EEDR, r19

; EEMPE પર લોજિકલ એક લખો

sbi EECR, EEMPE

; EEPE સુયોજિત કરીને eeprom લેખન પ્રારંભ કરો

sbi EECR,EEPE

ret

C કોડ ઉદાample

રદબાતલ EEPROM_write(અનહસ્તાક્ષરિત char ucAddress, unsigned char ucData)

{

/* અગાઉનું લખાણ પૂર્ણ થવાની રાહ જુઓ */ જ્યારે(EECR & (1<

;

/* પ્રોગ્રામિંગ મોડ સેટ કરો */

EECR = (0 <

/ * સરનામું અને ડેટા રજિસ્ટર સેટ કરો * / EEAR = ucAdress;

EEDR = ucData;

/* EEMPE માટે તાર્કિક લખો */

EECR | = (1 <

/ * EEPE સેટ કરીને એપ્રોમ લખાણ પ્રારંભ કરો * /

EECR | = (1 <

}

આગામી કોડ ભૂતપૂર્વampલેસ EEPROM વાંચવા માટે એસેમ્બલી અને C ફંક્શન્સ દર્શાવે છે. માજીampલેસ ધારે છે કે વિક્ષેપોને નિયંત્રિત કરવામાં આવે છે જેથી આ કાર્યોના અમલ દરમિયાન કોઈ વિક્ષેપ ન આવે.

એસેમ્બલી કોડ Example

EEPROM_ વાંચો:

; પાછલા લેખન પૂર્ણ થવા માટે રાહ જુઓ

sbic EECR,EEPE

rjmp EEPROM_read

; સરનામાં રજિસ્ટરમાં સરનામું (r18: r17) સેટ કરો

EEARH, r18 બહાર

બહાર EEARL, r17

; EEE લખીને eeprom ને પ્રારંભ કરો

sbi EECR, EERE

; ડેટા રજિસ્ટરમાંથી ડેટા વાંચો

r16 માં, EEDR

ret

C કોડ ઉદાample

સહી વિનાનું ચાર EEPROM_read(અનહસ્તાક્ષરિત char ucAddress)

{

/ * અગાઉના લખાણ પૂર્ણ થવા માટે રાહ જુઓ * /

જ્યારે (EECR & (1 <

;

/ * એડ્રેસ રજિસ્ટર સેટ કરો * / EEAR = uCAdress;

/* EERE લખીને eeprom વાંચવાનું શરૂ કરો */

EECR | = (1 <

/ * ડેટા રજિસ્ટરમાંથી ડેટા પાછા ફરો * /

રીટર્ન EEDR;

}

EEPROM ભ્રષ્ટાચાર અટકાવી રહ્યા છીએ

ઓછા વીસીસીના સમયગાળા દરમિયાન, EEPROM ડેટા દૂષિત થઈ શકે છે કારણ કે સપ્લાય વોલ્યુમtagસીપીયુ અને EEPROM યોગ્ય રીતે કામ કરવા માટે e ખૂબ ઓછું છે. આ મુદ્દાઓ EEPROM નો ઉપયોગ કરીને બોર્ડ લેવલ સિસ્ટમ્સ માટે સમાન છે, અને સમાન ડિઝાઇન ઉકેલો લાગુ કરવા જોઈએ.

EEPROM ડેટા ભ્રષ્ટાચાર બે પરિસ્થિતિઓને કારણે થઈ શકે છે જ્યારે વોલ્યુમtage ખૂબ ઓછું છે. પ્રથમ, EEPROM પર નિયમિત લેખન ક્રમ માટે ન્યૂનતમ વોલ્યુમની જરૂર છેtagઇ યોગ્ય રીતે ચલાવવા માટે. બીજું, CPU પોતે સૂચનાઓને ખોટી રીતે ચલાવી શકે છે, જો સપ્લાય વોલ્યુમtage ખૂબ ઓછું છે.

આ ડિઝાઇન ભલામણને અનુસરીને EEPROM ડેટા ભ્રષ્ટાચારને સરળતાથી અવગણી શકાય છે:

અપર્યાપ્ત પાવર સપ્લાય વોલ્યુમના સમયગાળા દરમિયાન AVR રીસેટને સક્રિય (નીચું) રાખોtagઇ. આ આંતરિક બ્રાઉન-આઉટ ડિટેક્ટર (BOD) ને સક્ષમ કરીને કરી શકાય છે. જો આંતરિક BOD ના શોધ સ્તર સાથે મેળ ખાતું નથી

જરૂરી ડિટેક્શન લેવલ, બાહ્ય લો VCC રીસેટ પ્રોટેક્શન સર્કિટનો ઉપયોગ કરી શકાય છે. જો રાઇટ ઓપરેશન ચાલુ હોય ત્યારે રીસેટ થાય છે, તો પાવર સપ્લાય voltage પર્યાપ્ત છે.

I / O મેમરી

એટીટીની 25/45/85 ની I / O અવકાશ વ્યાખ્યામાં બતાવેલ છે પૃષ્ઠ 200 પર "રજિસ્ટર સારાંશ".

બધા એટીની 25/45/85 આઇ / ઓએસ અને પેરિફેરલ્સ I / O જગ્યામાં મૂકવામાં આવ્યા છે. બધા I / O સ્થાનો એલડી / એલડીએસ / એલડીડી અને એસટી / એસટીએસ / એસટીડી સૂચનાઓ દ્વારા generalક્સેસ કરી શકાય છે, 32 સામાન્ય હેતુ કામ કરતા રજિસ્ટર અને I / O જગ્યા વચ્ચે ડેટા સ્થાનાંતરિત કરે છે. સરનામાં શ્રેણીમાં I / O રજિસ્ટર 0x00 - 0x1F SBI અને સીબીઆઈની સૂચનાઓનો ઉપયોગ કરીને સીધા જ બીટ-એક્સેસિબલ છે. આ રજિસ્ટરમાં, એસબીઆઈએસ અને એસબીઆઈસી સૂચનોનો ઉપયોગ કરીને સિંગલ બિટ્સની કિંમત ચકાસી શકાય છે. વધુ વિગતો માટે સૂચના સેટ વિભાગનો સંદર્ભ લો. I / O વિશિષ્ટ આદેશો IN અને OUT નો ઉપયોગ કરતી વખતે, I / O સરનામાં 0x00 - 0x3F નો ઉપયોગ કરવો આવશ્યક છે. જ્યારે એલ / ડી અને એસટી સૂચનોનો ઉપયોગ કરીને આઇ / ઓ રજિસ્ટરને ડેટા સ્પેસ તરીકે સંબોધિત કરો છો, ત્યારે આ સરનામાંઓમાં 0x20 ઉમેરવું આવશ્યક છે.

ભાવિ ઉપકરણો સાથે સુસંગતતા માટે, reservedક્સેસ કરવામાં આવે તો અનામત બિટ્સ શૂન્ય પર લખવા જોઈએ. અનામત I / O મેમરી સરનામાં ક્યારેય લખવા ન જોઈએ.

કેટલાક સ્ટેટસ ફ્લેગ્સ તેમને લોજિકલ લખીને સાફ કરવામાં આવે છે. નોંધ લો કે સીબીઆઈ અને એસબીઆઈની સૂચનાઓ ફક્ત ઉલ્લેખિત બીટ પર કાર્ય કરશે, અને તેથી આવા સ્ટેટસ ફ્લેગ્સ ધરાવતા રજિસ્ટર પર ઉપયોગ કરી શકાય છે. સીબીઆઈ અને એસબીઆઈની સૂચનાઓ ફક્ત 0x00 થી 0x1F રજિસ્ટર સાથે કાર્ય કરે છે.

I / O અને પેરિફેરલ્સ કંટ્રોલ રજિસ્ટર પછીના ભાગોમાં સમજાવવામાં આવ્યા છે.

વર્ણન રજીસ્ટર કરો

EEARH - EEPROM સરનામું રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x1F	–	–	–	–	–	–	–	EEAR8	વહેલું
વાંચો/લખો	R	R	R	R	R	R	R	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	X/0

બિટ્સ 7: 1 - અનામત: અનામત બિટ્સ

આ બિટ્સ ભવિષ્યના ઉપયોગ માટે આરક્ષિત છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ્સ 0 - EEAR8: EEPROM સરનામું

આ એટીટિની 85 નો સૌથી નોંધપાત્ર ઇઇપ્રોમ સરનામું છે. ઓછા EEPROM સાથેના ઉપકરણોમાં, એટલે કે એટીની 25 / એટીની 45, આ બીટ અનામત છે અને હંમેશા શૂન્ય વાંચશે. EEPROM સરનામું રજિસ્ટર (EEAR) નું પ્રારંભિક મૂલ્ય અસ્પષ્ટ છે અને EEPROM acક્સેસ કરતા પહેલાં યોગ્ય મૂલ્ય તેથી લખવું આવશ્યક છે.

EEARL - EEPROM સરનામું રજિસ્ટર

બીટ

0x1E	EEAR7	EEAR6	EEAR5	EEAR4	EEAR3	EEAR2	EEAR1	EEAR0	EEARL
રીઅર / લખો	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	X	X	X	X	X	X	X	X

બિટ 7 - EEAR7: EEPROM સરનામું

આ એટીટીની 45 નો સૌથી નોંધપાત્ર EEPROM સરનામું બીટ છે. ઓછા EEPROM સાથેના ઉપકરણોમાં, એટલે કે એટીની 25, આ બીટ અનામત છે અને હંમેશા શૂન્ય વાંચશે. EEPROM સરનામાં રજિસ્ટર (EEAR) નું પ્રારંભિક મૂલ્ય અસ્પષ્ટ છે અને EEPROM acક્સેસ કરતા પહેલાં યોગ્ય મૂલ્ય તેથી લખવું આવશ્યક છે.

બિટ્સ 6: 0 - EEAR [6: 0]: EEPROM સરનામું

આ EEPROM સરનામાં રજિસ્ટરના (ઓછા) બિટ્સ છે. EEPROM ડેટા બાઇટ્સ 0 ... (128/256 / 512-1) માં રેખીય રીતે સંબોધવામાં આવે છે. EEAR નું પ્રારંભિક મૂલ્ય અસ્પષ્ટ છે અને EEPROM ને cesક્સેસ કરવામાં આવે તે પહેલાં યોગ્ય મૂલ્ય તેથી લખવું આવશ્યક છે.

EEDR - EEPROM ડેટા રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x1D	EEDR7	EEDR6	EEDR5	EEDR4	EEDR3	EEDR2	EEDR1	EEDR0	EEDR
વાંચો/લખો	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

EEPROM લેખન કામગીરી માટે EEDR રજિસ્ટર EEAR રજિસ્ટર દ્વારા આપેલ સરનામાં EEPROM પર લખવા માટેનો ડેટા ધરાવે છે. EEPROM રીડ operationપરેશન માટે, EEDR એ માંથી વાંચેલા ડેટાને સમાવે છે

EEAR દ્વારા આપેલા સરનામાં પર EEPROM. 5.5.4 EECR - EEPROM નિયંત્રણ રજીસ્ટર
બિટ 7 6 5			4	3	2	1	0
0x1 સી –	–	EEPM1	EEPM0	EERIE	EEMPE	EEPE	EERE	EECR
આર આર આર / ડબલ્યુ વાંચો / લખો			R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય 0 0 X			X	0	0	X	0

બિટ 7 - અનામત: અનામત બિટ

આ બીટ ભવિષ્યના ઉપયોગ માટે આરક્ષિત છે અને તે હંમેશા એટીટીની 0/25/45 માં 85 તરીકે વાંચશે. ભવિષ્યના AVR ઉપકરણો સાથે સુસંગતતા માટે, હંમેશા આ બીટને શૂન્ય પર લખો. વાંચ્યા પછી, આ બીટને માસ્ક કરો.

બિટ 6 - અનામત: અનામત બિટ

આ બીટ એટીટીની 25/45/85 માં અનામત છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ્સ 5: 4 - EEPM [1: 0]: EEPROM પ્રોગ્રામિંગ મોડ બિટ્સ

EEPROM પ્રોગ્રામિંગ મોડ બિટ્સ સેટિંગ એ નક્કી કરે છે કે EEPE લખતી વખતે કઇ પ્રોગ્રામિંગ ક્રિયા શરૂ થશે. એક અણુ operationપરેશનમાં ડેટાને પ્રોગ્રામ કરવું (જૂના મૂલ્યને ભૂંસી નાખો અને નવું મૂલ્ય પ્રોગ્રામ કરવું) અથવા ઇરેઝ અને રાઇટ operationsપરેશનને બે જુદી જુદી કામગીરીમાં વિભાજિત કરવું શક્ય છે. વિવિધ મોડ્સ માટે પ્રોગ્રામિંગ સમય બતાવવામાં આવ્યા છે કોષ્ટક 5-1. જ્યારે EEPE સેટ કરેલું છે, EEPMn પર લખેલ કોઈપણ લખાણને અવગણવામાં આવશે. રીસેટ દરમિયાન, EEPMn બિટ્સ 0b00 પર ફરીથી સેટ કરવામાં આવશે જ્યાં સુધી EEPROM પ્રોગ્રામિંગમાં વ્યસ્ત નથી.

કોષ્ટક 5-1. EEPROM મોડ બિટ્સ

EEPM1	EEPM0	પ્રોગ્રામિંગ સમય	ઓપરેશન
0	0	3.4 એમ.એસ	ભૂંસી નાખો અને એક ક્રિયામાં લખો (અણુ Operationપરેશન)
0	1	1.8 એમ.એસ	ફક્ત ભૂંસી નાખો
1	0	1.8 એમ.એસ	ફક્ત લખો
1	1	–	ભવિષ્યના ઉપયોગ માટે આરક્ષિત

બિટ 3 - EERIE: EEPROM તૈયાર વિક્ષેપ સક્ષમ

એકને EERIE લખવું એ એસઇઆરજીમાં આઇ-બીટ સેટ કરેલું હોય તો ઇપ્રોમ રેડી વિક્ષેપને સક્ષમ કરે છે. શૂન્ય પર EERIE લખવાનું અવરોધને અસમર્થ બનાવે છે. જ્યારે નોન-વોલેટાઇલ મેમરી પ્રોગ્રામિંગ માટે તૈયાર હોય ત્યારે ઇઇપ્રોમ રેડી ઇન્ટર્પ્ટ સતત વિક્ષેપ ઉત્પન્ન કરે છે.

બિટ 2 - EEMPE: EEPROM માસ્ટર પ્રોગ્રામ સક્ષમ

EEMPE બીટ નક્કી કરે છે કે કોઈ એક પર EEPE લખવાનું અસર કરશે કે નહીં.

જ્યારે EEMPE સેટ કરેલું છે, ત્યારે ચાર ઘડિયાળના ચક્રની અંદર EEPE સેટ કરવાથી પસંદ કરેલા સરનામાં પર EEPROM પ્રોગ્રામ કરવામાં આવશે. જો EEMPE શૂન્ય છે, EEPE ને સેટ કરવાની કોઈ અસર નહીં થાય. જ્યારે સોફ્ટવેર દ્વારા EEMPE ને એક લખવામાં આવ્યું છે, ત્યારે હાર્ડવેર ચાર ઘડિયાળ ચક્ર પછી બીટને શૂન્યથી સાફ કરે છે.

બિટ 1 - EEPE: EEPROM પ્રોગ્રામ સક્ષમ

EEPROM પ્રોગ્રામ એ સિગ્નલ સક્ષમ કરો EEPE એ EEPROM ને પ્રોગ્રામિંગ સક્ષમ સિગ્નલ છે. જ્યારે EEPE લખાયેલું છે, ત્યારે EEPROM EEPMn બિટ્સ સેટિંગ અનુસાર પ્રોગ્રામ કરવામાં આવશે. લોજિકલ એક EEPE પર લખાય તે પહેલાં EEMPE બીટ એક પર લખવું આવશ્યક છે, અન્યથા કોઈ EEPROM લેખન થાય નહીં. જ્યારે લેખન accessક્સેસનો સમય વીતી ગયો હોય ત્યારે, EEPE બીટ હાર્ડવેર દ્વારા સાફ કરવામાં આવે છે. જ્યારે ઇઇપીઈ સેટ થઈ ગઈ છે, ત્યારે આગલી સૂચનાનો અમલ થાય તે પહેલાં સીપીયુને બે ચક્ર માટે અટકાવવામાં આવે છે.

બિટ 0 - EERE: EEPROM વાંચન સક્ષમ

EEPROM રીડ સક્ષમ સિગ્નલ - EERE - એ EEPROM નો રીડ સ્ટ્રોબ છે. જ્યારે EEAR રજિસ્ટરમાં સાચો સરનામું સેટ કરવામાં આવે છે, EEE બીટ એક EEPROM વાંચનને ટ્રિગર કરવા માટે લખવું આવશ્યક છે. EEPROM રીડ એક્સેસ એક સૂચના લે છે, અને વિનંતી કરેલો ડેટા તરત જ ઉપલબ્ધ થાય છે. જ્યારે ઇઇપ્રોમ વાંચવામાં આવે છે, ત્યારે આગલી સૂચનાનો અમલ થાય તે પહેલાં સીપીયુ ચાર ચક્ર માટે બંધ કરવામાં આવે છે. રીડ operationપરેશન શરૂ કરતા પહેલાં વપરાશકર્તાએ EEPE બીટને પોલ કરવો જોઈએ. જો કોઈ લેખન કામગીરી ચાલુ છે, તો ન તો EEPROM વાંચવાનું શક્ય છે, અથવા EEAR રજિસ્ટરને બદલવું શક્ય નથી.

સિસ્ટમ ઘડિયાળ અને ઘડિયાળ વિકલ્પો

ઘડિયાળ સિસ્ટમો અને તેનું વિતરણ

સીપીયુ ઘડિયાળ

CPU ઘડિયાળ એ AVR કોરના સંચાલન સાથે સંબંધિત સિસ્ટમના ભાગોમાં રૂટ થાય છે. ઉદાampઆવા મોડ્યુલોના લેસ એ જનરલ પર્પઝ રજિસ્ટર છે File, સ્ટેટસ રજિસ્ટર અને ડેટા મેમરી જે સ્ટેક પોઇન્ટર ધરાવે છે. CPU ઘડિયાળને રોકવાથી કોરને સામાન્ય કામગીરી અને ગણતરીઓ કરવાથી અટકાવે છે.

I / O ઘડિયાળ - clkI / O

I / O ઘડિયાળનો ઉપયોગ મોટાભાગના I / O મોડ્યુલો દ્વારા થાય છે, જેમ કે ટાઈમર / કાઉન્ટર. I / O ઘડિયાળનો ઉપયોગ બાહ્ય વિક્ષેપ મોડ્યુલ દ્વારા પણ કરવામાં આવે છે, પરંતુ નોંધ લો કે કેટલાક બાહ્ય વિક્ષેપો અસમકાલીન તર્ક દ્વારા શોધી કા .વામાં આવે છે, I / O ઘડિયાળ રોકેલું હોય તો પણ આવા વિક્ષેપોને શોધી શકાય છે.

ફ્લેશ ઘડિયાળ - clkFLASH

ફ્લેશ ઘડિયાળ ફ્લેશ ઇન્ટરફેસના controlsપરેશનને નિયંત્રિત કરે છે. ફ્લેશ ઘડિયાળ સામાન્ય રીતે સીપીયુ ઘડિયાળની સાથે એક સાથે સક્રિય હોય છે.

ADC ઘડિયાળ - clkADC

એડીસી સમર્પિત ઘડિયાળ ડોમેન સાથે પ્રદાન થયેલ છે. આ ડિજિટલ સર્કિટરી દ્વારા ઉત્પન્ન થતા અવાજને ઘટાડવા માટે સીપીયુ અને આઇ / ઓ ઘડિયાળોને રોકવાની મંજૂરી આપે છે. આ વધુ સચોટ એડીસી કન્વર્ઝન પરિણામો આપે છે.

ઝડપી પેરિફેરલ ક્લોક જનરેશન માટે આંતરિક પીએલએલ - ક્લ .કપીસીકે

એટીટીની 25/45/85 માં આંતરિક પીએલએલ એક ઘડિયાળની આવર્તન ઉત્પન્ન કરે છે જે સ્રોત ઇનપુટથી 8x ગુણાકાર છે. ડિફ defaultલ્ટ રૂપે, પીએલએલ સ્રોત તરીકે આંતરિક, 8.0 મેગાહર્ટઝ આરસી cસિલેટરના આઉટપુટનો ઉપયોગ કરે છે. વૈકલ્પિક રીતે, જો PLLCSR નું બીટ LSM સેટ કરેલું હોય તો PLL, RC cસિલેટરના આઉટપુટનો ઉપયોગ બે દ્વારા વિભાજિત કરશે. આમ પીએલએલનું આઉટપુટ, ઝડપી પેરિફેરલ ઘડિયાળ 64 મેગાહર્ટઝ છે. ઝડપી પેરિફેરલ ઘડિયાળ અથવા તેમાંથી પ્રિસ્કલ્ડ ઘડિયાળ, ટાઈમર / કાઉન્ટર 1 માટે ઘડિયાળ સ્ત્રોત તરીકે અથવા સિસ્ટમ ઘડિયાળ તરીકે પસંદ કરી શકાય છે. જુઓ આકૃતિ 6-2. જ્યારે PLLCSR નું LSM સેટ કરવામાં આવે ત્યારે ઝડપી પેરિફેરલ ઘડિયાળની આવર્તનને બે વડે વિભાજિત કરવામાં આવે છે, પરિણામે ઘડિયાળની આવર્તન 32 MHz થાય છે. નોંધ, જો PLLCLK સિસ્ટમ ઘડિયાળ તરીકે ઉપયોગમાં લેવાય તો LSM સેટ કરી શકાતું નથી.

આકૃતિ 6-2. PCK ક્લોકિંગ સિસ્ટમ.

પી.એલ.એલ. આર.સી. ઓસિલેટર પર લ lockedક થયેલ છે અને ઓ.સી.સી.એલ. રજિસ્ટર દ્વારા આર.સી. ઓસિલેટરને સમાયોજિત કરવાથી તે જ સમયે ઝડપી પેરિફેરલ ઘડિયાળને સમાયોજિત કરશે. જો કે, આરસી cસિલેટરને 8 મેગાહર્ટઝ કરતા વધારે આવર્તન પર લઈ જવામાં આવે છે, તો પણ ઝડપી પેરિફેરલ ક્લોક ફ્રીક્વન્સી 85 મેગાહર્ટઝ (સૌથી ખરાબ કેસ) પર સંતૃપ્ત થાય છે અને મહત્તમ આવર્તન પર ઓસિલેટિંગ રહે છે. એ નોંધવું જોઇએ કે આ કિસ્સામાં પી.એલ.એલ. હવે આર.સી. ઓસિલેટર ઘડિયાળથી લ notક થયેલ નથી. તેથી, પીએલએલને યોગ્ય operatingપરેટિંગ રેન્જમાં રાખવા માટે, 8 મેગાહર્ટઝ કરતા વધારે આવર્તન માટે ઓએસસીસીએલ ગોઠવણો ન લેવાની ભલામણ કરવામાં આવે છે.

આંતરિક પીએલએલ સક્ષમ છે જ્યારે:

રજિસ્ટર PLLCSR માં PLLE બીટ સેટ છે.

સીકેએસઇએલ ફ્યુઝ '0001' પર પ્રોગ્રામ થયેલ છે.

સીકેએસઇએલ ફ્યુઝ '0011' પર પ્રોગ્રામ થયેલ છે.

જ્યારે PLL લૉક હોય ત્યારે PLLCSR બીટ PLOCK સેટ થાય છે. બંને આંતરિક RC ઓસિલેટર અને PLL પાવર ડાઉન અને સ્ટેન્ડ-બાય સ્લીપ મોડમાં બંધ છે.

એટીટીની 15 સુસંગતતા મોડમાં આંતરિક પી.એલ.એલ.

એટીટીની 25/45/85 એટીટીની 15 વપરાશકર્તાઓ માટે સ્થળાંતર ઉપકરણ છે, ત્યાં બેક-વ wardર્ડ સુસંગતતા માટે એટીટીની 15 સુસંગતતા મોડ છે. એટીટીની 15 સુસંગતતા મોડ CKSEL ફ્યુઝને '0011' પર પ્રોગ્રામિંગ દ્વારા પસંદ કરવામાં આવ્યો છે.

એટીટીની 15 સુસંગતતા મોડમાં આંતરિક આરસી ઓસિલેટરની આવર્તન 6.4 મેગાહર્ટઝ સુધી કેલિબ્રેટ કરવામાં આવે છે અને પીએલએલનું ગુણાકાર પરિબળ 4x પર સેટ કરેલું છે. જુઓ આકૃતિ 6-3. આ ગોઠવણો સાથે ક્લોકિંગ સિસ્ટમ એટીટીની 15-સુસંગત છે અને પરિણામી ઝડપી પેરિફેરલ ઘડિયાળની આવર્તન 25.6 મેગાહર્ટઝ (એટીટીની 15 જેવી જ છે) છે.

આકૃતિ 6-3. ATtiny15 સુસંગતતા મોડમાં PCK ક્લોકિંગ સિસ્ટમ.

ઘડિયાળ સ્ત્રોતો

ડિવાઇસમાં નીચેનાં ઘડિયાળ સ્રોત વિકલ્પો છે, નીચે બતાવ્યા પ્રમાણે ફ્લેશ ફ્યુઝ બિટ્સ દ્વારા પસંદ કરવા યોગ્ય. પસંદ કરેલા સ્રોતમાંથી ઘડિયાળ એવીઆર ઘડિયાળ જનરેટર માટે ઇનપુટ છે, અને યોગ્ય મોડ્યુલો પર રૂટ કરે છે.

કોષ્ટક 6-1. ઉપકરણ ક્લોકિંગ વિકલ્પો પસંદ કરો

ડિવાઇસ ક્લોકિંગ વિકલ્પ	CKSEL[3:0](1)
બાહ્ય ઘડિયાળ (જુઓ પૃષ્ઠ 26)	0000
ઉચ્ચ આવર્તન પીએલએલ ઘડિયાળ (જુઓ પૃષ્ઠ 26)	0001
કેલિરેટેડ આંતરિક ઓસિલેટર (જુઓ પૃષ્ઠ 27)	0010(2)
કેલિરેટેડ આંતરિક ઓસિલેટર (જુઓ પૃષ્ઠ 27)	0011(3)
આંતરિક 128 કેએચઝેડ ઓસિલેટર (જુઓ પૃષ્ઠ 28)	0100
લો-ફ્રીક્વન્સી ક્રિસ્ટલ scસિલેટર (જુઓ પૃષ્ઠ 29)	0110
ક્રિસ્ટલ ઓસિલેટર / સિરામિક રેઝોનેટર (જુઓ પૃષ્ઠ 29)	1000 - 1111
આરક્ષિત	0101, 0111

બધા ફ્યુઝ માટે "1" નો અર્થ અનપ્રોગ્રામ છે જ્યારે "0" નો અર્થ પ્રોગ્રામ છે.

આ વિકલ્પ પસંદ કરેલ સાથે ઉપકરણને મોકલવામાં આવે છે.

આ એટીટીની 15 સુસંગતતા મોડને પસંદ કરશે, જ્યાં સિસ્ટમ ઘડિયાળને ચારથી વહેંચવામાં આવશે, પરિણામે 1.6 મેગાહર્ટઝ ઘડિયાળની આવર્તન. વધુ ઇનોર્મેશન માટે, જુઓ પૃષ્ઠ 27 પર "કેલિબ્રેટેડ આંતરિક ઓસિલેટર".

દરેક ક્લોકિંગ વિકલ્પ માટેની વિવિધ પસંદગીઓ નીચેના વિભાગોમાં આપવામાં આવી છે. જ્યારે સીપીયુ પાવર-ડાઉનથી જાગે છે, ત્યારે પસંદ કરેલા ઘડિયાળ સ્રોતનો ઉપયોગ પ્રારંભિક સમય માટે કરવામાં આવે છે, સૂચના અમલ શરૂ થાય તે પહેલાં સ્થિર ઓસિલેટર operationપરેશનની ખાતરી આપે છે. જ્યારે સીપીયુ ફરીથી સેટ થવાની શરૂઆત કરે છે, ત્યાં સામાન્ય comપરેશન શરૂ કરતા પહેલાં પાવર સ્થિર સ્તરે પહોંચવાની મંજૂરી આપતા વધારાના વિલંબ થાય છે. વdચડogગ scસિલેટરનો ઉપયોગ સ્ટાર્ટ-અપ સમયના આ રીઅલ-ટાઇમ ભાગને સમય આપવા માટે થાય છે. દરેક ટાઇમ-આઉટ માટે વપરાયેલ ડબ્લ્યુડીટી scસિલેટર ચક્રની સંખ્યામાં દર્શાવવામાં આવી છે કોષ્ટક 6-2.

કોષ્ટક 6-2. વોચડોગ ઓસીલેટર સાયકલની સંખ્યા

ટાઇપ-આઉટ	સાયકલની સંખ્યા
4 એમ.એસ	512
64 એમ.એસ	8K (8,192)

બાહ્ય ઘડિયાળ

બાહ્ય ઘડિયાળ સ્રોતથી ડિવાઇસને ચલાવવા માટે, સીએલકેઆઈને બતાવ્યા પ્રમાણે ચલાવવું જોઈએ આકૃતિ 6-4. બાહ્ય ઘડિયાળ પર ડિવાઇસ ચલાવવા માટે, સીકેએસઇએલ ફ્યુઝને "00" પર પ્રોગ્રામ કરવો આવશ્યક છે.

આકૃતિ 6-4. બાહ્ય ઘડિયાળ ડ્રાઇવ ગોઠવણી

જ્યારે આ ઘડિયાળ સ્રોત પસંદ કરવામાં આવે છે, ત્યારે સ્ટાર્ટ-અપ ટાઇમ્સ એસયુટી ફ્યુઝ દ્વારા બતાવ્યા પ્રમાણે નક્કી કરવામાં આવે છે કોષ્ટક 6-3.

કોષ્ટક 6-3. બાહ્ય ઘડિયાળની પસંદગી માટે સ્ટાર્ટ-અપ સમય

SUT[1:0]	પાવર-ડાઉનથી સ્ટાર્ટ-અપ સમય	ફરીથી સેટથી અતિરિક્ત વિલંબ	ભલામણ કરેલ ઉપયોગ
00	6 સી.કે.	14CK	બીઓડી સક્ષમ
01	6 સી.કે.	14 સીકે + 4 એમએસ	ઝડપી વધતી શક્તિ
10	6 સી.કે.	14 સીકે + 64 એમએસ	ધીમે ધીમે વધતી શક્તિ
11	આરક્ષિત

બાહ્ય ઘડિયાળ લાગુ કરતી વખતે, એમસીયુના સ્થિર કામગીરીની ખાતરી કરવા માટે લાગુ ઘડિયાળની આવર્તનમાં અચાનક ફેરફારોને ટાળવું જરૂરી છે. એક ઘડિયાળ ચક્રથી બીજામાં 2% કરતા વધુની આવર્તનમાં ફેરફાર અણધારી વર્તણૂક તરફ દોરી શકે છે. ઘડિયાળની આવર્તનના આવા ફેરફારો દરમિયાન એમસીયુને રીસેટમાં રાખવામાં આવે છે તેની ખાતરી કરવી જરૂરી છે.

નોંધ કરો કે સિસ્ટમ ક્લોક પ્રિસ્લેનો ઉપયોગ આંતરિક ઘડિયાળની આવર્તનના રન-ટાઇમ ફેરફારોને લાગુ કરવા માટે થઈ શકે છે જ્યારે હજી પણ સ્થિર કામગીરીની ખાતરી કરવામાં આવે છે. નો સંદર્ભ લો પૃષ્ઠ 31 પર "સિસ્ટમ ક્લોક પ્રિસ્કેલર" વિગતો માટે.

ઉચ્ચ આવર્તન પીએલએલ ઘડિયાળ

એક આંતરિક પીએલએલ છે જે પેરિફેરલ ટાઈમર / કાઉન્ટર 64 ના ઉપયોગ માટે અને સિસ્ટમ ક્લોક સ્રોત માટે આરસી scસિલેટરને લ nominક રૂપે 1 મેગાહર્ટઝ ક્લોક રેટ પ્રદાન કરે છે. જ્યારે સિસ્ટમ ઘડિયાળ સ્ત્રોત તરીકે પસંદ કરવામાં આવે છે, ત્યારે પ્રોગ્રામ કરીને સી.કે.એસ.એલ. ફ્યુઝને '0001' પર, તે ચારમાં વહેંચાયેલ છે જેમ કે બતાવ્યા પ્રમાણે કોષ્ટક 6-4.

કોષ્ટક 6-4. ઉચ્ચ આવર્તન PLL ઘડિયાળ ઓપરેટિંગ મોડ્સ

CKSEL[3:0]	નોમિનલ ફ્રીક્વન્સી
0001	16 MHz

જ્યારે આ ઘડિયાળ સ્રોત પસંદ કરવામાં આવે છે, ત્યારે સ્ટાર્ટ-અપ ટાઇમ્સ એસ.યુ.ટી. ફ્યુઝ દ્વારા બતાવ્યા પ્રમાણે નક્કી કરવામાં આવે છે કોષ્ટક 6-5.

કોષ્ટક 6-5. ઉચ્ચ આવર્તન PLL ઘડિયાળ માટે સ્ટાર્ટ-અપ સમય

SUT[1:0]	પાવર ડાઉનથી સ્ટાર્ટ-અપ સમય	પાવર-ઓન રીસેટથી વધારાનો વિલંબ (VCC = 5.0V)	ભલામણ કરેલ ઉપયોગ
00	14 સીકે + 1 કે (1024) સીકે + 4 એમએસ	4 એમ.એસ	બીઓડી સક્ષમ

કોષ્ટક 6-5. ઉચ્ચ આવર્તન PLL ઘડિયાળ માટે સ્ટાર્ટ-અપ સમય

SUT[1:0]	પાવર ડાઉનથી સ્ટાર્ટ-અપ સમય	પાવર-ઓન રીસેટથી વધારાનો વિલંબ (VCC = 5.0V)	ભલામણ કરેલ ઉપયોગ
01	14 સીકે + 16 કે (16384) સીકે + 4 એમએસ	4 એમ.એસ	ઝડપી વધતી શક્તિ
10	14 સીકે + 1 કે (1024) સીકે + 64 એમએસ	4 એમ.એસ	ધીમે ધીમે વધતી શક્તિ
11	14 સીકે + 16 કે (16384) સીકે + 64 એમએસ	4 એમ.એસ	ધીમે ધીમે વધતી શક્તિ

કેલિરેટેડ આંતરિક ઓસિલેટર

મૂળભૂત રીતે, આંતરિક RC ઓસિલેટર આશરે 8.0 MHz ઘડિયાળ પ્રદાન કરે છે. જોકે વોલ્યુમtage અને તાપમાન આધારિત, આ ઘડિયાળ વપરાશકર્તા દ્વારા ખૂબ જ સચોટ રીતે માપાંકિત કરી શકાય છે. જુઓ "કેલિબ્રેટેડ આંતરિક આરસી ઓસિલેટર એક્યુ- પાના 164 પર અને પૃષ્ઠ 192 પર "આંતરિક ઓસિલેટર ગતિ" વધુ વિગતો માટે. ડિવાઇસને CKDIV8 ફ્યુઝ પ્રોગ્રામવાળા વહન કરવામાં આવ્યું છે. જુઓ પૃષ્ઠ 31 પર "સિસ્ટમ ક્લોક પ્રિસ્કેલર" વધુ વિગતો માટે.

આ ઘડિયાળ સિસ્ટમ ઘડિયાળ તરીકે સી.કે.એસ.એલ. ફ્યુઝને પ્રોગ્રામ કરીને બતાવ્યા પ્રમાણે પસંદ કરી શકાય છે પૃષ્ઠ પર કોષ્ટક 6-6

27. જો પસંદ કરેલ છે, તો તે કોઈ બાહ્ય ઘટકો સાથે કાર્ય કરશે. રીસેટ દરમિયાન, હાર્ડવેર ઓએસસીસીએલ રજિસ્ટરમાં પૂર્વ-પ્રોગ્રામ કરેલ કેલિબ્રેશન મૂલ્યને લોડ કરે છે અને ત્યાંથી આપમેળે આરસી ઓસિલેટરને કેલિબ્રેટ કરે છે. આ કેલિબ્રેશનની ચોકસાઈ માં ફેક્ટરી કેલિબ્રેશન તરીકે બતાવવામાં આવી છે પાનું 21 પર કોષ્ટક 2-164.

એસડબલ્યુથી ઓએસસીસીએલ રજિસ્ટર બદલીને, જુઓ પૃષ્ઠ 31 પર "ઓ.એસ.સી.સી.એલ. - Oસિલેટર કibલિબ્રેશન રજિસ્ટર", ફેક્ટરી કેલિબ્રેશનનો ઉપયોગ કરતાં calંચા કેલિબ્રેશન ચોકસાઈ મેળવવાનું શક્ય છે. આ કેલિબ્રેશનની ચોકસાઈ માં વપરાશકર્તા કેલિબ્રેશન તરીકે બતાવવામાં આવી છે પાનું 21 પર કોષ્ટક 2-164.

જ્યારે આ scસિલેટરનો ઉપયોગ ચિપ ઘડિયાળ તરીકે કરવામાં આવે છે, ત્યારે વ Watchચડogગ scસિલેટરનો ઉપયોગ હજી વogચડ Timeગ ટાઈમર માટે અને ફરીથી સેટ સમય-આઉટ માટે થશે. પૂર્વ-પ્રોગ્રામ કરેલ કેલિબ્રેશન મૂલ્ય વિશે વધુ માહિતી માટે, વિભાગ જુઓ “કાલી- પાનું 150 પર બ્રાયન બાઇટ્સ ”.

આંતરિક cસિલેટરને “6.4” પર CKSEL ફ્યુઝ લખીને 0011 મેગાહર્ટઝ ઘડિયાળ પ્રદાન કરવા માટે પણ સેટ કરી શકાય છે, જેમ કે બતાવ્યા પ્રમાણે કોષ્ટક 6-6 નીચે. આ સેટિંગને એટીટીની 15 સુસંગતતા મોડ તરીકે પ્રદર્શિત કરવામાં આવી છે અને તે એટીની 6.4 ની જેમ 15 મેગાહર્ટઝ પર ક aલિબ્રેટેડ ઘડિયાળ સ્રોત પ્રદાન કરવાનો છે. એટીટીની 15 સુસંગતતા મોડમાં ટીએમર / કાઉન્ટર 6.4 માટે 25.6 મેગાહર્ટઝ પેરિફેરલ ક્લોક સિગ્નલ જનરેટ કરવા માટે પીએલએલ 1 મેગાહર્ટઝ પર ચાલતા આંતરિક ઓસિલેટરનો ઉપયોગ કરે છે (જુઓ “8-બીટ ટાઈમર / કાઉન્ટર 1 ઇન એટીટીની 15 મોડ "પૃષ્ઠ 95 પર). નોંધ લો કે ઓપરેશનના આ મોડમાં 6.4 મેગાહર્ટઝ ઘડિયાળ સિગ્નલ હંમેશાં ચાર દ્વારા વહેંચાયેલું હોય છે, 1.6 મેગાહર્ટઝ સિસ્ટમ ઘડિયાળ પ્રદાન કરે છે.

કોષ્ટક 6-6. આંતરિક માપાંકિત આરસી ઓસિલેટર ઓપરેટિંગ મોડ્સ

CKSEL[3:0]	નોમિનલ ફ્રીક્વન્સી
0010(1)	8.0 MHz
0011(2)	6.4 MHz

આ વિકલ્પ પસંદ કરેલ સાથે ઉપકરણને મોકલવામાં આવે છે.

આ સેટિંગ એટીટીની 15 સુસંગતતા મોડ પસંદ કરશે, જ્યાં સિસ્ટમ ઘડિયાળને ચારથી વહેંચવામાં આવશે, પરિણામે 1.6 મેગાહર્ટઝ ઘડિયાળ આવર્તન.

જ્યારે કેલિબ્રેટેડ 8 મેગાહર્ટઝ આંતરિક ઓસિલેટરને ઘડિયાળના સ્ત્રોત તરીકે પસંદ કરવામાં આવે છે ત્યારે પ્રારંભમાં સમય એસ.ટી. ફ્યુઝ દ્વારા નક્કી કરવામાં આવે છે કોષ્ટક 6-7 નીચે

કોષ્ટક 6-7. આંતરિક માપાંકિત આરસી ઓસિલેટર ઘડિયાળ માટે સ્ટાર્ટ-અપ સમય

SUT[1:0]	પાવર-ડાઉનથી સ્ટાર્ટ-અપ સમય	રીસેટથી વધારાનો વિલંબ (VCC = 5.0V)	ભલામણ કરેલ ઉપયોગ
00	6 સી.કે.	14CK(1)	બીઓડી સક્ષમ
01	6 સી.કે.	14 સીકે + 4 એમએસ	ઝડપી વધતી શક્તિ
10(2)	6 સી.કે.	14 સીકે + 64 એમએસ	ધીમે ધીમે વધતી શક્તિ
11	આરક્ષિત

1. જો આરએસટીડીઆઇએસબીએલ ફ્યુઝ પ્રોગ્રામ થયેલ છે, તો પ્રોગ્રામિંગ મોડ દાખલ થઈ શકે છે તેની ખાતરી કરવા માટે આ પ્રારંભ સમય 14CK + 4 એમએસ સુધી વધારવામાં આવશે.
2. આ વિકલ્પ પસંદ કરેલ સાથે ઉપકરણને મોકલવામાં આવે છે.

એટીટીની 15 સુસંગતતા મોડમાં સ્ટાર્ટ-અપ ટાઇમ્સ એસયુટી ફ્યુઝ દ્વારા બતાવ્યા પ્રમાણે નક્કી કરવામાં આવે છે કોષ્ટક 6-8 નીચે

કોષ્ટક 6-8. આંતરિક માપાંકિત આરસી ઓસિલેટર ઘડિયાળ માટે સ્ટાર્ટ-અપ સમય (ATtiny15 મોડમાં)

SUT[1:0]	પાવર-ડાઉનથી સ્ટાર્ટ-અપ સમય	રીસેટથી વધારાનો વિલંબ (VCC = 5.0V)	ભલામણ કરેલ ઉપયોગ
00	6 સી.કે.	14 સીકે + 64 એમએસ
01	6 સી.કે.	14 સીકે + 64 એમએસ
10	6 સી.કે.	14 સીકે + 4 એમએસ
11	1 સી.કે.	14CK(1)

નોંધ: જો RSTDISBL ફ્યુઝ પ્રોગ્રામ કરેલ હોય, તો પ્રોગ્રામિંગ મોડ દાખલ કરી શકાય તેની ખાતરી કરવા માટે આ સ્ટાર્ટ-અપ સમય વધારીને 14CK + 4 ms કરવામાં આવશે.

સારાંશમાં, એટીટીની 15 સુસંગતતા મોડ પર વધુ માહિતી વિભાગોમાં મળી શકે છે "પોર્ટ બી (પીબી 5: પીબી 0)" ચાલુ પૃષ્ઠ 2, પૃષ્ઠ 15 પર "એટીટીની 24 સુસંગતતા મોડમાં આંતરિક પીએલએલ", "એટીટીની 8 મોડમાં 1-બીટ ટાઈમર / કાઉન્ટર 15" ચાલુ પૃષ્ઠ 95, પૃષ્ઠ 140 પર "ડીબગવાયરની મર્યાદાઓ", પૃષ્ઠ 150 પર "કેલિબ્રેશન બાઇટ્સ" અને ટેબલ પર “ઘડિયાળ પ્રિસ્કેલર પૃષ્ઠ પર 33 પસંદ કરો.

આંતરિક 128 કેએચઝેડ ઓસિલેટર

128 kHz આંતરિક ઓસિલેટર એ ઓછી શક્તિનું ઓસિલેટર છે જે 128 kHz ની ઘડિયાળ પ્રદાન કરે છે. આવર્તન 3V અને 25°C પર નજીવી છે. CKSEL ફ્યુઝને “0100” પર પ્રોગ્રામ કરીને આ ઘડિયાળને સિસ્ટમ ઘડિયાળ તરીકે પસંદ કરી શકાય છે.

જ્યારે આ ઘડિયાળ સ્રોત પસંદ કરવામાં આવે છે, ત્યારે સ્ટાર્ટ-અપ ટાઇમ્સ એસયુટી ફ્યુઝ દ્વારા બતાવ્યા પ્રમાણે નક્કી કરવામાં આવે છે કોષ્ટક 6-9.

કોષ્ટક 6-9. 128 kHz આંતરિક ઓસિલેટર માટે સ્ટાર્ટ-અપ સમય

SUT[1:0]	પાવર-ડાઉનથી સ્ટાર્ટ-અપ સમય	ફરીથી સેટથી અતિરિક્ત વિલંબ	ભલામણ કરેલ ઉપયોગ
00	6 સી.કે.	14CK(1)	બીઓડી સક્ષમ
01	6 સી.કે.	14 સીકે + 4 એમએસ	ઝડપી વધતી શક્તિ
10	6 સી.કે.	14 સીકે + 64 એમએસ	ધીમે ધીમે વધતી શક્તિ
11	આરક્ષિત

લો-ફ્રીક્વન્સી ક્રિસ્ટલ scસિલેટર

ડિવાઇસના ઘડિયાળનાં સ્ત્રોત તરીકે 32.768 કેહર્ટઝેડ વ watchચ ક્રિસ્ટલનો ઉપયોગ કરવા માટે, લો-ફ્રીક્વન્સી ક્રિસ્ટલ scસિલેટરને '0110' પર CKSEL ફ્યુઝ સેટ કરીને પસંદ કરવું આવશ્યક છે. સ્ફટિકમાં બતાવ્યા પ્રમાણે જોડાયેલ હોવું જોઈએ આકૃતિ 6-5. 32.768 કેહર્ટઝ ક્રિસ્ટલ માટે અનુકૂળ લોડ કેપેસિટેન્સ શોધવા માટે, કૃપા કરીને ઉત્પાદકની ડેટાશીટનો સંપર્ક કરો.

જ્યારે આ cસિલેટર પસંદ કરવામાં આવે છે, ત્યારે સ્ટાર્ટ-અપ ટાઇમ્સ એસ.યુ.ટી. ફ્યુઝ દ્વારા બતાવ્યા પ્રમાણે નક્કી કરવામાં આવે છે કોષ્ટક 6-10.

કોષ્ટક 6-10. ઓછી આવર્તન ક્રિસ્ટલ ઓસિલેટર ઘડિયાળ પસંદગી માટે સ્ટાર્ટ-અપ સમય

SUT[1:0]	પાવર ડાઉનથી સ્ટાર્ટ-અપ સમય	રીસેટથી વધારાનો વિલંબ (VCC = 5.0V)	ભલામણ કરેલ ઉપયોગ
00	1 કે (1024) સી.કે.(1)	4 એમ.એસ	ઝડપથી વધતી શક્તિ અથવા બીઓડી સક્ષમ
01	1 કે (1024) સી.કે.(1)	64 એમ.એસ	ધીમે ધીમે વધતી શક્તિ
10	32 કે (32768) સી.કે.	64 એમ.એસ	પ્રારંભ પર સ્થિર આવર્તન
11	આરક્ષિત

નોંધ: આ વિકલ્પોનો ઉપયોગ ફક્ત ત્યારે જ થવો જોઈએ જો સ્ટાર્ટ-અપ સમયે ફ્રીક્વન્સી સ્ટેબિલિટી મહત્વપૂર્ણ ન હોય.

લો-ફ્રીક્વન્સી ક્રિસ્ટલ scસિલેટર આંતરિક લોડ કેપેસિટીન્સ પ્રદાન કરે છે, જુઓ કોષ્ટક 6-11 દરેક TOSC પિન પર.

કોષ્ટક 6-11. ઓછી-આવર્તન ક્રિસ્ટલ ઓસિલેટરની ક્ષમતા

ઉપકરણ	32 કેએચઝેડ ઓસ્ક. પ્રકાર	કેપ (Xtal1 / Tosc1)	કેપ (Xtal2 / Tosc2)
એટીની 25/45/85	સિસ્ટમ ઓસ્ક.	16 પીએફ	6 પીએફ

ક્રિસ્ટલ ઓસિલેટર / સિરામિક રેઝોનેટર

XTAL1 અને XTAL2 એ ઇનવર્ટિંગના અનુક્રમે ઇનપુટ અને આઉટપુટ છે ampલિફાયર કે જે ઓન-ચિપ ઓસિલેટર તરીકે ઉપયોગ માટે ગોઠવી શકાય છે, જેમ કે આમાં બતાવ્યા પ્રમાણે આકૃતિ 6-5. ક્યાં તો ક્વાર્ટઝ ક્રિસ્ટલ અથવા સિરામિક રેઝોનેટરનો ઉપયોગ થઈ શકે છે.

C1 અને C2 હંમેશા બંને સ્ફટિકો અને રેઝોનેટર માટે સમાન હોવા જોઈએ. કેપેસિટર્સનું શ્રેષ્ઠ મૂલ્ય ઉપયોગમાં લેવાતા ક્રિસ્ટલ અથવા રિઝોનેટર, સ્ટ્રે કેપેસીટન્સનું પ્રમાણ અને પર્યાવરણના ઇલેક્ટ્રોમેગ્નેટિક અવાજ પર આધારિત છે. સ્ફટિકો સાથે ઉપયોગ કરવા માટે કેપેસિટર પસંદ કરવા માટેની કેટલીક પ્રારંભિક માર્ગદર્શિકા આપવામાં આવી છે કોષ્ટક 6-12 નીચે. સિરામિક રેઝોનેટર્સ માટે, ઉત્પાદક દ્વારા આપવામાં આવેલા કેપેસિટર મૂલ્યોનો ઉપયોગ થવો જોઈએ.

કોષ્ટક 6-12. ક્રિસ્ટલ ઓસિલેટર ઓપરેટિંગ મોડ્સ

CKSEL[3:1]	આવર્તન રેંજ (MHz)	સ્ફટિકો (પીએફ) સાથે વાપરવા માટે કેપેસિટર્સ સી 1 અને સી 2 માટેની ભલામણ કરેલ રેંજ
100(1)	0.4 - 0.9	–
101	0.9 - 3.0	12 - 22
110	3.0 - 8.0	12 - 22
111	8.0 -	12 - 22

નોંધો: આ વિકલ્પનો ઉપયોગ ક્રિસ્ટલ્સ સાથે થવો જોઈએ નહીં, ફક્ત સિરામિક રેઝોનેટર સાથે.

Scસિલેટર ત્રણ અલગ અલગ મોડ્સમાં કાર્ય કરી શકે છે, દરેક ચોક્કસ આવર્તન શ્રેણી માટે શ્રેષ્ટ થયેલ છે. Shownપરેટિંગ મોડને ફ્યુઝ CKSEL [3: 1] દ્વારા બતાવ્યા પ્રમાણે પસંદ કરવામાં આવ્યું છે કોષ્ટક 6-12.

સીટીએસઇએલ 0 ફ્યુઝ એસયુટી સાથે મળીને [1: 0] ફ્યુઝ પ્રારંભમાં પસંદ કરેલા સમય પસંદ કરે છે કોષ્ટક 6-13.

કોષ્ટક 6-13. ક્રિસ્ટલ ઓસિલેટર ઘડિયાળ પસંદગી માટે સ્ટાર્ટ-અપ સમય

CKSEL0	SUT[1:0]	પાવર-ડાઉનથી સ્ટાર્ટ-અપ સમય	ફરીથી સેટથી અતિરિક્ત વિલંબ	ભલામણ કરેલ ઉપયોગ
0	00	258 સી.કે.(1)	14 સીકે + 4 એમએસ	સિરામિક રેઝોનેટર, ઝડપી વધતી શક્તિ
0	01	258 સી.કે.(1)	14 સીકે + 64 એમએસ	સિરામિક રેઝોનેટર, ધીમે ધીમે વધતી શક્તિ
0	10	1 કે (1024) સી.કે.(2)	14CK	સિરામિક રેઝોનેટર, બીઓડી સક્ષમ
0	11	1 કે (1024) સી.કે.(2)	14 સીકે + 4 એમએસ	સિરામિક રેઝોનેટર, ઝડપી વધતી શક્તિ
1	00	1 કે (1024) સી.કે.(2)	14 સીકે + 64 એમએસ	સિરામિક રેઝોનેટર, ધીમે ધીમે વધતી શક્તિ
1	01	16 કે (16384) સી.કે.	14CK	ક્રિસ્ટલ ઓસિલેટર, બીઓડી સક્ષમ
1	10	16 કે (16384) સી.કે.	14 સીકે + 4 એમએસ	ક્રિસ્ટલ ઓસિલેટર, ઝડપી વધતી શક્તિ
1	11	16 કે (16384) સી.કે.	14 સીકે + 64 એમએસ	ક્રિસ્ટલ ઓસિલેટર, ધીમે ધીમે વધતી શક્તિ

નોંધો

આ વિકલ્પોનો ઉપયોગ ફક્ત ત્યારે જ થવો જોઈએ જ્યારે ઉપકરણની મહત્તમ આવર્તનની નજીકથી સંચાલન ન કરવામાં આવે, અને માત્ર ત્યારે જ જો શરૂઆત માટે આવર્તન સ્થિરતા એપ્લિકેશન માટે મહત્વપૂર્ણ નથી. આ વિકલ્પો સ્ફટિકો માટે યોગ્ય નથી.

આ વિકલ્પો સિરામિક રેઝોનેટર સાથે ઉપયોગ માટે બનાવાયેલ છે અને સ્ટાર્ટ-અપ પર આવર્તન સ્થિરતાની ખાતરી કરશે. જ્યારે ડિવાઇસની મહત્તમ આવર્તન નજીક ન ચલાવતા હો ત્યારે પણ સ્ફટિકોથી તેનો ઉપયોગ કરી શકાય છે, અને જો પ્રારંભ માટે સ્ટ્રીક-અપમાં આવર્તનશીલતા એપ્લિકેશન માટે મહત્વપૂર્ણ નથી.

ડિફaultલ્ટ ક્લોક સ્રોત

ઉપકરણ CKSEL = “0010”, SUT = “10” અને CKDIV8 પ્રોગ્રામ સાથે મોકલવામાં આવે છે. ડિફૉલ્ટ ઘડિયાળ સ્ત્રોત સેટિંગ તેથી આંતરિક આરસી ઓસિલેટર 8 મેગાહર્ટઝ પર સૌથી લાંબો સ્ટાર્ટ-અપ સમય સાથે ચાલે છે અને પ્રારંભિક સિસ્ટમ ઘડિયાળ 8 ની પ્રીસ્કેલિંગ છે, પરિણામે 1.0 મેગાહર્ટ્ઝ સિસ્ટમ ઘડિયાળ છે. આ ડિફૉલ્ટ સેટિંગ એ સુનિશ્ચિત કરે છે કે બધા વપરાશકર્તાઓ ઇન-સિસ્ટમ અથવા હાઇ-વોલનો ઉપયોગ કરીને તેમની ઇચ્છિત ઘડિયાળ સ્ત્રોત સેટિંગ કરી શકે છે.tage પ્રોગ્રામર.

સિસ્ટમ ક્લોક પ્રિસ્કેલેર

એટીટીની 25/45/85 સિસ્ટમ ઘડિયાળને સેટ કરીને વિભાજિત કરી શકાય છે પૃષ્ઠ 32 પર "સીએલકેપીઆર - ક્લોક પ્રિસ્કેલ રજિસ્ટર". જ્યારે પ્રોસેસિંગ પાવરની જરૂરિયાત ઓછી હોય ત્યારે આ સુવિધાનો ઉપયોગ પાવર વપરાશ ઘટાડવા માટે થઈ શકે છે. આનો ઉપયોગ તમામ ઘડિયાળ સ્ત્રોત વિકલ્પો સાથે થઈ શકે છે, અને તે CPU અને તમામ સિંક્રનસ પેરિફેરલ્સની ઘડિયાળની આવર્તનને અસર કરશે. clkI/O, clkADC, clkCPU, અને clkFLASH માં બતાવ્યા પ્રમાણે પરિબળ દ્વારા વિભાજિત કરવામાં આવે છે. પાનું 6 પર કોષ્ટક 15-33.

સ્વિચિંગ સમય

પ્રિસ્કેલર સેટિંગ્સ વચ્ચે સ્વિચ કરતી વખતે, સિસ્ટમ ક્લોક પ્રિસ્કેલેર ખાતરી કરે છે કે ઘડિયાળ સિસ્ટમમાં કોઈ અવરોધો ન આવે અને કોઈ પણ મધ્યવર્તી આવર્તન અગાઉના સેટિંગને અનુરૂપ ઘડિયાળની આવર્તન કરતા વધારે ન હોય, અથવા નવી સેટિંગને અનુરૂપ ઘડિયાળની આવર્તન.

લહેરિયું કાઉન્ટર જે પ્રિસ્કેલરને અમલમાં મૂકે છે તે અવિભાજિત ઘડિયાળની આવર્તન પર ચાલે છે, જે સીપીયુની ઘડિયાળની આવર્તન કરતા ઝડપી હોઈ શકે છે. તેથી, પ્રિસ્કેલેરની સ્થિતિ નક્કી કરવી શક્ય નથી - ભલે તે વાંચનીય હોય, અને એક ઘડિયાળના વિભાગથી બીજામાં સ્વિચ કરવામાં જે સમય લે છે તે ચોક્કસ આગાહી કરી શકાતું નથી.

સીએલકેપીએસના મૂલ્યો લખવામાં આવે છે ત્યાંથી, નવી ઘડિયાળની આવર્તન-સક્રિયતા પહેલા T1 + T2 અને T1 + 2 * T2 વચ્ચેનો સમય લે છે. આ અંતરાલમાં, 2 સક્રિય ઘડિયાળની ધાર ઉત્પન્ન થાય છે. અહીં, ટી 1 એ પાછલા ઘડિયાળનો સમયગાળો છે, અને ટી 2 એ સમયગાળો છે જે નવા પ્રિસ્કેલર સેટિંગને અનુરૂપ છે.

ઘડિયાળનું આઉટપુટ બફર

ઉપકરણ સિસ્ટમ ઘડિયાળને સીએલકેઓ પિન પર આઉટપુટ કરી શકે છે (જ્યારે XTAL2 પિન તરીકે ઉપયોગમાં લેવાય નહીં). આઉટપુટને સક્ષમ કરવા માટે, CKOUT ફ્યુઝ પ્રોગ્રામ કરવો પડશે. જ્યારે સિસ્ટમ પર અન્ય સર્કિટ ચલાવવા માટે ચિપ ઘડિયાળનો ઉપયોગ કરવામાં આવે ત્યારે આ મોડ યોગ્ય છે. નોંધ લો કે રીસેટ દરમિયાન ઘડિયાળ આઉટપુટ નહીં થાય અને જ્યારે ફ્યુઝ પ્રોગ્રામ થાય ત્યારે I / O પિનનું સામાન્ય સંચાલન ફરીથી લખવામાં આવશે. જ્યારે ઘડિયાળ સીએલકેઓ પર આઉટપુટ હોય ત્યારે આંતરિક આરસી Oસિલેટર, ડબ્લ્યુડીટી scસિલેટર, પીએલએલ અને બાહ્ય ઘડિયાળ (સીએલકેઆઈ) પસંદ કરી શકાય છે. ક્રિસ્ટલ ઓસિલેટર (XTAL1, XTAL2) નો ઉપયોગ CLKO પર ઘડિયાળના આઉટપુટ માટે કરી શકાતો નથી. જો સિસ્ટમ ક્લોક પ્રિસ્કેલરનો ઉપયોગ થાય છે, તો તે વિભાજિત સિસ્ટમ ઘડિયાળ છે જે આઉટપુટ છે.

વર્ણન રજીસ્ટર કરો

ઓએસસીસીએલ - ઓસિલેટર કેલિબ્રેશન રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x31	CAL7	CAL6	CAL5	CAL4	CAL3	CAL2	CAL1	CAL0	ઓએસસીસીએલ
વાંચો/લખો	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

બિટ્સ 7: 0 - સીએલ [7: 0]: ઓસિલેટર કેલિબ્રેશન મૂલ્ય

Scસિલેટર કેલિબ્રેશન રજિસ્ટરનો ઉપયોગ cસિલેટર આવર્તનથી પ્રક્રિયાના ફેરફારોને દૂર કરવા માટે કેલિબ્રેટેડ આંતરિક આરસી Cસિલેટરને ટ્રિમ કરવા માટે કરવામાં આવે છે. પૂર્વ-પ્રોગ્રામ કરેલ કેલિબ્રેશન મૂલ્ય ચિપ રીસેટ દરમિયાન આપમેળે આ રજિસ્ટર પર લખવામાં આવે છે, જેમાં ઉલ્લેખિત પ્રમાણે ફેક્ટરી કેલિબ્રેટેડ આવર્તન છે પાનું 21 પર કોષ્ટક 2-164. Softwareસિલેટર આવર્તન બદલવા માટે એપ્લિકેશન સ softwareફ્ટવેર આ રજિસ્ટર લખી શકે છે. Specifiedસિલેટરમાં ઉલ્લેખિત મુજબ ફ્રીક્વન્સીઝમાં કેલિબ્રેટ કરી શકાય છે પાનું 21 પર કોષ્ટક 2-164. તે શ્રેણીની બહારની કેલિબ્રેશનની ખાતરી નથી.

નોંધ લો કે આ cસિલેટરનો ઉપયોગ EEPROM અને ફ્લેશ લખવાની timeક્સેસ કરવા માટે કરવામાં આવે છે, અને આ લખાણના સમયને તે મુજબ અસર થશે. જો EEPROM અથવા ફ્લેશ લખાયેલ છે, તો 8.8 મેગાહર્ટઝથી વધુ કેલિબ્રેટ કરશો નહીં. નહિંતર, EEPROM અથવા ફ્લેશ લખવું નિષ્ફળ થઈ શકે છે.

સીએએલ 7 બીટ cસિલેટર માટેની કામગીરીની શ્રેણી નક્કી કરે છે. આ બીટને 0 પર સેટ કરવાથી સૌથી ઓછી આવર્તન શ્રેણી મળે છે, આ બીટને 1 પર સેટ કરવાથી સૌથી વધુ આવર્તન શ્રેણી મળે છે. બે આવર્તન શ્રેણીઓ ઓવરલેપિંગ છે, અન્ય શબ્દોમાં OSCCAL = 0x7F નું સેટિંગ OSCCAL = 0x80 કરતા વધારે આવર્તન આપે છે.

સીએએલ [6: 0] બિટ્સનો ઉપયોગ પસંદ કરેલ શ્રેણીની આવર્તનને ધ્યાનમાં રાખીને કરવામાં આવે છે. 0x00 નું સેટિંગ એ રેન્જમાં સૌથી ઓછી આવર્તન આપે છે, અને 0x7F નું સેટિંગ રેન્જમાં સૌથી વધુ આવર્તન આપે છે.

એમસીયુના સ્થિર કામગીરીની ખાતરી કરવા માટે કેલિબ્રેશન મૂલ્યને નાનામાં બદલવું જોઈએ. એક ચક્રથી બીજામાં 2% કરતા વધુની આવર્તનમાં ફેરફાર અણધારી વર્તણૂક તરફ દોરી શકે છે. દરેક કેલિબ્રેશન માટે ઓએસસીસીએલમાં ફેરફાર 0x20 કરતા વધુ ન હોવા જોઈએ. ઘડિયાળની આવર્તનના આવા ફેરફારો દરમિયાન એમસીયુને રીસેટમાં રાખવામાં આવે છે તેની ખાતરી કરવી જરૂરી છે

કોષ્ટક 6-14. આંતરિક RC ઓસિલેટર આવર્તન શ્રેણી

ઓએસસીસીએલ મૂલ્ય	નોમિનલ ફ્રીક્વન્સીના આદર સાથે લાક્ષણિક ન્યૂનતમ આવર્તન	નોમિનલ ફ્રીક્વન્સીના આદર સાથે લાક્ષણિક ઉચ્ચતમ આવર્તન
0x00	50%	100%
0x3F	75%	150%
0x7F	100%	200%

સીએલકેપીઆર - ક્લોક પ્રિસ્કેલ રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x26	સીએલકેપીસીઇ	–	–	–	સીએલકેપીએસ 3	સીએલકેપીએસ 2	સીએલકેપીએસ 1	સીએલકેપીએસ 0	સીએલકેપીઆર
વાંચો/લખો	R/W	R	R	R	R/W	R/W	R/W	R/W

પ્રારંભિક મૂલ્ય 0 0 0 0 બિટ વર્ણન જુઓ

બિટ 7 - સીએલકેપીસીઇ: ક્લોક પ્રિસ્કેલર ચેન્જ સક્ષમ કરો

સીએલકેપીએસઇ બીટને સીએલકેપીએસ બિટ્સના ફેરફારને સક્ષમ કરવા માટે તર્ક માટે લખવું આવશ્યક છે. સીએલકેપીસીઇ બીટ ત્યારે જ અપડેટ થાય છે જ્યારે સીએલકેપીઆરમાંના અન્ય બીટ્સ એક સાથે શૂન્ય પર લખાય છે. સીએલકેપીસીઇ હાર્ડવેર દ્વારા લખવામાં આવે છે પછી ચક્ર દ્વારા લખવામાં આવે છે અથવા જ્યારે સીએલકેપીએસ બિટ્સ લખાય છે. આ સમય-સમયગાળાની અંતર્ગત સીએલકેપીસીઇ બીટ પર ફરીથી લખાણ લખવાથી ન તો સમય-સમયગાળો વધારવામાં આવે છે, ન સીએલકેપીસીઇ બીટ સાફ થાય છે.

બિટ્સ 6: 4 - અનામત: અનામત બિટ્સ

આ બિટ્સ એટીટની 25/45/85 માં આરક્ષિત બીટ્સ છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ્સ 3: 0 - સીએલકેપીએસ [3: 0]: ક્લોક પ્રિસ્કેલેર બિટ્સ પસંદ કરો 3 - 0

આ બિટ્સ પસંદ કરેલ ઘડિયાળ સ્રોત અને આંતરિક સિસ્ટમ ઘડિયાળ વચ્ચેના વિભાગ પરિબળને વ્યાખ્યાયિત કરે છે. આ આવશ્યકતાઓને એપ્લિકેશન આવશ્યકતાઓને અનુરૂપ ઘડિયાળની આવર્તનને બદલવા માટે રન-ટાઇમ લખી શકાય છે. જેમ જેમ ડીવાઇડર એમસીયુમાં માસ્ટર ક્લોક ઇનપુટને વિભાજિત કરે છે, ત્યારે ડિવિઝન ફેક્ટરનો ઉપયોગ કરવામાં આવે ત્યારે બધા સિંક્રનસ પેરિફેરલ્સની ગતિ ઓછી થાય છે. વિભાજન પરિબળો આપવામાં આવે છે કોષ્ટક 6-15.

ઘડિયાળની આવર્તનના અજાણતાં ફેરફારોને અવગણવા માટે, સીએલકેપીએસ બિટ્સ બદલવા માટે વિશેષ લેખન પ્રક્રિયાને અનુસરવી આવશ્યક છે:

ક્લોક પ્રિસ્કેલેર ચેન્જ સક્ષમ કરો (સીએલકેપીસીઇ) બીટ પર એક અને અન્ય તમામ બીટ્સને સીએલકેપીઆરમાં શૂન્યથી લખો.

ચાર ચક્રની અંદર, સીએલકેપીસીઇને શૂન્ય લખતી વખતે, ઇચ્છિત મૂલ્ય સીએલકેપીએસ પર લખો.

લખવાની પ્રક્રિયામાં વિક્ષેપ નથી તે સુનિશ્ચિત કરવા માટે પ્રિસ્કેલર સેટિંગ બદલતી વખતે વિક્ષેપોને અક્ષમ કરવું આવશ્યક છે.

CKDIV8 ફ્યુઝ CLKPS બિટ્સનું પ્રારંભિક મૂલ્ય નક્કી કરે છે. જો CKDIV8 અનપ્રોગ્રામ કરેલ હોય, તો CLKPS બિટ્સ "0000" પર રીસેટ થશે. જો CKDIV8 પ્રોગ્રામ કરેલ હોય, તો CLKPS બિટ્સને "0011" પર રીસેટ કરવામાં આવે છે, જે સ્ટાર્ટ અપ વખતે આઠનું વિભાજન પરિબળ આપે છે. જો પસંદ કરેલ ઘડિયાળ સ્ત્રોત વર્તમાન ઓપરેટિંગ પરિસ્થિતિઓમાં ઉપકરણની મહત્તમ આવર્તન કરતાં વધુ આવર્તન ધરાવે છે તો આ સુવિધાનો ઉપયોગ કરવો જોઈએ. નોંધ કરો કે CKDIV8 ફ્યુઝ સેટિંગને ધ્યાનમાં લીધા વિના કોઈપણ મૂલ્ય CLKPS બિટ્સ પર લખી શકાય છે. એપ્લીકેશન સોફ્ટવેર એ સુનિશ્ચિત કરવું આવશ્યક છે કે પર્યાપ્ત વિભાજન પરિબળ છે

પસંદ કરેલ ઘડિયાળ સ્રોતની હાલની operatingપરેટિંગ શરતોમાં ડિવાઇસની મહત્તમ આવર્તન કરતા frequencyંચી આવર્તન છે. ડિવાઇસને CKDIV8 ફ્યુઝ પ્રોગ્રામવાળા શીપીંગ કરવામાં આવ્યું છે.

કોષ્ટક 6-15. ઘડિયાળ પ્રીસ્કેલર પસંદ કરો

સીએલકેપીએસ 3	સીએલકેપીએસ 2	સીએલકેપીએસ 1	સીએલકેપીએસ 0	ઘડિયાળ ડિવિઝન પરિબળ
0	0	0	0	1
0	0	0	1	2
0	0	1	0	4
0	0	1	1	8
0	1	0	0	16
0	1	0	1	32
0	1	1	0	64
0	1	1	1	128
1	0	0	0	256
1	0	0	1	આરક્ષિત
1	0	1	0	આરક્ષિત
1	0	1	1	આરક્ષિત
1	1	0	0	આરક્ષિત
1	1	0	1	આરક્ષિત
1	1	1	0	આરક્ષિત
1	1	1	1	આરક્ષિત

નોંધ: પ્રીસ્કેલર ATtiny15 સુસંગતતા મોડમાં અક્ષમ છે અને ન તો CLKPR પર લખવાનું, ન તો CKDIV8 ફ્યુઝને પ્રોગ્રામ કરવાની સિસ્ટમ ઘડિયાળ પર કોઈ અસર થતી નથી (જે હંમેશા 1.6 MHz હશે).

પાવર મેનેજમેન્ટ અને સ્લીપ મોડ્સ

ઉચ્ચ પ્રદર્શન અને ઉદ્યોગની અગ્રણી કોડ કાર્યક્ષમતા એવીઆર માઇક્રોકન્ટ્રોલર્સને ઓછી પાવર એપ્લિકેશન માટે આદર્શ પસંદગી બનાવે છે. આ ઉપરાંત, સ્લીપ મોડ્સ એપ્લિકેશનને એમસીયુમાં ન વપરાયેલ મોડ્યુલોને બંધ કરવા માટે સક્ષમ કરે છે, ત્યાં પાવર બચત કરે છે. AVR એ વિવિધ સ્લીપ મોડ્સ પ્રદાન કરે છે જે વપરાશકર્તાને એપ્લિકેશનની આવશ્યકતાઓ માટે વીજ વપરાશને અનુરૂપ બનાવે છે.

સ્લીપ મોડ્સ

પૃષ્ઠ 6 પર આકૃતિ 1-23 એટીટીની 25/45/85 માં વિવિધ ઘડિયાળ સિસ્ટમ્સ અને તેમના વિતરણની રજૂઆત કરે છે. આકૃતિ યોગ્ય સ્લીપ મોડને પસંદ કરવામાં મદદરૂપ છે. કોષ્ટક 7-1 વિવિધ સ્લીપ મોડ્સ અને તેમના જાગવાના સ્રોતો બતાવે છે.

કોષ્ટક 7-1. અલગ-અલગ સ્લીપ મોડ્સમાં એક્ટિવ ક્લોક ડોમેન્સ અને વેક-અપ સ્ત્રોતો

સક્રિય ઘડિયાળ ડોમેન્સ

ઓસિલેટર

વેક-અપ સ્ત્રોતો

સ્લીપ મોડ

clkCPU

clkFLASH

clkIO

clkADC

clkPCK

મુખ્ય ઘડિયાળ સ્રોત સક્ષમ

INT0 અને પિન ચેન્જ

એસપીએમ / ઇપ્રોમ

તૈયાર છે

યુએસઆઈ પ્રારંભ શરત

એડીસી

અન્ય I/O

ચોકીદાર વિક્ષેપ

નિષ્ક્રિય

એડીસી અવાજ ઘટાડો

X(1)

વીજળી ગુલ

X(1)

નોંધ: INT0 માટે, માત્ર લેવલ ઇન્ટરપ્ટ.

ત્રણ સ્લીપ મોડ્સમાંથી કોઈપણ દાખલ કરવા માટે, એમસીયુસીઆરમાં એસઇ બીટ લ logજિક એક પર લખવું આવશ્યક છે અને સ્લીપ સૂચન ચલાવવી આવશ્યક છે. એમસીયુસીઆર રજિસ્ટરમાં એસ.એમ. [1: 0] બીટ્સ પસંદ કરે છે કે સ્લીપ મોડ (નિષ્ક્રિય, એડીસી અવાજ ઘટાડો અથવા પાવર-ડાઉન) સ્લેપ સૂચના દ્વારા સક્રિય કરવામાં આવશે. જુઓ કોષ્ટક 7-2 સારાંશ માટે.

જો MCU સ્લીપ મોડમાં હોય ત્યારે સક્ષમ વિક્ષેપ આવે, તો MCU જાગી જાય છે. MCU ને પછી સ્ટાર્ટ-અપ સમય ઉપરાંત ચાર ચક્રો માટે અટકાવવામાં આવે છે, ઇન્ટરપ્ટ રૂટિનનો અમલ કરે છે, અને SLEEP પછી સૂચનાથી અમલ ફરી શરૂ કરે છે. રજીસ્ટરની સામગ્રી File અને જ્યારે ઉપકરણ ઊંઘમાંથી જાગે છે ત્યારે SRAM અપરિવર્તિત હોય છે. જો સ્લીપ મોડ દરમિયાન રીસેટ થાય છે, તો MCU જાગે છે અને રીસેટ વેક્ટરમાંથી એક્ઝિક્યુટ થાય છે.

નોંધ: જો વેક-અપ માટે લેવલ ટ્રિગર થયેલ વિક્ષેપનો ઉપયોગ કરવામાં આવે છે, તો MCU (અને MCU દ્વારા વિક્ષેપિત સેવા રુટિન દાખલ કરવા માટે) માટે બદલાયેલ સ્તરને થોડા સમય માટે પકડી રાખવું જોઈએ. જુઓ પૃષ્ઠ 49 પર "બાહ્ય વિક્ષેપો" વિગતો માટે.

નિષ્ક્રિય સ્થિતિ

જ્યારે SM[1:0] બિટ્સને 00 પર લખવામાં આવે છે, ત્યારે SLEEP સૂચના MCU ને નિષ્ક્રિય સ્થિતિમાં દાખલ કરે છે, CPU બંધ કરે છે પરંતુ એનાલોગ કમ્પેરેટર, ADC, USI, ટાઈમર/કાઉન્ટર, વૉચડોગ અને ઇન્ટરપ્ટ સિસ્ટમને ચાલુ રાખવાની મંજૂરી આપે છે. ખાવું આ સ્લીપ મોડ મૂળભૂત રીતે clkCPU અને clkFLASH ને રોકે છે, જ્યારે અન્ય ઘડિયાળોને ચાલવા દે છે.

નિષ્ક્રિય સ્થિતિ, એમસીયુને બાહ્ય ટ્રિગર થયેલ વિક્ષેપો તેમજ ટાઇમર ઓવરફ્લો જેવા આંતરિક મુદ્દાઓથી જાગૃત થવા માટે સક્ષમ કરે છે. જો એનાલોગ કમ્પેરેટર વિક્ષેપમાંથી વેક-અપની આવશ્યકતા નથી, તો એસીડી બીટને સેટ કરીને એનાલોગ કમ્પેરેટરને સંચાલિત કરી શકાય છે પાનાં 120 પર "ACSR - એનાલોગ કમ્પેરેટર નિયંત્રણ અને સ્થિતિ નોંધણી કરો". આ ઇડલ મોડમાં વીજ વપરાશ ઘટાડશે. જો એડીસી સક્ષમ કરેલું છે, જ્યારે આ મોડ દાખલ કરવામાં આવે છે ત્યારે રૂપાંતર આપમેળે શરૂ થાય છે.

એડીસી ઘોંઘાટ ઘટાડો મોડ

જ્યારે SM[1:0] બિટ્સને 01 પર લખવામાં આવે છે, ત્યારે SLEEP સૂચના MCUને ADC નોઈઝ રિડક્શન મોડમાં દાખલ કરે છે, CPU બંધ કરે છે પરંતુ ADC, એક્સટર્નલ ઈન્ટ્રપ્ટ્સ અને વૉચડોગને ઑપરેટિંગ ચાલુ રાખવાની મંજૂરી આપે છે (જો સક્ષમ હોય તો). આ સ્લીપ મોડ clkI/O, clkCPU અને clkFLASH અટકાવે છે, જ્યારે અન્ય ઘડિયાળોને ચાલવા દે છે.

આ એડીસી માટે અવાજનું વાતાવરણ સુધારે છે, ઉચ્ચ રીઝોલ્યુશન માપનને સક્ષમ કરે છે. જો એડીસી સક્ષમ કરેલું છે, જ્યારે આ મોડ દાખલ કરવામાં આવે છે ત્યારે રૂપાંતર આપમેળે શરૂ થાય છે. એડીસી કન્વર્ઝન સંપૂર્ણ વિક્ષેપ સિવાય ફક્ત બાહ્ય રીસેટ, વ Watchચડોગ રીસેટ, બ્રાઉન-આઉટ રીસેટ, એસપીએમ / ઇપ્રોમ તૈયાર વિક્ષેપ, આઈએનટી 0 પર બાહ્ય સ્તરનું વિક્ષેપ અથવા પીન ચેન્જ વિક્ષેપ એડીસી અવાજ ઘટાડાથી એમસીયુને જાગૃત કરી શકે છે. મોડ.

પાવર-ડાઉન મોડ

જ્યારે એસ.એમ. [1: 0] બિટ્સ 10 પર લખવામાં આવે છે, ત્યારે સ્લીપ સૂચના એમસીયુને પાવર-ડાઉન મોડમાં દાખલ કરે છે. આ મોડમાં, scસિલેટર બંધ થાય છે, જ્યારે બાહ્ય વિક્ષેપો, યુએસઆઈ શરત તપાસ શરૂ કરે છે અને વ Watchચડogગ ચાલુ રાખે છે (જો સક્ષમ હોય તો). ફક્ત એક બાહ્ય રીસેટ, વ Watchચડોગ રીસેટ, બ્રાઉન-આઉટ રીસેટ, યુએસઆઈ શરત વિક્ષેપ, INT0 પર બાહ્ય સ્તરનું વિક્ષેપ અથવા પિન ચેન્જ વિક્ષેપ એમસીયુને જાગૃત કરી શકે છે. આ સ્લીપ મોડ બધી ઉત્પન્ન ઘડિયાળોને રોકે છે, ફક્ત અસુમેળ મોડ્યુલોના સંચાલનને મંજૂરી આપે છે.

સ Softwareફ્ટવેર બીઓડી અક્ષમ કરો

જ્યારે બ્રાઉન-આઉટ ડીટેક્ટર (બીઓડી) બોડલવાળું ફ્યુઝ દ્વારા સક્ષમ કરેલું છે (જુઓ પાનું 20 પર કોષ્ટક 4-148), BOD સપ્લાય વોલ્યુમ પર સક્રિયપણે દેખરેખ રાખે છેtage ઊંઘના સમયગાળા દરમિયાન. કેટલાક ઉપકરણોમાં પાવર-ડાઉન સ્લીપ મોડમાં સોફ્ટવેર દ્વારા BOD ને અક્ષમ કરીને પાવર બચાવવાનું શક્ય છે. સ્લીપ મોડ પાવર વપરાશ પછી તે જ સ્તરે હશે જ્યારે BOD વૈશ્વિક સ્તરે ફ્યુઝ દ્વારા અક્ષમ કરવામાં આવે છે.

જો BOD સૉફ્ટવેર દ્વારા અક્ષમ હોય, તો સ્લીપ મોડમાં પ્રવેશ્યા પછી તરત જ BOD કાર્ય બંધ થઈ જાય છે. ઊંઘમાંથી જાગ્યા પછી, BOD આપમેળે ફરીથી સક્ષમ થઈ જાય છે. ઊંઘના સમયગાળા દરમિયાન વીસીસીનું સ્તર ઘટી જવાના કિસ્સામાં આ સલામત કામગીરીની ખાતરી આપે છે.

જ્યારે બીઓડી અક્ષમ કરવામાં આવ્યું છે, ત્યારે સ્લીપ મોડમાંથી ઉઠવાનો સમય રીસેટમાંથી જાગવા માટે જેવો જ હશે. વપરાશકર્તાએ જાતે જ જાગવાની વખતને ગોઠવવી આવશ્યક છે જેમ કે બેન્ડગ theપ સંદર્ભ શરૂ થવાનો સમય છે અને એમસીયુ કોડ ચલાવવાનું ચાલુ રાખે તે પહેલાં બીઓડી યોગ્ય રીતે કાર્ય કરે છે. કોષ્ટકમાં SUT [1: 0] અને CKSEL [3: 0] ફ્યુઝ બિટ્સ જુઓ પૃષ્ઠ 149 પર "ફ્યુઝ લો બાઇટ"

બીઓડી ડિસેબલને એમસીયુ કંટ્રોલ રજિસ્ટરના બીઓડીએસ (બીઓડી સ્લીપ) બીટ દ્વારા નિયંત્રિત કરવામાં આવે છે, જુઓ “એમસીયુસીઆર - એમસીયુ નિયંત્રણ પાનું 37 પર નોંધણી કરો. આને થોડું લખવું પાવર-ડાઉનમાં બીઓડી બંધ કરે છે, જ્યારે શૂન્ય લખવું બીઓડીને સક્રિય રાખે છે. ડિફોલ્ટ સેટિંગ શૂન્ય છે, એટલે કે બીઓડી એક્ટિવ.

બીઓડીએસ બીટ પર લખવું એ સમયસર ક્રમ અને સક્ષમ બીટ દ્વારા નિયંત્રિત થાય છે, જુઓ “એમસીયુસીઆર - એમસીયુ કંટ્રોલ રેજીસ- પૃષ્ઠ "37 પર".

મર્યાદાઓ

BOD અક્ષમ કાર્યક્ષમતા ફક્ત નીચેના ઉપકરણોમાં લાગુ કરવામાં આવી છે:

એટીટીની 25, રિવિઝન ઇ અને વધુ નવી

એટીની 45, રિવિઝન ડી અને વધુ નવી

એટીટીની 85, રીવીઝન સી અને વધુ નવી

આવૃત્તિઓ ઉપકરણ પેકેજ પર ચિહ્નિત થયેલ છે અને નીચે પ્રમાણે સ્થિત કરી શકાય છે:

પેકેજોની નીચે બાજુ 8P3 અને 8S2

20M1 પેકેજની ટોચની બાજુ

પાવર ઘટાડો રજીસ્ટર

પાવર ઘટાડો રજીસ્ટર (PRR), જુઓ પૃષ્ઠ 38 પર "પીઆરઆર - પાવર ઘટાડો નોંધણી", વ્યક્તિગત પેરિફેરલ્સ પર ઘડિયાળ બંધ કરીને વીજ વપરાશ ઘટાડવાની પદ્ધતિ પ્રદાન કરે છે. પેરિફેરલની વર્તમાન સ્થિતિ સ્થિર છે અને I / O રજિસ્ટર વાંચી અથવા લખી શકાતી નથી. ઘડિયાળ બંધ કરતી વખતે પેરિફેરલ દ્વારા ઉપયોગમાં લેવામાં આવતા સંસાધનો કબજે રહેશે, તેથી પેરિફેરલ મોટાભાગના કિસ્સાઓમાં ઘડિયાળ બંધ કરતા પહેલા અક્ષમ થવું જોઈએ. મોડ્યુલ જાગવું, જે PRR માં બીટ સાફ કરીને કરવામાં આવે છે, મોડ્યુલને શટડાઉન કરતા પહેલાની સ્થિતિમાં મૂકે છે.

મોડ્યુલ શટડાઉનનો ઉપયોગ સમગ્ર વીજ વપરાશને નોંધપાત્ર રીતે ઘટાડવા માટે ઇડલ મોડ અને એક્ટિવ મોડમાં થઈ શકે છે. અન્ય તમામ સ્લીપ મોડ્સમાં, ઘડિયાળ પહેલેથી જ બંધ થઈ ગઈ છે. જુઓ પૃષ્ઠ 177 પર "I / O મોડ્યુલોનો વર્તમાન સપ્લાય કરો" ભૂતપૂર્વ માટેampલેસ

વીજ વપરાશ ઓછો કરવો

એવીઆર નિયંત્રિત સિસ્ટમમાં વીજ વપરાશ ઘટાડવાનો પ્રયાસ કરતી વખતે ઘણા મુદ્દાઓ ધ્યાનમાં લેવા જોઈએ. સામાન્ય રીતે, સ્લીપ મોડ્સનો શક્ય તેટલો ઉપયોગ થવો જોઈએ, અને સ્લીપ મોડ પસંદ કરવી જોઈએ જેથી ઉપકરણના કાર્યો શક્ય તેટલા ઓછા સંચાલિત થાય. જરૂરી નથી તેવા બધા કાર્યો અક્ષમ કરવા જોઈએ. ખાસ કરીને, સૌથી ઓછા શક્ય વીજ વપરાશને પ્રાપ્ત કરવાનો પ્રયાસ કરતી વખતે નીચેના મોડ્યુલોને વિશેષ વિચારણાની જરૂર પડી શકે છે.

એનાલોગ થી ડિજિટલ કન્વર્ટર

જો સક્ષમ હોય, તો એડીસી તમામ સ્લીપ મોડ્સમાં સક્ષમ થશે. પાવર બચાવવા માટે, કોઈપણ સ્લીપ મોડમાં પ્રવેશતા પહેલા એડીસીને અક્ષમ કરવું જોઈએ. જ્યારે એડીસી બંધ હોય અને ફરીથી ચાલુ થાય, ત્યારે આગળનું રૂપાંતર વિસ્તૃત રૂપાંતર હશે. નો સંદર્ભ લો પૃષ્ઠ 122 પર "એનાલોગથી ડિજિટલ કન્વર્ટર" એડીસી કામગીરી અંગેની વિગતો માટે.

એનાલોગ તુલનાત્મક

નિષ્ક્રિય મોડમાં પ્રવેશ કરતી વખતે, એનાલોગ કમ્પેરેટરનો ઉપયોગ ન કરવામાં આવે તો તેને અક્ષમ કરવું જોઈએ. ADC નોઈઝ રિડક્શન મોડ દાખલ કરતી વખતે, એનાલોગ કમ્પેરેટર અક્ષમ હોવું જોઈએ. અન્ય સ્લીપ મોડ્સમાં, એનાલોગ કમ્પેરેટર આપમેળે અક્ષમ થઈ જાય છે. જો કે, જો એનાલોગ કમ્પેરેટર આંતરિક વોલ્યુમનો ઉપયોગ કરવા માટે સેટ કરેલ હોયtage ઇનપુટ તરીકે સંદર્ભ, એનાલોગ કમ્પેરેટર તમામ સ્લીપ મોડમાં અક્ષમ હોવું જોઈએ. નહિંતર, આંતરિક વોલ્યુમtage સંદર્ભ સક્ષમ કરવામાં આવશે, સ્લીપ મોડથી સ્વતંત્ર. નો સંદર્ભ લો પૃષ્ઠ 119 પર "એનાલોગ તુલનાત્મક" એનાલોગ કમ્પેરેટરને કેવી રીતે ગોઠવવું તે વિશે વિગતો માટે.

બ્રાઉન-આઉટ ડીટેક્ટર

જો એપ્લિકેશનમાં બ્રાઉન-આઉટ ડીટેક્ટરની જરૂર નથી, તો આ મોડ્યુલ બંધ કરવું જોઈએ. જો બ્રાઉન-આઉટ ડીટેક્ટર બODડવેલ ફ્યુઝ દ્વારા સક્ષમ કરેલું છે, તો તે બધા સ્લીપ મોડ્સમાં સક્ષમ થશે, અને તેથી હંમેશાં પાવરનો વપરાશ કરશે. Sleepંડા sleepંઘની સ્થિતિમાં, આ વર્તમાન વર્તમાન વપરાશમાં નોંધપાત્ર ફાળો આપશે. જુઓ “બ્રાઉન આઉટ ડિટેક- પાનું 41 પર tion ” અને પૃષ્ઠ 35 પર "સ Softwareફ્ટવેર બીઓડી ડિસેબલ કરો" બ્રાઉન-આઉટ ડીટેક્ટરને કેવી રીતે ગોઠવવું તે વિશેની વિગતો માટે.

આંતરિક વોલ્યુમtage સંદર્ભ

આંતરિક ભાગtagબ્રાઉન-આઉટ ડિટેક્શન, એનાલોગ કમ્પેરેટર અથવા એડીસી દ્વારા જરૂર પડે ત્યારે સંદર્ભ સક્ષમ કરવામાં આવશે. જો આ મોડ્યુલો ઉપરના વિભાગોમાં વર્ણવ્યા પ્રમાણે અક્ષમ કરવામાં આવે તો, આંતરિક વોલ્યુમtage સંદર્ભ અક્ષમ કરવામાં આવશે અને તે શક્તિનો વપરાશ કરશે નહીં. જ્યારે ફરીથી ચાલુ કરવામાં આવે, ત્યારે આઉટપુટનો ઉપયોગ થાય તે પહેલાં વપરાશકર્તાએ સંદર્ભને શરૂ થવા દેવું જોઈએ. જો સંદર્ભને સ્લીપ મોડમાં ચાલુ રાખવામાં આવે, તો આઉટપુટનો તરત જ ઉપયોગ કરી શકાય છે. નો સંદર્ભ લો "આંતરિક વોલ્યુમtage સંદર્ભ” પૃષ્ઠ 42 પર પ્રારંભ સમય વિશે વિગતો માટે.

વોચડોગ ટાઈમર

જો એપ્લિકેશનમાં વdચડોગ ટાઈમરની જરૂર નથી, તો આ મોડ્યુલ બંધ કરવું જોઈએ. જો વdચડogગ ટાઈમર સક્ષમ કરેલું છે, તો તે બધા સ્લીપ મોડ્સમાં સક્ષમ થશે, અને તેથી હંમેશાં પાવરનો વપરાશ કરો. Sleepંડા sleepંઘની સ્થિતિમાં, આ વર્તમાન વર્તમાન વપરાશમાં નોંધપાત્ર ફાળો આપશે. નો સંદર્ભ લો પૃષ્ઠ 42 પર “વ “ચડોગ ટાઈમર” વdચડોગ ટાઈમરને કેવી રીતે ગોઠવવું તે વિશે વિગતો માટે.

પોર્ટ પિન

સ્લીપ મોડ દાખલ કરતી વખતે, તમામ પોર્ટ પિન ન્યૂનતમ પાવરનો ઉપયોગ કરવા માટે ગોઠવેલ હોવા જોઈએ. પછી સૌથી મહત્વની બાબત એ છે કે કોઈ પિન પ્રતિકારક લોડ ચલાવે નહીં તેની ખાતરી કરવી. સ્લીપ મોડમાં જ્યાં I/O ઘડિયાળ (clkI/O) અને ADC ઘડિયાળ (clkADC) બંને બંધ છે, ઉપકરણના ઇનપુટ બફર્સ અક્ષમ થઈ જશે. આ ખાતરી કરે છે કે કોઈ શક્તિનો વપરાશ થતો નથી

જ્યારે જરૂરી ન હોય ત્યારે ઇનપુટ તર્ક દ્વારા. કેટલાક કિસ્સાઓમાં, વેક-અપ શરતો શોધવા માટે ઇનપુટ તર્કશાસ્ત્ર જરૂરી છે, અને

તે પછી સક્ષમ થશે. વિભાગનો સંદર્ભ લો પૃષ્ઠ 57 પર "ડિજિટલ ઇનપુટ સક્ષમ કરો અને સ્લીપ મોડ્સ" વિગતો માટે કે જેના પર પિન સક્ષમ છે. જો ઇનપુટ બફર સક્ષમ હોય અને ઇનપુટ સિગ્નલ તરતા રહે અથવા VCC/2 ની નજીક એનાલોગ સિગ્નલ લેવલ હોય, તો ઇનપુટ બફર વધુ પડતી શક્તિનો ઉપયોગ કરશે.

એનાલોગ ઇનપુટ પિન માટે, ડિજિટલ ઇનપુટ બફર દરેક સમયે અક્ષમ હોવું જોઈએ. ઇનપુટ પિન પર VCC/2 ની નજીકનું એનાલોગ સિગ્નલ સ્તર સક્રિય મોડમાં પણ નોંધપાત્ર પ્રવાહનું કારણ બની શકે છે. ડિજિટલ ઇનપુટ બફરને ડિજિટલ ઇનપુટ ડિસેબલ રજિસ્ટર (DIDR0) પર લખીને અક્ષમ કરી શકાય છે. નો સંદર્ભ લો પૃષ્ઠ 0 પર "ડીઆઈડીઆર 0 - ડિજિટલ ઇનપુટ અક્ષમ કરો 121 નોંધણી કરો" વિગતો માટે.

વર્ણન રજીસ્ટર કરો

એમસીયુસીઆર - એમસીયુ કન્ટ્રોલ રજિસ્ટર

એમસીયુ કંટ્રોલ રજિસ્ટરમાં પાવર મેનેજમેન્ટ માટે નિયંત્રણ બિટ્સ શામેલ છે.

બીટ	7	6	5	4	3	2	1	0
0x35	BODS	PUD	SE	SM1	SM0	બોડી	ISC01	ISC00	એમસીયુસીઆર
વાંચો/લખો	R	R/W	R/W	R/W	R/W	R	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

બિટ 7 - બોડ્સ: બીઓડી સ્લીપ

BOD અક્ષમ કાર્યક્ષમતા કેટલાક ઉપકરણોમાં જ ઉપલબ્ધ છે. જુઓ પૃષ્ઠ 36 પર "મર્યાદાઓ".

Sleepંઘ દરમિયાન બીઓડીને અક્ષમ કરવા માટે (જુઓ પાનું 7 પર કોષ્ટક 1-34) બોડ્સ બીટ તર્ક માટે લખવું આવશ્યક છે. આ સમયસર ક્રમ અને એમસીયુસીઆરમાં બીડીઓએસઇએલ બીટ દ્વારા નિયંત્રિત છે. પ્રથમ, બંને બીઓડીએસ અને બીઓડીએસઇએ એક પર સેટ કરવું આવશ્યક છે. બીજું, ચાર ઘડિયાળ ચક્રની અંદર, બીઓડીએસ એક પર સેટ કરવું આવશ્યક છે અને બીઓડીએસઇ શૂન્ય પર સેટ કરવું આવશ્યક છે. બોડ્સ બીટ સેટ થયા પછી ત્રણ ક્લોક ચક્ર સક્રિય કરે છે. Sleepંઘની સૂચના અમલમાં મૂકવી આવશ્યક છે જ્યારે બીઓડીએસ સક્રિય હોય ત્યારે વાસ્તવિક સ્લીપ મોડ માટે બીઓડી બંધ કરવા માટે. બોડ્સ બીટ ત્રણ ઘડિયાળ ચક્ર પછી આપમેળે સાફ થાય છે.

એવા ઉપકરણોમાં જ્યાં સ્લીપિંગ બીઓડી લાગુ કરવામાં આવી નથી આ બીટનો ઉપયોગ નહીં કરે અને હંમેશા શૂન્ય વાંચશે.

બિટ 5 - એસઇ: સ્લીપ સક્ષમ

જ્યારે SLEEP સૂચનાનો અમલ કરવામાં આવે ત્યારે MCU સ્લીપ મોડમાં દાખલ થાય તે માટે SE બીટને લોજિક એકમાં લખવું આવશ્યક છે. જો પ્રોગ્રામરનો હેતુ ન હોય ત્યાં સુધી MCU સ્લીપ મોડમાં પ્રવેશતું ન હોય તે માટે, SLEEP સૂચનાના અમલ પહેલાં જ Sleep Enable (SE) બીટને એક પર લખવાની અને જાગ્યા પછી તરત જ તેને સાફ કરવાની ભલામણ કરવામાં આવે છે.

બિટ્સ 4: 3 - એસએમ [1: 0]: સ્લીપ મોડ પસંદ કરો બિટ્સ 1 અને 0

આ બિટ્સ બતાવ્યા પ્રમાણે ત્રણ ઉપલબ્ધ સ્લીપ મોડ્સ વચ્ચે પસંદ કરે છે કોષ્ટક 7-2.

કોષ્ટક 7-2. સ્લીપ મોડ પસંદ કરો

SM1	SM0	સ્લીપ મોડ
0	0	નિષ્ક્રિય
0	1	એડીસી અવાજ ઘટાડો
1	0	વીજળી ગુલ
1	1	આરક્ષિત

બિટ 2 - બીઓડીએસઇ: બીઓડી સ્લીપ સક્ષમ

BOD અક્ષમ કાર્યક્ષમતા કેટલાક ઉપકરણોમાં જ ઉપલબ્ધ છે. જુઓ પૃષ્ઠ 36 પર "મર્યાદાઓ".

બીઓડીએસ બીટ બીઓડીએસ બીટ વર્ણન પર સમજાવ્યા મુજબ બીઓડીએસ કંટ્રોલ બીટની ગોઠવણીને સક્ષમ કરે છે. બીઓડી ડિસેબલને સમયાંતરે અનુક્રમ દ્વારા ટ્રોલ કરવામાં આવે છે.

આ બીટ એવા ઉપકરણોમાં ન વપરાયેલ છે જ્યાં સ softwareફ્ટવેર બીઓડી ડિસેબલ લાગુ કરવામાં આવી નથી અને તે ઉપકરણોમાં શૂન્ય તરીકે વાંચશે.

PRR - પાવર ઘટાડો રજીસ્ટર

પાવર ઘટાડો રજિસ્ટર પેરિફેરલ ક્લોક સિગ્નલ્સને અક્ષમ કરવાની મંજૂરી આપીને વીજ વપરાશ ઘટાડવા માટેની પદ્ધતિ પ્રદાન કરે છે.

બીટ	7	6	5	4	3	2	1	0
0x20	–	–	–	–	PRTIM1	PRTIM0	PRUSI	PRADC	પીઆરઆર
વાંચો/લખો	R	R	R	R	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

બિટ્સ 7: 4 - અનામત: અનામત બિટ્સ

આ બિટ્સ એટીટની 25/45/85 માં આરક્ષિત બીટ્સ છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ 3 - PRTIM1: પાવર ઘટાડો ટાઈમર / કાઉન્ટર 1

આ બીટમાં એક તર્ક લખીને ટાઈમર / કાઉન્ટર 1 મોડ્યુલને બંધ કરે છે. જ્યારે ટાઇમર / કાઉન્ટર 1 સક્ષમ થાય છે, ત્યારે ઓપરેશન શટડાઉન કરતા પહેલાંની જેમ ચાલુ રહેશે.

બિટ 2 - PRTIM0: પાવર ઘટાડો ટાઈમર / કાઉન્ટર 0

આ બીટમાં એક તર્ક લખીને ટાઈમર / કાઉન્ટર 0 મોડ્યુલને બંધ કરે છે. જ્યારે ટાઇમર / કાઉન્ટર 0 સક્ષમ થાય છે, ત્યારે ઓપરેશન શટડાઉન કરતા પહેલાંની જેમ ચાલુ રહેશે.

બિટ 1 - PRUSI: પાવર ઘટાડો યુએસઆઈ

આ બીટ પર એક તર્ક લખીને મોડ્યુલની ઘડિયાળ બંધ કરીને યુએસઆઈને બંધ કરી દે છે. ફરીથી યુએસઆઈને જાગૃત કરતી વખતે, યોગ્ય કામગીરીની ખાતરી કરવા માટે યુએસઆઈને ફરીથી પ્રારંભ કરવો જોઈએ.

બિટ 0 - PRADC: પાવર ઘટાડો એડીસી

આ થોડુંક પર તર્ક લખીને એડીસી બંધ થઈ જાય છે. બંધ કરતા પહેલા એડીસીને અક્ષમ કરવું આવશ્યક છે. નોંધ કરો કે એડીસી ઘડિયાળનો ઉપયોગ એનાલોગ તુલનાકારના કેટલાક ભાગો દ્વારા પણ થાય છે, જેનો અર્થ એ છે કે જ્યારે આ બીટ વધારે હોય ત્યારે એનાલોગ સરખામણી કરનારનો ઉપયોગ કરી શકાતો નથી.

સિસ્ટમ નિયંત્રણ અને ફરીથી સેટ કરો

AVR ફરીથી સેટ કરી રહ્યા છીએ

રીસેટ દરમિયાન, બધા I / O રજિસ્ટર તેમના પ્રારંભિક મૂલ્યો પર સેટ કરેલા હોય છે, અને પ્રોગ્રામ રીસેટ વેક્ટરથી અમલ શરૂ થાય છે. રીસેટ વેક્ટર પર મુકાયેલી સૂચના આરજેએમપી - રિલેટીવ જમ્પ - રીસેટ હેન્ડલિંગની નિયમિત સૂચના હોવી આવશ્યક છે. જો પ્રોગ્રામ ક્યારેય વિક્ષેપિત સ્રોતને સક્ષમ કરતો નથી, તો વિક્ષેપ વેક્ટરનો ઉપયોગ કરવામાં આવતો નથી, અને આ સ્થાનો પર નિયમિત પ્રોગ્રામ કોડ મૂકી શકાય છે. માં સર્કિટ ડાયાગ્રામ આકૃતિ 8-1 રીસેટ તર્ક બતાવે છે. રીસેટ સર્કિટરીના ઇલેક્ટ્રિકલ પરિમાણો આપેલ છે પૃષ્ઠ 165 પર "સિસ્ટમ અને રીસેટ લાક્ષણિકતાઓ".

આકૃતિ 8-1 લોજિક રીસેટ કરો

જ્યારે રીસેટ સ્રોત સક્રિય થાય છે ત્યારે AVR ના I / O બંદરો તરત જ તેમની પ્રારંભિક સ્થિતિ પર ફરીથી સેટ કરવામાં આવે છે. આને માટે કોઈપણ ઘડિયાળ સ્રોતને ચલાવવાની જરૂર નથી.

બધા રીસેટ સ્રોત નિષ્ક્રિય થઈ ગયા પછી, આંતરિક રીસેટને ખેંચીને, વિલંબ કાઉન્ટરનો ઉપયોગ કરવામાં આવે છે. આ સામાન્ય કામગીરી શરૂ થાય તે પહેલાં શક્તિને સ્થિર સ્તરે પહોંચવાની મંજૂરી આપે છે. વિલંબ કાઉન્ટરનો સમય-સમયગાળો વપરાશકર્તા દ્વારા એસયુટી અને સીકેસેલ ફ્યુઝ દ્વારા વ્યાખ્યાયિત કરવામાં આવે છે. વિલંબ અવધિ માટે વિવિધ પસંદગીઓ પ્રસ્તુત છે “ઘડિયાળ પાનાં 25 પર સ્ત્રોતો ”.

સ્ત્રોતો ફરીથી સેટ કરો

એટીની 25/45/85 માં ફરીથી સેટ કરવાનાં ચાર સ્રોત છે:

પાવર-ઓન રીસેટ. MCU રીસેટ થાય છે જ્યારે સપ્લાય વોલ્યુમtage પાવર-ઓન રીસેટ થ્રેશોલ્ડ (VPOT) થી નીચે છે.

બાહ્ય રીસેટ. જ્યારે ન્યૂનતમ પલ્સ લંબાઈ કરતાં લાંબા સમય સુધી RESET પિન પર નીચું સ્તર હાજર હોય ત્યારે એમસીયુ ફરીથી સેટ થાય છે.

વ Watchચડોગ ફરીથી સેટ કરો. જ્યારે વdચડોગ ટાઈમર અવધિ સમાપ્ત થાય અને વdચડogગ સક્ષમ હોય ત્યારે એમસીયુ ફરીથી સેટ થાય છે.

બ્રાઉન-આઉટ રીસેટ. MCU રીસેટ થાય છે જ્યારે સપ્લાય વોલ્યુમtage VCC બ્રાઉન-આઉટ રીસેટ થ્રેશોલ્ડ (VBOT) ની નીચે છે અને બ્રાઉન-આઉટ ડિટેક્ટર સક્ષમ છે.

પાવર-Reન રીસેટ

Powerન-ચીપ ડિટેક્શન સર્કિટ દ્વારા પાવર-Reન રીસેટ (પીઓઆર) પલ્સ બનાવવામાં આવે છે. તપાસ સ્તર એ વ્યાખ્યાયિત થયેલ છે “સીસ- પૃષ્ઠ 165 પર tem અને લાક્ષણિકતાઓને ફરીથી સેટ કરો ”. જ્યારે પણ VCC તપાસ સ્તરથી નીચે હોય ત્યારે POR સક્રિય થાય છે. POR સર્કિટનો ઉપયોગ સ્ટાર્ટ-અપ રીસેટને ટ્રિગર કરવા તેમજ સપ્લાય વોલ્યુમમાં નિષ્ફળતા શોધવા માટે કરી શકાય છે.tage.

પાવર-ઓન રીસેટ (POR) સર્કિટ ખાતરી કરે છે કે ઉપકરણ પાવર-ઓનથી રીસેટ છે. પાવર-ઓન રીસેટ થ્રેશોલ્ડ વોલ્યુમ સુધી પહોંચવુંtage વિલંબ કાઉન્ટરનો ઉપયોગ કરે છે, જે VCC વધ્યા પછી ઉપકરણને કેટલા સમય સુધી રીસેટમાં રાખવામાં આવે છે તે નિર્ધારિત કરે છે. RESET સિગ્નલ કોઈપણ વિલંબ વિના ફરીથી સક્રિય થાય છે, જ્યારે VCC શોધ સ્તરથી નીચે ઘટે છે.

આકૃતિ 8-2. MCU સ્ટાર્ટ-અપ, રીસેટ VCC સાથે જોડાયેલું છે

આંતરિક રીસેટ

આકૃતિ 8-3. MCU સ્ટાર્ટ-અપ, રીસેટ બાહ્ય રીતે વિસ્તૃત

બાહ્ય રીસેટ

જો સક્ષમ કરેલું હોય તો RESET પિન પર નીચલા સ્તર દ્વારા બાહ્ય રીસેટ ઉત્પન્ન થાય છે. કઠોળની લઘુતમ પહોળાઈ કરતા લાંબી રીસેટ કરો (જુઓ પૃષ્ઠ 165 પર "સિસ્ટમ અને રીસેટ લાક્ષણિકતાઓ") રીસેટ જનરેટ કરશે, ભલે ઘડિયાળ ચાલુ ન હોય. ટૂંકા કઠોળ રીસેટ જનરેટ કરવાની ખાતરી આપતા નથી. જ્યારે લાગુ સિગ્નલ રીસેટ થ્રેશોલ્ડ વોલ્યુમ પર પહોંચે છેtage – VRST – તેની સકારાત્મક ધાર પર, સમય-સમાપ્તિ અવધિ સમાપ્ત થયા પછી વિલંબ કાઉન્ટર MCU શરૂ કરે છે.

આકૃતિ 8-4. ઓપરેશન દરમિયાન બાહ્ય રીસેટ

બ્રાઉન-આઉટ ડિટેક્શન

ATtiny25/45/85 પાસે ઓન-ચિપ બ્રાઉન-આઉટ ડિટેક્શન (BOD) સર્કિટ છે જે ઓપરેશન દરમિયાન VCC સ્તરને નિશ્ચિત ટ્રિગર સ્તર સાથે સરખાવીને તેનું નિરીક્ષણ કરે છે. BOD માટે ટ્રિગર લેવલ BODLEVEL ફ્યુઝ દ્વારા પસંદ કરી શકાય છે. સ્પાઇક ફ્રી બ્રાઉન-આઉટ ડિટેક્શનને સુનિશ્ચિત કરવા માટે ટ્રિગર લેવલમાં હિસ્ટેરેસિસ છે. ડિટેક્શન લેવલ પર હિસ્ટેરેસિસને VBOT+ = VBOT + VHYST/2 અને VBOT- = VBOT – VHYST/2 તરીકે અર્થઘટન કરવું જોઈએ.

જ્યારે BOD સક્ષમ હોય છે, અને VCC ટ્રિગર લેવલની નીચેની કિંમત સુધી ઘટે છે (VBOT- માં આકૃતિ 8-5, બ્રાઉન-આઉટ રીસેટ તરત જ સક્રિય થાય છે. જ્યારે VCC ટ્રિગર લેવલથી ઉપર વધે છે (VBOT+ in આકૃતિ 8-5), ટાઈમ-આઉટ પીરિયડ tTOUT સમાપ્ત થયા પછી વિલંબ કાઉન્ટર MCU શરૂ કરે છે.

BOD સર્કિટ માત્ર VCC માં ઘટાડો શોધી શકશે જો વોલ્યુમtage આપવામાં આવેલ tBOD કરતાં વધુ સમય સુધી ટ્રિગર લેવલની નીચે રહે છે પૃષ્ઠ 165 પર "સિસ્ટમ અને રીસેટ લાક્ષણિકતાઓ".

વ Watchચડોગ ફરીથી સેટ કરો

જ્યારે વૉચડોગનો સમય સમાપ્ત થશે, ત્યારે તે એક સીકે ચક્ર સમયગાળાની ટૂંકી રીસેટ પલ્સ જનરેટ કરશે. આ પલ્સની પડતી ધાર પર, વિલંબ ટાઈમર ટાઈમ-આઉટ પીરિયડ tTOUT ગણવાનું શરૂ કરે છે. નો સંદર્ભ લો પૃષ્ઠ 42 પર “વ “ચડોગ ટાઈમર” વdચડogગ ટાઈમરના onપરેશન વિશેની વિગતો માટે.

ભાગtage સંદર્ભ સંકેતો અને સ્ટાર્ટ-અપ સમય સક્ષમ કરો

ભાગtage સંદર્ભમાં સ્ટાર્ટ-અપ સમય હોય છે જે તેનો ઉપયોગ કરવાની રીતને પ્રભાવિત કરી શકે છે. સ્ટાર્ટ-અપનો સમય આપવામાં આવ્યો છે પૃષ્ઠ 165 પર "સિસ્ટમ અને રીસેટ લાક્ષણિકતાઓ". પાવર બચાવવા માટે, સંદર્ભ હંમેશાં ચાલુ થતો નથી. નીચેની પરિસ્થિતિઓ દરમિયાન પ્રતિબિંબ ચાલુ છે:

જ્યારે બીઓડી સક્ષમ હોય ત્યારે (બોડલેવેલ પ્રોગ્રામિંગ દ્વારા [2: 0] ફ્યુઝ બિટ્સ).

જ્યારે બેન્ડગapપ સંદર્ભ એનાલોગ કમ્પેરેટરથી કનેક્ટ થયેલ હોય (ACCG માં ACBG બીટ સેટ કરીને).

જ્યારે એડીસી સક્ષમ છે.

આમ, જ્યારે બીઓડી સક્ષમ ન હોય, ત્યારે એસીબીજી બીટ સેટ કર્યા પછી અથવા એડીસીને સક્ષમ કર્યા પછી, વપરાશકર્તાએ એનાલોગ કમ્પેરેટર અથવા એડીસીમાંથી આઉટપુટ વાપરતા પહેલા હંમેશા સંદર્ભને પ્રારંભ કરવાની મંજૂરી આપવી આવશ્યક છે. પાવર-ડાઉન મોડમાં પાવર કન્મ્પ્શનને ઘટાડવા માટે, વપરાશકર્તા પાવર-ડાઉન મોડમાં પ્રવેશતા પહેલા સંદર્ભ બંધ છે તે સુનિશ્ચિત કરવા માટે ઉપરની ત્રણ શરતોને ટાળી શકે છે.

વોચડોગ ટાઈમર

વdચડોગ ટાઈમર એ Onન-ચીપ scસિલેટરથી ઘેરાયેલું છે જે 128 કેગાહર્ટઝ પર ચાલે છે. વdચડોગ ટાઈમર પ્રિસ્કેલેરને નિયંત્રિત કરીને, વ shownચડોગ રીસેટ અંતરાલને બતાવ્યા પ્રમાણે ગોઠવી શકાય છે પાનું 8 પર કોષ્ટક 3-46. ડબ્લ્યુડીઆર - વ Watchચડોગ રીસેટ - સૂચના વ Watchચડોગ ટાઈમરને ફરીથી સેટ કરે છે. જ્યારે અક્ષમ કરવામાં આવે છે અને જ્યારે ચિપ રીસેટ થાય છે ત્યારે વdચડોગ ટાઈમર ફરીથી સેટ પણ થાય છે. રીસેટ અવધિ નક્કી કરવા માટે દસ જુદા જુદા ઘડિયાળ ચક્ર અવધિ પસંદ કરી શકાય છે. જો ફરીથી વ periodચડogગ રીસેટ વિના રીસેટ અવધિ સમાપ્ત થાય છે, તો એટીટની 25/45/85 ફરીથી સેટ કરે છે અને રીસેટ વેક્ટરથી એક્ઝેક્યુટ કરે છે. વdચડogગ રીસેટ પરના સમયની વિગતો માટે, નો સંદર્ભ લો પાનું 8 પર કોષ્ટક 3-46.

વdચડોગ ટાઈમરને ફરીથી સેટ કરવાને બદલે વિક્ષેપ પેદા કરવા માટે પણ ગોઠવી શકાય છે. પાવર-ડાઉનથી જાગૃત થવા માટે વdચડogગનો ઉપયોગ કરતી વખતે આ ખૂબ ઉપયોગી થઈ શકે છે.

વdચડogગને અજાણતાં નિષ્ક્રિય કરવા અથવા સમય-સમય અવધિના અજાણતાં પરિવર્તનને રોકવા માટે, ફ્યુઝ ડબલ્યુડીટીઓન દ્વારા બે જુદા જુદા સલામતી સ્તરો પસંદ કર્યા મુજબ બતાવ્યા પ્રમાણે કોષ્ટક 8-1 નો સંદર્ભ લો "કોન- ને બદલવા માટે સમયસભર સિક્વન્સ પાનાં d 43 પર વ Watchચડોગ ટાઈમરની મૂર્તિ વિગતો માટે.

કોષ્ટક 8-1. WDTON ના ફ્યુઝ સેટિંગ્સના કાર્ય તરીકે WDT રૂપરેખાંકન

WDTON	સલામતી સ્તર	ડબ્લ્યુડીટી પ્રારંભિક રાજ્ય	ડબ્લ્યુડીટીને કેવી રીતે અક્ષમ કરવું	સમય કેવી રીતે બદલવો
અનિયંત્રિત	1	અક્ષમ	સમયસર ક્રમ	કોઈ મર્યાદાઓ નથી
પ્રોગ્રામ કરેલ	2	સક્ષમ	હંમેશા સક્ષમ	સમયસર ક્રમ

આકૃતિ 8-7. વોચડોગ ટાઈમર

વdચડોગ ટાઈમરનું રૂપરેખાંકન બદલવા માટે સમયસમાક્રમ

ગોઠવણી બદલવા માટેનો ક્રમ બે સલામતી સ્તર વચ્ચે થોડો અલગ છે. દરેક સ્તર માટે અલગ પ્રક્રિયાઓ વર્ણવવામાં આવે છે.

સલામતી સ્તર 1: આ મોડમાં, વૉચડોગ ટાઈમર શરૂઆતમાં અક્ષમ છે, પરંતુ કોઈપણ પ્રતિબંધ વિના WDE બીટને એક પર લખીને સક્ષમ કરી શકાય છે. સક્ષમ વૉચડોગ ટાઈમરને અક્ષમ કરતી વખતે સમયબદ્ધ ક્રમ જરૂરી છે. સક્ષમ વૉચડોગ ટાઈમરને અક્ષમ કરવા માટે, નીચેની પ્રક્રિયાને અનુસરવી આવશ્યક છે:

સમાન કામગીરીમાં, ડબલ્યુડીસીઇ અને ડબ્લ્યુડીઇને એક તર્ક લખો. ડબલ્યુડીઇને ધ્યાનમાં રાખીને એક તર્ક લખવો આવશ્યક છે - ડબલ્યુડીઇ બીટના પહેલાના મૂલ્યથી ઓછો.

આગળના ચાર ઘડિયાળ ચક્રની અંદર, તે જ કામગીરીમાં, ડબલ્યુડીડીઇ અને ડબ્લ્યુડીપી બિટ્સને ઇચ્છિતરૂપે લખો, પરંતુ ડબ્લ્યુડીસીઇ બીટ સાફ થતાં.

સલામતી સ્તર 2: આ મોડમાં, વોચડોગ ટાઈમર હંમેશા સક્ષમ હોય છે, અને WDE બીટ હંમેશા એક તરીકે વાંચશે. વૉચડોગ ટાઈમ-આઉટ પીરિયડ બદલતી વખતે સમયબદ્ધ ક્રમ જરૂરી છે. વૉચડોગ ટાઈમ-આઉટ બદલવા માટે, નીચેની પ્રક્રિયાને અનુસરવી આવશ્યક છે:

સમાન કામગીરીમાં, ડબ્લ્યુડીસીઇ અને ડબ્લ્યુડીઇને લોજિકલ લખો. ડબ્લ્યુડીઇ હંમેશાં સેટ કરેલું હોવા છતાં, સમયસર ક્રમ શરૂ કરવા માટે ડબ્લ્યુડીઇને એક પર લખવું આવશ્યક છે.

આગળના ચાર ઘડિયાળ ચક્રની અંદર, તે જ કામગીરીમાં, ડબ્લ્યુડીપી બિટ્સને ઇચ્છિતરૂપે લખો, પરંતુ ડબલ્યુડીસીઇ બીટ સાફ થતાં. ડબ્લ્યુડીઇ બીટ પર લખેલુ મૂલ્ય અપ્રસ્તુત છે.

કોડ Example

નીચેના કોડ ભૂતપૂર્વample WDT બંધ કરવા માટે એક એસેમ્બલી અને એક C ફંક્શન બતાવે છે. માજીample ધારે છે કે વિક્ષેપોને નિયંત્રિત કરવામાં આવે છે (દા.ત., વૈશ્વિક સ્તરે વિક્ષેપોને અક્ષમ કરીને) જેથી આ કાર્યોના અમલ દરમિયાન કોઈ વિક્ષેપ ન આવે.

એસેમ્બલી કોડ Example(1)

WDT_off:

wdr

; એમસીયુએસઆરમાં ડબલ્યુડીઆરએફ સાફ કરો

ldi r16, (0<

બહાર MCUSR, r16

; ડબલ્યુડીસીઇ અને ડબ્લ્યુડીઇને લોજિકલ લખો

; અજાણતાં વdચડોગ ફરીથી સેટને અટકાવવા માટે જૂની પ્રિસ્કેલર સેટિંગ રાખો

R16 માં, WDTCR

ori r16, (1<

ડબ્લ્યુડીટીસીઆર, આર 16

; ડબ્લ્યુડીટી બંધ કરો

ldi r16, (0<

ડબ્લ્યુડીટીસીઆર, આર16

ret

C કોડ ઉદાample(1)

રદબાતલ WDT_off(રદ)

{

_ડબ્લ્યુડીઆર ();

/* MCUSR માં WDRF સાફ કરો */ MCUSR = 0x00

/* WDCE અને WDE */ WDTCR પર તાર્કિક એક લખો |= (1<

/ * ડબ્લ્યુડીટી * / ડબ્લ્યુડીડીટીસીઆર = 0x00 બંધ કરો;

}

નોંધ: 1. જુઓ "કોડ એક્સampલેસ” પૃષ્ઠ 6 પર.

વર્ણન રજીસ્ટર કરો

એમસીયુએસઆર - એમસીયુ સ્થિતિ રજિસ્ટર

એમસીયુ સ્થિતિ રજિસ્ટર એવી માહિતી પ્રદાન કરે છે કે જેના પર રીસેટ સ્રોતથી એમસીયુ રીસેટ થયું.

બીટ	7	6	5	4	3	2	1	0
0x34	–	–	–	–	ડબલ્યુડીઆરએફ	બોરફ	એક્સ્ટ્રાએફ	પોર્ફ	એમસીયુએસઆર
વાંચો/લખો	R	R	R	R	R/W	R/W	R/W	R/W

પ્રારંભિક મૂલ્ય 0 0 0 0 બિટ વર્ણન જુઓ

બિટ્સ 7: 4 - અનામત: અનામત બિટ્સ

આ બિટ્સ એટીટની 25/45/85 માં આરક્ષિત બીટ્સ છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ 3 - ડબલ્યુડીઆરએફ: વ Watchચડોગ રીસેટ ફ્લેગ

જો વdચડોગ રીસેટ થાય તો આ બીટ સેટ કરેલું છે. બીટ પાવર-Reન રીસેટ દ્વારા, અથવા ધ્વજ પર તર્ક શૂન્ય લખીને ફરીથી સેટ કરવામાં આવે છે.

બિટ 2 - BORF: બ્રાઉન-આઉટ રીસેટ ફ્લેગ

બ્રાઉન-આઉટ રીસેટ થાય તો આ બીટ સેટ કરેલી છે. બીટ પાવર-Reન રીસેટ દ્વારા, અથવા ધ્વજ પર તર્ક શૂન્ય લખીને ફરીથી સેટ કરવામાં આવે છે.

બિટ 1 - એક્સટ્રેફ: બાહ્ય રીસેટ ફ્લેગ

આ બીટ સેટ થયેલ છે જો બાહ્ય રીસેટ થાય તો. બીટ પાવર-Reન રીસેટ દ્વારા, અથવા ધ્વજ પર તર્ક શૂન્ય લખીને ફરીથી સેટ કરવામાં આવે છે.

બિટ 0 - PORF: પાવર-Reન રીસેટ ફ્લેગ

આ બીટ સેટ થયેલ છે જો પાવર-Reન રીસેટ થાય તો. બીટ ફક્ત ધ્વજ પર તર્ક શૂન્ય લખીને ફરીથી સેટ કરવામાં આવે છે.

ફરીથી સેટ કરવાની સ્થિતિને ઓળખવા માટે રીસેટ ફ્લેગોનો ઉપયોગ કરવા માટે, વપરાશકર્તાએ પ્રોગ્રામમાં વહેલી તકે એમસીયુએસઆરને વાંચવું જોઈએ અને ફરીથી સેટ કરવું જોઈએ. જો બીજી રીસેટ થાય તે પહેલાં જો રજિસ્ટર સાફ થઈ જાય, તો ફરીથી સેટ કરવાનો સ્રોત રીસેટ ફ્લેગોની તપાસ કરીને શોધી શકાય છે.

ડબલ્યુડીટીસીઆર - વોચડોગ ટાઈમર નિયંત્રણ રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x21	WDIF	WDIE	WDP3	ડબલ્યુડીસીઇ	WDE	WDP2	WDP1	WDP0	ડબલ્યુડીટીસીઆર
વાંચો/લખો	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	X	0	0	0

બિટ 7 - ડબ્લ્યુડીઆઇએફ: વ Watchચડોગ સમયસમાપ્તિ વિક્ષેપિત ધ્વજ

આ બીટ સેટ કરવામાં આવે છે જ્યારે વdચડોગ ટાઈમરમાં ટાઇમ-આઉટ થાય છે અને વ Watchચડોગ ટાઈમર વિક્ષેપ માટે ગોઠવાયેલ છે. સંબંધિત ઇન્ટરપ્ટ હેન્ડલિંગ વેક્ટરને એક્ઝિક્યુટ કરતી વખતે ડબલ્યુડીઆઇએફ હાર્ડવેર દ્વારા સાફ કરવામાં આવે છે. વૈકલ્પિક રીતે, ડબલ્યુડીઆઇએફ ધ્વજ પર તર્ક લખીને સાફ થાય છે. જ્યારે એસઆરઇજી અને ડબ્લ્યુડીઆઈઇમાં આઇ-બીટ સેટ થાય છે, ત્યારે વ Watchચડogગ ટાઇમ-આઉટ ઇન્ટ્રપ્ટ એક્ઝિક્યુટ થાય છે.

બિટ 6 - ડબ્લ્યુડીઆઈઇ: વ Watchચડોગ સમયસમાપ્તિ વિક્ષેપ સક્ષમ

જ્યારે આ બીટ એક પર લખવામાં આવે છે, ત્યારે ડબ્લ્યુડીઇ સાફ થઈ જાય છે, અને સ્ટેટસ રજિસ્ટરમાં આઇ-બીટ સેટ થાય છે, ત્યારે વ Watchચડogગ ટાઇમ-આઉટ ઇન્ટ્રપ્ટ સક્ષમ કરે છે. જો વdચડogગ ટાઈમરમાં સમયસમાપ્તિ થાય છે, તો આ મોડમાં અનુરૂપ વિક્ષેપ ફરીથી સેટ કરવાની જગ્યાએ ચલાવવામાં આવે છે.

જો ડબ્લ્યુડીઇ સેટ કરેલું છે, જ્યારે ટાઇમ-આઉટ થાય છે ત્યારે ડબ્લ્યુડીઆઇઇ હાર્ડવેર દ્વારા આપમેળે સાફ થાય છે. આ વિક્ષેપનો ઉપયોગ કરતી વખતે વdચડogગ રીસેટ સુરક્ષા રાખવા માટે ઉપયોગી છે. ડબ્લ્યુડીઆઈ બીટ સાફ થઈ ગયા પછી, આગલું ટાઇમ-આઉટ ફરીથી સેટ કરશે. વdચડોગ રીસેટને ટાળવા માટે, દરેક વિક્ષેપ પછી ડબ્લ્યુડીઆઈઇ સેટ કરવું આવશ્યક છે.

કોષ્ટક 8-2. વૉચડોગ ટાઈમર રૂપરેખાંકન

WDE	WDIE	વ Watchચડોગ ટાઈમર રાજ્ય	ટાઇમ-આઉટ પર ક્રિયા
0	0	અટકી ગયો	કોઈ નહિ
0	1	ચાલી રહી છે	વિક્ષેપ
1	0	ચાલી રહી છે	રીસેટ કરો
1	1	ચાલી રહી છે	વિક્ષેપ

બિટ 4 - ડબ્લ્યુડીસીઇ: વ Watchચડogગ ચેન્જ સક્ષમ કરો

જ્યારે ડબ્લ્યુડીઇ બીટ તર્ક શૂન્ય પર લખાયેલ હોય ત્યારે આ બીટ સેટ કરવી આવશ્યક છે. નહિંતર, વ Watchચડોગ અક્ષમ કરવામાં આવશે નહીં. એકવાર એક પર લખ્યા પછી, હાર્ડવેર ચાર ઘડિયાળ ચક્ર પછી આ બીટ સાફ કરશે. વdચડogગ અક્ષમ પ્રક્રિયા માટે ડબ્લ્યુડીઇ બિટના વર્ણનનો સંદર્ભ લો. પ્રિસ્કેલર બિટ્સ બદલતી વખતે આ બીટ પણ સેટ કરવી આવશ્યક છે. જુઓ “સમયસર ક્રમ પૃષ્ઠ 43 XNUMX પર વ Watchચડોગ ટાઈમરનું રૂપરેખાંકન બદલવા માટે.

બિટ 3 - ડબ્લ્યુડીઇ: વ Watchચડોગ સક્ષમ કરો

જ્યારે ડબ્લ્યુડીઇને એક તર્ક માટે લખવામાં આવે છે, ત્યારે વ Watchચડોગ ટાઈમર સક્ષમ કરેલું છે, અને જો ડબ્લ્યુડીઇને તર્કશાસ્ત્ર શૂન્ય પર લખવામાં આવે છે, તો વdચડોગ ટાઈમર ફંક્શન અક્ષમ કરેલું છે. ડબલ્યુડીડીઇ ફક્ત ત્યારે જ સાફ કરી શકાય છે જ્યારે ડબ્લ્યુડીસીઇ બીટમાં તર્ક સ્તર એક હોય. સક્ષમ વ Watchચડોગ ટાઈમરને અક્ષમ કરવા માટે, નીચેની કાર્યવાહીનું પાલન કરવું આવશ્યક છે:

સમાન કામગીરીમાં, ડબલ્યુડીસીઇ અને ડબ્લ્યુડીઇને એક તર્ક લખો. નિષ્ક્રિય operationપરેશન શરૂ થાય તે પહેલાં તે એક પર સેટ હોવા છતાં, એક તર્ક WW પર લખવો આવશ્યક છે.

આગામી ચાર ઘડિયાળ ચક્રની અંદર, ડબ્લ્યુડીઇને 0 પર તર્ક લખો. આ વ Watchચડોગને અક્ષમ કરે છે.

સલામતી સ્તર 2 માં, વ describedચડોગ ટાઈમરને અક્ષમ કરવું શક્ય નથી, ઉપર વર્ણવેલ ગાણિતીક નિયમો હોવા છતાં. જુઓ પૃષ્ઠ on 43 પર “વdચડogગ ટાઈમરનું રૂપરેખાંકન બદલવા માટે સમયસર ક્રમ”.

સલામતીના સ્તર 1 માં, WC ને MCUSR માં WDRF દ્વારા ઓવરરાઇડ કરવામાં આવે છે. જુઓ પૃષ્ઠ 44 પર "એમસીયુએસઆર - એમસીયુ સ્થિતિ નોંધણી કરો" WDRF ના વર્ણન માટે. આનો અર્થ એ છે કે જ્યારે ડબલ્યુડીડીઆરએફ સેટ કરેલું હોય ત્યારે ડબલ્યુડીઇ હંમેશાં સેટ હોય છે. ડબ્લ્યુડીઇને સાફ કરવા માટે, ઉપર વર્ણવેલ પ્રક્રિયા સાથે વdચડogગને અક્ષમ કરતાં પહેલાં ડબલ્યુડીઆરએફને સાફ કરવું આવશ્યક છે. આ સુવિધા નિષ્ફળતા પેદા કરતી પરિસ્થિતિઓ દરમિયાન બહુવિધ રીસેટ્સ અને નિષ્ફળતા પછી સલામત શરૂઆતની ખાતરી આપે છે.

નોંધ: જો એપ્લિકેશનમાં વોચડોગ ટાઈમરનો ઉપયોગ કરવામાં આવતો નથી, તો ઉપકરણના પ્રારંભમાં વોચડોગ અક્ષમ કરવાની પ્રક્રિયામાંથી પસાર થવું મહત્વપૂર્ણ છે. જો વોચડોગ આકસ્મિક રીતે સક્ષમ થઈ ગયું હોય, તો દા.તampએક ભાગેડુ પોઇન્ટર અથવા બ્રાઉન-આઉટ કંડીશન દ્વારા, ઉપકરણ રીસેટ કરવામાં આવશે, જે બદલામાં નવા વોચડોગ રીસેટ તરફ દોરી જશે. આ પરિસ્થિતિને ટાળવા માટે, એપ્લીકેશન સોફ્ટવેરને હંમેશા WDRF ફ્લેગ અને WDE કંટ્રોલ બીટને ઇનિશિયલાઈઝેશન રૂટિનમાં સાફ કરવું જોઈએ.

બિટ્સ 5, 2: 0 - ડબ્લ્યુડીપી [3: 0]: વ Watchચડogગ ટાઈમર પ્રિસ્કેલર 3, 2, 1 અને 0

ડબ્લ્યુડીપી (DP: 3] બિટ્સ વ Watchચડ .ગ ટાઈમરને સક્ષમ કરે છે ત્યારે વdચડોગ ટાઈમર પ્રિસ્કેલિંગ નક્કી કરે છે. જુદા જુદા પ્રિસ્કેલિંગ મૂલ્યો અને તેના અનુરૂપ સમયસમાપ્તિ સમયગાળા માં બતાવ્યા પ્રમાણે કોષ્ટક 8-3.

કોષ્ટક 8-3. વૉચડોગ ટાઈમર પ્રીસ્કેલ પસંદ કરો

WDP3	WDP2	WDP1	WDP0	ડબ્લ્યુડીટી scસિલેટર ચક્રની સંખ્યા	VCC = 5.0V પર લાક્ષણિક સમય-સમાપ્તિ
0	0	0	0	2 કે (2048) ચક્ર	16 એમ.એસ
0	0	0	1	4 કે (4096) ચક્ર	32 એમ.એસ
0	0	1	0	8 કે (8192) ચક્ર	64 એમ.એસ
0	0	1	1	16 કે (16384) ચક્ર	0.125 સે
0	1	0	0	32 કે (32764) ચક્ર	0.25 સે
0	1	0	1	64 કે (65536) ચક્ર	0.5 સે
0	1	1	0	128 કે (131072) ચક્ર	1.0 સે
0	1	1	1	256 કે (262144) ચક્ર	2.0 સે
1	0	0	0	512 કે (524288) ચક્ર	4.0 સે
1	0	0	1	1024 કે (1048576) ચક્ર	8.0 સે

કોષ્ટક 8-3. વૉચડોગ ટાઈમર પ્રીસ્કેલ સિલેક્ટ (ચાલુ)

WDP3	WDP2	WDP1	WDP0	ડબ્લ્યુડીટી scસિલેટર ચક્રની સંખ્યા	VCC = 5.0V પર લાક્ષણિક સમય-સમાપ્તિ
1	0	1	0	આરક્ષિત(1)
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

નોંધ: 1. જો પસંદ કરેલ હોય, તો 0b1010 નીચેની માન્ય સેટિંગ્સમાંથી એકનો ઉપયોગ કરવામાં આવશે.

વિક્ષેપો

આ વિભાગ એટીટીની 25/45/85 માં વિક્ષેપિત સંભાળવાની વિશિષ્ટતાઓનું વર્ણન કરે છે. AVR વિક્ષેપ હેન્ડલિંગના સામાન્ય સમજૂતી માટે, નો સંદર્ભ લો પૃષ્ઠ 12 પર "ફરીથી સેટ કરો અને વિક્ષેપ હેન્ડલિંગ".

એટીટીની 25/45/85 માં વિક્ષેપિત વેક્ટર

એટીટીની 25/45/85 ના વિક્ષેપિત વેક્ટરનું વર્ણન છે કોષ્ટક 9-1નીચે

કોષ્ટક 9-1. રીસેટ અને વિક્ષેપ વેક્ટર

વેક્ટર નં.	પ્રોગ્રામ સરનામું	સ્ત્રોત	વિક્ષેપિત વ્યાખ્યા
1	0x0000	રીસેટ કરો	બાહ્ય પિન, પાવર-Reન રીસેટ, બ્રાઉન-આઉટ રીસેટ, વ Watchચડોગ રીસેટ
2	0x0001	INT0	બાહ્ય વિક્ષેપ વિનંતી 0
3	0x0002	પીસીઆઈએનટી 0	પિન ચેન્જ વિક્ષેપ વિનંતી 0
4	0x0003	TIMER1_COMPA	ટાઈમર / કાઉન્ટર 1 મેચ એ સરખામણી કરો
5	0x0004	TIMER1_OVF	ટાઈમર / કાઉન્ટર 1 ઓવરફ્લો
6	0x0005	TIMER0_OVF	ટાઈમર / કાઉન્ટર 0 ઓવરફ્લો
7	0x0006	EE_RDY	ઇપ્રોમ તૈયાર છે
8	0x0007	એએનએ_કોમ્પી	એનાલોગ તુલનાત્મક
9	0x0008	એડીસી	એડીસી કન્વર્ઝન પૂર્ણ
10	0x0009	TIMER1_COMPB	ટાઈમર / કાઉન્ટર 1 ની સરખામણી કરો બી
11	0x000A	TIMER0_COMPA	ટાઈમર / કાઉન્ટર 0 મેચ એ સરખામણી કરો
12	0x000B	TIMER0_COMPB	ટાઈમર / કાઉન્ટર 0 ની સરખામણી કરો બી
13	0x000 સી	ડબલ્યુડીટી	વdચડogગ સમય બહાર
14	0x000D	USI_START	યુએસઆઈ પ્રારંભ
15	0x000E	USI_OVF	યુએસઆઈ ઓવરફ્લો

જો પ્રોગ્રામ ક્યારેય વિક્ષેપિત સ્રોતને સક્ષમ કરતો નથી, તો વિક્ષેપ વેક્ટરનો ઉપયોગ કરવામાં આવતો નથી, અને આ સ્થાનો પર નિયમિત પ્રોગ્રામ કોડ મૂકી શકાય છે.

ATtiny25/45/85 માં ઇન્ટરપ્ટ વેક્ટર એડ્રેસ માટે એક લાક્ષણિક અને સામાન્ય સેટઅપ પ્રોગ્રામ ex.ampલે નીચે.

એસેમ્બલી કોડ Example
org 0x0000	; આગળનું સરનામું સેટ કરો	નિવેદન
rjmp રીસેટ	; સરનામું 0x0000
rjmp INT0_ISR	; સરનામું 0x0001
rjmp PCINT0_ISR	; સરનામું 0x0002
rjmp TIM1_COMPA_ISR	; સરનામું 0x0003
rjmp TIM1_OVF_ISR	; સરનામું 0x0004
rjmp TIM0_OVF_ISR	; સરનામું 0x0005
rjmp EE_RDY_ISR	; સરનામું 0x0006
rjmp ANA_COMP_ISR	; સરનામું 0x0007
rjmp ADC_ISR	; સરનામું 0x0008
rjmp TIM1_COMPB_ISR	; સરનામું 0x0009
rjmp TIM0_COMPA_ISR	; સરનામું 0x000A
rjmp TIM0_COMPB_ISR	; સરનામું 0x000 બી
rjmp WDT_ISR	; સરનામું 0x000 સી
rjmp USI_START_ISR	; સરનામું 0x000D
rjmp USI_OVF_ISR	; સરનામું 0x000E
ફરીથી સેટ કરો:	; મુખ્ય કાર્યક્રમ પ્રારંભ
	; સરનામું 0x000F
…

નોંધ: જુઓ "કોડ એક્સampલેસ” પૃષ્ઠ 6 પર.

બાહ્ય અવરોધ

બાહ્ય વિક્ષેપો INT0 પિન અથવા કોઈપણ PCINT [5: 0] પિન દ્વારા ઉશ્કેરવામાં આવે છે. અવલોકન કરો કે, જો સક્ષમ થયેલ હોય, તો ઇન્ટર્પ્ટ્સ ટ્રિગર થશે ભલે INT0 અથવા PCINT [5: 0] પિન આઉટપુટ તરીકે રૂપરેખાંકિત થયેલ હોય. આ સુવિધા સ softwareફ્ટવેર વિક્ષેપિત બનાવવાની રીત પ્રદાન કરે છે. પિન પરિવર્તન વિક્ષેપો પીસીઆઈ જો કોઈ સક્ષમ પીસીઆઈએનટી [5: 0] પિન ટgગલ કરે છે ત્યારે તે ટ્રિગર કરશે. પીસીએમએસકે રજિસ્ટર નિયંત્રણ જે પિન પિન ફેરફાર વિક્ષેપોમાં ફાળો આપે છે. પીસીઆઈએનટીટી [5: 0] પર પિન પરિવર્તન વિક્ષેપો અસંગતરૂપે શોધી શકાય છે. આ સૂચવે છે કે આ વિક્ષેપોનો ઉપયોગ ભાગ પાડવામાં, ઇડલ મોડ સિવાયના અન્ય સ્લીપ મોડ્સમાંથી પણ થઈ શકે છે.

આઈએનટી 0 વિક્ષેપોને ઉતરતા અથવા વધતા ધાર અથવા નીચલા સ્તર દ્વારા શરૂ કરી શકાય છે. એમસીયુ કંટ્રોલ રજિસ્ટર - એમસીયુસીઆર માટેના સ્પષ્ટીકરણમાં સૂચવ્યા મુજબ આ સેટ કરવામાં આવ્યું છે. જ્યારે INT0 વિક્ષેપ સક્ષમ કરેલો છે અને લેવલ ટ્રિગર તરીકે ગોઠવવામાં આવે છે, જ્યારે પિન ઓછું રાખવામાં આવે ત્યાં સુધી વિક્ષેપ ટ્રિગર થશે. નોંધ લો કે INT0 પર ઘટતા અથવા વધતા ધારના અંતરાયોની માન્યતા માટે I / O ઘડિયાળની હાજરીની જરૂર છે, જેમાં વર્ણવેલ છે "ક્લોક સિસ્ટમો અને તેનું વિતરણ" ચાલુ પૃષ્ઠ 23.

નિમ્ન સ્તરનું વિક્ષેપ

INT0 પર નીચા સ્તરનું વિક્ષેપ અસંગતરૂપે શોધી શકાય છે. આ સૂચવે છે કે આ વિક્ષેપનો ઉપયોગ ઇડલ મોડ સિવાયના સ્લીપ મોડ્સમાંથી પણ ભાગ જગાડવા માટે થઈ શકે છે. I / O ઘડિયાળ નિષ્ક્રિય મોડ સિવાય તમામ સ્લીપ મોડ્સમાં રોકી છે.

નોંધ કરો કે જો પાવર-ડાઉનથી વેક-અપ માટે લેવલ ટ્રિગર કરેલ ઇન્ટરપ્ટનો ઉપયોગ કરવામાં આવે છે, તો લેવલ ઇન્ટરપ્ટને ટ્રિગર કરવા માટે MCU એ વેક-અપ પૂર્ણ કરવા માટે જરૂરી લેવલ પૂરતું લાંબુ પકડી રાખવું જોઈએ. જો સ્ટાર્ટ-અપ સમયના અંત પહેલા સ્તર અદૃશ્ય થઈ જાય, તો MCU હજુ પણ જાગી જશે, પરંતુ કોઈ વિક્ષેપ જનરેટ કરવામાં આવશે નહીં. સ્ટાર્ટ-અપનો સમય SUT અને CKSEL ફ્યુઝ દ્વારા વ્યાખ્યાયિત કરવામાં આવ્યો છે, જેમ કે માં વર્ણવવામાં આવ્યું છે પૃષ્ઠ 23 પર "સિસ્ટમ ઘડિયાળ અને ઘડિયાળ વિકલ્પો".

જો ડિવાઇસ જાગતા પહેલા વિક્ષેપ પિન પરનું નીચું સ્તર કા isી નાખવામાં આવે છે, તો પછી પ્રોગ્રામ એક્ઝેક્યુશન વિક્ષેપિત સેવા દિનચર્યા તરફ વાળવામાં આવશે નહીં પરંતુ SLEEP આદેશને અનુસરતા સૂચનાથી ચાલુ રાખો.

પિન ચેન્જ વિક્ષેપિત સમય

ભૂતપૂર્વampપિન ચેન્જ ઈન્ટરપ્ટનો સમય આમાં દર્શાવેલ છે આકૃતિ 9-1.

વર્ણન રજીસ્ટર કરો

એમસીયુસીઆર - એમસીયુ કન્ટ્રોલ રજિસ્ટર

બાહ્ય વિક્ષેપ નિયંત્રણ રજિસ્ટર એમાં વિક્ષેપિત ઇન્દ્રિય નિયંત્રણ માટેના નિયંત્રણ બીટ્સનો સમાવેશ થાય છે.

બીટ	7	6	5	4	3	2	1	0
0x35	BODS	PUD	SE	SM1	SM0	બોડી	ISC01	ISC00	એમસીયુસીઆર
વાંચો/લખો	R	R/W	R/W	R/W	R/W	R	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

બિટ્સ 1: 0 - ISC0 [1: 0]: વિક્ષેપિત સેન્સ નિયંત્રણ 0 બિટ 1 અને બિટ 0

બાહ્ય પટ્ટો 0 બાહ્ય પિન INT0 દ્વારા સક્રિય કરવામાં આવે છે જો SREG I-ફ્લેગ અને અનુરૂપ વિક્ષેપિત માસ્ક સેટ કરેલ હોય. બાહ્ય INT0 પિન પરનું સ્તર અને ધાર કે જે વિક્ષેપને સક્રિય કરે છે તે વ્યાખ્યાયિત થયેલ છે કોષ્ટક 9-2. INT0 પિન પરનું મૂલ્ય s છેampધાર શોધતા પહેલા દોરી. જો ધાર અથવા ટૉગલ વિક્ષેપ પસંદ કરેલ હોય, તો કઠોળ જે એક ઘડિયાળના સમયગાળા કરતાં વધુ સમય સુધી ચાલે છે તે વિક્ષેપ પેદા કરશે. ટૂંકા કઠોળ વિક્ષેપ પેદા કરવાની ખાતરી આપતા નથી. જો નીચા સ્તરના વિક્ષેપને પસંદ કરવામાં આવે, તો વિક્ષેપ જનરેટ કરવા માટે હાલમાં એક્ઝેક્યુટીંગ સૂચના પૂર્ણ ન થાય ત્યાં સુધી નીચું સ્તર રાખવું આવશ્યક છે.

કોષ્ટક 9-2. ઇન્ટરપ્ટ 0 સેન્સ કંટ્રોલ

ISC01	ISC00	વર્ણન
0	0	INT0 નું નીચું સ્તર વિક્ષેપિત વિનંતી પેદા કરે છે.
0	1	INT0 પર કોઈપણ લોજિકલ ફેરફાર વિક્ષેપિત વિનંતી પેદા કરે છે.
1	0	INT0 ની ઘટતી ધાર વિક્ષેપિત વિનંતી પેદા કરે છે.
1	1	INT0 ની વધતી ધાર વિક્ષેપિત વિનંતી પેદા કરે છે.

જિમસ્કે - સામાન્ય વિક્ષેપિત માસ્ક રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x3B	–	INT0	પીસીઆઈ	–	–	–	–	–	GIMSK
વાંચો/લખો	R	R/W	R/W	R	R	R	R	R
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

બિટ્સ 7, 4: 0 - અનામત: અનામત બિટ્સ

આ બિટ્સ એટીટની 25/45/85 માં આરક્ષિત બીટ્સ છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ 6 - INT0: બાહ્ય વિક્ષેપ વિનંતી 0 સક્ષમ કરો

જ્યારે INT0 બીટ સેટ થાય છે (એક) અને સ્ટેટસ રજિસ્ટર (SREG) માં આઇ-બીટ સેટ થાય છે (એક), બાહ્ય પિન વિક્ષેપ સક્ષમ કરે છે. એમસીયુ કંટ્રોલ રજિસ્ટર (એમસીયુસીઆર) માં ઇન્ટ્રેપટ સેન્સ કંટ્રોલ 0 બીટ્સ 1/0 (ISC01 અને ISC00) એ નિર્ધારિત કરે છે કે બાહ્ય અવરોધ INT0 પિનના વધતા અને / અથવા ઘટીને ધાર પર સક્રિય થયેલ છે કે નહીં. પિન પરની પ્રવૃત્તિ, વિરોધી વિનંતીનું કારણ બનશે INT0 આઉટપુટ તરીકે રૂપરેખાંકિત થયેલ હોય તો પણ. બાહ્ય વિક્ષેપ વિનંતી 0 નું અનુરૂપ વિક્ષેપ INT0 ઇન્ટ્રેપ વેક્ટરથી ચલાવવામાં આવે છે.

બિટ 5 - પીસીઆઈઇ: પિન ચેન્જ વિક્ષેપ સક્ષમ કરો

જ્યારે પીસીઆઈ બીટ સેટ થાય છે (એક) અને આઇ-બીટ ઇન સ્ટેટસ રજિસ્ટર (એસઆરઇજી) સેટ કરેલું છે (એક), પિન ચેન્જ ઇન્ટ્રપ્ટ સક્ષમ છે. કોઈપણ સક્ષમ પીસીઆઈએનટીટી [5: 0] પિન પર કોઈપણ ફેરફાર વિક્ષેપ પેદા કરશે. પીન ચેન્જ ઇન્ટ્રપ્ટ વિનંતીનું અનુરૂપ વિક્ષેપ, પીસીઆઈ ઇન્ટ્રેપ વેક્ટરથી ચલાવવામાં આવે છે. પીસીઆઇએનટી [5: 0] પીન પીસીએમએસકે 0 રજિસ્ટર દ્વારા વ્યક્તિગત રૂપે સક્ષમ કરે છે.

GIFR - સામાન્ય વિક્ષેપિત ફ્લેગ રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x3A	–	INTF0	પીસીઆઈએફ	–	–	–	–	–	જીઆઈએફઆર
વાંચો/લખો	R	R/W	R/W	R	R	R	R	R
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

બિટ્સ 7, 4: 0 - અનામત: અનામત બિટ્સ

આ બિટ્સ એટીટની 25/45/85 માં આરક્ષિત બીટ્સ છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ 6 - INTF0: બાહ્ય વિક્ષેપિત ધ્વજ 0

જ્યારે INT0 પિન પર એક ધાર અથવા તર્ક ફેરફાર વિક્ષેપિત વિનંતીને ટ્રિગર કરે છે, INTF0 સમૂહ (એક) બને છે. જો SREG માં I-bit અને GIMSK માં INT0 બીટ સેટ કરેલ છે (એક), MCU અનુરૂપ ઇન્ટરપ્ટ વેક્ટર પર જશે. જ્યારે વિક્ષેપિત રૂટિન ચલાવવામાં આવે છે ત્યારે ધ્વજ સાફ થાય છે. વૈકલ્પિક રીતે, ધ્વજ તેને લોજિકલ લખીને સાફ કરી શકાય છે. આ ધ્વજ હંમેશાં સાફ થાય છે જ્યારે INT0 લેવલ વિક્ષેપ તરીકે રૂપરેખાંકિત થાય છે.

બિટ 5 - પીસીઆઈએફ: પિન ચેન્જ ઇન્ટર્પ્ટ ફ્લેગ

જ્યારે કોઈપણ પીસીઆઇએનટી [5: 0] પિન પર તર્ક ફેરફાર, વિક્ષેપિત વિનંતીને ટ્રિગર કરે છે, ત્યારે પીસીઆઈએફ સેટ (એક) બને છે. જો SREG માં I-bit અને GIMSK માં PCIE બીટ સેટ કરેલ છે (એક), MCU અનુરૂપ ઇન્ટરપ્ટ વેક્ટર પર જશે. જ્યારે વિક્ષેપિત રૂટિન ચલાવવામાં આવે છે ત્યારે ધ્વજ સાફ થાય છે. વૈકલ્પિક રીતે, ધ્વજ તેને લોજિકલ લખીને સાફ કરી શકાય છે.

પીસીએમએસકે - પિન ચેન્જ માસ્ક રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x15	–	–	પીસીઆઈએનટી 5	પીસીઆઈએનટી 4	પીસીઆઈએનટી 3	પીસીઆઈએનટી 2	પીસીઆઈએનટી 1	પીસીઆઈએનટી 0	પી.સી.એમ.એસ.કે.
વાંચો/લખો	R	R	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

બિટ્સ 7: 6 - અનામત: અનામત બિટ્સ

આ બિટ્સ એટીટની 25/45/85 માં આરક્ષિત બીટ્સ છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ્સ 5: 0 - પીસીઆઇએનટીટી [5: 0]: પિન ચેન્જ 5: 0 ને માસ્ક સક્ષમ કરો

દરેક પીસીઆઈએનટી [:: 5] બીટ પસંદ કરે છે કે શું સંબંધિત આઇ / ઓ પિન પર પિન ચેન્જ વિક્ષેપ સક્ષમ છે કે નહીં. જો પીસીઆઈએનટીટી [0: 5] સેટ કરેલી હોય અને જીમસ્કમાં પીસીઆઈ બીટ સેટ કરેલી હોય, તો સંબંધિત આઇ / ઓ પિન પર પિન ચેન્જ ઇન્ટર્પ્ટ સક્ષમ કરેલું છે. જો પીસીઆઇએનટી [0: 5] સાફ થઈ ગઈ છે, તો સંબંધિત I / O પિન પર પિન ચેન્જ વિક્ષેપ અક્ષમ કરેલું છે.

I/O પોર્ટ્સ

પરિચય

જ્યારે સામાન્ય ડિજિટલ I/O પોર્ટ તરીકે ઉપયોગ કરવામાં આવે ત્યારે તમામ AVR પોર્ટ્સમાં સાચી રીડ-મોડિફાઇ-રાઇટ કાર્યક્ષમતા હોય છે. આનો અર્થ એ છે કે SBI અને CBIની સૂચનાઓ સાથે અન્ય કોઈ પિનની દિશા અજાણતા બદલ્યા વિના એક પોર્ટ પિનની દિશા બદલી શકાય છે. ડ્રાઇવ મૂલ્ય બદલતી વખતે (જો આઉટપુટ તરીકે ગોઠવેલ હોય) અથવા પુલ-અપ રેઝિસ્ટરને સક્ષમ/નિષ્ક્રિય કરતી વખતે (જો ઇનપુટ તરીકે ગોઠવેલ હોય તો) આ જ લાગુ પડે છે. દરેક આઉટપુટ બફરમાં ઉચ્ચ સિંક અને સ્ત્રોત ક્ષમતા બંને સાથે સપ્રમાણ ડ્રાઇવ લાક્ષણિકતાઓ હોય છે. પીન ડ્રાઇવર એટલો મજબૂત છે કે તે LED ડિસ્પ્લેને સીધી રીતે ચલાવી શકે. તમામ પોર્ટ પિનમાં સપ્લાય-વોલ સાથે વ્યક્તિગત રીતે પસંદ કરી શકાય તેવા પુલ-અપ રેઝિસ્ટર હોય છેtage અપરિવર્તનશીલ પ્રતિકાર. તમામ I/O પિનમાં દર્શાવેલ પ્રમાણે VCC અને ગ્રાઉન્ડ બંને માટે પ્રોટેક્શન ડાયોડ હોય છે આકૃતિ 10-1. નો સંદર્ભ લો પૃષ્ઠ 161 પર "વિદ્યુત લાક્ષણિકતાઓ" પરિમાણોની સંપૂર્ણ સૂચિ માટે.

આકૃતિ 10-1. I/O પિન સમકક્ષ યોજનાકીય

આ વિભાગમાંના તમામ રજિસ્ટર અને બીટ સંદર્ભો સામાન્ય સ્વરૂપમાં લખાયેલા છે. લોઅર કેસ "x" પોર્ટ માટે નંબરિંગ લેટર રજૂ કરે છે, અને લોઅર કેસ "n" બીટ નંબર દર્શાવે છે. જો કે, પ્રોગ્રામમાં રજીસ્ટર અથવા બીટ વ્યાખ્યાનો ઉપયોગ કરતી વખતે, ચોક્કસ ફોર્મનો ઉપયોગ કરવો આવશ્યક છે. માજી માટેample, PORTB3 બીટ નંબર માટે. પોર્ટ B માં 3, અહીં સામાન્ય રીતે PORTxn તરીકે દસ્તાવેજીકૃત થયેલ છે. ભૌતિક I/O રજિસ્ટર અને બીટ સ્થાનો સૂચિબદ્ધ છે "નોંધણી વર્ણન" ચાલુ પૃષ્ઠ 64.

દરેક બંદર માટે ત્રણ I / O મેમરી સરનામાં સ્થાનો ફાળવવામાં આવ્યા છે, ડેટા રજિસ્ટર - પીઓઆરટીએક્સ, ડેટા ડિરેક્શન રજિસ્ટર - ડીડીઆરએક્સ અને પોર્ટ ઇનપુટ પિન - પિનએક્સ માટે એક. પોર્ટ ઇનપુટ પિન I / O સ્થાન ફક્ત વાંચવા માટે જ છે, જ્યારે ડેટા રજિસ્ટર અને ડેટા ડિરેક્શન રજિસ્ટર વાંચવા / લખવા માટે છે. જો કે, પિનએક્સ રજિસ્ટરમાં થોડુંક તર્ક લખીને, ડેટા રજિસ્ટરમાં અનુરૂપ બીટમાં ટgગલ થશે. આ ઉપરાંત, પુલ-અપ અક્ષમ કરો - જ્યારે MCUCR માં PUD બીટ સેટ થાય ત્યારે બધા બંદરોમાંના તમામ પિન માટે પુલ-અપ ફંક્શનને અક્ષમ કરે છે.

I / O બંદરને જનરલ ડિજિટલ I / O તરીકે ઉપયોગમાં વર્ણવેલ છે પૃષ્ઠ 53 પર "જનરલ ડિજિટલ I / O તરીકેનાં બંદરો". મોટાભાગના પોર્ટ પિન ઉપકરણ પરની પેરિફેરલ સુવિધાઓ માટે વૈકલ્પિક કાર્યો સાથે મલ્ટીપ્લેક્સ્ડ હોય છે. દરેક વૈકલ્પિક કાર્ય બંદર પિન સાથે કેવી રીતે કાર્ય કરે છે તેનું વર્ણન કરવામાં આવ્યું છે પૃષ્ઠ 57 પર "વૈકલ્પિક બંદર કાર્યો". વૈકલ્પિક કાર્યોના સંપૂર્ણ વર્ણન માટે વ્યક્તિગત મોડ્યુલ વિભાગોનો સંદર્ભ લો.

નોંધ લો કે કેટલાક પોર્ટ પિનના વૈકલ્પિક કાર્યને સક્ષમ કરવાથી બંદરમાંની અન્ય પિનના ઉપયોગને સામાન્ય ડિજિટલ I / O તરીકે અસર થતી નથી.

જનરલ ડિજિટલ I / O તરીકે બંદરો

બંદરો વૈકલ્પિક આંતરિક પુલ-અપ્સવાળા દ્વિ-દિશાકીય I / O બંદરો છે. આકૃતિ 10-2 એક I / O-Port પિનનું કાર્યાત્મક વર્ણન બતાવે છે, અહીં સામાન્ય રીતે Pxn કહેવામાં આવે છે.

આકૃતિ 10-2. જનરલ ડિજિટલ I/O(1)

પિનને રૂપરેખાંકિત કરી રહ્યું છે

દરેક પોર્ટ પિનમાં ત્રણ રજિસ્ટર બિટ્સ હોય છે: ડીડીએક્સએન, પીઓઆરટીએક્સએન અને પિનએક્સએન. માં બતાવ્યા પ્રમાણે "નોંધણી વર્ણન" ચાલુ પૃષ્ઠ 64, ડીડીએક્સએન બીટ્સને ડીડીઆરએક્સ I / O સરનામાં, PORTx I / O સરનામાં પર PORTxn બિટ્સ અને PINx I / O સરનામાં પર પિનક્સન બીટ્સ પર એક્સેસ કરવામાં આવે છે.

ડીડીઆરએક્સ રજિસ્ટરમાં ડીડીએક્સએન બીટ આ પિનની દિશા પસંદ કરે છે. જો ડીડીએક્સએન લ writtenજિક એક લખાયેલ છે, તો Pxn એ આઉટપુટ પિન તરીકે ગોઠવેલું છે. જો ડીડીએક્સએન લ logજિક શૂન્ય લખાયેલ છે, તો પીએક્સએન ઇનપુટ પિન તરીકે ગોઠવેલું છે.

જો પિન ઇનપુટ પિન તરીકે ગોઠવેલું હોય ત્યારે PORTxn એ લાર્જિક એક લખ્યું હોય, તો પુલ-અપ રેઝિસ્ટર સક્રિય થાય છે. પુલ-અપ રેઝિસ્ટરને બંધ કરવા માટે, PORTxn ને લાર્જિક શૂન્ય લખવું પડશે અથવા પિનને આઉટપુટ પિન તરીકે ગોઠવવું પડશે. બારીક પિન ટ્રાઇ-સ્ટેટ કરવામાં આવે છે જ્યારે રીસેટ સ્થિતિ સક્રિય થાય છે, પછી ભલે કોઈ ઘડિયાળો ચાલુ ન હોય.

જો પિન આઉટપુટ પિન તરીકે ગોઠવેલું હોય ત્યારે PORTxn એ લાર્જિક એક લખ્યું હોય, તો પોર્ટ પિન pinંચી (એક) ચલાવવામાં આવે છે. જો પિન આઉટપુટ પિન તરીકે રૂપરેખાંકિત થયેલ હોય ત્યારે PORTxn એ તર્ક શૂન્ય લખાયેલ હોય, તો પોર્ટ પિન ઓછી (શૂન્ય) ચાલે છે.

પિન ટogગલિંગ

પીનએક્સએન પર લોજિક એક લખવું, ડીડીઆરએક્સએનનાં મૂલ્ય પર સ્વતંત્ર, PORTxn ની કિંમતને ટgગલ કરે છે. નોંધ લો કે એસબીઆઈની સૂચનાનો ઉપયોગ બંદરમાં એક જ બીટ ટgગલ કરવા માટે થઈ શકે છે.

ઇનપુટ અને આઉટપુટ વચ્ચે સ્વિચ કરવું

ટ્રાઇ-સ્ટેટ ({DDxn, PORTxn} = 0b00) અને આઉટપુટ હાઇ ({DDxn, PORTxn} = 0b11) વચ્ચે સ્વિચ કરતી વખતે, પુલ-અપ સક્ષમ {DDxn, PORTxn} = 0b01) અથવા આઉટપુટ લો સાથે ઇન્ટર-મીડિયેટ સ્ટેટ ({DDxn, PORTxn} = 0b10) આવવું આવશ્યક છે. સામાન્ય રીતે, પુલ-અપ સક્ષમ સ્થિતિ સંપૂર્ણપણે સ્વીકાર્ય છે, કારણ કે ઉચ્ચ-પ્રતિરોધક વાતાવરણ મજબૂત હાઇ ડ્રાઇવર અને પુલ-અપ વચ્ચેના તફાવતને ધ્યાનમાં લેશે નહીં. જો આવું ન હોય તો, MCUCR રજિસ્ટરમાં PUD બીટને તમામ પોર્ટમાં તમામ પુલ-અપ્સને અક્ષમ કરવા માટે સેટ કરી શકાય છે.

પુલ-અપ અને આઉટપુટ લો સાથે ઇનપુટ વચ્ચે સ્વિચ કરવું એ જ સમસ્યા પેદા કરે છે. વપરાશકર્તાએ મધ્યવર્તી પગલા તરીકે ત્રિ-રાજ્ય ({DDxn, PORTxn} = 0b00) અથવા આઉટપુટ ઉચ્ચ રાજ્ય ({DDxn, PORTxn} = 0b10) નો ઉપયોગ કરવો આવશ્યક છે.

કોષ્ટક 10-1 પિન મૂલ્ય માટેના નિયંત્રણ સંકેતોનો સારાંશ આપે છે.

કોષ્ટક 10-1. પોર્ટ પિન રૂપરેખાંકનો

ડીડીએક્સએન	PORTxn	PUD (એમસીયુસીઆરમાં)	I/O	પુલ-અપ	ટિપ્પણી
0	0	X	ઇનપુટ	ના	ટ્રાઇ-સ્ટેટ (હાય-ઝેડ)
0	1	0	ઇનપુટ	હા	Pxn જો વર્તમાન હોય તો વર્તમાનનો સ્ત્રોત બનાવશે. નીચા ખેંચાય છે.
0	1	1	ઇનપુટ	ના	ટ્રાઇ-સ્ટેટ (હાય-ઝેડ)
1	0	X	આઉટપુટ	ના	આઉટપુટ લો (સિંક)
1	1	X	આઉટપુટ	ના	આઉટપુટ ઉચ્ચ (સ્રોત)

પિન મૂલ્ય વાંચવું

ડેટા ડિરેક્શન બીટ ડીડીએક્સએનની સેટિંગથી સ્વતંત્ર, પોર્ટ પિન, પીનએક્સએન રજિસ્ટર બીટ દ્વારા વાંચી શકાય છે. માં બતાવ્યા પ્રમાણે આકૃતિ 10-2, પિનએક્સન રજિસ્ટર બીટ અને અગાઉના લchચ સિંક્રોનાઇઝરની રચના કરે છે. મેટાસ્ટેબિલિટીને ટાળવા માટે આ જરૂરી છે જો શારીરિક પિન આંતરિક ઘડિયાળની ધારની નજીક મૂલ્યમાં ફેરફાર કરે છે, પરંતુ તે વિલંબ પણ રજૂ કરે છે. આકૃતિ 10-3 બાહ્ય રીતે લાગુ પિન મૂલ્ય વાંચતી વખતે સિંક્રનાઇઝેશનનો સમય રેખાકૃતિ બતાવે છે. મહત્તમ અને ન્યૂનતમ પ્રચાર વિલંબ અનુક્રમે tpd,max અને tpd,min તરીકે સૂચવવામાં આવે છે.

સિસ્ટમ ઘડિયાળની પ્રથમ ઘટતી ધાર પછી ટૂંક સમયમાં શરૂ થતાં ઘડિયાળનો સમયગાળો ધ્યાનમાં લો. ઘડિયાળ ઓછી હોય ત્યારે લchચ બંધ હોય છે, અને જ્યારે ઘડિયાળ highંચી હોય ત્યારે પારદર્શક થઈ જાય છે, જેમ કે "એસ.વાય.એન.સી. લેચ" સિગ્નલના શેડવાળા પ્રદેશ દ્વારા સૂચવવામાં આવ્યું છે. જ્યારે સિસ્ટમ ઘડિયાળ ઓછી થાય ત્યારે સિગ્નલ મૂલ્ય લchedચ થાય છે. તે સફળ હકારાત્મક ઘડિયાળની ધાર પર પિંક્સન રજિસ્ટરમાં આવી છે. બે તીર ટીપીડી, મેક્સ અને ટીપીડી, મિનિટ દ્વારા સૂચવ્યા મુજબ, પિન પર એકલ સિગ્નલ સંક્રમણ as થી 1½ સિસ્ટમ ઘડિયાળ સમયગાળા વચ્ચે વિલંબ થશે.

સોફ્ટવેર સોંપાયેલ પિન મૂલ્યને પાછું વાંચતી વખતે, સૂચવેલી સૂચિ પ્રમાણે કોઈ સૂચના દાખલ કરવી આવશ્યક છે આકૃતિ 10-4. બહારની સૂચના ઘડિયાળની સકારાત્મક ધાર પર "SYNC LATCH" સિગ્નલ સેટ કરે છે. આ સ્થિતિમાં, સિંક્રોનાઇઝર દ્વારા વિલંબ tpd એ સિસ્ટમ ઘડિયાળનો સમયગાળો છે.

નીચેના કોડ ભૂતપૂર્વample બતાવે છે કે પોર્ટ B પિન 0 અને 1 ઉચ્ચ, 2 અને 3 નીચું કેવી રીતે સેટ કરવું અને પોર્ટ પિન 4 ને સોંપેલ પુલ-અપ સાથે 5 થી 4 સુધીના પોર્ટ પિનને ઇનપુટ તરીકે વ્યાખ્યાયિત કરવું. પરિણામી પિન મૂલ્યો ફરીથી વાંચવામાં આવે છે, પરંતુ અગાઉ ચર્ચા કર્યા મુજબ, તાજેતરમાં અમુક પિનને સોંપેલ મૂલ્યને પાછું વાંચવા માટે સક્ષમ થવા માટે નોપ સૂચનાનો સમાવેશ કરવામાં આવ્યો છે.

એસેમ્બલી કોડ Example(1)

…

; પુલ-અપ્સ વ્યાખ્યાયિત કરો અને ઉચ્ચ આઉટપુટ સેટ કરો

; પોર્ટ પિન માટે દિશા નિર્ધારિત કરો

ldi r16,(1<<PB4)|(1<<PB1)|(1<<PB0)

ldi r17,(1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0)

બહાર PORTB,r16

DDRB,r17 બહાર

; સિંક્રનાઇઝેશન માટે નોપ દાખલ કરો

ના

; પોર્ટ પિન વાંચો

R16 માં, PINB

…

નોંધ: એસેમ્બલી પ્રોગ્રામ માટે, બે કામચલાઉ રજિસ્ટરનો ઉપયોગ પુલ-અપ્સનો સમય ઘટાડવા માટે થાય છે, જ્યાં સુધી દિશા બિટ્સ યોગ્ય રીતે સેટ ન થાય ત્યાં સુધી, 0, 1 અને 4 પર સેટ કરવામાં આવે છે, જ્યાં સુધી બીટ 2 અને 3 ને નીચા તરીકે વ્યાખ્યાયિત કરવામાં આવે છે અને બિટ્સ 0 અને ફરીથી વ્યાખ્યાયિત કરવામાં આવે છે. 1 મજબૂત ઉચ્ચ ડ્રાઇવરો તરીકે.

C કોડ ઉદાample

સહી વિનાનું ચાર i;

…

/* પુલ-અપ્સ વ્યાખ્યાયિત કરો અને આઉટપુટ ઉચ્ચ સેટ કરો */

/* પોર્ટ પિન માટે દિશા નિર્દેશો વ્યાખ્યાયિત કરો */ PORTB = (1<

DDRB = (1<<DDB3)|(1<<DDB2)|(1<<DDB1)|(1<<DDB0);

/* સિંક્રનાઇઝેશન માટે નોપ દાખલ કરો*/

_NOP ();

/* પોર્ટ પિન વાંચો */ i = PINB;

…

ડિજિટલ ઇનપુટ સક્ષમ કરો અને સ્લીપ મોડ્સ

માં બતાવ્યા પ્રમાણે આકૃતિ 10-2, ડિજિટલ ઇનપુટ સિગ્નલ cl હોઈ શકે છેampschmitt-trigger ના ઇનપુટ પર ed to ગ્રાઉન્ડ. આકૃતિમાં SLEEP દર્શાવવામાં આવેલ સિગ્નલ MCU સ્લીપ કંટ્રોલર દ્વારા પાવર-ડાઉન મોડમાં સેટ કરવામાં આવે છે જો કેટલાક ઇનપુટ સિગ્નલો તરતા રહે છે અથવા VCC/2 ની નજીક એનાલોગ સિગ્નલ લેવલ હોય તો ઉચ્ચ પાવર વપરાશ ટાળવા માટે.

બાહ્ય વિક્ષેપ પિન તરીકે સક્ષમ પોર્ટ પિન માટે SLEEP ઓવરરાઇડ કરવામાં આવે છે. જો બાહ્ય વિક્ષેપ વિનંતી સક્ષમ કરેલ નથી, તો આ પિન માટે પણ SLEEP સક્રિય છે. સ્લેપ પણ અન્ય વિવિધ વૈકલ્પિક કાર્યો દ્વારા ઓવરરાઇડ કરવામાં આવી છે જેમાં વર્ણવેલ છે પૃષ્ઠ 57 પર "વૈકલ્પિક બંદર કાર્યો".

જો બાહ્ય વિક્ષેપ સક્ષમ ન હોય ત્યારે "રાઇઝિંગ એજ પર વિક્ષેપ, ફોલિંગ એજ અથવા પિન પર કોઈપણ લોજિક ફેરફાર" તરીકે ગોઠવેલ અસુમેળ બાહ્ય વિક્ષેપ પિન પર લોજિક ઉચ્ચ સ્તર ("એક") હાજર હોય, તો અનુરૂપ બાહ્ય વિક્ષેપ ફ્લેગ ઉપરોક્ત સ્લીપ મોડમાંથી ફરી શરૂ કરતી વખતે સેટ કરો, cl તરીકેampઆ સ્લીપ મોડમાં આવવાથી વિનંતી કરેલ લોજિક ફેરફાર થાય છે.

કનેક્ટેડ પિન

જો કેટલાક પિનનો ઉપયોગ ન કરવામાં આવે તો, ખાતરી કરવાની ભલામણ કરવામાં આવે છે કે આ પિનનો વ્યાખ્યાયિત સ્તર છે. ઉપર મુજબ વર્ણવ્યા અનુસાર ઠંડા સ્લીપ મોડ્સમાં મોટાભાગના ડિજિટલ ઇનપુટ્સ અક્ષમ હોવા છતાં, ડિજિટલ ઇનપુટ્સ સક્ષમ છે તેવા અન્ય તમામ સ્થિતિઓમાં વર્તમાન વપરાશ ઘટાડવા માટે તરતા ઇનપુટ્સને ટાળવું જોઈએ (ફરીથી સેટ કરો, સક્રિય સ્થિતિ અને નિષ્ક્રિય સ્થિતિ).

બિનઉપયોગી પિનનું નિર્ધારિત સ્તર સુનિશ્ચિત કરવાની સૌથી સરળ પદ્ધતિ, આંતરિક પુલ-અપને સક્ષમ કરવી છે. આ કિસ્સામાં, પુલ-અપ રીસેટ દરમિયાન અક્ષમ કરવામાં આવશે. જો રીસેટ દરમિયાન ઓછો પાવર વપરાશ મહત્વપૂર્ણ છે, તો બાહ્ય પુલ-અપ અથવા પુલડાઉનનો ઉપયોગ કરવાની ભલામણ કરવામાં આવે છે. બિનઉપયોગી પિનને સીધા VCC અથવા GND સાથે કનેક્ટ કરવાની ભલામણ કરવામાં આવતી નથી, કારણ કે જો પિન આકસ્મિક રીતે આઉટપુટ તરીકે ગોઠવેલ હોય તો આ વધુ પડતા પ્રવાહનું કારણ બની શકે છે.

વૈકલ્પિક બંદર કાર્યો

મોટાભાગના પોર્ટ પિનમાં સામાન્ય ડિજિટલ આઇ / ઓએસ હોવા ઉપરાંત વૈકલ્પિક કાર્યો હોય છે. આકૃતિ 10-5 બતાવે છે કે કેવી રીતે પોર્ટ પિન સરળ સિસ્ટમોમાંથી નિયંત્રણ સંકેતો આપે છે આકૃતિ 10-2 વૈકલ્પિક કાર્યો દ્વારા ઓવરરાઇડ કરી શકાય છે. ઓવરરાઈડિંગ સંકેતો તમામ પોર્ટ પિનમાં હાજર ન હોઈ શકે, પરંતુ આકૃતિ એવીઆર માઇક્રોકન્ટ્રોલર કુટુંબમાં તમામ પોર્ટ પિન પર લાગુ સામાન્ય વર્ણન તરીકે સેવા આપે છે.

કોષ્ટક 10-2. વૈકલ્પિક કાર્યો માટે ઓવરરાઇડિંગ સિગ્નલોનું સામાન્ય વર્ણન

સિગ્નલ નામ	પૂરું નામ	વર્ણન
PUOE	પુલ-અપ ઓવરરાઇડ સક્ષમ કરો	જો આ સિગ્નલ સેટ કરેલું હોય, તો પુલ-અપ સક્ષમ PUOV સિગ્નલ દ્વારા નિયંત્રિત થાય છે. જો આ સિગ્નલ સાફ થઈ જાય, ત્યારે પુલ-અપ સક્ષમ થાય છે {ડીડીએક્સએન, પીઓઆરટીએક્સએન, પીયુડી} = 0 બી 010.
PUOV	પુલ-અપ ઓવરરાઇડ મૂલ્ય	જો પીયુઓઇ સેટ કરેલું છે, ત્યારે ડીડીએક્સએન, પીઓઆરટીએક્સએન અને પીયુડી રજિસ્ટર બિટ્સની સેટિંગને ધ્યાનમાં લીધા વિના, જ્યારે પીયુઓવી સેટ / ક્લિયર થાય છે ત્યારે પુલ-અપ સક્ષમ / અક્ષમ કરેલું છે.
DDOE	ડેટા ડિરેક્શન ઓવરરાઇડ સક્ષમ કરો	જો આ સિગ્નલ સેટ કરેલું હોય, તો આઉટપુટ ડ્રાઈવર સક્ષમ ડીડીઓવી સિગ્નલ દ્વારા નિયંત્રિત થાય છે. જો આ સિગ્નલ સાફ થઈ જાય, તો આઉટપુટ ડ્રાઇવર ડીડીએક્સએન રજિસ્ટર બીટ દ્વારા સક્ષમ થાય છે.
ડીડીઓવી	ડેટા દિશા ઓવરરાઇડ મૂલ્ય	જો ડીડીઓઇ સેટ કરેલું હોય, તો ડીડીએક્સએન રજિસ્ટર બીટની સેટિંગને ધ્યાનમાં લીધા વિના, જ્યારે ડીડીઓવી સેટ / ક્લીયર થાય ત્યારે આઉટપુટ ડ્રાઇવર સક્ષમ / અક્ષમ કરેલું હોય છે.
પીવીઓઇ	પોર્ટ વેલ્યુ ઓવરરાઇડ સક્ષમ કરો	જો આ સિગ્નલ સેટ કરેલું હોય અને આઉટપુટ ડ્રાઈવર સક્ષમ હોય, તો પોર્ટ મૂલ્ય PVOV સિગ્નલ દ્વારા નિયંત્રિત થાય છે. જો પીવીઓઇ સાફ થઈ જાય, અને આઉટપુટ ડ્રાઈવર સક્ષમ હોય, તો પોર્ટ વેલ્યુ PORTxn રજિસ્ટર બીટ દ્વારા નિયંત્રિત થાય છે.
પીવીઓવી	પોર્ટ વેલ્યુ ઓવરરાઇડ વેલ્યુ	જો PVOE સેટ કરેલું હોય, તો PORTxn રજિસ્ટર બીટની સેટિંગને ધ્યાનમાં લીધા વિના, પોર્ટ મૂલ્ય PVOV પર સેટ કરેલું છે.
પી.ટી.ઓ.ઇ.	પોર્ટ ટogગલ ઓવરરાઇડ સક્ષમ કરો	જો PTOE સેટ કરેલું છે, તો PORTxn રજિસ્ટર બીટ isંધી છે.
ડાયો	ડિજિટલ ઇનપુટ સક્ષમ ઓવરરાઇડ સક્ષમ	જો આ બીટ સેટ કરેલી છે, તો ડિજિટલ ઇનપુટ સક્ષમ ડીઆઈઆઈવી સિગ્નલ દ્વારા નિયંત્રિત થાય છે. જો આ સિગ્નલ સાફ થઈ જાય, તો ડિજિટલ ઇનપુટ સક્ષમ એમસીયુ રાજ્ય (સામાન્ય સ્થિતિ, સ્લીપ મોડ) દ્વારા નક્કી કરવામાં આવે છે.
ડીઆઈઇઓવી	ડિજિટલ ઇનપુટ ઓવરરાઇડ મૂલ્યને સક્ષમ કરે છે	જો ડીઆઈઓઇઇ સેટ કરેલું હોય, તો ડીસીઇવી સેટ / ક્લીયર થયેલ હોય ત્યારે ડિજિટલ ઇનપુટ સક્ષમ / અક્ષમ કરેલું હોય, એમસીયુ રાજ્ય (સામાન્ય સ્થિતિ, સ્લીપ મોડ) ને ધ્યાનમાં લીધા વિના.
DI	ડિજિટલ ઇનપુટ	વૈકલ્પિક કાર્યો માટેનું આ ડિજિટલ ઇનપુટ છે. આકૃતિમાં, સિગ્નલ સ્ક્મિટ-ટ્રિગરના આઉટપુટ સાથે જોડાયેલું છે પરંતુ સિંક્રોનાઇઝર પહેલાં. ડિજિટલ ઇનપુટને ઘડિયાળનાં સ્રોત તરીકે ઉપયોગમાં લેવાય ત્યાં સુધી, વૈકલ્પિક ફંક્શનવાળા મોડ્યુલ તેના પોતાના સિંક્રોનાઇઝરનો ઉપયોગ કરશે.
AIO	એનાલોગ ઇનપુટ / આઉટપુટ	વૈકલ્પિક કાર્યોમાં / થી આ એનાલોગ ઇનપુટ / આઉટપુટ છે. સિગ્નલ સીધા પેડ સાથે જોડાયેલ છે, અને તે દ્વિ-દિશામાં વાપરી શકાય છે.

નીચે આપેલા પેટા વિભાગો ટૂંક સમયમાં દરેક બંદર માટેના વૈકલ્પિક કાર્યોનું વર્ણન કરે છે અને વૈકલ્પિક કાર્યમાં ઓવરરાઇડિંગ સિગ્નલોને સંબંધિત છે. વધુ વિગતો માટે વૈકલ્પિક કાર્ય વર્ણનનો સંદર્ભ લો.

પોર્ટ બી ની વૈકલ્પિક કાર્યો

વૈકલ્પિક ફંક્શનવાળી પોર્ટ બી પિન માં બતાવેલ છે કોષ્ટક 10-3.

કોષ્ટક 10-3. પોર્ટ બી પિન વૈકલ્પિક કાર્યો

પોર્ટ પિન	વૈકલ્પિક કાર્ય
PB5	રીસેટ: પિન ફરીથી સેટ કરો ડીડબ્લ્યુ: ડિબગવાયર I / O ADC0: ADC ઇનપુટ ચેનલ 0 પીસીઆઇએનટી 5: પિન પરિવર્તન વિક્ષેપ, સ્રોત 5
PB4	XTAL2: ક્રિસ્ટલ ઓસિલેટર આઉટપુટ સીએલકોઓ: સિસ્ટમ ક્લોક આઉટપુટ એડીસી 2: એડીસી ઇનપુટ ચેનલ 2 OC1B: ટાઈમર / કાઉન્ટર 1 સરખામણી કરો મેચ B આઉટપુટ PCINT4: પિન ચેન્જ ઇન્ટ્રપ્ટ 0, સોર્સ 4
PB3	XTAL1: ક્રિસ્ટલ ઓસિલેટર ઇનપુટ CLKI: બાહ્ય ઘડિયાળ ઇનપુટ ADC3: ADC ઇનપુટ ચેનલ 3 OC1B: પૂરક ટાઈમર / કાઉન્ટર 1 સરખામણી કરો મેચ બી આઉટપુટ પીસીઆઇએનટી 3: પિન ચેન્જ ઇન્ટ્રપ્ટ 0, સ્રોત 3
PB2	એસસીકે: સીરીયલ ક્લોક ઇનપુટ એડીસી 1: એડીસી ઇનપુટ ચેનલ 1 ટી 0: ટાઈમર / કાઉન્ટર 0 ક્લોક સોર્સ યુએસસીકે: યુએસઆઈ ક્લોક (થ્રી વાયર મોડ) એસસીએલ: યુએસઆઈ ક્લોક (બે વાયર મોડ) આઈએનટી 0: બાહ્ય વિક્ષેપ 0 ઇનપુટ પીસીઆઇએનટી 2: પિન ચેન્જ ઇન્ટ્રપટ 0, સોર્સ 2
PB1	મીસો: એસપીઆઈ માસ્ટર ડેટા ઇનપુટ / સ્લેવ ડેટા આઉટપુટ એઆઇએન 1: એનાલોગ કમ્પ્રેટર, નેગેટિવ ઇનપુટ OC0B: ટાઈમર / કાઉન્ટર 0 મેચ બી આઉટપુટ OC1A: ટાઈમર / કાઉન્ટર 1 મેચ આઉટપુટ સરખામણી કરો: યુએસઆઈ ડેટા આઉટપુટ (થ્રી વાયર મોડ) પીસીઆઈએનટી 1: પિન ચેન્જ ઇન્ટ્રપ 0, સ્રોત 1
PB0	મોસી :: એસપીઆઈ માસ્ટર ડેટા આઉટપુટ / સ્લેવ ડેટા ઇનપુટ એઆઇએન 0: એનાલોગ કમ્પેરેટર, સકારાત્મક ઇનપુટ OC0A: ટાઈમર/કાઉન્ટર0 મેચ A આઉટપુટની તુલના કરો OC1A: પૂરક ટાઈમર / કાઉન્ટર 1 સરખામણી કરો મેચ આઉટપુટ ડીઆઇ: યુએસઆઈ ડેટા ઇનપુટ (થ્રી વાયર મોડ) એસડીએ: યુએસઆઈ ડેટા ઇનપુટ (બે વાયર મોડ) એઆરએફ: બાહ્ય એનાલોગ સંદર્ભ પીસીઆઈએનટી 0: પિન બદલો વિક્ષેપ 0, સ્રોત 0

બંદર બી, બિટ 5 - રીસેટ / ડીડબ્લ્યુ / એડીસી 0 / પીસીઆઇએનટી 5

રીસેટ: બાહ્ય રીસેટ ઇનપુટ સક્રિય ઓછી છે અને આરએસડીડીએસબીએલ ફ્યુઝ અનપ્રોગ્રામ ("1") દ્વારા સક્ષમ છે. પુલઅપ એક્ટિવેટેડ છે અને આઉટપુટ ડ્રાઇવર અને ડિજિટલ ઇનપુટ નિષ્ક્રિય થાય છે જ્યારે પીન રીસેટ પિન તરીકે ઉપયોગમાં લેવાય છે.

ડીડબ્લ્યુ: જ્યારે ડીબગવાયર સક્ષમ (ડીડબ્લ્યુએન) ફ્યુઝ પ્રોગ્રામ કરેલો છે અને લ bક બિટ્સ અનપ્રોગ્રામ છે, ત્યારે લક્ષ્ય ઉપકરણની અંદરની ડીબગવાયર સિસ્ટમ સક્રિય થાય છે. રીસેટ પોર્ટ પિન વાયર-એન્ડ (ઓપન-ડ્રેઇન) બાય-ડિરેશનલ આઇ / ઓ પિન તરીકે પુલ-અપ સક્ષમ સાથે રૂપરેખાંકિત થયેલ છે અને લક્ષ્ય અને ઇમ્યુલેટર વચ્ચેનો સંચાર પ્રવેશદ્વાર બની જાય છે.

ADC0: એનાલોગ થી ડિજિટલ કન્વર્ટર, ચેનલ 0.

પીસીઆઇએનટી 5: પિન ચેન્જ ઇન્ટ્રપ્ટ સ્રોત 5.

બંદર બી, બિટ 4 - એક્સટીએલ 2 / સીએલકેઓ / એડીસી 2 / ઓસી 1 બી / પીસીઆઇએનટી 4

XTAL2: ચિપ ક્લોક scસિલેટર પિન 2. આંતરિક કેલિબ્રેબલ આરસી scસિલેટર અને બાહ્ય ઘડિયાળ સિવાયના તમામ ચિપ ક્લોક સ્રોતો માટે ઘડિયાળ પિન તરીકે ઉપયોગ થાય છે. જ્યારે ઘડિયાળ પિન તરીકે ઉપયોગમાં લેવાય છે, ત્યારે પિનનો ઉપયોગ I / O પિન તરીકે કરી શકાતો નથી. જ્યારે ચિપ ક્લોક સ્રોત તરીકે આંતરિક કેલિબ્રેટેબલ આરસી scસિલેટર અથવા બાહ્ય ઘડિયાળનો ઉપયોગ કરો છો, ત્યારે પીબી 4 સામાન્ય આઇ / ઓ પિન તરીકે સેવા આપે છે.

સીએલકો: ડિવાઇડ સિસ્ટમ ઘડિયાળ પિન પીબી 4 પર આઉટપુટ હોઈ શકે છે. જો PKTB4 અને DDB4 સેટિંગ્સને ધ્યાનમાં લીધા વિના CKOUT ફ્યુઝ પ્રોગ્રામ થયેલ હોય, તો વિભાજિત સિસ્ટમ ઘડિયાળ આઉટપુટ હશે. તે ફરીથી સેટ દરમિયાન આઉટપુટ પણ હશે.

ADC2: એનાલોગ થી ડિજિટલ કન્વર્ટર, ચેનલ 2.

OC1B: આઉટપુટ મેચની સરખામણી કરો: આઉટપુટ (ડીડીબી 4 સેટ) તરીકે રૂપરેખાંકિત થયેલ હોય ત્યારે પીબી 1 પિન ટાઈમર / કાઉન્ટર 4 ની સરખામણીમાં બાહ્ય આઉટપુટ તરીકે સેવા આપી શકે છે. OC1B પિન એ PWM મોડ ટાઈમર ફંક્શન માટેનું આઉટપુટ પિન પણ છે.

પીસીઆઇએનટી 4: પિન ચેન્જ ઇન્ટ્રપ્ટ સ્રોત 4.

બંદર બી, બિટ 3 - એક્સટીએલ 1 / સીએલકેઆઇ / એડીસી 3 / ઓસી 1 બી / પીસીઆઈટી 3

XTAL1: ચિપ ક્લોક scસિલેટર પિન 1. આંતરિક કેલિબ્રેબલ આરસી cસિલેટર સિવાય તમામ ચિપ ક્લોક સ્રોતો માટે વપરાય છે. જ્યારે ઘડિયાળ પિન તરીકે ઉપયોગમાં લેવાય છે, ત્યારે પિનનો ઉપયોગ I / O પિન તરીકે કરી શકાતો નથી.

CLKI: બાહ્ય ઘડિયાળ સ્ત્રોતમાંથી ઘડિયાળ ઇનપુટ, જુઓ પાનાં 26 પર “બાહ્ય ઘડિયાળ”.

ADC3: એનાલોગ થી ડિજિટલ કન્વર્ટર, ચેનલ 3.

OC1B: verંધી આઉટપુટ સરખામણી કરો મેચ આઉટપુટ: આઉટપુટ (ડીડીબી 3 સેટ) તરીકે રૂપરેખાંકિત થયેલ હોય ત્યારે પીબી 1 પિન ટાઈમર / કાઉન્ટર 3 ની સરખામણીમાં બાહ્ય આઉટપુટ તરીકે સેવા આપી શકે છે. ઓસી 1 બી પિન એ પીડબ્લ્યુએમ મોડ ટાઈમર ફંકશન માટે inંધી આઉટપુટ પિન પણ છે.

પીસીઆઇએનટી 3: પિન ચેન્જ ઇન્ટ્રપ્ટ સ્રોત 3.

બંદર બી, બિટ 2 - એસસીકે / એડીસી 1 / ટી 0 / યુએસસીકે / એસસીએલ / આઈએનટી 0 / પીસીઆઈએનટી 2

એસસીકે: એસપીઆઈ ચેનલ માટે માસ્ટર ક્લોક આઉટપુટ, સ્લેવ ક્લોક ઇનપુટ પિન. જ્યારે એસપીઆઈ સ્લેવ તરીકે સક્ષમ થાય છે, ત્યારે આ પિન ડીડીબી 2 ની સેટિંગને ધ્યાનમાં લીધા વિના ઇનપુટ તરીકે ગોઠવવામાં આવે છે. જ્યારે એસપીઆઈ એક માસ્ટર તરીકે સક્ષમ થાય છે, ત્યારે આ પિનની ડેટા દિશા DDPB2 દ્વારા નિયંત્રિત થાય છે. જ્યારે પિનને એસપીઆઇ દ્વારા ઇનપુટ બનવાની ફરજ પાડવામાં આવે છે, ત્યારે પુલ-અપ હજી પણ પોર્ટબી 2 બીટ દ્વારા નિયંત્રિત થઈ શકે છે.

ADC1: એનાલોગ થી ડિજિટલ કન્વર્ટર, ચેનલ 1.

ટી 0: ટાઈમર / કાઉન્ટર 0 કાઉન્ટર સ્રોત.

યુએસસીકે: થ્રી-વાયર મોડ યુનિવર્સલ સીરીયલ ઇંટરફેસ ઘડિયાળ.

એસસીએલ: યુએસઆઈ ટુ-વાયર મોડ માટે ટૂ-વાયર મોડ સિરિયલ ઘડિયાળ.

INT0: બાહ્ય વિક્ષેપ સ્રોત 0.

પીસીઆઇએનટી 2: પિન ચેન્જ ઇન્ટ્રપ્ટ સ્રોત 2.

બંદર બી, બિટ 1 - MISO / AIN1 / OC0B / OC1A / DO / PCINT1

મીસો: માસ્ટર ડેટા ઇનપુટ, એસપીઆઈ ચેનલ માટે સ્લેવ ડેટા આઉટપુટ પિન. જ્યારે એસપીઆઈ એક માસ્ટર તરીકે સક્ષમ થાય છે, ત્યારે આ પિન ડીડીબી 1 ની સેટિંગને ધ્યાનમાં લીધા વિના ઇનપુટ તરીકે ગોઠવવામાં આવે છે. જ્યારે એસપીઆઈ સ્લેવ તરીકે સક્ષમ થાય છે, ત્યારે આ પિનની ડેટા દિશા DDB1 દ્વારા નિયંત્રિત થાય છે. જ્યારે પિનને એસપીઆઇ દ્વારા ઇનપુટ બનવાની ફરજ પાડવામાં આવે છે, ત્યારે પુલ-અપ હજી પણ પોર્ટબી 1 બીટ દ્વારા નિયંત્રિત થઈ શકે છે.

એઆઇએન 1: એનાલોગ કમ્પેરેટર નકારાત્મક ઇનપુટ. ડિજિટલ પોર્ટ ફંક્શનને એનાલોગ કમ્પેરેટરના કાર્યમાં દખલ કરતા અટકાવવા માટે આંતરિક પુલ-અપ સ્વીચ સાથે ઇનપુટ તરીકે પોર્ટ પિનને ગોઠવો.

OC0B: આઉટપુટ મેચ આઉટપુટની તુલના કરે છે. પીબી 1 પિન ટાઈમર / કાઉન્ટર 0 ની સરખામણીમાં બાહ્ય આઉટપુટ તરીકે સેવા આપી શકે છે. બી. પીન 1 પિન આ કાર્ય કરવા માટે આઉટપુટ (ડીડીબી 1 સેટ (એક)) તરીકે રૂપરેખાંકિત કરવું પડશે. OC0B પિન એ PWM મોડ ટાઈમર ફંક્શન માટેનું આઉટપુટ પિન પણ છે.

OC1A: આઉટપુટ મેચની સરખામણી કરો: આઉટપુટ (ડીડીબી 1 સમૂહ) તરીકે રૂપરેખાંકિત થયેલ હોય ત્યારે પીબી 1 પિન ટાઈમર / કાઉન્ટર 1 ની સરખામણીમાં બાહ્ય આઉટપુટ તરીકે સેવા આપી શકે છે. OC1A પિન એ PWM મોડ ટાઈમર ફંક્શન માટેનું આઉટપુટ પિન પણ છે.

કરો: થ્રી-વાયર મોડ યુનિવર્સલ સીરીયલ ઇંટરફેસ ડેટા આઉટપુટ. થ્રી-વાયર મોડ ડેટા આઉટપુટ PORTB1 મૂલ્યને ઓવરરાઇડ કરે છે અને જ્યારે ડેટા ડિરેક્શન બીટ ડીડીબી 1 સેટ કરેલું હોય ત્યારે તે બંદર તરફ દોરી જાય છે (એક). PORTB1 હજી પણ પુલ-અપને સક્ષમ કરે છે, જો દિશા ઇનપુટ હોય અને PORTB1 સેટ કરેલી હોય (એક).

પીસીઆઇએનટી 1: પિન ચેન્જ ઇન્ટ્રપ્ટ સ્રોત 1.

બંદર બી, બિટ 0 - મોસી / એઆઇએન 0 / ઓસી 0 એ / ઓસી 1 એ / ડીઆઈ / એસડીએ / એઆરઇએફ / પીસીઆઈએનટી 0

મોસી: એસપીઆઈ માસ્ટર ડેટા આઉટપુટ, એસપીઆઈ ચેનલ માટે સ્લેવ ડેટા ઇનપુટ. જ્યારે એસપીઆઈ સ્લેવ તરીકે સક્ષમ થાય છે, ત્યારે આ પિન ડીડીબી 0 ની સેટિંગને ધ્યાનમાં લીધા વિના ઇનપુટ તરીકે ગોઠવવામાં આવે છે. જ્યારે એસપીઆઈ એક માસ્ટર તરીકે સક્ષમ થાય છે, ત્યારે આ પિનની ડેટા દિશા DDB0 દ્વારા નિયંત્રિત થાય છે. જ્યારે પિનને એસપીઆઈ દ્વારા ઇનપુટ બનવાની ફરજ પાડવામાં આવે છે, ત્યારે પુલ-અપ હજી પણ PORTB0 બીટ દ્વારા નિયંત્રિત થઈ શકે છે.

AIN0: એનાલોગ કમ્પેરેટર સકારાત્મક ઇનપુટ. ડિજિટલ પોર્ટ ફંક્શનને એનાલોગ કમ્પેરેટરના કાર્યમાં દખલ કરતા અટકાવવા માટે આંતરિક પુલ-અપ સ્વીચ સાથે ઇનપુટ તરીકે પોર્ટ પિનને ગોઠવો.

OC0A: આઉટપુટ મેચ આઉટપુટની તુલના કરે છે. આઉટપુટ (ડીડીબી 0 સેટ (એક)) તરીકે રૂપરેખાંકિત કરવામાં આવે ત્યારે પીબી 0 પિન ટાઈમર / કાઉન્ટર 0 ની બાહ્ય આઉટપુટ તરીકે સેવા આપી શકે છે. OC0A પિન એ PWM મોડ ટાઈમર ફંક્શન માટેનું આઉટપુટ પિન પણ છે.

OC1A: verંધી આઉટપુટ સરખામણી કરો મેચ આઉટપુટ: આઉટપુટ (ડીડીબી 0 સેટ) તરીકે રૂપરેખાંકિત થયેલ હોય ત્યારે પીબી 1 પિન ટાઈમર / કાઉન્ટર 0 ની સરખામણીમાં બાહ્ય આઉટપુટ તરીકે સેવા આપી શકે છે. ઓસી 1 એ પિન એ પીડબ્લ્યુએમ મોડ ટાઈમર ફંકશન માટે theંધી આઉટપુટ પિન પણ છે.

એસડીએ: ટુ-વાયર મોડ સિરિયલ ઇંટરફેસ ડેટા.

AREF: ADC માટે બાહ્ય એનાલોગ સંદર્ભ. જ્યારે પીનનો બાહ્ય સંદર્ભ અથવા આંતરિક વોલ્યુમ તરીકે ઉપયોગ કરવામાં આવે ત્યારે PB0 પર પુલઅપ અને આઉટપુટ ડ્રાઇવરને અક્ષમ કરવામાં આવે છે.tage AREF પિન પર બાહ્ય કેપેસિટર સાથેનો સંદર્ભ.

ડીઆઈ: યુએસઆઈ થ્રી-વાયર મોડમાં ડેટા ઇનપુટ. યુએસઆઈ થ્રી-વાયર મોડ સામાન્ય પોર્ટ કાર્યોને ઓવરરાઇડ કરતું નથી, તેથી ડીઆઈ ફંક્શન માટે ઇનપુટ તરીકે પિન ગોઠવવું આવશ્યક છે.

પીસીઆઇએનટી 0: પિન ચેન્જ ઇન્ટ્રપ્ટ સ્રોત 0.

કોષ્ટક 10-4 અને કોષ્ટક 10-5 પોર્ટ બીના વૈકલ્પિક કાર્યોને તેમાં દર્શાવવામાં આવેલા ઓવરરાઇડિંગ સિગ્નલ સાથે સંબંધિત છે આકૃતિ 10-5 પર પૃષ્ઠ 58.

કોષ્ટક 10-4. PB માં વૈકલ્પિક કાર્યો માટે ઓવરરાઇડિંગ સિગ્નલો[5:3]

સિગ્નલ નામ	પીબી 5 / રીસેટ / એડીસી 0 / પીસીઆઈએનટી 5	PB4/ADC2/XTAL2/ OC1B/PCINT4	PB3/ADC3/XTAL1/ OC1B/PCINT3
PUOE	RSTDISBL(1) W ડ્વેન(1)	0	0
PUOV	1	0	0
DDOE	RSTDISBL(1) W ડ્વેન(1)	0	0
ડીડીઓવી	ડીબગવાયર ટ્રાન્સમિટ	0	0
પીવીઓઇ	0	OC1B સક્ષમ કરો	OC1B સક્ષમ કરો
પીવીઓવી	0	OC1B	OC1B
પી.ટી.ઓ.ઇ.	0	0	0
ડાયો	RSTDISBL(1) + (PCINT5 • PCIE + ADC0D)	PCINT4 • PCIE + ADC2D	PCINT3 • PCIE + ADC3D
ડીઆઈઇઓવી	ADC0D	ADC2D	ADC3D
DI	PCINT5 ઇનપુટ	PCINT4 ઇનપુટ	PCINT3 ઇનપુટ
AIO	રીસેટ ઇનપુટ, એડીસી 0 ઇનપુટ	એડીસી 2 ઇનપુટ	એડીસી 3 ઇનપુટ

નોંધ: જ્યારે ફ્યુઝ “0” (પ્રોગ્રામ કરેલ) હોય.

કોષ્ટક 10-5. PB માં વૈકલ્પિક કાર્યો માટે ઓવરરાઇડિંગ સિગ્નલો[2:0]

સિગ્નલ નામ	PB2/SCK/ADC1/T0/ USCK/SCL/INT0/PCINT2	PB1/MISO/DO/AIN1/ OC1A/OC0B/PCINT1	PB0/MOSI/DI/SDA/AIN0/AR EF/OC1A/OC0A/ પીસીઆઈએનટી 0
PUOE	USI_TWO_WIRE	0	USI_TWO_WIRE
PUOV	0	0	0
DDOE	USI_TWO_WIRE	0	USI_TWO_WIRE
ડીડીઓવી	(USI_SCL_HOLD + PORTB2) • DDB2	0	(એસડીએ + પોર્ટીબી 0) • ડીડીબી 0
પીવીઓઇ	USI_TWO_WIRE • DDB2	OC0B સક્ષમ + OC1A સક્ષમ + USI_THREE_WIRE	OC0A સક્ષમ + OC1A સક્ષમ + (USI_TWO_WIRE DDB0)
પીવીઓવી	0	OC0B + OC1A + DO	OC0A + OC1A
પી.ટી.ઓ.ઇ.	USITC	0	0
ડાયો	PCINT2 • PCIE + ADC1D + USISIE	PCINT1 • PCIE + AIN1D	PCINT0 • PCIE + AIN0D + USISIE
ડીઆઈઇઓવી	ADC1D	AIN1D	AIN0D
DI	ટી 0 / યુએસસીકે / એસસીએલ / આઈએનટી 0 / PCINT2 ઇનપુટ	PCINT1 ઇનપુટ	ડીઆઈ / એસડીએ / પીસીઆઈએનટી 0 ઇનપુટ
AIO	એડીસી 1 ઇનપુટ	એનાલોગ તુલનાત્મક નકારાત્મક ઇનપુટ	એનાલોગ કમ્પેરેટર સકારાત્મક ઇનપુટ

વર્ણન રજીસ્ટર કરો

એમસીયુસીઆર - એમસીયુ કન્ટ્રોલ રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x35	BODS	PUD	SE	SM1	SM0	બોડી	ISC01	ISC00	એમસીયુસીઆર
વાંચો/લખો	R	R/W	R/W	R/W	R/W	R	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

બિટ 6 - પીયુડી: પુલ-અપ અક્ષમ

જ્યારે આ બીટ એક પર લખવામાં આવે છે, ત્યારે પુલ-અપ્સ ({DDxn, PORTxn 0 = 01bXNUMX) ને સક્ષમ કરવા માટે DDxn અને PORTxn રજિસ્ટરને ગોઠવેલ હોવા છતાં પણ I / O પોર્ટ્સમાં પુલ-અપ્સ અક્ષમ કરવામાં આવે છે. જુઓ પૃષ્ઠ 54 પર "પિનને ગોઠવવું" આ સુવિધા વિશે વધુ વિગતો માટે.

પોર્ટીબી - પોર્ટ બી ડેટા રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x18	–	–	પોર્ટીબી 5	પોર્ટીબી 4	પોર્ટીબી 3	પોર્ટીબી 2	પોર્ટીબી 1	પોર્ટીબી 0	પોર્ટીબી
વાંચો/લખો	R	R	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

ડીડીઆરબી - પોર્ટ બી ડેટા ડિરેક્શન રજિસ્ટર

બીટ	7	6	5	4	3	2	1	0
0x17	–	–	ડીડીબી 5	ડીડીબી 4	ડીડીબી 3	ડીડીબી 2	ડીડીબી 1	ડીડીબી 0	ડીડીઆરબી
વાંચો/લખો	R	R	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	0	0	0	0	0	0

પીનબી - પોર્ટ બી ઇનપુટ પિન સરનામું

બીટ	7	6	5	4	3	2	1	0
0x16	–	–	પિનબી 5	પિનબી 4	પિનબી 3	પિનબી 2	પિનબી 1	પિનબી 0	પીનબી
વાંચો/લખો	R	R	R/W	R/W	R/W	R/W	R/W	R/W
પ્રારંભિક મૂલ્ય	0	0	N/A	N/A	N/A	N/A	N/A	N/A

પીડબ્લ્યુએમ સાથે 8-બીટ ટાઈમર / કાઉન્ટર 0

લક્ષણો

બે સ્વતંત્ર આઉટપુટ એકમોની તુલના કરે છે

ડબલ બફર્ડ આઉટપુટ રજિસ્ટરની તુલના કરો

સરખામણી મેચ પર ટાઇમર સાફ કરો (સ્વત Rel ફરીથી લોડ કરો)

ભૂલ મફત, તબક્કો યોગ્ય પલ્સ પહોળાઈ મોડ્યુલેટર (પીડબ્લ્યુએમ)

વેરિયેબલ પીડબ્લ્યુએમ પીરિયડ

ફ્રીક્વન્સી જનરેટર

ત્રણ સ્વતંત્ર વિક્ષેપ સ્ત્રોતો (TOV0, OCF0A, અને OCF0B)

ઉપરview

ટાઈમર / કાઉન્ટર 0 એ એક સામાન્ય હેતુ 8-બીટ ટાઈમર / કાઉન્ટર મોડ્યુલ છે, જેમાં બે સ્વતંત્ર આઉટપુટની તુલના એકમો અને પીડબ્લ્યુએમ સપોર્ટ સાથે છે. તે સચોટ પ્રોગ્રામ એક્ઝેક્યુશન ટાઇમિંગ (ઇવેન્ટ મેનેજમેન્ટ) અને વેવ જનરેશનને મંજૂરી આપે છે.

8-બીટ ટાઈમર / કાઉન્ટરનો એક સરળ બ્લ blockક આકૃતિ બતાવવામાં આવેલ છે આકૃતિ 11-1. I / O પિનના વાસ્તવિક પ્લેસમેન્ટ માટે, નો સંદર્ભ લો પૃષ્ઠ 25 પર "પિનઆઉટ એટીની 45/85/2". સીપીયુ એક્સેસિબલ I / O રજિસ્ટર, જેમાં I / O બિટ્સ અને I / O પિન શામેલ છે, બોલ્ડમાં બતાવ્યા છે. ઉપકરણ-વિશિષ્ટ I / O રજિસ્ટર અને બીટ સ્થાનો સૂચિબદ્ધ છે પૃષ્ઠ 77 પર "નોંધણી વર્ણન કરો".

ટાઈમર/કાઉન્ટર (TCNT0) અને આઉટપુટ કમ્પેર રજિસ્ટર (OCR0A અને OCR0B) 8-બીટ રજિસ્ટર છે. ટાઈમર ઈન્ટરપ્ટ ફ્લેગ રજીસ્ટર (TIFR)માં ઈન્ટરપ્ટ રિક્વેસ્ટ (આકૃતિમાં Int.Req માટે સંક્ષિપ્તમાં) સિગ્નલો બધા જ દૃશ્યમાન છે. તમામ વિક્ષેપોને ટાઈમર ઈન્ટરપ્ટ માસ્ક રજીસ્ટર (TIMSK) સાથે વ્યક્તિગત રીતે માસ્ક કરવામાં આવે છે. TIFR અને TIMSK આકૃતિમાં દર્શાવવામાં આવ્યા નથી.

ટાઈમર/કાઉન્ટરને આંતરિક રીતે, પ્રીસ્કેલર દ્વારા અથવા T0 પિન પર બાહ્ય ઘડિયાળના સ્ત્રોત દ્વારા ઘડિયાળ કરી શકાય છે. ઘડિયાળ સિલેક્ટ લોજિક બ્લોક તેના મૂલ્યને વધારવા (અથવા ઘટાડો) કરવા માટે ટાઈમર/કાઉન્ટર કઈ ઘડિયાળના સ્ત્રોત અને ધારનો ઉપયોગ કરે છે તેનું નિયંત્રણ કરે છે. ટાઈમર/કાઉન્ટર નિષ્ક્રિય હોય છે જ્યારે કોઈ ઘડિયાળનો સ્ત્રોત પસંદ ન હોય. ક્લોક સિલેક્ટ લોજિકમાંથી આઉટપુટને ટાઈમર ક્લોક (clkT0) તરીકે ઓળખવામાં આવે છે.

ડબલ બફર આઉટપુટ સરખામણી રજિસ્ટર (OCR0A અને OCR0B) ને દરેક સમયે ટાઈમર / કાઉન્ટર મૂલ્ય સાથે સરખાવી છે. સરખામણીનું પરિણામ વેવફોર્મ જનરેટર દ્વારા આઉટપુટ કમ્પેરી પિન (OC0A અને OC0B) પર PWM અથવા વેરિયેબલ ફ્રી-ક્વોન્સી આઉટપુટ જનરેટ કરવા માટે વાપરી શકાય છે. પૃષ્ઠ 69 પર "આઉટપુટ તુલના એકમ" જુઓ. વિગતો માટે. સરખામણી મેળ ઇવેન્ટ, સરખામણી ધ્વજ (OCF0A અથવા OCF0B) પણ સેટ કરશે જેનો ઉપયોગ આઉટપુટ તુલના વિક્ષેપ વિનંતિ બનાવવા માટે થઈ શકે છે.

વ્યાખ્યાઓ

આ વિભાગમાં ઘણા રજિસ્ટર અને બીટ સંદર્ભો સામાન્ય સ્વરૂપે લખાયેલા છે. એક નીચલો કેસ "એન" ટાઈમર / કાઉન્ટર નંબરને બદલે છે, આ કિસ્સામાં 0. એક નાનો કેસ "એક્સ" આઉટપુટ સરખામણી એકમને બદલે છે, આ કિસ્સામાં એકમની તુલના કરો અથવા એકમ બીની તુલના કરો જો કે, જ્યારે રજિસ્ટરનો ઉપયોગ કરો અથવા બીટ વ્યાખ્યાયિત કરો. પ્રોગ્રામમાં, ચોક્કસ ફોર્મનો ઉપયોગ થવો આવશ્યક છે, એટલે કે, ટાઈમર / કાઉન્ટર 0 કાઉન્ટર મૂલ્યને accessક્સેસ કરવા માટે TCNT0 અને તેથી વધુ.

માં વ્યાખ્યાઓ કોષ્ટક 11-1 સમગ્ર દસ્તાવેજમાં પણ મોટા પ્રમાણમાં ઉપયોગ થાય છે.

કોષ્ટક 11-1. વ્યાખ્યાઓ

સતત	વર્ણન
બોટમ	કાઉન્ટર BOTTOM સુધી પહોંચે છે જ્યારે તે 0x00 થાય છે
MAX	જ્યારે 0xFF (દશાંશ 255) બને છે ત્યારે કાઉન્ટર તેની મહત્તમ સુધી પહોંચે છે
ટોપ	કાઉન્ટર ટોચ પર પહોંચે છે જ્યારે તે ગણતરી ક્રમમાં સૌથી વધુ મૂલ્યની બરાબર થાય છે. ટોચનું મૂલ્ય નિયત મૂલ્ય 0xFF (MAX) અથવા OCR0A રજિસ્ટરમાં સંગ્રહિત મૂલ્ય તરીકે સોંપી શકાય છે. સોંપણી કામગીરીના મોડ પર આધારિત છે

ટાઈમર / કાઉન્ટર પ્રિસ્કેલર અને ક્લોક સ્ત્રોતો

ટાઇમર / કાઉન્ટર આંતરિક અથવા બાહ્ય ઘડિયાળ સ્રોત દ્વારા અવરોધિત કરી શકાય છે. ઘડિયાળ સ્રોત ક્લોક સિલેક્ટ લોજિક દ્વારા પસંદ કરવામાં આવે છે જે ટાઈમર / કાઉન્ટર 0 કન્ટ્રોલ રજિસ્ટર (ટીસીસીઆર0 બી) માં સ્થિત ક્લોક સિલેક્ટ (સી) બીટ્સ દ્વારા નિયંત્રિત થાય છે.

પ્રિસ્કેલર સાથેનો આંતરિક ઘડિયાળનો સ્રોત

ટાઈમર/કાઉન્ટર0 સીધું સિસ્ટમ ઘડિયાળ દ્વારા ઘડિયાળ કરી શકાય છે (CS0[2:0] = 1 સેટ કરીને). સિસ્ટમ ઘડિયાળની આવર્તન (fCLK_I/O) જેટલી મહત્તમ ટાઈમર/કાઉન્ટર ક્લોક આવર્તન સાથે આ સૌથી ઝડપી કામગીરી પૂરી પાડે છે. વૈકલ્પિક રીતે, પ્રીસ્કેલરમાંથી ચારમાંથી એક નળનો ઉપયોગ ઘડિયાળના સ્ત્રોત તરીકે થઈ શકે છે. પ્રીસ્કેલ્ડ ઘડિયાળ બંનેમાંથી એકની આવર્તન ધરાવે છે

પ્રિસ્કેલર ફરીથી સેટ કરો

પ્રીસ્કેલર ફ્રી રનિંગ છે, એટલે કે તે ટાઈમર/કાઉન્ટર0 ના ક્લોક સિલેક્ટ લોજિકથી સ્વતંત્ર રીતે કામ કરે છે. ટાઈમર/કાઉન્ટરની ઘડિયાળની પસંદગીથી પ્રીસ્કેલર અસર પામતું ન હોવાથી, પ્રીસ્કેલરની સ્થિતિ એવી પરિસ્થિતિઓ માટે અસર કરશે જ્યાં પ્રીસ્કેલ્ડ ઘડિયાળનો ઉપયોગ થાય છે. એક માજીampપ્રીસ્કેલિંગ આર્ટિફેક્ટ એ છે કે જ્યારે ટાઈમર/કાઉન્ટર સક્ષમ હોય અને પ્રીસ્કેલર (6 > CS0[2:0] > 1) દ્વારા ક્લોક કરવામાં આવે. સિસ્ટમ ઘડિયાળ ચક્રની સંખ્યા જ્યારે ટાઈમર સક્ષમ છે ત્યારથી પ્રથમ ગણતરી થાય છે તે 1 થી N+1 સિસ્ટમ ઘડિયાળ ચક્ર હોઈ શકે છે, જ્યાં N એ પ્રીસ્કેલર વિભાજક (8, 64, 256, અથવા 1024) ની બરાબર છે.

પ્રોગ્રામ એક્ઝેક્યુશનમાં ટાઇમર / કાઉન્ટરને સિંક્રનાઇઝ કરવા માટે પ્રિસ્કેલર રીસેટનો ઉપયોગ કરવો શક્ય છે.

બાહ્ય ઘડિયાળનો સ્રોત

T0 પિન પર લાગુ કરાયેલ બાહ્ય ઘડિયાળનો સ્ત્રોત ટાઈમર/કાઉન્ટર ક્લોક (clkT0) તરીકે ઉપયોગ કરી શકાય છે. T0 પિન s છેampપિન સિંક્રોનાઇઝેશન લોજિક દ્વારા દરેક સિસ્ટમ ઘડિયાળ ચક્રને એકવાર દોરી જાય છે. સમન્વયિત (ઓampled) સિગ્નલ પછી પસાર થાય છે

ધાર ડિટેક્ટર દ્વારા. આકૃતિ 11-2 T0 સિંક્રનાઇઝેશન અને એજ ડિટેક્ટર લોજિકનું કાર્યાત્મક સમકક્ષ બ્લોક ડાયાગ્રામ બતાવે છે. રજિસ્ટર આંતરિક સિસ્ટમ ઘડિયાળ (clkI/O) ની હકારાત્મક ધાર પર ઘડિયાળ હોય છે. આંતરિક સિસ્ટમ ઘડિયાળના ઉચ્ચ સમયગાળામાં લેચ પારદર્શક છે.

એજ ડિટેક્ટર દરેક સકારાત્મક (CS0[0:2] = 0) અથવા નકારાત્મક (CS7[0:2] = 0) એજ માટે એક clkT6 પલ્સ જનરેટ કરે છે જે તે શોધે છે.

કોઈપણ પલ્સ પહોળાઈ મોડ્યુલેશન (પીડબ્લ્યુએમ) મોડ્સનો ઉપયોગ કરતી વખતે OCR0x રજિસ્ટર ડબલ બફર થાય છે. Compપરેશન (સીટીસી) મોડ્સ પર સામાન્ય અને સ્પષ્ટ ટાઈમર માટે, ડબલ બફરિંગ અક્ષમ કરેલું છે. ડબલ બફરિંગ OCR0x ના અપડેટને સિંક્રનાઇઝ કરે છે નોંધણીઓની ગણતરી ક્રમની ટોચ અથવા તળિયે કરો. સિંક્રનાઇઝેશન વિચિત્ર લંબાઈ, બિન-સપ્રમાણતાવાળા પીડબ્લ્યુએમ કઠોળની ઘટનાને અટકાવે છે, જેનાથી આઉટપુટ અવરોધો મુક્ત બને છે.

OCR0x રજિસ્ટર accessક્સેસ જટિલ લાગે છે, પરંતુ આ કેસ નથી. જ્યારે ડબલ બફરિંગ સક્ષમ થાય છે, ત્યારે સીપીયુને OCR0x બફર રજિસ્ટરની .ક્સેસ હોય છે, અને જો ડબલ બફરિંગ અક્ષમ કરેલું હોય તો સીપીયુ OCR0x ને સીધી willક્સેસ કરશે.

આઉટપુટ સરખામણી કરો

નોન-પીડબ્લ્યુએમ વેવફોર્મ જનરેશન મોડ્સમાં, કમ્પેક્ટરનું મેચ આઉટપુટ ફોર્સ આઉટપુટ કમ્પેર (FOC0x) બીટ પર એક લખીને દબાણ કરી શકાય છે. સરખામણી કરો મેચ OCF0x ફ્લેગ સેટ કરશે નહીં અથવા ટાઈમરને ફરીથી લોડ / ક્લિયર કરશે નહીં, પરંતુ OC0x પિન અપડેટ કરવામાં આવશે જેમ કે વાસ્તવિક સરખામણી મેચ આવી હોય (COM0x [1: 0] બિટ્સ સેટિંગ્સ વ્યાખ્યાયિત કરે છે કે શું OC0x પિન સેટ કરેલો છે, સાફ છે) અથવા ટોગલ્ડ).

મેચને અવરોધિત કરવાની તુલના TCNT0 Writ દ્વારા કરો

TCNT0 રજિસ્ટર પરના બધા સીપીયુ લેખન ક્રિયાઓ ટાઈમર બંધ થયા પછી પણ, આગામી ટાઈમર ક્લોક ચક્રમાં થનારી કોઈપણ સરખામણી મેચને અવરોધિત કરશે. જ્યારે આ ટાઇમર / કાઉન્ટર ઘડિયાળને સક્ષમ કરવામાં આવે છે ત્યારે આ સુવિધા OCR0x ને TCNT0 સમાન મૂલ્યમાં આરંભ કરવાની મંજૂરી આપે છે.

આઉટપુટ સરખામણી એકમ વાપરીને

ઓપરેશનના કોઈપણ મોડમાં ટીસીએનટી 0 લખવું એ એક ટાઈમર ક્લોક ચક્ર માટેના બધા સરખામણી મેચોને અવરોધિત કરશે, તેથી ટાઈમર / કાઉન્ટર ચાલુ છે કે નહીં તે સ્વતંત્ર રીતે આઉટપુટ સરખામણી એકમનો ઉપયોગ કરતી વખતે ટીસીએનટી 0 બદલતી વખતે જોખમો સામેલ થાય છે. જો TCNT0 પર લખેલ મૂલ્ય OCR0x મૂલ્યની બરાબર છે, તો સરખામણી મેળ ચૂકી જશે, પરિણામે ખોટો વેવફોર્મ જનરેશન થશે. તે જ રીતે, જ્યારે કાઉન્ટર ડાઉન-ગણતરીમાં હોય ત્યારે BOTTOM ની બરાબર TCNT0 મૂલ્ય ન લખો.

આઉટપુટ પર પોર્ટ પિન માટે ડેટા ડિરેક્શન રજિસ્ટર સેટ કરતા પહેલા OC0x નું સેટઅપ થવું જોઈએ. OC0x મૂલ્યને સેટ કરવાની સૌથી સહેલી રીત એ છે કે સામાન્ય સ્થિતિમાં ફોર્સ આઉટપુટ કમ્પેરી (FOC0x) સ્ટ્રોબ બિટ્સનો ઉપયોગ કરવો. વેવફોર્મ જનરેશન મોડ્સ વચ્ચે બદલાતી વખતે પણ OC0x રજિસ્ટર તેમના મૂલ્યો રાખે છે.

ધ્યાન રાખો કે COM0x [1: 0] બિટ્સ સરખામણી મૂલ્ય સાથે મળીને ડબલ નહીં હોય. COM0x [1: 0] બિટ્સ બદલવાનું તરત જ અસરમાં આવશે.

મેચ આઉટપુટ યુનિટની તુલના કરો

સરખામણી કરો આઉટપુટ મોડ (COM0x [1: 0]) બિટ્સમાં બે કાર્યો છે. વેવફોર્મ જનરેટર આગળની સરખામણી મેચમાં આઉટપુટ સરખામણી (OC0x) રાજ્યને નિર્ધારિત કરવા માટે COM1x [0: 0] બીટ્સનો ઉપયોગ કરે છે. ઉપરાંત, COM0x [1: 0] બિટ્સ OC0x પિન આઉટપુટ સ્રોતને નિયંત્રિત કરે છે. આકૃતિ 11-6 COM0x [1: 0] બીટ સેટિંગ દ્વારા અસરગ્રસ્ત તર્કની એક સરળ યોજનાકીય બતાવે છે. આકૃતિમાં I / O રજિસ્ટર, I / O બિટ્સ અને આકૃતિમાં I / O પિન બોલ્ડ બતાવવામાં આવ્યા છે. સામાન્ય I / O પોર્ટ કંટ્રોલ રજિસ્ટર (DDR અને PORT) ના ભાગો કે જે COM0x [1: 0] બિટ્સથી પ્રભાવિત છે તે બતાવવામાં આવ્યું છે. જ્યારે OC0x સ્થિતિનો સંદર્ભ આપે છે, ત્યારે સંદર્ભ આંતરિક OC0x રજિસ્ટર માટે છે, OC0x પિન માટે નહીં. જો સિસ્ટમ રીસેટ થાય છે, તો OC0x રજિસ્ટરને "0" પર ફરીથી સેટ કર્યું છે.

જ્યારે OC0A / OC0B I / O પિન સાથે જોડાયેલ હોય, ત્યારે COM0A [1: 0] / COM0B [1: 0] બિટ્સનું કાર્ય WGM0 [2: 0] બીટ સેટિંગ પર આધારિત છે. કોષ્ટક 11-2 જ્યારે ડબલ્યુજીએમ 0 [1: 0] બિટ્સ સામાન્ય અથવા સીટીસી મોડ (બિન-પીડબ્લ્યુએમ) પર સેટ કરેલી હોય ત્યારે COM0x [2: 0] બીટ કાર્યક્ષમતા દર્શાવે છે.

કોષ્ટક 11-2. આઉટપુટ મોડ, નોન-PWM મોડની સરખામણી કરો

COM0A1 COM0B1	COM0A0 COM0B0	વર્ણન
0	0	સામાન્ય બંદર કામગીરી, OC0A / OC0B ડિસ્કનેક્ટ થયેલ.
0	1	સરખામણી કરો મેચ પર OC0A / OC0B ટogગલ કરો
1	0	સરખામણી મેચ પર OC0A / OC0B ને સાફ કરો
1	1	સરખામણી મેળ પર OC0A / OC0B સેટ કરો

કોષ્ટક 11-3 જ્યારે WGM0 [1: 0] બિટ્સ ઝડપી PWM મોડ પર સેટ કરેલા હોય ત્યારે COM0x [2: 0] બીટ વિધેય બતાવે છે.

કોષ્ટક 11-3. આઉટપુટ મોડ, ફાસ્ટ PWM મોડની સરખામણી કરો(1)

COM0A1 COM0B1	COM0A0 COM0B0	વર્ણન
0	0	સામાન્ય બંદર કામગીરી, OC0A / OC0B ડિસ્કનેક્ટ થયેલ.
0	1	આરક્ષિત
1	0	સરખામણી મેચ પર OC0A / OC0B સાફ કરો, BOTTOM પર OC0A / OC0B સેટ કરો (ન -નવર્ટીંગ મોડ)
1	1	સરખામણી મેચ પર OC0A / OC0B સેટ કરો, BOTTOM પર OC0A / OC0B ને સાફ કરો (ઇનવર્ટીંગ મોડ)

નોંધ: જ્યારે OCR0A અથવા OCR0B બરાબર TOP અને COM0A1/COM0B1 સેટ કરેલ હોય ત્યારે વિશેષ કેસ થાય છે. આ કિસ્સામાં, તુલનાત્મક મેચને અવગણવામાં આવે છે, પરંતુ સેટ અથવા ક્લિયર BOTTOM પર કરવામાં આવે છે. જુઓ પૃષ્ઠ પર on 73 “ફાસ્ટ પીડબ્લ્યુએમ મોડ” વધુ વિગતો માટે.

કોષ્ટક 11-4 જ્યારે ડબલ્યુજીએમ 0 [1: 0] બિટ્સ સાચી પીડબ્લ્યુએમ મોડને તબક્કાવાર સેટ કરે છે ત્યારે COM0x [2: 0] બીટ ફંક્શિલિટી બતાવે છે.

કોષ્ટક 11-4. આઉટપુટ મોડ, તબક્કો યોગ્ય PWM મોડની સરખામણી કરો(1)

COM0A1 COM0B1	COM0A0 COM0B0	વર્ણન
0	0	સામાન્ય બંદર કામગીરી, OC0A / OC0B ડિસ્કનેક્ટ થયેલ.
0	1	આરક્ષિત
1	0	અપ-ગણતરી કરતી વખતે સરખામણી કરો મેચ પર OC0A / OC0B ને સાફ કરો. ડાઉન-ગણતરી કરતી વખતે સરખામણી કરો મેચ પર OC0A / OC0B સેટ કરો.
1	1	અપ-ગણતરી કરતી વખતે સરખામણી કરો મેચ પર OC0A / OC0B સેટ કરો. ડાઉન-ગણતરી કરતી વખતે સરખામણી કરો મેચ પર OC0A / OC0B ને સાફ કરો.

નોંધ: 1. જ્યારે OCR0A અથવા OCR0B બરાબર TOP હોય અને COM0A1/COM0B1 સેટ હોય ત્યારે એક વિશિષ્ટ કેસ થાય છે. આ કિસ્સામાં, સરખામણી મેચને અવગણવામાં આવે છે, પરંતુ સેટ અથવા ક્લિયર TOP પર કરવામાં આવે છે. જુઓ પૃષ્ઠ 74 પર "તબક્કો સાચો PWM મોડ" વધુ વિગતો માટે.

બિટ્સ 3: 2 - અનામત: અનામત બિટ્સ

આ બિટ્સ એટીટની 25/45/85 માં આરક્ષિત બીટ્સ છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ્સ 1: 0 - ડબલ્યુજીએમ 0 [1: 0]: વેવફોર્મ જનરેશન મોડ

ટીસીસીઆર 02 બી રજિસ્ટરમાં મળતા ડબલ્યુજીએમ0 બીટ સાથે સંયુક્ત, આ બિટ્સ કાઉન્ટરની ગણતરી ક્રમને નિયંત્રિત કરે છે, મહત્તમ (ટોપ) કાઉન્ટર વેલ્યુનો સ્રોત છે અને કયા પ્રકારનાં તરંગફોર્મ જનરેશનનો ઉપયોગ કરવામાં આવશે તે જુઓ કોષ્ટક 11-5. ટાઈમર / કાઉન્ટર એકમ દ્વારા સપોર્ટેડ operationપરેશન મોડ્સ આ છે: નોર્મલ મોડ (કાઉન્ટર), ક્લિયર ટાઈમર ઓન કોમ્પેરી મેચ (સીટીસી) મોડ અને બે પ્રકારનાં પલ્સ પહોળાઈ મોડ્યુલેશન (પીડબ્લ્યુએમ) મોડ્સ (જુઓ "ઓપરેશનની રીતો" પૃષ્ઠ 71 પર).

કોષ્ટક 11-5. વેવફોર્મ જનરેશન મોડ બીટ વર્ણન

મોડ	ડબલ્યુજીએમ 02	ડબલ્યુજીએમ 01	ડબલ્યુજીએમ 00	Rપરેશનનો ટાઇમર / કાઉન્ટર મોડ	ટોપ	ઓસીઆરએક્સનું અપડેટ	TOV ફ્લેગ સેટ થયો
0	0	0	0	સામાન્ય	0xFF	તાત્કાલિક	MAX(1)
1	0	0	1	પીડબ્લ્યુએમ, તબક્કો સુધારો	0xFF	ટોપ	બોટમ(2)
2	0	1	0	સીટીસી	OCRA	તાત્કાલિક	MAX(1)
3	0	1	1	ઝડપી PWM	0xFF	બોટમ(2)	MAX(1)
4	1	0	0	આરક્ષિત	–	–	–
5	1	0	1	પીડબ્લ્યુએમ, તબક્કો સુધારો	OCRA	ટોપ	બોટમ(2)
6	1	1	0	આરક્ષિત	–	–	–
7	1	1	1	ઝડપી PWM	OCRA	બોટમ(2)	ટોપ

બિટ 7 - એફઓસી 0 એ: ફોર્સ આઉટપુટ એ સરખામણી કરો

FOC0A બીટ ફક્ત ત્યારે જ સક્રિય હોય છે જ્યારે WGM બિટ્સ નોન-PWM મોડનો ઉલ્લેખ કરે છે.

જો કે, ભવિષ્યના ઉપકરણો સાથે સુસંગતતા સુનિશ્ચિત કરવા માટે, જ્યારે પીડબ્લ્યુએમ મોડમાં કાર્ય કરતી વખતે ટીસીસીઆર0 બી લખાયેલ હોય ત્યારે આ બીટ શૂન્ય પર સેટ હોવી આવશ્યક છે. જ્યારે FOC0A બીટ પર લોજિકલ એક લખી રહ્યા હોય, ત્યારે તુરંત તુલના કરો મેળ વેવફોર્મ જનરેશન યુનિટ પર દબાણ કરવામાં આવે છે. OC0A આઉટપુટ તેના COM0A [1: 0] બિટ્સ સેટિંગ અનુસાર બદલાયું છે. નોંધ લો કે FOC0A બીટ સ્ટ્રોબ તરીકે લાગુ કરવામાં આવી છે. તેથી તે COM0A [1: 0] બિટ્સમાં હાજર મૂલ્ય છે જે ફરજિયાત તુલનાની અસર નક્કી કરે છે.

એફઓસી 0 એ સ્ટ્રોબ કોઈ વિક્ષેપ પેદા કરશે નહીં, અથવા તે સીટીસી મોડમાં ટાઇમરને OCR0A ને ટોપ તરીકે ઉપયોગ કરીને સાફ કરશે નહીં. એફઓસી 0 બીટ હંમેશા શૂન્ય તરીકે વાંચવામાં આવે છે.

બિટ 6 - એફઓસી 0 બી: ફોર્સ આઉટપુટ તુલના કરો બી

એફઓસી 0 બીટ બીટ ત્યારે જ સક્રિય હોય છે જ્યારે ડબલ્યુજીએમ બિટ્સ નોન-પીડબ્લ્યુએમ મોડનો ઉલ્લેખ કરે છે.

જો કે, ભવિષ્યના ઉપકરણો સાથે સુસંગતતા સુનિશ્ચિત કરવા માટે, જ્યારે પીડબ્લ્યુએમ મોડમાં કાર્ય કરતી વખતે ટીસીસીઆર0 બી લખાયેલ હોય ત્યારે આ બીટ શૂન્ય પર સેટ હોવી આવશ્યક છે. જ્યારે FOC0B બીટ પર લોજિકલ એક લખી રહ્યા હોય, ત્યારે ત્વરિત તુલના મેળને વેવફોર્મ જનરેશન યુનિટ પર દબાણ કરવામાં આવે છે. OC0B આઉટપુટ તેના COM0B [1: 0] બિટ્સ સેટિંગ અનુસાર બદલાયું છે. નોંધ લો કે FOC0B બીટ સ્ટ્રોબ તરીકે લાગુ કરવામાં આવી છે. તેથી તે COM0B [1: 0] બિટ્સમાં હાજર મૂલ્ય છે જે ફરજિયાત તુલનાની અસર નક્કી કરે છે.

એફઓસી 0 બી સ્ટ્રોબ કોઈ વિક્ષેપ પેદા કરશે નહીં, અથવા તે સીટીસી મોડમાં ટાઇમરને OCR0B ને ટોપ તરીકે ઉપયોગ કરીને સાફ કરશે નહીં.

એફઓસી 0 બીટ હંમેશા શૂન્ય તરીકે વાંચવામાં આવે છે.

બિટ્સ 5: 4 - અનામત: અનામત બિટ્સ

આ બિટ્સ એટીટની 25/45/85 માં આરક્ષિત બીટ્સ છે અને હંમેશા શૂન્ય તરીકે વાંચશે.

બિટ 3 - WGM02: વેવફોર્મ જનરેશન મોડ

માં વર્ણન જુઓ પૃષ્ઠ 0 પર "ટીસીસીઆર77 એ - ટાઇમર / કાઉન્ટર નિયંત્રણ રજિસ્ટર એ".

બિટ્સ 2: 0 - સીએસ 0 [2: 0]: ઘડિયાળ પસંદ કરો

ત્રણ ક્લોક સિલેક્ટ બિટ્સ ટાઈમર / કાઉન્ટર દ્વારા વાપરવા માટે ઘડિયાળના સ્રોતને પસંદ કરે છે.

કોષ્ટક 11-6. ઘડિયાળ પસંદ કરો બીટ વર્ણન

CS02	CS01	CS00	વર્ણન
0	0	0	કોઈ ઘડિયાળનો સ્રોત નથી (ટાઈમર / કાઉન્ટર બંધ નથી)
0	0	1	clkI/O/(કોઈ પ્રીસ્કેલિંગ નથી)
0	1	0	clkI/O/8 (પ્રીસ્કેલરથી)
0	1	1	clkI/O/64 (પ્રીસ્કેલરથી)
1	0	0	clkI/O/256 (પ્રીસ્કેલરથી)
1	0	1	clkI/O/1024 (પ્રીસ્કેલરથી)
1	1	0	ટી 0 પિન પર બાહ્ય ઘડિયાળનો સ્રોત. ઘટી ધાર પર ઘડિયાળ.
1	1	1	ટી 0 પિન પર બાહ્ય ઘડિયાળનો સ્રોત. વધતી ધાર પર ઘડિયાળ.

જો બાહ્ય પિન મોડ્સનો ઉપયોગ ટાઈમર / કાઉન્ટર 0 માટે થાય છે, તો ટી પિન પરના સંક્રમણો કાઉન્ટરને ઘડિયાળ કરશે જો ભલે પિન આઉટપુટ તરીકે રૂપરેખાંકિત થયેલ હોય. આ સુવિધા ગણતરીના સ softwareફ્ટવેર નિયંત્રણને મંજૂરી આપે છે.

કાઉન્ટર અને એકમોની તુલના કરો

ટાઈમર / કાઉન્ટર 1 સામાન્ય કામગીરીને એસિંક્રોનસ મોડમાં વર્ણવવામાં આવે છે અને સિંક્રોનસ મોડમાં onlyપરેશનનો ઉલ્લેખ ફક્ત ત્યારે જ કરવામાં આવે છે જો આ બે સ્થિતિઓ વચ્ચે તફાવત હોય. આકૃતિ 12-2 રજિસ્ટર વચ્ચે ટાઈમર / કાઉન્ટર 1 સિંક્રોનાઇઝેશન રજિસ્ટર બ્લ regક ડાયાગ્રામ અને સિંક્રોનાઇઝેશનમાં વિલંબ બતાવે છે. નોંધ લો કે બધી ઘડિયાળની વિગતો આકૃતિમાં બતાવેલ નથી. ટાઈમર / કાઉન્ટર 1 રજિસ્ટર મૂલ્યો આંતરિક સુમેળ રજિસ્ટરમાંથી પસાર થાય છે, જે કાઉન્ટર ઓપરેશનને અસર કરતા પહેલા ઇનપુટ સિંક્રોનાઇઝેશન વિલંબનું કારણ બને છે. રજિસ્ટર ટીસીસીઆર 1, જીટીસીસીઆર, ઓસીઆર 1 એ, ઓસીઆર 1 બી અને ઓસીઆર 1 સી રજિસ્ટર લખ્યા પછી પાછા વાંચી શકાય છે. ઇનપુટ અને આઉટપુટ સુમેળને કારણે, ટાઈમર / કાઉન્ટર 1 (ટીસીએનટી 1) રજિસ્ટર અને ફ્લેગ્સ (OCF1A, OCF1B, અને TOV1) માટે રીડ બેક મૂલ્યો વિલંબિત છે.

ટાઈમર / કાઉન્ટર 1 નીચા સૂચવેલ તકો સાથે ઉચ્ચ રીઝોલ્યુશન અને ઉચ્ચ ચોકસાઈનો ઉપયોગ દર્શાવે છે. તે 8 મેગાહર્ટઝ (અથવા લો સ્પીડ મોડમાં 64 મેગાહર્ટઝ) ની ઘડિયાળની ગતિનો ઉપયોગ કરીને બે સચોટ, હાઇ સ્પીડ, 32-બીટ પલ્સ પહોળાઈ મોડ્યુલેટરને પણ સપોર્ટ કરી શકે છે. આ મોડમાં, ટાઈમર / કાઉન્ટર 1 અને આઉટપુટ સરખામણી રજિસ્ટર ન -ન-ઓવરલેપિંગ નોન-ઇન્વર્ટેડ અને verંધી આઉટપુટ સાથે ડ્યુઅલ સ્ટેન્ડ-અલોન પીડબલ્યુએમ તરીકે સેવા આપે છે નો સંદર્ભ લો પૃષ્ઠ 86 આ કાર્ય પર વિગતવાર વર્ણન માટે. એ જ રીતે, ઉચ્ચ સૂચવેલ તકો આ એકમને નીચી ગતિ કાર્યો અથવા અચોક્કસ ક્રિયાઓ સાથે ચોક્કસ સમય કાર્યો માટે ઉપયોગી બનાવે છે.

આકૃતિ 12-2. ટાઈમર/કાઉન્ટર 1 સિંક્રોનાઇઝેશન રજીસ્ટર બ્લોક ડાયાગ્રામ.

ટાઈમર / કાઉન્ટર 1 અને પ્રિસ્કલેર એસિંક્રોનસ મોડમાં પીસીકે ક્લોક ઝડપી M 64 મેગાહર્ટઝ (અથવા લો સ્પીડ મોડમાં 32 મેગાહર્ટઝ) પર કાર્ય કરે છે ત્યારે કોઈપણ ઘડિયાળ સ્રોતથી સીપીયુ ચલાવવાની મંજૂરી આપે છે.

નોંધ કરો કે સિસ્ટમ ઘડિયાળની આવર્તન એ પીસીકે ફ્રીક્વન્સીના ત્રીજા કરતા ઓછી હોવી આવશ્યક છે. જ્યારે સિસ્ટમ ઘડિયાળ વધારે હોય ત્યારે અસુમેળ ટાઇમર / કાઉન્ટર 1 ની સિંક્રોનાઇઝેશન પદ્ધતિને પીસીકેના ઓછામાં ઓછા બે ધારની જરૂર હોય છે. જો સિસ્ટમ ઘડિયાળની આવર્તન વધારે છે, તો તે જોખમ છે કે ડેટા અથવા નિયંત્રણ મૂલ્યો ખોવાઈ જાય છે.

નીચેના આકૃતિ 12-3 ટાઈમર / કાઉન્ટર 1 માટે બ્લોક ડાયાગ્રામ બતાવે છે.

કોષ્ટક 12-1. PWM મોડમાં મોડ સિલેક્ટની સરખામણી કરો

COM1x1	COM1x0	આઉટપુટ પર અસર પિનની તુલના કરો
0	0	OC1x કનેક્ટેડ નથી. OC1x કનેક્ટેડ નથી.
0	1	સરખામણી મેચ પર OC1x સાફ. સેટ કરો જ્યારેTCNT1 = $ 00. સરખામણી મેચ પર OC1x સેટ. જ્યારે TCNT1 = $ 00 સાફ થાય છે.
1	0	સરખામણી મેચ પર OC1x સાફ. જ્યારે TCNT1 = $ 00 સેટ કરો. OC1x કનેક્ટેડ નથી.
1	1	સરખામણી મેચ પર OC1x સેટ. જ્યારે TCNT1 = $ 00 સાફ કરવામાં આવે છે. OC1x કનેક્ટેડ નથી.

એડીસી લાક્ષણિકતાઓ

કોષ્ટક 21-8. ADC લાક્ષણિકતાઓ, સિંગલ એન્ડેડ ચેનલ્સ. TA = -40°C થી +85°C

પ્રતીક	પરિમાણ	શરત	મિનિ	ટાઈપ કરો	મહત્તમ	એકમો
	ઠરાવ				10	બિટ્સ
	સંપૂર્ણ ચોકસાઈ (આઈએનએલ, ડી.એન.એલ., અને ક્વોન્ટીઝેશન, ગેઇન અને setફસેટ ભૂલો સહિત)	VREF = 4V, VCC = 4V, એડીસી ઘડિયાળ = 200 કેએચઝેડ		2		એલએસબી
		VREF = 4V, VCC = 4V, એડીસી ઘડિયાળ = 1 મેગાહર્ટઝ		3		એલએસબી
		VREF = 4V, VCC = 4V, એડીસી ઘડિયાળ = 200 કેએચઝેડ અવાજ ઘટાડો મોડ		1.5		એલએસબી
		VREF = 4V, VCC = 4V, એડીસી ઘડિયાળ = 1 મેગાહર્ટઝ અવાજ ઘટાડો મોડ		2.5		એલએસબી
	ઇન્ટિગ્રલ નોન-લાઇનરેટી (આઈએનએલ) (setફસેટ પછીની ચોકસાઈ અને ગેઇન કેલિબ્રેશન)	VREF = 4V, VCC = 4V, એડીસી ઘડિયાળ = 200 કેએચઝેડ		1		એલએસબી
	ડિફરન્ટલ નોન-લાઇનરીટી (DNL)	VREF = 4V, VCC = 4V, એડીસી ઘડિયાળ = 200 કેએચઝેડ		0.5		એલએસબી
	ગેઇન એરર	VREF = 4V, VCC = 4V, એડીસી ઘડિયાળ = 200 કેએચઝેડ		2.5		એલએસબી
	Setફસેટ ભૂલ	VREF = 4V, VCC = 4V, એડીસી ઘડિયાળ = 200 કેએચઝેડ		1.5		એલએસબી
	રૂપાંતર સમય	નિ Runશુલ્ક ચાલી રહેલ રૂપાંતર	14		280	.s
	ઘડિયાળની આવર્તન		50		1000	કેએચઝેડ
VIN	ઇનપુટ વોલ્યુમtage		જીએનડી		VREF	V
	ઇનપુટ બેન્ડવિડ્થ			38.4		કેએચઝેડ
AREF	બાહ્ય સંદર્ભ વોલ્યુમtage		2.0		વીસીસી	V
VINT	આંતરિક વોલ્યુમtage સંદર્ભ		1.0	1.1	1.2	V
VINT	આંતરિક 2.56 વી સંદર્ભ (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF				32		કે
વરસાદ	એનાલોગ ઇનપુટ પ્રતિકાર			100		MΩ
	એડીસી આઉટપુટ		0		1023	એલએસબી

નોંધ: 1. મૂલ્યો માત્ર માર્ગદર્શિકા છે.

કોષ્ટક 21-9. ADC લાક્ષણિકતાઓ, વિભેદક ચેનલો (યુનિપોલર મોડ). TA = -40°C થી +85°C

પ્રતીક	પરિમાણ	શરત	મિનિ	ટાઈપ કરો	મહત્તમ	એકમો
	ઠરાવ	લાભ = 1x			10	બિટ્સ
	ઠરાવ	લાભ = 20x			10	બિટ્સ
	સંપૂર્ણ ચોકસાઈ (INL, DNL અને જથ્થાબંધી, લાભ અને setફસેટ ભૂલો)	લાભ = 1x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		10.0		એલએસબી
		લાભ = 20x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		20.0		એલએસબી
	ઇન્ટિગ્રલ નોન-લાઇનરેટી (આઈએનએલ) (setફસેટ પછીની ચોકસાઈ અને ગેઇન કેલિબ્રેશન)	લાભ = 1x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		4.0		એલએસબી
		લાભ = 20x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		10.0		એલએસબી
	ગેઇન એરર	લાભ = 1x		10.0		એલએસબી
	ગેઇન એરર	લાભ = 20x		15.0		એલએસબી
	Setફસેટ ભૂલ	લાભ = 1x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		3.0		એલએસબી
	Setફસેટ ભૂલ	લાભ = 20x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		4.0		એલએસબી
	રૂપાંતર સમય	નિ Runશુલ્ક ચાલી રહેલ રૂપાંતર	70		280	.s
	ઘડિયાળની આવર્તન		50		200	કેએચઝેડ
VIN	ઇનપુટ વોલ્યુમtage		જીએનડી		વીસીસી	V
VDIFF	ઇનપુટ વિભેદક વોલ્યુમtage				VREF/ગેઇન	V
	ઇનપુટ બેન્ડવિડ્થ			4		કેએચઝેડ
AREF	બાહ્ય સંદર્ભ વોલ્યુમtage		2.0		VCC - 1.0	V
VINT	આંતરિક વોલ્યુમtage સંદર્ભ		1.0	1.1	1.2	V
VINT	આંતરિક 2.56 વી સંદર્ભ (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF	સંદર્ભ ઇનપુટ પ્રતિકાર			32		કે
વરસાદ	એનાલોગ ઇનપુટ પ્રતિકાર			100		MΩ
	એડીસી કન્વર્ઝન આઉટપુટ		0		1023	એલએસબી

નોંધ: મૂલ્યો માત્ર માર્ગદર્શિકા છે.

કોષ્ટક 21-10. ADC લાક્ષણિકતાઓ, વિભેદક ચેનલો (બાયપોલર મોડ). TA = -40°C થી +85°C

પ્રતીક	પરિમાણ	શરત	મિનિ	ટાઈપ કરો	મહત્તમ	એકમો
	ઠરાવ	લાભ = 1x			10	બિટ્સ
	ઠરાવ	લાભ = 20x			10	બિટ્સ
	સંપૂર્ણ ચોકસાઈ (INL, DNL અને જથ્થાબંધી, લાભ અને setફસેટ ભૂલો)	લાભ = 1x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		8.0		એલએસબી
		લાભ = 20x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		8.0		એલએસબી
	ઇન્ટિગ્રલ નોન-લાઇનરેટી (આઈએનએલ) (setફસેટ પછીની ચોકસાઈ અને ગેઇન કેલિબ્રેશન)	લાભ = 1x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		4.0		એલએસબી
		લાભ = 20x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		5.0		એલએસબી
	ગેઇન એરર	લાભ = 1x		4.0		એલએસબી
	ગેઇન એરર	લાભ = 20x		5.0		એલએસબી
	Setફસેટ ભૂલ	લાભ = 1x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		3.0		એલએસબી
	Setફસેટ ભૂલ	લાભ = 20x VREF = 4V, VCC = 5V એડીસી ઘડિયાળ = 50 - 200 કેહર્ટઝ		4.0		એલએસબી
	રૂપાંતર સમય	નિ Runશુલ્ક ચાલી રહેલ રૂપાંતર	70		280	.s
	ઘડિયાળની આવર્તન		50		200	કેએચઝેડ
VIN	ઇનપુટ વોલ્યુમtage		જીએનડી		વીસીસી	V
VDIFF	ઇનપુટ વિભેદક વોલ્યુમtage				VREF/ગેઇન	V
	ઇનપુટ બેન્ડવિડ્થ			4		કેએચઝેડ
AREF	બાહ્ય સંદર્ભ વોલ્યુમtage		2.0		VCC - 1.0	V
VINT	આંતરિક વોલ્યુમtage સંદર્ભ		1.0	1.1	1.2	V
VINT	આંતરિક 2.56 વી સંદર્ભ (1)	VCC > 3.0V	2.3	2.56	2.8	V
RREF	સંદર્ભ ઇનપુટ પ્રતિકાર			32		કે
વરસાદ	એનાલોગ ઇનપુટ પ્રતિકાર			100		MΩ
	એડીસી કન્વર્ઝન આઉટપુટ		-512		511	એલએસબી

સૂચના સમૂહ સારાંશ

નેમોનિક્સ	Raપરેન્ડ્સ	વર્ણન	ઓપરેશન	ધ્વજ	# ક્લોક્સ
કૃત્રિમ અને તર્કસંગત સૂચનાઓ
ઉમેરો	આર.ડી., આર.આર.	બે રજિસ્ટર ઉમેરો	Rd ← Rd + Rr	ઝેડ, સી, એન, વી, એચ	1
એડીસી	આર.ડી., આર.આર.	બે રજિસ્ટર વહન સાથે ઉમેરો	Rd ← Rd + Rr + C	ઝેડ, સી, એન, વી, એચ	1
ADIW	આરડીએલ, કે	શબ્દમાં તત્કાલ ઉમેરો	Rdh:Rdl ← Rdh:Rdl + K	ઝેડ, સી, એન, વી, એસ	2
સબ	આર.ડી., આર.આર.	બે રજિસ્ટરને બાદ કરો	Rd ← Rd – Rr	ઝેડ, સી, એન, વી, એચ	1
સુબી	આર.ડી., કે	રજિસ્ટરથી સતત બાદબાકી	Rd ← Rd – K	ઝેડ, સી, એન, વી, એચ	1
એસબીસી	આર.ડી., આર.આર.	બે રજિસ્ટર વહન સાથે બાદબાકી	Rd ← Rd – Rr – C	ઝેડ, સી, એન, વી, એચ	1
SBCI	આર.ડી., કે	રેગ્યુથી કેરી કોન્સ્ટન્ટ સાથે બાદબાકી.	Rd ← Rd – K – C	ઝેડ, સી, એન, વી, એચ	1
એસબીઆઇડબ્લ્યુ	આરડીએલ, કે	શબ્દમાંથી તાત્કાલિક બાદબાકી	Rdh:Rdl ← Rdh:Rdl – K	ઝેડ, સી, એન, વી, એસ	2
અને	આર.ડી., આર.આર.	લોજિકલ અને રજિસ્ટર	Rd ← Rd ∙ Rr	ઝેડ, એન, વી	1
ANDI	આર.ડી., કે	લોજિકલ અને નોંધણી અને સતત	Rd ← Rd ∙ K	ઝેડ, એન, વી	1
OR	આર.ડી., આર.આર.	લોજિકલ અથવા રજિસ્ટર	Rd ← Rd v Rr	ઝેડ, એન, વી	1
ORI	આર.ડી., કે	લોજિકલ અથવા રજિસ્ટર અને સતત	Rd ← Rd v K	ઝેડ, એન, વી	1
EOR	આર.ડી., આર.આર.	એક્સક્લુઝિવ અથવા રજિસ્ટર	Rd ← Rd ⊕ Rr	ઝેડ, એન, વી	1
COM	Rd	એક પરિપૂર્ણતા	Rd ← 0xFF − Rd	ઝેડ, સી, એન, વી	1
Neg	Rd	બેના પૂરક	Rd ← 0x00 − Rd	ઝેડ, સી, એન, વી, એચ	1
SBR	આર.ડી., કે	રજિસ્ટરમાં બિટ (ઓ) સેટ કરો	Rd ← Rd v K	ઝેડ, એન, વી	1
સીબીઆર	આર.ડી., કે	રજિસ્ટરમાં બિટ્સ સાફ કરો	Rd ← Rd ∙ (0xFF – K)	ઝેડ, એન, વી	1
INC	Rd	ઇન્ક્રીમેન્ટ	Rd ← Rd + 1	ઝેડ, એન, વી	1
ડીઈસી	Rd	ઘટાડો	Rd ← Rd − 1	ઝેડ, એન, વી	1
ટી.એસ.ટી.	Rd	શૂન્ય અથવા ઓછા માટે પરીક્ષણ	Rd ← Rd ∙ Rd	ઝેડ, એન, વી	1
CLR	Rd	રજિસ્ટર સાફ કરો	Rd ← Rd ⊕ Rd	ઝેડ, એન, વી	1
SER	Rd	રજિસ્ટર સેટ કરો	Rd ← 0xFF	કોઈ નહિ	1
શાખા સૂચનો
આરજેએમપી	k	સંબંધિત કૂદકો	PC ← PC + k + 1	કોઈ નહિ	2
આઈજેએમપી		પરોક્ષ જમ્પ (ઝેડ)	પીસી ← ઝેડ	કોઈ નહિ	2
આરસીએલ	k	સંબંધિત સબરોટીન ક Callલ	PC ← PC + k + 1	કોઈ નહિ	3
આઈસીએલએલ		(ઝેડ) પર પરોક્ષ ક Callલ	પીસી ← ઝેડ	કોઈ નહિ	3
RET		સબરોટિન રીટર્ન	પીસી ← સ્ટેક	કોઈ નહિ	4
RETI		વિક્ષેપ વળતર	પીસી ← સ્ટેક	I	4
CPSE	આર.ડી., આર.આર.	સરખામણી કરો, જો બરાબર હોય તો અવગણો	જો (Rd = Rr) PC ← PC + 2 અથવા 3	કોઈ નહિ	1/2/3
CP	આર.ડી., આર.આર.	સરખામણી કરો	Rd - Rr	ઝેડ, એન, વી, સી, એચ	1
સીપીસી	આર.ડી., આર.આર.	કેરી સાથે સરખામણી કરો	Rd − Rr − C	ઝેડ, એન, વી, સી, એચ	1
સીપીઆઈ	આર.ડી., કે	તાત્કાલિક સાથે નોંધણીની તુલના કરો	Rd − K	ઝેડ, એન, વી, સી, એચ	1
SBRC	આરઆર, બી	બિટ રજિસ્ટર સાફ થઈ જાય તો અવગણો	જો (Rr(b)=0) PC ← PC + 2 અથવા 3	કોઈ નહિ	1/2/3
એસબીઆરએસ	આરઆર, બી	બિટ ઇન રજિસ્ટર સેટ હોય તો છોડો	જો (Rr(b)=1) PC ← PC + 2 અથવા 3	કોઈ નહિ	1/2/3
એસબીઆઇસી	પી, બી	I / O રજિસ્ટરમાં બિટ સાફ થઈ ગયા હોય તો છોડો	જો (P(b)=0) PC ← PC + 2 અથવા 3	કોઈ નહિ	1/2/3
એસબીઆઈએસ	પી, બી	I / O રજિસ્ટરમાં બિટ સેટ હોય તો છોડો	જો (P(b)=1) PC ← PC + 2 અથવા 3	કોઈ નહિ	1/2/3
બીઆરબીએસ	એસ, કે	શાખા જો સ્થિતિ ધ્વજ સેટ કરે છે	જો (SREG(s) = 1) તો PC←PC+k + 1	કોઈ નહિ	1/2
બીઆરબીસી	એસ, કે	શાખા જો સ્થિતિ ધ્વજ સ્પષ્ટ થાય	જો (SREG(s) = 0) તો PC←PC+k + 1	કોઈ નહિ	1/2
બ્રેક	k	જો સમાન હોય તો શાખા	જો (Z = 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરએનઇ	k	જો સમાન ન હોય તો શાખા	જો (Z = 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરસીએસ	k	શાખા જો કેરી સેટ કરો	જો (C = 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરસીસી	k	શાખા જો કેરી સાફ થઈ ગઈ	જો (C = 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરએસએચ	k	શાખા જો સમાન અથવા ઉચ્ચ	જો (C = 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરએલઓ	k	શાખા જો ઓછી	જો (C = 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરએમઆઇ	k	શાખા જો માઈનસ	જો (N = 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરપીએલ	k	શાખા જો પ્લસ	જો (N = 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
BRGE	k	શાખા જો ગ્રેટર અથવા સમાન, સહી થયેલ	જો (N ⊕ V= 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરએલટી	k	ઝીરો કરતા ઓછી શાખા, સહી થયેલ	જો (N ⊕ V= 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરએચએસ	k	શાખા જો અર્ધ કેરી ફ્લેગ સેટ કરો	જો (H = 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરએચસી	k	શાખા જો અર્ધ કેરી ફ્લેગ સાફ થઈ ગયો	જો (H = 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરટીએસ	k	શાખા જો ટી ફ્લેગ સેટ કરે છે	જો (T = 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરટીસી	k	શાખા જો ટી ફ્લેગ સાફ થઈ જાય	જો (T = 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરવીએસ	k	ઓવરફ્લો ફ્લેગ સેટ હોય તો શાખા	જો (V = 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીઆરવીસી	k	ઓવરફ્લો ફ્લેગ સાફ થઈ જાય તો શાખા	જો (V = 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બ્રાય	k	વિક્ષેપ સક્ષમ હોય તો શાખા	જો ( I = 1) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બ્રિડ	k	વિક્ષેપ અક્ષમ હોય તો શાખા	જો ( I = 0) તો PC ← PC + k + 1	કોઈ નહિ	1/2
બીટ અને બીટ-પરીક્ષણ સૂચનાઓ
SBI	પી, બી	I / O રજિસ્ટરમાં બિટ સેટ કરો	I/O(P,b) ← 1	કોઈ નહિ	2
સીબીઆઈ	પી, બી	I / O રજિસ્ટરમાં બિટ સાફ કરો	I/O(P,b) ← 0	કોઈ નહિ	2
એલએસએલ	Rd	લોજિકલ શિફ્ટ ડાબે	Rd(n+1) ← Rd(n), Rd(0) ← 0	ઝેડ, સી, એન, વી	1
LSR	Rd	તાર્કિક શિફ્ટ જમણે	Rd(n) ← Rd(n+1), Rd(7) ← 0	ઝેડ, સી, એન, વી	1
ભૂમિકા	Rd	કેરી દ્વારા ડાબે ફેરવો	Rd(0)←C,Rd(n+1)← Rd(n),C←Rd(7)	ઝેડ, સી, એન, વી	1
આરઓઆર	Rd	કેરી દ્વારા જમણું ફેરવો	Rd(7)←C,Rd(n)← Rd(n+1),C←Rd(0)	ઝેડ, સી, એન, વી	1
ASR	Rd	અંકગણિત શિફ્ટ અધિકાર	Rd(n) ← Rd(n+1), n=0..6	ઝેડ, સી, એન, વી	1

નેમોનિક્સ	Raપરેન્ડ્સ	વર્ણન	ઓપરેશન	ધ્વજ	# ક્લોક્સ
સ્વેપ	Rd	સ્વેપ નિબલ્સ	Rd(3..0)←Rd(7..4),Rd(7..4)←Rd(3..0)	કોઈ નહિ	1
BSET	s	ફ્લેગ સેટ	SREG(ઓ) ← 1	SREG (ઓ)	1
BCLR	s	ફ્લેગ સાફ	SREG(ઓ) ← 0	SREG (ઓ)	1
BST	આરઆર, બી	બીટ સ્ટોર રજિસ્ટરથી ટી	T ← Rr(b)	T	1
BLD	આર.ડી., બી	ટી માંથી નોંધણી માટે બિટ લોડ	Rd(b) ← T	કોઈ નહિ	1
એસઈસી		કેરી સેટ કરો	C ← 1	C	1
સીએલસી		સ્પષ્ટ કેરી	C ← 0	C	1
સેન		નકારાત્મક ધ્વજ સેટ કરો	N ← 1	N	1
સીએલએન		નકારાત્મક ધ્વજ સાફ કરો	N ← 0	N	1
SEZ		શૂન્ય ધ્વજ સેટ કરો	Z ← 1	Z	1
CLZ		ઝીરો ફ્લેગ સાફ કરો	Z ← 0	Z	1
SEI		વૈશ્વિક વિક્ષેપ સક્ષમ કરો	હું ← 1	I	1
CLI		વૈશ્વિક વિક્ષેપ અક્ષમ	હું ← 0	I	1
SES		સહી કરેલ ટેસ્ટ ધ્વજ સેટ કરો	S ← 1	S	1
સીએલએસ		સાઇન કરેલા ટેસ્ટ ધ્વજને સાફ કરો	S ← 0	S	1
SEV		ટ્વોસ કમ્પ્લિમેન્ટ ઓવરફ્લો સેટ કરો.	V ← 1	V	1
સીએલવી		ક્વોઅસ કમ્પ્લિમેન્ટ ઓવરફ્લો	V ← 0	V	1
સેટ		એસઆરઇજીમાં ટી સેટ કરો	T ← 1	T	1
સીએલટી		એસઆરઇજીમાં ક્લીયર ટી	T ← 0	T	1
એસ.એચ.એચ.		એસઆરઇજીમાં અર્ધ કેરી ફ્લેગ સેટ કરો	H ← 1	H	1
સીએલએચ		એસઆરઇજીમાં અર્ધ કેરી ફ્લેગ સાફ કરો	H ← 0	H	1
ડેટા ટ્રાન્સફર સૂચનાઓ
MOV	આર.ડી., આર.આર.	રજિસ્ટર વચ્ચે ખસેડો	Rd ← Rr	કોઈ નહિ	1
MOVW	આર.ડી., આર.આર.	વર્ડની નકલ કરો	Rd+1:Rd ← Rr+1:Rr	કોઈ નહિ	1
એલડીઆઈ	આર.ડી., કે	તાત્કાલિક લોડ કરો	Rd ← કે	કોઈ નહિ	1
LD	આરડી, એક્સ	પરોક્ષ લોડ કરો	Rd ← (X)	કોઈ નહિ	2
LD	આરડી, એક્સ +	લોડ પરોક્ષ અને પોસ્ટ-ઇન્ક.	Rd ← (X), X ← X + 1	કોઈ નહિ	2
LD	આરડી, - એક્સ	લોડ પરોક્ષ અને પૂર્વ ડિસેમ્બર.	X ← X – 1, Rd ← (X)	કોઈ નહિ	2
LD	આરડી, વાય	પરોક્ષ લોડ કરો	Rd ← (Y)	કોઈ નહિ	2
LD	આરડી, વાય +	લોડ પરોક્ષ અને પોસ્ટ-ઇન્ક.	Rd ← (Y), Y ← Y + 1	કોઈ નહિ	2
LD	આરડી, - વાય	લોડ પરોક્ષ અને પૂર્વ ડિસેમ્બર.	Y ← Y – 1, Rd ← (Y)	કોઈ નહિ	2
એલડીડી	આરડી, વાય + ક્યૂ	ડિસ્પ્લેસમેન્ટ સાથે પરોક્ષ લોડ કરો	Rd ← (Y + q)	કોઈ નહિ	2
LD	આરડી, ઝેડ	પરોક્ષ લોડ કરો	Rd ← (Z)	કોઈ નહિ	2
LD	આરડી, ઝેડ +	લોડ પરોક્ષ અને પોસ્ટ-ઇન્ક.	Rd ← (Z), Z ← Z+1	કોઈ નહિ	2
LD	આરડી, -ઝેડ	લોડ પરોક્ષ અને પૂર્વ ડિસેમ્બર.	Z ← Z – 1, Rd ← (Z)	કોઈ નહિ	2
એલડીડી	આરડી, ઝેડ + ક્યૂ	ડિસ્પ્લેસમેન્ટ સાથે પરોક્ષ લોડ કરો	Rd ← (Z + q)	કોઈ નહિ	2
એલડીએસ	આરડી, કે	એસઆરએએમ તરફથી ડાયરેક્ટ લોડ કરો	Rd ← (k)	કોઈ નહિ	2
ST	એક્સ, આર.આર.	સ્ટોર પરોક્ષ	(X) ← આરઆર	કોઈ નહિ	2
ST	એક્સ +, આર.આર.	સ્ટોર પરોક્ષ અને પોસ્ટ-ઇન્ક.	(X) ← Rr, X ← X + 1	કોઈ નહિ	2
ST	- એક્સ, આર.આર.	સ્ટોર પરોક્ષ અને પૂર્વ ડિસેમ્બર.	X ← X – 1, (X) ← Rr	કોઈ નહિ	2
ST	વાય, આર.આર.	સ્ટોર પરોક્ષ	(Y) ← Rr	કોઈ નહિ	2
ST	વાય +, આર.આર.	સ્ટોર પરોક્ષ અને પોસ્ટ-ઇન્ક.	(Y) ← Rr, Y ← Y + 1	કોઈ નહિ	2
ST	- વાય, આર.આર.	સ્ટોર પરોક્ષ અને પૂર્વ ડિસેમ્બર.	Y ← Y – 1, (Y) ← Rr	કોઈ નહિ	2
એસટીડી	વાય + ક્યૂ, આરઆર	ડિસ્પ્લેસમેન્ટ સાથે પરોક્ષ સ્ટોર કરો	(Y + q) ← Rr	કોઈ નહિ	2
ST	ઝેડ, આરઆર	સ્ટોર પરોક્ષ	(Z) ← આરઆર	કોઈ નહિ	2
ST	ઝેડ +, આર.આર.	સ્ટોર પરોક્ષ અને પોસ્ટ-ઇન્ક.	(Z) ← Rr, Z ← Z + 1	કોઈ નહિ	2
ST	-ઝેડ, આરઆર	સ્ટોર પરોક્ષ અને પૂર્વ ડિસેમ્બર.	Z ← Z – 1, (Z) ← Rr	કોઈ નહિ	2
એસટીડી	ઝેડ + ક્યૂ, આરઆર	ડિસ્પ્લેસમેન્ટ સાથે પરોક્ષ સ્ટોર કરો	(Z + q) ← Rr	કોઈ નહિ	2
એસટીએસ	કે, આરઆર	સ્ટોર ડાયરેક્ટ ટુ એસઆરએએમ	(k) ← આરઆર	કોઈ નહિ	2
LPM		લોડ પ્રોગ્રામ મેમરી	R0 ← (Z)	કોઈ નહિ	3
LPM	આરડી, ઝેડ	લોડ પ્રોગ્રામ મેમરી	Rd ← (Z)	કોઈ નહિ	3
LPM	આરડી, ઝેડ +	લોડ પ્રોગ્રામ મેમરી અને પોસ્ટ-ઇન્ક	Rd ← (Z), Z ← Z+1	કોઈ નહિ	3
SPM		સ્ટોર પ્રોગ્રામ મેમરી	(z) ← R1:R0	કોઈ નહિ
IN	આર.ડી., પી	બંદરમાં	આરડી ← પી	કોઈ નહિ	1
બહાર	પી, આરઆર	આઉટ બંદર	પી ← આરઆર	કોઈ નહિ	1
દબાણ	Rr	સ્ટેક પર રજિસ્ટર દબાણ કરો	સ્ટેક ← આરઆર	કોઈ નહિ	2
પીઓપી	Rd	સ્ટેકમાંથી પ Popપ નોંધણી કરો	Rd ← સ્ટેક	કોઈ નહિ	2
એમસીયુ નિયંત્રણ સૂચનો
NOP		કોઈ ઓપરેશન નથી		કોઈ નહિ	1
ઊંઘ		ઊંઘ	(સ્લીપ ફંક્શન માટે ચોક્કસ ડેસ્કર જુઓ)	કોઈ નહિ	1
ડબલ્યુડીઆર		વ Watchચડોગ ફરીથી સેટ કરો	(WDR / ટાઈમર માટે ચોક્કસ ડેસ્કર જુઓ)	કોઈ નહિ	1
BREAK		બ્રેક

સ્પીડ (મેગાહર્ટઝ) (1)	પુરવઠો ભાગtage (V)	તાપમાન શ્રેણી	પેકેજ (2)	ઓર્ડરિંગ કોડ (3)
10	1.8 - 5.5	ઔદ્યોગિક (-40 ° સે થી + 85 ° સે) (4)	8P3	એટીની 45 વી -10 પીયુ
			8S2	ATtiny45V-10SU ATtiny45V-10SUR ATtiny45V-10SH ATtiny45V-10SHR
			8X	એટીની 45 વી -10 એક્સયુ એટીની 45-10 એક્સયુઆર
			20M1	એટીની 45 વી -10 એમયુ એટીની 45-10 એમયુઆર
20	2.7 - 5.5	ઔદ્યોગિક (-40 ° સે થી + 85 ° સે) (4)	8P3	ATtiny45-20PU
			8S2	એટીની 45-20 એસયુ એટીની 45-20 એસયુઆર એટીની 45-20 એસએચ એટીની 45-20 એસએસઆર
			8X	એટીની 45-20XXU એટીની 45-20XXUR
			20M1	એટીની 45-20 એમયુ એટીની 45- 20 એમઆર

નોંધો: 1. ઝડપ વિ. પુરવઠા વોલ્યુમ માટેtage, વિભાગ જુઓ 21.3 પૃષ્ઠ 163 પર “ગતિ”.

બધા પેકેજો પીબી-ફ્રી, હાયલાઇડ-ફ્રી અને સંપૂર્ણ લીલા છે અને તેઓ જોખમી પદાર્થોના પ્રતિબંધ (યુરોપિયન ડાયરેક્ટીવ) નું પાલન કરે છે.

કોડ સૂચકાંકો

એચ: NiPdAu લીડ સમાપ્ત

યુ: મેટ ટીન

આર: ટેપ અને રીલ

આ ઉપકરણોને વેફર સ્વરૂપમાં પણ પૂરા પાડી શકાય છે. વિગતવાર ઓર્ડર આપતી માહિતી અને ન્યૂનતમ જથ્થા માટે તમારી સ્થાનિક એટલ સેલ્સ officeફિસનો સંપર્ક કરો.

ત્રુટિસૂચી

એરાટા એટીની 25

આ વિભાગમાંના પુનરાવર્તન પત્ર એટીટીની 25 ઉપકરણના સંશોધનનો સંદર્ભ આપે છે.

રેવ ડી - એફ

કોઈ જાણીતું ત્રુટિસૂચી નથી.

રેવ બી - સી

EEPROM રીડ ઓછા સપ્લાય વોલ્યુમ પર નિષ્ફળ થઈ શકે છેtage / ઓછી ઘડિયાળની આવર્તન

ઓછી ઘડિયાળની આવર્તન અને/અથવા ઓછા સપ્લાય વોલ્યુમ પર EEPROM વાંચવાનો પ્રયાસ કરોtage અમાન્ય ડેટામાં પરિણમી શકે છે.

સમસ્યા ફિક્સ / વર્કરાઉન્ડ

જ્યારે ઘડિયાળની આવર્તન 1MHz અને સપ્લાય વોલ્યુમથી ઓછી હોય ત્યારે EEPROM નો ઉપયોગ કરશો નહીંtage 2V ની નીચે છે. જો ઓપરેટિંગ ફ્રીક્વન્સી 1MHz ઉપર વધારી શકાતી નથી તો સપ્લાય વોલ્યુમtage 2V કરતાં વધુ હોવી જોઈએ. તેવી જ રીતે, જો સપ્લાય વોલ્યુમtage 2V થી ઉપર વધારી શકાતી નથી તો ઓપરેટિંગ આવર્તન 1MHz કરતાં વધુ હોવી જોઈએ.

આ લક્ષણ તાપમાન આધારિત હોવું જાણીતું છે પરંતુ તે લાક્ષણિકતામાં આવ્યું નથી. ફક્ત ઓરડાના તાપમાને માટે માર્ગદર્શિકા આપવામાં આવે છે.

રેવ એ

એસ નથીampએલ.ઈ. ડી.

એરાટા એટીની 45

આ વિભાગમાંના પુનરાવર્તન પત્ર એટીટીની 45 ઉપકરણના સંશોધનનો સંદર્ભ આપે છે.

રેવ એફ - જી

કોઈ જાણીતું ત્રુટિસૂચી નથી

રેવ ડી - ઇ

EEPROM રીડ ઓછા સપ્લાય વોલ્યુમ પર નિષ્ફળ થઈ શકે છેtage / ઓછી ઘડિયાળની આવર્તન

સમસ્યા ફિક્સ / વર્કરાઉન્ડ

આ લક્ષણ તાપમાન આધારિત હોવું જાણીતું છે, પરંતુ તેનું લક્ષણ નથી. ફક્ત ઓરડાના તાપમાને માટે માર્ગદર્શિકા આપવામાં આવે છે.

રેવ બી - સી

પીએલએલ લોક નથી

એપ્લિકેશન કોડમાંથી વાંચેલ EEPROM લ Bક બિટ મોડ 3 માં કાર્ય કરતું નથી

EEPROM રીડ ઓછા સપ્લાય વોલ્યુમ પર નિષ્ફળ થઈ શકે છેtage / ઓછી ઘડિયાળની આવર્તન

OC1B- XOC1B પર ટાઈમર કાઉન્ટર 1 PWM આઉટપુટ જનરેશન યોગ્ય રીતે કાર્ય કરતું નથી

પીએલએલ લોક નથી

જ્યારે 6.0 મેગાહર્ટઝથી ઓછી આવૃત્તિઓ હોય ત્યારે, પીએલએલ લ notક નહીં કરે

પ્રોબ્લેમ ફિક્સ / વર્કરાઉન્ડ

પીએલએલનો ઉપયોગ કરતી વખતે, 6.0 મેગાહર્ટઝ અથવા તેથી વધુ પર ચલાવો.

એપ્લિકેશન કોડમાંથી વાંચેલ EEPROM લ Bક બિટ મોડ 3 માં કાર્ય કરતું નથી

જ્યારે મેમરી લ Bક બિટ્સ LB2 અને LB1 3 મોડમાં પ્રોગ્રામ કરે છે, ત્યારે EEPROM રીડ એપ્લિકેશન કોડથી કાર્ય કરતું નથી.

સમસ્યા સુધારવા / આસપાસ કામ

જ્યારે એપ્લિકેશન કોડને EEPROM માંથી વાંચવાની જરૂર હોય ત્યારે લockક બિટ પ્રોટેક્શન મોડ 3 સેટ કરશો નહીં.

EEPROM રીડ ઓછા સપ્લાય વોલ્યુમ પર નિષ્ફળ થઈ શકે છેtage / ઓછી ઘડિયાળની આવર્તન

સમસ્યા ફિક્સ / વર્કરાઉન્ડ

OC1B - XOC1B પર ટાઈમર કાઉન્ટર 1 PWM આઉટપુટ જનરેશન યોગ્ય રીતે કાર્ય કરતું નથી

ટાઈમર કાઉન્ટર 1 પીડબ્લ્યુએમ આઉટપુટ OC1B-XOC1B યોગ્ય રીતે કાર્ય કરતું નથી. ફક્ત ત્યારે જ જ્યારે નિયંત્રણ બિટ્સ, COM1B1 અને COM1B0 એ અનુક્રમે COM1A1 અને COM1A0 સમાન મોડમાં હોય, OC1B-XOC1B આઉટ-પુટ યોગ્ય રીતે કાર્ય કરે.

સમસ્યા સુધારવા / આસપાસ કામ

એકમાત્ર કાર્યક્ષેત્ર એ COM1A [1: 0] અને COM1B [1: 0] નિયંત્રણ બિટ્સ પર સમાન નિયંત્રણ સેટિંગનો ઉપયોગ કરવાનો છે, ડેટા શીટમાં કોષ્ટક 14- 4 જુઓ. ટિની 45 રેવ ડી માટે સમસ્યા ઠીક કરવામાં આવી છે.

રેવ એ

વીજ વપરાશ ખૂબ downંચો છે

ડિબગવાયર જ્યારે એકલા અંતરાયોમાં આવે ત્યારે સંદેશાવ્યવહાર ગુમાવે છે

પીએલએલ લોક નથી

એપ્લિકેશન કોડમાંથી વાંચેલ EEPROM લ Bક બિટ મોડ 3 માં કાર્ય કરતું નથી

EEPROM રીડ ઓછા સપ્લાય વોલ્યુમ પર નિષ્ફળ થઈ શકે છેtage / ઓછી ઘડિયાળની આવર્તન

વીજ વપરાશ ખૂબ downંચો છે

ત્રણ પરિસ્થિતિઓ વીજ વપરાશ ખૂબ powerંચી શક્તિ તરફ દોરી જશે. આ છે:

બાહ્ય ઘડિયાળ ફ્યુઝ દ્વારા પસંદ કરવામાં આવે છે, પરંતુ I / O PORT હજી પણ આઉટપુટ તરીકે સક્ષમ છે.

EEPROM પાવર ડાઉન દાખલ કરતા પહેલા વાંચવામાં આવે છે.

વીસીસી 4.5 વોલ્ટ અથવા તેથી વધુ છે.

અસ્વીકરણ: આ દસ્તાવેજમાંની માહિતી એટમેલ ઉત્પાદનોના સંબંધમાં પ્રદાન કરવામાં આવી છે. આ દસ્તાવેજ દ્વારા અથવા Atmel ઉત્પાદનોના વેચાણના સંબંધમાં કોઈપણ બૌદ્ધિક સંપદા અધિકારને એસ્ટોપલ દ્વારા અથવા અન્યથા કોઈ લાયસન્સ, સ્પષ્ટ અથવા ગર્ભિત આપવામાં આવતું નથી. ATMEL પર સ્થિત વેચાણના નિયમો અને શરતોમાં નિર્ધારિત કર્યા સિવાય WEBસાઇટ, ATMEL કોઈપણ જવાબદારી સ્વીકારતું નથી અને તેના ઉત્પાદનોને લગતી કોઈપણ સ્પષ્ટ, ગર્ભિત અથવા વૈધાનિક વોરંટીનો અસ્વીકાર કરે છે, જેમાં તે સહિત, પરંતુ આટલા સુધી મર્યાદિત નથી, PARTPORITS ની ગર્ભિત વોરંટી, એન. કોઈ પણ સંજોગોમાં ATMEL કોઈપણ પ્રત્યક્ષ, પરોક્ષ, પરિણામલક્ષી, શિક્ષાત્મક, વિશેષ અથવા આકસ્મિક નુકસાનો માટે જવાબદાર રહેશે નહીં (જેમાં, મર્યાદા વિના, નુકસાન અને નફા માટેના નુકસાનો, બિનઉપયોગી ઉપયોગની અધિકૃતતા, બિનઉપયોગી ઉપયોગ માટેના નુકસાનો સહિત) આ દસ્તાવેજ, ભલે એટીએમએલને આવા નુકસાનની સંભાવનાની સલાહ આપવામાં આવી હોય.

Atmel આ દસ્તાવેજની સામગ્રીની ચોકસાઈ અથવા સંપૂર્ણતાના સંદર્ભમાં કોઈ રજૂઆત અથવા વોરંટી આપતું નથી અને સૂચના વિના કોઈપણ સમયે વિશિષ્ટતાઓ અને ઉત્પાદનોના વર્ણનમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Atmel અહીં સમાવિષ્ટ માહિતીને અપડેટ કરવા માટે કોઈ પ્રતિબદ્ધતા આપતું નથી. જ્યાં સુધી વિશિષ્ટ રીતે અન્યથા પ્રદાન કરવામાં આવે ત્યાં સુધી, Atmel ઉત્પાદનો ઓટોમોટિવ એપ્લિકેશનો માટે યોગ્ય નથી અને તેનો ઉપયોગ કરવામાં આવશે નહીં. એટમેલ ઉત્પાદનો જીવનને ટેકો આપવા અથવા ટકાવી રાખવાના હેતુથી એપ્લિકેશન્સમાં ઘટકો તરીકે ઉપયોગ માટે હેતુપૂર્વક, અધિકૃત અથવા વોરંટેડ નથી.

સંદર્ભો

વપરાશકર્તા માર્ગદર્શિકા

Atmel 8-bit AVR માઇક્રોકન્ટ્રોલર 2/4/8K બાઇટ્સ ઇન-સિસ્ટમ પ્રોગ્રામેબલ ફ્લેશ સાથે

લક્ષણો

ઉપરview

ડેટા રીટેન્શન

પરિચય

સામાન્ય હેતુ રજીસ્ટર File

સ્ટેક પોઇંટર

સૂચના એક્ઝેક્યુશનનો સમય

ફરીથી સેટ કરો અને વિક્ષેપ હેન્ડલિંગ

વિક્ષેપ પ્રતિસાદ સમય

EEPROM ભ્રષ્ટાચાર અટકાવી રહ્યા છીએ

સિસ્ટમ ઘડિયાળ અને ઘડિયાળ વિકલ્પો

આંતરિક 128 કેએચઝેડ ઓસિલેટર

ડિફaultલ્ટ ક્લોક સ્રોત

વર્ણન રજીસ્ટર કરો

મર્યાદાઓ

વર્ણન રજીસ્ટર કરો

સિસ્ટમ નિયંત્રણ અને ફરીથી સેટ કરો

બ્રાઉન-આઉટ ડિટેક્શન

વિક્ષેપો

I/O પોર્ટ્સ

વૈકલ્પિક બંદર કાર્યો

ટાઈમર / કાઉન્ટર પ્રિસ્કેલર અને ક્લોક સ્ત્રોતો

કાઉન્ટર અને એકમોની તુલના કરો

કોડ સૂચકાંકો

સમસ્યા ફિક્સ / વર્કરાઉન્ડ

સંદર્ભો

એક ટિપ્પણી મૂકો

જવાબ રદ કરો