intel AN 496 Utilizzo dell'oscillatore interno IP Core
Utilizzo dell'oscillatore interno IP Core
I dispositivi Intel® supportati offrono un'esclusiva funzione di oscillatore interno. Come mostrato nel disegno esampCome descritto in questa nota applicativa, gli oscillatori interni rappresentano una scelta eccellente per implementare progetti che richiedono clocking, risparmiando così spazio su scheda e costi associati ai circuiti di clocking esterni.
Informazioni correlate
- Design esample per MAX® II
- Fornisce il design MAX® II files per questa nota applicativa (AN 496).
- Design esample per MAX® V
- Fornisce il design MAX® V files per questa nota applicativa (AN 496).
- Design esampfile per Intel MAX® 10
- Fornisce il design Intel MAX® 10 files per questa nota applicativa (AN 496).
Oscillatori interni
La maggior parte dei progetti richiede un orologio per il normale funzionamento. È possibile utilizzare il core IP dell'oscillatore interno per la sorgente di clock nella progettazione dell'utente o per scopi di debug. Con un oscillatore interno, i dispositivi Intel supportati non richiedono circuiti di clock esterni. Per esample, è possibile utilizzare l'oscillatore interno per soddisfare i requisiti di clock di un controller LCD, controller del bus di gestione del sistema (SMBus) o qualsiasi altro protocollo di interfaccia o per implementare un modulatore di larghezza di impulso. Questo aiuta a ridurre al minimo il numero di componenti, lo spazio su scheda e riduce il costo totale del sistema. È possibile istanziare l'oscillatore interno senza istanziare la memoria flash (UFM) dell'utente utilizzando il core IP dell'oscillatore dei dispositivi Intel supportati nel software Intel Quartus® Prime per i dispositivi MAX® II e MAX V. Per i dispositivi Intel MAX 10, gli oscillatori sono separati dall'UFM. La frequenza di uscita dell'oscillatore, osc, è un quarto della frequenza indivisa dell'oscillatore interno.
Intervallo di frequenza per i dispositivi Intel supportati
| Dispositivi | Clock di uscita dall'oscillatore interno (1) (MHz) |
| MASSIMO II | 3.3 – 5.5 |
| MASSIMO V | 3.9 – 5.3 |
| Intel MAX10 | 55 – 116 (2), 35 – 77 (3) |
- La porta di uscita per il core IP dell'oscillatore interno è osc nei dispositivi MAX II e MAX V e clkout in tutti gli altri dispositivi supportati.
| Dispositivi | Clock di uscita dall'oscillatore interno (1) (MHz) |
| Ciclone® III (4) | 80 (max) |
| Ciclone IV | 80 (max) |
| Ciclone V | 100 (max) |
| Intel Ciclone 10 GX | 100 (max) |
| Intel Cyclone 10 LP | 80 (max) |
| Arria® II GX | 100 (max) |
| Arria V | 100 (max) |
| Intel Aria 10 | 100 (max) |
| Stratix® V | 100 (max) |
| Intel Stratix 10 | 170 – 230 |
- La porta di uscita per il core IP dell'oscillatore interno è osc nei dispositivi MAX II e MAX V e clkout in tutti gli altri dispositivi supportati.
- Per 10M02, 10M04, 10M08, 10M16 e 10M25.
- Per 10M40 e 10M50.
- Supportato nel software Intel Quartus Prime versione 13.1 e precedenti.
Oscillatore interno come parte dell'UFM per i dispositivi MAX II e MAX V
L'oscillatore interno fa parte del blocco Program Erase Control, che controlla la programmazione e la cancellazione dell'UFM. Il registro dei dati contiene i dati da inviare o recuperare dall'UFM. Il registro degli indirizzi contiene l'indirizzo da cui vengono recuperati i dati o l'indirizzo in cui vengono scritti i dati. L'oscillatore interno per il blocco UFM è abilitato quando vengono eseguite le operazioni ERASE, PROGRAM e READ.
Pin Descrizione per l'oscillatore interno IP Core
| Segnale | Descrizione |
| oscena | Utilizzare per abilitare l'oscillatore interno. Ingresso alto per abilitare l'oscillatore. |
| osc/chiusura (5) | Uscita dell'oscillatore interno. |
Utilizzo dell'oscillatore interno nei dispositivi MAX II e MAX V
L'oscillatore interno ha un solo ingresso, oscena, e un'unica uscita, osc. Per attivare l'oscillatore interno, utilizzare oscena. All'attivazione viene messo a disposizione in uscita un clock con la frequenza. Se oscena è abbassato, l'uscita dell'oscillatore interno è un alto costante.
Per creare un'istanza dell'oscillatore interno, attenersi alla seguente procedura
- Nel menu Strumenti del software Intel Quartus Prime, fare clic su Catalogo IP.
- Nella categoria Libreria, espandere Funzioni di base e I/O.
- Selezionare l'oscillatore MAX II/MAX V e, dopo aver fatto clic su Aggiungi, viene visualizzato l'editor dei parametri IP. È ora possibile selezionare la frequenza di uscita dell'oscillatore.
- Nelle librerie di simulazione, il file model fileVengono elencati i messaggi che devono essere inclusi. Fare clic su Avanti.
- Selezionare il fileè da creare. Fare clic su Fine. Il selezionato files vengono creati e sono accessibili dall'output file cartella. Dopo che il codice di istanza è stato aggiunto al file file, l'ingresso oscena deve essere realizzato come filo e assegnato come valore logico “1” per abilitare l'oscillatore.
Utilizzo dell'oscillatore interno in tutti i dispositivi supportati (tranne i dispositivi MAX II e MAX V)
L'oscillatore interno ha un solo ingresso, oscena, e un'unica uscita, osc. Per attivare l'oscillatore interno, utilizzare oscena. All'attivazione viene messo a disposizione in uscita un clock con la frequenza. Se oscena è abbassato, l'uscita dell'oscillatore interno è un basso costante.
Per creare un'istanza dell'oscillatore interno, attenersi alla seguente procedura
- Nel menu Strumenti del software Intel Quartus Prime, fare clic su Catalogo IP.
- Nella categoria Libreria, espandere le funzioni di base e la programmazione della configurazione.
- Selezionare Internal Oscillator (o Intel FPGA S10 Configuration Clock per i dispositivi Intel Stratix 10) e dopo aver fatto clic su Aggiungi, viene visualizzato l'IP Parameter Editor.
- Nella finestra di dialogo Nuova istanza IP:
- Imposta il nome di primo livello del tuo IP.
- Seleziona la famiglia di dispositivi.
- Seleziona il dispositivo.
- Fare clic su OK.
- Per generare l'HDL, fai clic su Genera HDL.
- Fai clic su Genera.
Il selezionato files vengono creati e sono accessibili dall'output file cartella come specificato nel percorso della directory di output. Dopo che il codice di istanza è stato aggiunto al file file, l'ingresso oscena deve essere realizzato come filo e assegnato come valore logico “1” per abilitare l'oscillatore.
Implementazione
Puoi implementare questi design esample con i dispositivi MAX II, MAX V e Intel MAX 10, tutti dotati della funzione oscillatore interno. L'implementazione prevede la dimostrazione della funzione dell'oscillatore interno assegnando l'uscita dell'oscillatore a un contatore e guidando i pin GPIO (General Purpose I/O) sui dispositivi MAX II, MAX V e Intel MAX 10.
Design esample 1: Targeting di una scheda demo MDN-82 (dispositivi MAX II)
Design esample 1 è fatto per pilotare i LED per creare un effetto di scorrimento, dimostrando così l'oscillatore interno utilizzando la scheda demo MDN-82.
EPM240G Assegnazioni pin per design esample 1 Utilizzo della scheda demo MDN-82
| EPM240G Assegnazioni dei pin | |||
| Segnale | Spillo | Segnale | Spillo |
| d2 | Perno 69 | d3 | Perno 40 |
| d5 | Perno 71 | d6 | Perno 75 |
| d8 | Perno 73 | d10 | Perno 73 |
| d11 | Perno 75 | d12 | Perno 71 |
| d4_1 | Perno 85 | d4_2 | Perno 69 |
| d7_1 | Perno 87 | d7_2 | Perno 88 |
| d9_1 | Perno 89 | d9_2 | Perno 90 |
| sw9 | Perno 82 | — | — |
Assegna i pin inutilizzati Come input tri-dichiarato nel software Intel Quartus Prime.
Per dimostrare questo design sulla scheda demo MDN-B2, attenersi alla seguente procedura
- Accendere la scheda demo (utilizzando l'interruttore a scorrimento SW1).
- Scarica il progetto sul MAX II CPLD attraverso il JTAG header JP5 sulla scheda demo e un cavo di programmazione convenzionale (cavo per porta parallela Intel FPGA o cavo di download Intel FPGA). Tenere premuto SW4 sulla scheda demo prima e durante l'avvio del processo di programmazione. Al termine, spegnere l'alimentazione e rimuovere il connettore JTAG connettore.
- Osservare la sequenza di LED a scorrimento sui LED rossi e sui LED bicolore. Premendo SW9 sulla scheda demo si disattiva l'oscillatore interno e i LED di scorrimento si bloccano nelle loro posizioni correnti.
Design esample 2: Mirare a un kit di sviluppo del dispositivo MAX V
Nel design esample 2, la frequenza di uscita dell'oscillatore viene divisa per 221 prima di sincronizzare un contatore a 2 bit. L'uscita di questo contatore a 2 bit viene utilizzata per pilotare i LED, dimostrando così l'oscillatore interno sul kit di sviluppo del dispositivo MAX V.
5M570Z Assegnazioni pin per design esample 2 Utilizzo del kit di sviluppo del dispositivo MAX V
| Assegnazioni pin 5M570Z | |||
| Segnale | Spillo | Segnale | Spillo |
| pb0 | M9 | LED[0] | P4 |
| oscillazione | M4 | LED[1] | R1 |
| clic | P2 | — | — |
Per dimostrare questo progetto sul kit di sviluppo MAX V, attenersi alla seguente procedura
- Collegare il cavo USB al connettore USB per accendere il dispositivo.
- Scarica il progetto sul dispositivo MAX V tramite il cavo di download Intel FPGA integrato.
- Osservare i LED lampeggianti (LED[0] e LED[1]). Premendo pb0 sulla scheda demo si disabilita l'oscillatore interno e i LED lampeggianti si bloccheranno allo stato attuale.
Cronologia delle revisioni del documento per AN 496: utilizzo dell'oscillatore interno IP Core
| Data | Versione | Cambiamenti |
| Novembre 2017 | 2017.11.06 |
|
| Novembre 2014 | 2014.11.04 | Aggiornata la frequenza per l'oscillatore interno indiviso e il clock di uscita dai valori di frequenza dell'oscillatore interno per MAX 10 dispositivi nella tabella Intervallo di frequenza per dispositivi Altera supportati. |
| Settembre 2014 | 2014.09.22 | Aggiunti MAX 10 dispositivi. |
| Gennaio 2011 | 2.0 | Aggiornato per includere i dispositivi MAX V. |
| Dicembre 2007 | 1.0 | Versione iniziale. |
ID: 683653
Versione: 2017.11.06
Documenti / Risorse
 |
intel AN 496 Utilizzo dell'oscillatore interno IP Core [pdf] Istruzioni AN 496 Utilizzo dell'oscillatore interno IP Core, AN 496, Utilizzo dell'oscillatore interno IP Core, Oscillatore interno IP Core, Oscillatore IP Core, IP Core, Core |
