intel AN 496 Uża l-Oxxillatur Intern IP Core
Bl-użu tal-Core IP tal-Oxxillatur Intern
L-apparati Intel® appoġġjati joffru karatteristika unika ta 'oxxillatur intern. Kif muri fid-disinn examples deskritti f'din in-nota ta 'applikazzjoni, oxxillaturi interni jagħmlu għażla eċċellenti biex jimplimentaw disinji li jeħtieġu clocking, u b'hekk jiffrankaw l-ispazju abbord u l-ispejjeż assoċjati ma' ċirkwiti ta 'clocking esterni.
Informazzjoni Relatata
- Disinn Eżample għal MAX® II
- Jipprovdi d-disinn MAX® II files għal din in-nota ta' applikazzjoni (AN 496).
- Disinn Eżample għal MAX® V
- Jipprovdi d-disinn MAX® V files għal din in-nota ta' applikazzjoni (AN 496).
- Disinn Eżample għal Intel MAX® 10
- Jipprovdi d-disinn Intel MAX® 10 files għal din in-nota ta' applikazzjoni (AN 496).
Oxxillaturi Interni
Ħafna disinji jeħtieġu arloġġ għal tħaddim normali. Tista 'tuża l-qalba tal-IP tal-oxxillatur intern għas-sors tal-arloġġ fid-disinn tal-utent jew skopijiet ta' debug. B'oxxillatur intern, l-apparati Intel appoġġjati ma jeħtiġux ċirkwiti esterni ta 'clocking. Per example, tista 'tuża l-oxxillatur intern biex tissodisfa r-rekwiżit ta' clocking ta 'kontrollur LCD, kontrollur tal-bus ta' ġestjoni tas-sistema (SMBus), jew kwalunkwe protokoll ieħor ta 'interfacing, jew biex timplimenta modulatur tal-wisa' tal-polz. Dan jgħin biex jimminimizza l-għadd tal-komponenti, l-ispazju tal-bord, u jnaqqas l-ispiża totali tas-sistema. Tista' tistjanzja l-oxxillatur intern mingħajr ma tagħti istanzija lill-memorja flash tal-utent (UFM) billi tuża l-qalba tal-IP tal-oxxillatur tal-apparati Intel appoġġjati fis-softwer Intel Quartus® Prime għal apparati MAX® II u MAX V. Għal apparati Intel MAX 10, l-oxxillaturi huma separati mill-UFM. Il-frekwenza tal-ħruġ tal-oxxillatur, osc, hija kwart tal-frekwenza indiviża tal-oxxillatur intern.
Firxa ta 'Frekwenzi għal Apparat Intel Appoġġjati
| Apparati | Arloġġ tal-ħruġ mill-Oxxillatur Intern (1) (MHz) |
| MAX II | 3.3 – 5.5 |
| MAX V | 3.9 – 5.3 |
| Intel MAX 10 | 55 – 116 (2), 35 – 77 (3) |
- Il-port tal-ħruġ għall-qalba tal-IP tal-oxxillatur intern huwa osc f'apparati MAX II u MAX V, u clkout fil-mezzi l-oħra kollha appoġġjati.
| Apparati | Arloġġ tal-ħruġ mill-Oxxillatur Intern (1) (MHz) |
| Cyclone® III (4) | 80 (massimu) |
| Iċ-ċiklun IV | 80 (massimu) |
| Iċ-ċiklun V | 100 (massimu) |
| Ċiklun Intel 10 GX | 100 (massimu) |
| Intel Cyclone 10 LP | 80 (massimu) |
| Arria® II GX | 100 (massimu) |
| Arria V | 100 (massimu) |
| Intel Arria 10 | 100 (massimu) |
| Stratix® V | 100 (massimu) |
| Intel Stratix 10 | 170 – 230 |
- Il-port tal-ħruġ għall-qalba tal-IP tal-oxxillatur intern huwa osc f'apparati MAX II u MAX V, u clkout fil-mezzi l-oħra kollha appoġġjati.
- Għal 10M02, 10M04, 10M08, 10M16, u 10M25.
- Għal 10M40 u 10M50.
- Appoġġjat fil-verżjoni tas-softwer Intel Quartus Prime 13.1 u preċedenti.
Oxxillatur Intern bħala Parti mill-UFM għal Apparat MAX II u MAX V
L-oxxillatur intern huwa parti mill-blokk tal-Kontroll tat-Tħassir tal-Programm, li jikkontrolla l-ipprogrammar u t-tħassir tal-UFM. Ir-reġistru tad-dejta jżomm id-dejta li trid tintbagħat jew tinġabar mill-UFM. Ir-reġistru tal-indirizzi jżomm l-indirizz li minnu tiġi rkuprata d-dejta jew l-indirizz li fih tinkiteb id-dejta. L-oxxillatur intern għall-blokka UFM huwa attivat meta l-operazzjoni ERASE, PROGRAM, u READ tiġi eżegwita.
Deskrizzjoni tal-pin għall-qalba tal-IP tal-Oxxillatur Intern
| Sinjal | Deskrizzjoni |
| oscena | Uża biex tippermetti l-oxxillatur intern. Input għoli biex jippermetti l-oxxillatur. |
| osc/clkout (5) | Output ta 'l-oxxillatur intern. |
L-użu tal-Oxxillatur Intern f'Apparat MAX II u MAX V
L-oxxillatur intern għandu input wieħed, oscena, u output wieħed, osc. Biex tattiva l-oxxillatur intern, uża oscena. Meta jiġi attivat, arloġġ bil-frekwenza jsir disponibbli fil-ħruġ. Jekk oscena hija misjuqa baxxa, l-output ta 'l-oxxillatur intern huwa għoli kostanti.
Biex tistjanzja l-oxxillatur intern, segwi dawn il-passi
- Fuq il-menu Għodda tas-softwer Intel Quartus Prime, ikklikkja IP Catalog.
- Taħt il-kategorija Librerija, jespandi l-Funzjonijiet Bażiċi u l-I/O.
- Agħżel oxxillatur MAX II/MAX V u wara li tikklikkja Żid, jidher l-Editur tal-Parametru IP. Issa tista 'tagħżel il-frekwenza tal-ħruġ tal-oxxillatur.
- Fil-Libreriji ta 'Simulazzjoni, il-mudell files li għandhom jiġu inklużi huma elenkati. Ikklikkja Li jmiss.
- Agħżel il- files li jinħolqu. Ikklikkja Finish. Il magħżula files huma maħluqa u jistgħu jiġu aċċessati mill-output file folder. Wara li l-kodiċi ta 'instanzjazzjoni jiġi miżjud mal- file, l-input oscena għandu jsir bħala wajer u assenjat bħala valur loġiku ta '"1" biex jippermetti l-oxxillatur.
L-użu tal-Oxxillatur Intern fl-Apparat Appoġġjat Kollha (ħlief l-apparati MAX II u MAX V)
L-oxxillatur intern għandu input wieħed, oscena, u output wieħed, osc. Biex tattiva l-oxxillatur intern, uża oscena. Meta jiġi attivat, arloġġ bil-frekwenza jsir disponibbli fil-ħruġ. Jekk oscena hija misjuqa baxxa, l-output ta 'l-oxxillatur intern huwa baxx kostanti.
Biex tistjanzja l-oxxillatur intern, segwi dawn il-passi
- Fuq il-menu Għodda tas-softwer Intel Quartus Prime, ikklikkja IP Catalog.
- Taħt il-kategorija Librerija, jespandi l-Funzjonijiet Bażiċi u l-Ipprogrammar tal-Konfigurazzjoni.
- Agħżel Oxxillatur Intern (jew Intel FPGA S10 Configuration Clock għal apparati Intel Stratix 10) u wara li tikklikkja Żid, jidher l-Editur tal-Parametru IP.
- Fil-kaxxa ta' dialog Istanza IP Ġdida:
- Issettja l-isem tal-ogħla livell tal-IP tiegħek.
- Agħżel il-familja tal-Apparat.
- Agħżel l-Apparat.
- Ikklikkja OK.
- Biex tiġġenera l-HDL, ikklikkja Iġġenera HDL.
- Ikklikkja Iġġenera.
Il magħżula files huma maħluqa u jistgħu jiġu aċċessati mill-output file folder kif speċifikat fil-mogħdija tad-direttorju tal-output. Wara li l-kodiċi ta 'instanzjazzjoni jiġi miżjud mal- file, l-input oscena għandu jsir bħala wajer u assenjat bħala valur loġiku ta '"1" biex jippermetti l-oxxillatur.
Implimentazzjoni
Tista 'timplimenta dawn id-disinn examples b'apparat MAX II, MAX V, u Intel MAX 10, li kollha għandhom il-karatteristika ta 'oxxillatur intern. L-implimentazzjoni tinvolvi d-dimostrazzjoni tal-funzjoni tal-oxxillatur intern billi tiġi assenjata l-output tal-oxxillatur lil counter u ssuq il-pinnijiet tal-I/O għal skopijiet ġenerali (GPIO) fuq apparati MAX II, MAX V, u Intel MAX 10.
Disinn Eżample 1: Timmira ta' Bord Demo MDN-82 (Tagħmir MAX II)
Disinn Eżample 1 hija magħmula biex issuq l-LEDs biex toħloq effett ta 'scrolling, u b'hekk juri l-oxxillatur intern bl-użu tal-bord demo MDN-82.
EPM240G Assenjamenti tal-Pin għad-Disinn Eżample 1 L-użu tal-Bord Demo MDN-82
| Assenji tal-Pin EPM240G | |||
| Sinjal | Pin | Sinjal | Pin |
| d2 | 69. Pin | d3 | 40. Pin |
| d5 | 71. Pin | d6 | 75. Pin |
| d8 | 73. Pin | d10 | 73. Pin |
| d11 | 75. Pin | d12 | 71. Pin |
| d4_1 | 85. Pin | d4_2 | 69. Pin |
| d7_1 | 87. Pin | d7_2 | 88. Pin |
| d9_1 | 89. Pin | d9_2 | 90. Pin |
| sw9 | 82. Pin | — | — |
Assenja l-brilli mhux użati Kif iddikjarat tri-input fis-softwer Intel Quartus Prime.
Biex turi dan id-disinn fuq il-bord demo MDN-B2, segwi dawn il-passi
- Ixgħel il-qawwa għall-bord tad-demo (bl-użu ta 'swiċċ slide SW1).
- Niżżel id-disinn fuq il-MAX II CPLD permezz tal-JTAG header JP5 fuq il-bord demo u kejbil ta 'programmazzjoni konvenzjonali (Intel FPGA Parallel Port Cable jew Intel FPGA Download Cable). Żomm SW4 fuq il-bord demo ippressat qabel u matul il-bidu tal-proċess ta 'programmazzjoni. Wara li titlesta, itfi l-enerġija u neħħi l-JTAG konnettur.
- Osserva s-sekwenza tal-LED li tiskrollja fuq l-LEDs ħomor u l-LEDs b'żewġ kuluri. Meta tagħfas SW9 fuq il-bord demo tiddiżattiva l-oxxillatur intern u l-LEDs li scrolling se jiffriżaw fil-pożizzjonijiet attwali tagħhom.
Disinn Eżample 2: Timmira ta' Kit ta' Żvilupp ta' Apparat MAX V
Fid-Disinn Example 2, il-frekwenza tal-ħruġ ta 'l-oxxillatur hija diviża b'221 qabel ma tiċċekkja kontro ta' 2-bit. L-output ta 'dan il-counter ta' 2 bits jintuża biex isuq l-LEDs, u b'hekk juri l-oxxillatur intern fuq il-kit ta 'żvilupp tal-apparat MAX V.
5M570Z Assenjamenti tal-Pin għad-Disinn Eżample 2 L-użu tal-Kit għall-Iżvilupp tal-Apparat MAX V
| 5M570Z Assenjamenti tal-Pin | |||
| Sinjal | Pin | Sinjal | Pin |
| pb0 | M9 | LED[0] | P4 |
| osc | M4 | LED[1] | R1 |
| clk | P2 | — | — |
Biex turi dan id-disinn fuq il-kit ta 'żvilupp MAX V, segwi dawn il-passi
- Ipplaggja l-kejbil USB fil-Konnettur USB biex tħaddem l-apparat.
- Niżżel id-disinn fuq l-apparat MAX V permezz tal-Intel FPGA Download Cable integrat.
- Osserva l-LEDs li jteptep (LED[0] u LED[1]). Meta tagħfas pb0 fuq il-bord demo tiddiżattiva l-oxxillatur intern u l-LEDs li jteptep jiffriżaw fl-istat attwali tagħhom.
Storja ta 'Reviżjoni tad-Dokument għal AN 496: L-użu tal-Core IP tal-Oxxillatur Intern
| Data | Verżjoni | Bidliet |
| Novembru 2017 | 2017.11.06 |
|
| Novembru 2014 | 2014.11.04 | Aġġorna l-frekwenza għall-oxxillatur intern indiviż u l-arloġġ tal-ħruġ mill-valuri tal-frekwenza tal-oxxillatur intern għal apparati MAX 10 fit-tabella tal-Medda ta 'Frekwenzi għal Apparat Altera Appoġġjat. |
| Settembru 2014 | 2014.09.22 | Miżjud MAX 10 apparati. |
| Jannar 2011 | 2.0 | Aġġornat biex jinkludi tagħmir MAX V. |
| Diċembru 2007 | 1.0 | Rilaxx inizjali. |
ID: 683653
Verżjoni: 2017.11.06
Dokumenti / Riżorsi
 |
intel AN 496 Uża l-Oxxillatur Intern IP Core [pdf] Istruzzjonijiet AN 496 Bl-użu tal-Oxxillatur Intern IP Core, AN 496, L-użu tal-Oxxillatur Intern IP Core, Intern Oxxillatur IP Core, Oxxillatur IP Core, IP Core, Core |
