Intel ALTERA_CORDIC IP Core
ALTERA_CORDIC IP Core Guida per l'utente
- Usa il core IP ALTERA_CORDIC per implementare una serie di funzioni a virgola fissa con l'algoritmo CORDIC.
- Funzionalità principali di ALTERA_CORDIC IP a pagina 3
- Supporto della famiglia di dispositivi DSP IP Core a pagina 3
- ALTERA_CORDIC IP Core Descrizione funzionale a pagina 4
- Parametri principali dell'IP ALTERA_CORDIC a pagina 7
- Segnali principali IP ALTERA_CORDIC a pagina 9
Caratteristiche principali dell'IP ALTERA_CORDIC
- Supporta implementazioni a virgola fissa.
- Supporta i core IP guidati sia dalla latenza che dalla frequenza.
- Supporta la generazione di codice sia VHDL che Verilog HDL.
- Produce implementazioni completamente srotolate.
- Produce risultati arrotondati fedelmente a uno dei due numeri rappresentabili più vicini nell'output.
Supporto della famiglia di dispositivi DSP IP Core
Intel offre i seguenti livelli di supporto del dispositivo per i core IP FPGA Intel:
- Supporto avanzato: il core IP è disponibile per la simulazione e la compilazione per questa famiglia di dispositivi. Programmazione FPGA file Il supporto (.pof) non è disponibile per il software Quartus Prime Pro Stratix 10 Edition Beta e pertanto non è possibile garantire la chiusura temporale IP. I modelli di temporizzazione includono stime ingegneristiche iniziali dei ritardi sulla base delle prime informazioni post-layout. I modelli di temporizzazione sono soggetti a modifiche poiché i test del silicio migliorano la correlazione tra il silicio effettivo e i modelli di temporizzazione. È possibile utilizzare questo core IP per studi sull'architettura del sistema e sull'utilizzo delle risorse, simulazione, piedinatura, valutazioni della latenza del sistema, valutazioni temporali di base (budgeting della pipeline) e strategia di trasferimento I/O (larghezza del percorso dei dati, profondità del burst, compromessi con gli standard I/O ).
- Supporto preliminare: Intel verifica il core IP con modelli di temporizzazione preliminari per questa famiglia di dispositivi. Il core IP soddisfa tutti i requisiti funzionali, ma potrebbe essere ancora in fase di analisi dei tempi per la famiglia di dispositivi. Puoi usarlo nei progetti di produzione con cautela.
- Supporto finale: verifica il core IP con i modelli di temporizzazione finali per questa famiglia di dispositivi. Il core IP soddisfa tutti i requisiti funzionali e temporali per la famiglia di dispositivi. Puoi usarlo nei progetti di produzione.
Intel Corporation. Tutti i diritti riservati. Intel, il logo Intel e altri marchi Intel sono marchi di Intel Corporation o delle sue consociate. Intel garantisce le prestazioni dei suoi prodotti FPGA e semiconduttori in base alle specifiche attuali in conformità con la garanzia standard di Intel, ma si riserva il diritto di apportare modifiche a qualsiasi prodotto e servizio in qualsiasi momento senza preavviso. Intel non si assume alcuna responsabilità derivante dall'applicazione o dall'uso di qualsiasi informazione, prodotto o servizio qui descritto, salvo quanto espressamente concordato per iscritto da Intel. Si consiglia ai clienti Intel di ottenere la versione più recente delle specifiche del dispositivo prima di fare affidamento su qualsiasi informazione pubblicata e prima di effettuare ordini per prodotti o servizi. *Altri nomi e marchi possono essere rivendicati come proprietà di altri.
Supporto della famiglia di dispositivi DSP IP Core
| Famiglia di dispositivi | Supporto |
| Arria® II GX | Finale |
| Arria II GZ | Finale |
| Arria V | Finale |
| Intel® Aria 10 | Finale |
| Ciclone® IV | Finale |
| Ciclone V | Finale |
| FPGA Intel MAX® 10 | Finale |
| Stratix® IVGT | Finale |
| Stratix IVGX/E | Finale |
| Stratice V | Finale |
| Intel Stratix 10 | Anticipo |
| Altre famiglie di dispositivi | Nessun supporto |
Descrizione funzionale principale IP ALTERA_CORDIC
- Funzione SinCos a pagina 4
- Funzione Atan2 a pagina 5
- Funzione di traduzione vettoriale a pagina 5
- Funzione di rotazione del vettore a pagina 6
Funzione SinCos
Calcola il seno e il coseno dell'angolo a.
Funzione SinCos
ALTERA_CORDIC IP Core Guida per l'utente 683808 | 2017.05.08
La funzione supporta due configurazioni, a seconda dell'attributo sign di a:
- Se a è con segno, l'intervallo di input consentito è [-π,+π] e l'intervallo di output per seno e coseno è ∈[−1,1].
- Se a è senza segno, il core IP limita l'input a [0,+π/2] e restringe l'intervallo di output a [0,1].
Funzione Atan2
Calcola la funzione atan2(y, x) dagli input y e x.
Funzione Atan2
- Se x e y sono firmati, il core IP determina l'intervallo di input dai formati a virgola fissa.
- L'intervallo di uscita è [-π,+π].
Funzione di traduzione vettoriale
La funzione vector translate è un'estensione della funzione atan2. Emette la grandezza del vettore di input e l'angolo a=atan2(y,x).
Funzione di traduzione vettoriale
La funzione accetta gli input x e y e restituisce a=atan2(y, x) e M = K( x2+y2)0.5. M è la grandezza del vettore di input v=(x,y)T, scalato da una costante specifica CORDIC che converge a 1.646760258121, che è trascendentale, quindi non ha un valore fisso. Le funzioni supportano due configurazioni, a seconda dell'attributo sign di x e y:
- Se gli input sono firmati, i formati forniscono l'intervallo di input consentito. In questa configurazione l'intervallo di uscita per a è∈[−π,+π]. L'intervallo di output per M dipende dall'intervallo di input di x e y, secondo la formula della magnitudine.
- Se gli input sono senza segno, il core IP restringe il valore di output per a [0,+π/2]. Il valore della magnitudine dipende ancora dalla formula.
Funzione di rotazione del vettore
La funzione di rotazione del vettore prende un vettore v= (x,y)T dato dalle due coordinate x e y e un angolo a. La funzione produce una rotazione per similarità del vettore v dell'angolo a per produrre il vettore v0=(x0,y0)T.
Funzione di rotazione del vettore
La rotazione è una rotazione di somiglianza perché la grandezza del vettore prodotto v0 è aumentata dalla costante specifica CORDIC K(˜1.646760258121). Le equazioni delle coordinate per il vettore v0 sono:
- x0 = K(xcos(a)−ysin(a))
- y0 = K(xsen(a)+ ycos(a))
Se imposti l'attributo sign su true per gli input x,y per la funzione, il core IP restringe il loro intervallo a [−1,1]. Fornisci il numero di bit frazionari. L'angolo di input a è consentito nell'intervallo [−π,+π] e ha lo stesso numero di bit frazionari degli altri input. Fornisci i bit frazionari di output e la larghezza totale dell'output è w=wF+3, con segno. Per input senza segno x,y, il core IP restringe l'intervallo a [0,1], l'angolo a a [0,π].
ALTERA_CORDIC Parametri principali dell'IP
Parametri SinCos
| Parametro | Valori | Descrizione |
| Immettere le larghezze dei dati | ||
| Frazione F | Da 1 a 64 | Numero di bit di frazione. |
| Larghezza w | Derivato | Larghezza dei dati a virgola fissa. |
| Cartello | firmato o non firmato | Il segno dei dati in virgola fissa. |
| Larghezza dei dati di output | ||
| Frazione | 1 a 64, dove
FFUORI ≤ FIN |
Numero di bit di frazione. |
| Larghezza | Derivato | Larghezza dei dati a virgola fissa. |
| Cartello | Derivato | Il segno dei dati in virgola fissa. |
| Genera porta di abilitazione | Acceso o spento | Accendere per abilitare il segnale. |
Parametri Atan2
| Parametro | Valori | Descrizione |
| Immettere le larghezze dei dati | ||
| Frazione | Da 1 a 64 | Numero di bit di frazione. |
| Larghezza | Da 3 a 64 | Larghezza dei dati a virgola fissa. |
| Cartello | firmato o non firmato | Il segno dei dati in virgola fissa. |
| Larghezza dei dati di output | ||
| Frazione | Numero di bit di frazione. | |
| Larghezza | Derivato | Larghezza dei dati a virgola fissa. |
| Cartello | Derivato | Il segno dei dati in virgola fissa. |
| Genera porta di abilitazione | Acceso o spento | Accendere per abilitare il segnale. |
| Ottimizzazione delle dimensioni LUT | Attiva per spostare alcune delle tipiche operazioni CORDIC in tabelle di ricerca per ridurre i costi di implementazione. | |
| Specifica manualmente la dimensione LUT | Attivare per inserire la dimensione LUT. Valori più grandi (9-11) abilitano la mappatura di alcuni calcoli a blocchi di memoria Solo quando Ottimizzazione delle dimensioni LUT è acceso.. | |
Parametri di traduzione vettoriale
| Parametro | Valori | Descrizione |
| Immettere le larghezze dei dati | ||
| Frazione | Da 1 a 64 | Numero di bit di frazione. |
| Larghezza | Firmato: 4 a
64; non firmato: F a 65 |
Larghezza dei dati a virgola fissa. |
| continua… | ||
| Parametro | Valori | Descrizione |
| Cartello | firmato o non firmato | Il segno dei dati in virgola fissa |
| Larghezza dei dati di output | ||
| Frazione | Da 1 a 64 | Numero di bit di frazione. |
| Larghezza | Derivato | Larghezza dei dati a virgola fissa. |
| Sgr | Derivato | Il segno dei dati in virgola fissa |
| Genera porta di abilitazione | Acceso o spento | Accendere per abilitare il segnale. |
| Compensazione del fattore di scala | Acceso o spento | Per la conversione del vettore, una costante specifica CORDIC che converge a 1.6467602... ridimensiona la grandezza del vettore (x2+y2)0.5 in modo che il valore della grandezza, M, è M = K(x2+y2)0.5.
Il formato dell'output dipende dal formato di input. Il valore di output più grande si verifica quando entrambi gli input sono uguali al valore di input massimo rappresentabile, j. In questo contesto: M = K(j2+j2)0.5 = K(2j2)0.5 = K20.5(j2)0.5 =K 20.5j ~2.32j Pertanto, rimangono due bit in più dell'MSB di j sono tenuti a garantire M è rappresentabile. Se è selezionata la compensazione del fattore di scala, M diventa: M = j0.5 ~ 1.41j Un bit in più è sufficiente per rappresentare l'intervallo di M. La compensazione del fattore di scala influisce sulla larghezza totale dell'output. |
Parametri di rotazione del vettore
| Parametro | Valori | Descrizione |
| Immettere le larghezze dei dati | ||
| Ingressi X,Y | ||
| Frazione | Da 1 a 64 | Numero di bit di frazione. |
| Larghezza | Derivato | Larghezza dei dati a virgola fissa. |
| Cartello | firmato o non firmato | Il segno dei dati in virgola fissa. |
| Inserimento dell'angolo | ||
| Frazione | Derivato | – |
| Larghezza | Derivato | – |
| Cartello | Derivato | – |
| Larghezza dei dati di output | ||
| Frazione | Da 1 a 64 | Numero di bit di frazione. |
| Larghezza | Derivato | Larghezza dei dati a virgola fissa. |
| Cartello | Derivato | Il segno dei dati in virgola fissa |
| Genera porta di abilitazione | Acceso o spento | Accendere per abilitare il segnale. |
| Compensazione del fattore di scala | Attivare per compensare la costante specifica di CORDIC sull'output di grandezza. Sia per gli input con segno che per quelli senza segno, l'attivazione diminuisce di 1 il peso della grandezza per x0 e y0. Le uscite appartengono all'intervallo [-20.5, +20.5]K. Con le impostazioni predefinite, l'intervallo di uscita sarà quindi [-20.5K , +20.5K] (con | |
| continua… | ||
| Parametro | Valori | Descrizione |
| K~1.6467602…), o ~[-2.32, +2.32]. La rappresentazione dei valori in questo intervallo richiede 3 bit a sinistra del punto binario, uno dei quali è per il segno. Quando accendi Compensazione del fattore di scala, l'intervallo di uscita diventa [-20.5, +20.5] o ~[-1.41, 1.41], che richiede due bit a sinistra del punto binario, uno dei quali è per il segno.
La compensazione del fattore di scala influisce sulla larghezza totale dell'output. |
Segnali principali IP ALTERA_CORDIC
Segnali comuni
| Nome | Tipo | Descrizione |
| clic | Ingresso | Orologio. |
| en | Ingresso | Abilitare. Disponibile solo quando si accende Genera una porta di abilitazione. |
| sono impostati | Ingresso | Reset. |
Segnali di funzione Sin Cos
| Nome | Tipo | Configurati on | Allineare | Descrizione |
| a | Ingresso | Ingresso firmato | [-π,+π] | Specifica il numero di bit frazionari (FIN). La larghezza totale di questo input è FIN+3.Due bit extra sono per l'intervallo (che rappresenta π) e un bit per il segno. Fornire l'input in forma di complemento a due. |
| Input non firmato | [0,+π/2] | Specifica il numero di bit frazionari (FIN). La larghezza totale di questo input è wIN=FIN+1. L'unico bit in più tiene conto dell'intervallo (necessario per rappresentare π/2). | ||
| e, c | Produzione | Ingresso firmato | [−1,1] | Calcola sin(a) e cos(a) su una frazione di output specificata dall'utente width(F). L'output ha larghezza wFUORI= FFUORI+2 ed è firmato. |
| Input non firmato | [0,1] | Calcola sin(a) e cos(a) su una frazione di output specificata dall'utente width(FFUORI). L'output ha la larghezza wFUORI= FFUORI+1 e non è firmato. |
Segnali di funzione Atan2
| Nome | Tipo | Configurati on | Allineare | Dettagli |
| x, e | Ingresso | Ingresso firmato | Dato da
w, F |
Specifica la larghezza totale (w) e numero di bit frazionari (F) dell'ingresso. Fornire gli input in forma di complemento a due. |
| Input non firmato | Specifica la larghezza totale (w) e numero di bit frazionari (F) dell'ingresso. | |||
| a | Uscita | Ingresso firmato | [-π,+π] | Calcola atan2(y,x) su una frazione di output specificata dall'utente (F). L'output ha la larghezza w FUORI= FFUORI+2 ed è firmato. |
| Input non firmato | [0,+π/2] | Calcola atan2(y,x) sulla larghezza della frazione di output (FFUORI). Il formato di output ha la larghezza wFUORI = FFUORI+2 ed è firmato. Tuttavia, il valore di output è senza segno. |
| Nome | Direzione | Configurati on | Allineare | Dettagli |
| x, y | Ingresso | Ingresso firmato | Dato da
w, F |
Specifica la larghezza totale (w) e numero di bit frazionari (F) dell'ingresso. Fornire gli input in forma di complemento a due. |
| q | Produzione | [-π,+π] | Calcola atan2(y,x) su una larghezza della frazione di output specificata dall'utente Fq. L'output ha la larghezza wq=Fq+3 ed è firmato. | |
| r | Dato da
w, F |
Calcola K(x2+y2)0.5.
La larghezza totale dell'output è wr=Fq+3, o wr=Fq+2 con compensazione del fattore di scala. |
||
| Il numero di bit significativi dipende dal numero di iterazioni da cui dipende Fq. Il formato dell'output dipende dal formato di input. | ||||
| MSB(MFUORI)=MSBIN+2, o MSB(MFUORI)=MSBIN+1 con compensazione del fattore di scala | ||||
| x, e | Ingresso | Input non firmato | Dato da
w,F |
Specifica la larghezza totale (w) e numero di bit frazionari (F) dell'ingresso. |
| q | Produzione | [0,+π/2] | Calcola atan2(y,x) sulla larghezza di una frazione di output Fq. L'output ha la larghezza wq=Fq+2 ed è firmato. | |
| r | Dato da
w,F |
Calcola K(x2+y2)0.5.
La larghezza totale dell'output è wr=Fq+3, o wr=Fq+2 con compensazione del fattore di scala. |
||
| MSB(MFUORI)=MSBIN+2, o MSB(MFUORI)=MSBIN+1 con compensazione del fattore di scala. |
| Nome | Direzione | Configurati on | Allineare | Dettagli |
| x, e | Ingresso | Ingresso firmato | [−1,1] | Specifica la larghezza della frazione (F), il numero totale di bit è w = F+2. Fornire gli input in forma di complemento a due. |
| Input non firmato | [0,1] | Specifica la larghezza della frazione (F), il numero totale di bit è w = F+1. | ||
| a | Ingresso | Ingresso firmato | [-π,+π] | Il numero di bit frazionari è F (precedentemente fornito per x e y), la larghezza totale è wa = F+3. |
| Input non firmato | [0,+π] | Il numero di bit frazionari è F (precedentemente fornito per x e y), la larghezza totale è wa = F+2. | ||
| x0, y0 | Produzione | Ingresso firmato | [−20.5,+20.
5]K |
Numero di bit frazionari FFUORI, Dove wFUORI = FFUORI+3 o wFUORI =
FFUORI+2 con riduzione del fattore di scala. |
| Input non firmato |
ALTERA_CORDIC IP Core Guida per l'utente 10 Invia feedback
Documenti / Risorse
 |
Intel ALTERA_CORDIC IP Core [pdf] Guida utente ALTERA_CORDIC Nucleo IP, ALTERA_, CORDIC Nucleo IP, Nucleo IP |
