intel AN 496 Gebruik die interne ossillator IP-kern
Gebruik die interne ossillator IP-kern
Die ondersteunde Intel®-toestelle bied 'n unieke interne ossillator-funksie. Soos getoon in die ontwerp bvampAs dit in hierdie toepassingsnota beskryf word, maak interne ossillators 'n uitstekende keuse om ontwerpe te implementeer wat klokwerk vereis, en sodoende aan boordspasie en koste verbonde aan eksterne klokkringe bespaar.
Verwante inligting
- Ontwerp Bvample vir MAX® II
- Verskaf die MAX® II-ontwerp files vir hierdie aansoeknota (AN 496).
- Ontwerp Bvample vir MAX® V
- Verskaf die MAX® V-ontwerp files vir hierdie aansoeknota (AN 496).
- Ontwerp Bvample vir Intel MAX® 10
- Verskaf die Intel MAX® 10-ontwerp files vir hierdie aansoeknota (AN 496).
Interne ossillators
Die meeste ontwerpe benodig 'n horlosie vir normale werking. U kan die interne ossillator IP-kern vir klokbron gebruik in gebruikersontwerp of ontfoutingsdoeleindes. Met 'n interne ossillator benodig die ondersteunde Intel-toestelle nie eksterne klokkringe nie. Byvoorbeeldample, jy kan die interne ossillator gebruik om aan die klokvereiste van 'n LCD-beheerder, stelselbestuurbus (SMBus)-beheerder, of enige ander koppelvlakprotokol te voldoen, of om 'n polswydtemodulator te implementeer. Dit help om komponenttelling, bordspasie te verminder en die totale koste van die stelsel te verminder. Jy kan die interne ossillator instansieer sonder om die gebruikerflitsgeheue (UFM) te instansieer deur die ondersteunde Intel-toestelle se ossillator-IP-kern in die Intel Quartus® Prime-sagteware vir MAX® II- en MAX V-toestelle te gebruik. Vir Intel MAX 10-toestelle is die ossillators apart van die UFM. Die ossillator se uitsetfrekwensie, osc, is een-vierde van die onverdeelde frekwensie van die interne ossillator.
Frekwensiereeks vir ondersteunde Intel-toestelle
| Toestelle | Uitsetklok vanaf interne ossillator (1) (MHz) |
| MAX II | 3.3 – 5.5 |
| MAX V | 3.9 – 5.3 |
| Intel MAX 10 | 55 – 116 (2), 35 – 77 (3) |
- Die uitsetpoort vir interne ossillator IP-kern is osc in MAX II- en MAX V-toestelle, en clkout in alle ander ondersteunde toestelle.
| Toestelle | Uitsetklok vanaf interne ossillator (1) (MHz) |
| Cyclone® III (4) | 80 (maksimum) |
| Sikloon IV | 80 (maksimum) |
| Sikloon V | 100 (maksimum) |
| Intel Cyclone 10 GX | 100 (maksimum) |
| Intel Cyclone 10 LP | 80 (maksimum) |
| Arria® II GX | 100 (maksimum) |
| Arrie V | 100 (maksimum) |
| Intel Arria 10 | 100 (maksimum) |
| Stratix® V | 100 (maksimum) |
| Intel Stratix 10 | 170 – 230 |
- Die uitsetpoort vir interne ossillator IP-kern is osc in MAX II- en MAX V-toestelle, en clkout in alle ander ondersteunde toestelle.
- Vir 10M02, 10M04, 10M08, 10M16 en 10M25.
- Vir 10M40 en 10M50.
- Ondersteun in die Intel Quartus Prime sagteware weergawe 13.1 en vroeër.
Interne ossillator as deel van die UFM vir MAX II- en MAX V-toestelle
Die interne ossillator is deel van die Program Erase Control-blok, wat die programmering en uitvee van die UFM beheer. Die dataregister bevat die data wat van die UFM gestuur of herwin moet word. Die adresregister bevat die adres waaruit data verkry word of die adres waarheen die data geskryf word. Die interne ossillator vir die UFM-blok word geaktiveer wanneer die ERASE-, PROGRAM- en LEES-operasie uitgevoer word.
Penbeskrywing vir die interne ossillator IP-kern
| Sein | Beskrywing |
| oscena | Gebruik om die interne ossillator te aktiveer. Invoer hoog om die ossillator te aktiveer. |
| osc/clkout (5) | Uitset van die interne ossillator. |
Die gebruik van die interne ossillator in MAX II- en MAX V-toestelle
Die interne ossillator het 'n enkele inset, oscena, en 'n enkele uitset, osc. Om die interne ossillator te aktiveer, gebruik oscena. Wanneer dit geaktiveer word, word 'n horlosie met die frekwensie by die uitset beskikbaar gestel. As ossena laag aangedryf word, is die uitset van die interne ossillator 'n konstante hoogtepunt.
Volg hierdie stappe om die interne ossillator te instansieer
- Op die Tools-kieslys van die Intel Quartus Prime-sagteware, klik IP Catalog.
- Onder die Biblioteek-kategorie, brei die Basiese Funksies en I/O uit.
- Kies MAX II/MAX V ossillator en nadat op Voeg by geklik is, verskyn die IP Parameter Editor. Jy kan nou die ossillator-uitsetfrekwensie kies.
- In Simulasie Biblioteke, die model files wat ingesluit moet word, word gelys. Klik op Volgende.
- Kies die files geskep word. Klik Voltooi. Die geselekteerde files word geskep en kan verkry word vanaf die uitset file gids. Nadat die instansieringskode by die gevoeg is file, moet die ossena-invoer as 'n draad gemaak word en as 'n logiese waarde van "1" toegeken word om die ossillator te aktiveer.
Die gebruik van die interne ossillator in alle ondersteunde toestelle (behalwe MAX II- en MAX V-toestelle)
Die interne ossillator het 'n enkele inset, oscena, en 'n enkele uitset, osc. Om die interne ossillator te aktiveer, gebruik oscena. Wanneer dit geaktiveer word, word 'n horlosie met die frekwensie by die uitset beskikbaar gestel. As ossena laag aangedryf word, is die uitset van die interne ossillator 'n konstante laagtepunt.
Volg hierdie stappe om die interne ossillator te instansieer
- Op die Tools-kieslys van die Intel Quartus Prime-sagteware, klik IP Catalog.
- Onder die Biblioteek-kategorie, brei die basiese funksies en konfigurasieprogrammering uit.
- Kies Interne Ossillator (of Intel FPGA S10-konfigurasieklok vir Intel Stratix 10-toestelle) en nadat op Voeg by geklik is, verskyn die IP-parameterredigeerder.
- In die dialoogkassie Nuwe IP Instance:
- Stel die topvlaknaam van jou IP.
- Kies die toestelfamilie.
- Kies die toestel.
- Klik OK.
- Om die HDL te genereer, klik Genereer HDL.
- Klik op Genereer.
Die geselekteerde files word geskep en kan verkry word vanaf die uitset file gids soos gespesifiseer in die uitvoergidspad. Nadat die instansieringskode by die gevoeg is file, moet die ossena-invoer as 'n draad gemaak word en as 'n logiese waarde van "1" toegeken word om die ossillator te aktiveer.
Implementering
Jy kan hierdie ontwerp implementeer bvamples met MAX II-, MAX V- en Intel MAX 10-toestelle, wat almal die interne ossillator-funksie het. Implementering behels demonstrasie van die interne ossillatorfunksie deur die ossillatoruitset aan 'n teller toe te ken en die algemene doel I/O (GPIO) penne op MAX II-, MAX V- en Intel MAX 10-toestelle aan te dryf.
Ontwerp Bvample 1: Teiken 'n MDN-82-demonstrasiebord (MAX II-toestelle)
Ontwerp Bvample 1 word gemaak om die LED's aan te dryf om 'n blaai-effek te skep, waardeur die interne ossillator met behulp van die MDN-82-demobord gedemonstreer word.
EPM240G Pen Opdragte vir Ontwerp Bvample 1 Gebruik die MDN-82 Demo Board
| EPM240G Pen Opdragte | |||
| Sein | Speld vas | Sein | Speld vas |
| d2 | Speld 69 | d3 | Speld 40 |
| d5 | Speld 71 | d6 | Speld 75 |
| d8 | Speld 73 | d10 | Speld 73 |
| d11 | Speld 75 | d12 | Speld 71 |
| d4_1 | Speld 85 | d4_2 | Speld 69 |
| d7_1 | Speld 87 | d7_2 | Speld 88 |
| d9_1 | Speld 89 | d9_2 | Speld 90 |
| sw9 | Speld 82 | — | — |
Ken die ongebruikte penne toe as invoer drie-aangedui in die Intel Quartus Prime-sagteware.
Volg hierdie stappe om hierdie ontwerp op die MDN-B2-demobord te demonstreer
- Skakel die krag na die demonstrasiebord aan (gebruik skuifskakelaar SW1).
- Laai die ontwerp af op die MAX II CPLD deur die JTAG kop JP5 op die demonstrasiebord en 'n konvensionele programmeringskabel (Intel FPGA Parallel Port Cable of Intel FPGA Download Cable). Hou SW4 op die demonstrasiebord ingedruk voor en tydens die begin van die programmeringsproses. Nadat dit voltooi is, skakel die krag af en verwyder die JTAG koppelaar.
- Let op die blaai-LED-volgorde op die rooi LED's en die tweekleur LED's. Deur SW9 op die demonstrasiebord te druk, deaktiveer die interne ossillator en die blaai-LED's sal op hul huidige posisies vries.
Ontwerp Bvample 2: Teiken 'n MAX V-toestelontwikkelingskit
In Ontwerp Example 2, word die ossillator-uitsetfrekwensie deur 221 gedeel voordat 'n 2-bis-teller geklok word. Die uitset van hierdie 2-bis-teller word gebruik om die LED's aan te dryf en sodoende die interne ossillator op die MAX V-toestelontwikkelingskit te demonstreer.
5M570Z Pen Opdragte vir Ontwerp Bvample 2 Gebruik die MAX V-toestelontwikkelingskit
| 5M570Z Pen Opdragte | |||
| Sein | Speld vas | Sein | Speld vas |
| pb0 | M9 | LED[0] | P4 |
| osc | M4 | LED[1] | R1 |
| klk | P2 | — | — |
Volg hierdie stappe om hierdie ontwerp op die MAX V-ontwikkelingskit te demonstreer
- Koppel die USB-kabel in die USB-aansluiting om die toestel aan te skakel.
- Laai die ontwerp af op die MAX V-toestel deur die ingeboude Intel FPGA-aflaaikabel.
- Let op die flikkerende LED's (LED[0] en LED[1]). Deur pb0 op die demonstrasiebord te druk, deaktiveer die interne ossillator en die flikkerende LED's sal in hul huidige toestand vries.
Dokumenthersieningsgeskiedenis vir AN 496: Gebruik die interne ossillator IP-kern
| Datum | Weergawe | Veranderinge |
| November 2017 | 2017.11.06 |
|
| November 2014 | 2014.11.04 | Het die frekwensie vir onverdeelde interne ossillator en uitsetklok vanaf interne ossillatorfrekwensiewaardes vir MAX 10 toestelle in die Frekwensiereeks vir Ondersteunde Altera-toestelle-tabel opgedateer. |
| September 2014 | 2014.09.22 | Bygevoeg MAX 10 toestelle. |
| Januarie 2011 | 2.0 | Opgedateer om MAX V-toestelle in te sluit. |
| Desember 2007 | 1.0 | Aanvanklike vrystelling. |
ID: 683653
Weergawe: 2017.11.06
Dokumente / Hulpbronne
 |
intel AN 496 Gebruik die interne ossillator IP-kern [pdf] Instruksies AN 496 met behulp van die interne ossillator IP-kern, AN 496, die gebruik van die interne ossillator-IP-kern, interne ossillator-IP-kern, ossillator-IP-kern, IP-kern, kern |
