IP RX DisplayPort Tx Sous

Montre Port RX IP Itilizatè Gid

Entwodiksyon (Poze yon Kesyon)

DisplayPort Rx IP fèt pou resevwa videyo nan sous DisplayPort Tx. Li vize pou PolarFire la® Aplikasyon FPGA ak aplike ki baze sou pwotokòl Videyo Elektwonik Standards Association (VESA) DisplayPort Standard 1.4. Pou plis enfòmasyon sou pwotokòl VESA, gade VESA. Li sipòte pousantaj estanda 1.62, 2.7, 5.4, ak 8.1 Gbps pou ekspozisyon.

Rezime (Poze yon Kesyon)

Tablo sa a bay yon rezime karakteristik DisplayPort Rx IP yo.

Tablo 1. Rezime

Nwayo Vèsyon	Dokiman sa a aplike pou DisplayPort Rx v2.1.
Fanmi Aparèy Sipòte	PolarFire® SoC PolarFire
Sipòte Koule Zouti	Egzije Libero® SoC v12.0 oswa degaje pita.
Lisans	Nwayo a se lisans-fèmen pou tèks klè RTL. Li sipòte jenerasyon RTL chiffres pou vèsyon Verilog debaz ki pa gen okenn lisans.

Karakteristik (Poze yon Kesyon)

Karakteristik kle DisplayPort Rx yo ki nan lis jan sa a:

• Sipòte 1, 2, oswa 4 liy
• Sipòte 6, 8, ak 10 Bits pou chak eleman
• Sipòte jiska 8.1 Gbps pou chak liy
• Sipòte pwotokòl DisplayPort 1.4
• Sipòte sèlman yon sèl videyo kouran oswa mòd SST, epi mòd MST a pa sipòte
• Transmisyon odyo pa sipòte

Itilizasyon Aparèy ak Pèfòmans (Poze yon Kesyon)

Tablo sa a bay lis itilizasyon ak pèfòmans aparèy la.

Tablo 2. Itilizasyon Aparèy ak Pèfòmans

Fanmi	Aparèy	LUT yo	DFF	Pèfòmans (MHz)	LSRAM	µSRAM	Blòk Matematik	Chip Global
PolarFire®	MPF300T	30652	14123	200	28	32	0	2

Gid itilizatè

DS50003546A – 1

© 2023 Microchip Technology Inc. ak filiales li yo

Aplikasyon Materyèl

1. Aplikasyon Materyèl (Poze yon Kesyon)

Figi sa a montre aplikasyon DisplayPort Rx IP.

Figi 1-1. DisplayPort Rx IP Aplikasyon

DisplayPort Rx IP gen ladan sa ki annapre yo:

• Modil Descrambler
• Modil reseptè Lane
• Videyo Stream reseptè modil
• AUX_CH modil

Descrambler de-scrambles done liy antre yo. Reseptè Lane demultiplexes tout kalite done sou chak liy. Videyo Stream Receiver vin piksèl videyo nan reseptè liy lan, li refè siyal videyo kouran an. Modil AUX_CH resevwa lòd AUX Request nan aparèy sous DisplayPort epi li transmèt AUX Reply nan aparèy sous DisplayPort.

1.1 Deskripsyon Fonksyonèl (Poze yon Kesyon)

Seksyon sa a dekri deskripsyon fonksyon DisplayPort Rx IP la.

HPD

DisplayPort Rx IP a soti siyal HPD selon paramèt lojisyèl aplikasyon DisplayPort koule. Apre DisplayPort Rx IP la pare, lojisyèl aplikasyon koule DisplayPort la dwe mete siyal HPD a 1. Lè li espere aparèy sous DisplayPort la re-li estati aparèy koule a oswa re-fòmasyon, lojisyèl aplikasyon koule DisplayPort la dwe mete yon HPD. jenere siyal entèwonp HPD la.

AUX Channel

Aparèy sous DisplayPort la kominike koule DisplayPort la atravè yon chanèl AUX. Aparèy sous la voye tranzaksyon demann nan aparèy la koule ak aparèy la koule voye tranzaksyon Reply nan Aparèy sous la. DisplayPort Rx aplike transmetè tranzaksyon AUX ak reseptè. Pou transmetè tranzaksyon AUX, lojisyèl aplikasyon DisplayPort koule bay tout bytes kontni tranzaksyon AUX, DisplayPort Rx IP jenere bitstream tranzaksyon an. Pou reseptè tranzaksyon AUX la, DisplayPort Rx IP resevwa tranzaksyon an epi ekstrè tout byte yo nan lojisyèl aplikasyon DisplayPort la. Link Policy Maker ak Stream Policy Maker dwe aplike nan lojisyèl aplikasyon DisplayPort la.

Transmisyon kouran videyo

DisplayPort Rx IP a sipòte RGB 4:4:4, epi sèlman sipòte yon sèl kouran videyo. Apre fòmasyon yo fini ak kouran videyo a pare, DisplayPort Rx IP la kòmanse transmèt kouran videyo. Apre fòmasyon, DisplayPort Rx IP dwe aktive pou resevwa videyo. DisplayPort Rx IP a pa gen ladan yon fonksyon rekiperasyon revèy videyo. Itilizatè a dwe refè revèy videyo a deyò DisplayPort Rx IP oswa itilize yon revèy frekans ki wo ase pou pwodiksyon done kouran videyo a.

Gid itilizatè
DS50003546A – 4
© 2023 Microchip Technology Inc. ak filiales li yo

DisplayPort Rx IP Aplikasyon

2. DisplayPort Rx IP Aplikasyon (Poze yon kesyon) Figi sa a montre aplikasyon tipik DisplayPort Rx IP.

Figi 2-1. Aplikasyon tipik pou DisplayPort Rx IP

Jan yo montre nan figi anvan an, blòk transceiver la resevwa done kat liy. Gen kat FIFO asynchrone pou senkronize tout done liy yo nan yon domèn revèy. Done kat liy sa yo dekode nan kòd 8B nan modil dekodeur 8B10B yo. DisplayPort Rx IP a jwenn liy 8B done ak pwodiksyon done kouran videyo; li travay tou ak lojisyèl RISC-V pou fini fòmasyon an ak Link Policy Maker. Done kouran videyo refè yo trete nan modil Pwosesis Imaj epi jenere pwodiksyon sou koòdone pwodiksyon RGB la.

Gid itilizatè
DS50003546A – 5
© 2023 Microchip Technology Inc. ak filiales li yo

DisplayPort Rx Paramèt ak Siyal Entèfas

3. DisplayPort Rx Paramèt ak Siyal Entèfas (Poze yon kesyon) 

Seksyon sa a diskite paramèt yo nan konfigirasyon DisplayPort Tx GUI ak siyal I/O. 

3.1 Anviwònman Konfigirasyon (Poze yon kesyon)

Tablo sa a bay lis deskripsyon paramèt konfigirasyon yo itilize nan aplikasyon kenkayri DisplayPort Rx. Sa yo se paramèt jenerik ak varye selon kondisyon aplikasyon an.

Tablo 3-1. Paramèt Konfigirasyon

Non	Default	Deskripsyon
Liy Tanpon Pwofondè	2048	Pwofondè liy pwodiksyon tanpon Li dwe pi gran pase nimewo pixel liy
Kantite liy yo	4	Sipòte 1, 2, ak 4 liy

3.2 Antre ak Sorti Siyal (Poze yon kesyon)

Tablo sa a bay lis pò D 'ak pwodiksyon DisplayPort Rx IP.

Tablo 3-2. Pò Antre ak Sòti nan DisplayPort Rx IP

Entèfas	Lajè		Deskripsyon direksyon
vclk_i	1	Antre	Revèy videyo
dpclk_i	1	Antre	DisplayPort IP k ap travay revèy Li se DisplayPortLaneRate/40 Pou egzanpample, pousantaj liy DisplayPort se 2.7 Gbps, dpclk_i se 2.7 Gbps/40 = 67.5 MHz
aux_clk_i	1	Antre	AUX Channel revèy, li se 100 MHz
pclk_i	1	Antre	APB koòdone revèy
prst_n_i	1	Antre	Ba-aktif reset siyal senkronize ak pclk_i
paddr_i	16	Antre	adrès APB
pwrite_i	1	Antre	APB ekri siyal
psel_i	1	Antre	APB chwazi siyal
penali_i	1	Antre	APB pèmèt siyal
pwdata_i	32	Antre	Done ekri APB
prdata_o	32	Sòti	APB lekti done
pready_o	1	Sòti	APB lekti done pare siyal
int_o	1	Sòti	Siyal entèwonp CPU
vsync_o	1	Sòti	VSYNC pou kouran videyo pwodiksyon Li se synchrone ak vclk_i.
hsync_o	1	Sòti	HSYNC pou kouran videyo pwodiksyon Li se synchrone ak vclk_i.
pixel_val_o	1/2/4	Sòti	Endike validation piksèl sou pò pixel_data_o, synchrone ak vclk_i

Gid itilizatè
DS50003546A – 6
© 2023 Microchip Technology Inc. ak filiales li yo

DisplayPort Rx Paramèt ak Siyal Entèfas

………..kontinye  Entèfas Direksyon Lajè Deskripsyon
pixel_data_o	48/96/192	Sòti	Sortie done pixel kouran videyo, li ta ka 1, 2, oswa 4 piksèl paralèl. li se synchrone ak vclk_i. Pou 4 piksèl paralèl, • bit[191:144] pou 1st piksèl • bit[143:96] pou 2nd piksèl • bit[95:48] pou 3rd piksèl • bit[47:0] pou 4th piksèl Chak pixel itilize 48 bits, pou RGB, bit[47:32] se R, bit[31:16] se G, bit[15:0] se B. Chak eleman koulè sèvi ak pi ba bit BPC yo. Pou egzanpample, RGB ak 24 bits pa pixel, bit[7:0] se B, bit[23:16] se G, bit[39:32] se R, tout lòt bit yo rezève.
hpd_o	1	Sòti	HPD siyal pwodiksyon
aux_tx_en_o	1	Sòti	AUX Tx done pèmèt siyal
aux_tx_io_o	1	Sòti	Done AUX Tx
aux_rx_io_i	1	Antre	Done AUX Rx
dp_lane_k_i	Kantite liy * 4	Antre	DisplayPort antre liy done K endikasyon Li se synchrone ak dpclk_i. • Bit[15:12] pou Lane0 • Bit[11:8] pou Lane1 • Bit[7:4] pou Lane2 • Bit[3:0] pou Lane3
dp_lane_data_i	Nimewo nan liy * 32	Antre	DisplayPort done liy antre yo Li se synchrone ak dpclk_i. • Bit[127:96] pou Lane0 • Bit[95:64] pou Lane1 • Bit[63:32] pou Lane2 • Bit[31:0] pou Lane3
mvid_val_o	1	Sòti	Endike si mvid_o ak nvid_o disponib, li se synchrone ak dpclk_i.
mvid_o	24	Sòti	Mvid Li se synchrone ak dpclk_i.
nvid_o	24	Sòti	Nvid Li se synchrone ak dpclk_i.
	xcvr_rx_ready_i Kantite liy yo	Antre	Transceiver pare siyal yo
pcs_err_i	Kantite liy yo	Antre	Nwayo Pcs dekodeur erè siyal yo
pcs_rstn_o	1	Sòti	Nwayo Pcs dekodeur reset
lane0_rxclk_i	1	Antre	Lane0 revèy soti nan Transceiver
lane1_rxclk_i	1	Antre	Lane1 revèy soti nan Transceiver
lane2_rxclk_i	1	Antre	Lane2 revèy soti nan Transceiver
lane3_rxclk_i	1	Antre	Lane3 revèy soti nan Transceiver

Gid itilizatè
DS50003546A – 7
© 2023 Microchip Technology Inc. ak filiales li yo

Dyagram distribisyon

4. Dyagram distribisyon (Poze yon kesyon)

Jan yo montre nan figi a, hsync_o afime pou plizyè sik anvan chak liy. Si gen n liy nan yon ankadreman videyo, gen n hsync_o afime. Anvan premye liy lan ak premye afime hsync_o, vsync_o afime pou plizyè sik. Pozisyon ak lajè VSYNC ak HSYNC configuré pa lojisyèl.

Figi 4-1. Dyagram Distribisyon pou Sorti Videyo Stream Siyal Entèfas

DisplayPort Rx IP Konfigirasyon

5. DisplayPort Rx IP Konfigirasyon (Poze yon kesyon)

Seksyon sa a dekri divès kalite paramèt konfigirasyon DisplayPort Rx IP yo.

5.1 HPD (Poze yon kesyon)

Lè aparèy koule DisplayPort la pare epi konekte ak aparèy sous DisplayPort, lojisyèl aplikasyon DisplayPort koule a dwe afime siyal HPD a 1 lè li ekri 0x01 nan rejis 0x0140. Lojisyèl aplikasyon koule DisplayPort la dwe kontwole estati aparèy koule a. Si aparèy koule a bezwen yon aparèy sous pou li rejis DPCD yo, lojisyèl aparèy koule a dwe voye yon entèwonp HPD lè li ekri 0x01 nan rejis 0x0144, epi ekri 0x00 nan 0x0144.

5.2 Resevwa Tranzaksyon Demann AUX (Poze yon kesyon)

Lè DisplayPort Rx IP a te resevwa yon tranzaksyon Demann AUX epi entèwonp yo aktive, lojisyèl an dwe resevwa entèwonp evènman NewAuxReply la. Lojisyèl la dwe fè etap sa yo pou li tranzaksyon Request AUX ki resevwa nan IP DisplayPort la:

1. Li enskri 0x012C pou konnen longè (RequestBytesNum) tranzaksyon AUX resevwa a.

2. Li enskri 0x0124 RequestBytesNum fwa pou jwenn tout byte tranzaksyon AUX ki te resevwa a.

3. AUX demann tranzaksyon COMM[3:0] se premye bit lekti [7:4].

4. Adrès DPCD se ((FirstByte[3:0]<<16) | (SecondByte[7:0]<<8) | (ThirdByte[7:0])).

5. AUX Request Length jaden se FourthByte[7:0].

6. Pou tranzaksyon demann DPCD ekri, tout bytes apre jaden longè yo ap ekri done. 5.3 Transmèt AUX Reply Tranzaksyon (Poze yon kesyon)

Apre li fin resevwa yon tranzaksyon AUX Request, lojisyèl an dwe configured DisplayPort Rx IP pou transmèt yon tranzaksyon AUX Reply pi vit ke posib. Lojisyèl la responsab pou detèmine tout bytes tranzaksyon Reply yo, ki enkli tip Reply la.

Pou transmèt yon Reply AUX, lojisyèl dwe fè etap sa yo:

1. Si AUX Reply tranzaksyon ki gen ladan done lekti DPCD, ekri tout done li nan anrejistre 0x010C byte pa byte. Si pa gen okenn done lekti DPCD yo dwe transmèt, sote etap sa a.

2. Detèmine konbyen byte lekti DPCD (AuxReadBytesNum). Si pa gen okenn octets lekti DPCD, AuxReadBytesNum se 0.

3. Detèmine kalite Reply AUX (ReplyComm).

4. Ekri ((AuxReadBytesNum<<16) | ReplyComm) nan rejis 0x0100.

5.4 Fòmasyon DisplayPort Lanes (Poze yon kesyon)

Nan premye fòmasyon antage, aparèy sous DisplayPort la transmèt TPS1 pou fè aparèy koule DisplayPort ki tache a pou jwenn LANEx_CR_DONE.

Nan dezyèm fòmasyon an stage, aparèy sous DisplayPort la transmèt TPS2/TPS3/TPS4 pou jwenn aparèy koule DisplayPort ki atache a pou jwenn LANEx_EQ_DONE, LANEx_SYMBOL_LOCKED, ak INTERLANE_ALIGN_DONE.

LANEx_CR_DONE endike ke FPGA Transceiver CDR la fèmen. LANEx_SYMBOL_LOCKED endike ke dekodeur 8B10B dekode 8B bytes kòrèkteman.

Anvan pwosedi fòmasyon an, lojisyèl aplikasyon koule DisplayPort la dwe kite aparèy sous la. DisplayPort Rx IP sipòte TPS3 ak TPS4.

Lè aparèy sous la ap voye TPS3/TPS4 (aparèy sous ekri DPCD_0x0102 pou endike transmisyon TPS3/TPS4), lojisyèl an dwe fè etap sa yo pou tcheke si fòmasyon an fèt:

Gid itilizatè
DS50003546A – 9
© 2023 Microchip Technology Inc. ak filiales li yo

DisplayPort Rx IP Konfigirasyon

1. Ekri nimewo liy ki pèmèt yo nan rejis 0x0000.

2. Ekri 0x00 nan enskri 0x0014 pou enfim descrambler pou TPS3. Ekri 0x01 pou pèmèt descrambler pou TPS4.

3. Tann jiskaske aparèy sous la li anrejistre DPCD_0x0202 ak DPCD_0x0203 DPCD.

4. Li enskri 0x0038 pou konnen si liy IP DisplayPort Rx yo te resevwa TPS3. Mete LANEx_EQ_DONE a 1 lè yo resevwa TPS3.

5. Li rejis 0x0018 pou konnen si tout liy yo aliyen. Mete INTERLANE _ALIGN_DONE a 1 si tout liy liy yo.

Nan pwosedi fòmasyon an, lojisyèl an ta ka bezwen konfigirasyon anviwònman yo Transceiver SI ak pousantaj liy Transceiver.

5.5 Videyo Stream Reseptè (Poze yon kesyon)

Apre fòmasyon an fini, DisplayPort Rx IP a dwe pèmèt reseptè videyo a. Pou pèmèt reseptè videyo a, lojisyèl an dwe fè konfigirasyon sa a:

1. Ekri 0x01 nan enskri 0x0014 pou pèmèt descrambler.

2. Ekri 0x01 nan enskri 0x0010 pou pèmèt reseptè videyo kouran.

3. Li MSA ki soti nan anrejistreman 0x0048 pou anrejistre 0x006C jiskaske yo jwenn valè MSA ki gen sans.

4. Ekri FrameLinesNumber nan anrejistre 0x00C0. Ekri LinePixelsNumber nan enskri 0x00D8. Pou egzanpample, si nou konnen ke li se 1920 × 1080 kouran videyo soti nan MSA, Lè sa a, ekri 1080 nan enskri 0x00C0 epi ekri 1920 nan enskri 0x00D8.

5. Li enskri 0x01D4 pou tcheke si ankadreman kouran videyo refè a te espere HWidth ak espere VHeight.

6. Li rejis 0x01F0 pou efase ak jete valè lekti a paske rejis sa a anrejistre estati a nan dènye lekti a.

7. Tann pou apeprè 1 segonn oswa plizyè segonn, Li enskri 0x01F0 ankò. Tcheke ti jan [5] pou tcheke si HWidth kouran videyo refè a fèmen. 1 vle di debloke ak 0 vle di fèmen. Tcheke ti jan [21] pou tcheke si refè kouran videyo VHeight la fèmen. 1 vle di debloke ak 0 vle di fèmen.

5.6 Enskri Definisyon (Poze yon kesyon)

Tablo sa a montre rejis entèn yo defini nan DisplayPort Tx IP.

Tablo 5-1. DisplayPort Rx IP anrejistre

Bits adrès		Non		Kalite Default	Deskripsyon
0x0000	[2:0]	Enabled_Lanes_Number	RW	0x4	Liy ki pèmèt nimewo 4 liy, 2 liy, oswa 1 liy
0x0004	[2:0]	Out_Parallel_Pixel_Number	RW	0x4	Nimewo a nan piksèl paralèl nan koòdone pwodiksyon kouran videyo
0x0010	[0]	Video_Stream_Enable	RW	0x0	Pèmèt reseptè videyo kouran
0x0014	[0]	Descramble_Enable	RW	0x0	Pèmèt descrambler
0x0018	[0]	InterLane_Alignment_Status RO		0x0	Endike si liy yo aliyen
0x001C	[1]	Alignment_Error	RC	0x0	Endike si gen erè nan pwosedi aliyman
	[0]	Nouvo_Aliyman	RC	0x0	Endike si te gen yon nouvo evènman aliyman. Lè liy yo pa aliyen, yo prevwa yon nouvo aliyman. Lè liy liy yo aliman epi te gen yon nouvo aliyman, sa vle di liy yo soti nan aliyman epi yo aliyen ankò.
0x0038		[14:12] Lane3_RX_TPS_Mode	RO	0x0	Lane3 te resevwa mòd TPSx. 2 vle di TPS2, 3 vle di TPS3, ak 4 vle di TPS4.

Gid itilizatè
DS50003546A – 10
© 2023 Microchip Technology Inc. ak filiales li yo

DisplayPort Rx IP Konfigirasyon

………..kontinye  Adrès Bits Non Kalite Default Deskripsyon
	[10:8]	Lane2_RX_TPS_Mode	RO	0x0	Lane2 te resevwa mòd TPSx
	[6:4]	Lane1_RX_TPS_Mode	RO	0x0	Lane1 te resevwa mòd TPSx
	[2:0]	Lane0_RX_TPS_Mode	RO	0x0	Lane0 te resevwa mòd TPSx
0x0044	[7:0]	Rx_VBID	RO	0x00	Resevwa VBID
0x0048	[15:0]	MSA_HTotal	RO	0x0	Resevwa MSA_HTotal
0x004C	[15:0]	MSA_VTotal	RO	0x0	Resevwa MSA_VTotal
0x0050	[15:0]	MSA_HStart	RO	0x0	Resevwa MSA_HStart
0x0054	[15:0]	MSA_VStart	RO	0x0	Resevwa MSA_VStart
0x0058	[15]	MSA_VSync_Polarite	RO	0x0	Resevwa MSA_VSYNC_Polarity
	[14:0]	MSA_VSync_Width	RO	0x0	Resevwa MSA_VSYC_Width
0x005C	[15]	MSA_HSync_Polarite	RO	0x0	Resevwa MSA_HSYNC_Polarity
	[14:0]	MSA_HSync_Width	RO	0x0	Resevwa MSA_HSYNC_Width
0x0060	[15:0]	MSA_HWidth	RO	0x0	Resevwa MSA_HWidth
0x0064	[15:0]	MSA_VHeight	RO	0x0	Resevwa MSA_VHeight
0x0068	[7:0]	MSA_MISC0	RO	0x0	Resevwa MSA_MISC0
0x006C	[7:0]	MSA_MISC1	RO	0x0	Resevwa MSA_MISC1
0x00C0	[15:0]	Videyo_Frame_Liny_Number	RW	0x438	Nimewo a nan liy nan yon ankadreman videyo resevwa
0x00C4	[15:0]	Videyo_VSYNC_Lajè	RW	0x0004	Defini lajè pwodiksyon videyo VSYNC nan sik vclk_i
0x00C8	[15:0]	Videyo_HSYNC_Lajè	RW	0x0004	Defini lajè pwodiksyon videyo HSYNC nan sik vclk_i
0x00CC	[15:0]	VSYNC_To_HSYNC_Lajè	RW	0x0008	Defini distans ant VSYNC ak HSYNC nan sik vclk_i
0x00D0	[15:0]	HSYNC_To_Pixel_Width	RW	0x0008	Defini distans ant HSYNC ak premye liy pixel nan sik
0x00D8	[15:0]	Video_line_pixels	RW	0x0780	Nimewo a nan piksèl nan yon liy videyo resevwa
0x0100		[23:16] AUX_Tx_Data_Byte_Num	RW	0x00	Nimewo a nan DPCD lekti done byte nan Reply AUX la
	[3:0]	AUX_Tx_Command	RW	0x0	Comm[3:0] nan AUX Reply (Tip Reply)
0x010C	[7:0]	AUX_Tx_Ekri_Done	RW	0x00	Ekri tout octets done lekti DPCD pou Reply AUX la
0x011C	[15:0]	Tx_AUX_Reply_Num	RC	0x0	Kantite tranzaksyon AUX Reply yo dwe transmèt
0x0120	[15:0]	Rx_AUX_Request_Num	RC	0x0	Kantite tranzaksyon AUX Request yo dwe resevwa
0x0124	[7:0]	AUX_Rx_Li_Done	RO	0x00	Li tout byte tranzaksyon Request AUX resevwa
0x012C	[7:0]	AUX_Rx_Request_Length	RO	0x00	Kantite bytes nan tranzaksyon Request AUX resevwa a
0x0140	[0]	HPD_Status	RW	0x0	Mete valè pwodiksyon HPD
0x0144	[0]	Voye_HPD_IRQ	RW	0x0	Ekri bay 1 pou voye yon entèwonp HPD
0x0148	[19:0]	HPD_IRQ_Lajè	RW		0x249F0 Defini lajè batman kè ba-aktif HPD IRQ nan sik aux_clk_i
0x0180	[0]	IntMask_Total_Interrupt	RW	0x1	Mask entèwonp: entèwonp total
0x0184	[1]	IntMask_NewAuxRequest	RW	0x1	Mask entèwonp: Resevwa nouvo demann AUX
	[0]	IntMask_TxAuxDone	RW	0x1	Entèwonp Mask: Transmèt AUX Reply fè
0x01A0	[15]	Int_TotalInt	RC	0x0	Entèwonp: entèwonp total
	[1]	Int_NewAuxRequest	RC	0x0	Entèwonp: Resevwa nouvo demann AUX
	[0]	Int_TxAuxDone	RC	0x0	Entèwonp: Transmèt AUX Reply fè
0x01D4		[31:16] Video_Output_LineNum	RO	0x0	Nimewo a nan liy nan yon ankadreman videyo pwodiksyon
	[15:0]	Videyo_Sòti_PixelNum	RO	0x0	Nimewo a nan piksèl nan yon liy videyo pwodiksyon
0x01F0	[21]	Video_LineNum_Unlock	RC	0x0	1 vle di nimewo liy ankadreman videyo pwodiksyon pa fèmen
	[5]	Video_PixelNum_Unlock	RC	0x0	1 vle di nimewo piksèl videyo pwodiksyon pa fèmen

Gid itilizatè
DS50003546A – 11
© 2023 Microchip Technology Inc. ak filiales li yo

DisplayPort Rx IP Konfigirasyon

5.7 Konte genyen chofè (Poze yon kesyon)

Ou ka jwenn chofè a files nan sa ki annapre yo

chemen: ..\ \component\Microchip\SolutionCore\dp_receiver\ \Chofè.

Gid itilizatè
DS50003546A – 12
© 2023 Microchip Technology Inc. ak filiales li yo

Bann tès

6. Bann tès (Poze yon kesyon)

Yo bay Testbench pou tcheke fonksyonalite DisplayPort Rx IP la. DisplayPort Tx IP yo itilize pou verifye fonksyonalite DisplayPort Rx IP.

6.1 Ranje simulation (Poze yon kesyon)

Pou simulation nwayo a lè l sèvi avèk banc tès la, fè etap sa yo:

1. Nan katalòg Libero SoC (View > Windows > Katalòg), elaji Solisyon-Videyo , trennen-e-depoze la DisplayPort Rx, epi klike sou OK. Gade figi sa a.

Figi 6-1. Montre kontwolè nan katalòg Libero SoC

2. SmartDesign konsiste de DisplayPort Tx ak DisplayPort Rx entèkoneksyon. Pou jenere SmartDesign pou simulation DisplayPort Rx IP, klike sou Pwojè Libero > Egzekite script. Navige pou script ..\ \component\Microchip\SolutionCore\dp_receiver\ \scripts\Dp_Rx_SD.tcl, epi klike sou Kouri .

Figi 6-2. Egzekite Script pou DisplayPort Rx IP

SmartDesign la parèt. Gade figi sa a.

Gid itilizatè
DS50003546A – 13
© 2023 Microchip Technology Inc. ak filiales li yo

Bann tès

Figi 6-3. Dyagram SmartDesign

3. Sou la Files tab, klike sou simulation > Enpòte Files. Figi 6-4. Enpòte Files

dp_receiver_C0

prdata_o_0[31:0] pready_o_0

4. Enpòte a tc_rx_videostream.txt, tc_rx_tps.txt, tc_rx_hpd.txt, tc_rx_aux_request.txt, ak tc_rx_aux_reply.txt file soti nan

chemen sa a: ..\ \component\Microchip\SolutionCore\dp_receiver\ \Stimulus.

5. Pou enpòte yon diferan file, browse folder nan ki gen sa ki nesesè yo file, epi klike Louvri. Enpòte a file se lis anba simulation, gade figi sa a.

 Gid itilizatè

DS50003546A – 14

© 2023 Microchip Technology Inc. ak filiales li yo

Bann tès

Figi 6-5. Enpòte Files Lis nan Dosye Simulation

6. Sou la Yerachi ankourajman tab, klike sou displayport_rx_tb (displayport_rx_tb. v). Lonje dwèt sou Simile konsepsyon Pre-Synth, epi klike sou Louvri entèaktif

Figi 6-6. Simulation Testbench

ModelSim ouvè ak tèsbanch la file jan yo montre nan figi sa a.

Gid itilizatè
DS50003546A – 15
© 2023 Microchip Technology Inc. ak filiales li yo

Bann tès

Figi 6-7. DisplayPort Rx ModelSim Waveform

Enpòtan: Si simulation an entèwonp akòz limit la ègzekutabl espesifye nan la DO file, sèvi ak kouri -tout lòd pou konplete simulation.

 Gid itilizatè

DS50003546A – 16

© 2023 Microchip Technology Inc. ak filiales li yo

Istwa revizyon

7. Istwa revizyon (Poze yon kesyon)

Istwa revizyon an dekri chanjman ki te aplike nan dokiman an. Chanjman yo nan lis pa revizyon, kòmanse ak piblikasyon ki pi aktyèl la.

Tablo 7-1. Istwa revizyon

Revizyon	Dat	Deskripsyon
A	06/2023	Premye piblikasyon dokiman an.

Gid itilizatè

DS50003546A – 17

© 2023 Microchip Technology Inc. ak filiales li yo

Sipò pou Microchip FPGA 

Gwoup pwodwi Microchip FPGA apiye pwodwi li yo ak plizyè sèvis sipò, tankou Sèvis Kliyan, Sant Sipò Teknik Kliyan, yon websit, ak biwo lavant atravè lemond. Yo sijere kliyan yo vizite resous sou entènèt Microchip yo anvan yo kontakte sipò paske li trè posib ke demann yo te deja reponn.

Kontakte Sant Sipò Teknik atravè websit nan www.microchip.com/support. Mansyone nimewo Pati Aparèy FPGA la, chwazi kategori ka ki apwopriye a, epi telechaje konsepsyon an files pandan y ap kreye yon ka sipò teknik.

Kontakte Sèvis Kliyan pou sipò pwodwi ki pa teknik, tankou pri pwodwi, amelyorasyon pwodwi, enfòmasyon aktyalizasyon, estati lòd, ak otorizasyon.

• Soti nan Amerik di Nò, rele 800.262.1060

• Soti nan rès mond lan, rele 650.318.4460

• Fakse, nenpòt kote nan mond lan, 650.318.8044

Enfòmasyon sou Microchip 

Microchip la Websit

Microchip bay sipò sou entènèt atravè nou an websit nan www.microchip.com/. Sa a websit ki itilize pou fè files ak enfòmasyon fasil disponib pou kliyan. Gen kèk nan kontni ki disponib yo enkli:

• Sipò pou pwodwi – Done fèy ak errata, nòt aplikasyon ak sample pwogram, resous konsepsyon, gid itilizatè a ak dokiman sipò pyès ki nan konpitè, dènye degaje lojisyèl ak lojisyèl achiv

• Sipò teknik jeneral – Kesyon yo poze souvan (FAQs), demann sipò teknik, gwoup diskisyon sou entènèt, lis manm pwogram patnè konsepsyon Microchip

• Biznis nan Microchip – Seleksyon pwodwi ak gid kòmande, dènye communiqués pou laprès Microchip, lis seminè ak evènman, lis biwo lavant Microchip, distribitè ak reprezantan faktori yo.

Sèvis Notifikasyon Chanjman pwodwi

Sèvis notifikasyon chanjman pwodwi Microchip la ede kenbe kliyan yo kouran sou pwodwi Microchip yo. Abònen yo pral resevwa yon notifikasyon imel chak fwa gen chanjman, mizajou, revizyon oswa erè ki gen rapò ak yon fanmi pwodwi espesifik oswa zouti devlopman ki enterese yo.

Pou anrejistre, ale nan www.microchip.com/pcn epi swiv enstriksyon enskripsyon yo. Sipò pou Kliyan

Itilizatè pwodwi Microchip yo ka resevwa asistans atravè plizyè chanèl: • Distribitè oswa Reprezantan

• Biwo Komèsyal Lokal

• Enjenyè solisyon entegre (ESE)

• Sipo teknik

Kliyan yo ta dwe kontakte distribitè yo, reprezantan yo oswa ESE pou jwenn sipò. Biwo lavant lokal yo disponib tou pou ede kliyan yo. Yon lis biwo lavant ak lokal yo enkli nan dokiman sa a.

Gen sipò teknik ki disponib atravè la websit nan: www.microchip.com/support Aparèy Microchip Kòd Pwoteksyon Karakteristik

Remake detay sa yo sou karakteristik pwoteksyon kòd sou pwodwi Microchip:

 Gid itilizatè

DS50003546A – 18

© 2023 Microchip Technology Inc. ak filiales li yo

• Pwodwi Microchip yo satisfè espesifikasyon yo nan Fich Done Microchip yo.

• Microchip kwè ke fanmi li nan pwodwi yo an sekirite lè yo itilize nan fason ki gen entansyon an, nan espesifikasyon opere, ak nan kondisyon nòmal.

• Microchip valè ak agresif pwoteje dwa pwopriyete entelektyèl li yo. Tantativ pou vyole karakteristik pwoteksyon kòd nan pwodwi Microchip se entèdi entèdi epi yo ka vyole Digital Millennium Copyright Act.

• Ni Microchip ni okenn lòt manifakti semi-conducteurs ka garanti sekirite kòd li a. Pwoteksyon Kòd pa vle di ke nou garanti pwodwi a se "ki pa ka kase". Pwoteksyon Kòd toujou ap evolye. Microchip pran angajman pou li kontinye amelyore karakteristik pwoteksyon kòd pwodwi nou yo.

Avi Legal

Piblikasyon sa a ak enfòmasyon ki ladan l yo ka itilize sèlman ak pwodwi Microchip, tankou pou konsepsyon, teste, ak entegre pwodwi Microchip ak aplikasyon w lan. Sèvi ak enfòmasyon sa yo nan nenpòt lòt fason vyole kondisyon sa yo. Enfòmasyon konsènan aplikasyon pou aparèy yo bay sèlman pou konvenyans ou epi yo ka ranplase pa mizajou. Se responsablite w pou asire ke aplikasyon w lan satisfè espesifikasyon w yo. Kontakte biwo lavant Microchip lokal ou a pou plis sipò oswa, jwenn plis sipò nan www.microchip.com/en-us/support/design-help/client-support-services.

ENFÒMASYON SA A SE MICROCHIP "KÒM YO". MICROCHIP PA FÈ OKENN REPREZANTASYON OUBYEN GARANTI KI KIT EXPRESSO BYEN ENPLIKITE, EKRI OUBYEN ORAL, LEGAL OSWA ONYÈ, KI GENYEN AK ENFÒMASYON YO KI GENYEN MEN PA LIMITE A NENPÒT GARANTI ENPLIKITE SOU KI PA Vyolasyon, Komèsyal ak PATISIBILITE, AK PATISIBILITE. GARANTI KI GENYEN AK KONDISYON, KALITE, OSWA PERFORMANS LI.

MICROCHIP PAP RESPONSABLE POU NENPÒT PÈT ENDRÈK, ESPESYAL, PINITIF, AK ENSEDAN, OSWA KONSEKANS, DOGAJ, PRI, OSWA DEPANS KI GENYEN KELÈ AK ENFÒMASYON AN OSWA ITILIZ YO, KELANSAN SA KOZE, MENM SI PWOFÈ SA A. POSIBILITE OSWA DOmaj YO PREVIVWA. NAN PWOFÈ LA LWA OBLÈ, RESPONSABILITE TOTAL MICROCHIP A SOU TOUT REKLAMASYON KI GENYEN KI GENYEN AK ENFÒMASYON AN OSWA ITILIZ YO PAP DEPASSE KANTITE FRÈ A, SI GEN GENYEN, OU TE PEYE DIRECTÈTMAN POU MICROCHIP POU ENFÒMASYON AN.

Itilizasyon aparèy Microchip nan aplikasyon pou sipò lavi ak/oswa sekirite se antyèman nan risk achtè a, epi achtè a dakò pou defann, dedomaje epi kenbe Microchip inonsan kont nenpòt ak tout domaj, reklamasyon, kostim, oswa depans ki soti nan itilizasyon sa a. Pa gen okenn lisans yo transmèt, implicitement oswa otreman, anba okenn dwa pwopriyete entelektyèl Microchip sof si sa di otreman.

Mak komèsyal yo

Non ak logo Microchip, logo Microchip, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ak XMEGA se mak anrejistre Microchip Technology Incorporated nan Etazini ak lòt peyi yo.

AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, ak ZL se mak anrejistre Microchip Technology Incorporated nan Etazini.

Sipresyon kle adjasan, AKS, Analog-pou-laj dijital la, Nenpòt kondansateur, AnyIn, AnyOut, Ogmante Chanjman, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM, dsPICDEM.

 Gid itilizatè

DS50003546A – 19

© 2023 Microchip Technology Inc. ak filiales li yo

Mwayèn Matching, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Programmation Serial nan Sikwi, ICSP, INICnet, Paralèl Entelijan, IntelliMOS, Koneksyon Inter-Chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, , RTG4, SAM ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox , VeriPHY, ViewSpan, WiperLock, XpressConnect, ak ZENA se mak komèsyal Microchip Technology Incorporated nan Etazini ak lòt peyi.

SQTP se yon mak sèvis nan Microchip Technology Incorporated nan Etazini

Logo Adaptec, Frequency on Demand, Silicon Storage Technology, ak Symmcom se mak ki anrejistre Microchip Technology Inc. nan lòt peyi yo.

GestIC se yon mak ki anrejistre Microchip Technology Germany II GmbH & Co. KG, yon sipòtè Microchip Technology Inc., nan lòt peyi yo.

Tout lòt mak ki mansyone isit la se pwopriyete konpayi respektif yo. © 2023, Microchip Technology Incorporated ak filiales li yo. Tout dwa rezève. ISBN: 978-1-6683-2664-0

Sistèm Jesyon Kalite

Pou enfòmasyon konsènan Sistèm Jesyon Kalite Microchip, tanpri vizite www.microchip.com/quality.

 Gid itilizatè

DS50003546A – 20

© 2023 Microchip Technology Inc. ak filiales li yo

Komèsyal ak sèvis atravè lemond

AMERIK ASIA / PASIFIK ASIA / PASIFIK EWÒP

Biwo Corporate

2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200

Faks: 480-792-7277

Sipò teknik:

www.microchip.com/support

Web Adrès: www.microchip.com

Atlanta

Duluth, GA

Tel: 678-957-9614

Faks: 678-957-1455

Austin, TX

Tel: 512-257-3370

Boston

Westborough, MA

Tel: 774-760-0087

Faks: 774-760-0088

Chicago

Itasca, IL

Tel: 630-285-0071

Faks: 630-285-0075

Dallas

Addison, TX

Tel: 972-818-7423

Faks: 972-818-2924

Detroit

Novi, MI

Tel: 248-848-4000

Houston, TX

Tel: 281-894-5983

Indianapolis

Noblesville, IN

Tel: 317-773-8323

Faks: 317-773-5453

Tel: 317-536-2380

Los Angeles

Mission Viejo, CA

Tel: 949-462-9523

Faks: 949-462-9608

Tel: 951-273-7800

Raleigh, NC

Tel: 919-844-7510

New York, NY

Tel: 631-435-6000

San Jose, CA

Tel: 408-735-9110

Tel: 408-436-4270

Kanada – Toronto

Tel: 905-695-1980

Faks: 905-695-2078

Ostrali - Sydney Tel: 61-2-9868-6733 Lachin - Beijing

Tel: 86-10-8569-7000 Lachin - Chengdu

Tel: 86-28-8665-5511 Lachin - Chongqing Tel: 86-23-8980-9588 Lachin - Dongguan Tel: 86-769-8702-9880 Lachin - Guangzhou Tel: 86-20-8755-8029 Lachin - Hangzhou Tel: 86-571-8792-8115 Lachin - Hong Kong SAR Tel: 852-2943-5100 Lachin - Nankin

Tel: 86-25-8473-2460 Lachin - Kendao

Tel: 86-532-8502-7355 Lachin - Shanghai

Tel: 86-21-3326-8000 Lachin - Shenyang Tel: 86-24-2334-2829 Lachin - Shenzhen Tel: 86-755-8864-2200 Lachin - Suzhou

Tel: 86-186-6233-1526 Lachin - Wuhan

Tel: 86-27-5980-5300 Lachin - Xian

Tel: 86-29-8833-7252 Lachin - ksiamèn

Tel: 86-592-2388138 Lachin - Zhuhai

Tel: 86-756-3210040

Lend - Bangalore

Tel: 91-80-3090-4444

Lend - New Delhi

Tel: 91-11-4160-8631

Lend - Pune

Tel: 91-20-4121-0141

Japon - Osaka

Tel: 81-6-6152-7160

Japon - Tokyo

Tel: 81-3-6880- 3770

Kore di - Daegu

Tel: 82-53-744-4301

Kore di - Seoul

Tel: 82-2-554-7200

Malezi - Kuala Lumpur

Tel: 60-3-7651-7906

Malezi - Penang

Tel: 60-4-227-8870

Filipin - Manila

Tel: 63-2-634-9065

Singapore

Tel: 65-6334-8870

Taiwan - Hsin Chu

Tel: 886-3-577-8366

Taiwan - Kaohsiung

Tel: 886-7-213-7830

Taiwan - Taipei

Tel: 886-2-2508-8600

Thailand - Bangkok

Tel: 66-2-694-1351

Vyetnam - Ho Chi Minh

Tel: 84-28-5448-2100

 Gid itilizatè

Otrich – Wels

Tel: 43-7242-2244-39

Faks: 43-7242-2244-393

Denmark - Copenhagen

Tel: 45-4485-5910

Faks: 45-4485-2829

Fenlann – Espoo

Tel: 358-9-4520-820

Frans - Pari

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

Almay – Garching

Tel: 49-8931-9700

Almay – Haan

Tel: 49-2129-3766400

Almay - Heilbronn

Tel: 49-7131-72400

Almay - Karlsruhe

Tel: 49-721-625370

Almay - Minik

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Almay - Rosenheim

Tel: 49-8031-354-560

Izrayèl - Ra'anana

Tel: 972-9-744-7705

Itali - Milan

Tel: 39-0331-742611

Faks: 39-0331-466781

Itali - Padova

Tel: 39-049-7625286

Netherlands - Drunen

Tel: 31-416-690399

Faks: 31-416-690340

Nòvèj - Trondheim

Tel: 47-72884388

Polòy - Warsaw

Tel: 48-22-3325737

Woumani - Bucharest

Tel: 40-21-407-87-50

Espay – Madrid

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

Syèd - Gothenberg

Tel: 46-31-704-60-40

Syèd - Stockholm

Tel: 46-8-5090-4654

UK - Wokingham

Tel: 44-118-921-5800

Faks: 44-118-921-5820

DS50003546A – 21

© 2023 Microchip Technology Inc. ak filiyal li yo

Dokiman / Resous

MICROCHIP IP RX DisplayPort Tx Sous [pdfGid Itilizatè IP RX DisplayPort Tx Sous, DisplayPort Tx Sous, Tx Sous, Sous

Referans

• Manyèl itilizatè