IP RX DisplayPort Tx Fontoj

Montru Port RX IP-Gvidilo de Uzanto

Enkonduko (Demandu)

DisplayPort Rx IP estas dizajnita por ricevi vidbendon de DisplayPort Tx-fontoj. Ĝi estas celita por la PolarFire® FPGA-aplikoj kaj efektivigitaj bazitaj sur la protokolo DisplayPort Standard 1.4 de Video Electronics Standards Association (VESA). Por pliaj informoj pri VESA-protokolo, vidu VESA. Ĝi subtenas normajn tarifojn de 1.62, 2.7, 5.4 kaj 8.1 Gbps por ekranoj.

Resumo (Demandu)

La sekva tabelo disponigas resumon de la DisplayPort Rx IP-karakterizaĵoj.

Tabelo 1. Resumo

Kerna Versio	Ĉi tiu dokumento validas por DisplayPort Rx v2.1.
Subtenataj Aparaj Familioj	PolarFire® SoC PolarFire
Subtenita Ila Fluo	Postulas Liberon® SoC v12.0 aŭ postaj eldonoj.
Licencado	La kerno estas licenc-ŝlosita por klara teksto RTL. Ĝi subtenas la generacion de ĉifrita RTL por la Verilog-versio de kerno sen permesilo.

Karakterizaĵoj (Demandu)

La ĉefaj funkcioj de DisplayPort Rx estas listigitaj jene:

• Subtenu 1, 2 aŭ 4 Lenojn
• Subtenu 6, 8 kaj 10 Bitojn per Komponanto
• Subtenu Ĝis 8.1 Gbps per Leno
• Subtenu DisplayPort 1.4 Protokolon
• Nur Subtenu Ununuran Videofluon aŭ SST-Reĝimon, kaj la MST-Reĝimo ne estas Subtenita
• Aŭdio-Transsendo ne estas Subtenata

Aparato Utiligo kaj Rendimento (Demandu)

La sekva tabelo listigas la uzadon kaj rendimenton de la aparato.

Tabelo 2. Aparato Utiligo kaj Rendimento

Familio	Aparato	LUToj	DFF	Efikeco (MHz)	LSRAM	µSRAM	Matematikaj Blokoj	Ĉip Tutmonda
PolarFire®	MPF300T	30652	14123	200	28	32	0	2

Uzantgvidilo

DS50003546A - 1

© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Aparataro Efektivigo

1. Aparataro Efektivigo (Demandu)

La sekva figuro montras la DisplayPort Rx IP-efektivigon.

Figuro 1-1. DisplayPort Rx IP-Efektivigo

DisplayPort Rx IP inkluzivas la jenajn:

• Descrambler-modulo
• Lena ricevilo modulo
• Video Stream Receiver modulo
• AUX_CH-modulo

Descrambler malklamigas la enigajn lendatenojn. Lenoricevilo malmultipleksas ĉiajn datumojn sur ĉiu leno. La VideoStream Receiver ricevas videopikselojn de la lena ricevilo, ĝi reakiras la videofluan signalon. AUX_CH-modulo ricevas la komandon AUX Request de DisplayPort-fonta aparato kaj transdonas AUX-Respondon al DisplayPort-fonta aparato.

1.1 Funkcia Priskribo (Demandu)

Ĉi tiu sekcio priskribas la funkciopriskribon de la DisplayPort Rx IP.

HPD

La DisplayPort Rx IP eligas la HPD-signalon laŭ la agordoj de la programaro de DisplayPort-lavujo. Post kiam la DisplayPort Rx IP estas preta, la DisplayPort-lava aplika programaro devas agordi la HPD-signalon al 1. Kiam ĝi atendas, ke la DisplayPort-fonta aparato relegos la staton de la sink-aparato aŭ retrejnas, la DisplayPort-lava aplika programaro devas agordi HPD. por generi la HPD-interrompan signalon.

AUX-Kanalo

La DisplayPort-fonta aparato komunikas la DisplayPort-lavujon per AUX-Kanalo. La fonta aparato sendanta peton transakcion al la lavuga aparato kaj la lavega aparato sendanta Respondan transakcion al fonta Aparato. DisplayPort Rx efektivigas la AUX-transakcian dissendilon kaj ricevilo. Por AUX-transakcia dissendilo, la DisplayPort-lavujo-aplikprogramo provizas ĉiujn AUX-transakciajn enhavajn bajtojn, la DisplayPort Rx IP generas la transakcian bitfluon. Por la AUX-transakcia ricevilo, DisplayPort Rx IP ricevas la transakcion kaj ĉerpas ĉiujn bajtojn al la aplikaĵo DisplayPort. La Link Policy Maker kaj la Stream Policy Maker devas esti efektivigitaj en la aplikaĵo DisplayPort.

Transdono de Video Stream

La DisplayPort Rx IP subtenas RGB 4:4:4, kaj nur subtenas ununuran videofluon. Post kiam trejnado estas farita kaj la videofluo estas preta, la DisplayPort Rx IP komencas elsendi videofluon. Post trejnado, la DisplayPort Rx IP devas esti ebligita por videoricevo. La DisplayPort Rx IP ne inkluzivas funkcion de reakiro de videohorloĝo. La uzanto devas reakiri la video-horloĝon ekster la DisplayPort Rx IP aŭ uzi fiksan sufiĉe altan frekvencan horloĝon por eligi la videofluajn datumojn.

Uzantgvidilo
DS50003546A - 4
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

DisplayPort Rx IP-Apliko

2. DisplayPort Rx IP-Apliko (Demandu) La sekva figuro montras la tipan aplikaĵon DisplayPort Rx IP.

Figuro 2-1. Tipa aplikaĵo por DisplayPort Rx IP

Kiel montrite en la antaŭa figuro, la dissendilbloko ricevas kvar lenojn datenojn. Estas kvar nesinkronaj FIFO por sinkronigi ĉiujn lenajn datumojn en unu horloĝan domajnon. Tiuj kvar lenoj datenoj estas malkoditaj al 8B-kodo en la 8B10B-malĉifrilmoduloj. La DisplayPort Rx IP ricevas lenojn 8B datumojn kaj eligas videofluajn datumojn; ĝi ankaŭ funkcias kun la programaro RISC-V por fini la trejnadon kaj Link Policy Maker. La reakiritaj videofluaj datumoj estas traktataj en la modulo de Bilda Prilaborado kaj generas eligon sur la RGB-eliginterfaco.

Uzantgvidilo
DS50003546A - 5
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

DisplayPort Rx Parametroj kaj Interfacaj Signaloj

3. DisplayPort Rx Parametroj kaj Interfacaj Signaloj (Demandu) 

Ĉi tiu sekcio diskutas la parametrojn en la DisplayPort Tx GUI-agordilo kaj I/O-signaloj. 

3.1 Agordaj Agordoj (Demandu)

La sekva tablo listigas la priskribon de la agordaj parametroj uzataj en la aparatara efektivigo de DisplayPort Rx. Ĉi tiuj estas ĝeneralaj parametroj kaj diversaj laŭ la postulo de la aplikaĵo.

Tabelo 3-1. Parametroj de agordo

Nomo	Defaŭlte	Priskribo
Linia Buffer Profundo	2048	Eliglinia bufroprofundo Ĝi devas esti pli granda ol linio-piksela nombro
Nombro de lenoj	4	Elportas 1, 2 kaj 4 lenojn

3.2 Enigoj kaj Eligoj Signaloj (Demandu)

La sekva tabelo listigas la enigajn kaj elirajn havenojn de DisplayPort Rx IP.

Tabelo 3-2. Enigo kaj Eligo-Havenoj de DisplayPort Rx IP

Interfaco	Larĝo		Direkta Priskribo
vclk_i	1	Enigo	Video horloĝo
dpclk_i	1	Enigo	DisplayPort IP funkcia horloĝo Ĝi estas DisplayPortLaneRate/40 Por ekzample, DisplayPort-voja rapideco estas 2.7 Gbps, dpclk_i estas 2.7 Gbps/40 = 67.5 MHz
aux_clk_i	1	Enigo	AUX Channel-horloĝo, ĝi estas 100 MHz
pclk_i	1	Enigo	APB interfaco-horloĝo
prst_n_i	1	Enigo	Malalt-aktiva rekomencigita signalo sinkronigita kun pclk_i
paddr_i	16	Enigo	APB-adreso
pwrite_i	1	Enigo	APB skribsignalo
psel_i	1	Enigo	APB elekta signalo
penable_i	1	Enigo	APB ebliga signalo
pwdata_i	32	Enigo	APB skribaj datumoj
prdata_o	32	Eligo	APB legante datumojn
pready_o	1	Eligo	APB leganta datumoj preta signalo
int_o	1	Eligo	Interrompa signalo al CPU
vsync_o	1	Eligo	VSYNC por eliga videofluo Ĝi estas sinkrona kun vclk_i.
hsync_o	1	Eligo	HSYNC por eliga videofluo Ĝi estas sinkrona kun vclk_i.
pixel_val_o	1/2/4	Eligo	Indikas la validigon de pikseloj sur pixel_data_o pordo, sinkrona kun vclk_i

Uzantgvidilo
DS50003546A - 6
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

DisplayPort Rx Parametroj kaj Interfacaj Signaloj

………..daŭrigis  Interfaco Larĝo Direkto Priskribo
pixel_data_o	48/96/192	Eligo	Eligi videofluajn pikselojn, ĝi povus esti 1, 2 aŭ 4 paralelaj pikseloj. ĝi estas sinkrona kun vclk_i. Por 4 paralelaj pikseloj, • bit[191:144] por 1st pikselo • bit[143:96] por 2nd pikselo • bit[95:48] por 3rd pikselo • bit[47:0] por 4th pikselo Ĉiu pikselo uzas 48 bitojn, por RGB, bit[47:32] estas R, bit[31:16] estas G, bit[15:0] estas B. Ĉiu kolorkomponento uzas la plej malsuprajn BPC-bitojn. Por ekzample, RGB kun 24 bitoj por pikselo, bit[7:0] estas B, bit[23:16] estas G, bit[39:32] estas R, ĉiuj aliaj bitoj estas rezervitaj.
hpd_o	1	Eligo	HPD-eligsignalo
aux_tx_en_o	1	Eligo	AUX Tx-datumo ebligas signalon
aux_tx_io_o	1	Eligo	AUX Tx-datenoj
aux_rx_io_i	1	Enigo	AUX Rx-datenoj
dp_lane_k_i	Nombro da lenoj * 4	Enigo	DisplayPort-enigovojoj datumoj K indiko Ĝi estas sinkrona kun dpclk_i. • Bit[15:12] por Lane0 • Bit[11:8] por Lane1 • Bit[7:4] por Lane2 • Bit[3:0] por Lane3
dp_lane_data_i	Nombro de lenoj*32	Enigo	DisplayPort-enigo-vojaj datumoj Ĝi estas sinkrona kun dpclk_i. • Bit[127:96] por Lane0 • Bit[95:64] por Lane1 • Bit[63:32] por Lane2 • Bit[31:0] por Lane3
mvid_val_o	1	Eligo	Indikas ĉu mvid_o kaj nvid_o estas disponeblaj, ĝi estas sinkrona kun dpclk_i.
mvid_o	24	Eligo	Mvid Ĝi estas sinkrona kun dpclk_i.
nvid_o	24	Eligo	Nvid Ĝi estas sinkrona kun dpclk_i.
	xcvr_rx_ready_i Nombro da lenoj	Enigo	Transceptor pretaj signaloj
pcs_err_i	Nombro de lenoj	Enigo	Kernaj Pcs-malĉifrilaj erarsignaloj
pcs_rstn_o	1	Eligo	Restarigi la malĉifrilon de Core Pcs
lane0_rxclk_i	1	Enigo	Lane0-horloĝo de Transceiver
lane1_rxclk_i	1	Enigo	Lane1-horloĝo de Transceiver
lane2_rxclk_i	1	Enigo	Lane2-horloĝo de Transceiver
lane3_rxclk_i	1	Enigo	Lane3-horloĝo de Transceiver

Uzantgvidilo
DS50003546A - 7
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Tempaj Diagramoj

4. Tempaj Diagramoj (Demandu)

Kiel montrite en la figuro, hsync_o estas asertita por pluraj cikloj antaŭ ĉiu linio. Se estas n linioj en videokadro, estas n hsync_o asertitaj. Antaŭ la unua linio kaj la unua asertita hsync_o, vsync_o estas asertita dum pluraj cikloj. La pozicio kaj larĝo de VSYNC kaj HSYNC estas agorditaj per programaro.

Figuro 4-1. Tempodiagramo por Eligo Video Stream Interface Signalo

DisplayPort Rx IP-Agordo

5. DisplayPort Rx IP-Agordo (Demandu)

Ĉi tiu sekcio priskribas la diversajn agordajn parametrojn de DisplayPort Rx IP.

5.1 HPD (Demandu)

Kiam la DisplayPort-lava aparato estas preta kaj konektita al la DisplayPort-fonta aparato, la DisplayPort-lava aplika programaro devas aserti la HPD-signalon al 1 skribante 0x01 en la registron 0x0140. La programaro de DisplayPort-lavujo devas monitori la staton de la sinka aparato. Se la sink-aparato bezonas fontan aparaton por legi la DPCD-registrojn, la sink-aparato-softvaro devas sendi HPD-interrompon skribante 0x01 en registron 0x0144, tiam skribi 0x00 en 0x0144.

5.2 Ricevu AUX-Peton-Transakcion (Demandu)

Kiam la DisplayPort Rx IP ricevis AUX-Peton-transakcion kaj interrompo estas ebligita, la programaro devas ricevi la NewAuxReply-okazaĵinterrompon. La programaro devas plenumi la sekvajn paŝojn por legi la ricevitan AUX-Peton-transakcion de la DisplayPort IP:

1. Legu registron 0x012C por scii la longon (RequestBytesNum) de la ricevita AUX-transakcio.

2. Legu registron 0x0124 RequestBytesNum fojojn por ricevi ĉiujn bajtojn de la ricevita AUX-transakcio.

3. AUX Request-transakcio COMM[3:0] estas la unua leganta bajta bito [7:4].

4. DPCD-adreso estas ((FirstByte[3:0]<<16) | (SecondByte[7:0]<<8) | (ThirdByte[7:0])).

5. AUX Request Length-kampo estas FourthByte[7:0].

6. Por DPCD skribanta Peti transakcion, ĉiuj bajtoj post la longo kampo estas skribantaj datumoj. 5.3 Transsendi AUX-Respondan Transakcion (Demandu)

Post ricevado de AUX Request-transakcio, la programaro devas agordi la DisplayPort Rx IP por transdoni AUX Reply-transakcion kiel eble plej baldaŭ. La programaro respondecas determini ĉiujn Respondajn transakciajn bajtojn, kiuj inkluzivas la Respondan tipon.

Por transdoni AUX-Respondon, programaro devas plenumi la sekvajn paŝojn:

1. Se AUX Reply-transakcio inkluzive de DPCD legado de datumoj, skribu ĉiujn legitajn datumojn en registron 0x010C bajto post bajto. Se neniuj datumoj de legado de DPCD estos transdonitaj, saltu ĉi tiun paŝon.

2. Determini kiom da DPCD legaj bajtoj (AuxReadBytesNum). Se neniu DPCD leganta bajtojn, AuxReadBytesNum estas 0.

3. Determini la AUX-Respondan tipon (ReplyComm).

4. Skribu ((AuxReadBytesNum<<16) | ReplyComm) en registron 0x0100.

5.4 Trejnado de DisplayPort Lanes (Demandu)

Ĉe la unua trejnado stage, la DisplayPort-fonta aparato transdonas TPS1 por fari la ligitan DisplayPort-lavujon por akiri LANEx_CR_DONE.

Ĉe la dua trejnado stage, la DisplayPort-fonta aparato transdonas TPS2/TPS3/TPS4 por akiri la ligitan DisplayPort-lavujon por ricevi LANEx_EQ_DONE, LANEx_SYMBOL_LOCKED, kaj INTERLANE_ALIGN_DONE.

LANEx_CR_DONE indikas ke la FPGA Transceiver CDR estas ŝlosita. LANEx_SYMBOL_LOCKED indikas ke la 8B10B malĉifrilo malkodas 8B bajtojn ĝuste.

Antaŭ la trejna proceduro, la programaro de aplikaĵo DisplayPort-lavujo devas lasi la fontan aparaton. La DisplayPort Rx IP subtenas TPS3 kaj TPS4.

Kiam la fonta aparato sendas TPS3/TPS4 (fonta aparato skribas DPCD_0x0102 por indiki transdonon de TPS3/TPS4), la programaro devas plenumi la sekvajn paŝojn por kontroli ĉu trejnado estas farita:

Uzantgvidilo
DS50003546A - 9
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

DisplayPort Rx IP-Agordo

1. Skribu ebligitan numeron de lenoj en registron 0x0000.

2. Skribu 0x00 en registron 0x0014 por malŝalti malklamigilon por TPS3. Skribu 0x01 por ebligi deklamilon por TPS4.

3. Atendante ĝis la fonta aparato legas DPCD_0x0202 kaj DPCD_0x0203 DPCD-registrojn.

4. Legu registron 0x0038 por scii ĉu la DisplayPort Rx IP-lenoj ricevis TPS3. Agordu LANEx_EQ_DONE al 1 kiam TPS3 estas ricevita.

5. Legu registron 0x0018 por scii ĉu ĉiuj lenoj estas vicigitaj. Agordu INTERLANE _ALIGN_DONE al 1 se ĉiuj lenoj estas vicigitaj.

En la trejna proceduro, la programaro eble bezonos agordi la agordojn de Transceiver SI kaj la indicon de Transceiver.

5.5 Video Stream Ricevilo (Demandu)

Post kiam trejnado estas kompletigita, la DisplayPort Rx IP devas ebligi la videofluan ricevilon. Por ebligi la videoricevilon, la programaro devas plenumi la jenan agordon:

1. Skribu 0x01 en registron 0x0014 por ebligi deklamilon.

2. Skribu 0x01 en registron 0x0010 por ebligi videofluan ricevilon.

3. Legu MSA de registro 0x0048 al registri 0x006C ĝis senchave MSA-valoroj estas trovitaj.

4. Skribu FrameLinesNumber en registron 0x00C0. Skribu LinePixelsNumber en registron 0x00D8. Por ekzample, se ni scias ke ĝi estas 1920×1080 videofluo de MSA, tiam skribu 1080 en registron 0x00C0 kaj skribu 1920 en registron 0x00D8.

5. Legu registron 0x01D4 por kontroli ĉu la reakirita videoflua kadro atendis HWidth kaj atenditan VHeight.

6. Legu registron 0x01F0 por forigi kaj forĵeti la legan valoron ĉar ĉi tiu registro registras la staton de la lasta legado.

7. Atendante ĉirkaŭ 1 sekundon aŭ plurajn sekundojn, Legu registron 0x01F0 denove. Kontrolante biton [5] por kontroli ĉu la reakirita videofluo HWidth estas ŝlosita. 1 signifas malŝlosita kaj 0 signifas ŝlosita. Kontrolante biton [21] por kontroli ĉu rekuperita la videofluo VHeight estas ŝlosita. 1 signifas malŝlosita kaj 0 signifas ŝlosita.

5.6 Registru Difino (Demandu)

La sekva tabelo montras la internajn registrojn difinitajn en DisplayPort Tx IP.

Tabelo 5-1. DisplayPort Rx IP-Registroj

Adresaj Bitoj		Nomo		Tajpu Defaŭltan	Priskribo
0x0000	[2:0]	Enabled_Lanes_Number	RW	0x4	Ebligitaj lenoj numero 4 lenoj, 2 lenoj aŭ 1 leno
0x0004	[2:0]	Ekster_Paralela_Pixel_Numero	RW	0x4	La nombro da paralelaj pikseloj ĉe videoflua eliginterfaco
0x0010	[0]	Video_Stream_Enable	RW	0x0	Ebligu videofluan ricevilon
0x0014	[0]	Descramble_Enable	RW	0x0	Ebligu malklamigilon
0x0018	[0]	InterLane_Alignment_Status RO		0x0	Indikas ĉu lenoj estas vicigitaj
0x001C	[1]	Alignment_Eraro	RC	0x0	Indikas ĉu estas eraro en viciga proceduro
	[0]	Nova_Alineado	RC	0x0	Indikas ĉu estis nova viciga evento. Kiam lenoj ne estas vicigitaj, nova paraleligo estas atendita. Kiam lenoj estas vicigitaj kaj estis nova vicigo, tio signifas, ke lenoj estas el vicigitaj kaj denove vicigitaj.
0x0038		[14:12] Lane3_RX_TPS_Mode	RO	0x0	Lane3 ricevis TPSx-reĝimon. 2 signifas TPS2, 3 signifas TPS3, kaj 4 signifas TPS4.

Uzantgvidilo
DS50003546A - 10
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

DisplayPort Rx IP-Agordo

………..daŭrigis  Adreso Bitoj Nomo Tipo Defaŭlta Priskribo
	[10:8]	Lane2_RX_TPS_Mode	RO	0x0	Lane2 ricevis TPSx-reĝimon
	[6:4]	Lane1_RX_TPS_Mode	RO	0x0	Lane1 ricevis TPSx-reĝimon
	[2:0]	Lane0_RX_TPS_Mode	RO	0x0	Lane0 ricevis TPSx-reĝimon
0x0044	[7:0]	Rx_VBID	RO	0x00	Ricevis VBID
0x0048	[15:0]	MSA_Htute	RO	0x0	Ricevita MSA_HTotal
0x004C	[15:0]	MSA_VTotal	RO	0x0	Ricevita MSA_VTotal
0x0050	[15:0]	MSA_HStart	RO	0x0	Ricevita MSA_HStart
0x0054	[15:0]	MSA_VStart	RO	0x0	Ricevis MSA_VStart
0x0058	[15]	MSA_VSync_Polarity	RO	0x0	Ricevis MSA_VSYNC_Polarity
	[14:0]	MSA_VSync_Width	RO	0x0	Ricevita MSA_VSYC_Width
0x005C	[15]	MSA_HSync_Polarity	RO	0x0	Ricevis MSA_HSYNC_Polarity
	[14:0]	MSA_HSync_Width	RO	0x0	Ricevita MSA_HSYNC_Width
0x0060	[15:0]	MSA_HLarĝo	RO	0x0	Ricevita MSA_HWidth
0x0064	[15:0]	MSA_VAlteco	RO	0x0	Ricevita MSA_VAlteco
0x0068	[7:0]	MSA_MISC0	RO	0x0	Ricevita MSA_MISC0
0x006C	[7:0]	MSA_MISC1	RO	0x0	Ricevita MSA_MISC1
0x00C0	[15:0]	Video_Kadro_Linio_Numero	RW	0x438	La nombro da linioj en ricevita videokadro
0x00C4	[15:0]	Video_VSYNC_Larĝo	RW	0x0004	Difinas la eligan videon VSYNC-larĝon en vclk_i-cikloj
0x00C8	[15:0]	Video_HSYNC_Larĝo	RW	0x0004	Difinas la eligan video HSYNC-larĝon en vclk_i-cikloj
0x00CC	[15:0]	VSYNC_Al_HSYNC_Larĝo	RW	0x0008	Difinas la distancon inter VSYNC kaj HSYNC en vclk_i-cikloj
0x00D0	[15:0]	HSYNC_Al_Pixel_Larĝo	RW	0x0008	Difinas la distancon inter HSYNC kaj unualinia pikselo en cikloj
0x00D8	[15:0]	Video_liniaj_pikseloj	RW	0x0780	La nombro da pikseloj en ricevita videolinio
0x0100		[23:16] AUX_Tx_Data_Byte_Num	RW	0x00	La nombro da DPCD leganta datumajn bajtojn en la AUX-Respondo
	[3:0]	AUX_Tx_Komando	RW	0x0	La Comm[3:0] en AUX-Respondo (Respondo-Tipo)
0x010C	[7:0]	AUX_Tx_Skribaj_Datumoj	RW	0x00	Skribu ĉiujn DPCD-legajn datumajn bajtojn por la AUX-Respondo
0x011C	[15:0]	Tx_AUX_Reply_Num	RC	0x0	La nombro de AUX Reply-transakcioj transdonotaj
0x0120	[15:0]	Rx_AUX_Peto_Num	RC	0x0	La nombro de AUX Request-transakcioj ricevotaj
0x0124	[7:0]	AUX_Rx_Read_Data	RO	0x00	Legu ĉiujn bajtojn de ricevita AUX-Peto-transakcio
0x012C	[7:0]	AUX_Rx_Request_Length	RO	0x00	La nombro da bajtoj en la ricevita AUX-Peto-transakcio
0x0140	[0]	HPD_Status	RW	0x0	Agordu HPD-eligvaloron
0x0144	[0]	Send_HPD_IRQ	RW	0x0	Skribu al 1 por sendi HPD-interrompon
0x0148	[19:0]	HPD_IRQ_Larĝo	RW		0x249F0 Difinas la HPD IRQ malalt-aktiva pulslarĝo en aux_clk_i cikloj
0x0180	[0]	IntMask_Total_Interrupt	RW	0x1	Interrupt Mask: totala interrompo
0x0184	[1]	IntMask_NewAuxRequest	RW	0x1	Interrompa Masko: Ricevis novan AUX-Peton
	[0]	IntMask_TxAuxDone	RW	0x1	Interrompa Masko: Transsendu AUX Respondon farita
0x01A0	[15]	Int_TotalInt	RC	0x0	Interrompo: totala interrompo
	[1]	Int_NewAuxRequest	RC	0x0	Interrompo: Ricevis novan AUX-Peton
	[0]	Int_TxAuxDone	RC	0x0	Interrompo: Transsendi AUX Respondon farita
0x01D4		[31:16] Video_Output_LineNum	RO	0x0	La nombro da linioj en eliga videokadro
	[15:0]	Video_Eligo_PixelNum	RO	0x0	La nombro da pikseloj en eliga videolinio
0x01F0	[21]	Video_LineNum_Unlock	RC	0x0	1 signifas, ke la nombro de la eligo de videokadraj linioj ne estas ŝlosita
	[5]	Video_PixelNum_Unlock	RC	0x0	1 signifas, ke la nombro de eligo de video-pikseloj ne estas ŝlosita

Uzantgvidilo
DS50003546A - 11
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

DisplayPort Rx IP-Agordo

5.7 Ŝofora Agordo (Demandu)

Vi povas trovi la ŝoforon files en la sekvanta

vojo: ..\ \komponanto\Mikroĉipo\SolutionCore\dp_ricevilo\ \Driver.

Uzantgvidilo
DS50003546A - 12
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Testbenko

6. Testbenko (Demandu)

Testbench estas provizita por kontroli la funkciojn de la DisplayPort Rx IP. DisplayPort Tx IP estas uzata por kontroli la DisplayPort Rx IP-funkciecon.

6.1 Simulaj Vicoj (Demandu)

Por simuli la kernon uzante la testbenkon, faru la sekvajn paŝojn:

1. En la Katalogo de Libero SoC (View > Vindozo > Katalogo), ekspansiiĝi Solvoj-Video , trenu kaj faligi la DisplayPort Rx, kaj poste alklaku OK. Vidu la sekvan figuron.

Figuro 6-1. Vidigu Regilo en Libero SoC Katalogo

2. SmartDesign konsistas el DisplayPort Tx kaj DisplayPort Rx interkonektoj. Por generi la SmartDesign por la DisplayPort Rx IP-simulado, alklaku Projekto Libero > Efektivigu skripton. Foliumi al skripto ..\ \komponanto\Mikroĉipo\SolutionCore\dp_ricevilo\ \scripts\Dp_Rx_SD.tcl, kaj poste alklaku Kuru .

Figuro 6-2. Efektivigu Skripton por DisplayPort Rx IP

La SmartDesign aperas. Vidu la sekvan figuron.

Uzantgvidilo
DS50003546A - 13
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Testbenko

Figuro 6-3. SmartDesign Diagramo

3. Sur la Files langeto, klaku simulado > Importi Files. Figuro 6-4. Importi Files

dp_ricevilo_C0

prdata_o_0[31:0] pready_o_0

4. Importi la tc_rx_videostream.txt, tc_rx_tps.txt, tc_rx_hpd.txt, tc_rx_aux_request.txt, kaj tc_rx_aux_reply.txt file de la

sekva vojo: ..\ \komponanto\Mikroĉipo\SolutionCore\dp_ricevilo\ \Stimolo.

5. Por importi malsaman file, foliumu la dosierujon, kiu enhavas la bezonatajn file, kaj klaku Malfermu. La importita file estas listigita sub simulado, vidu la sekvan figuron.

 Uzantgvidilo

DS50003546A - 14

© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Testbenko

Figuro 6-5. Importita Files Listo en Simuladosierujo

6. Sur la Stimula Hierarkio langeto, klaku displayport_rx_tb (displayport_rx_tb. v). Montru al Simuli Antaŭ-Sinteza Dezajno, kaj poste alklaku Malfermu Interage

Figuro 6-6. Simulado de Testbenko

ModelSim malfermiĝas kun la testbenko file kiel montrite en la sekva figuro.

Uzantgvidilo
DS50003546A - 15
© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Testbenko

Figuro 6-7. DisplayPort Rx ModelSim Ondoformo

Grava: Se la simulado estas interrompita pro la rultempa limo specifita en la DO file, uzu la run -all komando por kompletigi la simuladon.

 Uzantgvidilo

DS50003546A - 16

© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Historio de Revizio

7. Historio de Revizio (Demandu)

La reviziohistorio priskribas la ŝanĝojn kiuj estis efektivigitaj en la dokumento. La ŝanĝoj estas listigitaj laŭ revizio, komencante de la plej aktuala publikigo.

Tabelo 7-1. Historio de Revizio

Revizio	Dato	Priskribo
A	06/2023	Komenca eldono de dokumento.

Uzantgvidilo

DS50003546A - 17

© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Mikroĉipa FPGA Subteno 

La grupo de produktoj de Microchip FPGA subtenas siajn produktojn per diversaj helpservoj, inkluzive de Klienta Servo, Klienta Teknika Subtena Centro, webretejo, kaj tutmonde vendaj oficejoj. Klientoj estas sugestitaj viziti interretajn rimedojn de Microchip antaŭ kontakti subtenon ĉar estas tre verŝajne, ke iliaj demandoj jam estis responditaj.

Kontaktu Teknikan Subtenan Centron per la webretejo ĉe www.microchip.com/support. Menciu la numeron de FPGA-Aparato, elektu taŭgan kazan kategorion kaj alŝutu dezajnon files dum kreado de teknika subteno kazo.

Kontaktu Klientservon por ne-teknika produkta subteno, kiel produktaj prezoj, produktaj ĝisdatigoj, ĝisdatigaj informoj, mendostatuso kaj rajtigo.

• El Nordameriko, voku 800.262.1060

• El la cetera mondo, voku 650.318.4460

• Faksi, de ie ajn en la mondo, 650.318.8044

Mikroĉipa Informo 

La Mikroĉipo Webretejo

Microchip provizas interretan subtenon per nia webretejo ĉe www.microchip.com/. Ĉi tio webretejo estas uzata por fari files kaj informoj facile haveblaj al klientoj. Iuj el la disponeblaj enhavoj inkluzivas:

• Produkta Subteno – Datumfolioj kaj eraroj, aplikaj notoj kaj sample-programoj, dezajnaj rimedoj, gvidiloj de uzanto kaj aparataj subtenaj dokumentoj, plej novaj softvaraj eldonoj kaj arkivita programaro

• Ĝenerala Teknika Subteno - Oftaj Demandoj (FAQs), teknika subteno-petoj, interretaj diskutgrupoj, listo de membroj de la programpartnera dezajno de Microchip

• Komerco de Microchip - Elektilo de produktoj kaj mendaj gvidiloj, plej novaj gazetaraj komunikoj de Microchip, listo de seminarioj kaj eventoj, listoj de vendaj oficejoj de Microchip, distribuistoj kaj fabrikreprezentantoj

Servo pri Sciigo pri Ŝanĝo de Produkto

La servo de sciigo pri ŝanĝo de produktoj de Microchip helpas konservi klientojn aktualaj pri produktoj de Microchip. Abonantoj ricevos retpoŝtan sciigon kiam ajn estas ŝanĝoj, ĝisdatigoj, revizioj aŭ eraroj rilataj al specifita produkta familio aŭ disvolva ilo de intereso.

Por registriĝi, iru al www.microchip.com/pcn kaj sekvu la instrukciojn pri registriĝo. Klienta Subteno

Uzantoj de Microchip-produktoj povas ricevi helpon per pluraj kanaloj: • Distribuisto aŭ Reprezentanto

• Loka Venda Oficejo

• Inĝeniero pri Integraj Solvoj (ESE)

• Teknika subteno

Klientoj devas kontakti sian distribuiston, reprezentanton aŭ ESE por subteno. Lokaj vendaj oficejoj ankaŭ disponeblas por helpi klientojn. Listo de vendaj oficejoj kaj lokoj estas inkluzivita en ĉi tiu dokumento.

Teknika subteno disponeblas per la webretejo ĉe: www.microchip.com/support Mikroĉip-Aparatoj Koda Protekto Trajto

Notu la sekvajn detalojn pri la koda protekto-trajto sur Microchip-produktoj:

 Uzantgvidilo

DS50003546A - 18

© 2023 Microchip Technology Inc. kaj ĝiaj filioj

• Microchip-produktoj plenumas la specifojn enhavitajn en sia aparta Microchip-Datumfolio.

• Microchip kredas, ke ĝia familio de produktoj estas sekura kiam uzata laŭ la celita maniero, ene de funkciaj specifoj kaj sub normalaj kondiĉoj.

• Microchip taksas kaj agreseme protektas siajn rajtojn pri intelekta proprieto. Provoj malobservi la kodprotektajn funkciojn de Microchip-produkto estas strikte malpermesitaj kaj povas malobservi la Ciferecan Jarmilan Kopirajto-Leĝon.

• Nek Microchip nek iu alia fabrikanto de duonkonduktaĵoj povas garantii la sekurecon de ĝia kodo. Koda protekto ne signifas, ke ni garantias, ke la produkto estas "nerompebla". Koda protekto konstante evoluas. Microchip kompromitas kontinue plibonigi la kodprotektajn funkciojn de niaj produktoj.

Leĝa Avizo

Ĉi tiu publikigo kaj la ĉi tieaj informoj povas esti uzataj nur kun Microchip-produktoj, inkluzive por desegni, testi kaj integri Microchip-produktojn kun via aplikaĵo. Uzo de ĉi tiu informo alimaniere malobservas ĉi tiujn kondiĉojn. Informoj pri aparatoj estas provizitaj nur por via komforto kaj povas esti anstataŭitaj de ĝisdatigoj. Estas via respondeco certigi, ke via aplikaĵo konformas al viaj specifoj. Kontaktu vian lokan vendan oficejon de Microchip por plia subteno aŭ akiru plian subtenon ĉe www.microchip.com/en-us/support/design-help/client-support-services.

ĈI ĈI INFORMO ESTAS PROVIZITA PER MIKROĈIPO "KIAL ESTAS". MICROCHIP FRAS NENIAJN REPREZENTAĴON AŬ GARANTIOJ ĈU ESPRESA AŬ IMPLITA, SKRIBA AŬ BUŬLA, LEĜA AŬ ALIE, RIGLATITA AL LA INFORMOJ INKLUDE SED NE LIMIGITA AL IUJ IMPLITAJ GARANTIOJ DE NE-Malrespekto, KOMERCISTO, KOMERCISTO, KOMERCISTO. GARANTIOJ RILATAJ AL ĜIA KONDIĈO, KVALITO AŬ EFENDO.

NENIEK MICROCHIP RESPONDOS PRI IUJ NEKREKTA, SPECIALA, PUNITIVA, EKZENDA AŬ KONSEKVA PERDO, damaĝo, KOSTO AŬ ELSPESTO IAL IUJ RELATA AL LA INFORMO AŬ ĜIA UZADO, KIEL KAJAN KAŬZITA, Eĉ ĈAŬ KIEL ĈAŬ KAŬ ĈAŬ KIEL eLIBRO EBLECO AŬ LA damaĝoj estas antaŭvideblaj. ĜIS LA PLEJ MENDO PERMESITA DE LA LEĜO, LA TUTA RESPONVO DE MICROCHIP PRI ĈIUJ AJUNMANIEROJ RELATAJ AL LA INFORMOJ AŬ ĜIA UZADO NE SUPEROS LA KUMMON DE KOTIZOJ, SE IUJ, KE VI PAGOS REKTE AL MICROCHIP POR LA INFORMO.

Uzo de Microchip-aparatoj en vivsubteno kaj/aŭ sekurecaj aplikoj estas tute sub la risko de la aĉetanto, kaj la aĉetanto konsentas defendi, kompensi kaj teni sendanĝeran Microchip de iuj kaj ĉiuj damaĝoj, asertoj, kostumoj aŭ elspezoj rezultantaj de tia uzo. Neniuj licencoj estas transdonitaj, implicite aŭ alie, sub ajnaj rajtoj pri intelekta proprieto de Microchip krom se alie dirite.

Varmarkoj

La nomo kaj emblemo de Microchip, la emblemo de Microchip, Adaptec, AVR, AVR-emblemo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, Microsemi-emblemo, MOST, MOST-emblemo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32-emblemo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST-Emblemo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron kaj XMEGA estas registritaj varmarkoj de Microchip Technology Incorporated en Usono kaj aliaj landoj.

AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus-emblemo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime kaj ZL estas registritaj varmarkoj de Microchip Technology Incorporated en Usono.

Apuda Ŝlosilo-Supremado, AKS, Analog-por-la-Digital Aĝo, Ajna Kondensilo, AnyIn, AnyOut, Pliigita Ŝaltilo, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM, dsPICDEM.

 Uzantgvidilo

DS50003546A - 19

© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Meza Kongruo, DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, En-Circuit Seria Programado, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified-emblemo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, SRipple Blocker,/Se RTAX, RICEOTG4 simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect kaj ZENA estas varmarkoj de Microchip Technology Incorporated en Usono kaj aliaj landoj.

SQTP estas servomarko de Microchip Technology Incorporated en Usono

La emblemo de Adaptec, Frequency on Demand, Silicon Storage Technology kaj Symmcom estas registritaj varmarkoj de Microchip Technology Inc. en aliaj landoj.

GestIC estas registrita varmarko de Microchip Technology Germany II GmbH & Co. KG, filio de Microchip Technology Inc., en aliaj landoj.

Ĉiuj aliaj varmarkoj menciitaj ĉi tie estas posedaĵo de siaj respektivaj kompanioj. © 2023, Microchip Technology Incorporated kaj ĝiaj filioj. Ĉiuj Rajtoj Rezervitaj. ISBN: 978-1-6683-2664-0

Kvalita Administra Sistemo

Por informoj pri Kvalitaj Administraj Sistemoj de Microchip, bonvolu viziti www.microchip.com/quality.

 Uzantgvidilo

DS50003546A - 20

© 2023 Microchip Technology Inc. kaj ĝiaj filioj

Tutmonde Vendo kaj Servo

AMERIKO AZIO/PACIFIKA AZIO/PACIFIKA EŬROPO

Korporacia Oficejo

2355 Okcidenta Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200

Faksi: 480-792-7277

Teknika Subteno:

www.microchip.com/support

Web Adreso: www.microchip.com

Atlanta

Duluth, GA

Tel: 678-957-9614

Faksi: 678-957-1455

Aŭstino, TX

Tel: 512-257-3370

Bostono

Westborough, MA

Tel: 774-760-0087

Faksi: 774-760-0088

Ĉikago

Itasca, IL

Tel: 630-285-0071

Faksi: 630-285-0075

Dallas

Addison, TX

Tel: 972-818-7423

Faksi: 972-818-2924

Detrojto

Novi, MI

Tel: 248-848-4000

Houston, TX

Tel: 281-894-5983

Indianapolis

Noblesville, IN

Tel: 317-773-8323

Faksi: 317-773-5453

Tel: 317-536-2380

Los-Anĝeleso

Mission Viejo, CA

Tel: 949-462-9523

Faksi: 949-462-9608

Tel: 951-273-7800

Raleigh, NC

Tel: 919-844-7510

Novjorko, NY

Tel: 631-435-6000

San Jose, CA

Tel: 408-735-9110

Tel: 408-436-4270

Kanado - Toronto

Tel: 905-695-1980

Faksi: 905-695-2078

Aŭstralio - Sidnejo Tel: 61-2-9868-6733 Ĉinio - Pekino

Tel: 86-10-8569-7000 Ĉinio - Ĉengduo

Tel: 86-28-8665-5511 Ĉinio – Chongqing Tel: 86-23-8980-9588 Ĉinio – Dongguan Tel: 86-769-8702-9880 Ĉinio - Kantono Tel: 86-20-8755-8029 Ĉinio – Hangzhou Tel: 86-571-8792-8115 Ĉinio - Honkonga SAR Tel: 852-2943-5100 Ĉinio - Nankino

Tel: 86-25-8473-2460 Ĉinio - Qingdao

Tel: 86-532-8502-7355 Ĉinio - Ŝanhajo

Tel: 86-21-3326-8000 Ĉinio - Shenyang Tel: 86-24-2334-2829 Ĉinio - Ŝenĵeno Tel: 86-755-8864-2200 Ĉinio - Suzhou

Tel: 86-186-6233-1526 Ĉinio - Vuhano

Tel: 86-27-5980-5300 Ĉinio – Xian

Tel: 86-29-8833-7252 Ĉinio – Xiamen

Tel: 86-592-2388138 Ĉinio - Zhuhai

Tel: 86-756-3210040

Barato - Bengaluro

Tel: 91-80-3090-4444

Barato - Nov-Delhio

Tel: 91-11-4160-8631

Barato - Puneo

Tel: 91-20-4121-0141

Japanio – Osako

Tel: 81-6-6152-7160

Japanio - Tokio

Tel: 81-3-6880- 3770

Koreio - Daeguo

Tel: 82-53-744-4301

Koreio - Seulo

Tel: 82-2-554-7200

Malajzio - Kuala-Lumpuro

Tel: 60-3-7651-7906

Malajzio - Penang

Tel: 60-4-227-8870

Filipinoj - Manilo

Tel: 63-2-634-9065

Singapuro

Tel: 65-6334-8870

Tajvano - Hsin Chu

Tel: 886-3-577-8366

Tajvano - Kaohsiung

Tel: 886-7-213-7830

Tajvano - Tajpeo

Tel: 886-2-2508-8600

Tajlando - Bangkok

Tel: 66-2-694-1351

Vjetnamio - Ho Chi Minh

Tel: 84-28-5448-2100

 Uzantgvidilo

Aŭstrio – Wels

Tel: 43-7242-2244-39

Faksi: 43-7242-2244-393

Danio - Kopenhago

Tel: 45-4485-5910

Faksi: 45-4485-2829

Finnlando – Espoo

Tel: 358-9-4520-820

Francio – Parizo

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

Germanio – Garching

Tel: 49-8931-9700

Germanio - Haan

Tel: 49-2129-3766400

Germanio - Heilbronn

Tel: 49-7131-72400

Germanio – Karlsruhe

Tel: 49-721-625370

Germanio – Munkeno

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

Germanio – Rosenheim

Tel: 49-8031-354-560

Israelo - Ra'anana

Tel: 972-9-744-7705

Italio - Milano

Tel: 39-0331-742611

Faksi: 39-0331-466781

Italio – Padova

Tel: 39-049-7625286

Nederlando - Drunen

Tel: 31-416-690399

Faksi: 31-416-690340

Norvegio - Trondheim

Tel: 47-72884388

Pollando – Varsovio

Tel: 48-22-3325737

Rumanio – Bukareŝto

Tel: 40-21-407-87-50

Hispanio - Madrido

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

Svedio – Göteborg

Tel: 46-31-704-60-40

Svedio – Stokholmo

Tel: 46-8-5090-4654

UK – Wokingham

Tel: 44-118-921-5800

Faksi: 44-118-921-5820

DS50003546A - 21

© 2023 Microchip Technology Inc. kaj ĝia filio

Dokumentoj/Rimedoj

MICROCHIP IP RX DisplayPort Tx Fontoj [pdf] Uzantogvidilo IP RX DisplayPort Tx Fontoj, DisplayPort Tx Fontoj, Tx Fontoj, Fontoj

Referencoj

• Uzanto Manlibro