Pautas de migración de acceso a flash intel AN 932 de dispositivos baseados en bloques de control a dispositivos baseados en SDM
Directrices de migración de acceso a Flash de dispositivos baseados en bloques de control a dispositivos baseados en SDM
Introdución
As directrices de migración de acceso flash proporcionan unha idea de como pode implementar un deseño con acceso flash e operación de actualización do sistema remota (RSU) en dispositivos da serie V, Intel® Arria® 10, Intel Stratix® 10 e Intel Agilex™. Estas directrices tamén poden axudarche a migrar do deseño baseado en bloques de control ao deseño baseado en Secure Device Manager (SDM) con acceso flash e operación RSU. Os dispositivos máis novos como Intel Stratix 10 e Intel Agilex usan arquitectura baseada en SDM con diferentes accesos flash e actualización remota do sistema en comparación cos dispositivos da serie V e Intel Arria 10.
Migración de dispositivos baseados en bloques de control a dispositivos baseados en SDM en acceso a Flash e operación RSU
Dispositivos baseados en bloques de control (Dispositivos Intel Arria 10 e da serie V)
A seguinte figura mostra as IP utilizadas no acceso flash e nas operacións de actualización remota do sistema en dispositivos da serie V e Intel Arria 10, así como as interfaces de cada IP.
Figura 1. Diagrama de bloques de dispositivos baseados en bloques de control (Dispositivos Intel Arria 10 e da serie V)
Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos. *Outros nomes e marcas poden ser reclamados como propiedade doutros.
Podes usar a Interfaz flash serie xenérica Intel FPGA IP e o Controlador QUAD Serial Peripheral Interface (SPI) II para realizar o acceso flash, do mesmo xeito que a actualización remota Intel FPGA IP utilízase para realizar a operación RSU. Intel recomenda que utilice a Interfaz flash serie xenérica Intel FPGA IP xa que esta IP é máis recente e pódese usar con calquera dispositivo flash de interface periférico en serie cuádruple (QSPI). Os dispositivos flash poden conectarse a uns pinos de serie activa (AS) dedicados ou ós pinos de E/S de propósito xeral (GPIO). Se desexa utilizar os dispositivos flash QSPI para a configuración de FPGA e para almacenar datos de usuario, o dispositivo QSPI debe estar conectado ao pin da interface de memoria serie activa (ASMI) dedicada. Nunha configuración en serie activa, a configuración do pin MSEL é sampled cando a FPGA está acendida. O bloque de control recibe datos flash QSPI dos dispositivos de configuración e configura a FPGA.
Dispositivos baseados en SDM (Dispositivos Intel Stratix 10 e Intel Agilex)
Hai tres formas de acceder ao flash QSPI en dispositivos baseados en SDM cando migra desde dispositivos baseados en bloques de control no acceso flash e na actualización do sistema remota. Intel recomenda que utilice Mailbox Client Intel FPGA IP tanto para o acceso flash como para a actualización remota do sistema, como se mostra na seguinte figura. Cando o flash de configuración está conectado aos pinos de E/S SDM, Intel tamén recomenda que utilice o Mailbox Client Intel FPGA IP.
Figura 2. Acceso a QSPI Flash e actualización de Flash mediante Mailbox Client Intel FPGA IP (recomendado)
Podes utilizar o Mailbox Client Intel FPGA IP para acceder ao flash QSPI que está conectado á E/S SDM e realizar a actualización remota do sistema nos dispositivos Intel Stratix 10 e Intel Agilex. Os comandos e/ou imaxes de configuración envíanse ao controlador host. A continuación, o controlador anfitrión traduce o comando ao formato de mapeo de memoria Avalon® e envíao ao IP FPGA Intel de Mailbox Client. O Mailbox Client Intel FPGA IP dirixe os comandos/datos e recibe as respostas do SDM. O SDM escribe as imaxes de configuración no dispositivo flash QSPI. O Mailbox Client Intel FPGA IP tamén é un compoñente escravo mapeado en memoria de Avalon. O controlador host pode ser un mestre Avalon, como JTAG master, un procesador Nios® II, PCIe, unha lóxica personalizada ou Ethernet IP. Podes usar Mailbox Client Intel FPGA IP para ordenar ao SDM que realice a reconfiguración coa imaxe nova/actualizada nos dispositivos flash QSPI. Intel recomenda que use Mailbox Client Intel FPGA IP en novos deseños porque esta IP pode acceder ao flash QSPI e realizar operacións RSU. Esta IP tamén é compatible con dispositivos Intel Stratix 10 e Intel Agilex, o que facilita a migración do deseño de Intel Stratix 10 a dispositivos Intel Agilex.
Figura 3. Acceso a QSPI Flash e actualización de Flash mediante Serial Flash Mailbox Client Intel FPGA IP e Mailbox Client Intel FPGA IP
Só pode usar o cliente de caixa de correo Serial Flash Mailbox Intel FPGA IP para acceder ao flash QSPI conectado á E/S SDM nos dispositivos Intel Stratix 10. Os comandos e/ou imaxes de configuración envíanse ao controlador host. A continuación, o controlador anfitrión traduce o comando ao formato de mapeo de memoria Avalon e envíao ao IP FPGA do cliente da caixa de correo Serial Flash. A continuación, o cliente de caixa de correo Serial Flash Mailbox Intel FPGA IP envía os comandos/datos e recibe respostas do SDM. O SDM escribe as imaxes de configuración no dispositivo flash QSPI. O cliente de caixas de correo Serial Flash Intel FPGA IP é un compoñente escravo mapeado en memoria de Avalon. Polo tanto, o controlador host pode ser un mestre Avalon, como un JTAG master, procesador Nios II, PCI Express (PCIe), unha lóxica personalizada ou Ethernet IP. Requírese Mailbox Client Intel FPGA IP para realizar a operación de actualización remota do sistema. Polo tanto, o cliente de caixas de correo Serial Flash Mailbox Intel FPGA IP non se recomenda en deseños máis novos xa que só admite dispositivos Intel Stratix 10 e só se pode usar para acceder aos dispositivos flash QSPI.
Figura 4. Acceso a QSPI Flash e actualización de Flash usando Mailbox Client Intel FPGA IP con Avalon Streaming Interface
O cliente de caixa de correo con interface de transmisión Avalon Intel FPGA IP proporciona unha canle de comunicación entre a súa lóxica personalizada e o xestor de dispositivos seguros (SDM) en Intel Agilex. Podes usar esta IP para enviar paquetes de comandos e recibir paquetes de resposta dos módulos periféricos SDM, incluído QSPI. O SDM escribe as novas imaxes no dispositivo flash QSPI e despois reconfigura o dispositivo Intel Agilex a partir da imaxe nova ou actualizada. O cliente da caixa de correo con interface de transmisión de Avalon Intel FPGA IP usa a interface de transmisión de Avalon. Debes usar un controlador de host con interface de transmisión de Avalon para controlar a IP. O cliente Mailbox con interface de transmisión Avalon Intel FPGA IP ten unha transmisión de datos máis rápida que o Mailbox Client Intel FPGA IP. Non obstante, esta IP non admite dispositivos Intel Stratix 10, o que significa que non podes migrar o teu deseño directamente desde Intel Stratix 10 a dispositivos Intel Agilex.
Información relacionada
- Mailbox Client Intel FPGA IP User Guide
- Serial Flash Mailbox Client Intel FPGA IP User Guide
- Mailbox Client con Avalon Streaming Interface Intel FPGA IP User Guide
Comparación entre Serial Flash Mailbox, Mailbox Client e Mailbox Client con IPs Intel FPGA da interface de transmisión de Avalon
A seguinte táboa resume a comparación entre cada un dos IP.
| Cliente de caixa de correo con interfaz de transmisión Avalon Intel FPGA IP | Cliente de caixas de correo serial Flash Intel FPGA IP | Mailbox Client Intel FPGA IP | |
| Dispositivos compatibles | Intel Agilex | Só Intel Stratix 10 | Intel Agilex e Intel Stratix 10 |
| Interfaces | Interfaz de transmisión de avalon | Interface de mapeo de memoria de Avalon | Interface de mapeo de memoria de Avalon |
| Recomendacións | Controlador de host que usa a interface de transmisión de Avalon para transmitir datos. | Controlador de host que usa a interface mapeada de memoria de Avalon para realizar lectura e escritura. | • Controlador de host que usa a interface de mapeo de memoria de Avalon para realizar lectura e escritura.
• Recoméndase usar esta IP en dispositivos Intel Stratix 10. • Fácil de migrar de Intel Stratix 10 a dispositivos Intel Agilex. |
| Velocidade de transferencia de datos | Transmisión de datos máis rápida que Serial Flash Mailbox Client Intel FPGA IP e Mailbox Client Intel FPGA IP. | Transmisión de datos máis lenta que Mailbox Client con Avalon Streaming Interface Intel FPGA IP. | Transmisión de datos máis lenta que Mailbox Client con Avalon Streaming Interface Intel FPGA IP. |
Usando GPIO como interface para acceder a dispositivos Flash
Figura 5. Acceso a QSPI Flash
Podes transferir o deseño en dispositivos baseados en bloques de control a dispositivos baseados en SDM directamente se o deseño usa a Interface Flash Serial Generic Intel FPGA IP con pin flash exportado a GPIO. Nalgúns casos raros, o dispositivo flash QSPI está conectado ao pin GPIO en FPGA. O dispositivo flash QSPI só se utilizará como almacenamento de memoria de propósito xeral cando estea conectado a GPIO. Pódese acceder ao dispositivo flash a través da Interfaz de flash serie xenérica Intel FPGA IP (recomendado) ou o controlador xenérico QUAD SPI II Intel FPGA IP seleccionando a opción para exportar o pin SPI a GPIO.
Nos dispositivos Intel Stratix 10 e Intel Agilex, pode conectar os dispositivos flash ao pin GPIO da FPGA para utilizalos tamén como almacenamento de memoria de propósito xeral. Non obstante, teña en conta que a configuración de parámetros para activar a interface de pin SPI debe estar activada na Interfaz flash serie xenérica Intel FPGA IP cando estea a usar dispositivos Intel Stratix 10 e Intel Agilex para evitar erros durante a compilación. Isto débese a que non hai unha interface serie activa dedicada dispoñible nos dispositivos Intel Stratix 10 e Intel Agilex. Para a configuración destes dispositivos, debe conectar os dispositivos flash á E/S SDM como se describe na sección Dispositivos baseados en SDM (Dispositivos Intel Stratix 10 e Intel Agilex).
Información relacionada
Dispositivos baseados en SDM (Dispositivos Intel Stratix 10 e Intel Agilex)
Dispositivos QSPI compatibles baseados no tipo de controlador
A seguinte táboa resume os dispositivos flash compatibles baseados na interface de flash serie xenérica Intel FPGA IP e no controlador xenérico QUAD SPI II Intel FPGA IP.
| Dispositivo | IP | Dispositivos QSPI |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1), Intel Agilex(1) | Interfaz flash serie genérica Intel FPGA IP | Todos os dispositivos QSPI |
| Cyclone V, Intel Arria 10, Intel Stratix | Controlador QUAD SPI genérico II Intel | • EPCQ16 (compatible con Micron*) |
| 10(1), Intel Agilex(1) | FPGA IP | • EPCQ32 (compatible con Micron*) |
| • EPCQ64 (compatible con Micron*) | ||
| • EPCQ128 (compatible con Micron*) | ||
| • EPCQ256 (compatible con Micron*) | ||
| • EPCQ512 (compatible con Micron*) | ||
| • EPCQL512 (compatible con Micron*) | ||
| • EPCQL1024 (compatible con Micron*) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (volume baixotage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (volume baixotage) | ||
| • N25Q00AA11G1240 (volume baixotage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Para obter máis información sobre os dispositivos flash compatibles coas IP FPGA de Intel da caixa de correo Serial Flash e do cliente de caixas de correo, consulte a sección Dispositivos de configuración compatibles con Intel na páxina Configuración do dispositivo - Centro de asistencia.
Información relacionada
Dispositivos de configuración compatibles con Intel, Configuración do dispositivo - Centro de soporte
Historial de revisións de documentos para AN 932: Directrices de migración de acceso a Flash de dispositivos baseados en bloques de control a dispositivos baseados en SDM
| Versión do documento | Cambios |
| 2020.12.21 | Lanzamento inicial. |
AN 932: Pautas de migración de acceso a Flash de dispositivos baseados en bloques de control a dispositivos baseados en SDM
Documentos/Recursos
 |
Pautas de migración de acceso a flash intel AN 932 de dispositivos baseados en bloques de control a dispositivos baseados en SDM [pdfGuía do usuario Directrices de migración de acceso a Flash AN 932 de dispositivos baseados en bloques de control a dispositivos baseados en SDM, AN 932, Directrices de migración de acceso a Flash desde dispositivos baseados en bloques de control a dispositivos baseados en SDM, directrices de migración de acceso a Flash |
