intel AN 932 Flash Access Migrationsrichtlinien von Control Block-basierten Geräten zu SDM-basierten Geräten
Migrationsrichtlinien für Flash-Zugriff von blockbasierten Steuerungsgeräten zu SDM-basierten Geräten
Einführung
Die Migrationsrichtlinien für Flash-Zugriff bieten eine Vorstellung davon, wie Sie ein Design mit Flash-Zugriff und Remote System Update (RSU)-Vorgang auf Geräten der V-Serie, Intel® Arria® 10-, Intel Stratix® 10- und Intel Agilex™-Geräten implementieren können. Diese Richtlinien können Ihnen auch dabei helfen, von einem auf Steuerblöcken basierenden Design zu einem auf Secure Device Manager (SDM) basierenden Design mit Flash-Zugriff und RSU-Betrieb zu migrieren. Neuere Geräte wie Intel Stratix 10 und Intel Agilex verwenden im Vergleich zu Geräten der V-Serie und Intel Arria 10 eine SDM-basierte Architektur mit unterschiedlichem Flash-Zugriff und Remote-Systemaktualisierung.
Migration von steuerblockbasierten zu SDM-basierten Geräten im Flash-Zugriff und RSU-Betrieb
Blockbasierte Geräte steuern (Geräte der Intel Arria 10 und V-Serie)
Die folgende Abbildung zeigt die IPs, die für den Flash-Zugriff und den Remote-Systemaktualisierungsvorgang auf Geräten der V-Serie und Intel Arria 10 verwendet werden, sowie die Schnittstellen der einzelnen IPs.
Abbildung 1. Blockdiagramm von Steuerblock-basierten Geräten (Geräte der Intel Arria 10- und V-Serie)
Intel Corporation. Alle Rechte vorbehalten. Intel, das Intel-Logo und andere Intel-Marken sind Marken der Intel Corporation oder ihrer Tochtergesellschaften. Intel garantiert die Leistung seiner FPGA- und Halbleiterprodukte gemäß den aktuellen Spezifikationen gemäß der Standardgarantie von Intel, behält sich jedoch das Recht vor, jederzeit ohne Vorankündigung Änderungen an Produkten und Diensten vorzunehmen. Intel übernimmt keine Verantwortung oder Haftung, die sich aus der Anwendung oder Verwendung von hierin beschriebenen Informationen, Produkten oder Diensten ergeben, es sei denn, Intel hat ausdrücklich schriftlich zugestimmt. Intel-Kunden wird empfohlen, die neueste Version der Gerätespezifikationen zu beschaffen, bevor sie sich auf veröffentlichte Informationen verlassen und bevor sie Produkte oder Dienstleistungen bestellen. *Andere Namen und Marken können als Eigentum anderer beansprucht werden.
Sie können das Generic Serial Flash Interface Intel FPGA IP und den QUAD Serial Peripheral Interface (SPI) Controller II verwenden, um den Flash-Zugriff durchzuführen, ebenso wird das Remote Update Intel FPGA IP verwendet, um den RSU-Vorgang durchzuführen. Intel empfiehlt die Verwendung der Generic Serial Flash Interface Intel FPGA IP, da diese IP neuer ist und mit allen QSPI-Flashgeräten (Quad Serial Peripheral Interface) verwendet werden kann. Die Flash-Geräte können entweder an dedizierte Active Serial (AS)-Pins oder an die Allzweck-I/O (GPIO)-Pins angeschlossen werden. Wenn Sie die QSPI-Flash-Geräte für die FPGA-Konfiguration und zum Speichern von Benutzerdaten verwenden möchten, muss das QSPI-Gerät mit dem dedizierten ASMI-Pin (Active Serial Memory Interface) verbunden werden. In einer aktiven seriellen Konfiguration ist die MSEL-Pin-Einstellung sampLED, wenn das FPGA eingeschaltet wird. Der Steuerblock empfängt QSPI-Flash-Daten von den Konfigurationsgeräten und konfiguriert das FPGA.
SDM-basierte Geräte (Intel Stratix 10- und Intel Agilex-Geräte)
Es gibt drei Möglichkeiten, auf den QSPI-Flash in SDM-basierten Geräten zuzugreifen, wenn Sie von steuerblockbasierten Geräten auf Flash-Zugriff und Remote-Systemaktualisierung migrieren. Intel empfiehlt, dass Sie die Mailbox Client Intel FPGA IP sowohl für den Flash-Zugriff als auch für die Remote-Systemaktualisierung verwenden, wie in der folgenden Abbildung dargestellt. Wenn der Konfigurations-Flash mit den SDM-I/O-Pins verbunden ist, empfiehlt Intel außerdem die Verwendung des Mailbox Client Intel FPGA IP.
Abbildung 2. Zugriff auf QSPI-Flash und Aktualisierung des Flash mit Mailbox Client Intel FPGA IP (empfohlen)
Sie können die Mailbox Client Intel FPGA IP verwenden, um auf den QSPI-Flash zuzugreifen, der mit dem SDM I/O verbunden ist, und die Remote-Systemaktualisierung in den Intel Stratix 10- und Intel Agilex-Geräten durchführen. Befehle und/oder Konfigurationsabbilder werden an den Hostcontroller gesendet. Der Host-Controller übersetzt dann den Befehl in das speicherabgebildete Avalon®-Format und sendet ihn an das Intel FPGA-IP des Mailbox-Clients. Der Mailbox Client Intel FPGA IP steuert die Befehle/Daten und empfängt die Antworten vom SDM. Der SDM schreibt die Konfigurationsabbilder auf das QSPI-Flash-Gerät. Der Mailbox Client Intel FPGA IP ist ebenfalls eine speicherabgebildete Slave-Komponente von Avalon. Der Host-Controller kann ein Avalon-Master sein, wie JTAG Master, ein Nios® II-Prozessor, PCIe, eine benutzerdefinierte Logik oder Ethernet-IP. Sie können das Mailbox Client Intel FPGA IP verwenden, um dem SDM zu befehlen, eine Neukonfiguration mit dem neuen/aktualisierten Image in QSPI-Flash-Geräten durchzuführen. Intel empfiehlt, dass Sie die Mailbox Client Intel FPGA IP in neuen Designs verwenden, da diese IP auf QSPI-Flash zugreifen und RSU-Operationen ausführen kann. Diese IP wird auch in Intel Stratix 10- und Intel Agilex-Geräten unterstützt, was die Designmigration von Intel Stratix 10 zu Intel Agilex-Geräten erleichtert.
Abbildung 3. Zugriff auf QSPI-Flash und Aktualisieren von Flash mit Serial Flash Mailbox Client Intel FPGA IP und Mailbox Client Intel FPGA IP
Sie können nur den Serial Flash Mailbox Client Intel FPGA IP verwenden, um auf QSPI-Flash zuzugreifen, das mit SDM I/O in den Intel Stratix 10-Geräten verbunden ist. Befehle und/oder Konfigurationsabbilder werden an den Hostcontroller gesendet. Der Host-Controller übersetzt dann den Befehl in das speicherabgebildete Avalon-Format und sendet ihn an die serielle Flash-Mailbox-Client-Intel-FPGA-IP. Der Serial Flash Mailbox Client Intel FPGA IP sendet dann die Befehle/Daten und empfängt Antworten vom SDM. Der SDM schreibt die Konfigurationsabbilder auf das QSPI-Flash-Gerät. Der Serial Flash Mailbox Client Intel FPGA IP ist eine speicherabgebildete Slave-Komponente von Avalon. Daher kann der Host-Controller ein Avalon-Master sein, beispielsweise ein JTAG Master, Nios II-Prozessor, PCI Express (PCIe), eine benutzerdefinierte Logik oder Ethernet-IP. Der Postfach-Client Intel FPGA IP ist erforderlich, um eine Remote-Systemaktualisierung durchzuführen. Daher wird Serial Flash Mailbox Client Intel FPGA IP in neueren Designs nicht empfohlen, da es nur Intel Stratix 10-Geräte unterstützt und nur für den Zugriff auf QSPI-Flash-Geräte verwendet werden kann.
Abbildung 4. Zugriff auf QSPI-Flash und Aktualisierung von Flash mit Mailbox Client Intel FPGA IP mit Avalon Streaming Interface
Der Mailbox Client mit Avalon Streaming Interface Intel FPGA IP bietet einen Kommunikationskanal zwischen Ihrer benutzerdefinierten Logik und dem Secure Device Manager (SDM) in Intel Agilex. Sie können diese IP verwenden, um Befehlspakete zu senden und Antwortpakete von den SDM-Peripheriemodulen, einschließlich QSPI, zu empfangen. Der SDM schreibt die neuen Images auf das QSPI-Flash-Gerät und konfiguriert dann das Intel Agilex-Gerät aus dem neuen oder aktualisierten Image neu. Der Mailbox-Client mit Avalon-Streaming-Schnittstelle Intel FPGA IP verwendet die Avalon-Streaming-Schnittstelle. Sie müssen einen Host-Controller mit Avalon-Streaming-Schnittstelle verwenden, um die IP zu steuern. Der Mailbox Client mit Avalon Streaming Interface Intel FPGA IP hat ein schnelleres Daten-Streaming als der Mailbox Client Intel FPGA IP. Diese IP unterstützt jedoch keine Intel Stratix 10-Geräte, was bedeutet, dass Sie Ihr Design nicht direkt von Intel Stratix 10 auf Intel Agilex-Geräte migrieren können.
Zugehörige Informationen
- Mailbox Client Intel FPGA IP-Benutzerhandbuch
- Serial Flash Mailbox Client Intel FPGA IP-Benutzerhandbuch
- Mailbox Client mit Avalon Streaming Interface Intel FPGA IP Benutzerhandbuch
Vergleich zwischen Serial Flash Mailbox, Mailbox Client und Mailbox Client mit Avalon Streaming Interface Intel FPGA IPs
Die folgende Tabelle fasst den Vergleich zwischen den einzelnen IPs zusammen.
| Mailbox Client mit Avalon Streaming Interface Intel FPGA IP | Serieller Flash-Mailbox-Client Intel FPGA IP | Mailbox-Client Intel FPGA IP | |
| Unterstützte Geräte | Intel Agilex | Nur Intel Stratix 10 | Intel Agilex und Intel Stratix 10 |
| Schnittstellen | Avalon-Streaming-Schnittstelle | Speicherabgebildete Avalon-Schnittstelle | Speicherabgebildete Avalon-Schnittstelle |
| Empfehlungen | Host-Controller, der die Avalon-Streaming-Schnittstelle zum Streamen von Daten verwendet. | Host-Controller, der eine speicherabgebildete Avalon-Schnittstelle zum Lesen und Schreiben verwendet. | • Host-Controller, der eine speicherabgebildete Avalon-Schnittstelle zum Lesen und Schreiben verwendet.
• Es wird empfohlen, diese IP in Intel Stratix 10-Geräten zu verwenden. • Einfache Migration von Intel Stratix 10 auf Intel Agilex-Geräte. |
| Datenübertragungsgeschwindigkeit | Schnelleres Datenstreaming als Serial Flash Mailbox Client Intel FPGA IP und Mailbox Client Intel FPGA IP. | Langsameres Datenstreaming als Mailbox Client mit Avalon Streaming Interface Intel FPGA IP. | Langsameres Datenstreaming als Mailbox Client mit Avalon Streaming Interface Intel FPGA IP. |
Verwendung von GPIO als Schnittstelle für den Zugriff auf Flash-Geräte
Abbildung 5. Zugriff auf QSPI-Flash
Sie können das Design in Steuerblock-basierten Geräten direkt auf SDM-basierte Geräte portieren, wenn das Design die generische serielle Flash-Schnittstelle Intel FPGA IP mit exportiertem Flash-Pin zu GPIO verwendet. In einigen seltenen Fällen ist das QSPI-Flash-Gerät mit dem GPIO-Pin im FPGA verbunden. Das QSPI-Flash-Gerät wird nur als Allzweckspeicher verwendet, wenn es mit GPIO verbunden ist. Auf das Flash-Gerät kann über die Generic Serial Flash Interface Intel FPGA IP (empfohlen) oder den Generic QUAD SPI Controller II Intel FPGA IP zugegriffen werden, indem die Option zum Exportieren des SPI-Pins nach GPIO ausgewählt wird.
In den Geräten Intel Stratix 10 und Intel Agilex können Sie die Flash-Geräte mit dem GPIO-Pin im FPGA verbinden, um sie auch als Allzweckspeicher zu verwenden. Bitte beachten Sie jedoch, dass die Parametereinstellung SPI-Pin-Schnittstelle aktivieren im Generic Serial Flash Interface Intel FPGA IP aktiviert sein muss, wenn Sie Intel Stratix 10- und Intel Agilex-Geräte verwenden, um Fehler während der Kompilierung zu vermeiden. Dies liegt daran, dass in den Intel Stratix 10- und Intel Agilex-Geräten keine dedizierte Active Serial-Schnittstelle verfügbar ist. Zu Konfigurationszwecken in diesen Geräten müssen Sie die Flash-Geräte an die SDM-E/A anschließen, wie im Abschnitt SDM-basierte Geräte (Intel Stratix 10- und Intel Agilex-Geräte) beschrieben.
Zugehörige Informationen
SDM-basierte Geräte (Intel Stratix 10- und Intel Agilex-Geräte)
Unterstützte QSPI-Geräte basierend auf dem Controller-Typ
Die folgende Tabelle fasst die unterstützten Flash-Geräte basierend auf der generischen seriellen Flash-Schnittstelle Intel FPGA IP und dem generischen QUAD SPI Controller II Intel FPGA IP zusammen.
| Gerät | IP | QSPI-Geräte |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1), Intel Agilex(1) | Generische serielle Flash-Schnittstelle Intel FPGA IP | Alle QSPI-Geräte |
| Cyclone V, Intel Arria 10, Intel Stratix | Generischer QUAD SPI Controller II Intel | • EPCQ16 (Micron*-kompatibel) |
| 10(1), Intel Agilex(1) | FPGA-IP | • EPCQ32 (Micron*-kompatibel) |
| • EPCQ64 (Micron*-kompatibel) | ||
| • EPCQ128 (Micron*-kompatibel) | ||
| • EPCQ256 (Micron*-kompatibel) | ||
| • EPCQ512 (Micron*-kompatibel) | ||
| • EPCQL512 (Micron*-kompatibel) | ||
| • EPCQL1024 (Micron*-kompatibel) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (geringvoltage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (geringvoltage) | ||
| • N25Q00AA11G1240 (geringvoltage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Weitere Informationen zu den Flash-Geräten, die von den Serial Flash Mailbox- und Mailbox Client Intel FPGA-IPs unterstützt werden, finden Sie im Abschnitt „Von Intel unterstützte Konfigurationsgeräte“ auf der Seite „Gerätekonfiguration – Support-Center“.
Zugehörige Informationen
Von Intel unterstützte Konfigurationsgeräte, Gerätekonfiguration – Support Center
Überarbeitungsverlauf des Dokuments für AN 932: Migrationsrichtlinien für den Flash-Zugriff von steuerungsblockbasierten Geräten auf SDM-basierte Geräte
| Dokumentversion | Änderungen |
| 2020.12.21 | Erstveröffentlichung. |
AN 932: Migrationsrichtlinien für den Flash-Zugriff von steuerungsblockbasierten Geräten auf SDM-basierte Geräte
Dokumente / Ressourcen
 |
intel AN 932 Flash Access Migrationsrichtlinien von Control Block-basierten Geräten zu SDM-basierten Geräten [pdf] Benutzerhandbuch AN 932 Flash Access Migrationsrichtlinien von Control Block-basierten Geräten zu SDM-basierten Geräten, AN 932, Flash Access Migrationsrichtlinien von Control Block-basierten Geräten zu SDM-basierten Geräten, Flash Access Migrationsrichtlinien |
