英特爾 AN 932 快閃記憶體存取從基於控制區塊的裝置遷移到基於 SDM 的裝置的指南
從基於控制區塊的裝置到基於 SDM 的裝置的快閃存取遷移指南
介紹
快閃記憶體存取遷移指南提供如何在 V 系列裝置、英特爾® Arria® 10、Intel Stratix® 10 和英特爾 Agilex™ 裝置上實現具有快閃記憶體存取和遠端系統更新 (RSU) 操作的設計的想法。這些指南還可以幫助您從基於控制區塊的設計遷移到具有快閃存取和 RSU 操作的基於安全設備管理器 (SDM) 的設計。與 V 系列和 Intel Arria 10 裝置相比，Intel Stratix 10 和 Intel Agilex 等較新的裝置使用基於 SDM 的架構，具有不同的快閃記憶體存取和遠端系統更新。
在快閃記憶體存取和 RSU 操作中從基於控制區塊的裝置遷移到基於 SDM 的裝置
基於控制塊的設備（Intel Arria 10 和 V 系列設備）
下圖顯示了 V 系列和 Intel Arria 10 裝置上快閃記憶體存取和遠端系統更新作業中使用的 IP，以及每個 IP 的介面。
圖 1. 基於控制塊的裝置框圖（Intel Arria 10 和 V 系列裝置）
英特爾公司。 版權所有。 英特爾、英特爾徽標和其他英特爾標誌是英特爾公司或其子公司的商標。 英特爾根據英特爾的標准保修保證其 FPGA 和半導體產品的性能符合當前規格，但保留隨時更改任何產品和服務的權利，恕不另行通知。 英特爾不承擔因應用或使用此處描述的任何信息、產品或服務而產生的任何責任或義務，除非英特爾明確書面同意。 建議英特爾客戶在依賴任何已發布信息和下訂單購買產品或服務之前獲取最新版本的設備規格。 *其他名稱和品牌可能被認為是他人的財產。
您可以使用通用串行快閃記憶體介面 Intel FPGA IP 和 QUAD 串行外設介面 (SPI) 控制器 II 來執行快閃記憶體訪問，類似地，遠端更新 Intel FPGA IP 用於執行 RSU 操作。英特爾建議您使用通用序列快閃介面英特爾 FPGA IP，因為該 IP 較新，並且可與任何四路序列週邊介面 (QSPI) 快閃記憶體裝置一起使用。快閃記憶體裝置可以連接到專用的主動串列 (AS) 引腳或通用 I/O (GPIO) 引腳。如果要使用 QSPI 快閃記憶體元件進行 FPGA 配置並儲存使用者數據，則 QSPI 裝置必須連接到專用的主動串列記憶體介面 (ASMI) 引腳。在主動串列配置中，MSEL 引腳設定為ampFPGA 上電時亮起。控制塊從配置元件接收 QSPI 快閃記憶體資料並配置 FPGA。
基於 SDM 的設備（Intel Stratix 10 和英特爾 Agilex 設備）
當您從快閃記憶體存取和遠端系統更新中基於控制區塊的裝置遷移時，可以透過三種方式存取基於 SDM 的裝置中的 QSPI 快閃記憶體。英特爾建議您使用郵箱用戶端英特爾 FPGA IP 進行快閃存取和遠端系統更新，如下圖所示。當設定快閃記憶體連接到 SDM I/O 接腳時，英特爾也建議您使用郵件信箱用戶端英特爾 FPGA IP。
圖 2. 使用郵件用戶端 Intel FPGA IP 存取 QSPI 快閃記憶體並更新快閃記憶體（建議）
您可以使用郵箱用戶端 Intel FPGA IP 存取連接到 SDM I/O 的 QSPI 快閃記憶體，並在 Intel Stratix 10 和 Intel Agilex 裝置中執行遠端系統更新。命令和/或配置映像被傳送到主機控制器。然後，主機控制器將指令轉換為 Avalon® 記憶體對映格式，並將其傳送至郵件信箱用戶端英特爾 FPGA IP。郵箱客戶端 Intel FPGA IP 驅動命令/資料並接收來自 SDM 的回應。 SDM 將設定映像寫入 QSPI 快閃記憶體元件。郵箱客戶端 Intel FPGA IP 也是一個 Avalon 記憶體映射從元件。主機控制器可以是 Avalon master，例如 JTAG 主控、Nios® II 處理器、PCIe、自訂邏輯或乙太網路 IP。您可以使用郵件信箱用戶端 Intel FPGA IP 指令 SDM 使用 QSPI 快閃記憶體裝置中的新/更新的映像執行重新設定。英特爾建議您在新設計中使用郵箱用戶端英特爾 FPGA IP，因為該 IP 可以存取 QSPI 快閃記憶體並執行 RSU 操作。 Intel Stratix 10 和 Intel Agilex 裝置也支援此 IP，簡化了從 Intel Stratix 10 到 Intel Agilex 裝置的設計遷移。
圖 3. 使用序列快閃信箱用戶端英特爾 FPGA IP 和郵件信箱客戶端英特爾 FPGA IP 存取 QSPI 快閃記憶體並更新快閃記憶體
您只能使用序列快閃信箱用戶端 Intel FPGA IP 來存取連接到 Intel Stratix 10 裝置中 SDM I/O 的 QSPI 快閃記憶體。命令和/或配置映像被傳送到主機控制器。然後，主機控制器將命令轉換為 Avalon 記憶體對映格式，並將其傳送至串列閃存郵箱用戶端 Intel FPGA IP。然後，串行閃存郵箱客戶端英特爾 FPGA IP 發送命令/資料並接收來自 SDM 的回應。 SDM 將設定映像寫入 QSPI 快閃記憶體元件。序列閃存郵箱客戶端 Intel FPGA IP 是一個 Avalon 記憶體映射從元件。因此，主機控制器可以是 Avalon 主控制器，例如 JTAG 主控、Nios II 處理器、PCI Express (PCIe)、自訂邏輯或乙太網路 IP。需要郵箱客戶端 Intel FPGA IP 來執行遠端系統更新操作。因此，在較新的設計中不建議使用序列閃存郵箱客戶端英特爾 FPGA IP，因為它僅支援英特爾 Stratix 10 裝置，並且只能用於存取 QSPI 快閃記憶體元件。
圖 4. 使用具有 Avalon 流介面的郵箱用戶端 Intel FPGA IP 存取 QSPI 快閃記憶體並更新快閃記憶體
具有 Avalon 串流媒體介面英特爾 FPGA IP 的郵箱用戶端在您的自訂邏輯與英特爾 Agilex 中的安全設備管理器 (SDM) 之間提供了通訊通道。您可以使用此 IP 發送命令封包並接收來自 SDM 外圍模組（包括 QSPI）的回應資料包。 SDM 將新映像寫入 QSPI 快閃設備，然後從新的或更新的映像重新配置 Intel Agilex 設備。具有 Avalon 流介面的郵件匣客戶端 Intel FPGA IP 使用 Avalon 流介面。您必須使用具有 Avalon 流介面的主機控制器來控制 IP。具有 Avalon 串流媒體介面 Intel FPGA IP 的郵箱用戶端比郵箱用戶端 Intel FPGA IP 具有更快的資料流速度。但是，該 IP 不支援 Intel Stratix 10 設備，這意味著您無法將設計直接從 Intel Stratix 10 遷移到 Intel Agilex 設備。
相關資訊
- 郵箱客戶端英特爾 FPGA IP 用戶指南
- 序列閃存信箱客戶端 Intel FPGA IP 使用者指南
- 具有 Avalon 流介面的郵件信箱用戶端 Intel FPGA IP 使用者指南
序列快閃信箱、郵件信箱用戶端與採用 Avalon Streaming Interface Intel FPGA IP 的郵件信箱用戶端之間的比較
下表總結了每個 IP 之間的比較。
| 具有 Avalon 流介面英特爾 FPGA IP 的郵件用戶端 | 序列閃存郵箱客戶端英特爾 FPGA IP | 郵箱客戶端英特爾 FPGA IP | |
| 支援的設備 | 英特爾敏捷 | 僅限英特爾 Stratix 10 | 英特爾 Agilex 和英特爾 Stratix 10 |
| 介面 | 阿瓦隆串流媒體介面 | Avalon 內存映射接口 | Avalon 內存映射接口 |
| 建議 | 主機控制器使用 Avalon 流介面來傳輸資料。 | 主機控制器使用Avalon記憶體映射介面來執行讀寫。 | • 主機控制器使用Avalon 記憶體映射介面來執行讀取和寫入。
• 建議在Intel Stratix 10 裝置中使用該IP。 • 輕鬆從Intel Stratix 10 遷移到Intel Agilex 設備。 |
| 資料傳輸速度 | 資料流比串列快閃信箱客戶端英特爾 FPGA IP 和郵件信箱客戶端英特爾 FPGA IP 更快。 | 資料流速度比採用 Avalon 流介面 Intel FPGA IP 的郵件信箱客戶端慢。 | 資料流速度比採用 Avalon 流介面 Intel FPGA IP 的郵件信箱客戶端慢。 |
使用 GPIO 作為存取快閃記憶體設備的介面
圖 5. 存取 QSPI 快閃記憶體
如果設計使用通用序列快閃記憶體介面 Intel FPGA IP 並將快閃記憶體引腳匯出到 GPIO，您可以將基於控制區塊的裝置中的設計直接移植到基於 SDM 的裝置。在極少數情況下，QSPI 快閃記憶體裝置連接到 FPGA 中的 GPIO 引腳。 QSPI 快閃記憶體裝置僅在連接到 GPIO 時用作通用記憶體。透過選擇將 SPI 引腳匯出到 GPIO 的選項，可以透過通用序列快閃記憶體介面 Intel FPGA IP（建議）或通用 QUAD SPI 控制器 II Intel FPGA IP 來存取快閃記憶體介面 Intel FPGA IP（建議）或通用 QUAD SPI 控制器 II Intel FPGA IP 來存取快閃記憶體元件。
在英特爾 Stratix 10 和英特爾 Agilex 裝置中，您可以將快閃記憶體裝置連接到 FPGA 中的 GPIO 引腳，以用作通用記憶體儲存。但請注意，當您使用 Intel Stratix 10 和 Intel Agilex 裝置時，必須在 Generic Serial Flash Interface Intel FPGA IP 中啟用參數設定啟用 SPI 引腳接口，以防止編譯期間出錯。這是因為 Intel Stratix 10 和 Intel Agilex 裝置中沒有可用的專用主動串列介面。為了在這些裝置中進行配置，您必須將快閃記憶體裝置連接到 SDM I/O，如基於 SDM 的裝置（Intel Stratix 10 和 Intel Agilex 裝置）部分中所述。
相關資訊
基於 SDM 的設備（Intel Stratix 10 和英特爾 Agilex 設備）
基於控制器類型支援的 QSPI 設備
下表總結了基於通用序列快閃記憶體介面英特爾 FPGA IP 和通用 QUAD SPI 控制器 II 英特爾 FPGA IP 支援的快閃記憶體設備。
| 裝置 | IP | QSPI 設備 |
| Cyclone® V、英特爾 Arria 10、英特爾 Stratix 10(1)、英特爾 Agilex(1) | 通用串列快閃記憶體介面英特爾 FPGA IP | 所有 QSPI 設備 |
| Cyclone V、英特爾 Arria 10、英特爾 Stratix | 通用 QUAD SPI 控制器 II Intel | • EPCQ16（相容美光*） |
| 10（1)、英特爾 Agilex(1) | FPGA知識產權 | • EPCQ32（相容美光*） |
| • EPCQ64（相容美光*） | ||
| • EPCQ128（相容美光*） | ||
| • EPCQ256（相容美光*） | ||
| • EPCQ512（相容美光*） | ||
| • EPCQL512（相容於 Micron*） | ||
| • EPCQL1024（相容於 Micron*） | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240（低電壓tage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240（低電壓tage) | ||
| • N25Q00AA11G1240（低電壓tage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
有關串行閃存郵箱和郵箱客戶端英特爾 FPGA IP 支援的閃存設備的更多信息，請參閱設備配置 – 支援中心頁面中的英特爾支援的配置設備部分。
相關資訊
Intel 支援的配置設備、設備配置 – 支援中心
AN 932 的文件修訂歷史：從基於控制區塊的裝置到基於 SDM 的裝置的快閃存取遷移指南
| 檔案版本 | 變化 |
| 2020.12.21 | 初次發布。 |
AN 932：從基於控制區塊的裝置到基於 SDM 的裝置的快閃存取遷移指南
文件/資源
 |
英特爾 AN 932 快閃記憶體存取從基於控制區塊的裝置遷移到基於 SDM 的裝置的指南 [pdf] 使用者指南 AN 932 從基於控制區塊的裝置到基於 SDM 的裝置的快閃存取遷移指南，AN 932，從基於控制區塊的裝置到基於 SDM 的裝置的快閃存取移轉指南，快閃存取移轉指南 |
