제어 블록 기반 장치에서 SDM 기반 장치로의 인텔 AN 932 플래시 액세스 마이그레이션 지침
제어 블록 기반 장치에서 SDM 기반 장치로의 플래시 액세스 마이그레이션 지침
소개
플래시 액세스 마이그레이션 지침은 V 시리즈 장치, Intel® Arria® 10, Intel Stratix® 10 및 Intel Agilex™ 장치에서 플래시 액세스 및 RSU(원격 시스템 업데이트) 작업을 사용하여 설계를 구현하는 방법에 대한 아이디어를 제공합니다. 이러한 지침은 제어 블록 기반 설계에서 플래시 액세스 및 RSU 작동을 갖춘 SDM(Secure Device Manager) 기반 설계로 마이그레이션하는 데에도 도움이 될 수 있습니다. Intel Stratix 10 및 Intel Agilex와 같은 최신 장치는 V 시리즈 및 Intel Arria 10 장치와 비교할 때 다양한 플래시 액세스 및 원격 시스템 업데이트를 갖춘 SDM 기반 아키텍처를 사용합니다.
플래시 액세스 및 RSU 작동 시 제어 블록 기반에서 SDM 기반 장치로 마이그레이션
제어 블록 기반 장치(Intel Arria 10 및 V-시리즈 장치)
다음 그림은 V 시리즈 및 Intel Arria 10 장치에서 플래시 액세스 및 원격 시스템 업데이트 작업에 사용되는 IP와 각 IP의 인터페이스를 보여줍니다.
그림 1. 제어 블록 기반 장치의 블록 다이어그램(Intel Arria 10 및 V-시리즈 장치)
인텔사. 판권 소유. 인텔, 인텔 로고 및 기타 인텔 마크는 인텔사 또는 그 자회사의 상표입니다. 인텔은 인텔의 표준 보증에 따라 FPGA 및 반도체 제품의 성능을 최신 사양으로 보증하지만 사전 통지 없이 언제든지 제품 및 서비스를 변경할 수 있는 권리를 보유합니다. 인텔은 인텔이 서면으로 명시적으로 동의한 경우를 제외하고 여기에 설명된 정보, 제품 또는 서비스의 적용 또는 사용으로 인해 발생하는 어떠한 책임도 지지 않습니다. 인텔 고객은 게시된 정보에 의존하고 제품이나 서비스를 주문하기 전에 최신 버전의 장치 사양을 얻는 것이 좋습니다. *다른 이름과 브랜드는 다른 사람의 자산일 수 있습니다.
일반 직렬 플래시 인터페이스 Intel FPGA IP 및 QUAD SPI(직렬 주변기기 인터페이스) 컨트롤러 II를 사용하여 플래시 액세스를 수행할 수 있습니다. 마찬가지로 원격 업데이트 Intel FPGA IP를 사용하여 RSU 작업을 수행할 수 있습니다. Intel에서는 일반 직렬 플래시 인터페이스 Intel FPGA IP를 사용할 것을 권장합니다. 이 IP는 최신 버전이고 모든 QSPI(쿼드 직렬 주변 장치 인터페이스) 플래시 장치와 함께 사용할 수 있습니다. 플래시 장치는 전용 AS(Active Serial) 핀이나 GPIO(범용 I/O) 핀에 연결할 수 있습니다. FPGA 구성을 위해 QSPI 플래시 장치를 사용하고 사용자 데이터를 저장하려면 QSPI 장치를 ASMI(전용 활성 직렬 메모리 인터페이스) 핀에 연결해야 합니다. 활성 직렬 구성에서 MSEL 핀 설정은 s입니다.ampFPGA의 전원이 켜지면 LED가 켜집니다. 제어 블록은 구성 장치로부터 QSPI 플래시 데이터를 수신하고 FPGA를 구성합니다.
SDM 기반 장치(Intel Stratix 10 및 Intel Agilex 장치)
플래시 액세스 및 원격 시스템 업데이트의 제어 블록 기반 장치에서 마이그레이션할 때 SDM 기반 장치의 QSPI 플래시에 액세스하는 방법에는 세 가지가 있습니다. Intel에서는 다음 그림과 같이 플래시 액세스와 원격 시스템 업데이트 모두에 Mailbox Client Intel FPGA IP를 사용할 것을 권장합니다. 구성 플래시가 SDM I/O 핀에 연결된 경우 Intel에서는 Mailbox Client Intel FPGA IP를 사용할 것을 권장합니다.
그림 2. Mailbox Client Intel FPGA IP를 사용하여 QSPI 플래시 액세스 및 플래시 업데이트(권장)
Mailbox Client Intel FPGA IP를 사용하여 SDM I/O에 연결된 QSPI 플래시에 액세스하고 Intel Stratix 10 및 Intel Agilex 장치에서 원격 시스템 업데이트를 수행할 수 있습니다. 명령 및/또는 구성 이미지가 호스트 컨트롤러로 전송됩니다. 그런 다음 호스트 컨트롤러는 명령을 Avalon® 메모리 매핑 형식으로 변환하고 이를 Mailbox Client Intel FPGA IP로 보냅니다. Mailbox Client Intel FPGA IP는 명령/데이터를 구동하고 SDM으로부터 응답을 수신합니다. SDM은 구성 이미지를 QSPI 플래시 장치에 기록합니다. Mailbox Client Intel FPGA IP는 Avalon 메모리 매핑 슬레이브 구성 요소이기도 합니다. 호스트 컨트롤러는 J와 같은 Avalon 마스터일 수 있습니다.TAG 마스터, Nios® II 프로세서, PCIe, 맞춤형 로직 또는 이더넷 IP. Mailbox Client Intel FPGA IP를 사용하여 SDM에 QSPI 플래시 장치의 새/업데이트된 이미지로 재구성을 수행하도록 명령할 수 있습니다. Intel에서는 Mailbox Client Intel FPGA IP를 새로운 디자인에 사용할 것을 권장합니다. 왜냐하면 이 IP는 QSPI 플래시에 액세스하고 RSU 작업을 수행할 수 있기 때문입니다. 이 IP는 Intel Stratix 10 및 Intel Agilex 장치 모두에서 지원되므로 Intel Stratix 10에서 Intel Agilex 장치로의 설계 마이그레이션이 용이합니다.
그림 3. 직렬 플래시 메일박스 클라이언트 Intel FPGA IP 및 메일박스 클라이언트 Intel FPGA IP를 사용하여 QSPI 플래시에 액세스하고 플래시 업데이트
직렬 플래시 메일박스 클라이언트 Intel FPGA IP만 사용하여 Intel Stratix 10 장치의 SDM I/O에 연결된 QSPI 플래시에 액세스할 수 있습니다. 명령 및/또는 구성 이미지가 호스트 컨트롤러로 전송됩니다. 그런 다음 호스트 컨트롤러는 명령을 Avalon 메모리 매핑 형식으로 변환하고 이를 직렬 플래시 메일박스 클라이언트 Intel FPGA IP로 보냅니다. 그러면 직렬 플래시 메일박스 클라이언트 Intel FPGA IP가 명령/데이터를 보내고 SDM으로부터 응답을 받습니다. SDM은 구성 이미지를 QSPI 플래시 장치에 기록합니다. 직렬 플래시 메일박스 클라이언트 Intel FPGA IP는 Avalon 메모리 매핑 슬레이브 구성 요소입니다. 따라서 호스트 컨트롤러는 J와 같은 Avalon 마스터가 될 수 있습니다.TAG 마스터, Nios II 프로세서, PCI Express(PCIe), 맞춤형 로직 또는 이더넷 IP. 원격 시스템 업데이트 작업을 수행하려면 메일박스 클라이언트 Intel FPGA IP가 필요합니다. 따라서 직렬 플래시 메일박스 클라이언트 Intel FPGA IP는 Intel Stratix 10 장치만 지원하고 QSPI 플래시 장치에 액세스하는 데만 사용할 수 있으므로 최신 설계에서는 권장되지 않습니다.
그림 4. Avalon 스트리밍 인터페이스가 포함된 메일박스 클라이언트 Intel FPGA IP를 사용하여 QSPI 플래시에 액세스하고 플래시 업데이트
Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하는 메일박스 클라이언트는 Intel Agilex의 SDM(보안 장치 관리자)과 사용자 정의 로직 간의 통신 채널을 제공합니다. 이 IP를 사용하여 QSPI를 포함한 SDM 주변 모듈로부터 명령 패킷을 보내고 응답 패킷을 받을 수 있습니다. SDM은 새 이미지를 QSPI 플래시 장치에 쓴 다음 새 이미지 또는 업데이트된 이미지에서 Intel Agilex 장치를 재구성합니다. Avalon 스트리밍 인터페이스를 사용하는 메일박스 클라이언트 Intel FPGA IP는 Avalon 스트리밍 인터페이스를 사용합니다. IP를 제어하려면 Avalon 스트리밍 인터페이스가 있는 호스트 컨트롤러를 사용해야 합니다. Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하는 메일박스 클라이언트는 메일박스 클라이언트 Intel FPGA IP보다 더 빠른 데이터 스트리밍을 제공합니다. 그러나 이 IP는 Intel Stratix 10 장치를 지원하지 않습니다. 즉, Intel Stratix 10에서 Intel Agilex 장치로 직접 설계를 마이그레이션할 수 없습니다.
관련 정보
- 사서함 클라이언트 Intel FPGA IP 사용 설명서
- 직렬 플래시 메일박스 클라이언트 Intel FPGA IP 사용자 가이드
- Avalon 스트리밍 인터페이스를 사용하는 메일박스 클라이언트 Intel FPGA IP 사용 설명서
Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하는 직렬 플래시 메일박스, 메일박스 클라이언트 및 메일박스 클라이언트 간의 비교
다음 표에는 각 IP 간의 비교가 요약되어 있습니다.
| Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하는 메일박스 클라이언트 | 직렬 플래시 메일박스 클라이언트 Intel FPGA IP | 사서함 클라이언트 Intel FPGA IP | |
| 지원 장치 | 인텔 애질렉스 | Intel Stratix 10 전용 | 인텔 애질렉스(Agilex)와 인텔 스트라틱스 10(Intel Stratix XNUMX) |
| 인터페이스 | Avalon 스트리밍 인터페이스 | Avalon 메모리 매핑 인터페이스 | Avalon 메모리 매핑 인터페이스 |
| 추천사항 | Avalon 스트리밍 인터페이스를 사용하여 데이터를 스트리밍하는 호스트 컨트롤러입니다. | Avalon 메모리 매핑 인터페이스를 사용하여 읽기 및 쓰기를 수행하는 호스트 컨트롤러입니다. | • 읽기 및 쓰기를 수행하기 위해 Avalon 메모리 매핑 인터페이스를 사용하는 호스트 컨트롤러.
• Intel Stratix 10 장치에서 이 IP를 사용하는 것이 좋습니다. • Intel Stratix 10에서 Intel Agilex 장치로 쉽게 마이그레이션할 수 있습니다. |
| 데이터 전송 속도 | 직렬 플래시 메일박스 클라이언트 Intel FPGA IP 및 메일박스 클라이언트 Intel FPGA IP보다 더 빠른 데이터 스트리밍. | Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하는 메일박스 클라이언트보다 데이터 스트리밍 속도가 느립니다. | Avalon 스트리밍 인터페이스 Intel FPGA IP를 사용하는 메일박스 클라이언트보다 데이터 스트리밍 속도가 느립니다. |
플래시 장치에 액세스하기 위한 인터페이스로 GPIO 사용
그림 5. QSPI 플래시 액세스
설계가 GPIO로 내보낸 플래시 핀과 함께 일반 직렬 플래시 인터페이스 Intel FPGA IP를 사용하는 경우 제어 블록 기반 장치의 설계를 직접 SDM 기반 장치로 포팅할 수 있습니다. 드문 경우지만 QSPI 플래시 장치가 FPGA의 GPIO 핀에 연결됩니다. QSPI 플래시 장치는 GPIO에 연결된 경우 범용 메모리 저장소로만 사용됩니다. 플래시 장치는 SPI 핀을 GPIO로 내보내는 옵션을 선택하여 일반 직렬 플래시 인터페이스 Intel FPGA IP(권장) 또는 일반 QUAD SPI 컨트롤러 II Intel FPGA IP를 통해 액세스할 수 있습니다.
Intel Stratix 10 및 Intel Agilex 장치에서는 플래시 장치를 FPGA의 GPIO 핀에 연결하여 범용 메모리 저장소로도 사용할 수 있습니다. 그러나 컴파일 중 오류를 방지하려면 Intel Stratix 10 및 Intel Agilex 장치를 사용하는 경우 일반 직렬 플래시 인터페이스 Intel FPGA IP에서 매개변수 설정 활성화 SPI 핀 인터페이스를 활성화해야 합니다. 이는 Intel Stratix 10 및 Intel Agilex 장치에서 사용할 수 있는 전용 Active Serial 인터페이스가 없기 때문입니다. 이러한 장치를 구성하려면 SDM 기반 장치(Intel Stratix 10 및 Intel Agilex 장치) 섹션에 설명된 대로 플래시 장치를 SDM I/O에 연결해야 합니다.
관련 정보
SDM 기반 장치(Intel Stratix 10 및 Intel Agilex 장치)
컨트롤러 유형에 따라 지원되는 QSPI 장치
다음 표에는 일반 직렬 플래시 인터페이스 Intel FPGA IP 및 일반 QUAD SPI 컨트롤러 II Intel FPGA IP를 기반으로 지원되는 플래시 장치가 요약되어 있습니다.
| 장치 | IP | QSPI 장치 |
| Cyclone® V, 인텔 Arria 10, 인텔 Stratix 10(1), 인텔 애질렉스(1) | 일반 직렬 플래시 인터페이스 Intel FPGA IP | 모든 QSPI 장치 |
| 사이클론 V, 인텔 아리아 10, 인텔 스트라틱스 | 일반 QUAD SPI 컨트롤러 II 인텔 | • EPCQ16(Micron* 호환) |
| 10(1), 인텔 애질렉스(1) | FPGA IP | • EPCQ32(Micron* 호환) |
| • EPCQ64(Micron* 호환) | ||
| • EPCQ128(Micron* 호환) | ||
| • EPCQ256(Micron* 호환) | ||
| • EPCQ512(Micron* 호환) | ||
| • EPCQL512(Micron* 호환) | ||
| • EPCQL1024(Micron* 호환) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240(낮은 볼륨tage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240(낮은 볼륨tage) | ||
| • N25Q00AA11G1240(저용량tage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
직렬 플래시 메일박스 및 메일박스 클라이언트 Intel FPGA IP가 지원하는 플래시 장치에 대한 자세한 내용은 장치 구성 – 지원 센터 페이지의 Intel 지원 구성 장치 섹션을 참조하십시오.
관련 정보
인텔 지원 구성 장치, 장치 구성 – 지원 센터
AN 932에 대한 문서 개정 내역: 제어 블록 기반 장치에서 SDM 기반 장치로의 플래시 액세스 마이그레이션 지침
| 문서 버전 | 변화 |
| 2020.12.21 | 최초 출시. |
AN 932: 제어 블록 기반 장치에서 SDM 기반 장치로의 플래시 액세스 마이그레이션 지침
문서 / 리소스
 |
제어 블록 기반 장치에서 SDM 기반 장치로의 인텔 AN 932 플래시 액세스 마이그레이션 지침 [PDF 파일] 사용자 가이드 제어 블록 기반 장치에서 SDM 기반 장치로의 AN 932 플래시 액세스 마이그레이션 지침, AN 932, 제어 블록 기반 장치에서 SDM 기반 장치로의 플래시 액세스 마이그레이션 지침, 플래시 액세스 마이그레이션 지침 |
