Intel AN 932 Flash Access Migrado-Gvidlinioj de Kontrolbloko Bazitaj Aparatoj al SDM Bazitaj Aparatoj
Gvidlinioj pri Migrado de Flash Access de Kontrolaj Blokbazitaj Aparatoj al SDM-Bazitaj Aparatoj
Enkonduko
La gvidlinioj pri migrado de fulma aliro donas ideon pri kiel vi povas efektivigi dezajnon kun fulma aliro kaj operacio de Remote System Update (RSU) sur aparatoj de la serio V, Intel® Arria® 10, Intel Stratix® 10 kaj Intel Agilex™ aparatoj. Ĉi tiuj gvidlinioj ankaŭ povas helpi vin migri de kontrolo-blok-bazita dezajno al Secure Device Manager (SDM)-bazita dezajno kun fulma aliro kaj RSU-operacio. Pli novaj aparatoj kiel Intel Stratix 10 kaj Intel Agilex uzas SDM-bazitan arkitekturon kun malsama fulma aliro kaj malproksima sistema ĝisdatigo kompare kun la V-serio kaj Intel Arria 10 aparatoj.
Migrado de Kontrolo-Bloko-Bazitaj al SDM-Bazitaj Aparatoj en Flash-Aliro kaj RSU-Operacio
Kontrolu Blok-Bazitajn Aparatojn (Intel Arria 10 kaj V-Serio-Aparatoj)
La sekva figuro montras la IP-ojn uzatajn en fulma aliro kaj fora sistema ĝisdatiga operacio sur V-serio kaj Intel Arria 10-aparatoj, same kiel la interfacojn de ĉiu IP-oj.
Figuro 1. Bloka Diagramo de Kontrolaj Blok-bazitaj Aparatoj (Aparatoj Intel Arria 10 kaj V-Serio)
Intel Corporation. Ĉiuj rajtoj rezervitaj. Intel, la Intel-emblemo kaj aliaj Intel-markoj estas varmarkoj de Intel Corporation aŭ ĝiaj filioj. Intel garantias agadon de siaj FPGA kaj duonkonduktaĵoj laŭ nunaj specifoj konforme al la norma garantio de Intel, sed rezervas la rajton fari ŝanĝojn al ajnaj produktoj kaj servoj iam ajn sen avizo. Intel supozas neniun respondecon aŭ respondecon de la apliko aŭ uzo de ajna informo, produkto aŭ servo priskribita ĉi tie krom kiel eksplicite konsentite skribe de Intel. Intel-klientoj estas konsilitaj akiri la lastan version de aparato-specifoj antaŭ ol fidi je ajnaj publikigitaj informoj kaj antaŭ ol fari mendojn por produktoj aŭ servoj. *Aliaj nomoj kaj markoj povas esti postulataj kiel posedaĵo de aliaj.
Vi povas uzi la Generic Serial Flash Interface Intel FPGA IP kaj QUAD Serial Peripheral Interface (SPI) Controller II por plenumi la fulman aliron, simile la Remote Update Intel FPGA IP estas uzata por plenumi la RSU-operacion. Intel rekomendas, ke vi uzu la Ĝeneralan Serian Flash-Interfacon Intel FPGA IP ĉar ĉi tiu IP estas pli nova kaj povas esti uzata kun ajna kvara seria periferia Interfaco (QSPI) fulmaj aparatoj. La fulmaj aparatoj povas esti konektitaj al aŭ dediĉitaj Active Serial (AS) stiftoj aŭ al la ĝenerala celo I/O (GPIO) stiftoj. Se vi volas uzi la QSPI-flash-aparatojn por FPGA-agordo kaj stoki uzantajn datumojn, la QSPI-aparato devas esti konektita al la dediĉita aktiva seria memorinterfaco (ASMI) pinglo. En aktiva seria konfiguracio, la MSEL-pingla agordo estas sampgvidita kiam la FPGA estas funkciigita. La kontrolbloko ricevas QSPI-fulmajn datumojn de la agordaj aparatoj kaj agordas la FPGA.
SDM-bazitaj aparatoj (Intel Stratix 10 kaj Intel Agilex-aparatoj)
Estas tri manieroj aliri la QSPI-fulmon en SDM-bazitaj aparatoj kiam vi migras de kontrolaj blok-bazitaj aparatoj en fulma aliro kaj fora sistema ĝisdatigo. Intel rekomendas, ke vi uzu la Poŝtkesto-Klienton Intel FPGA IP por kaj fulma aliro kaj fora sistema ĝisdatigo, kiel montrite en la sekva figuro. Kiam la agorda fulmo estas konektita al la SDM I/O-pingloj, Intel ankaŭ rekomendas, ke vi uzu la Mailbox Client Intel FPGA IP.
Figuro 2. Aliro al QSPI Flash kaj Ĝisdatigo de Flash Uzante Poŝtkestan Klienton Intel FPGA IP (Rekomendita)
Vi povas uzi la Poŝtkesto-Klienton Intel FPGA IP por aliri la QSPI-fulmon kiu estas konektita al la SDM I/O kaj plenumi la foran sisteman ĝisdatigon en la Intel Stratix 10 kaj Intel Agilex-aparatoj. Komandoj kaj/aŭ agordaj bildoj estas senditaj al la mastro-regilo. La mastro-regilo tiam tradukas la komandon al Avalon®-memor-mapita formato kaj sendas ĝin al la Leterkesto-Kliento Intel FPGA IP. La Leterkesto-Kliento Intel FPGA IP veturas la komandojn/datenojn kaj ricevas la respondojn de la SDM. La SDM skribas la agordajn bildojn al la flash-aparato QSPI. La Leterkesto-Kliento Intel FPGA IP ankaŭ estas Avalon-memor-mapita sklavkomponento. La mastro-regilo povas esti Avalon-majstro, kiel ekzemple JTAG majstro, Nios® II-procesoro, PCIe, kutima logiko aŭ Ethernet IP. Vi povas uzi la Leterkesto-Klienten Intel FPGA IP por ordoni al la SDM fari reagordon kun la nova/ĝisdatigita bildo en QSPI-flash-aparatoj. Intel rekomendas, ke vi uzu la Poŝtkesto-Klienton Intel FPGA IP en novaj dezajnoj ĉar ĉi tiu IP povas aliri QSPI-fulmon kaj fari RSU-operacion. Ĉi tiu IP ankaŭ estas subtenata en kaj Intel Stratix 10 kaj Intel Agilex-aparatoj, kio faciligas dezajnmigradon de Intel Stratix 10 al Intel Agilex-aparatoj.
Figuro 3. Aliri QSPI-Fulmon kaj Ĝisdatigi Flash Uzanta Serian Flash-Poŝtkesto-Klienten Intel FPGA IP kaj Poŝtkesto-Kliento Intel FPGA IP
Vi nur povas uzi la Serian Flash Mailbox Client Intel FPGA IP por aliri QSPI-fulmon konektitan al SDM I/O en la Intel Stratix 10-aparatoj. Komandoj kaj/aŭ agordaj bildoj estas senditaj al la mastro-regilo. La mastro-regilo tiam tradukas la komandon en Avalon-memor-mapitan formaton kaj sendas ĝin al la Seria Flash Mailbox Client Intel FPGA IP. La Seria Flash Mailbox Client Intel FPGA IP tiam sendas la komandojn/datenojn kaj ricevas respondojn de la SDM. La SDM skribas la agordajn bildojn al la flash-aparato QSPI. La Serial Flash Mailbox Client Intel FPGA IP estas Avalon-memor-mapita sklavkomponento. Tial, la mastro-regilo povas esti Avalon-majstro, kiel ekzemple JTAG majstro, Nios II-procesoro, PCI Express (PCIe), kutima logiko, aŭ Ethernet IP. La Poŝtkesto-Kliento Intel FPGA IP estas bezonata por plenumi foran sisteman ĝisdatigoperacion. Tial, Seria Flash Mailbox Client Intel FPGA IP ne estas rekomendita en pli novaj dezajnoj ĉar ĝi nur subtenas Intel Stratix 10-aparatojn kaj nur povas esti uzata por aliri QSPI-fulmajn aparatojn.
Figuro 4. Aliri QSPI-Fulmon kaj Ĝisdatigi Flash Uzanta Poŝtkestan Klienton Intel FPGA IP kun Avalon Streaming Interface
La Poŝtkesto-Kliento kun Avalon Streaming Interface Intel FPGA IP provizas komunikadkanalon inter via kutima logiko kaj la sekura aparato-administranto (SDM) en Intel Agilex. Vi povas uzi ĉi tiun IP por sendi komandpakaĵojn kaj ricevi respondajn pakojn de la SDM-ekstercentraj moduloj, inkluzive de QSPI. La SDM skribas la novajn bildojn al la flash-aparato QSPI kaj poste reagordas la Intel Agilex-aparaton de la nova aŭ ĝisdatigita bildo. La Leterkesto-Kliento kun Avalon Streaming Interface Intel FPGA IP uzas la Avalon-streaming-interfacon. Vi devas uzi gastigan regilon kun Avalon-flua interfaco por kontroli la IP. La Leterkesto-Kliento kun Avalon Streaming Interface Intel FPGA IP havas pli rapidan datumfluon ol la Leterkesto-Kliento Intel FPGA IP. Tamen ĉi tiu IP ne subtenas Intel Stratix 10-aparatojn, kio signifas, ke vi ne povas migri vian dezajnon rekte de Intel Stratix 10 al Intel Agilex-aparatoj.
Rilataj Informoj
- Poŝtkesto-Kliento Intel FPGA IP Uzantgvidilo
- Seria Flash Mailbox Client Intel FPGA IP User Guide
- Leterkesto-Kliento kun Avalon Streaming Interface Intel FPGA IP Uzantgvidilo
Komparo inter Seria Flash Mailbox, Mailbox Client kaj Mailbox Client kun Avalon Streaming Interface Intel FPGA IP-oj
La sekva tabelo resumas la komparon inter ĉiu el la IP-oj.
| Leterkesto-Kliento kun Avalon Streaming Interface Intel FPGA IP | Seria Flash Mailbox Client Intel FPGA IP | Leterkesto Kliento Intel FPGA IP | |
| Subtenataj Aparatoj | Intel Agilex | Intel Stratix 10 nur | Intel Agilex kaj Intel Stratix 10 |
| Interfacoj | Avalon fluanta interfaco | Avalon memor-mapita interfaco | Avalon memor-mapita interfaco |
| Rekomendoj | Gastiganto-regilo kiu uzas Avalon-fluan interfacon por flui datumojn. | Gastiganto-regilo kiu uzas Avalon-memor-mapitan interfacon por legi kaj skribi. | • Gastiga regilo, kiu uzas Avalon-memor-mapitan interfacon por legi kaj skribi.
• Rekomendita uzi ĉi tiun IP en aparatoj Intel Stratix 10. • Facile migri de Intel Stratix 10 al Intel Agilex-aparatoj. |
| Rapido de Transdono de Datumoj | Pli rapida datumfluo ol Seria Flash Mailbox Client Intel FPGA IP kaj Mailbox Client Intel FPGA IP. | Pli malrapida datumfluo ol Mailbox Client kun Avalon Streaming Interface Intel FPGA IP. | Pli malrapida datumfluo ol Mailbox Client kun Avalon Streaming Interface Intel FPGA IP. |
Uzante GPIO kiel Interfacon por Aliri Flash-Aparatojn
Figuro 5. Aliro al QSPI Flash
Vi povas porti super dezajno en kontrolaj blok-bazitaj aparatoj al SDM bazitaj aparatoj rekte se la dezajno uzas Generic Serial Flash Interface Intel FPGA IP kun eksportita fulmpinglo al GPIO. En iuj maloftaj kazoj, la QSPI-fulma aparato estas konektita al GPIO-stifto en FPGA. La flash-aparato QSPI nur estos uzata kiel ĝeneraluzebla memorstokado kiam ĝi estas konektita al GPIO. La fulm-aparato povas esti alirita per la Generic Serial Flash Interface Intel FPGA IP (rekomendita) aŭ Generic QUAD SPI Controller II Intel FPGA IP elektante la opcion por eksporti la SPI-pinglon al GPIO.
En la Intel Stratix 10 kaj Intel Agilex-aparatoj, vi povas konekti la fulmajn aparatojn al GPIO-pinglo en la FPGA por uzi ankaŭ kiel ĝeneraluzebla memorstokado. Tamen, bonvolu noti, ke la parametra agordo ebliga SPI-pingla interfaco devas esti ebligita en la Generic Serial Flash Interface Intel FPGA IP kiam vi uzas Intel Stratix 10 kaj Intel Agilex-aparatojn por malhelpi eraron dum kompilo. Ĉi tio estas ĉar ne ekzistas dediĉita Aktiva Seria interfaco disponebla en la Intel Stratix 10 kaj Intel Agilex-aparatoj. Por agorda celo en ĉi tiuj aparatoj, vi devas konekti la fulmajn aparatojn al la SDM I/O kiel priskribite en la sekcio SDM-bazitaj Aparatoj (Intel Stratix 10 kaj Intel Agilex Devices).
Rilataj Informoj
SDM-bazitaj aparatoj (Intel Stratix 10 kaj Intel Agilex-aparatoj)
Subtenataj QSPI-Aparatoj Bazitaj sur Regilo-Tipo
La sekva tabelo resumas la subtenatajn fulmajn aparatojn bazitajn sur la Generic Serial Flash-interfaco Intel FPGA IP kaj Generic QUAD SPI Controller II Intel FPGA IP.
| Aparato | IP | QSPI-aparatoj |
| Cyclone® V, Intel Arria 10, Intel Stratix 10(1), Intel Agilex(1) | Generic Seria Flash Interface Intel FPGA IP | Ĉiuj QSPI-aparatoj |
| Cyclone V, Intel Arria 10, Intel Stratix | Ĝenerala QUAD SPI-Regilo II Intel | • EPCQ16 (Mikrono*-kongrua) |
| 10(1), Intel Agilex(1) | FPGA IP | • EPCQ32 (Mikrono*-kongrua) |
| • EPCQ64 (Mikrono*-kongrua) | ||
| • EPCQ128 (Mikrono*-kongrua) | ||
| • EPCQ256 (Mikrono*-kongrua) | ||
| • EPCQ512 (Mikrono*-kongrua) | ||
| • EPCQL512 (Mikrono*-kongrua) | ||
| • EPCQL1024 (Mikrono*-kongrua) | ||
| • N25Q016A13ESF40 | ||
| • N25Q032A13ESF40 | ||
| • N25Q064A13ESF40 | ||
| • N25Q128A13ESF40 | ||
| • N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (malalta voltage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (malalta voltage) | ||
| • N25Q00AA11G1240 (malalta voltage) | ||
| • N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Por pliaj informoj pri la fulmaj aparatoj subtenataj de la Seria Flash-Leterkesto kaj Poŝtkesto-Kliento Intel FPGA-IP-oj, raportu al la sekcio de Intel Subtenataj Agordaj Aparatoj en la paĝo de Aparato-Agordo - Subtena Centro.
Rilataj Informoj
Intel Subtenataj Agordaj Aparatoj, Aparato-Agordo - Subtena Centro
Dokumenta Revizia Historio por AN 932: Gvidlinioj pri Migrado de Flash Access de Kontrolaj Blok-Bazitaj Aparatoj al SDM-Bazitaj Aparatoj
| Dokumenta Versio | Ŝanĝoj |
| 2020.12.21 | Komenca eldono. |
AN 932: Gvidlinioj pri Migrado de Fulmo-Aliro de Kontrolaj Blok-Bazitaj Aparatoj al SDM-Bazitaj Aparatoj
Dokumentoj/Rimedoj
 |
Intel AN 932 Flash Access Migrado-Gvidlinioj de Kontrolbloko Bazitaj Aparatoj al SDM Bazitaj Aparatoj [pdf] Uzantogvidilo AN 932 Flash Access Migration Guidelines de Control Block Based Devices al SDM Based Devices, AN 932, Flash Access Migration Guidelines de Control Block Based Devices al SDM Based Devices, Flash Access Migration Guidelines |
