intel AN 932 フラッシュ アクセスの制御ブロック ベースのデバイスから SDM ベースのデバイスへの移行ガイドライン
コントロール ブロック ベースのデバイスから SDM ベースのデバイスへのフラッシュ アクセス移行ガイドライン
導入
フラッシュ・アクセス移行ガイドラインは、V シリーズ・デバイス、インテル® Arria® 10、インテル Stratix® 10、インテル Agilex™ デバイスでフラッシュ・アクセスとリモート・システム・アップデート (RSU) 操作を使用してデザインを実装する方法についてのアイデアを提供します。 これらのガイドラインは、制御ブロック ベースの設計から、フラッシュ アクセスと RSU 操作を備えたセキュア デバイス マネージャー (SDM) ベースの設計への移行にも役立ちます。 インテル Stratix 10 やインテル Agilex などの新しいデバイスは、V シリーズやインテル Arria 10 デバイスと比較して、フラッシュ アクセスとリモート システム アップデートが異なる SDM ベースのアーキテクチャを使用しています。
フラッシュ アクセスおよび RSU 操作における制御ブロック ベースのデバイスから SDM ベースのデバイスへの移行
制御ブロックベースのデバイス (Intel Arria 10 および V シリーズ デバイス)
次の図は、V シリーズおよび インテル Arria 10 デバイスでのフラッシュ アクセスおよびリモート システム更新操作で使用される IP と、各 IP のインターフェイスを示しています。
図 1. コントロール・ブロック・ベースのデバイス (インテル Arria 10 および V シリーズ・デバイス) のブロック図
インテルコーポレーション。 全著作権所有。 Intel、Intelロゴ、およびその他のIntelマークは、IntelCorporationまたはその子会社の商標です。 インテルは、FPGAおよび半導体製品のパフォーマンスをインテルの標準保証に従って現在の仕様に保証しますが、通知なしにいつでも製品およびサービスを変更する権利を留保します。 インテルは、インテルが書面で明示的に同意した場合を除き、本書に記載されている情報、製品、またはサービスの適用または使用から生じる責任または義務を負わないものとします。 インテルのお客様は、公開されている情報を信頼する前、および製品やサービスを注文する前に、最新バージョンのデバイス仕様を入手することをお勧めします。 *他の名前やブランドは他人の所有物として主張される場合があります。
Generic Serial Flash Interface Intel FPGA IP および QUAD Serial Peripheral Interface (SPI) Controller II を使用してフラッシュ アクセスを実行できます。同様に、Remote Update Intel FPGA IP を使用して RSU 操作を実行します。 インテルでは、Generic Serial Flash Interface Intel FPGA IP を使用することをお勧めします。これは、この IP が新しく、任意のクアッド シリアル ペリフェラル インターフェイス (QSPI) フラッシュ デバイスで使用できるためです。 フラッシュ デバイスは、専用のアクティブ シリアル (AS) ピンまたは汎用 I/O (GPIO) ピンのいずれかに接続できます。 QSPI フラッシュ デバイスを FPGA コンフィギュレーションおよびユーザー データの保存に使用する場合は、QSPI デバイスを専用のアクティブ シリアル メモリ インターフェイス (ASMI) ピンに接続する必要があります。 アクティブなシリアル構成では、MSEL ピンの設定は s です。ampFPGA の電源を入れると LED が点灯します。 制御ブロックはコンフィギュレーション デバイスから QSPI フラッシュ データを受信し、FPGA をコンフィギュレーションします。
SDM ベースのデバイス (インテル Stratix 10 およびインテル Agilex デバイス)
フラッシュ アクセスおよびリモート システム アップデートで制御ブロック ベースのデバイスから移行する場合、SDM ベースのデバイスで QSPI フラッシュにアクセスする方法は XNUMX つあります。 インテルは、次の図に示すように、フラッシュ・アクセスとリモート・システム・アップデートの両方に Mailbox Client Intel FPGA IP を使用することを推奨しています。 構成フラッシュが SDM I/O ピンに接続されている場合、インテルはメールボックス クライアント インテル FPGA IP を使用することも推奨しています。
図 2. Mailbox Client Intel FPGA IP を使用した QSPI フラッシュへのアクセスとフラッシュの更新 (推奨)
Mailbox Client Intel FPGA IP を使用して、SDM I/O に接続された QSPI フラッシュにアクセスし、Intel Stratix 10 および Intel Agilex デバイスでリモート システム アップデートを実行できます。 コマンドおよび/または構成イメージがホスト コントローラーに送信されます。 次に、ホスト・コントローラーはコマンドを Avalon® メモリー・マップ形式に変換し、メールボックス・クライアントの Intel FPGA IP に送信します。 Mailbox Client Intel FPGA IP は、コマンド/データを駆動し、SDM からの応答を受信します。 SDM はコンフィギュレーション イメージを QSPI フラッシュ デバイスに書き込みます。 Mailbox Client Intel FPGA IP は、Avalon メモリマップド スレーブ コンポーネントでもあります。 ホスト・コントローラーは、J などの Avalon マスターにすることができます。TAG マスター、Nios® II プロセッサー、PCIe、カスタム ロジック、またはイーサネット IP。 Mailbox Client Intel FPGA IP を使用して、QSPI フラッシュ デバイスの新しい/更新されたイメージで再構成を実行するように SDM に命令できます。 インテルは、この IP が QSPI フラッシュにアクセスして RSU 操作を実行できるため、新しいデザインで Mailbox Client Intel FPGA IP を使用することをお勧めします。 この IP は、インテル Stratix 10 デバイスとインテル Agilex デバイスの両方でもサポートされているため、インテル Stratix 10 からインテル Agilex デバイスへのデザインの移行が容易になります。
図 3. Serial Flash Mailbox Client Intel FPGA IP および Mailbox Client Intel FPGA IP を使用した QSPI フラッシュへのアクセスとフラッシュの更新
インテル Stratix 10 デバイスの SDM I/O に接続された QSPI フラッシュにアクセスするには、Serial Flash Mailbox Client Intel FPGA IP のみを使用できます。 コマンドおよび/または構成イメージがホスト コントローラーに送信されます。 次に、ホスト・コントローラーはコマンドを Avalon メモリー・マップ形式に変換し、Serial Flash Mailbox Client Intel FPGA IP に送信します。 その後、Serial Flash Mailbox Client Intel FPGA IP はコマンド/データを送信し、SDM から応答を受信します。 SDM はコンフィギュレーション イメージを QSPI フラッシュ デバイスに書き込みます。 Serial Flash Mailbox Client Intel FPGA IP は、Avalon メモリマップド スレーブ コンポーネントです。 したがって、ホスト・コントローラーは、J などの Avalon マスターにすることができます。TAG マスター、Nios II プロセッサー、PCI Express (PCIe)、カスタム ロジック、またはイーサネット IP。 リモート・システム更新操作を実行するには、Mailbox Client Intel FPGA IP が必要です。 したがって、Serial Flash Mailbox Client Intel FPGA IP は、Intel Stratix 10 デバイスのみをサポートし、QSPI フラッシュ デバイスへのアクセスにのみ使用できるため、新しいデザインでは推奨されません。
図 4. メールボックス クライアント インテル FPGA IP と Avalon ストリーミング インターフェイスを使用した QSPI フラッシュへのアクセスとフラッシュの更新
Avalon Streaming Interface Intel FPGA IP を備えたメールボックス クライアントは、カスタム ロジックと Intel Agilex のセキュア デバイス マネージャー (SDM) 間の通信チャネルを提供します。 この IP を使用して、コマンド パケットを送信し、QSPI を含む SDM 周辺モジュールから応答パケットを受信できます。 SDM は新しいイメージを QSPI フラッシュ デバイスに書き込み、新しいイメージまたは更新されたイメージからインテル Agilex デバイスを再構成します。 Avalon ストリーミング インターフェイス インテル FPGA IP を使用するメールボックス クライアントは、Avalon ストリーミング インターフェイスを使用します。 IP を制御するには、Avalon ストリーミング インターフェイスを備えたホスト コントローラーを使用する必要があります。 Avalon Streaming Interface Intel FPGA IP を使用する Mailbox Client は、Mailbox Client Intel FPGA IP よりもデータ ストリーミングが高速です。 ただし、この IP は インテル Stratix 10 デバイスをサポートしていないため、デザインを インテル Stratix 10 から インテル Agilex デバイスに直接移行することはできません。
関連情報
- Mailbox Client インテル FPGA IP ユーザーガイド
- Serial Flash Mailbox Client Intel FPGA IP ユーザーガイド
- Avalon Streaming Interface を備えた Mailbox Client インテル FPGA IP ユーザーガイド
Serial Flash Mailbox、Mailbox Client、および Avalon Streaming Interface Intel FPGA IP を使用した Mailbox Client の比較
次の表は、各 IP の比較をまとめたものです。
| Avalon ストリーミング インターフェイス インテル FPGA IP を使用したメールボックス クライアント | Serial Flash Mailbox Client インテル FPGA IP | メールボックス・クライアント インテル FPGA IP | |
| サポートされているデバイス | インテル アジレックス | インテル Stratix 10 のみ | インテル Agilex およびインテル Stratix 10 |
| インターフェース | Avalon ストリーミング インターフェイス | Avalon メモリマップ インターフェイス | Avalon メモリマップ インターフェイス |
| 推奨事項 | Avalon ストリーミング インターフェイスを使用してデータをストリーミングするホスト コントローラー。 | Avalon メモリマップ インターフェイスを使用して読み取りと書き込みを実行するホスト コントローラー。 | • Avalon メモリ・マップト・インターフェースを使用して読み書きを実行するホスト・コントローラー。
• インテル Stratix 10 デバイスでこの IP を使用することを推奨します。 • インテル Stratix 10 からインテル Agilex デバイスへの移行が容易。 |
| データ転送速度 | Serial Flash Mailbox Client Intel FPGA IP および Mailbox Client Intel FPGA IP より高速なデータ ストリーミング。 | Avalon Streaming Interface Intel FPGA IP を使用した Mailbox Client よりも遅いデータ ストリーミング。 | Avalon Streaming Interface Intel FPGA IP を使用した Mailbox Client よりも遅いデータ ストリーミング。 |
フラッシュ デバイスにアクセスするためのインターフェイスとして GPIO を使用する
図 5. QSPI フラッシュへのアクセス
デザインが Generic Serial Flash Interface Intel FPGA IP を GPIO にエクスポートされたフラッシュピンで使用している場合、制御ブロックベースのデバイスのデザインを SDM ベースのデバイスに直接移植できます。 まれに、QSPI フラッシュ デバイスが FPGA の GPIO ピンに接続されることがあります。 QSPI フラッシュ デバイスは、GPIO に接続されている場合、汎用メモリ ストレージとしてのみ使用されます。 SPI ピンを GPIO にエクスポートするオプションを選択することで、Generic Serial Flash Interface Intel FPGA IP (推奨) または Generic QUAD SPI Controller II Intel FPGA IP を介してフラッシュ デバイスにアクセスできます。
インテル Stratix 10 およびインテル Agilex デバイスでは、フラッシュ デバイスを FPGA の GPIO ピンに接続して、汎用メモリー ストレージとしても使用できます。 ただし、インテル Stratix 10 およびインテル Agilex デバイスを使用している場合は、コンパイル中のエラーを防ぐために、SPI ピン インターフェイスを有効にするパラメーター設定を Generic Serial Flash Interface Intel FPGA IP で有効にする必要があることに注意してください。 これは、 インテル Stratix 10 および インテル Agilex デバイスで利用できる専用のアクティブ シリアル インターフェイスがないためです。 これらのデバイスでの構成目的のために、SDM ベースのデバイス (インテル Stratix 10 およびインテル Agilex デバイス) セクションで説明されているように、フラッシュ デバイスを SDM I/O に接続する必要があります。
関連情報
SDM ベースのデバイス (インテル Stratix 10 およびインテル Agilex デバイス)
コントローラー タイプに基づいてサポートされる QSPI デバイス
次の表は、Generic Serial Flash interface Intel FPGA IP および Generic QUAD SPI Controller II Intel FPGA IP に基づいてサポートされているフラッシュ デバイスをまとめたものです。
| デバイス | IP | QSPI デバイス |
| Cyclone® V、インテル Arria 10、インテル Stratix 10(1)、インテル アジレックス(1) | 汎用シリアル・フラッシュ・インターフェース Intel FPGA IP | すべての QSPI デバイス |
| Cyclone V、インテル Arria 10、インテル Stratix | ジェネリック QUAD SPI コントローラー II インテル | • EPCQ16 (Micron* 互換) |
| 10(1)、インテル アジレックス(1) | FPGA IP | • EPCQ32 (Micron* 互換) |
| • EPCQ64 (Micron* 互換) | ||
| • EPCQ128 (Micron* 互換) | ||
| • EPCQ256 (Micron* 互換) | ||
| • EPCQ512 (Micron* 互換) | ||
| • EPCQL512 (Micron* 互換) | ||
| • EPCQL1024 (Micron* 互換) | ||
| •N25Q016A13ESF40 | ||
| •N25Q032A13ESF40 | ||
| •N25Q064A13ESF40 | ||
| •N25Q128A13ESF40 | ||
| •N25Q256A13ESF40 | ||
| • N25Q256A11E1240 (低容量tage) | ||
| • MT25QL512ABA | ||
| • N2Q512A11G1240 (低容量tage) | ||
| • N25Q00AA11G1240 (低容量tage) | ||
| •N25Q512A83GSF40F | ||
| • MT25QL256 | ||
| • MT25QL512 | ||
| • MT25QU256 | ||
| • MT25QU512 | ||
| • MT25QU01G |
Serial Flash Mailbox および Mailbox Client Intel FPGA IP でサポートされるフラッシュ デバイスの詳細については、Device Configuration – Support Center ページの Intel Supported Configuration Devices セクションを参照してください。
関連情報
インテルがサポートする構成デバイス、デバイス構成 – サポート センター
AN 932 の文書改訂履歴: コントロール ブロック ベースのデバイスから SDM ベースのデバイスへのフラッシュ アクセス移行ガイドライン
| ドキュメントバージョン | 変更点 |
| 2020.12.21 | 初回リリース。 |
AN 932: コントロール ブロック ベースのデバイスから SDM ベースのデバイスへのフラッシュ アクセス移行ガイドライン
ドキュメント / リソース
 |
intel AN 932 フラッシュ アクセスの制御ブロック ベースのデバイスから SDM ベースのデバイスへの移行ガイドライン [pdf] ユーザーガイド AN 932 制御ブロック ベース デバイスから SDM ベース デバイスへのフラッシュ アクセス移行ガイドライン、AN 932、制御ブロック ベース デバイスから SDM ベース デバイスへのフラッシュ アクセス移行ガイドライン、フラッシュ アクセス移行ガイドライン |
