Microcontrolador ATMEL ATtiny11 de 8 bits com Flash de 1K Byte
Características
- Utiliza a arquitetura AVR® RISC
- Arquitetura RISC de 8 bits de alto desempenho e baixo consumo de energia
- 90 Instruções poderosas - Maior execução de ciclo de clock único
- 32 x 8 Registros de Trabalho de Uso Geral
- Taxa de transferência de até 8 MIPS a 8 MHz
Programa não volátil e memória de dados
- 1K Byte de Memória de Programa Flash
- Programável no sistema (ATtiny12)
- Resistência: 1,000 ciclos de gravação/apagamento (ATtiny11/12)
- Memória de dados EEPROM programável de 64 bytes no sistema para ATtiny12
- Resistência: 100,000 ciclos de gravação / apagamento
- Bloqueio de programação para programa Flash e segurança de dados EEPROM
Recursos Periféricos
- Interromper e acordar na mudança de pino
- Um temporizador/contador de 8 bits com prescaler separado
- Comparador Analógico On-Chip
- Timer Watchdog programável com oscilador on-chip
Recursos especiais do microcontrolador
- Modos de baixo consumo de energia e modos de desligamento
- Fontes de interrupção externas e internas
- Programável no sistema via porta SPI (ATtiny12)
- Circuito de redefinição de inicialização aprimorado (ATtiny12)
- Oscilador RC calibrado interno (ATtiny12)
Especificação
- Tecnologia de processo CMOS de baixa potência e alta velocidade
- Operação totalmente estática
Consumo de energia a 4 MHz, 3V, 25°C
- Ativo: 2.2 mA
- Modo ocioso: 0.5 mA
- Modo de desligamento: <1 μA
Pacotes
- PDIP e SOIC de 8 pinos
Vol operacionaltages
- 1.8 – 5.5 V para ATtiny12V-1
- 2.7 – 5.5 V para ATtiny11L-2 e ATtiny12L-4
- 4.0 – 5.5 V para ATtiny11-6 e ATtiny12-8
Notas de velocidade
- 0 – 1.2 MHz (ATtiny12V-1)
- 0 – 2 MHz (ATtiny11L-2)
- 0 – 4 MHz (ATtiny12L-4)
- 0 – 6 MHz (ATtiny11-6)
- 0 – 8 MHz (ATtiny12-8)
Configuração dos pinos
Sobreview
O ATtiny11/12 é um microcontrolador CMOS de 8 bits de baixa potência baseado na arquitetura AVR RISC. Ao executar instruções poderosas em um único ciclo de clock, o ATtiny11/12 atinge taxas de transferência próximas a 1 MIPS por MHz, permitindo que o projetista do sistema otimize o consumo de energia versus a velocidade de processamento. O núcleo AVR combina um rico conjunto de instruções com 32 registradores de uso geral. Todos os 32 registradores são conectados diretamente à Unidade Lógica Aritmética (ULA), permitindo que dois registradores independentes sejam acessados em uma única instrução executada em um ciclo de clock. A arquitetura resultante é mais eficiente em termos de código, ao mesmo tempo em que atinge taxas de transferência até dez vezes mais rápidas do que os microcontroladores CISC convencionais.
Tabela 1. Descrição das peças
| Dispositivo | Clarão | EEPROM | Registrar | Volumetage Alcance | Freqüência |
| ATtiny11L | 1K | – | 32 | 2.7 – 5.5 V | 0-2 MHz |
| ATtiny11 | 1K | – | 32 | 4.0 – 5.5 V | 0-6 MHz |
| ATtiny12V | 1K | 64 B | 32 | 1.8 – 5.5 V | 0-1.2 MHz |
| ATtiny12L | 1K | 64 B | 32 | 2.7 – 5.5 V | 0-4 MHz |
| ATtiny12 | 1K | 64 B | 32 | 4.0 – 5.5 V | 0-8 MHz |
O AVR ATtiny11/12 é compatível com um conjunto completo de ferramentas de desenvolvimento de programas e sistemas, incluindo: montadores de macros, depuradores/simuladores de programas, emuladores de circuito,
e kits de avaliação.
Diagrama de blocos ATtiny11
Consulte a Figura 1 na página 3. O ATtiny11 oferece os seguintes recursos: 1K bytes de Flash, até cinco linhas de E/S de uso geral, uma linha de entrada, 32 registradores de trabalho de uso geral, um temporizador/contador de 8 bits, e interrupções externas, Watchdog Timer programável com oscilador interno e dois modos de economia de energia selecionáveis por software. O modo inativo para a CPU enquanto permite que os temporizadores/contadores e o sistema de interrupção continuem funcionando. O modo Power-down salva o conteúdo do registro, mas congela o oscilador, desativando todas as outras funções do chip até a próxima interrupção ou reinicialização do hardware. Os recursos de ativação ou interrupção na troca de pinos permitem que o ATtiny11 seja altamente responsivo a eventos externos, ainda apresentando o menor consumo de energia nos modos de desligamento. O dispositivo é fabricado com a tecnologia de memória não volátil de alta densidade da Atmel. Ao combinar uma CPU RISC de 8 bits com Flash em um chip monolítico, o Atmel ATtiny11 é um poderoso microcontrolador que fornece uma solução altamente flexível e econômica para muitos aplicativos de controle integrados.
Figura 1. O diagrama de blocos do ATtiny11
Diagrama de blocos ATtiny12
Figura 2 na página 4. O ATtiny12 oferece os seguintes recursos: 1K bytes de Flash, 64 bytes EEPROM, até seis linhas de E/S de uso geral, 32 registradores de trabalho de uso geral, um temporizador/contador de 8 bits, funções internas e interrupções externas, Watchdog Timer programável com oscilador interno e dois modos de economia de energia selecionáveis por software. O modo inativo para a CPU enquanto permite que os temporizadores/contadores e o sistema de interrupção continuem funcionando. O modo Power-down salva o conteúdo do registro, mas congela o oscilador, desativando todas as outras funções do chip até a próxima interrupção ou reinicialização do hardware. Os recursos de ativação ou interrupção na troca de pinos permitem que o ATtiny12 seja altamente responsivo a eventos externos, ainda apresentando o menor consumo de energia nos modos de desligamento. O dispositivo é fabricado com a tecnologia de memória não volátil de alta densidade da Atmel. Ao combinar uma CPU RISC de 8 bits com Flash em um chip monolítico, o Atmel ATtiny12 é um poderoso microcontrolador que fornece uma solução altamente flexível e econômica para muitos aplicativos de controle integrados.
Figura 2. O diagrama de blocos do ATtiny12
Descrições dos Pinos
- Abastecimento voltage pino.
- Pino terra.
A porta B é uma porta de E/S de 6 bits. PB4..0 são pinos de E/S que podem fornecer pull-ups internos (selecionados para cada bit). No ATtiny11, PB5 é apenas entrada. No ATtiny12, PB5 é entrada ou saída de dreno aberto. Os pinos da porta são tri-estabelecidos quando uma condição de reinicialização se torna ativa, mesmo se o relógio não estiver funcionando. O uso dos pinos PB5..3 como entrada ou pinos de I/O é limitado, dependendo das configurações de reset e clock, conforme mostrado abaixo.
Tabela 2. Funcionalidade PB5..PB3 vs. Opções de clock do dispositivo
| Opção de relógio do dispositivo | PB5 | PB4 | PB3 |
| Reinicialização externa ativada | Usado(1) | -(2) | – |
| Reinicialização externa desativada | Entrada(3)/E/S(4) | – | – |
| Cristal Externo | – | Usado | Usado |
| Cristal externo de baixa frequência | – | Usado | Usado |
| Ressonador Cerâmico Externo | – | Usado | Usado |
| Oscilador RC Externo | – | E/S(5) | Usado |
| Relógio externo | – | E/S | Usado |
| Oscilador RC Interno | – | E/S | E/S |
Notas
- Usado” significa que o pino é usado para fins de redefinição ou relógio.
- significa que a função do pino não é afetada pela opção.
- Entrada significa que o pino é um pino de entrada de porta.
- No ATtiny11, PB5 é apenas entrada. No ATtiny12, PB5 é entrada ou saída de dreno aberto.
- I/O significa que o pino é um pino de entrada/saída de porta.
XTAL1 Entrada para o oscilador inversor amplifier e entrada para o circuito operacional do relógio interno.
XTAL2 Saída do oscilador inversor ampmais vivo.
REINICIAR Reiniciar entrada. Um reset externo é gerado por um nível baixo no pino RESET. Pulsos de reinicialização maiores que 50 ns gerarão uma reinicialização, mesmo se o relógio não estiver funcionando. Não é garantido que pulsos mais curtos gerem um reset.
Registrar Resumo ATtiny11
| Endereço | Nome | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Página |
| $ 3F | SREG | I | T | H | S | V | N | Z | C | página 9 |
| $ 3E | Reservado | |||||||||
| $ 3D | Reservado | |||||||||
| $ 3C | Reservado | |||||||||
| US$ 3 bilhões | GIMSK | – | INT0 | PCIE | – | – | – | – | – | página 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | página 34 |
| $39 | TIMSK | – | – | – | – | – | – | TOIE0 | – | página 34 |
| $38 | TIFR | – | – | – | – | – | – | TOV0 | – | página 35 |
| $37 | Reservado | |||||||||
| $36 | Reservado | |||||||||
| $35 | MCUCR | – | – | SE | SM | – | – | ISC01 | ISC00 | página 32 |
| $34 | MCUSR | – | – | – | – | – | – | EXTRF | PORF | página 28 |
| $33 | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | página 41 |
| $32 | TCPT0 | Temporizador/Contador0 (8 bits) | página 41 | |||||||
| $31 | Reservado | |||||||||
| $30 | Reservado | |||||||||
| … | Reservado | |||||||||
| $22 | Reservado | |||||||||
| $21 | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | página 43 |
| $20 | Reservado | |||||||||
| $ 1F | Reservado | |||||||||
| $ 1E | Reservado | |||||||||
| $ 1D | Reservado | |||||||||
| $ 1C | Reservado | |||||||||
| US$ 1 bilhões | Reservado | |||||||||
| $ 1A | Reservado | |||||||||
| $19 | Reservado | |||||||||
| $18 | PORTOB | – | – | – | PORTA B4 | PORTA B3 | PORTA B2 | PORTA B1 | PORTA B0 | página 37 |
| $17 | DDRB | – | – | – | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | página 37 |
| $16 | PIN | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | página 37 |
| $15 | Reservado | |||||||||
| … | Reservado | |||||||||
| $ 0A | Reservado | |||||||||
| $09 | Reservado | |||||||||
| $08 | CASR | ACD | – | ACO | ACI | ACIE | – | ACIS1 | ACIS0 | página 45 |
| … | Reservado | |||||||||
| $00 | Reservado | |||||||||
Notas
- Para compatibilidade com dispositivos futuros, os bits reservados devem ser reduzidos a zero se acessados. Os endereços de memória de E / S reservados nunca devem ser gravados.
- Alguns dos sinalizadores de status são apagados escrevendo um lógico para eles. Observe que as instruções CBI e SBI irão operar em todos os bits no registrador de E/S, escrevendo um de volta em qualquer sinalizador lido como definido, limpando assim o sinalizador. As instruções CBI e SBI funcionam apenas com os registradores $00 a $1F.
Registrar Resumo ATtiny12
| Endereço | Nome | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Página |
| $ 3F | SREG | I | T | H | S | V | N | Z | C | página 9 |
| $ 3E | Reservado | |||||||||
| $ 3D | Reservado | |||||||||
| $ 3C | Reservado | |||||||||
| US$ 3 bilhões | GIMSK | – | INT0 | PCIE | – | – | – | – | – | página 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | página 34 |
| $39 | TIMSK | – | – | – | – | – | – | TOIE0 | – | página 34 |
| $38 | TIFR | – | – | – | – | – | – | TOV0 | – | página 35 |
| $37 | Reservado | |||||||||
| $36 | Reservado | |||||||||
| $35 | MCUCR | – | PUD | SE | SM | – | – | ISC01 | ISC00 | página 32 |
| $34 | MCUSR | – | – | – | – | WDRF | BORF | EXTRF | PORF | página 29 |
| $33 | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | página 41 |
| $32 | TCPT0 | Temporizador/Contador0 (8 bits) | página 41 | |||||||
| $31 | OSCCAL | Registro de Calibração do Oscilador | página 12 | |||||||
| $30 | Reservado | |||||||||
| … | Reservado | |||||||||
| $22 | Reservado | |||||||||
| $21 | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | página 43 |
| $20 | Reservado | |||||||||
| $ 1F | Reservado | |||||||||
| $ 1E | OUVIDO | – | – | Registro de Endereço EEPROM | página 18 | |||||
| $ 1D | EEDR | Registro de Dados EEPROM | página 18 | |||||||
| $ 1C | EECR | – | – | – | – | ASSUSTADOR | EEMWE | EEWE | AQUI | página 18 |
| US$ 1 bilhões | Reservado | |||||||||
| $ 1A | Reservado | |||||||||
| $19 | Reservado | |||||||||
| $18 | PORTOB | – | – | – | PORTA B4 | PORTA B3 | PORTA B2 | PORTA B1 | PORTA B0 | página 37 |
| $17 | DDRB | – | – | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | página 37 |
| $16 | PIN | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | página 37 |
| $15 | Reservado | |||||||||
| … | Reservado | |||||||||
| $ 0A | Reservado | |||||||||
| $09 | Reservado | |||||||||
| $08 | CASR | ACD | AINBG | ACO | ACI | ACIE | – | ACIS1 | ACIS0 | página 45 |
| … | Reservado | |||||||||
| $00 | Reservado | |||||||||
Observação
- Para compatibilidade com dispositivos futuros, os bits reservados devem ser reduzidos a zero se acessados. Os endereços de memória de E / S reservados nunca devem ser gravados.
- Alguns dos sinalizadores de status são apagados escrevendo um lógico para eles. Observe que as instruções CBI e SBI irão operar em todos os bits no registrador de E/S, escrevendo um de volta em qualquer sinalizador lido como definido, limpando assim o sinalizador. As instruções CBI e SBI funcionam apenas com os registradores $00 a $1F.
Resumo do conjunto de instruções
| Mnemônicos | Operandos | Descrição | Operação | Bandeiras | #Relógios |
| INSTRUÇÕES DE ARITMÉTICA E LÓGICA | |||||
| ADICIONAR | Rua, Rua | Adicionar dois registros | Rd ¬ Rd + Rr | Z, C, N, V, H | 1 |
| ADC | Rua, Rua | Adicionar com Carregar dois registros | Rd ¬ Rd + Rr + C | Z, C, N, V, H | 1 |
| SUB | Rua, Rua | Subtraia dois registros | Rd ¬ Rd – Rr | Z, C, N, V, H | 1 |
| EU SUBI | Rua, K | Subtraia a constante do registro | Rd ¬ Rd – K | Z, C, N, V, H | 1 |
| SBC | Rua, Rua | Subtrair com Carregar dois Registros | Rd ¬ Rd – Rr – C | Z, C, N, V, H | 1 |
| SBCI | Rua, K | Subtraia com Carry Constant from Reg. | Rd ¬ Rd – K – C | Z, C, N, V, H | 1 |
| E | Rua, Rua | Registros lógicos AND | Rd ¬ Rd · Rr | Z, N, V | 1 |
| ENDI | Rua, K | Registro E Lógico e Constante | Rd ¬ Rd · K | Z, N, V | 1 |
| OR | Rua, Rua | Registros OR lógicos | Rd ¬ Rd v Rr | Z, N, V | 1 |
| ORI | Rua, K | Registro OR lógico e constante | Rd ¬ Rd v K | Z, N, V | 1 |
| EOR | Rua, Rua | Registros OR exclusivos | Rd ¬ RdÅRr | Z, N, V | 1 |
| COM | Rd | Complemento Um | Rd ¬ $FF – Rd | Z, C, N, V | 1 |
| NEG | Rd | Complemento de dois | Rd ¬ $ 00 – Rd | Z, C, N, V, H | 1 |
| SBR | Rd, K | Definir bit (s) no registro | Rd ¬ Rd v K | Z, N, V | 1 |
| CBR | Rd, K | Bit (s) de limpeza no registro | Rd ¬ Rd · (FFh – K) | Z, N, V | 1 |
| INC | Rd | Incremento | Rod ¬ Rod + 1 | Z, N, V | 1 |
| DEZ | Rd | Decrementar | Rod ¬ Rod - 1 | Z, N, V | 1 |
| TST | Rd | Teste para zero ou menos | Rd ¬ Rd · Rd | Z, N, V | 1 |
| CLR | Rd | Registro limpo | Rd ¬ RdÅRd | Z, N, V | 1 |
| SER | Rd | Definir registro | Rd ¬ $FF | Nenhum | 1 |
| INSTRUÇÕES DE FILIAL | |||||
| RJMP | k | Salto Relativo | PC ¬ PC + k + 1 | Nenhum | 2 |
| RCALL | k | Chamada de subrotina relativa | PC ¬ PC + k + 1 | Nenhum | 3 |
| RET | Retorno de subrotina | PC ¬ PILHA | Nenhum | 4 | |
| REDES | Interromper Retorno | PC ¬ PILHA | I | 4 | |
| CPSE | Rd, Rr | Compare, ignore se for igual | se (Rd = Rr) PC ¬ PC + 2 ou 3 | Nenhum | 1/2 |
| CP | Rd, Rr | Comparar | Rd - Rr | Z, N, V, C, H | 1 |
| PCC | Rd, Rr | Compare com Carry | Rd - Rr - C | Z, N, V, C, H | 1 |
| IPC | Rd, K | Compare o registro com o imediato | Rd - K | Z, N, V, C, H | 1 |
| SBRC | Rr, b | Pular se o bit no registro for apagado | se (Rr(b)=0) PC ¬ PC + 2 ou 3 | Nenhum | 1/2 |
| SBRS | Rr, b | Pular se o bit no registro estiver definido | se (Rr(b)=1) PC ¬ PC + 2 ou 3 | Nenhum | 1/2 |
| SBIC | P,b | Pular se o bit no registro de I / O for apagado | se (P(b)=0) PC ¬ PC + 2 ou 3 | Nenhum | 1/2 |
| SBIS | P,b | Pular se o bit no registro I / O estiver definido | se (P(b)=1) PC ¬ PC + 2 ou 3 | Nenhum | 1/2 |
| BRBS | s, k | Ramificação se a bandeira de status for definida | se (SREG(s) = 1) então PC¬PC + k + 1 | Nenhum | 1/2 |
| BRBC | s, k | Ramificação se a bandeira de status for apagada | se (SREG(s) = 0) então PC¬PC + k + 1 | Nenhum | 1/2 |
| BRQ | k | Ramificação se Igual | se (Z = 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRNE | k | Ramificação se não for igual | se (Z = 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRCS | k | Ramo se Carregar Conjunto | se (C = 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRCC | k | Filial se Carregar Liberado | se (C = 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRSH | k | Ramifique se igual ou superior | se (C = 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRLO | k | Ramifique se inferior | se (C = 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRMI | k | Ramificar se menos | se (N = 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRPL | k | Filial se Plus | se (N = 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRGE | k | Ramifique se maior ou igual, assinado | se (N Å V= 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRLT | k | Ramificação se for menor que zero, assinado | se (N Å V= 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRHS | k | Conjunto de galho se meio carregar bandeira | se (H = 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRHC | k | Ramificar se a bandeira estiver meio carregada | se (H = 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRTS | k | Ramificar se T sinalizador definido | se (T = 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRTC | k | Ramificação se a bandeira T for apagada | se (T = 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRVS | k | Ramificar se a bandeira de estouro estiver definida | se (V = 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BRVC | k | Ramificar se a bandeira de estouro for apagada | se (V = 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| BREVE | k | Ramificação se a interrupção estiver habilitada | se (I = 1) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| NOVIDADE | k | Ramificação se a interrupção estiver desativada | se (I = 0) então PC ¬ PC + k + 1 | Nenhum | 1/2 |
| Mnemônicos | Operandos | Descrição | Operação | Bandeiras | #Relógios |
| INSTRUÇÕES DE TRANSFERÊNCIA DE DADOS | |||||
| LD | Estrada,Z | Carga Registradora Indireta | Rd ¬ (Z) | Nenhum | 2 |
| ST | Z,Rr | Loja Cadastro Indireto | (Z) ¬ Rr | Nenhum | 2 |
| MOV | Rua, Rua | Mover entre registros | Rd ¬ Rr | Nenhum | 1 |
| LDI | Rua, K | Carga Imediata | Rd ¬ K | Nenhum | 1 |
| IN | Rua, P | No porto | Rd ¬ P | Nenhum | 1 |
| FORA | P, R | Porto de saída | P ¬ Rr | Nenhum | 1 |
| LPM | Carregar memória de programa | R0 ¬ (Z) | Nenhum | 3 | |
| INSTRUÇÕES DE BIT E DE TESTE DE BIT | |||||
| SBI | P, b | Definir bit no registro I / O | E/S(P,b) ¬ 1 | Nenhum | 2 |
| CBI | P, b | Bit de limpeza no registro de E / S | E/S(P,b) ¬ 0 | Nenhum | 2 |
| LSL | Rd | Deslocamento lógico para a esquerda | Rd(n+1) ¬ Rd(n), Rd(0) ¬ 0 | Z, C, N, V | 1 |
| LSR | Rd | Deslocamento lógico para a direita | Rd(n) ¬ Rd(n+1), Rd(7) ¬ 0 | Z, C, N, V | 1 |
| ROL | Rd | Girar para a esquerda pelo transporte | Rd(0) ¬ C, Rd(n+1) ¬ Rd(n), C ¬ Rd(7) | Z, C, N, V | 1 |
| ROR | Rd | Rodar para a direita e transportar | Rd(7) ¬ C, Rd(n) ¬ Rd(n+1), C ¬ Rd(0) | Z, C, N, V | 1 |
| RSA | Rd | Aritmética Shift Right | Rd(n) ¬ Rd(n+1), n = 0..6 | Z, C, N, V | 1 |
| TROCAR | Rd | Trocar Mordidelas | Rd(3..0) ¬ Rd(7..4), Rd(7..4) ¬ Rd(3..0) | Nenhum | 1 |
| BSET | s | Conjunto de bandeiras | SREG(s) ¬ 1 | SREG (s) | 1 |
| BCLR | s | Sinalizar claro | SREG(s) ¬ 0 | SREG (s) | 1 |
| BST | Rr, b | Bit Store do Register para T | T ¬ Rr(b) | T | 1 |
| Preto e branco | Rua, b | Carga de bits de T para registrar | Rd(b) ¬T | Nenhum | 1 |
| SEC | Definir transporte | C¬ 1 | C | 1 | |
| CLC | Limpar Carry | C¬ 0 | C | 1 | |
| SEN | Definir sinalizador negativo | N¬ 1 | N | 1 | |
| CLN | Limpar sinalizador negativo | N¬ 0 | N | 1 | |
| Zona Econômica Especial (ZEE) | Definir bandeira zero | Z ¬ 1 | Z | 1 | |
| CLZ | Limpar sinalizador zero | Z ¬ 0 | Z | 1 | |
| SEI | Habilitar interrupção global | eu ¬ 1 | I | 1 | |
| CLI | Desativar interrupção global | eu ¬ 0 | I | 1 | |
| SES | Definir sinalizador de teste assinado | S¬ 1 | S | 1 | |
| CLS | Sinalizador de teste com sinal de limpeza | S¬ 0 | S | 1 | |
| SEV | Estouro de complemento de dois conjuntos | V¬ 1 | V | 1 | |
| CLV | Limpe o estouro de complemento de dois | V¬ 0 | V | 1 | |
| DEFINIR | Defina T em SREG | T¬ 1 | T | 1 | |
| CLT | Limpar T em SREG | T¬ 0 | T | 1 | |
| SEH | Definir bandeira de meio transporte em SREG | H¬ 1 | H | 1 | |
| CLH | Clear Half Carry Flag em SREG | H¬ 0 | H | 1 | |
| Não | Nenhuma operação | Nenhum | 1 | ||
| DORMIR | Dormir | (ver descrição específica para a função Sleep) | Nenhum | 1 | |
| RDM | Reiniciar cão de guarda | (ver descrição específica para WDR/timer) | Nenhum | 1 | |
Informações para pedidos
ATtiny11
| Fonte de energia | Velocidade (MHz) | Código de pedido | Pacote | Faixa de operação |
|
2.7 – 5.5 V |
2 |
ATtiny11L-2PC ATtiny11L-2SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny11L-2PI
ATtiny11L-2SI ATtiny11L-2SU(2) |
8P3
8S2 8S2 |
Industrial (-40°C a 85°C) |
||
|
4.0 – 5.5 V |
6 |
ATtiny11-6PC ATtiny11-6SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny11-6PI ATtiny11-6PU(2)
ATtiny11-6SI ATtiny11-6SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40°C a 85°C) |
Notas
- O grau de velocidade refere-se à taxa de clock máxima ao usar um cristal externo ou uma unidade de clock externo. O oscilador RC interno tem a mesma frequência de clock nominal para todos os graus de velocidade.
- Alternativa de embalagem livre de Pb, em conformidade com a Diretiva Europeia para Restrição de Substâncias Perigosas (diretiva RoHS). Também isento de halogenetos e totalmente verde.
| Tipo de pacote | |
| 8P3 | 8 derivações, 0.300" de largura, pacote em linha dupla de plástico (PDIP) |
| 8S2 | 8 derivações, 0.200" de largura, contorno pequeno de asa de gaivota de plástico (EIAJ SOIC) |
ATtiny12
| Fonte de energia | Velocidade (MHz) | Código de pedido | Pacote | Faixa de operação |
|
1.8 – 5.5 V |
1.2 |
ATtiny12V-1PC ATtiny12V-1SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny12V-1PI ATtiny12V-1PU(2)
ATtiny12V-1SI ATtiny12V-1SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40°C a 85°C) |
||
|
2.7 – 5.5 V |
4 |
ATtiny12L-4PC ATtiny12L-4SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny12L-4PI ATtiny12L-4PU(2)
ATtiny12L-4SI ATtiny12L-4SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40°C a 85°C) |
||
|
4.0 – 5.5 V |
8 |
ATtiny12-8PC ATtiny12-8SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny12-8PI ATtiny12-8PU(2)
ATtiny12-8SI ATtiny12-8SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40°C a 85°C) |
Notas
- O grau de velocidade refere-se à taxa de clock máxima ao usar um cristal externo ou uma unidade de clock externo. O oscilador RC interno tem a mesma frequência de clock nominal para todos os graus de velocidade.
- Alternativa de embalagem livre de Pb, em conformidade com a Diretiva Europeia para Restrição de Substâncias Perigosas (diretiva RoHS). Também isento de halogenetos e totalmente verde.
| Tipo de pacote | |
| 8P3 | 8 derivações, 0.300" de largura, pacote em linha dupla de plástico (PDIP) |
| 8S2 | 8 derivações, 0.200" de largura, contorno pequeno de asa de gaivota de plástico (EIAJ SOIC) |
Informações da embalagem
8P3
DIMENSÕES COMUNS
(Unidade de medida = polegadas)
| SÍMBOLO | MÍNIMO | NOM | MÁXIMO | OBSERVAÇÃO |
| A | 0.210 | 2 | ||
| A2 | 0.115 | 0.130 | 0.195 | |
| b | 0.014 | 0.018 | 0.022 | 5 |
| b2 | 0.045 | 0.060 | 0.070 | 6 |
| b3 | 0.030 | 0.039 | 0.045 | 6 |
| c | 0.008 | 0.010 | 0.014 | |
| D | 0.355 | 0.365 | 0.400 | 3 |
| D1 | 0.005 | 3 | ||
| E | 0.300 | 0.310 | 0.325 | 4 |
| E1 | 0.240 | 0.250 | 0.280 | 3 |
| e | 0.100 BSC | |||
| eA | 0.300 BSC | 4 | ||
| L | 0.115 | 0.130 | 0.150 | 2 |
Notas
- Este desenho é apenas para informação geral; consulte o Desenho JEDEC MS-001, Variação BA para obter informações adicionais.
- As dimensões A e L são medidas com o pacote assentado no plano de assentamento JEDEC Medidor GS-3.
- As dimensões D, D1 e E1 não incluem rebarbas ou saliências do molde. Mold Flash ou saliências não devem exceder 0.010 polegada.
- E e eA medidos com as derivações restritas para serem perpendiculares ao datum.
- Pontas pontiagudas ou arredondadas são preferidas para facilitar a inserção.
- As dimensões máximas b2 e b3 não incluem saliências Dambar. As saliências Dambar não devem exceder 0.010 (0.25 mm).
DIMENSÕES COMUNS
(Unidade de Medida = mm)
| SÍMBOLO | MÍNIMO | NOM | MÁXIMO | OBSERVAÇÃO |
| A | 1.70 | 2.16 | ||
| A1 | 0.05 | 0.25 | ||
| b | 0.35 | 0.48 | 5 | |
| C | 0.15 | 0.35 | 5 | |
| D | 5.13 | 5.35 | ||
| E1 | 5.18 | 5.40 | 2, 3 | |
| E | 7.70 | 8.26 | ||
| L | 0.51 | 0.85 | ||
| q | 0° | 8° | ||
| e | 1.27 BSC | 4 | ||
Notas
- Este desenho é apenas para informação geral; consulte o Desenho EIAJ EDR-7320 para obter informações adicionais.
- Incompatibilidade das matrizes superior e inferior e limas de resina não estão incluídas.
- Recomenda-se que as cavidades superior e inferior sejam iguais. Se forem diferentes, a maior dimensão deve ser considerada.
- Determina a verdadeira posição geométrica.
- Os valores b,C se aplicam ao terminal revestido. A espessura padrão da camada de chapeamento deve medir entre 0.007 a 021 mm.
Histórico de revisão da folha de dados
Observe que os números de página listados nesta seção referem-se a este documento. Os números de revisão referem-se à revisão do documento.
Rev. 1006F-06/07
- Não recomendado para novo design”
Rev. 1006E-07/06
- Layout do capítulo atualizado.
- Desligamento atualizado em “Modos de suspensão para o ATtiny11” na página 20.
- Desligamento atualizado em “Modos de suspensão para o ATtiny12” na página 20.
- Tabela 16 atualizada na página 36.
- Atualizado “Byte de calibração em ATtiny12” na página 49.
- Atualizado “Informações sobre pedidos” na página 10.
- “Informações de embalagem” atualizadas na página 12.
Rev. 1006D-07/03
- Valores VBOT atualizados na Tabela 9 na página 24.
Rev. 1006C-09/01
- N / D
Sede Internacional
- Corporação Atmel 2325 Orchard Parkway San Jose, CA 95131 EUA Tel: 1(408) 441-0311 Fax: 1(408) 487-2600
- Atmel Ásia Sala 1219 Chinachem Golden Plaza 77 Mody Road Tsimshatsui East Kowloon Hong Kong Tel: (852) 2721-9778 Fax: (852) 2722-1369
- Atmel Europa Le Krebs 8, Rue Jean-Pierre Timbaud BP 309 78054 Saint-Quentin-en-Yvelines Cedex France Tel: (33) 1-30-60-70-00 Fax: (33) 1-30-60-71-11
- Atmel Japão 9F, Tonetsu Shinkawa Bldg. 1-24-8 Shinkawa Chuo-ku, Tóquio 104-0033 Japão Tel: (81) 3-3523-3551 Fax: (81) 3-3523-7581
Contato do produto
Web Site www.atmel.com Suporte Técnico avr@atmel.com Contato de vendas www.atmel.com/contacts Solicitações de literatura www.atmel.com/literatura
Isenção de responsabilidade: As informações neste documento são fornecidas em relação aos produtos da Atmel. Nenhuma licença, expressa ou implícita, por preclusão ou de outra forma, para qualquer
direito de propriedade intelectual é concedido por este documento ou em conexão com a venda de produtos Atmel. EXCETO CONFORME ESTABELECIDO NOS TERMOS E CONDIÇÕES DE VENDA DA ATMEL LOCALIZADOS NO WEB SITE, A ATMEL NÃO ASSUME NENHUMA RESPONSABILIDADE E SE ISENTA DE QUALQUER RESPONSABILIDADE EXPRESSA, IMPLÍCITA OU LEGAL
GARANTIA
RELACIONADA A SEUS PRODUTOS, INCLUINDO, MAS NÃO SE LIMITANDO A, GARANTIA IMPLÍCITA DE COMERCIABILIDADE, ADEQUAÇÃO PARA UM DETERMINADO
FINALIDADE OU NÃO VIOLAÇÃO. EM NENHUM CASO A ATMEL SERÁ RESPONSÁVEL POR QUAISQUER DANOS DIRETOS, INDIRETOS, CONSEQUENTES, PUNITIVOS, ESPECIAIS OU INCIDENTAIS (INCLUINDO, SEM LIMITAÇÃO, DANOS POR PERDA DE LUCROS, INTERRUPÇÃO DE NEGÓCIOS OU PERDA DE INFORMAÇÕES) DECORRENTES DO USO OU INCAPACIDADE DE USO ESTE DOCUMENTO, MESMO QUE A ATMEL TENHA SIDO AVISADA DA POSSIBILIDADE DE TAIS DANOS. A Atmel não faz representações ou garantias com relação à precisão ou integridade do conteúdo deste documento e reserva-se o direito de fazer alterações nas especificações e descrições do produto a qualquer momento sem aviso prévio. A Atmel não se compromete a atualizar as informações aqui contidas. Salvo disposição em contrário, os produtos Atmel não são adequados e não devem ser usados em aplicações automotivas. Os produtos da Atmel não são destinados, autorizados ou garantidos para uso como componentes em aplicações destinadas a dar suporte ou sustentar a vida.
© 2007 Atmel Corporation. Todos os direitos reservados. Atmel®, o logotipo e suas combinações e outros são marcas registradas ou marcas comerciais da Atmel Corporation ou de suas subsidiárias. Outros termos e nomes de produtos podem ser marcas comerciais de terceiros.
Documentos / Recursos
 |
Microcontrolador ATMEL ATtiny11 de 8 bits com Flash de 1K Byte [pdf] Guia do Usuário ATtiny11 Microcontrolador de 8 bits com 1K Byte Flash, ATtiny11, Microcontrolador de 8 bits com 1K Byte Flash, Microcontrolador com 1K Byte Flash, 1K Byte Flash |
