Microcontrolador ATMEL ATtiny11 de 8 bits con flash de 1K byte
Características
- Utiliza a arquitectura AVR® RISC
- Arquitectura RISC de 8 bits de alto rendemento e baixa potencia
- 90 instrucións potentes: a execución do ciclo de reloxo máis simple
- 32 x 8 Rexistros de traballo de propósito xeral
- Rendimento de ata 8 MIPS a 8 MHz
Programa non volátil e memoria de datos
- 1K byte de memoria do programa flash
- Programable no sistema (ATtiny12)
- Resistencia: 1,000 ciclos de escritura/borrado (ATtiny11/12)
- 64 bytes de memoria de datos EEPROM programable no sistema para ATtiny12
- Resistencia: 100,000 ciclos de escritura / borrado
- Bloqueo de programación para programas Flash e seguridade de datos EEPROM
Características periféricas
- Interrupción e espertar no cambio de pin
- Un temporizador/contador de 8 bits con preescalador separado
- Comparador analóxico en chip
- Temporizador programable Watchdog con oscilador en chip
Características especiais do microcontrolador
- Modos de inactividade e de apagado de baixa potencia
- Fontes de interrupción externa e interna
- Programable no sistema a través do porto SPI (ATtiny12)
- Circuíto de reinicio de encendido mellorado (ATtiny12)
- Oscilador RC calibrado interno (ATtiny12)
Especificación
- Tecnoloxía de proceso CMOS de baixa potencia e alta velocidade
- Operación totalmente estática
Consumo de enerxía a 4 MHz, 3 V, 25 °C
- Activo: 2.2 mA
- Modo inactivo: 0.5 mA
- Modo de apagado: <1 μA
Paquetes
- PDIP e SOIC de 8 pines
Vol. Operativotages
- 1.8 – 5.5 V para ATtiny12V-1
- 2.7 – 5.5 V para ATtiny11L-2 e ATtiny12L-4
- 4.0 – 5.5 V para ATtiny11-6 e ATtiny12-8
Graos de velocidade
- 0 – 1.2 MHz (ATtiny12V-1)
- 0 – 2 MHz (ATtiny11L-2)
- 0 – 4 MHz (ATtiny12L-4)
- 0 – 6 MHz (ATtiny11-6)
- 0 – 8 MHz (ATtiny12-8)
Configuración de pin
Acabadoview
O ATtiny11/12 é un microcontrolador CMOS de 8 bits de baixa potencia baseado na arquitectura AVR RISC. Ao executar instrucións poderosas nun único ciclo de reloxo, o ATtiny11/12 consegue un rendemento próximo a 1 MIPS por MHz, o que permite ao deseñador do sistema optimizar o consumo de enerxía fronte á velocidade de procesamento. O núcleo AVR combina un rico conxunto de instrucións con 32 rexistros de traballo de propósito xeral. Todos os 32 rexistros están directamente conectados á Unidade Aritmética Lóxica (ALU), o que permite acceder a dous rexistros independentes nunha única instrución executada nun ciclo de reloxo. A arquitectura resultante é máis eficiente en código ao mesmo tempo que logra un rendemento ata dez veces máis rápido que os microcontroladores CISC convencionais.
Táboa 1. Descrición das pezas
| Dispositivo | Flash | EEPROM | Rexístrate | Voltage Alcance | Frecuencia |
| ATtiny11L | 1K | – | 32 | 2.7-5.5 V | 0-2 MHz |
| ATtiny11 | 1K | – | 32 | 4.0-5.5 V | 0-6 MHz |
| ATtiny 12V | 1K | 64 B | 32 | 1.8-5.5 V | 0-1.2 MHz |
| ATtiny12L | 1K | 64 B | 32 | 2.7-5.5 V | 0-4 MHz |
| ATtiny12 | 1K | 64 B | 32 | 4.0-5.5 V | 0-8 MHz |
O ATtiny11/12 AVR é compatible cun conxunto completo de ferramentas de desenvolvemento de programas e sistemas, incluíndo: ensambladores de macros, depuradores/simuladores de programas, emuladores en circuíto,
e kits de avaliación.
Diagrama de bloques ATtiny11
Consulte a Figura 1 na páxina 3. O ATtiny11 ofrece as seguintes características: 1 K bytes de Flash, ata cinco liñas de E/S de propósito xeral, unha liña de entrada, 32 rexistros de traballo de propósito xeral, un temporizador/contador de 8 bits, e interrupcións externas, temporizador Watchdog programable con oscilador interno e dous modos de aforro de enerxía seleccionables polo software. O modo inactivo detén a CPU mentres permite que o temporizador/contadores e o sistema de interrupción sigan funcionando. O modo de apagado garda o contido do rexistro pero conxela o oscilador, desactivando todas as outras funcións do chip ata a seguinte interrupción ou reinicio do hardware. As funcións de activación ou interrupción do cambio de pin permiten que o ATtiny11 sexa altamente sensible a eventos externos, aínda que presenta o menor consumo de enerxía mentres está nos modos de apagamento. O dispositivo está fabricado mediante a tecnoloxía de memoria non volátil de alta densidade de Atmel. Ao combinar unha CPU RISC de 8 bits con Flash nun chip monolítico, o Atmel ATtiny11 é un poderoso microcontrolador que ofrece unha solución altamente flexible e rendible para moitas aplicacións de control integradas.
Figura 1. O diagrama de bloques ATtiny11
Diagrama de bloques ATtiny12
Figura 2 na páxina 4. O ATtiny12 ofrece as seguintes características: 1 K bytes de Flash, 64 bytes EEPROM, ata seis liñas de E/S de propósito xeral, 32 rexistros de traballo de propósito xeral, un temporizador/contador de 8 bits, interrupcións externas, temporizador Watchdog programable con oscilador interno e dous modos de aforro de enerxía seleccionables por software. O modo inactivo detén a CPU mentres permite que o temporizador/contadores e o sistema de interrupción sigan funcionando. O modo de apagado garda o contido do rexistro pero conxela o oscilador, desactivando todas as outras funcións do chip ata a seguinte interrupción ou reinicio do hardware. As funcións de activación ou interrupción do cambio de pin permiten que o ATtiny12 sexa altamente sensible a eventos externos, aínda que presenta o menor consumo de enerxía mentres está nos modos de apagado. O dispositivo está fabricado mediante a tecnoloxía de memoria non volátil de alta densidade de Atmel. Ao combinar unha CPU RISC de 8 bits con Flash nun chip monolítico, o Atmel ATtiny12 é un poderoso microcontrolador que ofrece unha solución altamente flexible e rendible para moitas aplicacións de control integradas.
Figura 2. O diagrama de bloques ATtiny12
Descricións de Pin
- Vol. Subministracióntage pin.
- Pin de terra.
O porto B é un porto de E/S de 6 bits. PB4..0 son pins de E/S que poden proporcionar pull-ups internos (seleccionados para cada bit). En ATtiny11, PB5 só é de entrada. En ATtiny12, PB5 é entrada ou saída de drenaxe aberta. Os pinos dos portos están en tres estados cando se activa unha condición de reinicio, aínda que o reloxo non estea a funcionar. O uso dos pinos PB5..3 como pinos de entrada ou de E/S é limitado, dependendo da configuración do reinicio e do reloxo, como se mostra a continuación.
Táboa 2. Funcionalidade PB5..PB3 fronte ás opcións de reloxo do dispositivo
| Opción de reloxo de dispositivo | PB5 | PB4 | PB3 |
| Restablecemento externo activado | Usado (1) | - (2) | – |
| Restablecemento externo desactivado | Entrada(3)/E/S(4) | – | – |
| Cristal externo | – | Usado | Usado |
| Cristal externo de baixa frecuencia | – | Usado | Usado |
| Resonador cerámico externo | – | Usado | Usado |
| Oscilador RC externo | – | E/S (5) | Usado |
| Reloxo Externo | – | E/S | Usado |
| Oscilador RC interno | – | E/S | E/S |
Notas
- Usado” significa que o alfiler se usa para reiniciar ou reloxo.
- significa que a función do pin non se ve afectada pola opción.
- A entrada significa que o pin é un pin de entrada do porto.
- En ATtiny11, PB5 só é de entrada. En ATtiny12, PB5 é entrada ou saída de drenaxe aberta.
- E/S significa que o pin é un pin de entrada/saída do porto.
XTAL 1 Entrada ao oscilador inversor amplifier e entrada ao circuíto de funcionamento do reloxo interno.
XTAL 2 Saída do oscilador inversor ampmáis vivo.
RESET Restablecer entrada. Un reinicio externo é xerado por un nivel baixo no pin RESET. Os pulsos de reinicio superiores a 50 ns xerarán un reinicio, aínda que o reloxo non estea a funcionar. Non se garante que os pulsos máis curtos xeren un reinicio.
Resumo do rexistro ATtiny11
| Enderezo | Nome | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Páx |
| $ 3F | SREG | I | T | H | S | V | N | Z | C | páxina 9 |
| 3 USD | Reservado | |||||||||
| $3D | Reservado | |||||||||
| 3 $ | Reservado | |||||||||
| 3 millóns de dólares | GIMSK | – | INT0 | PCIe | – | – | – | – | – | páxina 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | páxina 34 |
| $39 | TIMSK | – | – | – | – | – | – | TOIE0 | – | páxina 34 |
| $38 | TIFR | – | – | – | – | – | – | TOV0 | – | páxina 35 |
| $37 | Reservado | |||||||||
| $36 | Reservado | |||||||||
| $35 | MCUCR | – | – | SE | SM | – | – | ISC01 | ISC00 | páxina 32 |
| $34 | MCUSR | – | – | – | – | – | – | EXTRF | PORF | páxina 28 |
| $33 | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | páxina 41 |
| $32 | TCNT0 | Temporizador/Contador0 (8 bits) | páxina 41 | |||||||
| $31 | Reservado | |||||||||
| $30 | Reservado | |||||||||
| … | Reservado | |||||||||
| $22 | Reservado | |||||||||
| $21 | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | páxina 43 |
| $20 | Reservado | |||||||||
| $ 1F | Reservado | |||||||||
| 1 USD | Reservado | |||||||||
| $1D | Reservado | |||||||||
| 1 $ | Reservado | |||||||||
| 1 millóns de dólares | Reservado | |||||||||
| $ 1A | Reservado | |||||||||
| $19 | Reservado | |||||||||
| $18 | PORTB | – | – | – | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | páxina 37 |
| $17 | DDRB | – | – | – | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | páxina 37 |
| $16 | PINB | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | páxina 37 |
| $15 | Reservado | |||||||||
| … | Reservado | |||||||||
| $ 0A | Reservado | |||||||||
| $09 | Reservado | |||||||||
| $08 | ACSR | ACD | – | ACO | ACI | ACIE | – | ACIS 1 | ACIS 0 | páxina 45 |
| … | Reservado | |||||||||
| $00 | Reservado | |||||||||
Notas
- Para a compatibilidade con futuros dispositivos, os bits reservados deben escribirse a cero se se accede. Os enderezos de memoria de E / S reservados nunca deben escribirse.
- Algunhas das bandeiras de estado límpanse escribindo unha lóxica. Teña en conta que as instrucións CBI e SBI funcionarán en todos os bits do rexistro de E/S, escribindo un de volta en calquera bandeira lida como definida, borrando así a bandeira. As instrucións CBI e SBI só funcionan con rexistros de $ 00 a $ 1F.
Resumo do rexistro ATtiny12
| Enderezo | Nome | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Páx |
| $ 3F | SREG | I | T | H | S | V | N | Z | C | páxina 9 |
| 3 USD | Reservado | |||||||||
| $3D | Reservado | |||||||||
| 3 $ | Reservado | |||||||||
| 3 millóns de dólares | GIMSK | – | INT0 | PCIe | – | – | – | – | – | páxina 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | páxina 34 |
| $39 | TIMSK | – | – | – | – | – | – | TOIE0 | – | páxina 34 |
| $38 | TIFR | – | – | – | – | – | – | TOV0 | – | páxina 35 |
| $37 | Reservado | |||||||||
| $36 | Reservado | |||||||||
| $35 | MCUCR | – | PUD | SE | SM | – | – | ISC01 | ISC00 | páxina 32 |
| $34 | MCUSR | – | – | – | – | WDRF | BORF | EXTRF | PORF | páxina 29 |
| $33 | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | páxina 41 |
| $32 | TCNT0 | Temporizador/Contador0 (8 bits) | páxina 41 | |||||||
| $31 | OSCAL | Rexistro de calibración do oscilador | páxina 12 | |||||||
| $30 | Reservado | |||||||||
| … | Reservado | |||||||||
| $22 | Reservado | |||||||||
| $21 | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | páxina 43 |
| $20 | Reservado | |||||||||
| $ 1F | Reservado | |||||||||
| 1 USD | ORELLA | – | – | Rexistro de enderezos EEPROM | páxina 18 | |||||
| $1D | EEDR | Rexistro de datos EEPROM | páxina 18 | |||||||
| 1 $ | CEER | – | – | – | – | ANTERIOR | EEMWE | EEWE | EERE | páxina 18 |
| 1 millóns de dólares | Reservado | |||||||||
| $ 1A | Reservado | |||||||||
| $19 | Reservado | |||||||||
| $18 | PORTB | – | – | – | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | páxina 37 |
| $17 | DDRB | – | – | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | páxina 37 |
| $16 | PINB | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | páxina 37 |
| $15 | Reservado | |||||||||
| … | Reservado | |||||||||
| $ 0A | Reservado | |||||||||
| $09 | Reservado | |||||||||
| $08 | ACSR | ACD | AINBG | ACO | ACI | ACIE | – | ACIS 1 | ACIS 0 | páxina 45 |
| … | Reservado | |||||||||
| $00 | Reservado | |||||||||
Nota
- Para a compatibilidade con futuros dispositivos, os bits reservados deben escribirse a cero se se accede. Os enderezos de memoria de E / S reservados nunca deben escribirse.
- Algunhas das bandeiras de estado límpanse escribindo unha lóxica. Teña en conta que as instrucións CBI e SBI funcionarán en todos os bits do rexistro de E/S, escribindo un de volta en calquera bandeira lida como definida, borrando así a bandeira. As instrucións CBI e SBI só funcionan con rexistros de $ 00 a $ 1F.
Resumo do conxunto de instrucións
| Mnemónica | Operandos | Descrición | Operación | Bandeiras | # Reloxos |
| INSTRUCIÓNS ARITMÉTICAS E LÓXICAS | |||||
| ENGADIR | Rd, Rr | Engade dous rexistros | Rd ¬ Rd + Rr | Z, C, N, V, H | 1 |
| ADC | Rd, Rr | Engade con Carry dous rexistros | Rd ¬ Rd + Rr + C | Z, C, N, V, H | 1 |
| SUB | Rd, Rr | Restar dous rexistros | Rd ¬ Rd – Rr | Z, C, N, V, H | 1 |
| SUBI | Rd, K | Restar a constante do rexistro | Rd ¬ Rd - K | Z, C, N, V, H | 1 |
| SBC | Rd, Rr | Restar con levar dous rexistros | Rd ¬ Rd – Rr – C | Z, C, N, V, H | 1 |
| SBCI | Rd, K | Restar con Carry Constant do Reg. | Rd ¬ Rd – K – C | Z, C, N, V, H | 1 |
| E | Rd, Rr | Rexistros e lóxicos | Rd ¬ Rd · Rr | Z, N, V | 1 |
| ANDI | Rd, K | Lóxico E Rexistro e constante | Rd ¬ Rd · K | Z, N, V | 1 |
| OR | Rd, Rr | Rexistros lóxicos ou | Rd ¬ Rd v Rr | Z, N, V | 1 |
| ORI | Rd, K | Rexistro ou constante lóxico | Rd ¬ Rd v K | Z, N, V | 1 |
| EOR | Rd, Rr | Rexistros OU exclusivos | Rd ¬ RdÅRr | Z, N, V | 1 |
| COM | Rd | Un Complemento | Rd ¬ $FF – Rd | Z, C, N, V | 1 |
| NEG | Rd | Complemento a dous | Rd ¬ $00 – Rd | Z, C, N, V, H | 1 |
| SBR | Rd, K | Establecer bit (s) no rexistro | Rd ¬ Rd v K | Z, N, V | 1 |
| CBR | Rd, K | Borrar bits no rexistro | Rd ¬ Rd · (FFh – K) | Z, N, V | 1 |
| INC | Rd | Incremento | Rd ¬ Rd + 1 | Z, N, V | 1 |
| DEC | Rd | Decrecemento | Rd ¬ Rd – 1 | Z, N, V | 1 |
| TST | Rd | Proba de cero ou menos | Rd ¬ Rd · Rd | Z, N, V | 1 |
| CLR | Rd | Borrar Rexistro | Rd ¬ RdÅRd | Z, N, V | 1 |
| SER | Rd | Establecer Rexistro | Rd ¬ $FF | Ningún | 1 |
| INSTRUCIÓNS DE SUCURSAL | |||||
| RJMP | k | Salto relativo | PC ¬ PC + k + 1 | Ningún | 2 |
| RCALL | k | Chamada relativa á subrutina | PC ¬ PC + k + 1 | Ningún | 3 |
| RET | Retorno da subrutina | PC ¬ PILA | Ningún | 4 | |
| RETI | Retorno interrompido | PC ¬ PILA | I | 4 | |
| CPSE | Rd, Rr | Compara, omite se é igual | se (Rd = Rr) PC ¬ PC + 2 ou 3 | Ningún | 1/2 |
| CP | Rd, Rr | Comparar | Rd - Rr | Z, N, V, C, H | 1 |
| CPC | Rd, Rr | Compara con Carry | Rd - Rr - C | Z, N, V, C, H | 1 |
| IPC | Rd, K | Comparar Rexistrarse con Inmediata | Rd - K | Z, N, V, C, H | 1 |
| SBRC | Rr, b | Omitir se se borrou Bit in Register | se (Rr(b)=0) PC ¬ PC + 2 ou 3 | Ningún | 1/2 |
| SBRS | Rr, b | Saltar se Bit in Register está configurado | se (Rr(b)=1) PC ¬ PC + 2 ou 3 | Ningún | 1/2 |
| SBIC | P, b | Omitir se se borrou o bit no rexistro de E / S | se (P(b)=0) PC ¬ PC + 2 ou 3 | Ningún | 1/2 |
| SBIS | P, b | Saltar se Bit no rexistro de E / S está configurado | se (P(b)=1) PC ¬ PC + 2 ou 3 | Ningún | 1/2 |
| BRBS | s, k | Ramificar se se establece a bandeira de estado | se (SREG(s) = 1) entón PC¬PC + k + 1 | Ningún | 1/2 |
| BRBC | s, k | Ramificar se a bandeira de estado está borrada | se (SREG(s) = 0) entón PC¬PC + k + 1 | Ningún | 1/2 |
| BREQ | k | Rama se igual | se (Z = 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRNE | k | Rama se non é igual | se (Z = 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRCS | k | Rama se Carry Set | se (C = 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRCC | k | Rama se Carry Cleared | se (C = 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRSH | k | Rama se igual ou superior | se (C = 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRLO | k | Rama se inferior | se (C = 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRMI | k | Rama se menos | se (N = 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRPL | k | Sucursal se Plus | se (N = 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRGE | k | Rama se maior ou igual, asinada | se (N Å V= 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRLT | k | Rama se menos de cero, asinado | se (N Å V= 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRHS | k | Rama se medio leva bandera | se (H = 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRHC | k | Rama se a bandeira Half Carry está limpa | se (H = 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRTS | k | Ramificar se se establece a bandeira T. | se (T = 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRTC | k | Ramificar se se marca a bandeira T | se (T = 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRVS | k | Ramificar se se establece a bandeira de desbordamento | se (V = 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRVC | k | Ramificar se a bandeira de desbordamento está borrada | se (V = 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| BRIE | k | Sucursal se a interrupción está activada | se ( I = 1) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| NOIVA | k | Sucursal se a interrupción está desactivada | se ( I = 0) entón PC ¬ PC + k + 1 | Ningún | 1/2 |
| Mnemónica | Operandos | Descrición | Operación | Bandeiras | # Reloxos |
| INSTRUCIÓNS DE TRANSFERENCIA DE DATOS | |||||
| LD | Rd, Z | Cargar rexistro indirecto | Rd ¬ (Z) | Ningún | 2 |
| ST | Z, Rr | Rexistro da tenda indirecto | (Z) ¬ Rr | Ningún | 2 |
| MOV | Rd, Rr | Móvete entre rexistros | Rd ¬ Rr | Ningún | 1 |
| LDI | Rd, K | Carga inmediata | Rd ¬ K | Ningún | 1 |
| IN | Rd, p | En Porto | Rd ¬ P | Ningún | 1 |
| FÓRA | P, Rr | Fóra de Porto | P ¬ Rr | Ningún | 1 |
| LPM | Cargar a memoria do programa | R0 ¬ (Z) | Ningún | 3 | |
| INSTRUCIÓNS DE BIT E BIT-TEST | |||||
| SBI | P, b | Establecer Bit no rexistro de E / S | E/S(P,b) ¬ 1 | Ningún | 2 |
| CBI | P, b | Borrar bit no rexistro de E / S | E/S(P,b) ¬ 0 | Ningún | 2 |
| LSL | Rd | Desprazamento lóxico á esquerda | Rd(n+1) ¬ Rd(n), Rd(0) ¬ 0 | Z, C, N, V | 1 |
| LSR | Rd | Desprazamento lóxico á dereita | Rd(n) ¬ Rd(n+1), Rd(7) ¬ 0 | Z, C, N, V | 1 |
| Rol | Rd | Xirar cara á esquerda por Carry | Rd(0) ¬ C, Rd(n+1) ¬ Rd(n), C ¬ Rd(7) | Z, C, N, V | 1 |
| ROR | Rd | Xirar á dereita cara a Carry | Rd(7) ¬ C, Rd(n) ¬ Rd(n+1), C ¬ Rd(0) | Z, C, N, V | 1 |
| ASR | Rd | Cambio aritmético á dereita | Rd(n) ¬ Rd(n+1), n = 0..6 | Z, C, N, V | 1 |
| CAMBIO | Rd | Intercambia as picaduras | Rd(3..0) ¬ Rd(7..4), Rd(7..4) ¬ Rd(3..0) | Ningún | 1 |
| BSET | s | Conxunto de bandeiras | SREG(s) ¬ 1 | SREG (s) | 1 |
| BCLR | s | Bandeira clara | SREG(s) ¬ 0 | SREG (s) | 1 |
| BST | Rr, b | Bit Store de Rexistro a T | T ¬ Rr(b) | T | 1 |
| BLD | Rd, b | Carga de bits de T a Rexistro | Rd(b) ¬ T | Ningún | 1 |
| SEC | Set Carry | C ¬ 1 | C | 1 | |
| CLC | Limpar Carry | C ¬ 0 | C | 1 | |
| SEN | Establecer bandeira negativa | N¬1 | N | 1 | |
| CLN | Borrar bandeira negativa | N¬0 | N | 1 | |
| SEZ | Establecer bandeira cero | Z ¬ 1 | Z | 1 | |
| CLZ | Limpar a bandeira cero | Z ¬ 0 | Z | 1 | |
| SEI | Activación de interrupción global | I¬1 | I | 1 | |
| CLI | Desactivar a interrupción global | I¬0 | I | 1 | |
| SES | Establecer bandeira de proba asinada | S ¬ 1 | S | 1 | |
| CLS | Borrar a bandeira de proba asinada | S ¬ 0 | S | 1 | |
| SEV | Set Twos Complement Overflow | V¬1 | V | 1 | |
| CLV | Limpar o desbordamento do complemento Twos | V¬0 | V | 1 | |
| SET | Establece T en SREG | T ¬ 1 | T | 1 | |
| CLT | Borrar T en SREG | T ¬ 0 | T | 1 | |
| SEH | Establecer a bandeira Half Carry en SREG | H ¬ 1 | H | 1 | |
| CLH | Limpar a bandeira Half Carry en SREG | H ¬ 0 | H | 1 | |
| NOP | Sen Operación | Ningún | 1 | ||
| DURMIR | Durmir | (ver descrición específica para a función Sleep) | Ningún | 1 | |
| WDR | Reinicio de Watch Dog | (consulte a descrición específica para WDR/temporizador) | Ningún | 1 | |
Información de pedido
ATtiny11
| Fonte de alimentación | Velocidade (MHz) | Código de pedido | Paquete | Rango de operación |
|
2.7-5.5 V |
2 |
ATtiny11L-2PC ATtiny11L-2SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny11L-2PI
ATtiny11L-2SI ATtiny11L-2SU(2) |
8P3
8S2 8S2 |
Industrial (-40 °C a 85 °C) |
||
|
4.0-5.5 V |
6 |
ATtiny11-6PC ATtiny11-6SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny11-6PI ATtiny11-6PU(2)
ATtiny11-6SI ATtiny11-6SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40 °C a 85 °C) |
Notas
- O grao de velocidade refírese á frecuencia de reloxo máxima cando se utiliza un cristal externo ou unha unidade de reloxo externa. O oscilador RC interno ten a mesma frecuencia de reloxo nominal para todos os graos de velocidade.
- Alternativa de envasado sen Pb, cumpre coa Directiva Europea de Restrición de Substancias Perigosas (Directiva RoHS). Tamén libre de halogenuros e totalmente verde.
| Tipo de paquete | |
| 8P3 | Paquete plástico dual en liña (PDIP) de 8 derivacións, 0.300″ de ancho |
| 8S2 | Contorno pequeno de alas de gaivota de plástico de 8 derivacións, 0.200 "de ancho (EIAJ SOIC) |
ATtiny12
| Fonte de alimentación | Velocidade (MHz) | Código de pedido | Paquete | Rango de operación |
|
1.8-5.5 V |
1.2 |
ATtiny12V-1PC ATtiny12V-1SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny12V-1PI ATtiny12V-1PU(2)
ATtiny12V-1SI ATtiny12V-1SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40 °C a 85 °C) |
||
|
2.7-5.5 V |
4 |
ATtiny12L-4PC ATtiny12L-4SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny12L-4PI ATtiny12L-4PU(2)
ATtiny12L-4SI ATtiny12L-4SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40 °C a 85 °C) |
||
|
4.0-5.5 V |
8 |
ATtiny12-8PC ATtiny12-8SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny12-8PI ATtiny12-8PU(2)
ATtiny12-8SI ATtiny12-8SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40 °C a 85 °C) |
Notas
- O grao de velocidade refírese á frecuencia de reloxo máxima cando se utiliza un cristal externo ou unha unidade de reloxo externa. O oscilador RC interno ten a mesma frecuencia de reloxo nominal para todos os graos de velocidade.
- Alternativa de envasado sen Pb, cumpre coa Directiva Europea de Restrición de Substancias Perigosas (Directiva RoHS). Tamén libre de halogenuros e totalmente verde.
| Tipo de paquete | |
| 8P3 | Paquete plástico dual en liña (PDIP) de 8 derivacións, 0.300″ de ancho |
| 8S2 | Contorno pequeno de alas de gaivota de plástico de 8 derivacións, 0.200 "de ancho (EIAJ SOIC) |
Información de empaquetado
8P3
DIMENSIÓNS COMÚNS
(Unidade de medida = polgadas)
| SÍMBOLO | MIN | NOM | MAX | NOTA |
| A | 0.210 | 2 | ||
| A2 | 0.115 | 0.130 | 0.195 | |
| b | 0.014 | 0.018 | 0.022 | 5 |
| b2 | 0.045 | 0.060 | 0.070 | 6 |
| b3 | 0.030 | 0.039 | 0.045 | 6 |
| c | 0.008 | 0.010 | 0.014 | |
| D | 0.355 | 0.365 | 0.400 | 3 |
| D1 | 0.005 | 3 | ||
| E | 0.300 | 0.310 | 0.325 | 4 |
| E1 | 0.240 | 0.250 | 0.280 | 3 |
| e | 0.100 BSC | |||
| eA | 0.300 BSC | 4 | ||
| L | 0.115 | 0.130 | 0.150 | 2 |
Notas
- Este debuxo é só para información xeral; consulte o Debuxo JEDEC MS-001, Variación BA para obter información adicional.
- As dimensións A e L mídense co paquete sentado no plano de asentos JEDEC calibre GS-3.
- As dimensións D, D1 e E1 non inclúen os moldes Flash nin os salientes. Molde Flash ou protuberancias non debe exceder 0.010 polgadas.
- E e eA medidos coas derivacións restrinxidas para ser perpendiculares ao datum.
- Prefírense as puntas puntiagudas ou redondeadas para facilitar a inserción.
- As dimensións máximas b2 e b3 non inclúen os salientes de Dambar. As protuberancias dambar non superarán 0.010 (0.25 mm).
DIMENSIÓNS COMÚNS
(Unidade de medida = mm)
| SÍMBOLO | MIN | NOM | MAX | NOTA |
| A | 1.70 | 2.16 | ||
| A1 | 0.05 | 0.25 | ||
| b | 0.35 | 0.48 | 5 | |
| C | 0.15 | 0.35 | 5 | |
| D | 5.13 | 5.35 | ||
| E1 | 5.18 | 5.40 | 2, 3 | |
| E | 7.70 | 8.26 | ||
| L | 0.51 | 0.85 | ||
| q | 0° | 8° | ||
| e | 1.27 BSC | 4 | ||
Notas
- Este debuxo é só para información xeral; consulte o debuxo EIAJ EDR-7320 para obter información adicional.
- Non se inclúen a falta de coincidencia das matrices superior e inferior e as fresas de resina.
- Recoméndase que as cavidades superior e inferior sexan iguais. Se son diferentes, considerarase a maior dimensión.
- Determina a verdadeira posición xeométrica.
- Os valores b,C aplícanse ao terminal chapado. O espesor estándar da capa de recubrimento medirá entre 0.007 e 021 mm.
Historial de revisión da folla de datos
Teña en conta que os números de páxina que aparecen nesta sección fan referencia a este documento. Os números de revisión refírense á revisión do documento.
Rev. 1006F-06/07
- Non recomendado para novos deseños"
Rev. 1006E-07/06
- Disposición do capítulo actualizada.
- Apagado actualizado en "Modos de suspensión para ATtiny11" na páxina 20.
- Apagado actualizado en "Modos de suspensión para ATtiny12" na páxina 20.
- Actualizouse a táboa 16 na páxina 36.
- Actualizado "Byte de calibración en ATtiny12" na páxina 49.
- "Información de pedido" actualizada na páxina 10.
- "Información do embalaxe" actualizada na páxina 12.
Rev. 1006D-07/03
- Valores VBOT actualizados na Táboa 9 na páxina 24.
Rev. 1006C-09/01
- N/A
Sede Internacional
- Corporación Atmel 2325 Orchard Parkway San Jose, CA 95131 USA Tel: 1(408) 441-0311 Fax: 1(408) 487-2600
- Atmel Asia Sala 1219 Chinachem Golden Plaza 77 Mody Road Tsimshatsui East Kowloon Hong Kong Teléfono: (852) 2721-9778 Fax: (852) 2722-1369
- Atmel Europa Le Krebs 8, Rue Jean-Pierre Timbaud BP 309 78054 Saint-Quentin-en- Yvelines Cedex Francia Tel: (33) 1-30-60-70-00 Fax: (33) 1-30-60-71-11
- Atmel Xapón 9F, Tonetsu Shinkawa Edificio. 1-24-8 Shinkawa Chuo-ku, Tokio 104-0033 Xapón Teléfono: (81) 3-3523-3551 Fax: (81) 3-3523-7581
Contacto do produto
Web Sitio www.atmel.com Soporte técnico avr@atmel.com Contacto de vendas www.atmel.com/contacts Solicitudes de literatura www.atmel.com/literature
Exención de responsabilidade: A información deste documento ofrécese en relación cos produtos Atmel. Non hai licenza, expresa ou implícita, por preclusión ou doutro xeito, a ningún
o dereito de propiedade intelectual é concedido por este documento ou en relación coa venda de produtos Atmel. EXCEPTO O ESTABLECIDO NOS TERMOS E CONDICIÓNS DE VENDA DE ATMEL UBICADOS EN ATMEL WEB SITIO, ATMEL NON ASUME NINGUNHA RESPONSABILIDADE E RENUNCIA A CALQUERA EXPRESA, IMPLÍCITA OU LEGAL
GARANTÍA
RELATIVO AOS SEUS PRODUTOS INCLUÍENDO, PERO NON LIMITADO A, A GARANTÍA IMPLÍCITA DE COMERCIABILIDADE, IDONEIDADE PARA UNHA PARTICULAR
FINALIDADE, OU NON INFRACCIÓN. EN NINGÚN CASO ATMEL SERÁ RESPONSABLE DE NINGÚN DANOS DIRECTOS, INDIRECTOS, CONSECUENTES, PUNITIVOS, ESPECIAIS OU INCIDENTAIS (INCLUÍDOS, SEN LIMITACIÓNS, DANOS POR PERDA DE BENEFICIOS, INTERRUPCIÓN DA NEGOCIO OU PERDA DE INFORMACIÓN) DERIVADOS DA CAPACIDADE DE USO. ESTE DOCUMENTO, AÍNDA QUE ATMEL FOI AVISO DA POSIBILIDADE DE ESTOS DANOS. Atmel non fai ningunha representación ou garantía con respecto á exactitude ou integridade do contido deste documento e resérvase o dereito de facer cambios nas especificacións e nas descricións dos produtos en calquera momento sen previo aviso. Atmel non se compromete a actualizar a información aquí contida. A non ser que se indique expresamente o contrario, os produtos Atmel non son axeitados para aplicacións automotrices e non se deben utilizar en aplicacións de automoción. Os produtos de Atmel non están destinados, autorizados ou garantidos para o seu uso como compoñentes en aplicacións destinadas a soportar ou manter a vida útil.
© 2007 Atmel Corporation. Todos os dereitos reservados. Atmel®, o logotipo e as súas combinacións e outros son marcas rexistradas ou marcas comerciais de Atmel Corporation ou das súas subsidiarias. Outros termos e nomes de produtos poden ser marcas comerciais doutros.
Documentos/Recursos
 |
Microcontrolador ATMEL ATtiny11 de 8 bits con flash de 1K byte [pdfGuía do usuario Microcontrolador ATtiny11 de 8 bits con Flash de 1K Byte, ATtiny11, Microcontrolador de 8 bits con Flash de 1K Byte, Microcontrolador con Flash de 1K Byte, Flash de 1K Byte |
