Microcontrolador ATMEL ATtiny11 de 8 bits con 1K Byte Flash
Características
- Utiliza la arquitectura AVR® RISC
- Arquitectura RISC de 8 bits de alto rendimiento y bajo consumo
- 90 poderosas instrucciones: la mayoría de las ejecuciones de ciclo de reloj único
- 32 x 8 registros de trabajo de propósito general
- Rendimiento de hasta 8 MIPS a 8 MHz
Programa no volátil y memoria de datos
- 1K byte de memoria de programa flash
- Programable en el sistema (ATtiny12)
- Resistencia: 1,000 ciclos de escritura/borrado (ATtiny11/12)
- 64 bytes de memoria de datos EEPROM programable en el sistema para ATtiny12
- Resistencia: 100,000 ciclos de escritura / borrado
- Bloqueo de programación para programa flash y seguridad de datos EEPROM
Funciones periféricas
- Interrupción y activación en cambio de pin
- Un temporizador/contador de 8 bits con preescalador separado
- Comparador analógico en chip
- Temporizador de vigilancia programable con oscilador en chip
Características especiales del microcontrolador
- Modos de reposo y apagado de bajo consumo
- Fuentes de interrupción externas e internas
- Programable en el sistema a través del puerto SPI (ATtiny12)
- Circuito de reinicio de encendido mejorado (ATtiny12)
- Oscilador RC calibrado interno (ATtiny12)
Especificación
- Tecnología de proceso CMOS de baja potencia y alta velocidad
- Operación completamente estática
Consumo de energía a 4 MHz, 3 V, 25 °C
- Activo: 2.2 mA
- Modo inactivo: 0.5 mA
- Modo de apagado: <1 μA
Paquetes
- PDIP y SOIC de 8 pines
Vol de funcionamientotages
- 1.8 – 5.5 V para ATtiny12V-1
- 2.7 – 5.5 V para ATtiny11L-2 y ATtiny12L-4
- 4.0 – 5.5 V para ATtiny11-6 y ATtiny12-8
Grados de velocidad
- 0 – 1.2 MHz (ATiny12V-1)
- 0 – 2 MHz (ATtiny11L-2)
- 0 – 4 MHz (ATtiny12L-4)
- 0 – 6 MHz (ATtiny11-6)
- 0 – 8 MHz (ATtiny12-8)
Configuración de pin
Encimaview
El ATtiny11/12 es un microcontrolador CMOS de 8 bits de bajo consumo basado en la arquitectura AVR RISC. Al ejecutar potentes instrucciones en un solo ciclo de reloj, el ATtiny11/12 logra rendimientos cercanos a 1 MIPS por MHz, lo que permite al diseñador del sistema optimizar el consumo de energía en comparación con la velocidad de procesamiento. El núcleo AVR combina un rico conjunto de instrucciones con 32 registros de trabajo de propósito general. Los 32 registros están conectados directamente a la Unidad Lógica Aritmética (ALU), lo que permite acceder a dos registros independientes en una sola instrucción ejecutada en un ciclo de reloj. La arquitectura resultante es más eficiente en el código y logra rendimientos hasta diez veces más rápidos que los microcontroladores CISC convencionales.
Tabla 1. Descripción de las piezas
| Dispositivo | Destello | Memoria EEPROM | Registro | Volumentage Rango | Frecuencia |
| ATtiny11L | 1K | – | 32 | 2.7 – 5.5 V | 0-2 MHz |
| ATtiny11 | 1K | – | 32 | 4.0 – 5.5 V | 0-6 MHz |
| ATtiny12V | 1K | 64 B | 32 | 1.8 – 5.5 V | 0-1.2 MHz |
| ATtiny12L | 1K | 64 B | 32 | 2.7 – 5.5 V | 0-4 MHz |
| ATtiny12 | 1K | 64 B | 32 | 4.0 – 5.5 V | 0-8 MHz |
El ATtiny11/12 AVR es compatible con un conjunto completo de herramientas de desarrollo de programas y sistemas, que incluyen: ensambladores de macros, depuradores/simuladores de programas, emuladores en circuito,
y kits de evaluación.
Diagrama de bloques ATtiny11
Consulte la Figura 1 en la página 3. El ATtiny11 ofrece las siguientes características: 1K bytes de Flash, hasta cinco líneas de E/S de propósito general, una línea de entrada, 32 registros de trabajo de propósito general, un temporizador/contador de 8 bits, e interrupciones externas, temporizador de vigilancia programable con oscilador interno y dos modos de ahorro de energía seleccionables por software. El modo inactivo detiene la CPU mientras permite que el temporizador/contador y el sistema de interrupción continúen funcionando. El modo de apagado guarda el contenido del registro pero congela el oscilador, deshabilitando todas las demás funciones del chip hasta la próxima interrupción o reinicio del hardware. Las funciones de activación o interrupción en el cambio de pin permiten que el ATtiny11 sea altamente sensible a los eventos externos, aún presentando el consumo de energía más bajo en los modos de apagado. El dispositivo se fabrica utilizando la tecnología de memoria no volátil de alta densidad de Atmel. Al combinar una CPU RISC de 8 bits con Flash en un chip monolítico, Atmel ATtiny11 es un poderoso microcontrolador que brinda una solución altamente flexible y rentable para muchas aplicaciones de control integradas.
Figura 1. Diagrama de bloques de ATtiny11
Diagrama de bloques ATtiny12
Figura 2 en la página 4. El ATtiny12 proporciona las siguientes características: 1K bytes de Flash, 64 bytes de EEPROM, hasta seis líneas de E/S de uso general, 32 registros de trabajo de uso general, un temporizador/contador de 8 bits, interno y externo. interrupciones externas, temporizador de vigilancia programable con oscilador interno y dos modos de ahorro de energía seleccionables por software. El modo inactivo detiene la CPU mientras permite que el temporizador/contador y el sistema de interrupción continúen funcionando. El modo de apagado guarda el contenido del registro pero congela el oscilador, deshabilitando todas las demás funciones del chip hasta la próxima interrupción o reinicio del hardware. Las funciones de activación o interrupción en el cambio de pin permiten que el ATtiny12 sea altamente sensible a los eventos externos, aún presentando el consumo de energía más bajo en los modos de apagado. El dispositivo se fabrica utilizando la tecnología de memoria no volátil de alta densidad de Atmel. Al combinar una CPU RISC de 8 bits con Flash en un chip monolítico, Atmel ATtiny12 es un poderoso microcontrolador que brinda una solución altamente flexible y rentable para muchas aplicaciones de control integradas.
Figura 2. Diagrama de bloques de ATtiny12
Descripciones de pines
- Vol de suministrotagalfiler
- Pasador de tierra.
El puerto B es un puerto de E/S de 6 bits. PB4..0 son pines de E/S que pueden proporcionar pull-ups internos (seleccionados para cada bit). En ATtiny11, PB5 es solo entrada. En ATtiny12, PB5 es entrada o salida de drenaje abierto. Los pines del puerto tienen tres estados cuando se activa una condición de reinicio, incluso si el reloj no está funcionando. El uso de los pines PB5..3 como pines de entrada o E/S está limitado, según la configuración de reinicio y reloj, como se muestra a continuación.
Tabla 2. Funcionalidad de PB5..PB3 frente a opciones de reloj del dispositivo
| Opción de reloj del dispositivo | PB5 | PB4 | PB3 |
| Restablecimiento externo habilitado | Usado(1) | -(2) | – |
| Restablecimiento externo deshabilitado | Entrada (3)/E/S (4) | – | – |
| Cristal externo | – | Usado | Usado |
| Cristal externo de baja frecuencia | – | Usado | Usado |
| Resonador Cerámico Externo | – | Usado | Usado |
| Oscilador RC externo | – | E/S(5) | Usado |
| Reloj externo | – | E/S | Usado |
| Oscilador RC Interno | – | E/S | E/S |
Notas
- Usado” significa que el pin se usa para reinicio o reloj.
- significa que la función pin no se ve afectada por la opción.
- Entrada significa que el pin es un pin de entrada de puerto.
- En ATtiny11, PB5 es solo entrada. En ATtiny12, PB5 es entrada o salida de drenaje abierto.
- E/S significa que el pin es un pin de entrada/salida de puerto.
XTAL1 Entrada al oscilador inversor amplificador y entrada al circuito operativo del reloj interno.
XTAL2 Salida del oscilador inversor ampmás duradero.
REINICIAR Restablecer entrada. Un reinicio externo es generado por un nivel bajo en el pin RESET. Los pulsos de reinicio de más de 50 ns generarán un reinicio, incluso si el reloj no está funcionando. No se garantiza que los pulsos más cortos generen un reinicio.
Registro Resumen ATtiny11
| DIRECCIÓN | Nombre | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Página |
| $ 3F | SREG | I | T | H | S | V | N | Z | C | Página 9 |
| $ 3E | Reservado | |||||||||
| $ 3D | Reservado | |||||||||
| $ 3C | Reservado | |||||||||
| $3 mil millones | GIMSK | – | INT0 | PCIE | – | – | – | – | – | Página 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | Página 34 |
| $39 | TIMSK | – | – | – | – | – | – | TOIE0 | – | Página 34 |
| $38 | TIFR | – | – | – | – | – | – | TOV0 | – | Página 35 |
| $37 | Reservado | |||||||||
| $36 | Reservado | |||||||||
| $35 | MCUCR | – | – | SE | SM | – | – | ISC01 | ISC00 | Página 32 |
| $34 | MCUSR | – | – | – | – | – | – | EXTRAER | PORF | Página 28 |
| $33 | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | Página 41 |
| $32 | TCNT0 | Temporizador/Contador0 (8 bits) | Página 41 | |||||||
| $31 | Reservado | |||||||||
| $30 | Reservado | |||||||||
| … | Reservado | |||||||||
| $22 | Reservado | |||||||||
| $21 | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | Página 43 |
| $20 | Reservado | |||||||||
| $ 1F | Reservado | |||||||||
| $ 1E | Reservado | |||||||||
| $ 1D | Reservado | |||||||||
| $ 1C | Reservado | |||||||||
| $1 mil millones | Reservado | |||||||||
| $ 1A | Reservado | |||||||||
| $19 | Reservado | |||||||||
| $18 | PUERTOB | – | – | – | PUERTOB4 | PUERTOB3 | PUERTOB2 | PUERTOB1 | PUERTOB0 | Página 37 |
| $17 | DDRB | – | – | – | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | Página 37 |
| $16 | PINB | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | Página 37 |
| $15 | Reservado | |||||||||
| … | Reservado | |||||||||
| $ 0A | Reservado | |||||||||
| $09 | Reservado | |||||||||
| $08 | ACSR | CDA | – | ACO | ACI | ACIE | – | SIAC1 | SIAC0 | Página 45 |
| … | Reservado | |||||||||
| $00 | Reservado | |||||||||
Notas
- Para compatibilidad con dispositivos futuros, los bits reservados deben escribirse en cero si se accede a ellos. Las direcciones de memoria de E / S reservadas nunca deben escribirse.
- Algunos de los indicadores de estado se borran escribiendo uno lógico en ellos. Tenga en cuenta que las instrucciones CBI y SBI operarán en todos los bits en el registro de E/S, escribiendo un uno en cualquier indicador leído como establecido, borrando así el indicador. Las instrucciones CBI y SBI funcionan solo con registros de $00 a $1F.
Registro Resumen ATtiny12
| DIRECCIÓN | Nombre | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Página |
| $ 3F | SREG | I | T | H | S | V | N | Z | C | Página 9 |
| $ 3E | Reservado | |||||||||
| $ 3D | Reservado | |||||||||
| $ 3C | Reservado | |||||||||
| $3 mil millones | GIMSK | – | INT0 | PCIE | – | – | – | – | – | Página 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | Página 34 |
| $39 | TIMSK | – | – | – | – | – | – | TOIE0 | – | Página 34 |
| $38 | TIFR | – | – | – | – | – | – | TOV0 | – | Página 35 |
| $37 | Reservado | |||||||||
| $36 | Reservado | |||||||||
| $35 | MCUCR | – | PUD | SE | SM | – | – | ISC01 | ISC00 | Página 32 |
| $34 | MCUSR | – | – | – | – | WDRF | Borf | EXTRAER | PORF | Página 29 |
| $33 | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | Página 41 |
| $32 | TCNT0 | Temporizador/Contador0 (8 bits) | Página 41 | |||||||
| $31 | OSCCAL | Registro de calibración del oscilador | Página 12 | |||||||
| $30 | Reservado | |||||||||
| … | Reservado | |||||||||
| $22 | Reservado | |||||||||
| $21 | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | Página 43 |
| $20 | Reservado | |||||||||
| $ 1F | Reservado | |||||||||
| $ 1E | EEAR | – | – | Registro de direcciones EEPROM | Página 18 | |||||
| $ 1D | EEDR | Registro de datos EEPROM | Página 18 | |||||||
| $ 1C | CECR | – | – | – | – | MISTERIOSO | EEMWE | EEWE | EERE | Página 18 |
| $1 mil millones | Reservado | |||||||||
| $ 1A | Reservado | |||||||||
| $19 | Reservado | |||||||||
| $18 | PUERTOB | – | – | – | PUERTOB4 | PUERTOB3 | PUERTOB2 | PUERTOB1 | PUERTOB0 | Página 37 |
| $17 | DDRB | – | – | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | Página 37 |
| $16 | PINB | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | Página 37 |
| $15 | Reservado | |||||||||
| … | Reservado | |||||||||
| $ 0A | Reservado | |||||||||
| $09 | Reservado | |||||||||
| $08 | ACSR | CDA | AINBG | ACO | ACI | ACIE | – | SIAC1 | SIAC0 | Página 45 |
| … | Reservado | |||||||||
| $00 | Reservado | |||||||||
Nota
- Para compatibilidad con dispositivos futuros, los bits reservados deben escribirse en cero si se accede a ellos. Las direcciones de memoria de E / S reservadas nunca deben escribirse.
- Algunos de los indicadores de estado se borran escribiendo uno lógico en ellos. Tenga en cuenta que las instrucciones CBI y SBI operarán en todos los bits en el registro de E/S, escribiendo un uno en cualquier indicador leído como establecido, borrando así el indicador. Las instrucciones CBI y SBI funcionan solo con registros de $00 a $1F.
Resumen del conjunto de instrucciones
| Mnemotécnica | Operandos | Descripción | Operación | Banderas | #Relojes |
| INSTRUCCIONES ARITMÉTICAS Y LÓGICAS | |||||
| AGREGAR | Rd, Rr | Agregar dos registros | Rd ¬ Rd + Rr | Z, C, N, V, H | 1 |
| Conductor adverso | Rd, Rr | Agregar con llevar dos registros | Rd ¬ Rd + Rr + C | Z, C, N, V, H | 1 |
| SUB | Rd, Rr | Restar dos registros | Rd ¬ Rd – Rr | Z, C, N, V, H | 1 |
| SUBI | Rd, K. | Restar constante del registro | Rd ¬ Rd – K | Z, C, N, V, H | 1 |
| CBC | Rd, Rr | Restar con llevar dos registros | Rd ¬ Rd – Rr – C | Z, C, N, V, H | 1 |
| CISB | Rd, K. | Restar con la constante de acarreo de Reg. | Rd ¬ Rd – K – C | Z, C, N, V, H | 1 |
| Y | Rd, Rr | Registros AND lógicos | Rd ¬ Rd · Rr | Z, N, V | 1 |
| Y yo | Rd, K. | Registro AND lógico y constante | Rd ¬ Rd · K | Z, N, V | 1 |
| OR | Rd, Rr | Registros lógicos OR | Rd ¬ Rd v Rr | Z, N, V | 1 |
| ORI | Rd, K. | Registro OR lógico y constante | Rd ¬ Rd v K | Z, N, V | 1 |
| Reforma de recuperación | Rd, Rr | Registros OR exclusivos | Rd ¬ RdÅRr | Z, N, V | 1 |
| COM | Rd | Complemento de uno | Rd ¬ $FF – Rd | Z, C, N, V | 1 |
| NEG | Rd | Complemento a dos | Rd ¬ $00 – Rd | Z, C, N, V, H | 1 |
| SBR | Rd, K | Establecer bit (s) en el registro | Rd ¬ Rd v K | Z, N, V | 1 |
| CBR | Rd, K | Borrar bit (s) en el registro | Rd ¬ Rd · (FFh – K) | Z, N, V | 1 |
| Cª | Rd | Incremento | Rd ¬ Rd + 1 | Z, N, V | 1 |
| DIC | Rd | Decremento | Rd ¬ Rd – 1 | Z, N, V | 1 |
| TST | Rd | Prueba de cero o menos | Rd ¬ Rd · Rd | Z, N, V | 1 |
| CLR | Rd | Borrar registro | Rd ¬ RdÅRd | Z, N, V | 1 |
| SER | Rd | Establecer registro | Rd ¬ $FF | Ninguno | 1 |
| INSTRUCCIONES DE SUCURSAL | |||||
| RJMP | k | Salto relativo | PC ¬ PC + k + 1 | Ninguno | 2 |
| LLAMADA | k | Llamada de subrutina relativa | PC ¬ PC + k + 1 | Ninguno | 3 |
| RETIRADO | Retorno de subrutina | PC ¬ PILA | Ninguno | 4 | |
| REDES | Interrumpir retorno | PC ¬ PILA | I | 4 | |
| CPSE | Rd, Rr | Comparar, omitir si es igual | si (Rd = Rr) PC ¬ PC + 2 o 3 | Ninguno | 1/2 |
| CP | Rd, Rr | Comparar | Rd - Rr | Z, N, V, C, H | 1 |
| PCCh | Rd, Rr | Comparar con llevar | Rd - Rr - C | Z, N, V, C, H | 1 |
| IPC | Rd, K | Comparar Registrarse con Inmediato | Rd - K | Z, N, V, C, H | 1 |
| Sociedad Civil Británica | r, b | Omitir si se borró el bit en el registro | si (Rr(b)=0) PC ¬ PC + 2 o 3 | Ninguno | 1/2 |
| SBR | r, b | Omitir si el bit en el registro está configurado | si (Rr(b)=1) PC ¬ PC + 2 o 3 | Ninguno | 1/2 |
| SBIC | pag, b | Omitir si se borró el bit en el registro de E / S | si (P(b)=0) PC ¬ PC + 2 o 3 | Ninguno | 1/2 |
| SBI | pag, b | Omitir si el bit en el registro de E / S está configurado | si (P(b)=1) PC ¬ PC + 2 o 3 | Ninguno | 1/2 |
| BRBS | s,k | Rama si se estableció el indicador de estado | si (SREG(s) = 1) entonces PC¬PC + k + 1 | Ninguno | 1/2 |
| BRBC | s,k | Bifurcar si se borró la bandera de estado | si (SREG(s) = 0) entonces PC¬PC + k + 1 | Ninguno | 1/2 |
| BREQ | k | Ramificar si es igual | si (Z = 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRNE | k | Ramificar si no es igual | si (Z = 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRCS | k | Rama si se lleva el juego | si (C = 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| CCBR | k | Bifurcar si se lleva autorizado | si (C = 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRSH | k | Rama si es igual o superior | si (C = 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRLO | k | Bifurcar si es más bajo | si (C = 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRMI | k | Rama si menos | si (N = 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRPL | k | Rama si es Plus | si (N = 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRGE | k | Rama si es mayor o igual, firmada | si (N Å V= 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRLT | k | Rama si es menor que cero, firmado | si (N Å V= 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRHS | k | Conjunto de bandera de rama si medio transporte | si (H = 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRHC | k | Bifurcar si la bandera de medio transporte está despejada | si (H = 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRTS | k | Bifurcación si conjunto de banderas T | si (T = 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRTC | k | Bifurcar si se borra la bandera T | si (T = 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRVS | k | Bifurcar si se establece el indicador de desbordamiento | si (V = 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| BRVC | k | Bifurcar si se borra el indicador de desbordamiento | si (V = 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| QUESO BRIE | k | Bifurcar si la interrupción está habilitada | si (I = 1) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| NOVIA | k | Rama si la interrupción está deshabilitada | si (I = 0) entonces PC ¬ PC + k + 1 | Ninguno | 1/2 |
| Mnemotécnica | Operandos | Descripción | Operación | Banderas | #Relojes |
| INSTRUCCIONES DE TRANSFERENCIA DE DATOS | |||||
| LD | Rd,Z | Registro de carga indirecto | Rd ¬ (Z) | Ninguno | 2 |
| ST | Z,RR | Tienda Registro Indirecto | (Z) ¬Rr | Ninguno | 2 |
| Movimiento | Rd, Rr | Moverse entre registros | Rd ¬ Rr | Ninguno | 1 |
| LDI | Rd, K. | Carga inmediata | Rd ¬K | Ninguno | 1 |
| IN | Rd, P. | En el puerto | Rd ¬P | Ninguno | 1 |
| AFUERA | P, Rr | Puerto de salida | P¬Rr | Ninguno | 1 |
| LPM | Cargar memoria de programa | R0¬ (Z) | Ninguno | 3 | |
| INSTRUCCIONES DE PRUEBA BIT Y BIT | |||||
| OSE | P, b | Establecer bit en el registro de E / S | E/S(P,b) ¬ 1 | Ninguno | 2 |
| CBI | P, b | Borrar bit en el registro de E / S | E/S(P,b) ¬ 0 | Ninguno | 2 |
| LSL | Rd | Desplazamiento lógico hacia la izquierda | Rd(n+1) ¬ Rd(n), Rd(0) ¬ 0 | Z, C, N, V | 1 |
| LSR | Rd | Desplazamiento lógico hacia la derecha | Rd(n) ¬ Rd(n+1), Rd(7) ¬ 0 | Z, C, N, V | 1 |
| ROL | Rd | Girar a la izquierda a través del transporte | Rd(0) ¬ C, Rd(n+1) ¬ Rd(n), C ¬ Rd(7) | Z, C, N, V | 1 |
| ROR | Rd | Girar a la derecha a través del transporte | Rd(7) ¬ C, Rd(n) ¬ Rd(n+1), C ¬ Rd(0) | Z, C, N, V | 1 |
| ASR | Rd | Desplazamiento aritmético a la derecha | Rd(n) ¬ Rd(n+1), n = 0..6 | Z, C, N, V | 1 |
| INTERCAMBIO | Rd | Intercambiar Nibbles | Rd(3..0) ¬ Rd(7..4), Rd(7..4) ¬ Rd(3..0) | Ninguno | 1 |
| BSET | s | Bandera, conjunto | SREG(es) ¬ 1 | SREG (s) | 1 |
| BCLR | s | Marcar Borrar | SREG(es) ¬ 0 | SREG (s) | 1 |
| BST | r, b | Bit Store de Register a T | T¬Rr(b) | T | 1 |
| BLD | Rd, b | Carga de bits de T al registro | Rd(b) ¬T | Ninguno | 1 |
| SEGUNDO | Establecer llevar | C ¬ 1 | C | 1 | |
| CVX | Transporte claro | C ¬ 0 | C | 1 | |
| SEN | Establecer bandera negativa | n ¬ 1 | N | 1 | |
| CLN | Bandera negativa clara | n ¬ 0 | N | 1 | |
| Zona económica especial | Establecer bandera cero | Z ¬ 1 | Z | 1 | |
| CLZ | Bandera cero claro | Z ¬ 0 | Z | 1 | |
| SEI | Habilitación de interrupción global | yo ¬ 1 | I | 1 | |
| CLI | Desactivación de interrupción global | yo ¬ 0 | I | 1 | |
| SES | Establecer bandera de prueba firmada | S ¬ 1 | S | 1 | |
| CLS | Bandera de prueba clara firmada | S ¬ 0 | S | 1 | |
| SEV | Desbordamiento del complemento a dos | V ¬ 1 | V | 1 | |
| VLC | Desbordamiento del complemento de dos claros | V ¬ 0 | V | 1 | |
| COLOCAR | Establecer T en SREG | T ¬ 1 | T | 1 | |
| CLT | Borrar T en SREG | T ¬ 0 | T | 1 | |
| SEH | Establecer la bandera de medio transporte en SREG | H ¬ 1 | H | 1 | |
| CLH | Bandera de medio transporte transparente en SREG | H ¬ 0 | H | 1 | |
| NOP | Sin operación | Ninguno | 1 | ||
| DORMIR | Dormir | (ver descripción específica para la función de suspensión) | Ninguno | 1 | |
| Amplio rango dinámico (WDR) | Restablecimiento del perro guardián | (ver descripción específica para WDR/temporizador) | Ninguno | 1 | |
Información de pedidos
ATtiny11
| Fuente de alimentación | Velocidad (MHz) | Código de pedido | Paquete | Rango de operación |
|
2.7 – 5.5 V |
2 |
ATtiny11L-2PC ATtiny11L-2SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny11L-2PI
ATtiny11L-2SI ATtiny11L-2SU(2) |
8P3
8S2 8S2 |
Industrial (-40°C a 85°C) |
||
|
4.0 – 5.5 V |
6 |
ATtiny11-6PC ATtiny11-6SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny11-6PI ATtiny11-6PU(2)
ATtiny11-6SI ATtiny11-6SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40°C a 85°C) |
Notas
- El grado de velocidad se refiere a la velocidad de reloj máxima cuando se usa un cristal externo o una unidad de reloj externa. El oscilador RC interno tiene la misma frecuencia de reloj nominal para todos los grados de velocidad.
- Alternativa de embalaje libre de Pb, cumple con la Directiva Europea para la Restricción de Sustancias Peligrosas (directiva RoHS). También libre de haluros y completamente verde.
| Tipo de paquete | |
| 8P3 | 8 conductores, 0.300″ de ancho, paquete plástico doble en línea (PDIP) |
| 8S2 | 8 conductores, 0.200″ de ancho, contorno pequeño de ala de gaviota de plástico (EIAJ SOIC) |
ATtiny12
| Fuente de alimentación | Velocidad (MHz) | Código de pedido | Paquete | Rango de operación |
|
1.8 – 5.5 V |
1.2 |
ATtiny12V-1PC ATtiny12V-1SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny12V-1PI ATtiny12V-1PU(2)
ATtiny12V-1SI ATtiny12V-1SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40°C a 85°C) |
||
|
2.7 – 5.5 V |
4 |
ATtiny12L-4PC ATtiny12L-4SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny12L-4PI ATtiny12L-4PU(2)
ATtiny12L-4SI ATtiny12L-4SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40°C a 85°C) |
||
|
4.0 – 5.5 V |
8 |
ATtiny12-8PC ATtiny12-8SC | 8P3
8S2 |
Comercial (0°C a 70°C) |
| ATtiny12-8PI ATtiny12-8PU(2)
ATtiny12-8SI ATtiny12-8SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40°C a 85°C) |
Notas
- El grado de velocidad se refiere a la velocidad de reloj máxima cuando se usa un cristal externo o una unidad de reloj externa. El oscilador RC interno tiene la misma frecuencia de reloj nominal para todos los grados de velocidad.
- Alternativa de embalaje libre de Pb, cumple con la Directiva Europea para la Restricción de Sustancias Peligrosas (directiva RoHS). También libre de haluros y completamente verde.
| Tipo de paquete | |
| 8P3 | 8 conductores, 0.300″ de ancho, paquete plástico doble en línea (PDIP) |
| 8S2 | 8 conductores, 0.200″ de ancho, contorno pequeño de ala de gaviota de plástico (EIAJ SOIC) |
Información del embalaje
8P3
DIMENSIONES COMUNES
(Unidad de medida = pulgadas)
| SÍMBOLO | MÍNIMO | NOM | MÁXIMO | NOTA |
| A | 0.210 | 2 | ||
| A2 | 0.115 | 0.130 | 0.195 | |
| b | 0.014 | 0.018 | 0.022 | 5 |
| b2 | 0.045 | 0.060 | 0.070 | 6 |
| b3 | 0.030 | 0.039 | 0.045 | 6 |
| c | 0.008 | 0.010 | 0.014 | |
| D | 0.355 | 0.365 | 0.400 | 3 |
| D1 | 0.005 | 3 | ||
| E | 0.300 | 0.310 | 0.325 | 4 |
| E1 | 0.240 | 0.250 | 0.280 | 3 |
| e | 0.100 BSC | |||
| eA | 0.300 BSC | 4 | ||
| L | 0.115 | 0.130 | 0.150 | 2 |
Notas
- Este dibujo es solo para información general; consulte el dibujo JEDEC MS-001, variación BA para obtener información adicional.
- Las dimensiones A y L se miden con el paquete asentado en el plano de asiento JEDEC calibre GS-3.
- Las dimensiones D, D1 y E1 no incluyen las rebabas ni las protuberancias del molde. Mold Flash o protuberancias no deberán exceder 0.010 pulgadas.
- E y eA medidos con los conductores obligados a ser perpendiculares al punto de referencia.
- Se prefieren las puntas de plomo puntiagudas o redondeadas para facilitar la inserción.
- Las dimensiones máximas b2 y b3 no incluyen salientes Dambar. Las protuberancias de Dambar no deben exceder 0.010 (0.25 mm).
DIMENSIONES COMUNES
(Unidad de medida = mm)
| SÍMBOLO | MÍNIMO | NOM | MÁXIMO | NOTA |
| A | 1.70 | 2.16 | ||
| A1 | 0.05 | 0.25 | ||
| b | 0.35 | 0.48 | 5 | |
| C | 0.15 | 0.35 | 5 | |
| D | 5.13 | 5.35 | ||
| E1 | 5.18 | 5.40 | 2, 3 | |
| E | 7.70 | 8.26 | ||
| L | 0.51 | 0.85 | ||
| q | 0° | 8° | ||
| e | 1.27 BSC | 4 | ||
Notas
- Este dibujo es solo para información general; consulte el plano EIAJ EDR-7320 para obtener información adicional.
- No se incluye el desajuste de los troqueles superior e inferior ni las rebabas de resina.
- Se recomienda que las cavidades superior e inferior sean iguales. Si son diferentes, se considerará la de mayor dimensión.
- Determina la verdadera posición geométrica.
- Los valores b,C se aplican al terminal enchapado. El espesor estándar de la capa de revestimiento debe medir entre 0.007 y 021 mm.
Historial de revisión de la hoja de datos
Tenga en cuenta que los números de página enumerados en esta sección se refieren a este documento. Los números de revisión se refieren a la revisión del documento.
Rev.1006F-06/07
- No recomendado para nuevo diseño”
Rev.1006E-07/06
- Diseño de capítulo actualizado.
- Apagado actualizado en "Modos de suspensión para el ATtiny11" en la página 20.
- Apagado actualizado en "Modos de suspensión para el ATtiny12" en la página 20.
- Tabla 16 actualizada en la página 36.
- Se actualizó “Byte de calibración en ATtiny12” en la página 49.
- Se actualizó la “Información para pedidos” en la página 10.
- Se actualizó la “Información del empaque” en la página 12.
Rev.1006D-07/03
- Valores VBOT actualizados en la Tabla 9 en la página 24.
Rev.1006C-09/01
- N / A
Sede Internacional
- Corporación Atmel 2325 Orchard Parkway San José, CA 95131 EE. UU. Tel: 1(408) 441-0311 Fax: 1(408) 487-2600
- Atmel Asia Habitación 1219 Chinachem Golden Plaza 77 Mody Road Tsimshatsui East Kowloon Hong Kong Tel: (852) 2721-9778 Fax: (852) 2722-1369
- Atmel Europa Le Krebs 8, Rue Jean-Pierre Timbaud BP 309 78054 Saint-Quentin-en- Yvelines Cedex Francia Tel: (33) 1-30-60-70-00 Fax: (33) 1-30-60-71-11
- Atmel Japón 9F, Edificio Tonetsu Shinkawa. 1-24-8 Shinkawa Chuo-ku, Tokio 104-0033 Japón Tel: (81) 3-3523-3551 Fax: (81) 3-3523-7581
Producto Contacto
Web Sitio www.atmel.com Apoyo técnico avr@atmel.com Contacto de ventas www.atmel.com/contactos Solicitudes de literatura www.atmel.com/literatura
Descargo de responsabilidad: La información de este documento se proporciona en relación con los productos de Atmel. Ninguna licencia, expresa o implícita, por impedimento o de otro modo, a cualquier
El derecho de propiedad intelectual se otorga mediante este documento o en relación con la venta de productos Atmel. A EXCEPCIÓN DE LO ESTABLECIDO EN LOS TÉRMINOS Y CONDICIONES DE VENTA DE ATMEL UBICADOS EN EL SITIO WEB DE ATMEL. WEB SITIO, ATMEL NO ASUME NINGUNA RESPONSABILIDAD Y NIEGA CUALQUIER RESPONSABILIDAD EXPRESA, IMPLÍCITA O LEGAL
GARANTÍA
EN RELACIÓN CON SUS PRODUCTOS, INCLUYENDO, ENTRE OTROS, LA GARANTÍA IMPLÍCITA DE COMERCIABILIDAD, IDONEIDAD PARA UN DETERMINADO
PROPÓSITO O NO INFRACCIÓN. EN NINGÚN CASO ATMEL SERÁ RESPONSABLE DE CUALQUIER DAÑO DIRECTO, INDIRECTO, CONSECUENTE, PUNITIVO, ESPECIAL O INCIDENTAL (INCLUYENDO, SIN LIMITACIÓN, DAÑOS POR PÉRDIDA DE BENEFICIOS, INTERRUPCIÓN DE NEGOCIOS O PÉRDIDA DE INFORMACIÓN) QUE SURJAN DEL USO O LA INCAPACIDAD DE USO ESTE DOCUMENTO, INCLUSO SI ATMEL HA SIDO ADVERTIDO DE LA POSIBILIDAD DE TALES DAÑOS. Atmel no hace representaciones ni garantías con respecto a la exactitud o integridad del contenido de este documento y se reserva el derecho de realizar cambios en las especificaciones y descripciones de productos en cualquier momento sin previo aviso. Atmel no se compromete a actualizar la información aquí contenida. A menos que se indique específicamente lo contrario, los productos de Atmel no son adecuados y no deben utilizarse en aplicaciones automotrices. Los productos de Atmel no están destinados, autorizados ni garantizados para su uso como componentes en aplicaciones destinadas a soportar o sostener la vida.
© 2007 Corporación Atmel. Todos los derechos reservados. Atmel®, el logotipo y sus combinaciones, y otros son marcas registradas o marcas comerciales de Atmel Corporation o sus subsidiarias. Otros términos y nombres de productos pueden ser marcas comerciales de terceros.
Documentos / Recursos
 |
Microcontrolador ATMEL ATtiny11 de 8 bits con 1K Byte Flash [pdf] Guía del usuario Microcontrolador ATtiny11 de 8 bits con Flash de 1K Byte, Microcontrolador ATtiny11 de 8 bits con Flash de 1K Byte, Microcontrolador con Flash de 1K Byte, Flash de 1K Byte |
