Microcontroller ATMEL ATtiny11 8-bit cù 1K Byte Flash
Features
- Utiliza l'Architettura AVR® RISC
- Architettura RISC à 8-bit di alta prestazione è bassa putenza
- 90 Istruzzioni putenti - A maiò parte di l'esecuzione di u ciclu di l'orologio unicu
- 32 x 8 Registri di travagliu per u scopu generale
- Finu à 8 MIPS Throughput à 8 MHz
Programma non volatile è memoria di dati
- 1K Byte di Memoria di Programma Flash
- Programmable in u sistema (ATtiny12)
- Endurance: 1,000 cicli di scrittura / cancellazione (ATtiny11/12)
- 64 Byte di Memoria di Dati EEPROM Programmable In-Sistema per ATtiny12
- Endurance: 100,000 Cicli di Scrittura / Cancellazione
- Bloccu di prugrammazione per u prugramma Flash è EEPROM Data Security
Funzioni periferiche
- Interrompe è svegliate nantu à u Pin Change
- Un Timer / Contatore à 8 bit cù Prescaler Separatu
- Comparatore Analogu On-chip
- Timer Watchdog Programmable cù Oscillatore On-chip
Caratteristiche Speciali di Microcontrollore
- Modi idle è Power-down low-power
- Sources Interrupt Esterni è Interni
- Programmable in u sistema via u portu SPI (ATtiny12)
- Circuitu di reset di putenza rinfurzatu (ATtiny12)
- Oscillatore RC calibratu internu (ATtiny12)
Specificazione
- Tecnulugia di Processu CMOS à bassa putenza è alta velocità
- Operazione Completamente Statica
Cunsumu d'energia à 4 MHz, 3V, 25 ° C
- Attivu: 2.2 mA
- Modu inattivu: 0.5 mA
- Modu Power-down: <1 μA
Pacchetti
- PDIP è SOIC à 8 pin
Voltages
- 1.8 - 5.5V per ATtiny12V-1
- 2.7 - 5.5V per ATtiny11L-2 è ATtiny12L-4
- 4.0 - 5.5V per ATtiny11-6 è ATtiny12-8
Gradi di velocità
- 0 - 1.2 MHz (ATtiny12V-1)
- 0 - 2 MHz (ATtiny11L-2)
- 0 - 4 MHz (ATtiny12L-4)
- 0 - 6 MHz (ATtiny11-6)
- 0 - 8 MHz (ATtiny12-8)
Configurazione Pin
Overview
L'ATtiny11/12 hè un microcontroller CMOS 8-bit di bassa putenza basatu annantu à l'architettura AVR RISC. Eseguendu struzzioni putenti in un unicu ciclu di clock, l'ATtiny11/12 ottiene throughputs chì avvicinanu 1 MIPS per MHz, chì permette à u designer di u sistema di ottimisà u cunsumu di energia versus a velocità di trasfurmazioni. U core AVR combina un riccu set di struzzioni cù 32 registri di travagliu generale. Tutti i 32 registri sò direttamente cunnessi à l'Unità Logica Aritmetica (ALU), chì permettenu l'accessu à dui registri indipendenti in una sola istruzzione eseguita in un ciclu di clock. L'architettura risultante hè più efficiente di codice mentre ghjunghje à throughputs finu à deci volte più veloce di i microcontroller CISC convenzionali.
Table 1. Parts Description
| Dispositivu | Flash | EEPROM | Registrate | Voltage Gamma | Frequency |
| ATtiny11L | 1K | – | 32 | 2.7-5.5V | 0-2 MHz |
| ATtiny11 | 1K | – | 32 | 4.0-5.5V | 0-6 MHz |
| ATtiny12V | 1K | 64 B | 32 | 1.8-5.5V | 0-1.2 MHz |
| ATtiny12L | 1K | 64 B | 32 | 2.7-5.5V | 0-4 MHz |
| ATtiny12 | 1K | 64 B | 32 | 4.0-5.5V | 0-8 MHz |
L'ATtiny11/12 AVR hè supportatu cù una suite completa di strumenti di sviluppu di u prugramma è di u sistema cumpresi: macro assemblers, debugger / simulatori di prugramma, emulatori in-circuit,
e kit di valutazione.
Diagramma di blocchi ATtiny11
Vede a Figura 1 in a pagina 3. L'ATtiny11 furnisce e seguenti caratteristiche: 1K byte di Flash, finu à cinque linee I/O per scopi generali, una linea di input, 32 registri di travagliu generale, un timer/contatore 8-bit, internu. è interruzioni esterni, Timer Watchdog programmabile cù oscillatore internu, è dui modi di risparmiu di energia selezziunati da u software. U Modu Idle ferma u CPU mentre permette à u timer / cuntatori è u sistema di interruzzione per cuntinuà à funziunà. U Modu Power-down salva u cuntenutu di u registru ma congela l'oscillatore, disattivendu tutte e altre funzioni di chip finu à a prossima interruzzione o reset hardware. E funzioni di sveglia o interruzzione di u cambiamentu di pin permettenu à l'ATtiny11 di esse altamente responsive à l'avvenimenti esterni, sempre cun u più bassu cunsumu d'energia mentre in i modi di power-down. U dispusitivu hè fabricatu cù a tecnulugia di memoria non volatile d'alta densità di Atmel. Cumminendu un CPU RISC 8-bit cù Flash in un chip monoliticu, l'Atmel ATtiny11 hè un putente microcontroller chì furnisce una soluzione altamente flessibile è costu-efficace à parechje applicazioni di cuntrollu integrate.
Figura 1. U ATtiny11 Block Diagram
Diagramma di blocchi ATtiny12
Figura 2 in a pagina 4. L'ATtiny12 furnisce e seguenti caratteristiche: 1K byte di Flash, 64 bytes EEPROM, finu à sei linee I/O per scopi generali, 32 registri di travagliu generale, un timer/contatore di 8 bit, internu è interruzioni esterni, Timer Watchdog programmabile cù oscillatore internu, è dui modi di risparmiu di energia selezziunati da u software. U Modu Idle ferma u CPU mentre permette à u timer / cuntatori è u sistema di interruzzione per cuntinuà à funziunà. U Modu Power-down salva u cuntenutu di u registru ma congela l'oscillatore, disattivendu tutte e altre funzioni di chip finu à a prossima interruzzione o reset hardware. E funzioni di sveglia o interrupzione di u cambiamentu di pin permettenu à l'ATtiny12 di esse altamente responsive à l'avvenimenti esterni, sempre cun u più bassu cunsumu di energia mentre in i modi di power-down. U dispusitivu hè fabricatu cù a tecnulugia di memoria non volatile d'alta densità di Atmel. Cumminendu un CPU RISC 8-bit cù Flash nantu à un chip monoliticu, l'Atmel ATtiny12 hè un putente microcontroller chì furnisce una soluzione altamente flessibile è costu-efficace à parechje applicazioni di cuntrollu integrate.
Figura 2. U ATtiny12 Block Diagram
Descrizioni Pin
- Voltage pin.
- Pin di terra.
U portu B hè un portu I/O 6-bit. PB4..0 sò pin I / O chì ponu furnisce pull-ups interni (selezziunati per ogni bit). In ATtiny11, PB5 hè solu input. In ATtiny12, PB5 hè input o output open-drain. I pins di u portu sò tri-stated quandu una cundizione di resettore diventa attiva, ancu s'è u clock ùn funziona micca. L'usu di pins PB5..3 cum'è pins input o I/O hè limitatu, secondu u reset è i paràmetri di u clock, cum'è mostratu quì sottu.
Table 2. Funzionalità PB5..PB3 versus Opzioni di Clock di Device
| Opzione di Clocking di Dispositivi | PB5 | PB4 | PB3 |
| Reset esternu attivatu | Adupratu (1) | - (2) | – |
| Reset esternu Disabilitatu | Entrée (3)/I/O (4) | – | – |
| Cristalli esterni | – | Adupratu | Adupratu |
| Cristalli à bassa frequenza esterna | – | Adupratu | Adupratu |
| Risonatore Ceramicu Esternu | – | Adupratu | Adupratu |
| Oscillatore RC esternu | – | I/O (5) | Adupratu |
| Clock esternu | – | I/O | Adupratu |
| Oscillatore RC internu | – | I/O | I/O |
Notes
- Adupratu "significa chì u pin hè adupratu per scopi di reset o clock.
- significa chì a funzione pin ùn hè micca affettata da l'opzione.
- Input significa chì u pin hè un pin di input di portu.
- In ATtiny11, PB5 hè solu input. In ATtiny12, PB5 hè input o output open-drain.
- I / O significa chì u pin hè un pin di ingressu / uscita di u portu.
XTAL1 Entrée à l'oscillateur inverseur amplifier è input à u circuitu di funziunamentu di u clock internu.
XTAL2 Sortie da l'oscillatore inversore amppiù vivu.
RESET Resetta l'input. Un reset esternu hè generatu da un livellu bassu nantu à u pin RESET. Reset pulses più di 50 ns genererà un reset, ancu s'è u clock ùn funziona micca. I impulsi più brevi ùn sò micca garantiti per generà un reset.
Riassuntu di u Registru ATtiny11
| Indirizzu | Nome | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Pagina |
| $ 3 F | SREG | I | T | H | S | V | N | Z | C | pagina 9 |
| $ 3 E | Riservatu | |||||||||
| $ 3 D | Riservatu | |||||||||
| $ 3C | Riservatu | |||||||||
| $ 3 miliardi | GIMSK | – | INT0 | PCIe | – | – | – | – | – | pagina 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | pagina 34 |
| 39 $ | TIMSK | – | – | – | – | – | – | TOIE0 | – | pagina 34 |
| 38 $ | TIFR | – | – | – | – | – | – | TOV0 | – | pagina 35 |
| 37 $ | Riservatu | |||||||||
| 36 $ | Riservatu | |||||||||
| 35 $ | MCUCR | – | – | SE | SM | – | – | ISC01 | ISC00 | pagina 32 |
| 34 $ | MCUSR | – | – | – | – | – | – | EXTRF | PORF | pagina 28 |
| 33 $ | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | pagina 41 |
| 32 $ | TCNT0 | Timer/Counter0 (8 Bit) | pagina 41 | |||||||
| 31 $ | Riservatu | |||||||||
| 30 $ | Riservatu | |||||||||
| … | Riservatu | |||||||||
| 22 $ | Riservatu | |||||||||
| 21 $ | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | pagina 43 |
| 20 $ | Riservatu | |||||||||
| $ 1 F | Riservatu | |||||||||
| $ 1 E | Riservatu | |||||||||
| $ 1 D | Riservatu | |||||||||
| $ 1C | Riservatu | |||||||||
| $ 1 miliardi | Riservatu | |||||||||
| $ 1A | Riservatu | |||||||||
| 19 $ | Riservatu | |||||||||
| 18 $ | PORTB | – | – | – | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | pagina 37 |
| 17 $ | DDRB | – | – | – | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | pagina 37 |
| 16 $ | PINB | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | pagina 37 |
| 15 $ | Riservatu | |||||||||
| … | Riservatu | |||||||||
| $ 0A | Riservatu | |||||||||
| 09 $ | Riservatu | |||||||||
| 08 $ | ACSR | ACD | – | ACO | ACI | ACIE | – | ACIS 1 | ACIS 0 | pagina 45 |
| … | Riservatu | |||||||||
| 00 $ | Riservatu | |||||||||
Notes
- Per a cumpatibilità cù i futuri dispositivi, i bit riservati devenu esse scritti à zeru s'ellu si accede. L'indirizzi di memoria I / O riservati ùn devenu mai esse scritti.
- Alcune di e bandiere di statutu sò sguassate scrivendu una logica per elli. Nota chì l'istruzzioni CBI è SBI operanu nantu à tutti i bits in u registru I/O, scrivendu una volta in ogni bandiera leghje cum'è set, cusì sguassate a bandiera. L'istruzzioni CBI è SBI travaglianu cù i registri $ 00 à $ 1F solu.
Riassuntu di u Registru ATtiny12
| Indirizzu | Nome | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Pagina |
| $ 3 F | SREG | I | T | H | S | V | N | Z | C | pagina 9 |
| $ 3 E | Riservatu | |||||||||
| $ 3 D | Riservatu | |||||||||
| $ 3C | Riservatu | |||||||||
| $ 3 miliardi | GIMSK | – | INT0 | PCIe | – | – | – | – | – | pagina 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | pagina 34 |
| 39 $ | TIMSK | – | – | – | – | – | – | TOIE0 | – | pagina 34 |
| 38 $ | TIFR | – | – | – | – | – | – | TOV0 | – | pagina 35 |
| 37 $ | Riservatu | |||||||||
| 36 $ | Riservatu | |||||||||
| 35 $ | MCUCR | – | PUD | SE | SM | – | – | ISC01 | ISC00 | pagina 32 |
| 34 $ | MCUSR | – | – | – | – | WDRF | BORF | EXTRF | PORF | pagina 29 |
| 33 $ | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | pagina 41 |
| 32 $ | TCNT0 | Timer/Counter0 (8 Bit) | pagina 41 | |||||||
| 31 $ | OSCCAL | Registru di calibrazione di l'oscillatore | pagina 12 | |||||||
| 30 $ | Riservatu | |||||||||
| … | Riservatu | |||||||||
| 22 $ | Riservatu | |||||||||
| 21 $ | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | pagina 43 |
| 20 $ | Riservatu | |||||||||
| $ 1 F | Riservatu | |||||||||
| $ 1 E | EEAR | – | – | Registru di indirizzu EEPROM | pagina 18 | |||||
| $ 1 D | EEDR | Registru di dati EEPROM | pagina 18 | |||||||
| $ 1C | CEER | – | – | – | – | ERIE | EEMWE | EWE | EERE | pagina 18 |
| $ 1 miliardi | Riservatu | |||||||||
| $ 1A | Riservatu | |||||||||
| 19 $ | Riservatu | |||||||||
| 18 $ | PORTB | – | – | – | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | pagina 37 |
| 17 $ | DDRB | – | – | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | pagina 37 |
| 16 $ | PINB | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | pagina 37 |
| 15 $ | Riservatu | |||||||||
| … | Riservatu | |||||||||
| $ 0A | Riservatu | |||||||||
| 09 $ | Riservatu | |||||||||
| 08 $ | ACSR | ACD | AINBG | ACO | ACI | ACIE | – | ACIS 1 | ACIS 0 | pagina 45 |
| … | Riservatu | |||||||||
| 00 $ | Riservatu | |||||||||
Nota
- Per a cumpatibilità cù i futuri dispositivi, i bit riservati devenu esse scritti à zeru s'ellu si accede. L'indirizzi di memoria I / O riservati ùn devenu mai esse scritti.
- Alcune di e bandiere di statutu sò sguassate scrivendu una logica per elli. Nota chì l'istruzzioni CBI è SBI operanu nantu à tutti i bits in u registru I/O, scrivendu una volta in ogni bandiera leghje cum'è set, cusì sguassate a bandiera. L'istruzzioni CBI è SBI travaglianu cù i registri $ 00 à $ 1F solu.
Sintesi di l'istruzzioni
| Mnemotecnica | Operandi | Descrizzione | Operazione | Bandiere | #Orli |
| ISTRUZIONI ARITMETICHE È LOGICHE | |||||
| ADD | Rd, Rr | Aghjunghje dui Registri | Rd ¬ Rd + Rr | Z, C, N, V, H | 1 |
| ADC | Rd, Rr | Aghjunghje cù Carry two Registers | Rd ¬ Rd + Rr + C | Z, C, N, V, H | 1 |
| SUB | Rd, Rr | Sottrae dui Registri | Rd ¬ Rd - Rr | Z, C, N, V, H | 1 |
| SU | Rd, K | Sottraete Constant da u Registru | Rd ¬ Rd - K | Z, C, N, V, H | 1 |
| SBC | Rd, Rr | Sottraete cù Purtate dui Registri | Rd ¬ Rd – Rr – C | Z, C, N, V, H | 1 |
| SBCI | Rd, K | Sottraete cù Carry Constant da Reg. | Rd ¬ Rd – K – C | Z, C, N, V, H | 1 |
| È | Rd, Rr | Logicu È Registri | Rd ¬ Rd · Rr | Z, N, V | 1 |
| ANDI | Rd, K | Logicu È Registru è Costante | Rd ¬ Rd · K | Z, N, V | 1 |
| OR | Rd, Rr | Registri Logichi O | Rd ¬ Rd v Rr | Z, N, V | 1 |
| ORI | Rd, K | Logicu O Registru è Costante | Rd ¬ Rd v K | Z, N, V | 1 |
| EOR | Rd, Rr | Registri OR esclusivi | Rd ¬ RdÅRr | Z, N, V | 1 |
| COM | Rd | Cumplementu di Unu | Rd ¬ $FF - Rd | Z, C, N, V | 1 |
| NEG | Rd | U cumplementu di dui | Rd ¬ $ 00 - Rd | Z, C, N, V, H | 1 |
| SBR | Rd, K | Set Bit (s) in Registru | Rd ¬ Rd v K | Z, N, V | 1 |
| CBR | Rd, K | Cancellà Bit (i) in Registru | Rd ¬ Rd · (FFh – K) | Z, N, V | 1 |
| INC | Rd | Incrementa | Rd ¬ Rd + 1 | Z, N, V | 1 |
| DEC | Rd | Diminuzione | Rd ¬ Rd - 1 | Z, N, V | 1 |
| TST | Rd | Pruvene per Zero o Minus | Rd ¬ Rd · Rd | Z, N, V | 1 |
| CLR | Rd | Registru Chjaru | Rd ¬ RdÅRd | Z, N, V | 1 |
| SER | Rd | Set Registru | Rd ¬ $FF | Nimu | 1 |
| ISTRUZIONI DI BRANCH | |||||
| RJMP | k | Saltu Relativu | PC ¬ PC + k + 1 | Nimu | 2 |
| RCALL | k | Chjama Relativa di Subrutina | PC ¬ PC + k + 1 | Nimu | 3 |
| RET | Ritornu di u Subrutinu | PC ¬ STACK | Nimu | 4 | |
| RETI | Riturnà Interrotta | PC ¬ STACK | I | 4 | |
| CPSE | Rd, Rr | Paragunate, Saltate sì Uguale | se (Rd = Rr) PC ¬ PC + 2 o 3 | Nimu | 1/2 |
| CP | Rd, Rr | Comparare | Rd - Rr | Z, N, V, C, H | 1 |
| CPC | Rd, Rr | Paragunà cù Carry | Rd - Rr - C | Z, N, V, C, H | 1 |
| CPI | Rd, K | Paragunate Registru cù Immediate | Rd - K | Z, N, V, C, H | 1 |
| SBRC | Rr, b | Saltate se Bit in Register Cleared | si (Rr(b)=0) PC ¬ PC + 2 o 3 | Nimu | 1/2 |
| SBRS | Rr, b | Saltate se Bit in Register hè Set | si (Rr(b)=1) PC ¬ PC + 2 o 3 | Nimu | 1/2 |
| SBIC | P, b | Saltate se Bit in I / O Register Cancellatu | se (P(b)=0) PC ¬ PC + 2 o 3 | Nimu | 1/2 |
| SBIS | P, b | Saltate se Bit in Registru I / O hè Set | se (P(b)=1) PC ¬ PC + 2 o 3 | Nimu | 1/2 |
| BRBS | s, k | Ramificà si Status Flag Set | se (SREG(s) = 1) allora PC¬PC + k + 1 | Nimu | 1/2 |
| BRBC | s, k | Ramificà si Bandiera di Statu Cancellata | se (SREG(s) = 0) allora PC¬PC + k + 1 | Nimu | 1/2 |
| BREQ | k | Branch if Equal | se (Z = 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRNE | k | Branch if Not Equal | se (Z = 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRCS | k | Ramificà si Carry Set | se (C = 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRCC | k | Ramificà si Carry Cleared | se (C = 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRSH | k | Ramificà sì Stessu o Superiore | se (C = 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRLO | k | Ramu si Inferiore | se (C = 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRMI | k | Ramificà si Minus | se (N = 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRPL | k | Ramificà si Plus | se (N = 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRGE | k | Ramu sì Maghju o Uguale, Firmatu | se (N Å V= 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRLT | k | Ramu si menu di Zero, Firmatu | se (N Å V= 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRHS | k | Ramificà si Mezzu Carry Flag Set | se (H = 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRHC | k | Ramificà si Mezza Carry Flag Eliminata | se (H = 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRTS | k | Ramificà se T Flag Set | se (T = 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRTC | k | Ramificà si Bandiera T Cancellata | se (T = 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRVS | k | Ramificà se u Flag di Overflow hè Set | se (V = 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRVC | k | Ramificà se u Flag di Overflow hè Cancellatu | se (V = 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRIE | k | Branch si Interrupt Enabled | se ( I = 1) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| BRID | k | Branch si Interrupt Disabled | se ( I = 0) allora PC ¬ PC + k + 1 | Nimu | 1/2 |
| Mnemotecnica | Operandi | Descrizzione | Operazione | Bandiere | #Orli |
| ISTRUZIONI DI TRASFERIMENTU DI DATI | |||||
| LD | Rd, Z | Load Register Indirect | Rd ¬ (Z) | Nimu | 2 |
| ST | Z, Rr | Registru in u magazinu indirettu | (Z) ¬ Rr | Nimu | 2 |
| MOV | Rd, Rr | Spustà trà Registri | Rd ¬ Rr | Nimu | 1 |
| LDI | Rd, K | Carica Immediata | Rd ¬ K | Nimu | 1 |
| IN | Rd, P | In Portu | Rd ¬ P | Nimu | 1 |
| OUT | P, Rr | Fora di Portu | P ¬ Rr | Nimu | 1 |
| LPM | Carica a Memoria di u prugramma | R0 ¬ (Z) | Nimu | 3 | |
| ISTRUZIONI DI BIT E BIT-TEST | |||||
| SBI | P, b | Set Bit in Registru I / O | I/O(P,b) ¬ 1 | Nimu | 2 |
| CBI | P, b | Cancellu Bit in Registru I / O | I/O(P,b) ¬ 0 | Nimu | 2 |
| LSL | Rd | Sposta logica a sinistra | Rd(n+1) ¬ Rd(n), Rd(0) ¬ 0 | Z, C, N, V | 1 |
| LSR | Rd | Sposta logica a diritta | Rd(n) ¬ Rd(n+1), Rd(7) ¬ 0 | Z, C, N, V | 1 |
| RULE | Rd | Rotate à sinistra attraversu Carry | Rd(0) ¬ C, Rd(n+1) ¬ Rd(n), C ¬ Rd(7) | Z, C, N, V | 1 |
| ROR | Rd | Rotate à a Diritta attraversu Carry | Rd(7) ¬ C, Rd(n) ¬ Rd(n+1), C ¬ Rd(0) | Z, C, N, V | 1 |
| ASR | Rd | Shift Aritmeticu Right | Rd(n) ¬ Rd(n+1), n = 0..6 | Z, C, N, V | 1 |
| SCAMBIA | Rd | Scambià Nibbles | Rd(3..0) ¬ Rd(7..4), Rd(7..4) ¬ Rd(3..0) | Nimu | 1 |
| BSET | s | Insignia Bandiera | SREG(s) ¬ 1 | SREG (s) | 1 |
| BCLR | s | Bandera Chjaru | SREG(s) ¬ 0 | SREG (s) | 1 |
| BST | Rr, b | Bit Store da Registru à T | T ¬ Rr(b) | T | 1 |
| BLD | Rd, b | Carica di bit da T à Registrazione | Rd(b) ¬ T | Nimu | 1 |
| SEC | Set Carry | C ¬ 1 | C | 1 | |
| CLC | Clear Carry | C ¬ 0 | C | 1 | |
| SEN | Set Bandiera Negativa | N ¬ 1 | N | 1 | |
| CLN | Limpia Bandera Negativa | N ¬ 0 | N | 1 | |
| SEZ | Set Zero Flag | Z ¬ 1 | Z | 1 | |
| CLZ | Clear Zero Flag | Z ¬ 0 | Z | 1 | |
| SEI | Abilitazione di l'Interruzzione Globale | I ¬ 1 | I | 1 | |
| CLI | Disattivazione Globale di Interruzzione | I ¬ 0 | I | 1 | |
| SES | Set Bandiera di Prughjettu Firmatu | S ¬ 1 | S | 1 | |
| CLS | Chjaru Bandera di Test Firmata | S ¬ 0 | S | 1 | |
| SEV | Set Twos Complement Overflow | V ¬ 1 | V | 1 | |
| CLV | Chjarate Twos Cumplementu Overflow | V ¬ 0 | V | 1 | |
| SET | Piazzà T in SREG | T ¬ 1 | T | 1 | |
| CLT | Sguassà T in SREG | T ¬ 0 | T | 1 | |
| SEH | Piazzà Half Flag Carry in SREG | H ¬ 1 | H | 1 | |
| CLH | Clear Clear Half Carry Flag in SREG | H ¬ 0 | H | 1 | |
| NOP | Nisuna operazione | Nimu | 1 | ||
| DORMI | Dormi | (vede a descrizzione specifica per a funzione Sonnu) | Nimu | 1 | |
| WDR | Watch Dog Reset | (vede a descrizzione specifica per WDR/timer) | Nimu | 1 | |
Infurmazioni di ordine
ATtiny11
| Alimentazione elettrica | Velocità (MHz) | Codice di ordine | Pacchettu | Gamma d'operazione |
|
2.7-5.5V |
2 |
ATtiny11L-2PC ATtiny11L-2SC | 8P3
8S2 |
Commerciale (0°C à 70°C) |
| ATtiny11L-2PI
ATtiny11L-2SI ATtiny11L-2SU(2) |
8P3
8S2 8S2 |
Industriale (-40 °C à 85 °C) |
||
|
4.0-5.5V |
6 |
ATtiny11-6PC ATtiny11-6SC | 8P3
8S2 |
Commerciale (0°C à 70°C) |
| ATtiny11-6PI ATtiny11-6PU(2)
ATtiny11-6SI ATtiny11-6SU(2) |
8P3
8P3 8S2 8S2 |
Industriale (-40 °C à 85 °C) |
Notes
- U gradu di velocità si riferisce à a freccia di clock massima quandu si usa un cristallu esternu o un drive di clock esternu. L'oscillatore RC internu hà a stessa frequenza nominale di clock per tutti i gradi di velocità.
- Alternativa di imballaggio senza Pb, conforme à a Direttiva Europea per a Restrizione di Sustanze Periculi (direttiva RoHS). Ancu Halide libera è cumplettamente Green.
| Tipu di pacchettu | |
| 8P3 | 8-lead, 0.300 ″ Wide, Plastic Dual Inline Package (PDIP) |
| 8S2 | 8 fili, 0.200 "di larghezza, Plastic Gull-Wing Small Outline (EIAJ SOIC) |
ATtiny12
| Alimentazione elettrica | Velocità (MHz) | Codice di ordine | Pacchettu | Gamma d'operazione |
|
1.8-5.5V |
1.2 |
ATtiny12V-1PC ATtiny12V-1SC | 8P3
8S2 |
Commerciale (0°C à 70°C) |
| ATtiny12V-1PI ATtiny12V-1PU(2)
ATtiny12V-1SI ATtiny12V-1SU(2) |
8P3
8P3 8S2 8S2 |
Industriale (-40 °C à 85 °C) |
||
|
2.7-5.5V |
4 |
ATtiny12L-4PC ATtiny12L-4SC | 8P3
8S2 |
Commerciale (0°C à 70°C) |
| ATtiny12L-4PI ATtiny12L-4PU(2)
ATtiny12L-4SI ATtiny12L-4SU(2) |
8P3
8P3 8S2 8S2 |
Industriale (-40 °C à 85 °C) |
||
|
4.0-5.5V |
8 |
ATtiny12-8PC ATtiny12-8SC | 8P3
8S2 |
Commerciale (0°C à 70°C) |
| ATtiny12-8PI ATtiny12-8PU(2)
ATtiny12-8SI ATtiny12-8SU(2) |
8P3
8P3 8S2 8S2 |
Industriale (-40 °C à 85 °C) |
Notes
- U gradu di velocità si riferisce à a freccia di clock massima quandu si usa un cristallu esternu o un drive di clock esternu. L'oscillatore RC internu hà a stessa frequenza nominale di clock per tutti i gradi di velocità.
- Alternativa di imballaggio senza Pb, conforme à a Direttiva Europea per a Restrizione di Sustanze Periculi (direttiva RoHS). Ancu Halide libera è cumplettamente Green.
| Tipu di pacchettu | |
| 8P3 | 8-lead, 0.300 ″ Wide, Plastic Dual Inline Package (PDIP) |
| 8S2 | 8 fili, 0.200 "di larghezza, Plastic Gull-Wing Small Outline (EIAJ SOIC) |
Infurmazioni di imballaggio
8P3
DIMENSIONI COMUNE
(Unità di misura = inch)
| SIMBOLU | MIN | NOM | MAX | NOTA |
| A | 0.210 | 2 | ||
| A2 | 0.115 | 0.130 | 0.195 | |
| b | 0.014 | 0.018 | 0.022 | 5 |
| b2 | 0.045 | 0.060 | 0.070 | 6 |
| b3 | 0.030 | 0.039 | 0.045 | 6 |
| c | 0.008 | 0.010 | 0.014 | |
| D | 0.355 | 0.365 | 0.400 | 3 |
| D1 | 0.005 | 3 | ||
| E | 0.300 | 0.310 | 0.325 | 4 |
| E1 | 0.240 | 0.250 | 0.280 | 3 |
| e | 0.100 BSC | |||
| eA | 0.300 BSC | 4 | ||
| L | 0.115 | 0.130 | 0.150 | 2 |
Notes
- Stu disegnu hè solu per infurmazione generale; riferite à Disegnu JEDEC MS-001, Variazione BA per infurmazioni supplementari.
- E dimensioni A è L sò misurate cù u pacchettu pusatu in u pianu di sedili JEDEC Gauge GS-3.
- E dimensioni D, D1 è E1 ùn includenu micca u muffa Flash o protrusioni. Mold Flash o protrusioni ùn deve micca più di 0.010 inch.
- E et eA mesurés avec les fils contraints à être perpendiculaires à la référence.
- Per facilità l'inserimentu sò preferiti punte di piombo appuntite o arrotondate.
- b2 è b3 dimensioni massimi ùn includenu protrusions Dambar. I protrusioni Dambar ùn deve micca più di 0.010 (0.25 mm).
DIMENSIONI COMUNE
(Unità di misura = mm)
| SIMBOLU | MIN | NOM | MAX | NOTA |
| A | 1.70 | 2.16 | ||
| A1 | 0.05 | 0.25 | ||
| b | 0.35 | 0.48 | 5 | |
| C | 0.15 | 0.35 | 5 | |
| D | 5.13 | 5.35 | ||
| E1 | 5.18 | 5.40 | 2, 3 | |
| E | 7.70 | 8.26 | ||
| L | 0.51 | 0.85 | ||
| q | 0° | 8° | ||
| e | 1.27 BSC | 4 | ||
Notes
- Stu disegnu hè solu per infurmazione generale; riferite à EIAJ Disegnu EDR-7320 per infurmazioni supplementari.
- L'incompatibilità di e fustelle superiori è inferiori è e bave di resina ùn sò micca incluse.
- Hè ricumandemu chì e cavità superiore è inferiore sò uguali. S'elli sò diffirenti, a dimensione più grande deve esse cunsiderata.
- Determina a pusizione geomètrica vera.
- I valori b, C s'applicanu à a terminale placcata. U spessore standard di a strata di placcatura deve esse misurata trà 0.007 à 021 mm.
Storia di a Revisione di Datasheet
Per piacè nutate chì i numeri di pagina elencati in questa sezione sò riferiti à stu documentu. I numeri di rivisione sò riferiti à a rivisione di u documentu.
Rev. 1006F-06/07
- Ùn hè cunsigliatu per u novu disignu "
Rev. 1006E-07/06
- Disposizione di capituli aghjurnata.
- Spegnimentu aghjurnatu in "Modi Sleep per l'ATtiny11" à a pagina 20.
- Spegnimentu aghjurnatu in "Modi Sleep per l'ATtiny12" à a pagina 20.
- Tabella 16 aghjurnata à a pagina 36.
- Aghjurnatu "Byte di calibrazione in ATtiny12" à a pagina 49.
- Aggiornata "Informazioni per l'ordine" à a pagina 10.
- Aggiornata "Informazioni di imballaggio" à a pagina 12.
Rev 1006D-07/03
- Valori VBOT aghjurnati in a Tabella 9 à a pagina 24.
Rev. 1006C-09/01
- N/A
Sede Internaziunale
- Atmel Corporation 2325 Orchard Parkway San Jose, CA 95131 USA Tel: 1(408) 441-0311 Fax: 1(408) 487-2600
- Atmel Asia Sala 1219 Chinachem Golden Plaza 77 Mody Road Tsimshatsui East Kowloon Hong Kong Tel: (852) 2721-9778 Fax: (852) 2722-1369
- Atmel Europe Le Krebs 8, Rue Jean-Pierre Timbaud BP 309 78054 Saint-Quentin-en-Yvelines Cedex Francia Tel: (33) 1-30-60-70-00 Fax: (33) 1-30-60-71-11
- Atmel Giappone 9F, Tonetsu Shinkawa Bldg. 1-24-8 Shinkawa Chuo-ku, Tokyo 104-0033 Giappone Tel: (81) 3-3523-3551 Fax: (81) 3-3523-7581
Cuntattu di u produttu
Web Situ www.atmel.com Assistenza tecnica avr@atmel.com Cuntattu di vendita www.atmel.com/contacts Richieste di letteratura www.atmel.com/literature
Disclaimer: L'infurmazione in stu documentu hè furnita in cunnessione cù i prudutti Atmel. Nisuna licenza, espressa o implicita, per preclusione o altrimenti, à alcunu
u dirittu di pruprietà intellettuale hè cuncessu da stu documentu o in cunnessione cù a vendita di i prudutti Atmel. ECCINU QUELL'È DESCRITTU IN I TERMINI E CONDIZIONI DI VENDITA DI ATMEL SITUATE IN ATMEL'S WEB SITE, ATMEL ASSUME NESSUNA RESPONSABILITÀ E DECLINA QUALUNQUE ESPLICITA, IMPLICITA O STATUTARIA
GARANTIA
RELATIVE À I SO PRODOTTI INCLUSI, MA NON LIMITATI À, A GARANTIA IMPLICITA DI COMMERCIABILITÀ, IDONETE PER UN PARTICULARI
PURPOSE, O NON-INFRINGEMENT. IN NESSUN CASU ATMEL SERA RESPONSABILE DI QUALUNQUE DANNI DIRETTI, INDIRETTI, CONSEGUENTI, PUNITIVI, SPECIALI O INCIDENTALI (INCLUSU, SENZA LIMITAZIONI, DANNI PER PERDITA DI PROFITTI, INTERRUPZIONI D'AFFARI O PERDITA D'INFORMAZIONI) RISULTATI DA L'UTILIZZO D'USU. QUESTU DOCUMENTU, ANCHE SI ATMEL HAI AVVISU DI A POSSIBILITÀ DI TALI DANNI. Atmel ùn face alcuna rapprisentazione o garanzia in quantu à l'accuratezza o completezza di u cuntenutu di stu documentu è si riserva u dirittu di fà cambiamenti à e specificazioni è e descrizzioni di i prudutti in ogni mumentu senza avvisu. Atmel ùn hà micca impegnu à aghjurnà l'infurmazioni cuntenute quì. A menu chì specificamente furnitu altrimenti, i prudutti Atmel ùn sò micca adattati è ùn anu micca esse usatu in applicazioni automobilistiche. I prudutti di Atmel ùn sò micca destinati, autorizati o garantiti per l'usu cum'è cumpunenti in applicazioni destinate à sustene o sustene a vita.
© 2007 Atmel Corporation. Tutti i diritti riservati. Atmel®, logu è cumminazzioni di elli, è altri sò marchi registrati o marchi di Atmel Corporation o di e so filiali. Altri termini è nomi di prudutti ponu esse marchi di altri.
Documenti / Risorse
 |
Microcontroller ATMEL ATtiny11 8-bit cù 1K Byte Flash [pdfGuida di l'utente Microcontroller ATtiny11 8-bit cù 1K Byte Flash, ATtiny11, Microcontroller 8-bit cù 1K Byte Flash, Microcontroller cù 1K Byte Flash, 1K Byte Flash |
