Microcontrollore ATMEL ATtiny11 a 8 bit con flash da 1K byte
Caratteristiche
- Utilizza l'architettura RISC AVR®
- Architettura RISC a 8 bit ad alte prestazioni e basso consumo
- 90 potenti istruzioni - la maggior parte delle esecuzioni a ciclo di clock singolo
- 32 x 8 registri di lavoro per scopi generali
- Throughput fino a 8 MIPS a 8 MHz
Programma non volatile e memoria dati
- 1K byte di memoria di programma flash
- Programmabile nel sistema (ATtiny12)
- Resistenza: 1,000 cicli di scrittura/cancellazione (ATtiny11/12)
- 64 byte di memoria dati EEPROM programmabile nel sistema per ATtiny12
- Resistenza: 100,000 cicli di scrittura / cancellazione
- Blocco programmazione per programma Flash e sicurezza dati EEPROM
Caratteristiche periferiche
- Interruzione e riattivazione al cambio di pin
- Un timer/contatore a 8 bit con prescaler separato
- Comparatore analogico su chip
- Timer watchdog programmabile con oscillatore su chip
Caratteristiche speciali del microcontrollore
- Modalità inattiva e di spegnimento a basso consumo
- Fonti di interrupt esterne e interne
- Programmabile nel sistema tramite porta SPI (ATtiny12)
- Circuito di ripristino all'accensione potenziato (ATtiny12)
- Oscillatore RC calibrato interno (ATtiny12)
Specificazione
- Tecnologia di processo CMOS a bassa potenza e ad alta velocità
- Funzionamento completamente statico
Consumo energetico a 4 MHz, 3V, 25°C
- Attivo: 2.2mA
- Modalità stand-by: 0.5mA
- Modalità di spegnimento: <1 μA
Pacchetti
- PDIP e SOIC a 8 pin
Volume di eserciziotages
- 1.8 – 5.5V per ATtiny12V-1
- 2.7 – 5.5 V per ATtiny11L-2 e ATtiny12L-4
- 4.0 – 5.5V per ATtiny11-6 e ATtiny12-8
Gradi di velocità
- 0 – 1.2 MHz (ATtiny12V-1)
- 0 – 2 MHz (ATtiny11L-2)
- 0 – 4 MHz (ATtiny12L-4)
- 0 – 6 MHz (ATtiny11-6)
- 0 – 8 MHz (ATtiny12-8)
Configurazione pin
Sopraview
ATtiny11/12 è un microcontrollore CMOS a 8 bit a bassa potenza basato sull'architettura AVR RISC. Eseguendo potenti istruzioni in un singolo ciclo di clock, ATtiny11/12 raggiunge throughput che si avvicinano a 1 MIPS per MHz, consentendo al progettista del sistema di ottimizzare il consumo energetico rispetto alla velocità di elaborazione. Il nucleo AVR combina un ricco set di istruzioni con 32 registri di lavoro generici. Tutti i 32 registri sono direttamente collegati all'Arithmetic Logic Unit (ALU), consentendo l'accesso a due registri indipendenti in un'unica istruzione eseguita in un ciclo di clock. L'architettura risultante è più efficiente dal punto di vista del codice e raggiunge velocità fino a dieci volte superiori rispetto ai microcontrollori CISC convenzionali.
Tabella 1. Descrizione delle parti
| Dispositivo | Flash | Memoria EEPROM | Registro | Voltage Gamma | Frequenza |
| A Tiny11L | 1K | – | 32 | 2.7 – 5.5V | Frequenza 0-2 MHz |
| ATtiny11 | 1K | – | 32 | 4.0 – 5.5V | Frequenza 0-6 MHz |
| ATtiny12V | 1K | 64 B | 32 | 1.8 – 5.5V | Frequenza 0-1.2 MHz |
| A Tiny12L | 1K | 64 B | 32 | 2.7 – 5.5V | Frequenza 0-4 MHz |
| ATtiny12 | 1K | 64 B | 32 | 4.0 – 5.5V | Frequenza 0-8 MHz |
L'AVR ATtiny11/12 è supportato da una suite completa di strumenti di sviluppo di programmi e sistemi, tra cui: assemblatori di macro, debugger/simulatori di programmi, emulatori in-circuit,
e kit di valutazione.
Diagramma a blocchi ATtiny11
Vedere Figura 1 a pagina 3. ATtiny11 fornisce le seguenti caratteristiche: 1K byte di Flash, fino a cinque linee I/O per uso generico, una linea di ingresso, 32 registri di lavoro per uso generico, un timer/contatore a 8 bit, e interrupt esterni, Watchdog Timer programmabile con oscillatore interno e due modalità di risparmio energetico selezionabili via software. La modalità inattiva arresta la CPU consentendo al temporizzatore/contatori e al sistema di interruzione di continuare a funzionare. La modalità Power-down salva il contenuto del registro ma congela l'oscillatore, disabilitando tutte le altre funzioni del chip fino alla successiva interruzione o reset hardware. Le funzioni di attivazione o interruzione al cambio di pin consentono ad ATtiny11 di essere altamente reattivo agli eventi esterni, pur mantenendo il consumo energetico più basso durante le modalità di spegnimento. Il dispositivo è prodotto utilizzando la tecnologia di memoria non volatile ad alta densità di Atmel. Combinando una CPU RISC a 8 bit con Flash su un chip monolitico, Atmel ATtiny11 è un potente microcontrollore che fornisce una soluzione altamente flessibile ed economica per molte applicazioni di controllo integrate.
Figura 1. Il diagramma a blocchi ATtiny11
Diagramma a blocchi ATtiny12
Figura 2 a pagina 4. ATtiny12 fornisce le seguenti caratteristiche: 1K byte di Flash, 64 byte EEPROM, fino a sei linee I/O per uso generico, 32 registri di lavoro per uso generico, un timer/contatore a 8 bit, interrupt esterni, Watchdog Timer programmabile con oscillatore interno e due modalità di risparmio energetico selezionabili via software. La modalità inattiva arresta la CPU consentendo al temporizzatore/contatori e al sistema di interruzione di continuare a funzionare. La modalità Power-down salva il contenuto del registro ma congela l'oscillatore, disabilitando tutte le altre funzioni del chip fino alla successiva interruzione o reset hardware. Le funzioni di attivazione o interruzione al cambio di pin consentono ad ATtiny12 di essere altamente reattivo agli eventi esterni, pur mantenendo il consumo energetico più basso durante le modalità di spegnimento. Il dispositivo è prodotto utilizzando la tecnologia di memoria non volatile ad alta densità di Atmel. Combinando una CPU RISC a 8 bit con Flash su un chip monolitico, Atmel ATtiny12 è un potente microcontrollore che fornisce una soluzione altamente flessibile ed economica per molte applicazioni di controllo embedded.
Figura 2. Il diagramma a blocchi ATtiny12
Descrizioni dei pin
- Volume di fornituratage perno.
- Perno di terra.
La porta B è una porta I/O a 6 bit. PB4..0 sono pin I/O che possono fornire pull-up interni (selezionati per ogni bit). Su ATtiny11, PB5 è solo in ingresso. Su ATtiny12, PB5 è l'ingresso o l'uscita open-drain. I pin della porta vengono dichiarati in tre quando si attiva una condizione di ripristino, anche se l'orologio non è in esecuzione. L'uso dei pin PB5..3 come input o pin I/O è limitato, a seconda delle impostazioni di reset e clock, come mostrato di seguito.
Tabella 2. Funzionalità PB5..PB3 rispetto alle opzioni di clock del dispositivo
| Opzione di sincronizzazione del dispositivo | PB5 | PB4 | PB3 |
| Reset esterno abilitato | Usato(1) | -(2) | – |
| Ripristino esterno disabilitato | Ingresso(3)/I/O(4) | – | – |
| Cristallo esterno | – | Usato | Usato |
| Cristallo esterno a bassa frequenza | – | Usato | Usato |
| Risonatore ceramico esterno | – | Usato | Usato |
| Oscillatore RC esterno | – | Entrata/uscita(5) | Usato |
| Orologio esterno | – | Entrata/uscita | Usato |
| Oscillatore RC interno | – | Entrata/uscita | Entrata/uscita |
Appunti
- Utilizzato” indica che il pin viene utilizzato per il ripristino o per l'orologio.
- significa che la funzione del pin non è influenzata dall'opzione.
- Input significa che il pin è un pin di input della porta.
- Su ATtiny11, PB5 è solo in ingresso. Su ATtiny12, PB5 è l'ingresso o l'uscita open-drain.
- I/O significa che il pin è un pin di input/output della porta.
XTAL1 Ingresso all'oscillatore invertente amplifier e l'ingresso al circuito operativo dell'orologio interno.
XTAL2 Uscita dall'oscillatore invertente amppiù vivace.
RESET Reimpostare l'ingresso. Un reset esterno è generato da un livello basso sul pin RESET. Gli impulsi di reset più lunghi di 50 ns genereranno un reset, anche se l'orologio non sta funzionando. Non è garantito che impulsi più brevi generino un reset.
Registrati Sommario ATtiny11
| Indirizzo | Nome | Parte 7 | Parte 6 | Parte 5 | Parte 4 | Parte 3 | Parte 2 | Parte 1 | Parte 0 | Pagina |
| $ 3F | SEG | I | T | H | S | V | N | Z | C | pagina 9 |
| $ 3E | Prenotato | |||||||||
| $ 3D | Prenotato | |||||||||
| $ 3C | Prenotato | |||||||||
| 3 miliardi di dollari | GIMSK | – | INT0 | PCIE | – | – | – | – | – | pagina 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | pagina 34 |
| $ 39 | TIMSK | – | – | – | – | – | – | TOIE0 | – | pagina 34 |
| $ 38 | TIFR | – | – | – | – | – | – | TOV0 | – | pagina 35 |
| $ 37 | Prenotato | |||||||||
| $ 36 | Prenotato | |||||||||
| $ 35 | MCUCR | – | – | SE | SM | – | – | ISC01 | ISC00 | pagina 32 |
| $ 34 | MCUSR | – | – | – | – | – | – | EST | PORFO | pagina 28 |
| $ 33 | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | pagina 41 |
| $ 32 | TCNT0 | Timer/Contatore0 (8 Bit) | pagina 41 | |||||||
| $ 31 | Prenotato | |||||||||
| $ 30 | Prenotato | |||||||||
| … | Prenotato | |||||||||
| $ 22 | Prenotato | |||||||||
| $ 21 | WDTCR | – | – | – | WDTOE (Traduzione automatica) | WDE | WDP2 | WDP1 | WDP0 | pagina 43 |
| $ 20 | Prenotato | |||||||||
| $ 1F | Prenotato | |||||||||
| $ 1E | Prenotato | |||||||||
| $ 1D | Prenotato | |||||||||
| $ 1C | Prenotato | |||||||||
| 1 miliardi di dollari | Prenotato | |||||||||
| $ 1A | Prenotato | |||||||||
| $ 19 | Prenotato | |||||||||
| $ 18 | PORTO | – | – | – | PORTAB4 | PORTAB3 | PORTAB2 | PORTAB1 | PORTAB0 | pagina 37 |
| $ 17 | DDRB | – | – | – | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | pagina 37 |
| $ 16 | PIL | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | pagina 37 |
| $ 15 | Prenotato | |||||||||
| … | Prenotato | |||||||||
| $ 0A | Prenotato | |||||||||
| $ 09 | Prenotato | |||||||||
| $ 08 | ACSR | ACD | – | ACO | ACI | ACIE | – | ACI1 | ACI0 | pagina 45 |
| … | Prenotato | |||||||||
| $ 00 | Prenotato | |||||||||
Appunti
- Per compatibilità con dispositivi futuri, i bit riservati dovrebbero essere scritti a zero se si accede. Gli indirizzi di memoria I / O riservati non devono mai essere scritti.
- Alcuni dei flag di stato vengono cancellati scrivendone uno logico. Si noti che le istruzioni CBI e SBI funzioneranno su tutti i bit nel registro I/O, riscrivendo uno in qualsiasi flag letto come impostato, cancellando così il flag. Le istruzioni CBI e SBI funzionano solo con registri da $00 a $1F.
Registrati Sommario ATtiny12
| Indirizzo | Nome | Parte 7 | Parte 6 | Parte 5 | Parte 4 | Parte 3 | Parte 2 | Parte 1 | Parte 0 | Pagina |
| $ 3F | SEG | I | T | H | S | V | N | Z | C | pagina 9 |
| $ 3E | Prenotato | |||||||||
| $ 3D | Prenotato | |||||||||
| $ 3C | Prenotato | |||||||||
| 3 miliardi di dollari | GIMSK | – | INT0 | PCIE | – | – | – | – | – | pagina 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | pagina 34 |
| $ 39 | TIMSK | – | – | – | – | – | – | TOIE0 | – | pagina 34 |
| $ 38 | TIFR | – | – | – | – | – | – | TOV0 | – | pagina 35 |
| $ 37 | Prenotato | |||||||||
| $ 36 | Prenotato | |||||||||
| $ 35 | MCUCR | – | PUD | SE | SM | – | – | ISC01 | ISC00 | pagina 32 |
| $ 34 | MCUSR | – | – | – | – | WDRF | BORF | EST | PORFO | pagina 29 |
| $ 33 | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | pagina 41 |
| $ 32 | TCNT0 | Timer/Contatore0 (8 Bit) | pagina 41 | |||||||
| $ 31 | OSCCALE | Registro di calibrazione dell'oscillatore | pagina 12 | |||||||
| $ 30 | Prenotato | |||||||||
| … | Prenotato | |||||||||
| $ 22 | Prenotato | |||||||||
| $ 21 | WDTCR | – | – | – | WDTOE (Traduzione automatica) | WDE | WDP2 | WDP1 | WDP0 | pagina 43 |
| $ 20 | Prenotato | |||||||||
| $ 1F | Prenotato | |||||||||
| $ 1E | ORECCHIO | – | – | Registro indirizzi EEPROM | pagina 18 | |||||
| $ 1D | EDDR | Registro dati EEPROM | pagina 18 | |||||||
| $ 1C | CEECR | – | – | – | – | SPAVENTOSO | EMWE | Pecora | EERE | pagina 18 |
| 1 miliardi di dollari | Prenotato | |||||||||
| $ 1A | Prenotato | |||||||||
| $ 19 | Prenotato | |||||||||
| $ 18 | PORTO | – | – | – | PORTAB4 | PORTAB3 | PORTAB2 | PORTAB1 | PORTAB0 | pagina 37 |
| $ 17 | DDRB | – | – | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | pagina 37 |
| $ 16 | PIL | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | pagina 37 |
| $ 15 | Prenotato | |||||||||
| … | Prenotato | |||||||||
| $ 0A | Prenotato | |||||||||
| $ 09 | Prenotato | |||||||||
| $ 08 | ACSR | ACD | AINB | ACO | ACI | ACIE | – | ACI1 | ACI0 | pagina 45 |
| … | Prenotato | |||||||||
| $ 00 | Prenotato | |||||||||
Nota
- Per compatibilità con dispositivi futuri, i bit riservati dovrebbero essere scritti a zero se si accede. Gli indirizzi di memoria I / O riservati non devono mai essere scritti.
- Alcuni dei flag di stato vengono cancellati scrivendone uno logico. Si noti che le istruzioni CBI e SBI funzioneranno su tutti i bit nel registro I/O, riscrivendo uno in qualsiasi flag letto come impostato, cancellando così il flag. Le istruzioni CBI e SBI funzionano solo con registri da $00 a $1F.
Riepilogo del set di istruzioni
| Mnemonici | Operandi | Descrizione | Operazione | Bandiere | #Orologi |
| ISTRUZIONI ARITMETICHE E LOGICHE | |||||
| AGGIUNGERE | Rd, Rr | Aggiungi due registri | Rd ¬ Rd + Rr | Z, C, N, V, H | 1 |
| ADC | Rd, Rr | Aggiungi con Trasportare due registri | Rd ¬ Rd + Rr + C | Z, C, N, V, H | 1 |
| SUB | Rd, Rr | Sottrai due registri | Rd ¬ Rd – Rr | Z, C, N, V, H | 1 |
| SUBITO | Rd, K | Sottrai costante dal registro | Strada ¬ Strada – K | Z, C, N, V, H | 1 |
| SBC | Rd, Rr | Sottrai con Riporta due registri | Rd ¬ Rd – Rr – C | Z, C, N, V, H | 1 |
| SBCI | Rd, K | Sottrarre con Carry Constant da Reg. | Strada ¬ Strada – K – C | Z, C, N, V, H | 1 |
| E | Rd, Rr | Registri AND logici | Strada ¬ Strada · Strada | Z, N, V | 1 |
| EIO | Rd, K | Registro AND logico e costante | Strada ¬ Strada · K | Z, N, V | 1 |
| OR | Rd, Rr | Registri OR logici | Rd ¬ Rd contro Rr | Z, N, V | 1 |
| ORI | Rd, K | Registro OR logico e costante | Rd ¬ Rd contro K | Z, N, V | 1 |
| EOR | Rd, Rr | Registri OR esclusivi | Rd¬RdÅRr | Z, N, V | 1 |
| COM | Rd | Il proprio complemento | Td ¬ $FF – Td | Z, C, N, V | 1 |
| NEG | Rd | Complemento a due | Strada ¬ $00 – Strada | Z, C, N, V, H | 1 |
| SBR | Rd, K | Imposta bit nel registro | Rd ¬ Rd contro K | Z, N, V | 1 |
| CBR | Rd, K | Cancella bit nel registro | Strada ¬ Strada · (FFh – K) | Z, N, V | 1 |
| INC | Rd | Incremento | Td ¬ Td + 1 | Z, N, V | 1 |
| DIC. | Rd | diminuzione | Strada ¬ Strada – 1 | Z, N, V | 1 |
| TST | Rd | Prova per zero o meno | Gid ¬ Gid · Gid | Z, N, V | 1 |
| CLR | Rd | Cancella registro | Rd ¬ RdÅRd | Z, N, V | 1 |
| SERBATOIO | Rd | Imposta registro | Strada ¬ $FF | Nessuno | 1 |
| ISTRUZIONI PER LA FILIALE | |||||
| RJMP | k | Salto relativo | PC ¬ PC + k + 1 | Nessuno | 2 |
| RALL | k | Richiamo della subroutine relativa | PC ¬ PC + k + 1 | Nessuno | 3 |
| RITIRARE | Ritorno subroutine | PC ¬ STACK | Nessuno | 4 | |
| RETI | Interrompi ritorno | PC ¬ STACK | I | 4 | |
| CPSE | Rd, Rr | Confronta, salta se uguale | se (Rd = Rr) PC ¬ PC + 2 o 3 | Nessuno | 1/2 |
| CP | Rd, Rr | Confrontare | Rd - Rr | Z, N, V, C, H | 1 |
| PCC | Rd, Rr | Confronta con Carry | Rd - Rr - C | Z, N, V, C, H | 1 |
| CPI | Rd, K | Confronta Registrati con Immediato | Rd - K | Z, N, V, C, H | 1 |
| SBRC | Rrr, b | Salta se il bit nel registro è stato cancellato | se (Rr(b)=0) PC ¬ PC + 2 o 3 | Nessuno | 1/2 |
| SBR | Rrr, b | Salta se il bit nel registro è impostato | se (Rr(b)=1) PC ¬ PC + 2 o 3 | Nessuno | 1/2 |
| SBI | p, b | Salta se il bit nel registro I / O è azzerato | se (P(b)=0) PC ¬ PC + 2 o 3 | Nessuno | 1/2 |
| SBI | p, b | Salta se il bit nel registro I / O è impostato | se (P(b)=1) PC ¬ PC + 2 o 3 | Nessuno | 1/2 |
| BRBS | s, k | Ramo se flag di stato impostato | se (SREG(s) = 1) allora PC¬PC + k + 1 | Nessuno | 1/2 |
| BRBC | s, k | Ramo se il flag di stato è deselezionato | se (SREG(s) = 0) allora PC¬PC + k + 1 | Nessuno | 1/2 |
| BREQ | k | Ramo se uguale | se (Z = 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRN | k | Branch se non uguale | se (Z = 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRCS | k | Ramo se porta insieme | se (C = 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRCC | k | Ramo se il trasporto è stato cancellato | se (C = 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRSH | k | Ramo se uguale o superiore | se (C = 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRLO | k | Ramo se inferiore | se (C = 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRM | k | Ramo se meno | se (N = 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRPL | k | Ramo se Plus | se (N = 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRGE | k | Ramo se maggiore o uguale, firmato | se (N Å V= 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRLT | k | Ramo se inferiore a zero, firmato | se (N Å V= 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRHS | k | Ramo se è impostata la bandierina per metà trasporto | se (H = 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRHC | k | Ramo se la bandiera Half Carry è stata deselezionata | se (H = 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRTS | k | Ramo se flag T impostato | se (T = 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRTC | k | Ramo se flag T deselezionato | se (T = 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRVS | k | Ramo se il flag di overflow è impostato | se (V = 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRVC | k | Ramo se il flag di overflow è cancellato | se (V = 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| BRIE | k | Ramo se interrupt abilitato | se ( I = 1) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| SPOSA | k | Ramo se interruzione disabilitata | se ( I = 0) allora PC ¬ PC + k + 1 | Nessuno | 1/2 |
| Mnemonici | Operandi | Descrizione | Operazione | Bandiere | #Orologi |
| ISTRUZIONI PER IL TRASFERIMENTO DEI DATI | |||||
| LD | Strada, Z. | Carica registro indiretto | Rd¬ (Z) | Nessuno | 2 |
| ST | Z,R | Registro del negozio indiretto | (Z) ¬ Rr | Nessuno | 2 |
| Movimento | Rd, Rr | Spostarsi tra i registri | Rd¬Rr | Nessuno | 1 |
| LDI | Rd, K | Carica immediata | Rd¬K | Nessuno | 1 |
| IN | Rd, p | In porto | Rd¬P | Nessuno | 1 |
| FUORI | P, Rr | Fuori porto | P¬Rr | Nessuno | 1 |
| LPM | Carica la memoria del programma | R0¬(Z) | Nessuno | 3 | |
| ISTRUZIONI PER BIT E BIT-TEST | |||||
| SBI | P, b | Imposta bit nel registro I / O | Io/O(P,b) ¬ 1 | Nessuno | 2 |
| CBI | P, b | Cancella bit nel registro I / O | Io/O(P,b) ¬ 0 | Nessuno | 2 |
| LSL | Rd | Spostamento logico a sinistra | Rd(n+1) ¬ Rd(n), Rd(0) ¬ 0 | Z, C, N, V | 1 |
| LSR | Rd | Spostamento logico a destra | Rd(n) ¬ Rd(n+1), Rd(7) ¬ 0 | Z, C, N, V | 1 |
| ROL | Rd | Ruota a sinistra attraverso il trasporto | Rd(0) ¬ DO, Rd(n+1) ¬ Rd(n), DO ¬ Rd(7) | Z, C, N, V | 1 |
| ROR | Rd | Ruota a destra attraverso il trasporto | Rd(7) ¬ Do, Rd(n) ¬ Rd(n+1), Do ¬ Rd(0) | Z, C, N, V | 1 |
| ASR | Rd | Spostamento aritmetico a destra | Rd(n) ¬ Rd(n+1), n = 0..6 | Z, C, N, V | 1 |
| SCAMBIO | Rd | Scambia stuzzichini | Rd(3..0) ¬ Rd(7..4), Rd(7..4) ¬ Rd(3..0) | Nessuno | 1 |
| BSET | s | Flag impostato | SREG/i ¬ 1 | SREG | 1 |
| BCR (Breve Rinascita) | s | Cancella bandiera | SREG/i ¬ 0 | SREG | 1 |
| Ora legale | Rrr, b | Memorizza bit da Register a T | T ¬ Rr(b) | T | 1 |
| BLD | Rd, b | Caricamento bit da T a registro | Rd(b)¬T | Nessuno | 1 |
| SEC | Imposta il trasporto | C¬1 | C | 1 | |
| CLC | Cancella Carry | C¬0 | C | 1 | |
| SEN | Imposta flag negativo | N¬1 | N | 1 | |
| CLN | Cancella flag negativo | N¬0 | N | 1 | |
| Zona Economica Speciale | Imposta Zero Flag | Z¬1 | Z | 1 | |
| CLZ | Cancella flag zero | Z¬0 | Z | 1 | |
| Sei tu | Abilitazione interruzione globale | Io¬1 | I | 1 | |
| Interfaccia a riga di comando | Disabilita interrupt globale | Io¬0 | I | 1 | |
| SES | Imposta flag di prova firmato | S¬1 | S | 1 | |
| CLS | Flag di prova firmato chiaro | S¬0 | S | 1 | |
| SEV | Set Twos Complemento Overflow | V¬1 | V | 1 | |
| CLV | Clear Twos Complemento Overflow | V¬0 | V | 1 | |
| IMPOSTATO | Imposta T in SREG | T¬1 | T | 1 | |
| CLT | Cancella T in SREG | T¬0 | T | 1 | |
| SEH | Impostare Half Carry Flag in SREG | H¬1 | H | 1 | |
| CLH | Cancella Half Carry Flag in SREG | H¬0 | H | 1 | |
| NOP | Nessuna operazione | Nessuno | 1 | ||
| SONNO | Sonno | (vedi descrizione specifica per la funzione Sleep) | Nessuno | 1 | |
| WDR | Ripristino del cane da guardia | (vedi descrizione specifica per WDR/timer) | Nessuno | 1 | |
Informazioni per l'ordinazione
ATtiny11
| Alimentazione elettrica | Velocità (MHz) | Codice di ordinazione | Pacchetto | Gamma di funzionamento |
|
2.7 – 5.5V |
2 |
Modello ATtiny11L-2PC Modello ATtiny11L-2SC | 8P3
8S2 |
Commerciale (da 0°C a 70°C) |
| ATtiny11L-2PI
ATtiny11L-2SI ATtiny11L-2SU(2) |
8P3
8S2 8S2 |
Industriale (da -40°C a 85°C) |
||
|
4.0 – 5.5V |
6 |
ATtiny11-6PC ATtiny11-6SC | 8P3
8S2 |
Commerciale (da 0°C a 70°C) |
| ATtiny11-6PI ATtiny11-6PU(2)
ATtiny11-6SI ATtiny11-6SU(2) |
8P3
8P3 8S2 8S2 |
Industriale (da -40°C a 85°C) |
Appunti
- Il grado di velocità si riferisce alla frequenza di clock massima quando si utilizza un cristallo esterno o un'unità di clock esterna. L'oscillatore RC interno ha la stessa frequenza di clock nominale per tutti i gradi di velocità.
- Alternativa di imballaggio senza piombo, conforme alla direttiva europea per la restrizione delle sostanze pericolose (direttiva RoHS). Anche privo di alogenuri e completamente verde.
| Tipo di pacchetto | |
| 8P3 | 8 conduttori, 0.300″ di larghezza, doppio pacchetto in linea in plastica (PDIP) |
| 8S2 | 8 conduttori, largo 0.200″, profilo piccolo ad ala di gabbiano in plastica (EIAJ SOIC) |
ATtiny12
| Alimentazione elettrica | Velocità (MHz) | Codice di ordinazione | Pacchetto | Gamma di funzionamento |
|
1.8 – 5.5V |
1.2 |
ATtiny12V-1PC ATtiny12V-1SC | 8P3
8S2 |
Commerciale (da 0°C a 70°C) |
| ATtiny12V-1PI ATtiny12V-1PU(2)
ATtiny12V-1SI ATtiny12V-1SU(2) |
8P3
8P3 8S2 8S2 |
Industriale (da -40°C a 85°C) |
||
|
2.7 – 5.5V |
4 |
Modello ATtiny12L-4PC Modello ATtiny12L-4SC | 8P3
8S2 |
Commerciale (da 0°C a 70°C) |
| ATtiny12L-4PI ATtiny12L-4PU(2)
ATtiny12L-4SI ATtiny12L-4SU(2) |
8P3
8P3 8S2 8S2 |
Industriale (da -40°C a 85°C) |
||
|
4.0 – 5.5V |
8 |
ATtiny12-8PC ATtiny12-8SC | 8P3
8S2 |
Commerciale (da 0°C a 70°C) |
| ATtiny12-8PI ATtiny12-8PU(2)
ATtiny12-8SI ATtiny12-8SU(2) |
8P3
8P3 8S2 8S2 |
Industriale (da -40°C a 85°C) |
Appunti
- Il grado di velocità si riferisce alla frequenza di clock massima quando si utilizza un cristallo esterno o un'unità di clock esterna. L'oscillatore RC interno ha la stessa frequenza di clock nominale per tutti i gradi di velocità.
- Alternativa di imballaggio senza piombo, conforme alla direttiva europea per la restrizione delle sostanze pericolose (direttiva RoHS). Anche privo di alogenuri e completamente verde.
| Tipo di pacchetto | |
| 8P3 | 8 conduttori, 0.300″ di larghezza, doppio pacchetto in linea in plastica (PDIP) |
| 8S2 | 8 conduttori, largo 0.200″, profilo piccolo ad ala di gabbiano in plastica (EIAJ SOIC) |
Informazioni sull'imballaggio
8P3
DIMENSIONI COMUNI
(Unità di misura = pollici)
| SIMBOLO | MINIMO | Nome | Massimo | NOTA |
| A | 0.210 | 2 | ||
| A2 | 0.115 | 0.130 | 0.195 | |
| b | 0.014 | 0.018 | 0.022 | 5 |
| b2 | 0.045 | 0.060 | 0.070 | 6 |
| b3 | 0.030 | 0.039 | 0.045 | 6 |
| c | 0.008 | 0.010 | 0.014 | |
| D | 0.355 | 0.365 | 0.400 | 3 |
| D1 | 0.005 | 3 | ||
| E | 0.300 | 0.310 | 0.325 | 4 |
| E1 | 0.240 | 0.250 | 0.280 | 3 |
| e | 0.100 BSC | |||
| eA | 0.300 BSC | 4 | ||
| L | 0.115 | 0.130 | 0.150 | 2 |
Appunti
- Questo disegno è solo per informazioni generali; fare riferimento al disegno JEDEC MS-001, variazione BA per ulteriori informazioni.
- Le dimensioni A e L sono misurate con il pacco seduto nel piano di seduta JEDEC Gauge GS-3.
- Le dimensioni D, D1 ed E1 non includono la bava dello stampo o le sporgenze. La bava della muffa o le sporgenze non devono superare i 0.010 pollici.
- E ed eA misurati con le derivazioni vincolate per essere perpendicolari al datum.
- Le punte delle mina appuntite o arrotondate sono preferite per facilitare l'inserimento.
- Le dimensioni massime b2 e b3 non includono le sporgenze Dambar. Le sporgenze del Dambar non devono superare 0.010 (0.25 mm).
DIMENSIONI COMUNI
(Unità di misura = mm)
| SIMBOLO | MINIMO | Nome | Massimo | NOTA |
| A | 1.70 | 2.16 | ||
| A1 | 0.05 | 0.25 | ||
| b | 0.35 | 0.48 | 5 | |
| C | 0.15 | 0.35 | 5 | |
| D | 5.13 | 5.35 | ||
| E1 | 5.18 | 5.40 | 2, 3 | |
| E | 7.70 | 8.26 | ||
| L | 0.51 | 0.85 | ||
| q | 0° | 8° | ||
| e | 1.27 BSC | 4 | ||
Appunti
- Questo disegno è solo per informazioni generali; fare riferimento al disegno EIAJ EDR-7320 per ulteriori informazioni.
- La mancata corrispondenza delle matrici superiore e inferiore e le bave di resina non sono incluse.
- Si raccomanda che le cavità superiore e inferiore siano uguali. Se sono diversi, si considera la dimensione maggiore.
- Determina la vera posizione geometrica.
- I valori b,C si applicano al terminale placcato. Lo spessore standard dello strato di placcatura sarà compreso tra 0.007 e 021 mm.
Cronologia delle revisioni della scheda tecnica
Si prega di notare che i numeri di pagina elencati in questa sezione si riferiscono a questo documento. I numeri di revisione si riferiscono alla revisione del documento.
Riv. 1006F-06/07
- Non consigliato per il nuovo design”
Rev. 1006E-07/06
- Layout del capitolo aggiornato.
- Spegnimento aggiornato in "Modalità di sospensione per ATtiny11" a pagina 20.
- Spegnimento aggiornato in "Modalità di sospensione per ATtiny12" a pagina 20.
- Tabella 16 aggiornata a pagina 36.
- Aggiornato "Calibration Byte in ATtiny12" a pagina 49.
- "Informazioni sugli ordini" aggiornate a pagina 10.
- Aggiornamento "Informazioni sull'imballaggio" a pagina 12.
Rev.1006D-07/03
- Valori VBOT aggiornati nella Tabella 9 a pagina 24.
Rev.1006C-09/01
- N / A
Sede Internazionale
- Società Atmel 2325 Orchard Parkway San Jose, CA 95131 Stati Uniti Tel: 1(408) 441-0311 Fax: 1(408) 487-2600
- Atmel Asia Stanza 1219 Chinachem Golden Plaza 77 Mody Road Tsimshatsui East Kowloon Hong Kong Tel: (852) 2721-9778 Fax: (852) 2722-1369
- Atmel Europa Le Krebs 8, Rue Jean-Pierre Timbaud BP 309 78054 Saint-Quentin-en-Yvelines Cedex Francia Tel: (33) 1-30-60-70-00 Fax: (33) 1-30-60-71-11
- Atmel Giappone 9F, edificio Tonetsu Shinkawa. 1-24-8 Shinkawa Chuo-ku, Tokyo 104-0033 Giappone Tel: (81) 3-3523-3551 Fax: (81) 3-3523-7581
Contatto prodotto
Web Sito web www.atmel.com Supporto tecnico avr@atmel.com Contatto di vendita www.atmel.com/contatti Richieste di letteratura www.atmel.com/literature
Disclaimer: Le informazioni contenute in questo documento sono fornite in relazione ai prodotti Atmel. Nessuna licenza, esplicita o implicita, per preclusione o altro, a nessuno
diritto di proprietà intellettuale è concesso da questo documento o in relazione alla vendita di prodotti Atmel. AD ECCEZIONE DI QUANTO STABILITO NEI TERMINI E CONDIZIONI DI VENDITA DI ATMEL SITUATI SU ATMEL'S WEB SITO, ATMEL NON SI ASSUME ALCUNA RESPONSABILITÀ E NEGA QUALSIASI RESPONSABILITÀ ESPRESSA, IMPLICITA O LEGALE
GARANZIA
RELATIVA AI SUOI PRODOTTI COMPRESA, MA NON LIMITATA A, LA GARANZIA IMPLICITA DI COMMERCIABILITÀ, IDONEITÀ PER UN PARTICOLARE
SCOPO O NON VIOLAZIONE. IN NESSUN CASO ATMEL SARÀ RESPONSABILE PER DANNI DIRETTI, INDIRETTI, CONSEQUENZIALI, PUNITIVI, SPECIALI O INCIDENTALI (INCLUSI, SENZA LIMITAZIONI, DANNI PER MANCATO GUADAGNO, INTERRUZIONE DI ATTIVITÀ O PERDITA DI INFORMAZIONI) DERIVANTI DALL'UTILIZZO O DALL'INCAPACITÀ D'USO QUESTO DOCUMENTO, ANCHE QUALORA ATMEL SIA STATA INFORMATA DELLA POSSIBILITÀ DI TALI DANNI. Atmel non rilascia alcuna dichiarazione o garanzia in merito all'accuratezza o alla completezza dei contenuti di questo documento e si riserva il diritto di apportare modifiche alle specifiche e alle descrizioni dei prodotti in qualsiasi momento senza preavviso. Atmel non si impegna ad aggiornare le informazioni qui contenute. Se non diversamente specificato, i prodotti Atmel non sono adatti e non devono essere utilizzati in applicazioni automobilistiche. I prodotti Atmel non sono destinati, autorizzati o garantiti per l'uso come componenti in applicazioni destinate a supportare o sostenere la vita.
© 2007 Atmel Corporation. Tutti i diritti riservati. Atmel®, il logo e le relative combinazioni e altri sono marchi o marchi registrati di Atmel Corporation o delle sue consociate. Altri termini e nomi di prodotti possono essere marchi di altri.
Documenti / Risorse
 |
Microcontrollore ATMEL ATtiny11 a 8 bit con flash da 1K byte [pdf] Guida utente Microcontrollore ATtiny11 a 8 bit con flash da 1K byte, ATtiny11, microcontrollore a 8 bit con flash da 1K byte, microcontrollore con flash da 1K byte, flash da 1K byte |
