Microcontrolador ATMEL ATtiny11 de 8 bits amb flaix d'1K byte
Característiques
- Utilitza l'arquitectura AVR® RISC
- Arquitectura RISC de 8 bits d'alt rendiment i baixa potència
- 90 Instruccions potents: la majoria d'execucions de cicle de rellotge individual
- Registres de treball d'ús general 32 x 8
- Rendiment de fins a 8 MIPS a 8 MHz
Memòria de dades i programes no volàtils
- 1K byte de memòria de programa flash
- Programable al sistema (ATtiny12)
- Resistència: 1,000 cicles d'escriptura/esborrat (ATtiny11/12)
- 64 bytes de memòria de dades EEPROM programables al sistema per a ATtiny12
- Resistència: 100,000 cicles d'escriptura/esborrat
- Bloqueig de programació per al programa Flash i seguretat de dades EEPROM
Característiques perifèriques
- Interrupció i despertar en el canvi de pin
- Un temporitzador/comptador de 8 bits amb preescalador separat
- Comparador analògic en xip
- Temporitzador de Watchdog programable amb oscil·lador en xip
Característiques especials del microcontrolador
- Modes inactiu i apagat de baixa potència
- Fonts d'interrupció externes i internes
- Programable al sistema mitjançant el port SPI (ATtiny12)
- Circuit de restabliment d'encesa millorat (ATtiny12)
- Oscil·lador RC calibrat intern (ATtiny12)
Especificació
- Tecnologia de procés CMOS de baixa potència i alta velocitat
- Funcionament totalment estàtic
Consum d'energia a 4 MHz, 3 V, 25 °C
- Actiu: 2.2 mA
- Mode inactiu: 0.5 mA
- Mode d'apagada: <1 μA
Paquets
- PDIP i SOIC de 8 pins
Vol. Operatiutages
- 1.8 – 5.5 V per a ATtiny12V-1
- 2.7 – 5.5 V per a ATtiny11L-2 i ATtiny12L-4
- 4.0 – 5.5 V per a ATtiny11-6 i ATtiny12-8
Graus de velocitat
- 0 – 1.2 MHz (ATtiny12V-1)
- 0 – 2 MHz (ATtiny11L-2)
- 0 – 4 MHz (ATtiny12L-4)
- 0 – 6 MHz (ATtiny11-6)
- 0 – 8 MHz (ATtiny12-8)
Configuració del pin
Acabatview
L'ATtiny11/12 és un microcontrolador CMOS de 8 bits de baixa potència basat en l'arquitectura AVR RISC. En executar instruccions potents en un sol cicle de rellotge, l'ATtiny11/12 aconsegueix rendiments propers a 1 MIPS per MHz, cosa que permet al dissenyador del sistema optimitzar el consum d'energia en comparació amb la velocitat de processament. El nucli AVR combina un ric conjunt d'instruccions amb 32 registres de treball de propòsit general. Tots els 32 registres estan connectats directament a la Unitat Aritmètica Lògica (ALU), cosa que permet accedir a dos registres independents en una sola instrucció executada en un cicle de rellotge. L'arquitectura resultant és més eficient del codi alhora que aconsegueix un rendiment fins a deu vegades més ràpid que els microcontroladors CISC convencionals.
Taula 1. Descripció de les peces
| Dispositiu | Flash | EEPROM | Registra't | Voltage Rang | Freqüència |
| ATtiny11L | 1K | – | 32 | 2.7-5.5V | 0-2 MHz |
| ATtiny11 | 1K | – | 32 | 4.0-5.5V | 0-6 MHz |
| ATtiny12V | 1K | 64 B | 32 | 1.8-5.5V | 0-1.2 MHz |
| ATtiny12L | 1K | 64 B | 32 | 2.7-5.5V | 0-4 MHz |
| ATtiny12 | 1K | 64 B | 32 | 4.0-5.5V | 0-8 MHz |
L'ATtiny11/12 AVR és compatible amb un conjunt complet d'eines de desenvolupament de programes i sistemes que inclouen: assembladors de macros, depuradors/simuladors de programes, emuladors en circuit,
i kits d'avaluació.
Diagrama de blocs ATtiny11
Vegeu la figura 1 a la pàgina 3. L'ATtiny11 ofereix les funcions següents: 1 K bytes de Flash, fins a cinc línies d'E/S de propòsit general, una línia d'entrada, 32 registres de treball d'ús general, un temporitzador/comptador de 8 bits, i interrupcions externes, temporitzador programable Watchdog amb oscil·lador intern i dos modes d'estalvi d'energia seleccionables per programari. El mode inactiu atura la CPU mentre permet que el temporitzador/comptadors i el sistema d'interrupció continuïn funcionant. El mode d'apagada desa el contingut del registre, però congela l'oscil·lador, desactivant totes les altres funcions del xip fins a la següent interrupció o restabliment del maquinari. Les funcions d'activació o interrupció del canvi de pins permeten que l'ATtiny11 respongui molt als esdeveniments externs, tot i que ofereix el menor consum d'energia mentre està en els modes d'apagada. El dispositiu es fabrica amb la tecnologia de memòria no volàtil d'alta densitat d'Atmel. En combinar una CPU RISC de 8 bits amb Flash en un xip monolític, l'Atmel ATtiny11 és un microcontrolador potent que proporciona una solució altament flexible i rendible per a moltes aplicacions de control incrustades.
Figura 1. El diagrama de blocs ATtiny11
Diagrama de blocs ATtiny12
Figura 2 a la pàgina 4. L'ATtiny12 ofereix les característiques següents: 1 K bytes de Flash, 64 bytes EEPROM, fins a sis línies d'E/S de propòsit general, 32 registres de treball d'ús general, un temporitzador/comptador de 8 bits, interrupcions externes, temporitzador de vigilància programable amb oscil·lador intern i dos modes d'estalvi d'energia seleccionables per programari. El mode inactiu atura la CPU mentre permet que el temporitzador/comptadors i el sistema d'interrupció continuïn funcionant. El mode d'apagada desa el contingut del registre, però congela l'oscil·lador, desactivant totes les altres funcions del xip fins a la següent interrupció o restabliment del maquinari. Les funcions d'activació o interrupció del canvi de pins permeten que l'ATtiny12 respongui molt als esdeveniments externs, tot i que encara ofereix el menor consum d'energia mentre es troba en els modes d'apagada. El dispositiu es fabrica amb la tecnologia de memòria no volàtil d'alta densitat d'Atmel. En combinar una CPU RISC de 8 bits amb Flash en un xip monolític, l'Atmel ATtiny12 és un microcontrolador potent que proporciona una solució altament flexible i rendible per a moltes aplicacions de control incrustades.
Figura 2. El diagrama de blocs ATtiny12
Descripcions de pins
- Subministrament voltage pin.
- Pin de terra.
El port B és un port d'E/S de 6 bits. PB4..0 són pins d'E/S que poden proporcionar pull-ups interns (seleccionats per a cada bit). A ATtiny11, PB5 només és d'entrada. A ATtiny12, PB5 és d'entrada o sortida de drenatge obert. Els pins del port s'estableixen en tres estats quan s'activa una condició de restabliment, fins i tot si el rellotge no està funcionant. L'ús dels pins PB5..3 com a pins d'entrada o d'E/S és limitat, depenent de la configuració del reinici i del rellotge, tal com es mostra a continuació.
Taula 2. Funcionalitat PB5..PB3 vs. Opcions de rellotge del dispositiu
| Opció de rellotge del dispositiu | PB5 | PB4 | PB3 |
| Restabliment extern activat | Usat (1) | -(2) | – |
| Reinicialització externa desactivada | Entrada (3)/E/S (4) | – | – |
| Cristall extern | – | Usat | Usat |
| Cristall extern de baixa freqüència | – | Usat | Usat |
| Ressonador extern de ceràmica | – | Usat | Usat |
| Oscil·lador RC extern | – | E/S (5) | Usat |
| Rellotge extern | – | E/S | Usat |
| Oscil·lador RC intern | – | E/S | E/S |
Notes
- Usat" significa que el pin s'utilitza per a la reinicialització o el rellotge.
- significa que la funció de pin no es veu afectada per l'opció.
- L'entrada significa que el pin és un pin d'entrada del port.
- A ATtiny11, PB5 només és d'entrada. A ATtiny12, PB5 és d'entrada o sortida de drenatge obert.
- I/O significa que el pin és un pin d'entrada/sortida del port.
XTAL1 Entrada a l'oscil·lador inversor amplificador i entrada al circuit de funcionament del rellotge intern.
XTAL2 Sortida de l'oscil·lador inversor ampmés viu.
RESET Restableix l'entrada. Un restabliment extern es genera per un nivell baix al pin RESET. Els polsos de restabliment superiors a 50 ns generaran un reinici, encara que el rellotge no estigui en marxa. No es garanteix que els polsos més curts generin un reinici.
Resum del registre ATtiny11
| Adreça | Nom | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Pàgina |
| $ 3F | SREG | I | T | H | S | V | N | Z | C | pàgina 9 |
| $ 3E | Reservat | |||||||||
| $ 3D | Reservat | |||||||||
| $ 3C | Reservat | |||||||||
| 3 milions de dòlars | GIMSK | – | INT0 | PCIe | – | – | – | – | – | pàgina 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | pàgina 34 |
| 39 $ | TIMSK | – | – | – | – | – | – | TOIE0 | – | pàgina 34 |
| 38 $ | TIFR | – | – | – | – | – | – | TOV0 | – | pàgina 35 |
| 37 $ | Reservat | |||||||||
| 36 $ | Reservat | |||||||||
| 35 $ | MCUCR | – | – | SE | SM | – | – | ISC01 | ISC00 | pàgina 32 |
| 34 $ | MCUSR | – | – | – | – | – | – | EXTRF | PORF | pàgina 28 |
| 33 $ | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | pàgina 41 |
| 32 $ | TCNT0 | Temporitzador/Comptador0 (8 bits) | pàgina 41 | |||||||
| 31 $ | Reservat | |||||||||
| 30 $ | Reservat | |||||||||
| … | Reservat | |||||||||
| 22 $ | Reservat | |||||||||
| 21 $ | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | pàgina 43 |
| 20 $ | Reservat | |||||||||
| $ 1F | Reservat | |||||||||
| $ 1E | Reservat | |||||||||
| $ 1D | Reservat | |||||||||
| $ 1C | Reservat | |||||||||
| 1 milions de dòlars | Reservat | |||||||||
| $ 1A | Reservat | |||||||||
| 19 $ | Reservat | |||||||||
| 18 $ | PORTB | – | – | – | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | pàgina 37 |
| 17 $ | DDRB | – | – | – | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | pàgina 37 |
| 16 $ | PINB | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | pàgina 37 |
| 15 $ | Reservat | |||||||||
| … | Reservat | |||||||||
| $ 0A | Reservat | |||||||||
| 09 $ | Reservat | |||||||||
| 08 $ | ACSR | ACD | – | ACO | ACI | ACIE | – | ACIS1 | ACIS0 | pàgina 45 |
| … | Reservat | |||||||||
| 00 $ | Reservat | |||||||||
Notes
- Per a la compatibilitat amb dispositius futurs, els bits reservats s'han d'escriure a zero si s'hi accedeix. Les adreces de memòria d'E/S reservades no s'han d'escriure mai.
- Alguns dels indicadors d'estat s'esborren escrivint-ne un de lògic. Tingueu en compte que les instruccions CBI i SBI funcionaran en tots els bits del registre d'E/S, escrivint-ne un en qualsevol bandera llegida tal com s'ha establert, esborrant així la bandera. Les instruccions CBI i SBI només funcionen amb registres de $ 00 a $ 1F.
Resum del registre ATtiny12
| Adreça | Nom | Bit 7 | Bit 6 | Bit 5 | Bit 4 | Bit 3 | Bit 2 | Bit 1 | Bit 0 | Pàgina |
| $ 3F | SREG | I | T | H | S | V | N | Z | C | pàgina 9 |
| $ 3E | Reservat | |||||||||
| $ 3D | Reservat | |||||||||
| $ 3C | Reservat | |||||||||
| 3 milions de dòlars | GIMSK | – | INT0 | PCIe | – | – | – | – | – | pàgina 33 |
| $ 3A | GIFR | – | INTF0 | PCIF | – | – | – | – | – | pàgina 34 |
| 39 $ | TIMSK | – | – | – | – | – | – | TOIE0 | – | pàgina 34 |
| 38 $ | TIFR | – | – | – | – | – | – | TOV0 | – | pàgina 35 |
| 37 $ | Reservat | |||||||||
| 36 $ | Reservat | |||||||||
| 35 $ | MCUCR | – | PUD | SE | SM | – | – | ISC01 | ISC00 | pàgina 32 |
| 34 $ | MCUSR | – | – | – | – | WDRF | BORF | EXTRF | PORF | pàgina 29 |
| 33 $ | TCCR0 | – | – | – | – | – | CS02 | CS01 | CS00 | pàgina 41 |
| 32 $ | TCNT0 | Temporitzador/Comptador0 (8 bits) | pàgina 41 | |||||||
| 31 $ | OSCCAL | Registre de calibració de l'oscil·lador | pàgina 12 | |||||||
| 30 $ | Reservat | |||||||||
| … | Reservat | |||||||||
| 22 $ | Reservat | |||||||||
| 21 $ | WDTCR | – | – | – | WDTOE | WDE | WDP2 | WDP1 | WDP0 | pàgina 43 |
| 20 $ | Reservat | |||||||||
| $ 1F | Reservat | |||||||||
| $ 1E | Orella | – | – | Registre d'adreces EEPROM | pàgina 18 | |||||
| $ 1D | EEDR | Registre de dades EEPROM | pàgina 18 | |||||||
| $ 1C | EECR | – | – | – | – | ESPERANT | EEMWE | EEWE | EERE | pàgina 18 |
| 1 milions de dòlars | Reservat | |||||||||
| $ 1A | Reservat | |||||||||
| 19 $ | Reservat | |||||||||
| 18 $ | PORTB | – | – | – | PORTB4 | PORTB3 | PORTB2 | PORTB1 | PORTB0 | pàgina 37 |
| 17 $ | DDRB | – | – | DDB5 | DDB4 | DDB3 | DDB2 | DDB1 | DDB0 | pàgina 37 |
| 16 $ | PINB | – | – | PINB5 | PINB4 | PINB3 | PINB2 | PINB1 | PINB0 | pàgina 37 |
| 15 $ | Reservat | |||||||||
| … | Reservat | |||||||||
| $ 0A | Reservat | |||||||||
| 09 $ | Reservat | |||||||||
| 08 $ | ACSR | ACD | AINBG | ACO | ACI | ACIE | – | ACIS1 | ACIS0 | pàgina 45 |
| … | Reservat | |||||||||
| 00 $ | Reservat | |||||||||
Nota
- Per a la compatibilitat amb dispositius futurs, els bits reservats s'han d'escriure a zero si s'hi accedeix. Les adreces de memòria d'E/S reservades no s'han d'escriure mai.
- Alguns dels indicadors d'estat s'esborren escrivint-ne un de lògic. Tingueu en compte que les instruccions CBI i SBI funcionaran en tots els bits del registre d'E/S, escrivint-ne un en qualsevol bandera llegida tal com s'ha establert, esborrant així la bandera. Les instruccions CBI i SBI només funcionen amb registres de $ 00 a $ 1F.
Resum del conjunt d'instruccions
| Mnemotècnia | Operands | Descripció | Funcionament | Banderes | #Rellotges |
| INSTRUCCIONS ARITMÈTIQUES I LÒGIQUES | |||||
| AFEGIR | Rd, Rr | Afegiu dos registres | Rd ¬ Rd + Rr | Z,C,N,V,H | 1 |
| ADC | Rd, Rr | Afegiu amb Carry two Registres | Rd ¬ Rd + Rr + C | Z,C,N,V,H | 1 |
| SUB | Rd, Rr | Resta dos registres | Rd ¬ Rd – Rr | Z,C,N,V,H | 1 |
| SUBI | Carretera, K | Resta la constant del registre | Carretera ¬ Carretera – K | Z,C,N,V,H | 1 |
| SBC | Rd, Rr | Resta amb Carry two Registres | Rd ¬ Rd – Rr – C | Z,C,N,V,H | 1 |
| SBCI | Carretera, K | Resta amb Carry Constant de Reg. | Rd ¬ Rd – K – C | Z,C,N,V,H | 1 |
| I | Rd, Rr | Registres I lògics | Rd ¬ Rd · Rr | Z,N,V | 1 |
| ANDI | Carretera, K | Registre AND lògic i constant | Carretera ¬ Carretera · K | Z,N,V | 1 |
| OR | Rd, Rr | Registres OR lògics | Rd ¬ Rd v Rr | Z,N,V | 1 |
| ORI | Carretera, K | Registre OR lògic i constant | Rd ¬ Rd contra K | Z,N,V | 1 |
| EOR | Rd, Rr | Registres OR exclusius | Rd ¬ RdÅRr | Z,N,V | 1 |
| COM | Rd | El complement d'un | Carretera ¬ $FF – Carretera | Z,C,N,V | 1 |
| NEG | Rd | Complement de dos | Carretera ¬ $00 – Carretera | Z,C,N,V,H | 1 |
| SBR | Rd, K | Establiu Bit(s) al Registre | Rd ¬ Rd contra K | Z,N,V | 1 |
| CBR | Rd, K | Esborra bits al registre | Rd ¬ Rd · (FFh – K) | Z,N,V | 1 |
| INC | Rd | Increment | Rd ¬ Rd + 1 | Z,N,V | 1 |
| DES | Rd | Disminució | Carretera ¬ Carretera – 1 | Z,N,V | 1 |
| TST | Rd | Prova de zero o menys | Rd ¬ Rd · Rd | Z,N,V | 1 |
| CLR | Rd | Esborra el registre | Rd ¬ RdÅRd | Z,N,V | 1 |
| SER | Rd | Establir registre | Rd ¬ $FF | Cap | 1 |
| INSTRUCCIONS DE LA SUCURSAL | |||||
| RJMP | k | Salt relatiu | PC ¬ PC + k + 1 | Cap | 2 |
| RCALL | k | Crida de subrutina relativa | PC ¬ PC + k + 1 | Cap | 3 |
| RET | Retorn de subrutina | PC ¬ PILA | Cap | 4 | |
| XARXES | Retorn interromput | PC ¬ PILA | I | 4 | |
| CPSE | Rd, Rr | Compara, salta si és igual | si (Rd = Rr) PC ¬ PC + 2 o 3 | Cap | 1/2 |
| CP | Rd, Rr | Compara | Rd - Rr | Z, N, V, C, H | 1 |
| CPC | Rd, Rr | Compara amb Carry | Rd – Rr – C | Z, N, V, C, H | 1 |
| IPC | Rd, K | Compara Registre amb Immediate | Carretera - K | Z, N, V, C, H | 1 |
| SBRC | Rr, b | Omet si el bit al registre està esborrat | si (Rr(b)=0) PC ¬ PC + 2 o 3 | Cap | 1/2 |
| SBRS | Rr, b | Omet si el bit al registre està establert | si (Rr(b)=1) PC ¬ PC + 2 o 3 | Cap | 1/2 |
| SBIC | P, b | Omet si s'ha esborrat el bit al registre d'E/S | si (P(b)=0) PC ¬ PC + 2 o 3 | Cap | 1/2 |
| SBIS | P, b | Omet si el bit al registre d'E/S està establert | si (P(b)=1) PC ¬ PC + 2 o 3 | Cap | 1/2 |
| BRBS | s, k | Branca si s'ha establert la bandera d'estat | si (SREG(s) = 1), aleshores PC¬PC + k + 1 | Cap | 1/2 |
| BRBC | s, k | Branca si s'ha esborrat la bandera d'estat | si (SREG(s) = 0), aleshores PC¬PC + k + 1 | Cap | 1/2 |
| BREQ | k | Branca si és igual | si (Z = 1) aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRNE | k | Branca si no és igual | si (Z = 0) aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRCS | k | Branca si Carry Set | si (C = 1), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRCC | k | Sucursal si es porta aprovat | si (C = 0), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRSH | k | Branca si és igual o superior | si (C = 0), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRLO | k | Branca si Inferior | si (C = 1), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRMI | k | Branca si Menys | si (N = 1), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRPL | k | Branca si Plus | si (N = 0), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRGE | k | Sucursal si és major o igual, signada | si (N Å V= 0) aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRLT | k | Sucursal si és inferior a zero, signat | si (N Å V= 1) aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRHS | k | Branca si s'ha posat la meitat de la bandera | si (H = 1), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRHC | k | Sucursal si s'ha eliminat la meitat de la bandera | si (H = 0), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRTS | k | Branca si T Flag Set | si (T = 1), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRTC | k | Branca si la bandera T s'esborra | si (T = 0), aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRVS | k | Branca si la bandera de desbordament està establerta | si (V = 1) aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRVC | k | Branca si la bandera de desbordament està esborrada | si (V = 0) aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| BRIE | k | Branca si la interrupció està habilitada | si ( I = 1) aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| NOVIA | k | Branca si la interrupció està desactivada | si ( I = 0) aleshores PC ¬ PC + k + 1 | Cap | 1/2 |
| Mnemotècnia | Operands | Descripció | Funcionament | Banderes | #Rellotges |
| INSTRUCCIONS DE TRANSFERÈNCIA DE DADES | |||||
| LD | Rd, Z | Carrega el registre indirecte | Rd ¬ (Z) | Cap | 2 |
| ST | Z, Rr | Registre a la botiga indirecte | (Z) ¬ Rr | Cap | 2 |
| MOV | Rd, Rr | Moure's entre registres | Rd ¬ Rr | Cap | 1 |
| LDI | Carretera, K | Carrega immediata | Carretera ¬ K | Cap | 1 |
| IN | Carretera, P | A Port | Carretera ¬ P | Cap | 1 |
| FORA | P, Rr | Port de sortida | P ¬ Rr | Cap | 1 |
| LPM | Carregar la memòria del programa | R0 ¬ (Z) | Cap | 3 | |
| INSTRUCCIONS DE PROVA DE BIT I BIT | |||||
| SBI | P,b | Establiu el bit al registre d'E/S | E/S(P,b) ¬ 1 | Cap | 2 |
| CBI | P,b | Esborra bit al registre d'E/S | E/S(P,b) ¬ 0 | Cap | 2 |
| LSL | Rd | Desplaçament lògic a l'esquerra | Rd(n+1) ¬ Rd(n), Rd(0) ¬ 0 | Z,C,N,V | 1 |
| LSR | Rd | Desplaçament lògic a la dreta | Rd(n) ¬ Rd(n+1), Rd(7) ¬ 0 | Z,C,N,V | 1 |
| ROL | Rd | Gira a l'esquerra a través de Carry | Rd(0) ¬ C, Rd(n+1) ¬ Rd(n), C ¬ Rd(7) | Z,C,N,V | 1 |
| ROR | Rd | Gira a la dreta a través de Carry | Rd(7) ¬ C, Rd(n) ¬ Rd(n+1), C ¬ Rd(0) | Z,C,N,V | 1 |
| ASR | Rd | Desplaçament aritmètic a la dreta | Rd(n) ¬ Rd(n+1), n = 0..6 | Z,C,N,V | 1 |
| CANVI | Rd | Intercanvia Nibbles | Rd(3..0) ¬ Rd(7..4), Rd(7..4) ¬ Rd(3..0) | Cap | 1 |
| BSET | s | Conjunt de Banderes | SREG(s) ¬ 1 | SREG(s) | 1 |
| BCLR | s | Bandera clara | SREG(s) ¬ 0 | SREG(s) | 1 |
| BST | Rr, b | Botiga de bits de registre a T | T ¬ Rr(b) | T | 1 |
| BLD | Rd, b | Càrrega de bits de T a Registre | Rd(b) ¬ T | Cap | 1 |
| SEC | Set Carry | C ¬ 1 | C | 1 | |
| CLC | Clear Carry | C ¬ 0 | C | 1 | |
| SEN | Estableix una bandera negativa | N ¬ 1 | N | 1 | |
| CLN | Esborra la bandera negativa | N ¬ 0 | N | 1 | |
| SEZ | Establir bandera zero | Z ¬ 1 | Z | 1 | |
| CLZ | Esborra la bandera zero | Z ¬ 0 | Z | 1 | |
| SEI | Activació d'interrupció global | I ¬ 1 | I | 1 | |
| CLI | Desactivació d'interrupció global | I ¬ 0 | I | 1 | |
| SES | Estableix una bandera de prova signada | S ¬ 1 | S | 1 | |
| CLS | Esborra la bandera de prova signada | S ¬ 0 | S | 1 | |
| SEV | Set Twos Complement Overflow | V ¬ 1 | V | 1 | |
| CLV | Desbordament del complement de dos clars | V ¬ 0 | V | 1 | |
| SET | Establiu T a SREG | T ¬ 1 | T | 1 | |
| CLT | Netegeu la T a SREG | T ¬ 0 | T | 1 | |
| VEURE | Estableix la meitat de la bandera de transport a SREG | H ¬ 1 | H | 1 | |
| CLH | Netegeu la meitat de la bandera de transport a SREG | H ¬ 0 | H | 1 | |
| NOP | Sense operació | Cap | 1 | ||
| DORMIR | Dormir | (vegeu la descripció específica de la funció Sleep) | Cap | 1 | |
| WDR | Reinicialització de Watch Dog | (vegeu la descripció específica per a WDR/temporitzador) | Cap | 1 | |
Informació de comanda
ATtiny11
| Font d'alimentació | Velocitat (MHz) | Codi de comanda | paquet | Interval d'operació |
|
2.7-5.5V |
2 |
ATtiny11L-2PC ATtiny11L-2SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny11L-2PI
ATtiny11L-2SI ATtiny11L-2SU(2) |
8P3
8S2 8S2 |
Industrial (-40 °C a 85 °C) |
||
|
4.0-5.5V |
6 |
ATtiny11-6PC ATtiny11-6SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny11-6PI ATtiny11-6PU(2)
ATtiny11-6SI ATtiny11-6SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40 °C a 85 °C) |
Notes
- El grau de velocitat es refereix a la freqüència de rellotge màxima quan s'utilitza un cristall extern o una unitat de rellotge externa. L'oscil·lador RC intern té la mateixa freqüència de rellotge nominal per a tots els graus de velocitat.
- Alternativa d'embalatge sense Pb, compleix amb la Directiva Europea de Restricció de Substàncies Perilloses (directiva RoHS). També lliure d'halogenurs i totalment verd.
| Tipus de paquet | |
| 8P3 | Paquet en línia doble de plàstic de 8 cables, 0.300 polzades d'ample (PDIP) |
| 8S2 | Contorn petit d'ala de gavina de plàstic de 8 ploms, 0.200 polzades d'ample (EIAJ SOIC) |
ATtiny12
| Font d'alimentació | Velocitat (MHz) | Codi de comanda | paquet | Interval d'operació |
|
1.8-5.5V |
1.2 |
ATtiny12V-1PC ATtiny12V-1SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny12V-1PI ATtiny12V-1PU(2)
ATtiny12V-1SI ATtiny12V-1SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40 °C a 85 °C) |
||
|
2.7-5.5V |
4 |
ATtiny12L-4PC ATtiny12L-4SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny12L-4PI ATtiny12L-4PU(2)
ATtiny12L-4SI ATtiny12L-4SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40 °C a 85 °C) |
||
|
4.0-5.5V |
8 |
ATtiny12-8PC ATtiny12-8SC | 8P3
8S2 |
Comercial (0 °C a 70 °C) |
| ATtiny12-8PI ATtiny12-8PU(2)
ATtiny12-8SI ATtiny12-8SU(2) |
8P3
8P3 8S2 8S2 |
Industrial (-40 °C a 85 °C) |
Notes
- El grau de velocitat es refereix a la freqüència de rellotge màxima quan s'utilitza un cristall extern o una unitat de rellotge externa. L'oscil·lador RC intern té la mateixa freqüència de rellotge nominal per a tots els graus de velocitat.
- Alternativa d'embalatge sense Pb, compleix amb la Directiva Europea de Restricció de Substàncies Perilloses (directiva RoHS). També lliure d'halogenurs i totalment verd.
| Tipus de paquet | |
| 8P3 | Paquet en línia doble de plàstic de 8 cables, 0.300 polzades d'ample (PDIP) |
| 8S2 | Contorn petit d'ala de gavina de plàstic de 8 ploms, 0.200 polzades d'ample (EIAJ SOIC) |
Informació d'embalatge
8P3
DIMENSIONS COMUNS
(Unitat de mesura = polzades)
| SÍMBOL | MIN | NOM | MAX | NOTA |
| A | 0.210 | 2 | ||
| A2 | 0.115 | 0.130 | 0.195 | |
| b | 0.014 | 0.018 | 0.022 | 5 |
| b2 | 0.045 | 0.060 | 0.070 | 6 |
| b3 | 0.030 | 0.039 | 0.045 | 6 |
| c | 0.008 | 0.010 | 0.014 | |
| D | 0.355 | 0.365 | 0.400 | 3 |
| D1 | 0.005 | 3 | ||
| E | 0.300 | 0.310 | 0.325 | 4 |
| E1 | 0.240 | 0.250 | 0.280 | 3 |
| e | 0.100 BSC | |||
| eA | 0.300 BSC | 4 | ||
| L | 0.115 | 0.130 | 0.150 | 2 |
Notes
- Aquest dibuix és només per a informació general; consulteu el dibuix JEDEC MS-001, variació BA per obtenir informació addicional.
- Les dimensions A i L es mesuren amb el paquet assegut en el pla de seients JEDEC Gauge GS-3.
- Les dimensions D, D1 i E1 no inclouen el motlle Flash ni les protuberàncies. El flaix del motlle o les protuberàncies no han de superar les 0.010 polzades.
- E i eA mesurats amb els cables restringits per ser perpendiculars a la dada.
- Es prefereixen puntes de plom punxegudes o arrodonides per facilitar la inserció.
- Les dimensions màximes b2 i b3 no inclouen els sortints de Dambar. Les protuberàncies dambar no han de superar els 0.010 (0.25 mm).
DIMENSIONS COMUNS
(Unitat de mesura = mm)
| SÍMBOL | MIN | NOM | MAX | NOTA |
| A | 1.70 | 2.16 | ||
| A1 | 0.05 | 0.25 | ||
| b | 0.35 | 0.48 | 5 | |
| C | 0.15 | 0.35 | 5 | |
| D | 5.13 | 5.35 | ||
| E1 | 5.18 | 5.40 | 2, 3 | |
| E | 7.70 | 8.26 | ||
| L | 0.51 | 0.85 | ||
| q | 0° | 8° | ||
| e | 1.27 BSC | 4 | ||
Notes
- Aquest dibuix és només per a informació general; consulteu el dibuix EIAJ EDR-7320 per obtenir informació addicional.
- No s'inclouen els desajustaments de les matrius superior i inferior i les rebaves de resina.
- Es recomana que les cavitats superior i inferior siguin iguals. Si són diferents, es tindrà en compte la dimensió més gran.
- Determina la posició geomètrica real.
- Els valors b,C s'apliquen al terminal xapat. El gruix estàndard de la capa de revestiment ha de mesurar entre 0.007 i 021 mm.
Historial de revisions del full de dades
Tingueu en compte que els números de pàgina enumerats en aquesta secció fan referència a aquest document. Els números de revisió fan referència a la revisió del document.
Rev. 1006F-06/07
- No recomanat per al nou disseny"
Rev 1006E-07/06
- Disseny de capítols actualitzat.
- S'ha actualitzat l'apagada a "Modes de repòs per a l'ATtiny11" a la pàgina 20.
- S'ha actualitzat l'apagada a "Modes de repòs per a l'ATtiny12" a la pàgina 20.
- Taula 16 actualitzada a la pàgina 36.
- S'ha actualitzat "Byte de calibració a ATtiny12" a la pàgina 49.
- S'ha actualitzat la "Informació de comandes" a la pàgina 10.
- "Informació de l'embalatge" actualitzada a la pàgina 12.
Rev. 1006D-07/03
- Valors VBOT actualitzats a la Taula 9 a la pàgina 24.
Rev. 1006C-09/01
- N/A
Seu Internacional
- Corporació Atmel 2325 Orchard Parkway San Jose, CA 95131 EUA Tel: 1(408) 441-0311 Fax: 1(408) 487-2600
- Atmel Àsia Sala 1219 Chinachem Golden Plaza 77 Mody Road Tsimshatsui East Kowloon Hong Kong Tel: (852) 2721-9778 Fax: (852) 2722-1369
- Atmel Europa Le Krebs 8, Rue Jean-Pierre Timbaud BP 309 78054 Saint-Quentin-en-Yvelines Cedex França Tel: (33) 1-30-60-70-00 Fax: (33) 1-30-60-71-11
- Atmel Japó 9F, Tonetsu Shinkawa Edifici. 1-24-8 Shinkawa Chuo-ku, Tòquio 104-0033 Japó Telèfon: (81) 3-3523-3551 Fax: (81) 3-3523-7581
Contacte del producte
Web Lloc www.atmel.com Suport tècnic avr@atmel.com Contacte de vendes www.atmel.com/contacts Sol·licituds de literatura www.atmel.com/literature
Exempció de responsabilitat: La informació d'aquest document es proporciona en relació amb els productes Atmel. Cap llicència, expressa o implícita, per preclusió o d'una altra manera, a cap
el dret de propietat intel·lectual s'atorga per aquest document o en relació amb la venda de productes Atmel. EXCEPTE EL QUE ESTABLECTE ALS TERMES I CONDICIONS DE VENDA D'ATMEL UBICATS A ATMEL'S WEB LLOC, ATMEL NO ASSUMIR RESPONSABILITAT I RENUNCIA A CAP EXPLÍCITA, IMPLÍCITA O LEGAL.
GARANTIA
RELACIONATS AMB ELS SEUS PRODUCTES INCLOSOS, PERÒ NO LIMITATS A, LA GARANTIA IMPLÍCITA DE COMERCIABILITAT, IDONEIDAD PER A UN PARTICULAR
FINALITAT, O NO INFRACCIÓ. EN CAP CAS, ATMEL SERÀ RESPONSABLE DE CAP DANYS DIRECTS, INDIRECTS, CONSEQUENTLS, PUNITIUS, ESPECIALS O INCIDENTALS (INCLOSOS, SENSE LIMITACIÓ, DANYS PER PÈRDUA DE BENEFICIS, INTERRUPCIÓ DE NEGOCI O PÈRDUA D'INFORMACIÓ) DERIVATS DE LA POSIBILITAT D'ÚS PER A L'ÚS. AQUEST DOCUMENT, TOT I QUE ATMEL S'HA AVISAT DE LA POSSIBILITAT D'AQUESTS DANYS. Atmel no fa representacions ni garanteix respecte a l'exactitud o la integritat del contingut d'aquest document i es reserva el dret de fer canvis a les especificacions i descripcions dels productes en qualsevol moment sense previ avís. Atmel no es compromet a actualitzar la informació aquí continguda. Llevat que s'indiqui el contrari específicament, els productes Atmel no són adequats per a aplicacions d'automoció ni s'han d'utilitzar en aquestes. Els productes d'Atmel no estan pensats, autoritzats o garantits per utilitzar-los com a components en aplicacions destinades a donar suport o mantenir la vida.
© 2007 Atmel Corporation. Tots els drets reservats. Atmel®, el logotip i les seves combinacions, i altres són marques registrades o marques comercials d'Atmel Corporation o de les seves filials. Altres termes i noms de productes poden ser marques comercials d'altres.
Documents/Recursos
 |
Microcontrolador ATMEL ATtiny11 de 8 bits amb flaix d'1K byte [pdfGuia de l'usuari Microcontrolador ATtiny11 de 8 bits amb flaix d'1K byte, ATtiny11, microcontrolador de 8 bits amb flaix d'1K byte, microcontrolador amb flaix d'1K byte, flaix d'1K byte |
