Programowalna karta akceleracyjna Intel FPGA N3000 Kontroler zarządzający
Programowalna karta akceleracyjna Intel FPGA N3000 BMC Wprowadzenie
O tym dokumencie
Zapoznaj się z Podręcznikiem użytkownika karty Intel FPGA Programmable Acceleration Card N3000 Board Management, aby dowiedzieć się więcej o funkcjach i cechach Intel® MAX® 10 BMC oraz zrozumieć, jak odczytywać dane telemetryczne na Intel FPGA PAC N3000 przy użyciu PLDM przez MCTP SMBus i I2C SMBus . Zawiera wprowadzenie do root of trust (RoT) Intel MAX 10 i bezpiecznej zdalnej aktualizacji systemu.
Nadview
Intel MAX 10 BMC odpowiada za kontrolowanie, monitorowanie i zapewnianie dostępu do funkcji płyty. Intel MAX 10 BMC łączy się z wbudowanymi czujnikami, układem FPGA i lampą błyskową oraz zarządza sekwencjami włączania/wyłączania, konfiguracją FPGA i odpytywaniem danych telemetrycznych. Z kontrolerem BMC można komunikować się przy użyciu protokołu Platform Level Data Model (PLDM) w wersji 1.1.1. Oprogramowanie układowe BMC można aktualizować w terenie za pośrednictwem PCIe przy użyciu funkcji zdalnej aktualizacji systemu.
Cechy BMC
- Działa jako root of Trust (RoT) i umożliwia bezpieczne funkcje aktualizacji Intel FPGA PAC N3000.
- Kontroluje aktualizacje oprogramowania sprzętowego i pamięci flash FPGA przez PCIe.
- Zarządza konfiguracją FPGA.
- Konfiguruje ustawienia sieciowe dla urządzenia retimera Ethernet C827.
- Sterowanie Sekwencjonowanie włączania i wyłączania oraz wykrywanie usterek z automatycznym zabezpieczeniem przed wyłączeniem.
- Kontroluje zasilanie i resetuje na płycie.
- Interfejsy z czujnikami, lampą błyskową FPGA i QSFP.
- Monitoruje dane telemetryczne (temperatura płyty, objtage i prąd) i zapewnia działanie ochronne, gdy odczyty wykraczają poza próg krytyczny.
- Raportuje dane telemetryczne do hosta BMC za pośrednictwem modelu danych na poziomie platformy (PLDM) przez MCTP SMBus lub I2C.
- Obsługuje PLDM przez MCTP SMBus poprzez PCIe SMBus. 0xCE to 8-bitowy adres slave.
- Obsługuje magistralę I2C SMBus. 0xBC to 8-bitowy adres slave.
- Dostęp do adresów MAC sieci Ethernet w pamięci EEPROM i pamięci EEPROM z możliwością wymiany jednostki identyfikacyjnej (FRUID).
Korporacja intelektualna. Wszelkie prawa zastrzeżone. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej podmiotów zależnych. Firma Intel gwarantuje wydajność swoich produktów FPGA i półprzewodników zgodnie z aktualnymi specyfikacjami zgodnie ze standardową gwarancją firmy Intel, ale zastrzega sobie prawo do wprowadzania zmian w dowolnych produktach i usługach w dowolnym czasie bez powiadomienia. Firma Intel nie ponosi żadnej odpowiedzialności wynikającej z zastosowania lub wykorzystania jakichkolwiek informacji, produktów lub usług opisanych w niniejszym dokumencie, z wyjątkiem przypadków wyraźnie uzgodnionych na piśmie przez firmę Intel. Klienci firmy Intel powinni uzyskać najnowszą wersję specyfikacji urządzeń przed poleganiem na jakichkolwiek opublikowanych informacjach oraz przed złożeniem zamówienia na produkty lub usługi. *Inne nazwy i marki mogą być przedmiotem praw osób trzecich.
Schemat blokowy wysokiego poziomu BMC
Korzeń zaufania (RoT)
Intel MAX 10 BMC działa jako root of Trust (RoT) i umożliwia funkcję bezpiecznej zdalnej aktualizacji systemu Intel FPGA PAC N3000. RoT zawiera funkcje, które mogą pomóc w zapobieganiu następującym zjawiskom:
- Ładowanie lub wykonywanie nieautoryzowanego kodu lub projektów
- Próby zakłócania działania oprogramowania nieuprzywilejowanego, uprzywilejowanego lub hosta BMC
- Niezamierzone wykonanie starszego kodu lub projektów ze znanymi błędami lub lukami w zabezpieczeniach poprzez umożliwienie BMC cofnięcia autoryzacji
Podręcznik użytkownika programowalnej karty akceleracyjnej Intel® FPGA N3000 Board Management Controller
Intel FPGA PAC N3000 BMC egzekwuje także kilka innych zasad bezpieczeństwa związanych z dostępem przez różne interfejsy, a także chroni wbudowaną pamięć flash poprzez ograniczenie szybkości zapisu. Informacje na temat funkcji RoT i zabezpieczeń karty Intel FPGA PAC N3000 można znaleźć w podręczniku użytkownika karty Intel FPGA Programmable Acceleration Card N3000 Security.
Informacje powiązane
Podręcznik użytkownika karty programowalnej akceleracji Intel FPGA N3000
Bezpieczna zdalna aktualizacja systemu
BMC obsługuje Secure RSU dla oprogramowania sprzętowego Intel MAX 10 BMC Nios® i obrazu RTL oraz aktualizacji obrazu Intel Arria® 10 FPGA z kontrolą uwierzytelniania i integralności. Oprogramowanie sprzętowe Nios odpowiada za uwierzytelnianie obrazu podczas procesu aktualizacji. Aktualizacje są przesyłane przez interfejs PCIe do układu Intel Arria 10 GT FPGA, który z kolei zapisuje je przez moduł główny Intel Arria 10 FPGA SPI do urządzenia podrzędnego Intel MAX 10 FPGA SPI. Tymczasowy obszar błysku zwany stagObszar ten przechowuje dowolny typ strumienia bitów uwierzytelniania poprzez interfejs SPI. Konstrukcja BMC RoT zawiera moduł kryptograficzny, który implementuje funkcję weryfikacji 2-bitowego skrótu SHA256 oraz funkcję weryfikacji podpisu ECDSA 256 P 256 w celu uwierzytelnienia kluczy i obrazu użytkownika. Oprogramowanie sprzętowe Nios wykorzystuje moduł kryptograficzny do uwierzytelniania obrazu podpisanego przez użytkownika w pliku stagobszar. Jeśli uwierzytelnienie zakończy się pomyślnie, oprogramowanie sprzętowe Nios skopiuje obraz użytkownika do obszaru pamięci flash użytkownika. Jeśli uwierzytelnienie nie powiedzie się, oprogramowanie sprzętowe Nios zgłosi błąd. Informacje na temat funkcji RoT i zabezpieczeń karty Intel FPGA PAC N3000 można znaleźć w podręczniku użytkownika karty Intel FPGA Programmable Acceleration Card N3000 Security.
Informacje powiązane
Podręcznik użytkownika karty programowalnej akceleracji Intel FPGA N3000
Zarządzanie sekwencją zasilania
Maszyna stanu sekwensera BMC Power zarządza sekwencjami włączania i wyłączania zasilania Intel FPGA PAC N3000 dla przypadków narożnych podczas procesu włączania lub normalnej pracy. Proces włączania Intel MAX 10 obejmuje cały proces, w tym uruchamianie Intel MAX 10, uruchamianie Nios i zarządzanie sekwencją zasilania dla konfiguracji FPGA. Host musi sprawdzić wersje kompilacji zarówno Intel MAX 10, jak i FPGA, a także stan Nios po każdym wyłączeniu zasilania i podjąć odpowiednie działania w przypadku, gdy Intel FPGA PAC N3000 napotka narożne obudowy, takie jak Intel MAX 10 lub Fabryczna awaria obciążenia FPGA lub awaria rozruchu Nios. BMC chroni procesor Intel FPGA PAC N3000, wyłączając zasilanie karty w następujących warunkach:
- Zasilanie pomocnicze 12 V lub zasilanie krawędziowe PCIe objtage jest poniżej 10.46 V
- Temperatura rdzenia FPGA sięga 100°C
- Temperatura płyty osiąga 85°C
Monitorowanie płyty za pomocą czujników
Monitory Intel MAX 10 BMC objtage, prąd i temperatura różnych komponentów procesora Intel FPGA PAC N3000. Host BMC może uzyskać dostęp do danych telemetrycznych za pośrednictwem magistrali PCIe SMBus. Magistrala PCIe SMBus pomiędzy hostem BMC i procesorem Intel FPGA PAC N3000 Intel MAX 10 BMC jest współdzielona zarówno przez punkt końcowy PLDM over MCTP SMBus, jak i standardowy interfejs I2C slave do Avalon-MM (tylko do odczytu).
Monitorowanie płytki poprzez PLDM poprzez MCTP SMBus
BMC w procesorze Intel FPGA PAC N3000 komunikuje się z serwerem BMC za pośrednictwem magistrali PCIe* SMBus. Kontroler MCTP obsługuje model danych na poziomie platformy (PLDM) za pośrednictwem stosu protokołu Management Component Transport Protocol (MCTP). Domyślny adres urządzenia podrzędnego punktu końcowego MCTP to 0xCE. W razie potrzeby można go przeprogramować na odpowiednią sekcję zewnętrznej pamięci flash FPGA Quad SPI poprzez sposób wewnątrzpasmowy. Intel FPGA PAC N3000 BMC obsługuje podzbiór poleceń PLDM i MCTP, aby umożliwić serwerowi BMC uzyskanie danych z czujnika, takich jak objętośćtage, prąd i temperatura.
Notatka:
Obsługiwany jest model danych na poziomie platformy (PLDM) przez punkt końcowy MCTP SMBus. PLDM przez MCTP poprzez natywne PCIe nie jest obsługiwane. Kategoria urządzeń SMBus: Domyślnie obsługiwane jest urządzenie „Naprawiono, którego nie można wykryć”, ale obsługiwane są wszystkie cztery kategorie urządzeń i można je konfigurować w terenie. Obsługiwana jest ankieta ACK
- Obsługiwane z domyślnym adresem slave SMBus 0xCE.
- Obsługiwane ze stałym lub przypisanym adresem slave.
BMC obsługuje wersję 1.3.0 podstawowej specyfikacji protokołu Management Component Transport Protocol (MCTP) (specyfikacja DTMF DSP0236), wersję 1.1.1 PLDM for Platform Monitoring and Control (specyfikacja DTMF DSP0248) i wersję 1.0.0 PLDM do kontroli i wykrywania komunikatów (specyfikacja DTMF DSP0240).
Informacje powiązane
Specyfikacje grupy zadaniowej ds. zarządzania rozproszonego (DMTF) Link do konkretnych specyfikacji DMTF
Szybkość interfejsu SMBus
Implementacja Intel FPGA PAC N3000 domyślnie obsługuje transakcje SMBus przy częstotliwości 100 kHz.
Obsługa pakietowania MCTP
Definicje MCTP
- Treść wiadomości reprezentuje zawartość wiadomości MCTP. Treść wiadomości może obejmować wiele pakietów MCTP.
- Ładunek pakietu MCTP odnosi się do części treści komunikatu MCTP przenoszonej w pojedynczym pakiecie MCTP.
- Jednostka transmisji odnosi się do rozmiaru części ładunku pakietu MCTP.
Rozmiar jednostki transmisyjnej
- Podstawowa jednostka transmisji (minimalna jednostka transmisji) dla protokołu MCTP wynosi 64 bajty.
- Wszystkie komunikaty kontrolne MCTP muszą mieć ładunek pakietu nie większy niż podstawowa jednostka transmisyjna bez negocjacji. (Mechanizm negocjacji dla większych jednostek transmisji między punktami końcowymi jest specyficzny dla typu komunikatu i nie jest uwzględniony w specyfikacji podstawowej MCTP)
- Każdy komunikat MCTP, którego treść komunikatu jest większy niż 64 bajty, zostanie podzielony na wiele pakietów w ramach pojedynczej transmisji komunikatu.
Pola pakietów MCTP
Ogólne pola pakietu/wiadomości
Obsługiwane zestawy poleceń
Obsługiwane polecenia MCTP
- Uzyskaj wsparcie dla wersji MCTP
- Informacje o wersji podstawowej specyfikacji
- Informacje o wersji protokołu sterującego
- Wersja PLDM przez MCTP
- Ustaw identyfikator punktu końcowego
- Uzyskaj identyfikator punktu końcowego
- Uzyskaj identyfikator UUID punktu końcowego
- Uzyskaj obsługę typów wiadomości
- Uzyskaj pomoc techniczną dotyczącą wiadomości zdefiniowanych przez dostawcę
Notatka:
W przypadku polecenia Pobierz obsługę komunikatów zdefiniowanych przez dostawcę BMC odpowiada kodem zakończenia ERROR_INVALID_DATA(0x02).
Obsługiwane polecenia specyfikacji bazowej PLDM
- UstawTID
- PobierzTID
- Pobierz wersję PLDM
- PobierzPLDMTypes
- Pobierz polecenia PLDM
Obsługiwany PLDM dla poleceń monitorowania platformy i specyfikacji sterowania
- UstawTID
- PobierzTID
- Uzyskaj odczyt czujnika
- Pobierz progi czujnika
- Ustaw progi czujnika
- PobierzPDRRepositoryInfo
- PobierzPDR
Notatka:
Podstawowy moduł BMC Nios II odpytuje różne dane telemetryczne co 1 milisekundę, a czas trwania odpytywania trwa około 500–800 milisekund, stąd komunikat odpowiedzi w porównaniu z odpowiadającym mu komunikatem żądania polecenia GetSensorReading lub GetSensorThresholds jest odpowiednio aktualizowany co 500–800 milisekund.
Notatka:
Funkcja GetStateSensorReadings nie jest obsługiwana.
Topologia i hierarchia PLDM
Zdefiniowane rekordy deskryptorów platformy
Układ Intel FPGA PAC N3000 wykorzystuje 20 rekordów deskryptorów platformy (PDR). Intel MAX 10 BMC obsługuje tylko skonsolidowane PDR, w przypadku których PDR nie będą dodawane ani usuwane dynamicznie po podłączeniu i odłączeniu QSFP. Po odłączeniu stan działania czujnika będzie po prostu zgłaszany jako niedostępny.
Nazwy czujników i uchwyt zapisu
Wszystkim rekordom PDR przypisana jest nieprzezroczysta wartość liczbowa zwana uchwytem rekordu. Ta wartość służy do uzyskiwania dostępu do poszczególnych PDR w repozytorium PDR za pośrednictwem GetPDR (specyfikacja DTMF DSP0248). Poniższa tabela przedstawia skonsolidowaną listę czujników monitorowanych przez procesor Intel FPGA PAC N3000.
Nazwy czujników PDR i uchwyt zapisu
| Funkcjonować | Nazwa czujnika | Informacje o czujniku | PLDM | ||
| Źródło odczytu czujnika (komponent) | PDR
Uchwyt do nagrywania |
Progi w PDR | Zmiany progowe dozwolone poprzez PLDM | ||
| Całkowita moc wejściowa Intel FPGA PAC | Moc płyty | Oblicz na podstawie palców PCIe prąd i napięcie 12 Vtage | 1 | 0 | NIE |
| Palce PCIe, prąd 12 V | Prąd płyty montażowej 12 V | PAC1932 SENSE1 | 2 | 0 | NIE |
| Palce PCIe 12 V objtage | Płyta montażowa 12 V, objtage | PAC1932 SENSE1 | 3 | 0 | NIE |
| Szyna 1.2 V, objtage | 1.2 V objtage | MAX10 ADC | 4 | 0 | NIE |
| Szyna 1.8 V, objtage | 1.8 V objtage | MAKSYMALNIE 10 ADC | 6 | 0 | NIE |
| Szyna 3.3 V, objtage | 3.3 V objtage | MAKSYMALNIE 10 ADC | 8 | 0 | NIE |
| Rdzeń FPGA, tomtage | Rdzeń FPGA, tomtage | LTC3884 (U44) | 10 | 0 | NIE |
| Prąd rdzenia FPGA | Prąd rdzenia FPGA | LTC3884 (U44) | 11 | 0 | NIE |
| Temperatura rdzenia FPGA | Temperatura rdzenia FPGA | Dioda temp. FPGA poprzez TMP411 | 12 | Górne ostrzeżenie: 90
Górna śmiertelność: 100 |
Tak |
| Temperatura płyty | Temperatura płyty | TMP411 (U65) | 13 | Górne ostrzeżenie: 75
Górna śmiertelność: 85 |
Tak |
| QSFP0 tomtage | QSFP0 tomtage | Zewnętrzny moduł QSFP (J4) | 14 | 0 | NIE |
| Temperatura QSFP0 | Temperatura QSFP0 | Zewnętrzny moduł QSFP (J4) | 15 | Górne ostrzeżenie: Wartość ustawiona przez dostawcę QSFP
Upper Fatal: Wartość ustawiona przez dostawcę QSFP |
NIE |
| Prąd pomocniczy PCIe 12 V | 12 V AUX | PAC1932 SENSE2 | 24 | 0 | NIE |
| Dodatkowe zasilanie PCIe 12 V, objtage | 12 V AUX objtage | PAC1932 SENSE2 | 25 | 0 | NIE |
| QSFP1 tomtage | QSFP1 tomtage | Zewnętrzny moduł QSFP (J5) | 37 | 0 | NIE |
| Temperatura QSFP1 | Temperatura QSFP1 | Zewnętrzny moduł QSFP (J5) | 38 | Górne ostrzeżenie: Wartość ustawiona przez dostawcę QSFP
Upper Fatal: Wartość ustawiona przez dostawcę QSFP |
NIE |
| Temperatura rdzenia PKVL A | Temperatura rdzenia PKVL A | Układ PKVL (88EC055) (U18A) | 44 | 0 | NIE |
| dalszy… | |||||
| Funkcjonować | Nazwa czujnika | Informacje o czujniku | PLDM | ||
| Źródło odczytu czujnika (komponent) | PDR
Uchwyt do nagrywania |
Progi w PDR | Zmiany progowe dozwolone poprzez PLDM | ||
| PKVL A Serdes Temperatura | PKVL A Serdes Temperatura | Układ PKVL (88EC055) (U18A) | 45 | 0 | NIE |
| Temperatura rdzenia PKVL B | Temperatura rdzenia PKVL B | Układ PKVL (88EC055) (U23A) | 46 | 0 | NIE |
| Temperatura PKVL B Serdes | Temperatura PKVL B Serdes | Układ PKVL (88EC055) (U23A) | 47 | 0 | NIE |
Notatka:
Wartości Upper Warning i Upper Fatal dla QSFP są ustawiane przez dostawcę QSFP. Wartości można znaleźć w arkuszu danych dostawcy. BMC odczyta te wartości progowe i zgłosi je. fpgad to usługa, która może pomóc chronić serwer przed awarią, gdy sprzęt osiągnie górny nieodwracalny lub dolny nieodzyskiwalny próg czujnika (zwany także progiem krytycznym). fpgad jest w stanie monitorować każdy z 20 czujników raportowanych przez Kontroler Zarządzający Zarządem. Aby uzyskać więcej informacji, zapoznaj się z tematem Łagodne zamykanie w Podręczniku użytkownika stosu Intel Acceleration Stack: Programowalna karta akceleracyjna Intel FPGA N3000.
Notatka:
Kwalifikowane systemy serwerowe OEM powinny zapewniać wymagane chłodzenie dla Twoich obciążeń. Możesz uzyskać wartości czujników, uruchamiając następującą komendę OPAE jako root lub sudo: $ sudo fpgainfo bmc
Informacje powiązane
Podręcznik użytkownika Intel Acceleration Stack: Programowalna karta akceleracyjna Intel FPGA N3000
Monitorowanie płytki poprzez I2C SMBus
Standardowy interfejs I2C slave do Avalon-MM (tylko do odczytu) dzieli magistralę PCIe SMBus pomiędzy hostem BMC i procesorem Intel MAX 10 RoT. Układ Intel FPGA PAC N3000 obsługuje standardowy interfejs podrzędny I2C, a adres podrzędny to domyślnie 0xBC tylko w przypadku dostępu poza pasmem. Tryb adresowania bajtowego to tryb adresowania z 2-bajtowym przesunięciem. Oto mapa pamięci rejestru danych telemetrycznych, której można użyć do uzyskania dostępu do informacji za pomocą poleceń I2C. Kolumna opisu opisuje, w jaki sposób zwrócone wartości rejestru mogą być dalej przetwarzane w celu uzyskania wartości rzeczywistych. Jednostkami mogą być stopnie Celsjusza (°C), mA, mV, mW, w zależności od odczytanego czujnika.
Mapa pamięci rejestru danych telemetrycznych
| Rejestr | Zrównoważyć | Szerokość | Dostęp | Pole | Wartość domyślna | Opis |
| Temperatura płyty | 0x100 | 32 | RO | [31:0] | 32'h00000000 | TMP411(U65)
Wartość rejestru jest liczbą całkowitą ze znakiem. Temperatura = wartość rejestru * 0.5 |
| Ostrzeżenie o wysokiej temperaturze płyty | 0x104 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
Wartość rejestru jest liczbą całkowitą ze znakiem |
| Górny limit = wartość rejestru
* 0.5 |
||||||
| Wysoka temperatura płyty śmiertelna | 0x108 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
Wartość rejestru jest liczbą całkowitą ze znakiem |
| Wysoki Krytyczny = wartość rejestru
* 0.5 |
||||||
| Temperatura rdzenia FPGA | 0x110 | 32 | RO | [31:0] | 32'h00000000 | TMP411(U65)
Wartość rejestru jest liczbą całkowitą ze znakiem |
| Temperatura = wartość rejestru
* 0.5 |
||||||
| Układ FPGA
Ostrzeżenie o wysokiej temperaturze |
0x114 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
Wartość rejestru jest liczbą całkowitą ze znakiem |
| Górny limit = wartość rejestru
* 0.5 |
||||||
| dalszy… | ||||||
| Rejestr | Zrównoważyć | Szerokość | Dostęp | Pole | Wartość domyślna | Opis |
| Rdzeń FPGA, tomtage | 0x13C | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
Tomtage(mV) = wartość rejestru |
| Prąd rdzenia FPGA | 0x140 | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
Prąd (mA) = wartość rejestru |
| Płyta montażowa 12 V, objtage | 0x144 | 32 | RO | [31:0] | 32'h00000000 | Tomtage(mV) = wartość rejestru |
| Prąd płyty montażowej 12 V | 0x148 | 32 | RO | [31:0] | 32'h00000000 | Prąd (mA) = wartość rejestru |
| 1.2 V objtage | 0x14C | 32 | RO | [31:0] | 32'h00000000 | Tomtage(mV) = wartość rejestru |
| 12 V Aux Voltage | 0x150 | 32 | RO | [31:0] | 32'h00000000 | Tomtage(mV) = wartość rejestru |
| Prąd pomocniczy 12 V | 0x154 | 32 | RO | [31:0] | 32'h00000000 | Prąd (mA) = wartość rejestru |
| 1.8 V objtage | 0x158 | 32 | RO | [31:0] | 32'h00000000 | Tomtage(mV) = wartość rejestru |
| 3.3 V objtage | 0x15C | 32 | RO | [31:0] | 32'h00000000 | Tomtage(mV) = wartość rejestru |
| Moc płyty | 0x160 | 32 | RO | [31:0] | 32'h00000000 | Moc (mW) = wartość rejestru |
| Temperatura rdzenia PKVL A | 0x168 | 32 | RO | [31:0] | 32'h00000000 | PKVL1(U18A)
Wartość rejestru jest liczbą całkowitą ze znakiem Temperatura = wartość rejestru * 0.5 |
| PKVL A Serdes Temperatura | 0x16C | 32 | RO | [31:0] | 32'h00000000 | PKVL1(U18A)
Wartość rejestru jest liczbą całkowitą ze znakiem Temperatura = wartość rejestru * 0.5 |
| Temperatura rdzenia PKVL B | 0x170 | 32 | RO | [31:0] | 32'h00000000 | PKVL2(U23A)
Wartość rejestru jest liczbą całkowitą ze znakiem Temperatura = wartość rejestru * 0.5 |
| Temperatura PKVL B Serdes | 0x174 | 32 | RO | [31:0] | 32'h00000000 | PKVL2(U23A)
Wartość rejestru jest liczbą całkowitą ze znakiem Temperatura = wartość rejestru * 0.5 |
Wartości QSFP uzyskuje się poprzez odczyt modułu QSFP i zaraportowanie odczytanych wartości do odpowiedniego rejestru. Jeżeli moduł QSFP nie obsługuje Cyfrowego Monitorowania Diagnostyki lub jeżeli moduł QSFP nie jest zainstalowany, to wartości odczytane z rejestrów QSFP są ignorowane. Użyj narzędzia Intelligent Platform Management Interface (IPMI), aby odczytać dane telemetryczne za pośrednictwem magistrali I2C.
Polecenie I2C odczytujące temperatury płyty pod adresem 0x100:
W poniższym poleceniu:
- 0x20 to adres magistrali głównej I2C Twojego serwera, który może uzyskać bezpośredni dostęp do gniazd PCIe. Adres ten różni się w zależności od serwera. Proszę zapoznać się z arkuszem danych serwera, aby uzyskać prawidłowy adres I2C swojego serwera.
- 0xBC to adres podrzędny I2C karty Intel MAX 10 BMC.
- 4 to liczba odczytanych bajtów danych
- 0x01 0x00 to adres rejestru temperatury płytki, który przedstawiono w tabeli.
Rozkaz:
ipmitool i2c bus=0x20 0xBC 4 0x01 0x00
Wyjście:
01110010 00000000 00000000 00000000
Wartość wyjściowa w formacie szesnastkowym to: 0x72000000 0x72 to 114 w formacie dziesiętnym. Aby obliczyć temperaturę w stopniach Celsjusza, pomnóż przez 0.5: 114 x 0.5 = 57 °C
Notatka:
Nie wszystkie serwery obsługują bezpośredni dostęp magistrali I2C do gniazd PCIe. Sprawdź arkusz danych serwera, aby uzyskać informacje dotyczące wsparcia i adres magistrali I2C.
Format danych EEPROM
Ta sekcja definiuje format danych zarówno adresu MAC EEPROM, jak i FRUID EEPROM, do których dostęp może uzyskać odpowiednio host i FPGA.
EEPROM MAC-a
W momencie produkcji firma Intel programuje adres MAC EEPROM za pomocą adresów MAC kontrolera Intel Ethernet XL710-BM2. Intel MAX 10 uzyskuje dostęp do adresów w adresie MAC EEPROM poprzez magistralę I2C. Odkryj adres MAC za pomocą następującego polecenia: $ sudo fpga mac
Adres MAC EEPROM zawiera tylko początkowy 6-bajtowy adres MAC pod adresem 0x00h, po którym następuje liczba adresów MAC wynosząca 08. Początkowy adres MAC jest również wydrukowany na naklejce z tyłu płytki drukowanej (PCB). Sterownik OPAE umożliwia węzłom sysfs uzyskanie początkowego adresu MAC z następującej lokalizacji: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Początkowy adres MAC Npampplik: 644C360F4430 Sterownik OPAE uzyskuje licznik z następującej lokalizacji: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count liczba MAC Npample: 08 Z początkowego adresu MAC pozostałych siedem adresów MAC uzyskuje się poprzez sekwencyjne zwiększanie najmniej znaczącego bajtu (LSB) początkowego adresu MAC o jeden dla każdego kolejnego adresu MAC. Kolejny adres MAC, npampna:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
Notatka: Jeśli używasz ES Intel FPGA PAC N3000, pamięć MAC EEPROM może nie być zaprogramowana. Jeśli pamięć MAC EEPROM nie jest zaprogramowana, pierwszy odczytany adres MAC zwracany jest jako FFFFFFFFFFFF.
Identyfikacja jednostki wymiennej w terenie (FRUID) Dostęp do pamięci EEPROM
Pole identyfikacyjne jednostki wymiennej (FRUID) EEPROM (0xA0) można odczytać tylko z BMC hosta poprzez SMBus. Struktura pamięci EEPROM FRUID jest oparta na specyfikacji IPMI, Platform Management FRU Information Storage Definition, v1.3, 24 marca 2015 r., z której wyprowadzono strukturę informacji na płycie. Pamięć EEPROM FRUID jest zgodna ze wspólnym formatem nagłówka z obszarem płytki i obszarem informacji o produkcie. W poniższej tabeli podano, które pola wspólnego nagłówka mają zastosowanie do pamięci EEPROM FRUID.
Wspólny nagłówek FRUID EEPROM
Wszystkie pola wspólnego nagłówka są obowiązkowe.
| Długość pola w bajtach | Opis pola | Wartość FRUID EEPROM |
|
1 |
Common Header Format Wersja 7:4 – zarezerwowany, wpisz jako 0000b
3:0 – numer wersji formatu = 1h dla tej specyfikacji |
01h (ustaw jako 00000001b) |
|
1 |
Przesunięcie początkowe obszaru użytku wewnętrznego (w wielokrotności 8 bajtów).
00h wskazuje, że ten obszar nie występuje. |
00h (nieobecny) |
|
1 |
Przesunięcie początkowe obszaru informacji o podwoziu (w wielokrotności 8 bajtów).
00h wskazuje, że ten obszar nie występuje. |
00h (nieobecny) |
|
1 |
Przesunięcie początkowe obszaru płytki (w wielokrotności 8 bajtów).
00h wskazuje, że ten obszar nie występuje. |
01 godz. |
|
1 |
Informacje o produkcie Przesunięcie początkowe obszaru (w wielokrotności 8 bajtów).
00h wskazuje, że ten obszar nie występuje. |
0Ch |
|
1 |
Przesunięcie początkowe obszaru MultiRecord (w wielokrotności 8 bajtów).
00h wskazuje, że ten obszar nie występuje. |
00h (nieobecny) |
| 1 | PAD, wpisz jako 00h | 00 godz. |
|
1 |
Wspólna suma kontrolna nagłówka (zero sumy kontrolnej) |
F2 godz |
Wspólne bajty nagłówka są umieszczane od pierwszego adresu pamięci EEPROM. Układ wygląda jak na poniższym rysunku.
Schemat blokowy układu pamięci FRUID EEPROM
Obszar płyty EEPROM FRUID
| Długość pola w bajtach | Opis pola | Wartości pól | Kodowanie pola |
| 1 | Board Area Format Version 7:4 – zarezerwowane, zapisz jako 0000b 3:0 – numer wersji formatu | 0x01 | Ustaw na 1h (0000 0001b) |
| 1 | Długość obszaru płytki (w wielokrotności 8 bajtów) | 0x0B | 88 bajtów (w tym 2 pady 00 bajtów) |
| 1 | Kod języka | 0x00 | Ustaw na 0 dla języka angielskiego
Notatka: Obecnie nie są obsługiwane żadne inne języki |
| 3 | Mfg. Data/Czas: Liczba minut od godziny 0:00 1/1/96.
Najpierw najmniej znaczący bajt (mały endian) 00_00_00h = nieokreślony (pole dynamiczne) |
0x10
0x65 0xB7 |
Różnica czasu między godziną 12:00 1/1/96 a godziną 12:XNUMX
11 to 07 minuty = b76510h – przechowywane w formacie Little Endian |
| 1 | Typ producenta płyty/bajt długości | 0xD2 | 8-bitowy kod ASCII + LATIN1 7:6 – 11b
5:0 – 010010b (18 bajtów danych) |
| P | Bajty producenta płytki | 0x49
0x6E 0x74 0x65 0x6C 0xAE |
8-bitowy kod ASCII + LATIN1 Intel® Corporation |
| dalszy… | |||
| Długość pola w bajtach | Opis pola | Wartości pól | Kodowanie pola |
| 0x20
0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Nazwa produktu płytki typ/długość bajt | 0xD5 | 8-bitowy kod ASCII + LATIN1 7:6 – 11b
5:0 – 010101b (21 bajtów danych) |
| Q | Bajty nazwy produktu płytki | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
8-bitowy procesor Intel FPGA PAC N1 z kodowaniem ASCII + LATIN3000 |
| 1 | Typ numeru seryjnego płytki/bajt długości | 0xCC | 8-bitowy kod ASCII + LATIN1 7:6 – 11b
5:0 – 001100b (12 bajtów danych) |
| N | Bajty numeru seryjnego płytki (pole dynamiczne) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8-bitowy kod ASCII + LATIN1
Pierwsze 1 cyfr szesnastkowych to OUI: 6 Drugie 2 cyfr szesnastkowych to adres MAC: 6 |
| dalszy… | |||
| Długość pola w bajtach | Opis pola | Wartości pól | Kodowanie pola |
| 0x30
0x30 0x30 0x30 |
Notatka: Jest to zakodowane jako example i wymaga modyfikacji w rzeczywistym urządzeniu
Pierwsze 1 cyfr szesnastkowych to OUI: 6C644 Drugie 2 cyfr szesnastkowych to adres MAC: 6AB00E Notatka: Aby nie zidentyfikować zaprogramowany FRUID, ustaw adres OUI i MAC na „0000”. |
||
| 1 | Typ numeru części płytki/bajt długości | 0xCE | 8-bitowy kod ASCII + LATIN1 7:6 – 11b
5:0 – 001110b (14 bajtów danych) |
| M | Bajty numeru części płytki | 0x4B
0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20 |
8-bitowy kod ASCII + LATIN1 z identyfikatorem BOM.
Dla długości 14 bajtów, zakodowany numer części płytki, npample to K82417-002 Notatka: Jest to zakodowane jako example i wymaga modyfikacji w rzeczywistym urządzeniu. Wartość tego pola różni się w zależności od numeru PBA karty. Wersja PBA została usunięta w FRUID. Te ostatnie cztery bajty są puste i są zarezerwowane do wykorzystania w przyszłości. |
| 1 | FRU File Bajt typu identyfikatora/długości | 0x00 | 8-bitowy kod ASCII + LATIN1 7:6 – 00b
5:0 – 000000b (0 bajtów danych) FRU File Pole bajtów identyfikacyjnych, które powinno po nim nastąpić, nie jest uwzględnione, ponieważ pole miałoby wartość „null”. Notatka: FRU File Bajty identyfikacyjne. FRU File Pole wersji to wstępnie zdefiniowane pole, które stanowi pomoc produkcyjną przy weryfikacji file który został użyty podczas produkcji lub aktualizacji w terenie do załadowania informacji o FRU. Treść jest zależna od producenta. To pole jest również dostępne w obszarze Informacje o tablicy. Jedno lub oba pola mogą mieć wartość „null”. |
| 1 | Bajt typu/długości MMID | 0xC6 | 8-bitowy kod ASCII + LATIN1 |
| dalszy… | |||
| Długość pola w bajtach | Opis pola | Wartości pól | Kodowanie pola |
| 7:6 – 11b
5:0 – 000110b (6 bajtów danych) Notatka: Jest to zakodowane jako example i wymaga modyfikacji w rzeczywistym urządzeniu |
|||
| M | MMID bajtów | 0x39
0x39 0x39 0x44 0x58 0x46 |
Sformatowany jako 6 cyfr szesnastkowych. Konkretny npample w komórce obok Intel FPGA PAC N3000 MMID = 999DXF.
Wartość tego pola różni się w zależności od różnych pól SKU, takich jak MMID, OPN, PBN itp. |
| 1 | C1h (bajt typu/długości zakodowany tak, aby nie było więcej pól informacyjnych). | 0xC1 | |
| Y | 00h – pozostała niewykorzystana przestrzeń | 0x00 | |
| 1 | Suma kontrolna obszaru planszy (zero sumy kontrolnej) | 0xB9 | Notatka: Suma kontrolna w tej tabeli jest zerową sumą kontrolną obliczoną dla wartości użytych w tabeli. Należy go ponownie obliczyć dla rzeczywistych wartości Intel FPGA PAC N3000. |
| Długość pola w bajtach | Opis pola | Wartości pól | Kodowanie pola |
| 1 | Format obszaru produktu Wersja 7:4 – zarezerwowany, wpisz jako 0000b
3:0 – numer wersji formatu = 1h dla tej specyfikacji |
0x01 | Ustaw na 1h (0000 0001b) |
| 1 | Długość obszaru produktu (w wielokrotności 8 bajtów) | 0x0A | Łącznie 80 bajtów |
| 1 | Kod języka | 0x00 | Ustaw na 0 dla języka angielskiego
Notatka: Obecnie nie są obsługiwane żadne inne języki |
| 1 | Producent Nazwa typ/długość bajt | 0xD2 | 8-bitowy kod ASCII + LATIN1 7:6 – 11b
5:0 – 010010b (18 bajtów danych) |
| N | Bajty nazwy producenta | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F |
8-bitowy kod ASCII + LATIN1 firmy Intel Corporation |
| dalszy… | |||
| Długość pola w bajtach | Opis pola | Wartości pól | Kodowanie pola |
| 0x72
0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Nazwa produktu typ/długość bajt | 0xD5 | 8-bitowy kod ASCII + LATIN1 7:6 – 11b
5:0 – 010101b (21 bajtów danych) |
| M | Bajty nazwy produktu | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30 |
8-bitowy procesor Intel FPGA PAC N1 z kodowaniem ASCII + LATIN3000 |
| 1 | Typ/bajt długości produktu/numeru modelu | 0xCE | 8-bitowy kod ASCII + LATIN1 7:6 – 11b
5:0 – 001110b (14 bajtów danych) |
| O | Bajty numeru części/modelu produktu | 0x42
0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31 |
8-bitowy kod ASCII + LATIN1
OPN dla płytki BD-NVV-N3000-1 Wartość tego pola różni się w zależności od różnych OPN Intel FPGA PAC N3000. |
| dalszy… | |||
| Długość pola w bajtach | Opis pola | Wartości pól | Kodowanie pola |
| 1 | Typ wersji produktu/bajt długości | 0x01 | 8-bitowy binarny 7:6 – 00b
5:0 – 000001b (1 bajt danych) |
| R | Bajty wersji produktu | 0x00 | To pole jest kodowane jako członek rodziny |
| 1 | Typ/długość bajtu numeru seryjnego produktu | 0xCC | 8-bitowy kod ASCII + LATIN1 7:6 – 11b
5:0 – 001100b (12 bajtów danych) |
| P | Bajty numeru seryjnego produktu (pole dynamiczne) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
8-bitowy kod ASCII + LATIN1
Pierwsze 1 cyfr szesnastkowych to OUI: 6 Drugie 2 cyfr szesnastkowych to adres MAC: 6 Notatka: Jest to zakodowane jako example i wymaga modyfikacji w rzeczywistym urządzeniu. Pierwsze 1 cyfr szesnastkowych to OUI: 6C644 Drugie 2 cyfr szesnastkowych to adres MAC: 6AB00E Notatka: Aby nie zidentyfikować zaprogramowany FRUID, ustaw adres OUI i MAC na „0000”. |
| 1 | Zaleta Tag typ/długość bajtu | 0x01 | 8-bitowy binarny 7:6 – 00b
5:0 – 000001b (1 bajt danych) |
| Q | Zaleta Tag | 0x00 | Nieobsługiwane |
| 1 | FRU File Bajt typu identyfikatora/długości | 0x00 | 8-bitowy kod ASCII + LATIN1 7:6 – 00b
5:0 – 000000b (0 bajtów danych) FRU File Pole bajtów identyfikacyjnych, które powinno po nim nastąpić, nie jest uwzględnione, ponieważ pole miałoby wartość „null”. |
| dalszy… | |||
| Długość pola w bajtach | Opis pola | Wartości pól | Kodowanie pola |
| Notatka: FRU file Bajty identyfikacyjne.
FRU File Pole wersji to wstępnie zdefiniowane pole, które stanowi pomoc produkcyjną przy weryfikacji file który został użyty podczas produkcji lub aktualizacji w terenie do załadowania informacji o FRU. Treść jest zależna od producenta. To pole jest również dostępne w obszarze Informacje o tablicy. Jedno lub oba pola mogą mieć wartość „null”. |
|||
| 1 | C1h (bajt typu/długości zakodowany tak, aby nie było więcej pól informacyjnych). | 0xC1 | |
| Y | 00h – pozostała niewykorzystana przestrzeń | 0x00 | |
| 1 | Informacje o produkcie Obszar Suma kontrolna (zero sumy kontrolnej)
(Pole dynamiczne) |
0x9D | Notatka: suma kontrolna w tej tabeli jest zerową sumą kontrolną obliczoną dla wartości użytych w tabeli. Należy go ponownie obliczyć dla rzeczywistych wartości Intel FPGA PAC. |
Podręcznik użytkownika programowalnej karty akceleracyjnej Intel® FPGA N3000 Board Management Controller
Historia rewizji
Historia wersji podręcznika użytkownika programowalnej karty akceleracyjnej Intel FPGA N3000 Board Management Controller
| Wersja dokumentu | Zmiany |
| 2019.11.25 | Pierwsza wersja produkcyjna. |
Korporacja intelektualna. Wszelkie prawa zastrzeżone. Intel, logo Intel i inne znaki Intel są znakami towarowymi firmy Intel Corporation lub jej podmiotów zależnych. Firma Intel gwarantuje wydajność swoich produktów FPGA i produktów półprzewodnikowych zgodnie z aktualnymi specyfikacjami zgodnie ze standardową gwarancją firmy Intel, ale zastrzega sobie prawo do wprowadzania zmian we wszelkich produktach i usługach w dowolnym momencie i bez powiadomienia. Firma Intel nie przyjmuje żadnej odpowiedzialności wynikającej z zastosowania lub wykorzystania jakichkolwiek informacji, produktów lub usług opisanych w niniejszym dokumencie, z wyjątkiem przypadków wyraźnie uzgodnionych na piśmie przez firmę Intel. Klientom firmy Intel zaleca się uzyskanie najnowszej wersji specyfikacji urządzenia przed poleganiem na opublikowanych informacjach oraz przed złożeniem zamówienia na produkty lub usługi.
*Inne nazwy oraz marki mogą być własnością osób trzecich.
Dokumenty / Zasoby
 |
Programowalna karta akceleracyjna Intel FPGA N3000 Kontroler zarządzający [plik PDF] Instrukcja użytkownika Programowalna karta akceleracji FPGA Płyta N3000, kontroler zarządzania, FPGA, programowalna karta akceleracji Płyta N3000, kontroler zarządzania, płyta N3000 Kontroler zarządzania, kontroler zarządzania |
