การ์ดเร่งความเร็วที่ตั้งโปรแกรมได้ Intel FPGA N3000 ตัวควบคุมการจัดการบอร์ด
ข้อมูลเบื้องต้นเกี่ยวกับการ์ดเร่งความเร็วโปรแกรม Intel FPGA N3000 BMC
เกี่ยวกับเอกสารนี้
โปรดดูคู่มือผู้ใช้ Intel FPGA Programmable Acceleration Card N3000 เพื่อเรียนรู้เพิ่มเติมเกี่ยวกับฟังก์ชันและคุณลักษณะของ Intel® MAX® 10 BMC และเพื่อทำความเข้าใจวิธีการอ่านข้อมูลการวัดระยะไกลบน Intel FPGA PAC N3000 โดยใช้ PLDM ผ่าน MCTP SMBus และ I2C SMBus . มีคำแนะนำเบื้องต้นเกี่ยวกับรากของความน่าเชื่อถือ (RoT) ของ Intel MAX 10 และการอัปเดตระบบระยะไกลที่ปลอดภัยรวมอยู่ด้วย
เกินview
Intel MAX 10 BMC มีหน้าที่ควบคุม ตรวจสอบ และให้สิทธิ์การเข้าถึงคุณลักษณะต่างๆ ของบอร์ด อินเทอร์เฟซ Intel MAX 10 BMC พร้อมเซ็นเซอร์ออนบอร์ด FPGA และแฟลช และจัดการลำดับการเปิด/ปิดเครื่อง การกำหนดค่า FPGA และการสำรวจข้อมูลทางไกล คุณสามารถสื่อสารกับ BMC โดยใช้โปรโตคอล Platform Level Data Model (PLDM) เวอร์ชัน 1.1.1 เฟิร์มแวร์ BMC สามารถอัพเกรดฟิลด์ผ่าน PCIe ได้โดยใช้คุณสมบัติการอัพเดตระบบระยะไกล
คุณสมบัติของ BMC
- ทำหน้าที่เป็น Root of Trust (RoT) และเปิดใช้งานคุณสมบัติการอัปเดตที่ปลอดภัยของ Intel FPGA PAC N3000
- ควบคุมการอัปเดตเฟิร์มแวร์และแฟลช FPGA ผ่าน PCIe
- จัดการการกำหนดค่า FPGA
- กำหนดการตั้งค่าเครือข่ายสำหรับอุปกรณ์รีไทม์เมอร์อีเทอร์เน็ต C827
- ควบคุม ลำดับการเพิ่มและปิดเครื่องและการตรวจจับข้อผิดพลาดพร้อมการป้องกันการปิดเครื่องอัตโนมัติ
- ควบคุมพลังงานและรีเซ็ตบนกระดาน
- การเชื่อมต่อกับเซ็นเซอร์ แฟลช FPGA และ QSFP
- ตรวจสอบข้อมูล telemetry (อุณหภูมิบอร์ด, voltage และปัจจุบัน) และให้การดำเนินการป้องกันเมื่อการอ่านอยู่นอกเกณฑ์วิกฤติ
- รายงานข้อมูล telemetry เพื่อโฮสต์ BMC ผ่าน Platform Level Data Model (PLDM) ผ่าน MCTP SMBus หรือ I2C
- รองรับ PLDM ผ่าน MCTP SMBus ผ่าน PCIe SMBus 0xCE เป็นที่อยู่ทาส 8 บิต
- รองรับ I2C SMBus 0xBC เป็นที่อยู่ทาส 8 บิต
- เข้าถึงที่อยู่ MAC ของอีเธอร์เน็ตใน EEPROM และ EEPROM ของฟิลด์ที่เปลี่ยนหน่วยได้ (FRUID)
อินเทล คอร์ปอเรชั่น สงวนลิขสิทธิ์. Intel, โลโก้ Intel และเครื่องหมายอื่นๆ ของ Intel เป็นเครื่องหมายการค้าของ Intel Corporation หรือบริษัทในเครือ Intel รับประกันประสิทธิภาพของ FPGA และผลิตภัณฑ์เซมิคอนดักเตอร์ตามข้อกำหนดปัจจุบันตามการรับประกันมาตรฐานของ Intel แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบ Intel จะไม่รับผิดชอบหรือรับผิดใด ๆ ที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใด ๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ตกลงไว้อย่างชัดแจ้งเป็นลายลักษณ์อักษรโดย Intel ขอแนะนำให้ลูกค้า Intel ขอรับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่และก่อนทำการสั่งซื้อผลิตภัณฑ์หรือบริการ *ชื่อและแบรนด์อื่น ๆ อาจเป็นทรัพย์สินของผู้อื่น
BMC บล็อกไดอะแกรมระดับสูง
รากฐานของความน่าเชื่อถือ (RoT)
Intel MAX 10 BMC ทำหน้าที่เป็น Root of Trust (RoT) และเปิดใช้งานคุณลักษณะการอัปเดตระบบระยะไกลที่ปลอดภัยของ Intel FPGA PAC N3000 RoT มีคุณสมบัติที่อาจช่วยป้องกันสิ่งต่อไปนี้:
- การโหลดหรือดำเนินการรหัสหรือการออกแบบที่ไม่ได้รับอนุญาต
- การดำเนินการก่อกวนที่พยายามโดยซอฟต์แวร์ที่ไม่มีสิทธิพิเศษ ซอฟต์แวร์พิเศษ หรือโฮสต์ BMC
- การดำเนินการโค้ดหรือการออกแบบที่เก่ากว่าโดยไม่ตั้งใจโดยมีจุดบกพร่องหรือช่องโหว่ที่ทราบโดยการเปิดใช้ BMC เพื่อเพิกถอนการอนุญาต
คู่มือผู้ใช้ Intel® FPGA Programmable Acceleration Card N3000 Board Management Controller
Intel FPGA PAC N3000 BMC ยังบังคับใช้นโยบายความปลอดภัยอื่นๆ ที่เกี่ยวข้องกับการเข้าถึงผ่านอินเทอร์เฟซต่างๆ เช่นเดียวกับการป้องกันแฟลชออนบอร์ดผ่านการจำกัดอัตราการเขียน โปรดดูคู่มือผู้ใช้ Intel FPGA Programmable Acceleration Card N3000 Security สำหรับข้อมูลเกี่ยวกับ RoT และคุณลักษณะด้านความปลอดภัยของ Intel FPGA PAC N3000
ข้อมูลที่เกี่ยวข้อง
คู่มือผู้ใช้ Intel FPGA Programmable Acceleration Card N3000 Security
การอัปเดตระบบระยะไกลที่ปลอดภัย
BMC รองรับ Secure RSU สำหรับเฟิร์มแวร์ Intel MAX 10 BMC Nios® และอิมเมจ RTL และอิมเมจ Intel Arria® 10 FPGA พร้อมการตรวจสอบความถูกต้องและการตรวจสอบความสมบูรณ์ เฟิร์มแวร์ Nios มีหน้าที่ตรวจสอบความถูกต้องของอิมเมจในระหว่างกระบวนการอัปเดต การอัปเดตจะถูกส่งผ่านอินเทอร์เฟซ PCIe ไปยัง Intel Arria 10 GT FPGA ซึ่งจะเขียนบน Intel Arria 10 FPGA SPI master ไปยัง Intel MAX 10 FPGA SPI slave พื้นที่แฟลชชั่วคราวที่เรียกว่า stagพื้นที่ ing เก็บบิตสตรีมการรับรองความถูกต้องทุกประเภทผ่านอินเทอร์เฟซ SPI การออกแบบ BMC RoT ประกอบด้วยโมดูลการเข้ารหัสซึ่งใช้ฟังก์ชันการตรวจสอบแฮช SHA2 256 บิต และฟังก์ชันการตรวจสอบลายเซ็น ECDSA 256 P 256 เพื่อรับรองความถูกต้องของคีย์และรูปภาพของผู้ใช้ เฟิร์มแวร์ของ Nios ใช้โมดูลการเข้ารหัสเพื่อรับรองความถูกต้องของอิมเมจที่ผู้ใช้เซ็นชื่อใน stagพื้นที่. หากการรับรองความถูกต้องผ่าน เฟิร์มแวร์ Nios จะคัดลอกอิมเมจผู้ใช้ไปยังพื้นที่แฟลชของผู้ใช้ หากการรับรองความถูกต้องล้มเหลว เฟิร์มแวร์ Nios จะรายงานข้อผิดพลาด โปรดดูคู่มือผู้ใช้ Intel FPGA Programmable Acceleration Card N3000 Security สำหรับข้อมูลเกี่ยวกับ RoT และคุณลักษณะด้านความปลอดภัยของ Intel FPGA PAC N3000
ข้อมูลที่เกี่ยวข้อง
คู่มือผู้ใช้ Intel FPGA Programmable Acceleration Card N3000 Security
การจัดการลำดับพลังงาน
เครื่องสถานะซีเควนเซอร์พลังงาน BMC จัดการลำดับการเปิดและปิดเครื่อง Intel FPGA PAC N3000 สำหรับเคสมุมระหว่างกระบวนการเปิดเครื่องหรือการทำงานปกติ ขั้นตอนการเปิดเครื่อง Intel MAX 10 ครอบคลุมกระบวนการทั้งหมด รวมถึงการบูตเครื่อง Intel MAX 10 การบูตเครื่อง Nios และการจัดการลำดับพลังงานสำหรับการกำหนดค่า FPGA โฮสต์ต้องตรวจสอบรุ่นบิลด์ของทั้ง Intel MAX 10 และ FPGA รวมถึงสถานะ Nios หลังจากรอบการใช้พลังงานทุกครั้ง และดำเนินการที่เกี่ยวข้องในกรณีที่ Intel FPGA PAC N3000 ทำงานในเคสมุม เช่น Intel MAX 10 หรือ ความล้มเหลวในการโหลดการสร้างโรงงาน FPGA หรือการบูต Nios ล้มเหลว BMC ปกป้อง Intel FPGA PAC N3000 โดยการปิดพลังงานของการ์ดภายใต้เงื่อนไขต่อไปนี้:
- 12 V Auxiliary หรือ PCIe edge ปริมาณtage ต่ำกว่า 10.46 V
- อุณหภูมิแกน FPGA ถึง 100°C
- อุณหภูมิบอร์ดสูงถึง 85 °C
การตรวจสอบบอร์ดผ่านเซ็นเซอร์
Intel MAX 10 BMC มอนิเตอร์ voltage กระแสและอุณหภูมิของส่วนประกอบต่างๆ บน Intel FPGA PAC N3000 โฮสต์ BMC สามารถเข้าถึงข้อมูล telemetry ผ่าน PCIe SMBus PCIe SMBus ระหว่างโฮสต์ BMC และ Intel FPGA PAC N3000 Intel MAX 10 BMC นั้นใช้ร่วมกันโดยทั้ง PLDM บน MCTP SMBus endpoint และ Standard I2C ทาสไปยังอินเทอร์เฟซ Avalon-MM (อ่านอย่างเดียว)
การตรวจสอบบอร์ดผ่าน PLDM ผ่าน MCTP SMBus
BMC บน Intel FPGA PAC N3000 สื่อสารกับเซิร์ฟเวอร์ BMC ผ่าน PCIe* SMBus คอนโทรลเลอร์ MCTP รองรับ Platform Level Data Model (PLDM) บนสแต็ก Management Component Transport Protocol (MCTP) ที่อยู่ทาสปลายทาง MCTP คือ 0xCE ตามค่าเริ่มต้น สามารถตั้งโปรแกรมใหม่ในส่วนที่เกี่ยวข้องของแฟลช FPGA Quad SPI ภายนอกผ่านทางแบนด์ได้หากจำเป็น Intel FPGA PAC N3000 BMC สนับสนุนชุดย่อยของคำสั่ง PLDM และ MCTP เพื่อเปิดใช้งานเซิร์ฟเวอร์ BMC เพื่อรับข้อมูลเซ็นเซอร์ เช่น voltage กระแสและอุณหภูมิ
บันทึก:
รองรับ Platform Level Data Model (PLDM) ผ่าน MCTP SMBus endpoint ไม่รองรับ PLDM ผ่าน MCTP ผ่าน PCIe ดั้งเดิม หมวดอุปกรณ์ SMBus: อุปกรณ์ “Fixed not Discoverable” ได้รับการสนับสนุนตามค่าเริ่มต้น แต่รองรับหมวดอุปกรณ์ทั้งสี่หมวดและสามารถกำหนดค่าฟิลด์ใหม่ได้ รองรับ ACK-Poll
- รองรับกับที่อยู่ทาสเริ่มต้นของ SMBus 0xCE
- รองรับกับที่อยู่ทาสที่กำหนดหรือกำหนด
BMC รองรับเวอร์ชัน 1.3.0 ของ Management Component Transport Protocol (MCTP) Base Specification (DTMF specification DSP0236), PLDM เวอร์ชัน 1.1.1 สำหรับ Platform Monitoring and Control standard (DTMF specification DSP0248) และเวอร์ชัน 1.0.0 ของ PLDM สำหรับการควบคุมและค้นหาข้อความ (ข้อกำหนด DTMF DSP0240)
ข้อมูลที่เกี่ยวข้อง
ข้อมูลจำเพาะของ Distributed Management Task Force (DMTF) สำหรับลิงก์ไปยังข้อกำหนดเฉพาะของ DMTF
ความเร็วอินเทอร์เฟซ SMBus
การใช้งาน Intel FPGA PAC N3000 รองรับธุรกรรม SMBus ที่ 100 KHz ตามค่าเริ่มต้น
รองรับ MCTP Packetization
คำจำกัดความของ MCTP
- เนื้อหาข้อความแสดงถึงเพย์โหลดของข้อความ MCTP เนื้อหาข้อความสามารถขยายแพ็กเก็ต MCTP ได้หลายแพ็กเก็ต
- เพย์โหลดแพ็กเก็ต MCTP หมายถึงส่วนของเนื้อหาข้อความของข้อความ MCTP ที่อยู่ในแพ็กเก็ต MCTP เดียว
- Transmission Unit หมายถึงขนาดของส่วนของแพ็กเก็ต MCTP payload
ขนาดหน่วยส่งกำลัง
- ขนาดหน่วยส่งข้อมูลพื้นฐาน (หน่วยส่งข้อมูลขั้นต่ำ) สำหรับ MCTP คือ 64 ไบต์
- ข้อความควบคุม MCTP ทั้งหมดจำเป็นต้องมีแพ็กเก็ตเพย์โหลดที่มีขนาดไม่เกินหน่วยการส่งข้อมูลพื้นฐานโดยไม่ต้องมีการเจรจา (กลไกการเจรจาสำหรับหน่วยการส่งข้อมูลขนาดใหญ่ระหว่างจุดสิ้นสุดเป็นข้อความเฉพาะประเภทและไม่ได้ระบุไว้ในข้อกำหนดฐาน MCTP)
- ข้อความ MCTP ใด ๆ ที่มีขนาดเนื้อหาของข้อความใหญ่กว่า 64 ไบต์จะถูกแบ่งออกเป็นหลาย ๆ แพ็กเก็ตสำหรับการส่งข้อความเดียว
ฟิลด์แพ็กเก็ต MCTP
ฟิลด์แพ็กเก็ต/ข้อความทั่วไป
ชุดคำสั่งที่รองรับ
รองรับคำสั่ง MCTP
- รับการสนับสนุนเวอร์ชัน MCTP
- ข้อมูลเวอร์ชันข้อมูลจำเพาะพื้นฐาน
- ข้อมูลเวอร์ชันโปรโตคอลควบคุม
- PLDM ผ่านเวอร์ชัน MCTP
- ตั้งค่า ID ปลายทาง
- รับ ID ปลายทาง
- รับ UUID ปลายทาง
- รับการสนับสนุนประเภทข้อความ
- รับการสนับสนุนข้อความที่กำหนดโดยผู้ขาย
บันทึก:
สำหรับคำสั่ง Get Vendor Defined Message Support นั้น BMC จะตอบกลับด้วยรหัสการกรอก ERROR_INVALID_DATA(0x02)
รองรับคำสั่งข้อมูลจำเพาะพื้นฐาน PLDM
- ตั้งค่า TID
- รับ TID
- รับPLDMVersion
- GetPLDMประเภท
- รับคำสั่ง PLDM
รองรับ PLDM สำหรับการตรวจสอบแพลตฟอร์มและคำสั่งข้อกำหนดการควบคุม
- ตั้งค่า TID
- รับ TID
- GetSensorReading
- GetSensorThresholds
- SetSensorThresholds
- รับ PDRRepositoryInfo
- รับ PDR
บันทึก:
การสำรวจหลักของ BMC Nios II สำหรับข้อมูลการวัดและส่งข้อมูลทางไกลที่แตกต่างกันทุกๆ 1 มิลลิวินาที และระยะเวลาการสำรวจจะใช้เวลาประมาณ 500~800 มิลลิวินาที ดังนั้นข้อความตอบกลับเมื่อเทียบกับข้อความร้องขอที่สอดคล้องกันของคำสั่ง GetSensorReading หรือ GetSensorThresholds จะอัปเดตทุกๆ 500~800 มิลลิวินาที
บันทึก:
ไม่รองรับ GetStateSensorReadings
โทโพโลยีและลำดับชั้นของ PLDM
บันทึกคำอธิบายแพลตฟอร์มที่กำหนด
Intel FPGA PAC N3000 ใช้ 20 Platform Descriptor Records (PDR) Intel MAX 10 BMC รองรับเฉพาะ PDR แบบรวม โดยที่ PDR จะไม่เพิ่มหรือลบแบบไดนามิกเมื่อเสียบและถอด QSFP เมื่อถอดปลั๊ก สถานะการทำงานของเซ็นเซอร์จะถูกรายงานว่าไม่พร้อมใช้งาน
ชื่อเซ็นเซอร์และที่จับบันทึก
PDR ทั้งหมดถูกกำหนดเป็นค่าตัวเลขทึบแสงที่เรียกว่า Record Handle ค่านี้ใช้สำหรับการเข้าถึง PDR แต่ละรายการภายใน PDR Repository ผ่าน GetPDR (ข้อกำหนด DTMF DSP0248) ตารางต่อไปนี้เป็นรายการรวมของเซ็นเซอร์ที่ตรวจสอบบน Intel FPGA PAC N3000
ชื่อเซ็นเซอร์ PDRs และที่จับบันทึก
| การทำงาน | ชื่อเซนเซอร์ | ข้อมูลเซนเซอร์ | พีแอลดีเอ็ม | ||
| แหล่งการอ่านเซ็นเซอร์ (ส่วนประกอบ) | สปป.
ที่จับบันทึก |
เกณฑ์ใน PDR | การเปลี่ยนแปลงเกณฑ์ อนุญาตผ่าน PLDM | ||
| กำลังไฟฟ้าอินพุตทั้งหมดของ Intel FPGA PAC | กำลังคณะกรรมการ | คำนวณจากนิ้ว PCIe 12V Current และ Voltage | 1 | 0 | เลขที่ |
| นิ้ว PCIe 12 V ปัจจุบัน | กระแสแบ็คเพลน 12 V | PAC1932 เซนส์1 | 2 | 0 | เลขที่ |
| นิ้ว PCIe 12 V Voltage | แบ็คเพลน 12 V ฉบับtage | PAC1932 เซนส์1 | 3 | 0 | เลขที่ |
| 1.2 V รางโวลtage | 1.2 โวลท์tage | สูงสุด 10 ADC | 4 | 0 | เลขที่ |
| 1.8 V รางโวลtage | 1.8 โวลท์tage | สูงสุด 10 ADC | 6 | 0 | เลขที่ |
| 3.3 V รางโวลtage | 3.3 โวลท์tage | สูงสุด 10 ADC | 8 | 0 | เลขที่ |
| FPGA Core ฉบับที่tage | FPGA Core ฉบับที่tage | LTC3884 (U44) | 10 | 0 | เลขที่ |
| FPGA คอร์ปัจจุบัน | FPGA คอร์ปัจจุบัน | LTC3884 (U44) | 11 | 0 | เลขที่ |
| อุณหภูมิแกน FPGA | อุณหภูมิแกน FPGA | ไดโอดอุณหภูมิ FPGA ผ่าน TMP411 | 12 | คำเตือนด้านบน: 90
ร้ายแรงตอนบน: 100 |
ใช่ |
| อุณหภูมิคณะกรรมการ | อุณหภูมิคณะกรรมการ | ทีเอ็มพี411 (U65) | 13 | คำเตือนด้านบน: 75
ร้ายแรงตอนบน: 85 |
ใช่ |
| QSFP0 ฉบับที่tage | QSFP0 ฉบับที่tage | โมดูล QSFP ภายนอก (J4) | 14 | 0 | เลขที่ |
| QSFP0 อุณหภูมิ | QSFP0 อุณหภูมิ | โมดูล QSFP ภายนอก (J4) | 15 | คำเตือนด้านบน: ค่าที่กำหนดโดยผู้ขาย QSFP
Upper Fatal: ค่าที่กำหนดโดยผู้ขาย QSFP |
เลขที่ |
| PCIe เสริม 12V ปัจจุบัน | 12 โวลต์ AUX | PAC1932 เซนส์2 | 24 | 0 | เลขที่ |
| PCIe Auxiliary 12V ฉบับtage | 12 V AUX โวลต์tage | PAC1932 เซนส์2 | 25 | 0 | เลขที่ |
| QSFP1 ฉบับที่tage | QSFP1 ฉบับที่tage | โมดูล QSFP ภายนอก (J5) | 37 | 0 | เลขที่ |
| QSFP1 อุณหภูมิ | QSFP1 อุณหภูมิ | โมดูล QSFP ภายนอก (J5) | 38 | คำเตือนด้านบน: ค่าที่กำหนดโดยผู้ขาย QSFP
Upper Fatal: ค่าที่กำหนดโดยผู้ขาย QSFP |
เลขที่ |
| PKVL อุณหภูมิแกนกลาง | PKVL อุณหภูมิแกนกลาง | ชิป PKVL (88EC055) (U18A) | 44 | 0 | เลขที่ |
| ต่อเนื่อง… | |||||
| การทำงาน | ชื่อเซนเซอร์ | ข้อมูลเซนเซอร์ | พีแอลดีเอ็ม | ||
| แหล่งการอ่านเซ็นเซอร์ (ส่วนประกอบ) | สปป.
ที่จับบันทึก |
เกณฑ์ใน PDR | การเปลี่ยนแปลงเกณฑ์ อนุญาตผ่าน PLDM | ||
| PKVL A Serdes อุณหภูมิ | PKVL A Serdes อุณหภูมิ | ชิป PKVL (88EC055) (U18A) | 45 | 0 | เลขที่ |
| อุณหภูมิแกน PKVL B | อุณหภูมิแกน PKVL B | ชิป PKVL (88EC055) (U23A) | 46 | 0 | เลขที่ |
| PKVL B Serdes อุณหภูมิ | PKVL B Serdes อุณหภูมิ | ชิป PKVL (88EC055) (U23A) | 47 | 0 | เลขที่ |
บันทึก:
ค่าคำเตือนระดับบนและค่าร้ายแรงระดับบนสำหรับ QSFP ถูกกำหนดโดยผู้จำหน่าย QSFP อ้างถึงแผ่นข้อมูลผู้ขายสำหรับค่าต่างๆ BMC จะอ่านค่าเกณฑ์เหล่านี้และรายงานออกมา fpgad เป็นบริการที่สามารถช่วยคุณปกป้องเซิร์ฟเวอร์จากการหยุดทำงานเมื่อฮาร์ดแวร์ถึงเกณฑ์เซ็นเซอร์ที่ไม่สามารถกู้คืนได้ด้านบนหรือต่ำกว่าเกณฑ์ที่ไม่สามารถกู้คืนได้ (เรียกอีกอย่างว่าเกณฑ์ร้ายแรง) fpgad สามารถตรวจสอบเซ็นเซอร์แต่ละตัวจาก 20 ตัวที่รายงานโดย Board Management Controller โปรดดูหัวข้อการปิดเครื่องอย่างสง่างามจากคู่มือผู้ใช้ Intel Acceleration Stack: Intel FPGA Programmable Acceleration Card N3000 สำหรับข้อมูลเพิ่มเติม
บันทึก:
ระบบเซิร์ฟเวอร์ OEM ที่ผ่านการรับรองควรจัดให้มีการระบายความร้อนที่จำเป็นสำหรับปริมาณงานของคุณ คุณสามารถรับค่าของเซ็นเซอร์ได้โดยการรันคำสั่ง OPAE ต่อไปนี้เป็น root หรือ sudo: $ sudo fpgainfo bmc
ข้อมูลที่เกี่ยวข้อง
คู่มือผู้ใช้ Intel Acceleration Stack: Intel FPGA Programmable Acceleration Card N3000
การตรวจสอบบอร์ดผ่าน I2C SMBus
อินเทอร์เฟซ I2C ทาสมาตรฐานไปยัง Avalon-MM (อ่านอย่างเดียว) แชร์ PCIe SMBus ระหว่างโฮสต์ BMC และ Intel MAX 10 RoT Intel FPGA PAC N3000 รองรับอินเทอร์เฟซสเลฟ I2C มาตรฐาน และที่อยู่สเลฟคือ 0xBC ตามค่าเริ่มต้นสำหรับการเข้าถึงนอกแบนด์เท่านั้น โหมดที่อยู่ไบต์คือโหมดที่อยู่ออฟเซ็ต 2 ไบต์ นี่คือแมปหน่วยความจำรีจิสเตอร์ข้อมูล telemetry ที่คุณสามารถใช้เพื่อเข้าถึงข้อมูลผ่านคำสั่ง I2C คอลัมน์คำอธิบายจะอธิบายว่าค่ารีจิสเตอร์ที่ส่งคืนอาจถูกประมวลผลเพิ่มเติมเพื่อให้ได้ค่าจริงได้อย่างไร หน่วยเป็นเซลเซียส (°C), mA, mV, mW ขึ้นอยู่กับเซ็นเซอร์ที่คุณอ่าน
แผนที่หน่วยความจำการลงทะเบียนข้อมูล Telemetry
| ลงทะเบียน | ออฟเซ็ต | ความกว้าง | เข้าถึง | สนาม | ค่าเริ่มต้น | คำอธิบาย |
| อุณหภูมิคณะกรรมการ | ขนาด 0x100 | 32 | RO | [31:0] | 32'h00000000 | TMP411(U65)
ค่ารีจิสเตอร์มีการเซ็นชื่อเป็นจำนวนเต็ม อุณหภูมิ = ค่ารีจิสเตอร์ * 0.5 |
| คำเตือนอุณหภูมิสูงของบอร์ด | ขนาด 0x104 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
ค่าลงทะเบียนเป็นจำนวนเต็ม |
| ขีด จำกัด สูง = ค่าลงทะเบียน
* 0.5 |
||||||
| อุณหภูมิบอร์ดสูงถึงแก่ชีวิต | ขนาด 0x108 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
ค่าลงทะเบียนเป็นจำนวนเต็ม |
| High Critical = ค่ารีจิสเตอร์
* 0.5 |
||||||
| อุณหภูมิแกน FPGA | ขนาด 0x110 | 32 | RO | [31:0] | 32'h00000000 | TMP411(U65)
ค่าลงทะเบียนเป็นจำนวนเต็ม |
| อุณหภูมิ = ค่าลงทะเบียน
* 0.5 |
||||||
| FPGA ตาย
เตือนอุณหภูมิสูง |
ขนาด 0x114 | 32 | RW | [31:0] | 32'h00000000 | TMP411(U65)
ค่าลงทะเบียนเป็นจำนวนเต็ม |
| ขีด จำกัด สูง = ค่าลงทะเบียน
* 0.5 |
||||||
| ต่อเนื่อง… | ||||||
| ลงทะเบียน | ออฟเซ็ต | ความกว้าง | เข้าถึง | สนาม | ค่าเริ่มต้น | คำอธิบาย |
| FPGA Core ฉบับที่tage | 0x13C | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
เล่มที่tage(mV) = ค่ารีจิสเตอร์ |
| FPGA คอร์ปัจจุบัน | ขนาด 0x140 | 32 | RO | [31:0] | 32'h00000000 | LTC3884(U44)
ปัจจุบัน (mA) = ค่ารีจิสเตอร์ |
| แบ็คเพลน 12v ฉบับtage | ขนาด 0x144 | 32 | RO | [31:0] | 32'h00000000 | เล่มที่tage(mV) = ค่ารีจิสเตอร์ |
| กระแสแบ็คเพลน 12v | ขนาด 0x148 | 32 | RO | [31:0] | 32'h00000000 | ปัจจุบัน (mA) = ค่ารีจิสเตอร์ |
| โวลต์ 1.2vtage | 0x14C | 32 | RO | [31:0] | 32'h00000000 | เล่มที่tage(mV) = ค่ารีจิสเตอร์ |
| 12v Aux โวลต์tage | ขนาด 0x150 | 32 | RO | [31:0] | 32'h00000000 | เล่มที่tage(mV) = ค่ารีจิสเตอร์ |
| กระแสไฟ Aux 12v | ขนาด 0x154 | 32 | RO | [31:0] | 32'h00000000 | ปัจจุบัน (mA) = ค่ารีจิสเตอร์ |
| โวลต์ 1.8vtage | ขนาด 0x158 | 32 | RO | [31:0] | 32'h00000000 | เล่มที่tage(mV) = ค่ารีจิสเตอร์ |
| โวลต์ 3.3vtage | 0x15C | 32 | RO | [31:0] | 32'h00000000 | เล่มที่tage(mV) = ค่ารีจิสเตอร์ |
| กำลังคณะกรรมการ | ขนาด 0x160 | 32 | RO | [31:0] | 32'h00000000 | กำลังไฟ (mW) = ค่ารีจิสเตอร์ |
| PKVL อุณหภูมิแกนกลาง | ขนาด 0x168 | 32 | RO | [31:0] | 32'h00000000 | พีเควีแอล1(U18A)
ค่าลงทะเบียนเป็นจำนวนเต็ม อุณหภูมิ = ค่าลงทะเบียน * 0.5 |
| PKVL A Serdes อุณหภูมิ | 0x16C | 32 | RO | [31:0] | 32'h00000000 | พีเควีแอล1(U18A)
ค่าลงทะเบียนเป็นจำนวนเต็ม อุณหภูมิ = ค่าลงทะเบียน * 0.5 |
| อุณหภูมิแกน PKVL B | ขนาด 0x170 | 32 | RO | [31:0] | 32'h00000000 | พีเควีแอล2(U23A)
ค่าลงทะเบียนเป็นจำนวนเต็ม อุณหภูมิ = ค่าลงทะเบียน * 0.5 |
| PKVL B Serdes อุณหภูมิ | ขนาด 0x174 | 32 | RO | [31:0] | 32'h00000000 | พีเควีแอล2(U23A)
ค่าลงทะเบียนเป็นจำนวนเต็ม อุณหภูมิ = ค่าลงทะเบียน * 0.5 |
ค่า QSFP ได้รับจากการอ่านโมดูล QSFP และรายงานค่าที่อ่านในรีจิสเตอร์ที่เหมาะสม หากโมดูล QSFP ไม่รองรับ Digital Diagnostics Monitoring หรือหากไม่ได้ติดตั้งโมดูล QSFP ให้ละเว้นค่าที่อ่านจากการลงทะเบียน QSFP ใช้เครื่องมือ Intelligent Platform Management Interface (IPMI) เพื่ออ่านข้อมูล telemetry ผ่านบัส I2C
คำสั่ง I2C เพื่ออ่านอุณหภูมิบอร์ดที่แอดเดรส 0x100:
ในคำสั่งด้านล่าง:
- 0x20 คือที่อยู่บัสหลัก I2C ของเซิร์ฟเวอร์ของคุณที่สามารถเข้าถึงสล็อต PCIe ได้โดยตรง ที่อยู่นี้แตกต่างกันไปตามเซิร์ฟเวอร์ โปรดดูเอกสารข้อมูลเซิร์ฟเวอร์ของคุณสำหรับที่อยู่ I2C ที่ถูกต้องของเซิร์ฟเวอร์ของคุณ
- 0xBC เป็นที่อยู่สเลฟ I2C ของ Intel MAX 10 BMC
- 4 คือจำนวนไบต์ข้อมูลที่อ่าน
- 0x01 0x00 เป็นที่อยู่ลงทะเบียนของอุณหภูมิบอร์ดซึ่งแสดงในตาราง
สั่งการ:
ipmitool i2c บัส = 0x20 0xBC 4 0x01 0x00
เอาท์พุต:
01110010 00000000 00000000 00000000
ค่าเอาต์พุตเป็นเลขฐานสิบหกคือ: 0x72000000 0x72 คือ 114 ในฐานสิบ ในการคำนวณอุณหภูมิเป็นเซลเซียส ให้คูณด้วย 0.5: 114 x 0.5 = 57 °C
บันทึก:
ไม่ใช่เซิร์ฟเวอร์ทั้งหมดที่รองรับบัส I2C ที่เข้าถึงสล็อต PCIe ได้โดยตรง โปรดตรวจสอบเอกสารข้อมูลเซิร์ฟเวอร์ของคุณสำหรับข้อมูลสนับสนุนและที่อยู่บัส I2C
รูปแบบข้อมูล EEPROM
ส่วนนี้กำหนดรูปแบบข้อมูลของทั้งที่อยู่ MAC EEPROM และ FRUID EEPROM ซึ่งโฮสต์และ FPGA สามารถเข้าถึงได้ตามลำดับ
แมคอีพรอม
ณ เวลาที่ผลิต Intel จะตั้งโปรแกรมที่อยู่ MAC EEPROM ด้วยที่อยู่ MAC ของ Intel Ethernet Controller XL710-BM2 Intel MAX 10 เข้าถึงที่อยู่ในที่อยู่ MAC EEPROM ผ่านบัส I2C ค้นหาที่อยู่ MAC โดยใช้คำสั่งต่อไปนี้: $ sudo fpga mac
ที่อยู่ MAC EEPROM มีเฉพาะที่อยู่ MAC เริ่มต้น 6 ไบต์ที่ที่อยู่ 0x00h ตามด้วยจำนวนที่อยู่ MAC ที่ 08 ที่อยู่ MAC เริ่มต้นจะพิมพ์บนสติกเกอร์ฉลากที่ด้านหลังของแผงวงจรพิมพ์ (PCB) ไดรเวอร์ OPAE จัดเตรียมโหนด sysfs เพื่อรับที่อยู่ MAC เริ่มต้นจากตำแหน่งต่อไปนี้: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address เริ่มต้นที่อยู่ MAC เช่นample: 644C360F4430 ไดรเวอร์ OPAE รับการนับจากตำแหน่งต่อไปนี้: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count จำนวน MAC เช่นample: 08 จากที่อยู่ MAC เริ่มต้น ที่อยู่ MAC ที่เหลืออีกเจ็ดแห่งจะได้รับโดยการเพิ่มไบต์ที่มีนัยสำคัญน้อยที่สุด (LSB) ของที่อยู่ MAC เริ่มต้นตามลำดับ โดยนับหนึ่งสำหรับแต่ละที่อยู่ MAC ที่ตามมา ที่อยู่ MAC ภายหลัง เช่นampเลอ:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
บันทึก: หากคุณใช้ ES Intel FPGA PAC N3000 อาจไม่ได้ตั้งโปรแกรม MAC EEPROM หากไม่ได้ตั้งโปรแกรม MAC EEPROM ที่อยู่ MAC แรกที่อ่านจะส่งกลับเป็น FFFFFFFFFFFF
การระบุหน่วยแทนที่ฟิลด์ (FRUID) การเข้าถึง EEPROM
คุณสามารถอ่านข้อมูลการระบุหน่วยที่เปลี่ยนได้ (FRUID) EEPROM (0xA0) จากโฮสต์ BMC ผ่าน SMBus เท่านั้น โครงสร้างใน FRUID EEPROM อิงตามข้อกำหนด IPMI, Platform Management FRU Information Storage Definition, v1.3, 24 มีนาคม 2015 ซึ่งมาจากโครงสร้างข้อมูลของบอร์ด FRUID EEPROM เป็นไปตามรูปแบบส่วนหัวทั่วไปที่มีพื้นที่บอร์ดและพื้นที่ข้อมูลผลิตภัณฑ์ โปรดดูตารางด้านล่างสำหรับฟิลด์ต่างๆ ในส่วนหัวทั่วไปที่ใช้กับ FRUID EEPROM
ส่วนหัวทั่วไปของ FRUID EEPROM
ฟิลด์ทั้งหมดในส่วนหัวทั่วไปเป็นฟิลด์บังคับ
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่า EEPROM ของผลไม้ |
|
1 |
รูปแบบส่วนหัวทั่วไปเวอร์ชัน 7:4 – สงวนไว้ เขียนเป็น 0000b
3:0 – หมายเลขเวอร์ชันของรูปแบบ = 1 ชม. สำหรับข้อมูลจำเพาะนี้ |
01h (ตั้งเป็น 00000001b) |
|
1 |
พื้นที่ใช้งานภายใน ออฟเซ็ตเริ่มต้น (เป็นทวีคูณของ 8 ไบต์)
00h แสดงว่าพื้นที่นี้ไม่มีอยู่ |
00h (ไม่อยู่) |
|
1 |
พื้นที่ข้อมูลแชสซีเริ่มต้นออฟเซ็ต (เป็นทวีคูณของ 8 ไบต์)
00h แสดงว่าพื้นที่นี้ไม่มีอยู่ |
00h (ไม่อยู่) |
|
1 |
ออฟเซ็ตเริ่มต้นพื้นที่บอร์ด (หลายเท่าของ 8 ไบต์)
00h แสดงว่าพื้นที่นี้ไม่มีอยู่ |
01 ชม. |
|
1 |
พื้นที่ข้อมูลผลิตภัณฑ์เริ่มต้นออฟเซ็ต (หลายเท่าของ 8 ไบต์)
00h แสดงว่าพื้นที่นี้ไม่มีอยู่ |
0Ch |
|
1 |
MultiRecord Area เริ่มต้น Offset (เป็นทวีคูณของ 8 ไบต์)
00h แสดงว่าพื้นที่นี้ไม่มีอยู่ |
00h (ไม่อยู่) |
| 1 | พธม.เขียนเป็น 00h | 00 ชม. |
|
1 |
การตรวจสอบส่วนหัวทั่วไป (การตรวจสอบผลรวมเป็นศูนย์) |
F2 ชม |
ไบต์ของส่วนหัวทั่วไปวางจากที่อยู่แรกของ EEPROM เค้าโครงมีลักษณะดังรูปด้านล่าง
แผนภาพบล็อกเค้าโครงหน่วยความจำ FRUID EEPROM
พื้นที่บอร์ด FRUID EEPROM
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่าฟิลด์ | การเข้ารหัสฟิลด์ |
| 1 | รูปแบบพื้นที่บอร์ดเวอร์ชัน 7:4 – สงวนไว้, เขียนเป็น 0000b 3:0 – หมายเลขเวอร์ชันของรูปแบบ | ขนาด 0x01 | ตั้งเป็น 1 ชม. (0000 0001b) |
| 1 | ความยาวพื้นที่บอร์ด (เป็นทวีคูณของ 8 ไบต์) | 0x0B | 88 ไบต์ (รวม 2 แพด 00 ไบต์) |
| 1 | รหัสภาษา | ขนาด 0x00 | ตั้งค่าเป็น 0 สำหรับภาษาอังกฤษ
บันทึก: ไม่รองรับภาษาอื่นในขณะนี้ |
| 3 | Mfg. Date / Time : จำนวนนาที ตั้งแต่เวลา 0:00 น. 1/1/96
ไบต์ที่มีนัยสำคัญน้อยที่สุดก่อน (ตัวท้ายน้อย) 00_00_00h = ไม่ระบุ (ฟิลด์ไดนามิก) |
ขนาด 0x10
ขนาด 0x65 0xB7 |
ความแตกต่างของเวลาระหว่าง 12:00 น. 1/1/96 ถึง 12:XNUMX น
11/07/2018 คือ 12018960 นาที = b76510h – จัดเก็บในรูปแบบ little endian |
| 1 | บอร์ด ผู้ผลิต ประเภท/ความยาว ไบต์ | 0xD2 | ASCII 8 บิต + LATIN1 รหัส 7:6 – 11b
5:0 – 010010b (ข้อมูล 18 ไบต์) |
| P | ไบต์ของผู้ผลิตบอร์ด | ขนาด 0x49
0x6E ขนาด 0x74 ขนาด 0x65 0x6C 0xAE |
8 บิต ASCII + LATIN1 รหัส Intel® Corporation |
| ต่อเนื่อง… | |||
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่าฟิลด์ | การเข้ารหัสฟิลด์ |
| ขนาด 0x20
ขนาด 0x43 0x6F ขนาด 0x72 ขนาด 0x70 0x6F ขนาด 0x72 ขนาด 0x61 ขนาด 0x74 ขนาด 0x69 0x6F 0x6E |
|||
| 1 | ชื่อผลิตภัณฑ์ของบอร์ด ชนิด/ความยาว ไบต์ | 0xD5 | ASCII 8 บิต + LATIN1 รหัส 7:6 – 11b
5:0 – 010101b (ข้อมูล 21 ไบต์) |
| Q | ไบต์ชื่อผลิตภัณฑ์ของบอร์ด | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
8 บิต ASCII + LATIN1 รหัส Intel FPGA PAC N3000 |
| 1 | Board Serial Number ประเภท/ความยาว ไบต์ | 0xCC | ASCII 8 บิต + LATIN1 รหัส 7:6 – 11b
5:0 – 001100b (ข้อมูล 12 ไบต์) |
| N | ไบต์หมายเลขประจำเครื่องของบอร์ด (ฟิลด์ไดนามิก) | ขนาด 0x30
ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 |
รหัส ASCII 8 บิต + LATIN1
เลขฐานสิบหก 1 หลักแรกคือ OUI: 6 เลขฐานสิบหก 2 หลักที่ 6 คือที่อยู่ MAC: 000000 |
| ต่อเนื่อง… | |||
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่าฟิลด์ | การเข้ารหัสฟิลด์ |
| ขนาด 0x30
ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 |
บันทึก: สิ่งนี้ถูกเข้ารหัสเป็นอดีตampไฟล์และจำเป็นต้องแก้ไขในอุปกรณ์จริง
เลขฐานสิบหก 1 ตัวแรกคือ OUI: 6C644 เลขฐานสิบหก 2 หลักที่ 6 คือที่อยู่ MAC: 00AB2E บันทึก: เพื่อระบุว่าไม่ โปรแกรม FRUID ตั้งค่า OUI และที่อยู่ MAC เป็น "0000" |
||
| 1 | หมายเลขชิ้นส่วนบอร์ด ชนิด/ความยาว ไบต์ | 0xCE | ASCII 8 บิต + LATIN1 รหัส 7:6 – 11b
5:0 – 001110b (ข้อมูล 14 ไบต์) |
| M | หมายเลขชิ้นส่วนบอร์ด ไบต์ | 0x4B
ขนาด 0x38 ขนาด 0x32 ขนาด 0x34 ขนาด 0x31 ขนาด 0x37 ขนาด 0x20 ขนาด 0x30 ขนาด 0x30 ขนาด 0x32 ขนาด 0x20 ขนาด 0x20 ขนาด 0x20 ขนาด 0x20 |
ASCII 8 บิต + LATIN1 เข้ารหัสด้วย BOM ID
สำหรับความยาว 14 ไบต์ หมายเลขชิ้นส่วนของบอร์ดที่เข้ารหัส เช่นample คือ K82417-002 บันทึก: สิ่งนี้ถูกเข้ารหัสเป็นอดีตampไฟล์และจำเป็นต้องแก้ไขในอุปกรณ์จริง ค่าฟิลด์นี้แตกต่างกันไปตามหมายเลข PBA ของบอร์ดที่แตกต่างกัน การแก้ไข PBA ถูกลบใน FRUID สี่ไบต์สุดท้ายเหล่านี้ส่งคืนค่าว่างและสงวนไว้สำหรับใช้ในอนาคต |
| 1 | ผลไม้ File ID ประเภท/ความยาวไบต์ | ขนาด 0x00 | ASCII 8 บิต + LATIN1 รหัส 7:6 – 00b
5:0 – 000000b (ข้อมูล 0 ไบต์) สรอ File ฟิลด์ ID ไบต์ที่ควรตามหลังนี้จะไม่ถูกรวมเนื่องจากฟิลด์จะเป็น 'null' บันทึก: ผลไม้ File ID ไบต์ สรอ File ฟิลด์เวอร์ชันเป็นฟิลด์ที่กำหนดไว้ล่วงหน้าซึ่งจัดเตรียมไว้เพื่อช่วยในการผลิตสำหรับการตรวจสอบ file ที่ใช้ในระหว่างการผลิตหรือการปรับปรุงภาคสนามเพื่อโหลดข้อมูล FRU เนื้อหาเป็นแบบเฉพาะของผู้ผลิต ฟิลด์นี้มีให้ในพื้นที่ข้อมูลบอร์ดด้วย ฟิลด์ใดฟิลด์หนึ่งหรือทั้งสองฟิลด์อาจเป็น 'null' |
| 1 | ประเภท MMID/ความยาว ไบต์ | 0xC6 | รหัส ASCII 8 บิต + LATIN1 |
| ต่อเนื่อง… | |||
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่าฟิลด์ | การเข้ารหัสฟิลด์ |
| 7:6 – 11ข
5:0 – 000110b (ข้อมูล 6 ไบต์) บันทึก: สิ่งนี้ถูกเข้ารหัสเป็นอดีตampไฟล์และจำเป็นต้องแก้ไขในอุปกรณ์จริง |
|||
| M | ไบต์ MMID | ขนาด 0x39
ขนาด 0x39 ขนาด 0x39 ขนาด 0x44 ขนาด 0x58 ขนาด 0x46 |
จัดรูปแบบเป็นเลขฐานสิบหก 6 หลัก เฉพาะเช่นampในเซลล์ควบคู่ไปกับ Intel FPGA PAC N3000 MMID = 999DXF
ค่าฟิลด์นี้จะแตกต่างกันไปตามฟิลด์ SKU ต่างๆ เช่น MMID, OPN, PBN เป็นต้น |
| 1 | C1h (เข้ารหัสประเภท/ความยาวไบต์เพื่อระบุว่าไม่มีฟิลด์ข้อมูลเพิ่มเติม) | 0xC1 | |
| Y | 00h – พื้นที่ที่เหลือที่ยังไม่ได้ใช้ | ขนาด 0x00 | |
| 1 | การตรวจสอบพื้นที่คณะกรรมการ (ศูนย์การตรวจสอบ) | 0xB9 | บันทึก: เช็คซัมในตารางนี้เป็นศูนย์เช็คซัมที่คำนวณสำหรับค่าที่ใช้ในตาราง จะต้องคำนวณใหม่สำหรับค่าจริงของ Intel FPGA PAC N3000 |
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่าฟิลด์ | การเข้ารหัสฟิลด์ |
| 1 | รูปแบบพื้นที่ผลิตภัณฑ์เวอร์ชัน 7:4 – สงวนไว้ เขียนเป็น 0000b
3:0 – หมายเลขเวอร์ชันของรูปแบบ = 1 ชม. สำหรับข้อมูลจำเพาะนี้ |
ขนาด 0x01 | ตั้งเป็น 1 ชม. (0000 0001b) |
| 1 | Product Area Length (คูณด้วย 8 ไบต์) | 0x0A | ทั้งหมด 80 ไบต์ |
| 1 | รหัสภาษา | ขนาด 0x00 | ตั้งค่าเป็น 0 สำหรับภาษาอังกฤษ
บันทึก: ไม่รองรับภาษาอื่นในขณะนี้ |
| 1 | ชื่อผู้ผลิต ประเภท/ความยาว ไบต์ | 0xD2 | ASCII 8 บิต + LATIN1 รหัส 7:6 – 11b
5:0 – 010010b (ข้อมูล 18 ไบต์) |
| N | ไบต์ชื่อผู้ผลิต | ขนาด 0x49
0x6E ขนาด 0x74 ขนาด 0x65 0x6C 0xAE ขนาด 0x20 ขนาด 0x43 0x6F |
รหัส ASCII + LATIN8 1 บิตของ Intel Corporation |
| ต่อเนื่อง… | |||
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่าฟิลด์ | การเข้ารหัสฟิลด์ |
| ขนาด 0x72
ขนาด 0x70 0x6F ขนาด 0x72 ขนาด 0x61 ขนาด 0x74 ขนาด 0x69 0x6F 0x6E |
|||
| 1 | ชื่อผลิตภัณฑ์ ประเภท/ความยาว ไบต์ | 0xD5 | ASCII 8 บิต + LATIN1 รหัส 7:6 – 11b
5:0 – 010101b (ข้อมูล 21 ไบต์) |
| M | ชื่อผลิตภัณฑ์ ไบต์ | ขนาด 0x49
0x6E ขนาด 0x74 ขนาด 0x65 0x6C 0xAE ขนาด 0x20 ขนาด 0x46 ขนาด 0x50 ขนาด 0x47 ขนาด 0x41 ขนาด 0x20 ขนาด 0x50 ขนาด 0x41 ขนาด 0x43 ขนาด 0x20 0x4E ขนาด 0x33 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 |
8 บิต ASCII + LATIN1 รหัส Intel FPGA PAC N3000 |
| 1 | Product Part/Model Number type/ความยาวไบต์ | 0xCE | ASCII 8 บิต + LATIN1 รหัส 7:6 – 11b
5:0 – 001110b (ข้อมูล 14 ไบต์) |
| O | หมายเลขผลิตภัณฑ์/หมายเลขรุ่น ไบต์ | ขนาด 0x42
ขนาด 0x44 0x2D 0x4E ขนาด 0x56 ขนาด 0x56 0x2D 0x4E ขนาด 0x33 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 0x2D ขนาด 0x31 |
รหัส ASCII 8 บิต + LATIN1
OPN สำหรับบอร์ด BD-NVV- N3000-1 ค่าฟิลด์นี้แตกต่างกันไปตาม Intel FPGA PAC N3000 OPN ที่แตกต่างกัน |
| ต่อเนื่อง… | |||
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่าฟิลด์ | การเข้ารหัสฟิลด์ |
| 1 | ประเภทเวอร์ชันผลิตภัณฑ์/ความยาวไบต์ | ขนาด 0x01 | ไบนารี 8 บิต 7:6 – 00b
5:0 – 000001b (ข้อมูล 1 ไบต์) |
| R | ไบต์เวอร์ชันผลิตภัณฑ์ | ขนาด 0x00 | ฟิลด์นี้เข้ารหัสเป็นสมาชิกในครอบครัว |
| 1 | Product Serial Number ประเภท/ความยาว ไบต์ | 0xCC | ASCII 8 บิต + LATIN1 รหัส 7:6 – 11b
5:0 – 001100b (ข้อมูล 12 ไบต์) |
| P | ไบต์หมายเลขซีเรียลของผลิตภัณฑ์ (ฟิลด์ไดนามิก) | ขนาด 0x30
ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 ขนาด 0x30 |
รหัส ASCII 8 บิต + LATIN1
เลขฐานสิบหก 1 หลักแรกคือ OUI: 6 เลขฐานสิบหก 2 หลักที่ 6 คือที่อยู่ MAC: 000000 บันทึก: สิ่งนี้ถูกเข้ารหัสเป็นอดีตampไฟล์และจำเป็นต้องแก้ไขในอุปกรณ์จริง เลขฐานสิบหก 1 ตัวแรกคือ OUI: 6C644 เลขฐานสิบหก 2 หลักที่ 6 คือที่อยู่ MAC: 00AB2E บันทึก: เพื่อระบุว่าไม่ โปรแกรม FRUID ตั้งค่า OUI และที่อยู่ MAC เป็น "0000" |
| 1 | สินทรัพย์ Tag ชนิด/ความยาว ไบต์ | ขนาด 0x01 | ไบนารี 8 บิต 7:6 – 00b
5:0 – 000001b (ข้อมูล 1 ไบต์) |
| Q | สินทรัพย์ Tag | ขนาด 0x00 | ไม่รองรับ |
| 1 | ผลไม้ File ID ประเภท/ความยาวไบต์ | ขนาด 0x00 | ASCII 8 บิต + LATIN1 รหัส 7:6 – 00b
5:0 – 000000b (ข้อมูล 0 ไบต์) สรอ File ฟิลด์ ID ไบต์ที่ควรตามหลังนี้จะไม่ถูกรวมเนื่องจากฟิลด์จะเป็น 'null' |
| ต่อเนื่อง… | |||
| ความยาวของฟิลด์เป็นไบต์ | คำอธิบายช่อง | ค่าฟิลด์ | การเข้ารหัสฟิลด์ |
| บันทึก: ผลไม้ file ID ไบต์
สรอ File ฟิลด์เวอร์ชันเป็นฟิลด์ที่กำหนดไว้ล่วงหน้าซึ่งจัดเตรียมไว้เพื่อช่วยในการผลิตสำหรับการตรวจสอบ file ที่ใช้ในระหว่างการผลิตหรือการปรับปรุงภาคสนามเพื่อโหลดข้อมูล FRU เนื้อหาเป็นแบบเฉพาะของผู้ผลิต ฟิลด์นี้มีให้ในพื้นที่ข้อมูลบอร์ดด้วย ฟิลด์ใดฟิลด์หนึ่งหรือทั้งสองฟิลด์อาจเป็น 'null' |
|||
| 1 | C1h (เข้ารหัสประเภท/ความยาวไบต์เพื่อระบุว่าไม่มีฟิลด์ข้อมูลเพิ่มเติม) | 0xC1 | |
| Y | 00h – พื้นที่ที่เหลือที่ยังไม่ได้ใช้ | ขนาด 0x00 | |
| 1 | การตรวจสอบพื้นที่ข้อมูลผลิตภัณฑ์ (การตรวจสอบผลรวมเป็นศูนย์)
(ไดนามิกฟิลด์) |
0x9D | บันทึก: เช็คซัมในตารางนี้เป็นศูนย์เช็คซัมที่คำนวณสำหรับค่าที่ใช้ในตาราง จะต้องคำนวณใหม่สำหรับค่าจริงของ Intel FPGA PAC |
คู่มือผู้ใช้ Intel® FPGA Programmable Acceleration Card N3000 Board Management Controller
ประวัติการแก้ไข
ประวัติการแก้ไขสำหรับคู่มือผู้ใช้ Intel FPGA Programmable Acceleration Card N3000 Board Management Controller
| เวอร์ชันเอกสาร | การเปลี่ยนแปลง |
| 2019.11.25 | การเปิดตัวการผลิตครั้งแรก |
อินเทล คอร์ปอเรชั่น สงวนลิขสิทธิ์. Intel, โลโก้ Intel และเครื่องหมาย Intel อื่นๆ เป็นเครื่องหมายการค้าของ Intel Corporation หรือบริษัทในเครือ Intel รับประกันประสิทธิภาพของผลิตภัณฑ์ FPGA และเซมิคอนดักเตอร์ตามข้อมูลจำเพาะปัจจุบันตามการรับประกันมาตรฐานของ Intel แต่ขอสงวนสิทธิ์ในการเปลี่ยนแปลงผลิตภัณฑ์และบริการใดๆ ได้ตลอดเวลาโดยไม่ต้องแจ้งให้ทราบล่วงหน้า Intel ไม่รับผิดชอบหรือรับผิดใดๆ ที่เกิดขึ้นจากแอปพลิเคชันหรือการใช้ข้อมูล ผลิตภัณฑ์ หรือบริการใดๆ ที่อธิบายไว้ในที่นี้ ยกเว้นตามที่ Intel ตกลงเป็นลายลักษณ์อักษรโดยชัดแจ้ง ขอแนะนำให้ลูกค้าของ Intel ได้รับข้อมูลจำเพาะของอุปกรณ์เวอร์ชันล่าสุดก่อนที่จะใช้ข้อมูลที่เผยแพร่ใดๆ และก่อนที่จะทำการสั่งซื้อผลิตภัณฑ์หรือบริการ
*ชื่อและยี่ห้ออื่น ๆ อาจถูกอ้างสิทธิ์โดยถือเป็นทรัพย์สินของผู้อื่น
เอกสาร / แหล่งข้อมูล
 |
การ์ดเร่งความเร็วที่ตั้งโปรแกรมได้ Intel FPGA N3000 ตัวควบคุมการจัดการบอร์ด [พีดีเอฟ] คู่มือการใช้งาน การ์ดเร่งความเร็วที่ตั้งโปรแกรมได้ FPGA บอร์ด N3000, Management Controller, FPGA, การ์ดเร่งความเร็วที่ตั้งโปรแกรมได้ N3000 Board, Management Controller, N3000 Board Management Controller, Management Controller |
