Tarjeta de aceleración programable Intel FPGA N3000 Controlador de administración de placas
Introdución á tarxeta de aceleración programable Intel FPGA N3000 BMC
Sobre este documento
Consulte a Guía do usuario da tarxeta de aceleración programable Intel FPGA N3000 Board Management para obter máis información sobre as funcións e características do Intel® MAX® 10 BMC e para comprender como ler os datos de telemetría no Intel FPGA PAC N3000 usando PLDM sobre MCTP SMBus e I2C SMBus . Inclúese unha introdución á raíz de confianza (RoT) de Intel MAX 10 e á actualización segura do sistema remoto.
Acabadoview
O Intel MAX 10 BMC é responsable de controlar, supervisar e conceder acceso ás funcións da placa. O Intel MAX 10 BMC interactúa con sensores integrados, o FPGA e o flash, e xestiona as secuencias de encendido/apagado, a configuración de FPGA e a consulta de datos de telemetría. Pode comunicarse co BMC mediante o protocolo Platform Level Data Model (PLDM) versión 1.1.1. O firmware BMC pódese actualizar en campo a través de PCIe mediante a función de actualización remota do sistema.
Características de BMC
- Actúa como unha raíz de confianza (RoT) e permite as funcións de actualización segura do Intel FPGA PAC N3000.
- Controla as actualizacións de firmware e FPGA a través de PCIe.
- Xestiona a configuración FPGA.
- Configura os axustes de rede para o dispositivo de retemporizador Ethernet C827.
- Controis Secuencia de encendido e apagado e detección de fallos con protección de apagado automático.
- Controla a enerxía e reinicia o taboleiro.
- Interfaces con sensores, flash FPGA e QSFP.
- Monitoriza os datos de telemetría (temperatura da placa, voltage e actual) e proporciona acción protectora cando as lecturas están fóra do limiar crítico.
- Informa datos de telemetría para aloxar BMC a través do modelo de datos a nivel de plataforma (PLDM) a través de MCTP SMBus ou I2C.
- Soporta PLDM sobre MCTP SMBus a través de PCIe SMBus. 0xCE é un enderezo escravo de 8 bits.
- Soporta I2C SMBus. 0xBC é o enderezo escravo de 8 bits.
- Accede ás direccións MAC de Ethernet na EEPROM e na EEPROM de identificación de unidades substituíbles de campo (FRUID).
Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos. *Outros nomes e marcas poden ser reclamados como propiedade doutros.
Diagrama de bloques de alto nivel BMC
Raíz de confianza (RoT)
O Intel MAX 10 BMC actúa como unha raíz de confianza (RoT) e habilita a función de actualización segura do sistema remoto do Intel FPGA PAC N3000. O RoT inclúe funcións que poden axudar a previr o seguinte:
- Carga ou execución de código ou deseños non autorizados
- Operacións disruptivas tentadas por software sen privilexios, software privilexiado ou o BMC host
- Execución non intencionada de código ou deseños máis antigos con erros ou vulnerabilidades coñecidos ao permitir que o BMC revogue a autorización
Guía de usuario del controlador de administración de placas Intel® FPGA programable de aceleración N3000
O Intel FPGA PAC N3000 BMC tamén aplica outras políticas de seguridade relacionadas co acceso a través de varias interfaces, ademais de protexer o flash integrado mediante a limitación da taxa de escritura. Consulte a Guía de usuario de seguridade da tarxeta de aceleración programable Intel FPGA N3000 para obter información sobre RoT e as funcións de seguridade do Intel FPGA PAC N3000.
Información relacionada
Guía de usuario de seguridade da tarxeta de aceleración programable Intel FPGA N3000
Actualización segura do sistema remoto
O BMC admite Secure RSU para o firmware Intel MAX 10 BMC Nios® e as actualizacións de imaxes RTL e Intel Arria® 10 FPGA con verificacións de autenticación e integridade. O firmware Nios encárgase de autenticar a imaxe durante o proceso de actualización. As actualizacións envíanse a través da interface PCIe ao Intel Arria 10 GT FPGA, que á súa vez escribe sobre o mestre Intel Arria 10 FPGA SPI ao escravo Intel MAX 10 FPGA SPI. Unha área de flash temporal chamada staging area almacena calquera tipo de bitstream de autenticación a través da interface SPI. O deseño BMC RoT contén o módulo criptográfico que implementa a función de verificación hash SHA2 de 256 bits e a función de verificación de sinatura ECDSA 256 P 256 para autenticar as claves e a imaxe do usuario. O firmware de Nios usa o módulo criptográfico para autenticar a imaxe asinada do usuario no stagárea de ing. Se a autenticación pasa, o firmware de Nios copia a imaxe do usuario na área flash do usuario. Se a autenticación falla, o firmware de Nios informa dun erro. Consulte a Guía de usuario de seguridade da tarxeta de aceleración programable Intel FPGA N3000 para obter información sobre RoT e as funcións de seguridade do Intel FPGA PAC N3000.
Información relacionada
Guía de usuario de seguridade da tarxeta de aceleración programable Intel FPGA N3000
Xestión de secuencias de potencia
A máquina de estado do secuenciador BMC Power xestiona as secuencias de encendido e apagado de Intel FPGA PAC N3000 para casos de esquina durante o proceso de acendido ou o funcionamento normal. O fluxo de encendido de Intel MAX 10 cobre todo o proceso, incluíndo o arranque de Intel MAX 10, o arranque de Nios e a xestión da secuencia de enerxía para a configuración FPGA. O anfitrión debe comprobar as versións de compilación de Intel MAX 10 e FPGA, así como o estado de Nios despois de cada ciclo de encendido, e tomar as accións correspondentes no caso de que o Intel FPGA PAC N3000 se atope con casos de esquina como un Intel MAX 10 ou Fallo de carga de compilación de fábrica de FPGA ou fallo de arranque de Nios. O BMC protexe o Intel FPGA PAC N3000 apagando a alimentación da tarxeta nas seguintes condicións:
- Alimentación de borde auxiliar o PCIe de 12 V voltage está por debaixo de 10.46 V
- A temperatura do núcleo FPGA alcanza os 100 °C
- A temperatura da placa alcanza os 85 °C
Monitorización de placas a través de sensores
Os monitores Intel MAX 10 BMC voltage, corrente e temperatura de varios compoñentes do Intel FPGA PAC N3000. Host BMC pode acceder aos datos de telemetría a través de PCIe SMBus. O PCIe SMBus entre o host BMC e o Intel FPGA PAC N3000 Intel MAX 10 BMC é compartido tanto polo punto final PLDM sobre MCTP SMBus como polo escravo I2C estándar da interface Avalon-MM (só lectura).
Monitorización da placa mediante PLDM sobre MCTP SMBus
O BMC do Intel FPGA PAC N3000 comunícase cun servidor BMC a través do PCIe* SMBus. O controlador MCTP admite o modelo de datos a nivel de plataforma (PLDM) sobre a pila do protocolo de transporte de componentes de xestión (MCTP). O enderezo do escravo do punto final MCTP é 0xCE por defecto. Pódese reprogramar na sección correspondente de flash FPGA Quad SPI externo a través dunha vía intrabanda se é necesario. O Intel FPGA PAC N3000 BMC admite un subconxunto de comandos PLDM e MCTP para permitir que un servidor BMC obteña datos de sensores como vol.tage, corrente e temperatura.
Nota:
Admítese o modelo de datos a nivel de plataforma (PLDM) sobre o punto final MCTP SMBus. Non se admite PLDM sobre MCTP mediante PCIe nativo. Categoría de dispositivo SMBus: o dispositivo "Fixed not discoverable" é compatible de forma predeterminada, pero as catro categorías de dispositivos son compatibles e son reconfigurables en campo. ACK-Poll é compatible
- Compatible co enderezo escravo predeterminado de SMBus 0xCE.
- Admite un enderezo de escravo fixo ou asignado.
O BMC admite a versión 1.3.0 da especificación base do protocolo de transporte de compoñentes de xestión (MCTP) (especificación DTMF DSP0236), a versión 1.1.1 do estándar PLDM for Platform Monitoring and Control (especificación DTMF DSP0248) e a versión 1.0.0 do PLDM para o control e o descubrimento de mensaxes (especificación DTMF DSP0240).
Información relacionada
Especificacións de Distributed Management Task Force (DMTF) Para ligazón a especificacións específicas de DMTF
Velocidade da interface SMBus
A implementación Intel FPGA PAC N3000 admite transaccións SMBus a 100 KHz por defecto.
Soporte de paquetes MCTP
Definicións MCTP
- O corpo da mensaxe representa a carga útil dunha mensaxe MCTP. O corpo da mensaxe pode abarcar varios paquetes MCTP.
- A carga útil do paquete MCTP refírese á parte do corpo da mensaxe dunha mensaxe MCTP que se transporta nun único paquete MCTP.
- Unidade de transmisión refírese ao tamaño da parte da carga útil do paquete MCTP.
Tamaño da unidade de transmisión
- O tamaño da unidade de transmisión de referencia (unidade de transmisión mínima) para MCTP é de 64 bytes.
- Todas as mensaxes de control MCTP deben ter unha carga útil de paquetes que non sexa maior que a unidade de transmisión de liña base sen negociación. (O mecanismo de negociación para unidades de transmisión máis grandes entre puntos finais é específico do tipo de mensaxe e non se aborda na especificación base MCTP)
- Calquera mensaxe MCTP cuxo tamaño do corpo da mensaxe sexa superior a 64 bytes dividirase en varios paquetes para a transmisión dunha única mensaxe.
Campos de paquetes MCTP
Campos xenéricos de paquete/mensaxe
Conxuntos de comandos compatibles
Comandos MCTP compatibles
- Obter soporte para a versión MCTP
- Información da versión de especificación base
- Información da versión do protocolo de control
- Versión PLDM sobre MCTP
- Establecer o ID do punto final
- Obter o ID do punto final
- Obter o UUID do punto final
- Obter soporte para o tipo de mensaxe
- Obter soporte de mensaxes definidas polo provedor
Nota:
Para o comando Get Vendor Defined Message Support, o BMC responde co código de finalización ERROR_INVALID_DATA(0x02).
Comandos de especificación base PLDM admitidos
- SetTID
- GetTID
- GetPLDMVersion
- GetPLDMTypes
- GetPLDMCommands
PLDM compatible para comandos de especificación de control e seguimento da plataforma
- SetTID
- GetTID
- GetSensorReading
- GetSensorThresholds
- SetSensor Thresholds
- GetPDRRepositoryInfo
- Obter PDR
Nota:
O núcleo BMC Nios II busca diferentes datos de telemetría cada 1 milisegundo e a duración da votación leva uns 500 ~ 800 milisegundos, polo que a mensaxe de resposta fronte a unha mensaxe de solicitude correspondente do comando GetSensorReading ou GetSensorThresholds actualízase en consecuencia cada 500 ~ 800 milisegundos.
Nota:
GetStateSensorReadings non é compatible.
Topoloxía e xerarquía PLDM
Rexistros de descritores de plataforma definidos
O Intel FPGA PAC N3000 utiliza 20 rexistros de descritores de plataforma (PDR). Intel MAX 10 BMC só admite PDR consolidados nos que os PDR non se engadirán nin se eliminarán de forma dinámica cando QSFP está conectado e desconectado. Cando estea desconectado, o estado operativo do sensor simplemente indicarase como non dispoñible.
Nomes dos sensores e manexo de rexistro
A todos os PDRs atribúeselles un valor numérico opaco chamado identificador de rexistro. Este valor úsase para acceder a PDR individuais dentro do repositorio de PDR mediante GetPDR (especificación DTMF DSP0248). A seguinte táboa é unha lista consolidada de sensores monitorizados en Intel FPGA PAC N3000.
Nomes dos sensores PDR e manexo de rexistro
| Función | Nome do sensor | Información do sensor | PLDM | ||
| Fonte de lectura do sensor (compoñente) | PDR
Asa de rexistro |
Limiares en PDR | Cambios de limiar permitido a través de PLDM | ||
| Potencia de entrada total Intel FPGA PAC | Poder do consello | Calcule a partir de dedos PCIe 12 V actual e voltage | 1 | 0 | Non |
| Dedos PCIe 12 V de corrente | Corriente da placa posterior de 12 V | PAC1932 SENTIDO1 | 2 | 0 | Non |
| Dedos PCIe 12 V Voltage | 12 V Backplane Voltage | PAC1932 SENTIDO1 | 3 | 0 | Non |
| 1.2 V Rail Voltage | 1.2 V Voltage | MAX10 ADC | 4 | 0 | Non |
| 1.8 V Rail Voltage | 1.8 V Voltage | MAX 10 ADC | 6 | 0 | Non |
| 3.3 V Rail Voltage | 3.3 V Voltage | MAX 10 ADC | 8 | 0 | Non |
| FPGA Core Voltage | FPGA Core Voltage | LTC3884 (U44) | 10 | 0 | Non |
| FPGA Core Current | FPGA Core Current | LTC3884 (U44) | 11 | 0 | Non |
| Temperatura do núcleo FPGA | Temperatura do núcleo FPGA | Diodo de temperatura FPGA a través de TMP411 | 12 | Aviso superior: 90
Fatal superior: 100 |
Si |
| Temperatura da placa | Temperatura da placa | TMP411 (U65) | 13 | Aviso superior: 75
Fatal superior: 85 |
Si |
| QSFP0 Voltage | QSFP0 Voltage | Módulo QSFP externo (J4) | 14 | 0 | Non |
| QSFP0 Temperatura | QSFP0 Temperatura | Módulo QSFP externo (J4) | 15 | Aviso superior: valor definido polo provedor de QSFP
Upper Fatal: valor definido polo provedor de QSFP |
Non |
| Corriente auxiliar PCIe de 12 V | 12 V AUX | PAC1932 SENTIDO2 | 24 | 0 | Non |
| PCIe Auxiliar 12V Voltage | 12 V AUX Voltage | PAC1932 SENTIDO2 | 25 | 0 | Non |
| QSFP1 Voltage | QSFP1 Voltage | Módulo QSFP externo (J5) | 37 | 0 | Non |
| QSFP1 Temperatura | QSFP1 Temperatura | Módulo QSFP externo (J5) | 38 | Aviso superior: valor definido polo provedor de QSFP
Upper Fatal: valor definido polo provedor de QSFP |
Non |
| PKVL A Temperatura de núcleo | PKVL A Temperatura de núcleo | Chip PKVL (88EC055) (U18A) | 44 | 0 | Non |
| continuou… | |||||
| Función | Nome do sensor | Información do sensor | PLDM | ||
| Fonte de lectura do sensor (compoñente) | PDR
Asa de rexistro |
Limiares en PDR | Cambios de limiar permitido a través de PLDM | ||
| PKVL A Temperatura de Serdes | PKVL A Temperatura de Serdes | Chip PKVL (88EC055) (U18A) | 45 | 0 | Non |
| PKVL B Temperatura do núcleo | PKVL B Temperatura do núcleo | Chip PKVL (88EC055) (U23A) | 46 | 0 | Non |
| PKVL B Temperatura de Serdes | PKVL B Temperatura de Serdes | Chip PKVL (88EC055) (U23A) | 47 | 0 | Non |
Nota:
O provedor de QSFP establece os valores de aviso superior e fatal para QSFP. Consulte a folla de datos do provedor para os valores. O BMC lerá estes valores límite e informará. fpgad é un servizo que pode axudarche a protexer o servidor de fallas cando o hardware alcanza un limiar superior non recuperable ou inferior non recuperable (tamén chamado limiar fatal). fpgad é capaz de supervisar cada un dos 20 sensores informados polo controlador de xestión da Xunta. Consulte o tema Graceful Shutdown da Intel Acceleration Stack User Guide: Intel FPGA Programable Acceleration Card N3000 para obter máis información.
Nota:
Os sistemas de servidor OEM cualificados deberían proporcionar o arrefriamento necesario para as súas cargas de traballo. Podes obter os valores dos sensores executando o seguinte comando OPAE como root ou sudo: $ sudo fpgainfo bmc
Información relacionada
Guía de usuario de Intel Acceleration Stack: tarxeta de aceleración programable Intel FPGA N3000
Monitorización da placa mediante I2C SMBus
O escravo I2C estándar da interface Avalon-MM (só lectura) comparte o SMBus PCIe entre o BMC host e o Intel MAX 10 RoT. O Intel FPGA PAC N3000 admite a interface escrava I2C estándar e o enderezo escravo é 0xBC por defecto só para o acceso fóra de banda. O modo de enderezo de bytes é o modo de enderezo de desprazamento de 2 bytes. Aquí está o mapa de memoria do rexistro de datos de telemetría que pode usar para acceder á información a través dos comandos I2C. A columna de descrición describe como se poden procesar máis adiante os valores de rexistro devoltos para obter os valores reais. As unidades poden ser Celsius (°C), mA, mV, mW dependendo do sensor que leas.
Mapa de memoria de rexistro de datos de telemetría
| Rexístrate | Offset | Anchura | Acceso | Campo | Valor predeterminado | Descrición |
| Temperatura da placa | 0x100 | 32 | RO | [31:0] | 32:00000000h | TMP411 (U65)
O valor de rexistro está enteiro con signo Temperatura = valor de rexistro * 0.5 |
| Aviso de temperatura alta da placa | 0x104 | 32 | RW | [31:0] | 32:00000000h | TMP411 (U65)
O valor do rexistro é un número enteiro con signo |
| Límite alto = valor de rexistro
* 0.5 |
||||||
| Temperatura da placa Alta Fatal | 0x108 | 32 | RW | [31:0] | 32:00000000h | TMP411 (U65)
O valor do rexistro é un número enteiro con signo |
| Alto crítico = valor de rexistro
* 0.5 |
||||||
| Temperatura do núcleo FPGA | 0x110 | 32 | RO | [31:0] | 32:00000000h | TMP411 (U65)
O valor do rexistro é un número enteiro con signo |
| Temperatura = valor de rexistro
* 0.5 |
||||||
| Die FPGA
Aviso de temperatura alta |
0x114 | 32 | RW | [31:0] | 32:00000000h | TMP411 (U65)
O valor do rexistro é un número enteiro con signo |
| Límite alto = valor de rexistro
* 0.5 |
||||||
| continuou… | ||||||
| Rexístrate | Offset | Anchura | Acceso | Campo | Valor predeterminado | Descrición |
| FPGA Core Voltage | 0x13C | 32 | RO | [31:0] | 32:00000000h | LTC3884(U44)
Voltage(mV) = valor de rexistro |
| FPGA Core Current | 0x140 | 32 | RO | [31:0] | 32:00000000h | LTC3884(U44)
Current(mA) = valor de rexistro |
| 12v Backplane Voltage | 0x144 | 32 | RO | [31:0] | 32:00000000h | Voltage(mV) = valor de rexistro |
| Corriente de placa posterior de 12 V | 0x148 | 32 | RO | [31:0] | 32:00000000h | Current(mA) = valor de rexistro |
| 1.2 V Voltage | 0x14C | 32 | RO | [31:0] | 32:00000000h | Voltage(mV) = valor de rexistro |
| 12v Aux Voltage | 0x150 | 32 | RO | [31:0] | 32:00000000h | Voltage(mV) = valor de rexistro |
| Corriente auxiliar de 12 V | 0x154 | 32 | RO | [31:0] | 32:00000000h | Current(mA) = valor de rexistro |
| 1.8 V Voltage | 0x158 | 32 | RO | [31:0] | 32:00000000h | Voltage(mV) = valor de rexistro |
| 3.3 V Voltage | 0x15C | 32 | RO | [31:0] | 32:00000000h | Voltage(mV) = valor de rexistro |
| Poder do consello | 0x160 | 32 | RO | [31:0] | 32:00000000h | Potencia (mW) = valor de rexistro |
| PKVL A Temperatura de núcleo | 0x168 | 32 | RO | [31:0] | 32:00000000h | PKVL1 (U18A)
O valor do rexistro é un número enteiro con signo Temperatura = valor de rexistro * 0.5 |
| PKVL A Temperatura de Serdes | 0x16C | 32 | RO | [31:0] | 32:00000000h | PKVL1 (U18A)
O valor do rexistro é un número enteiro con signo Temperatura = valor de rexistro * 0.5 |
| PKVL B Temperatura do núcleo | 0x170 | 32 | RO | [31:0] | 32:00000000h | PKVL2 (U23A)
O valor do rexistro é un número enteiro con signo Temperatura = valor de rexistro * 0.5 |
| PKVL B Temperatura de Serdes | 0x174 | 32 | RO | [31:0] | 32:00000000h | PKVL2 (U23A)
O valor do rexistro é un número enteiro con signo Temperatura = valor de rexistro * 0.5 |
Os valores QSFP obtéñense lendo o módulo QSFP e informando os valores lidos no rexistro apropiado. Se o módulo QSFP non admite a supervisión de diagnóstico dixital ou se o módulo QSFP non está instalado, ignore os valores lidos dos rexistros QSFP. Use a ferramenta Intelligent Platform Management Interface (IPMI) para ler os datos de telemetría a través do bus I2C.
Comando I2C para ler as temperaturas da placa no enderezo 0x100:
No comando a continuación:
- 0x20 é o enderezo do bus mestre I2C do teu servidor que pode acceder directamente ás ranuras PCIe. Este enderezo varía segundo o servidor. Consulte a folla de datos do seu servidor para obter o enderezo I2C correcto do seu servidor.
- 0xBC é o enderezo escravo I2C do Intel MAX 10 BMC.
- 4 é o número de bytes de datos lidos
- 0x01 0x00 é o enderezo de rexistro da temperatura da tarxeta que se presenta na táboa.
Comando:
ipmitool i2c bus=0x20 0xBC 4 0x01 0x00
Saída:
01110010 00000000 00000000 00000000
O valor de saída en hexadecimal é: 0x72000000 0x72 é 114 en decimal. Para calcular a temperatura en Celsius multiplica por 0.5: 114 x 0.5 = 57 °C
Nota:
Non todos os servidores admiten o acceso directo ao bus I2C ás ranuras PCIe. Consulte a folla de datos do seu servidor para obter información de soporte e enderezo do bus I2C.
Formato de datos EEPROM
Esta sección define o formato de datos tanto da EEPROM de enderezo MAC como da EEPROM FRUID e ao que se pode acceder o host e a FPGA respectivamente.
EEPROM MAC
No momento da fabricación, Intel programa o enderezo MAC EEPROM cos enderezos MAC do controlador Ethernet Intel XL710-BM2. O Intel MAX 10 accede aos enderezos da EEPROM de enderezo MAC a través do bus I2C. Descubra o enderezo MAC usando o seguinte comando: $ sudo fpga mac
A EEPROM do enderezo MAC só contén o enderezo MAC inicial de 6 bytes no enderezo 0x00h seguido do reconto de enderezos MAC de 08. O enderezo MAC inicial tamén se imprime na etiqueta adhesiva na parte posterior da placa de circuíto impreso (PCB). O controlador OPAE fornece nodos sysfs para obter o enderezo MAC inicial desde a seguinte localización: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Enderezo MAC inicial Example: 644C360F4430 O controlador OPAE obtén o reconto da seguinte localización: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Conta MAC Example: 08 A partir do enderezo MAC inicial, os sete enderezos MAC restantes obtéñense incrementando secuencialmente o byte menos significativo (LSB) do enderezo MAC inicial contando un para cada enderezo MAC posterior. Enderezo MAC posterior exampLe:
- 644C360F4431
- 644C360F4432
- 644C360F4433
- 644C360F4434
- 644C360F4435
- 644C360F4436
- 644C360F4437
Nota: Se está a usar un ES Intel FPGA PAC N3000, é posible que a EEPROM MAC non estea programada. Se a EEPROM MAC non está programada, a primeira dirección MAC lida volve como FFFFFFFFFFFF.
Acceso a EEPROM de identificación de unidades substituíbles de campo (FRUID).
Só pode ler a EEPROM (0xA0) de identificación de unidade substituíble de campo (FRUID) do host BMC a través de SMBus. A estrutura da EEPROM FRUID baséase na especificación IPMI, Platform Management FRU Information Storage Definition, v1.3, 24 de marzo de 2015, da que se deriva unha estrutura de información da placa. A EEPROM FRUID segue o formato de cabeceira común con Área de placa e Área de información do produto. Consulte a táboa seguinte para saber que campos da cabeceira común se aplican á EEPROM FRUID.
Cabeceira común de FRUID EEPROM
Todos os campos da cabeceira común son obrigatorios.
| Lonxitude do campo en bytes | Descrición do campo | Valor EEPROM FRUID |
|
1 |
Formato de cabeceira común Versión 7:4: reservado, escriba como 0000b
3:0: número de versión de formato = 1h para esta especificación |
01h (Establecer como 00000001b) |
|
1 |
Desfase inicial da área de uso interno (en múltiplos de 8 bytes).
00h indica que esta zona non está presente. |
00h (non presente) |
|
1 |
Desfase inicial da área de información do chasis (en múltiplos de 8 bytes).
00h indica que esta zona non está presente. |
00h (non presente) |
|
1 |
Desfase de inicio da área da placa (en múltiplos de 8 bytes).
00h indica que esta zona non está presente. |
01 h |
|
1 |
Compensación inicial da área de información do produto (en múltiplos de 8 bytes).
00h indica que esta zona non está presente. |
0Ch |
|
1 |
Desfase de inicio da área de rexistro múltiple (en múltiplos de 8 bytes).
00h indica que esta zona non está presente. |
00h (non presente) |
| 1 | PAD, escribe como 00h | 00 h |
|
1 |
Suma de comprobación de cabeceira común (suma de comprobación cero) |
F2h |
Os bytes de cabeceira común colócanse dende o primeiro enderezo da EEPROM. O deseño parece a figura de abaixo.
Diagrama de bloques de disposición de memoria FRUID EEPROM
Área da placa EEPROM FRUID
| Lonxitude do campo en bytes | Descrición do campo | Valores de campo | Codificación de campos |
| 1 | Formato de área de placa Versión 7:4 - reservado, escriba como 0000b 3:0 - número de versión de formato | 0x01 | Establécese en 1 h (0000 0001b) |
| 1 | Lonxitude da área da placa (en múltiplos de 8 bytes) | 0x0B | 88 bytes (inclúe 2 pad 00 bytes) |
| 1 | Código de idioma | 0x00 | Establécese en 0 para o inglés
Nota: Non se admiten outros idiomas neste momento |
| 3 | Data/Hora de fabricación: Número de minutos a partir das 0:00 horas do 1/1/96.
O byte menos significativo primeiro (little endian) 00_00_00h = non especificado (campo dinámico) |
0x10
0x65 0xB7 |
Diferenza horaria entre as 12:00 horas do 1/1/96 ás 12:XNUMX horas
O 11/07/2018 é 12018960 minutos = b76510h: almacenado en formato little endian |
| 1 | Byte de tipo/lonxitude do fabricante da placa | 0xD2 | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 010010b (18 bytes de datos) |
| P | Bytes do fabricante da placa | 0x49
0x6E 0x74 0x65 0x6C 0xAE |
Intel® Corporation codificado ASCII + LATIN8 de 1 bits |
| continuou… | |||
| Lonxitude do campo en bytes | Descrición do campo | Valores de campo | Codificación de campos |
| 0x20
0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Nome do produto da placa tipo/longitud byte | 0xD5 | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 010101b (21 bytes de datos) |
| Q | Bytes de nome de produto da placa | 0X49
0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30 |
8-bit ASCII + LATIN1 codificado Intel FPGA PAC N3000 |
| 1 | Tipo de número de serie da placa/byte de lonxitude | 0xCC | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 001100b (12 bytes de datos) |
| N | Bytes de número de serie da placa (campo dinámico) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
Codificación ASCII + LATIN8 de 1 bits
Os primeiros 1 díxitos hexadecimales son OUI: 6 Os 2º 6 díxitos hexadecimales son o enderezo MAC: 000000 |
| continuou… | |||
| Lonxitude do campo en bytes | Descrición do campo | Valores de campo | Codificación de campos |
| 0x30
0x30 0x30 0x30 |
Nota: Isto está codificado como un example e debe modificarse nun dispositivo real
Os primeiros 1 díxitos hexadecimales son OUI: 6C644 Os 2º 6 díxitos hexadecimales son o enderezo MAC: 00AB2E Nota: Para identificar non FRUID programado, configure OUI e enderezo MAC en "0000". |
||
| 1 | Número de peza da placa tipo/longitud byte | 0xCE | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 001110b (14 bytes de datos) |
| M | Bytes do número de peza da placa | 0x4B
0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20 |
ASCII + LATIN8 de 1 bits codificados con ID BOM.
Para unha lonxitude de 14 bytes, o número de parte da placa codificada, pampé K82417-002 Nota: Isto está codificado como un example e debe modificarse nun dispositivo real. Este valor de campo varía segundo o número de PBA da placa. A revisión de PBA foi eliminada en FRUID. Estes últimos catro bytes volven en branco e resérvanse para uso futuro. |
| 1 | FRU File Tipo de ID/longitude byte | 0x00 | ASCII de 8 bits + LATIN1 codificado 7:6 – 00b
5:0 – 000000b (0 bytes de datos) O FRU File O campo de bytes de ID que debería seguir isto non está incluído xa que o campo sería "nulo". Nota: FRU File bytes de identificación. O FRU File o campo versión é un campo predefinido proporcionado como unha axuda de fabricación para verificar o file que se utilizou durante a fabricación ou actualización de campo para cargar a información de FRU. O contido é específico do fabricante. Este campo tamén se proporciona na área de Información do Consello. Un dos campos ou ambos poden ser "nulos". |
| 1 | MMID tipo/longitud byte | 0xC6 | Codificación ASCII + LATIN8 de 1 bits |
| continuou… | |||
| Lonxitude do campo en bytes | Descrición do campo | Valores de campo | Codificación de campos |
| 7:6 – 11b
5:0 – 000110b (6 bytes de datos) Nota: Isto está codificado como un example e debe modificarse nun dispositivo real |
|||
| M | MMID bytes | 0x39
0x39 0x39 0x44 0x58 0x46 |
Formatado como 6 díxitos hexadecimales. Específico example na cela xunto con Intel FPGA PAC N3000 MMID = 999DXF.
Este valor de campo varía segundo os diferentes campos de SKU como MMID, OPN, PBN, etc. |
| 1 | C1h (byte de tipo/longitud codificado para indicar que non hai máis campos de información). | 0xC1 | |
| Y | 00h: calquera espazo que quede sen utilizar | 0x00 | |
| 1 | Suma de verificación da área do consello (suma de verificación cero) | 0xB9 | Nota: A suma de verificación desta táboa é unha suma de verificación cero calculada para os valores utilizados na táboa. Debe volver calcularse para os valores reais dun Intel FPGA PAC N3000. |
| Lonxitude do campo en bytes | Descrición do campo | Valores de campo | Codificación de campos |
| 1 | Formato de área de produto Versión 7:4: reservado, escriba como 0000b
3:0: número de versión de formato = 1h para esta especificación |
0x01 | Establécese en 1 h (0000 0001b) |
| 1 | Lonxitude da área de produto (en múltiplos de 8 bytes) | 0x0A | Total de 80 bytes |
| 1 | Código de idioma | 0x00 | Establécese en 0 para o inglés
Nota: Non se admiten outros idiomas neste momento |
| 1 | Nome do fabricante tipo/longitud byte | 0xD2 | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 010010b (18 bytes de datos) |
| N | Bytes de nome do fabricante | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F |
Intel Corporation codificado ASCII + LATIN8 de 1 bits |
| continuou… | |||
| Lonxitude do campo en bytes | Descrición do campo | Valores de campo | Codificación de campos |
| 0x72
0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E |
|||
| 1 | Nome do produto tipo/longitud byte | 0xD5 | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 010101b (21 bytes de datos) |
| M | Bytes de nome do produto | 0x49
0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30 |
8-bit ASCII + LATIN1 codificado Intel FPGA PAC N3000 |
| 1 | Número de peza/modelo do produto tipo/longitud byte | 0xCE | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 001110b (14 bytes de datos) |
| O | Bytes de número de peza/modelo do produto | 0x42
0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31 |
Codificación ASCII + LATIN8 de 1 bits
OPN para a placa BD-NVV-N3000-1 Este valor de campo varía con diferentes OPN Intel FPGA PAC N3000. |
| continuou… | |||
| Lonxitude do campo en bytes | Descrición do campo | Valores de campo | Codificación de campos |
| 1 | Byte de tipo/lonxitude da versión do produto | 0x01 | Binario de 8 bits 7:6 – 00b
5:0 – 000001b (1 byte de datos) |
| R | Bytes da versión do produto | 0x00 | Este campo está codificado como membro da familia |
| 1 | Número de serie do produto tipo/longitud byte | 0xCC | ASCII de 8 bits + LATIN1 codificado 7:6 – 11b
5:0 – 001100b (12 bytes de datos) |
| P | Bytes de número de serie do produto (campo dinámico) | 0x30
0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 |
Codificación ASCII + LATIN8 de 1 bits
Os primeiros 1 díxitos hexadecimales son OUI: 6 Os 2º 6 díxitos hexadecimales son o enderezo MAC: 000000 Nota: Isto está codificado como un example e debe modificarse nun dispositivo real. Os primeiros 1 díxitos hexadecimales son OUI: 6C644 Os 2º 6 díxitos hexadecimales son o enderezo MAC: 00AB2E Nota: Para identificar non FRUID programado, configure OUI e enderezo MAC en "0000". |
| 1 | Activo Tag byte de tipo/lonxitude | 0x01 | Binario de 8 bits 7:6 – 00b
5:0 – 000001b (1 byte de datos) |
| Q | Activo Tag | 0x00 | Non é compatible |
| 1 | FRU File Tipo de ID/longitude byte | 0x00 | ASCII de 8 bits + LATIN1 codificado 7:6 – 00b
5:0 – 000000b (0 bytes de datos) O FRU File O campo de bytes de ID que debería seguir isto non está incluído xa que o campo sería "nulo". |
| continuou… | |||
| Lonxitude do campo en bytes | Descrición do campo | Valores de campo | Codificación de campos |
| Nota: FRU file bytes de identificación.
O FRU File o campo versión é un campo predefinido proporcionado como unha axuda de fabricación para verificar o file que se utilizou durante a fabricación ou actualización de campo para cargar a información de FRU. O contido é específico do fabricante. Este campo tamén se proporciona na área de Información do Consello. Un dos campos ou ambos poden ser "nulos". |
|||
| 1 | C1h (byte de tipo/longitud codificado para indicar que non hai máis campos de información). | 0xC1 | |
| Y | 00h: calquera espazo que quede sen utilizar | 0x00 | |
| 1 | Área de información do produto Suma de comprobación (suma de verificación cero)
(Campo dinámico) |
0x9D | Nota: a suma de verificación desta táboa é unha suma de verificación cero calculada para os valores utilizados na táboa. Debe volver calcularse para os valores reais dun Intel FPGA PAC. |
Guía de usuario del controlador de administración de placas Intel® FPGA programable de aceleración N3000
Historial de revisións
Historial de revisións para a tarxeta de aceleración programable Intel FPGA N3000 Board Management Controller Guía de usuario
| Versión do documento | Cambios |
| 2019.11.25 | Lanzamento de produción inicial. |
Intel Corporation. Todos os dereitos reservados. Intel, o logotipo de Intel e outras marcas de Intel son marcas comerciais de Intel Corporation ou das súas subsidiarias. Intel garante o rendemento dos seus produtos FPGA e semicondutores segundo as especificacións actuais de acordo coa garantía estándar de Intel, pero resérvase o dereito de facer cambios en calquera produto e servizo en calquera momento e sen previo aviso. Intel non asume ningunha responsabilidade ou responsabilidade derivada da aplicación ou uso de calquera información, produto ou servizo descrito aquí, salvo que Intel o acorde expresamente por escrito. Recoméndase aos clientes de Intel que obteñan a versión máis recente das especificacións do dispositivo antes de confiar en calquera información publicada e antes de facer pedidos de produtos ou servizos.
*Outros nomes e marcas poden ser reclamados como propiedade doutros.
Documentos/Recursos
 |
Tarjeta de aceleración programable Intel FPGA N3000 Controlador de administración de placas [pdfGuía do usuario Placa de aceleración programable FPGA Placa N3000, controlador de xestión, FPGA, tarxeta de aceleración programable Placa N3000, controlador de xestión, controlador de xestión de placa N3000, controlador de xestión |
