Intel FPGA Programmable Acceleration Card N3000 Board Management Controller

Intel FPGA Programmable Acceleration Card N3000 BMC Panimula

Tungkol sa Dokumentong ito

Sumangguni sa Intel FPGA Programmable Acceleration Card N3000 Board Management User Guide para matuto pa tungkol sa mga function at feature ng Intel® MAX® 10 BMC at para maunawaan kung paano magbasa ng data ng telemetry sa Intel FPGA PAC N3000 gamit ang PLDM sa MCTP SMBus at I2C SMBus . Kasama ang isang panimula sa Intel MAX 10 root of trust (RoT) at secure remote system update.

Tapos naview
Ang Intel MAX 10 BMC ay responsable para sa pagkontrol, pagsubaybay at pagbibigay ng access sa mga feature ng board. Nakikipag-interface ang Intel MAX 10 BMC sa mga on-board na sensor, FPGA at flash, at namamahala sa mga power-on/power-off na sequence, configuration ng FPGA at telemetry data polling. Maaari kang makipag-ugnayan sa BMC gamit ang Platform Level Data Model (PLDM) na bersyon 1.1.1 na protocol. Ang BMC firmware ay field upgradeable sa PCIe gamit ang remote system update feature.

Mga Tampok ng BMC

• Nagsisilbing Root of Trust (RoT) at nagbibigay-daan sa mga secure na feature ng pag-update ng Intel FPGA PAC N3000.
• Kinokontrol ang firmware at FPGA flash update sa PCIe.
• Pinamamahalaan ang configuration ng FPGA.
• Kino-configure ang mga setting ng network para sa C827 Ethernet re-timer device.
• Mga Control na Power up at power down sequencing at fault detection na may awtomatikong shut-down na proteksyon.
• Kinokontrol ang kapangyarihan at nagre-reset sa board.
• Mga interface na may mga sensor, FPGA flash at QSFP.
• Sinusubaybayan ang data ng telemetry (temperatura ng board, voltage at kasalukuyang) at nagbibigay ng proteksiyon na aksyon kapag ang mga pagbabasa ay nasa labas ng kritikal na threshold.
  • Nag-uulat ng data ng telemetry upang i-host ang BMC sa pamamagitan ng Platform Level Data Model (PLDM) sa MCTP SMBus o I2C.
  • Sinusuportahan ang PLDM sa MCTP SMBus sa pamamagitan ng PCIe SMBus. Ang 0xCE ay isang 8-bit na slave address.
  • Sinusuportahan ang I2C SMBus. Ang 0xBC ay ang 8-bit na slave address.
• Ina-access ang mga Ethernet MAC address sa EEPROM at field replaceable unit identificiation (FRUID) EEPROM.

Intel Corporation. Lahat ng karapatan ay nakalaan. Ang Intel, ang logo ng Intel, at iba pang mga marka ng Intel ay mga trademark ng Intel Corporation o mga subsidiary nito. Ginagarantiyahan ng Intel ang pagganap ng mga produktong FPGA at semiconductor nito sa kasalukuyang mga detalye alinsunod sa karaniwang warranty ng Intel, ngunit inilalaan ang karapatang gumawa ng mga pagbabago sa anumang produkto at serbisyo anumang oras nang walang abiso. Walang pananagutan o pananagutan ang Intel na nagmumula sa aplikasyon o paggamit ng anumang impormasyon, produkto, o serbisyong inilarawan dito maliban kung hayagang sinang-ayunan ng Intel. Pinapayuhan ang mga customer ng Intel na kunin ang pinakabagong bersyon ng mga detalye ng device bago umasa sa anumang nai-publish na impormasyon at bago maglagay ng mga order para sa mga produkto o serbisyo. *Ang ibang mga pangalan at tatak ay maaaring i-claim bilang pag-aari ng iba.

BMC High-Level Block Diagram

Root of Trust (RoT)
Ang Intel MAX 10 BMC ay gumaganap bilang Root of Trust (RoT) at nagbibigay-daan sa secure na remote system update feature ng Intel FPGA PAC N3000. Kasama sa RoT ang mga feature na maaaring makatulong na maiwasan ang mga sumusunod:

• Naglo-load o nagpapatupad ng hindi awtorisadong code o mga disenyo
• Mga nakakagambalang operasyon na tinangka ng unprivileged software, privileged software, o host BMC
• Hindi sinasadyang pagpapatupad ng mas lumang code o mga disenyo na may mga kilalang bug o kahinaan sa pamamagitan ng pagpapagana sa BMC na bawiin ang pahintulot

Gabay sa User ng Intel® FPGA Programmable Acceleration Card N3000 Board Management Controller

Ang Intel FPGA PAC N3000 BMC ay nagpapatupad din ng ilang iba pang mga patakaran sa seguridad na nauugnay sa pag-access sa pamamagitan ng iba't ibang mga interface, pati na rin ang pagprotekta sa on-board na flash sa pamamagitan ng limitasyon ng write rate. Mangyaring sumangguni sa Intel FPGA Programmable Acceleration Card N3000 Security User Guide para sa impormasyon sa RoT at mga security feature ng Intel FPGA PAC N3000.

Kaugnay na Impormasyon
Intel FPGA Programmable Acceleration Card N3000 Security User Guide

Secure na Remote System Update
Sinusuportahan ng BMC ang Secure RSU para sa Intel MAX 10 BMC Nios® firmware at RTL image at Intel Arria® 10 FPGA image update na may authentication at integrity checks. Ang Nios firmware ang namamahala sa pag-authenticate ng imahe sa panahon ng proseso ng pag-update. Ang mga update ay itinutulak sa interface ng PCIe sa Intel Arria 10 GT FPGA, na kung saan ay isinusulat ito sa ibabaw ng Intel Arria 10 FPGA SPI master sa Intel MAX 10 FPGA SPI slave. Isang pansamantalang flash area na tinatawag na stagAng lugar ay nag-iimbak ng anumang uri ng authentication bitstream sa pamamagitan ng SPI interface. Ang disenyo ng BMC RoT ay naglalaman ng cryptographic module na nagpapatupad ng SHA2 256 bit hash verification function at ECDSA 256 P 256 signature verification function upang patotohanan ang mga susi at larawan ng user. Ginagamit ng Nios firmware ang cryptographic module para patotohanan ang user signed image sa stagsa lugar. Kung pumasa ang pagpapatunay, kinokopya ng firmware ng Nios ang larawan ng user sa lugar ng flash ng user. Kung nabigo ang pagpapatotoo, ang Nios firmware ay nag-uulat ng isang error. Mangyaring sumangguni sa Intel FPGA Programmable Acceleration Card N3000 Security User Guide para sa impormasyon sa RoT at mga security feature ng Intel FPGA PAC N3000.

Kaugnay na Impormasyon
Intel FPGA Programmable Acceleration Card N3000 Security User Guide

Pamamahala ng Power Sequence
Ang BMC Power sequencer state machine ay namamahala sa Intel FPGA PAC N3000 na power-on at power-off na mga sequence para sa mga case ng sulok sa panahon ng proseso ng power-on o normal na operasyon. Sinasaklaw ng Intel MAX 10 power-up flow ang buong proseso kabilang ang Intel MAX 10 boot-up, Nios boot-up, at power sequence management para sa FPGA configuration. Dapat suriin ng host ang mga build na bersyon ng parehong Intel MAX 10 at FPGA, pati na rin ang status ng Nios pagkatapos ng bawat power-cycle, at gumawa ng kaukulang mga aksyon kung sakaling ang Intel FPGA PAC N3000 ay tumakbo sa mga sulok na kaso gaya ng Intel MAX 10 o FPGA factory build load failure o Nios boot up failure. Pinoprotektahan ng BMC ang Intel FPGA PAC N3000 sa pamamagitan ng pag-shut down ng power sa card sa ilalim ng mga sumusunod na kondisyon:

• 12 V Auxiliary o PCIe edge supply voltage ay mas mababa sa 10.46 V
• Ang temperatura ng core ng FPGA ay umabot sa 100°C
• Ang temperatura ng board ay umabot sa 85 °C

Pagsubaybay ng Lupon sa Pamamagitan ng Mga Sensor
Sinusubaybayan ng Intel MAX 10 BMC ang voltage, kasalukuyan at temperatura ng iba't ibang bahagi sa Intel FPGA PAC N3000. Maaaring ma-access ng host BMC ang data ng telemetry sa pamamagitan ng PCIe SMBus. Ang PCIe SMBus sa pagitan ng host BMC at Intel FPGA PAC N3000 Intel MAX 10 BMC ay ibinabahagi ng parehong PLDM over MCTP SMBus endpoint at Standard I2C slave sa Avalon-MM interface (read-only).

Board Monitoring sa pamamagitan ng PLDM sa MCTP SMBus

Ang BMC sa Intel FPGA PAC N3000 ay nakikipag-ugnayan sa isang server na BMC sa PCIe* SMBus. Ang MCTP controller ay sumusuporta sa Platform Level Data Model (PLDM) sa Management Component Transport Protocol (MCTP) stack. Ang MCTP endpoint slave address ay 0xCE bilang default. Maaari itong i-reprogram sa kaukulang seksyon ng panlabas na FPGA Quad SPI flash sa pamamagitan ng in-band na paraan kung kinakailangan. Sinusuportahan ng Intel FPGA PAC N3000 BMC ang isang subset ng PLDM at MCTP na mga utos upang paganahin ang isang server BMC na makakuha ng data ng sensor gaya ng voltage, kasalukuyang at temperatura.

Tandaan: 
Ang Platform Level Data Model (PLDM) sa MCTP SMBus endpoint ay suportado. Ang PLDM sa MCTP sa pamamagitan ng katutubong PCIe ay hindi suportado. Kategorya ng device ng SMBus: Ang device na "Fixed not Discoverable" ay sinusuportahan bilang default, ngunit lahat ng apat na kategorya ng device ay sinusuportahan at maaaring i-configure muli ang field. Ang ACK-Poll ay suportado

• Sinusuportahan ng default na slave address ng SMBus na 0xCE.
• Sinusuportahan ng isang nakapirming o nakatalagang slave address.

Sinusuportahan ng BMC ang bersyon 1.3.0 ng Management Component Transport Protocol (MCTP) Base Specification (DTMF specification DSP0236), bersyon 1.1.1 ng PLDM for Platform Monitoring and Control standard (DTMF specification DSP0248), at bersyon 1.0.0 ng PLDM para sa Message Control and Discovery (DTMF specification DSP0240).

Kaugnay na Impormasyon
Mga Detalye ng Distributed Management Task Force (DMTF) Para sa link sa mga partikular na detalye ng DMTF

Bilis ng Interface ng SMBus

Ang pagpapatupad ng Intel FPGA PAC N3000 ay sumusuporta sa mga transaksyon sa SMBus sa 100 KHz bilang default.

Suporta sa MCTP Packetization

Mga Kahulugan ng MCTP

• Ang katawan ng mensahe ay kumakatawan sa payload ng isang mensahe ng MCTP. Ang katawan ng mensahe ay maaaring sumasaklaw sa maraming MCTP packet.
• Ang MCTP packet payload ay tumutukoy sa bahagi ng message body ng isang MCTP message na dinadala sa isang solong MCTP packet.
• Ang Transmission Unit ay tumutukoy sa laki ng bahagi ng MCTP packet payload.

Laki ng Unit ng Pagpapadala

• Ang laki ng baseline transmission unit (minimum transmission unit) para sa MCTP ay 64 bytes.
• Ang lahat ng mga mensahe ng kontrol ng MCTP ay kinakailangang magkaroon ng packet payload na hindi mas malaki kaysa sa baseline transmission unit nang walang negosasyon. (Ang mekanismo ng negosasyon para sa mas malalaking unit ng transmission sa pagitan ng mga endpoint ay partikular sa uri ng mensahe at hindi natugunan sa detalye ng MCTP Base)
• Anumang mensahe ng MCTP na ang laki ng katawan ng mensahe ay mas malaki sa 64 bytes ay dapat hatiin sa maraming packet para sa isang pagpapadala ng mensahe.

Mga Patlang ng Packet ng MCTP

Pangkalahatang Packet/Mga Patlang ng Mensahe

Mga Suportadong Command Set

Mga sinusuportahang MCTP Command

• Kumuha ng Suporta sa Bersyon ng MCTP
  • Impormasyon sa Bersyon ng Base Spec
  • Impormasyon sa Bersyon ng Control Protocol
  • PLDM sa Bersyon ng MCTP
• Itakda ang Endpoint ID
• Kumuha ng Endpoint ID
• Kumuha ng Endpoint UUID
• Kumuha ng Suporta sa Uri ng Mensahe
• Kumuha ng Vendor Defined Message Support

Tandaan: 
Para sa Get Vendor Defined Message Support command, tumugon ang BMC gamit ang completion code na ERROR_INVALID_DATA(0x02).

Mga sinusuportahang PLDM Base Specification Commands

• SetTID
• GetTID
• GetPLDMVersion
• Kumuha ngPLDMtypes
• Kumuha ngPLDMCommands

Sinusuportahang PLDM para sa Platform Monitoring at Control Specification Commands

• SetTID
• GetTID
• GetSensorReading
• GetSensorThresholds
• SetSensorThresholds
• GetPDRRepositoryInfo
• Kumuha ngPDR

Tandaan: 
Ang mga core poll ng BMC Nios II para sa iba't ibang data ng telemetry bawat 1 millisecond, at ang tagal ng botohan ay tumatagal ng humigit-kumulang 500~800 millisecond, kaya ang mensahe ng tugon laban sa isang kaukulang mensahe ng kahilingan ng command na GetSensorReading o GetSensorThresholds ay naaayon sa pag-update bawat 500~800 millisecond.

Tandaan: 
Ang GetStateSensorReadings ay hindi suportado.

Topology at Hierarchy ng PLDM

Tinukoy na Platform Descriptor Records
Gumagamit ang Intel FPGA PAC N3000 ng 20 Platform Descriptor Records (PDRs). Sinusuportahan lang ng Intel MAX 10 BMC ang mga pinagsama-samang PDR kung saan ang mga PDR ay hindi dynamic na idaragdag o aalisin kapag ang QSFP ay nakasaksak at na-unplug. Kapag na-unplug ang sensor operational status ay iuulat lang bilang hindi available.

Mga Pangalan ng Sensor at Record Handle
Ang lahat ng PDR ay itinalaga ng isang opaque na numeric na halaga na tinatawag na Record Handle. Ginagamit ang value na ito para sa pag-access ng mga indibidwal na PDR sa loob ng PDR Repository sa pamamagitan ng GetPDR (DTMF specification DSP0248). Ang sumusunod na talahanayan ay isang pinagsama-samang listahan ng mga sensor na sinusubaybayan sa Intel FPGA PAC N3000.

Mga Pangalan ng Sensor ng PDR at Record Handle

Function	Pangalan ng Sensor	Impormasyon ng Sensor	PLDM
		Pinagmulan ng Pagbabasa ng Sensor (Component)	PDR Record Handle	Mga limitasyon sa PDR	Mga pagbabago sa threshold pinapayagan sa pamamagitan ng PLDM
Kabuuang kapangyarihan ng pag-input ng Intel FPGA PAC	Kapangyarihan ng Lupon	Kalkulahin mula sa mga daliri ng PCIe 12V Kasalukuyan at Voltage	1	0	Hindi
Mga daliri ng PCIe 12 V Kasalukuyan	12 V Backplane Current	PAC1932 SENSE1	2	0	Hindi
Mga daliri ng PCIe 12 V Voltage	12 V Backplane Voltage	PAC1932 SENSE1	3	0	Hindi
1.2 V Riles Voltage	1.2 V Voltage	MAX10 ADC	4	0	Hindi
1.8 V Riles Voltage	1.8 V Voltage	MAX 10 ADC	6	0	Hindi
3.3 V Riles Voltage	3.3 V Voltage	MAX 10 ADC	8	0	Hindi
FPGA Core Voltage	FPGA Core Voltage	LTC3884 (U44)	10	0	Hindi
FPGA Core Current	FPGA Core Current	LTC3884 (U44)	11	0	Hindi
FPGA Core Temperature	FPGA Core Temperature	FPGA temp diode sa pamamagitan ng TMP411	12	Itaas na Babala: 90 Upper Fatal: 100	Oo
Temperatura ng Lupon	Temperatura ng Lupon	TMP411 (U65)	13	Itaas na Babala: 75 Upper Fatal: 85	Oo
QSFP0 Voltage	QSFP0 Voltage	External na QSFP module (J4)	14	0	Hindi
QSFP0 Temperatura	QSFP0 Temperatura	External na QSFP module (J4)	15	Itaas na Babala: Halaga na itinakda ng QSFP Vendor Upper Fatal: Halaga na itinakda ng QSFP Vendor	Hindi
PCIe Auxiliary 12V Current	12 V AUX	PAC1932 SENSE2	24	0	Hindi
PCIe Auxiliary 12V Voltage	12 V AUX Voltage	PAC1932 SENSE2	25	0	Hindi
QSFP1 Voltage	QSFP1 Voltage	External na QSFP module (J5)	37	0	Hindi
QSFP1 Temperatura	QSFP1 Temperatura	External na QSFP module (J5)	38	Itaas na Babala: Halaga na itinakda ng QSFP Vendor Upper Fatal: Halaga na itinakda ng QSFP Vendor	Hindi
PKVL Isang Pangunahing Temperatura	PKVL Isang Pangunahing Temperatura	PKVL chip (88EC055) (U18A)	44	0	Hindi
nagpatuloy...

Function	Pangalan ng Sensor	Impormasyon ng Sensor	PLDM
		Pinagmulan ng Pagbabasa ng Sensor (Component)	PDR Record Handle	Mga limitasyon sa PDR	Mga pagbabago sa threshold pinapayagan sa pamamagitan ng PLDM
Temperatura ng PKVL A Serdes	Temperatura ng PKVL A Serdes	PKVL chip (88EC055) (U18A)	45	0	Hindi
PKVL B Core Temperature	PKVL B Core Temperature	PKVL chip (88EC055) (U23A)	46	0	Hindi
Temperatura ng PKVL B Serdes	Temperatura ng PKVL B Serdes	PKVL chip (88EC055) (U23A)	47	0	Hindi

Tandaan: 
Ang Upper Warning at Upper Fatal values ​​para sa QSFP ay itinakda ng QSFP vendor. Sumangguni sa datasheet ng vendor para sa mga halaga. Babasahin ng BMC ang mga halaga ng threshold na ito at iuulat ang mga ito. Ang fpgad ay isang serbisyo na makakatulong sa iyong protektahan ang server mula sa pag-crash kapag ang hardware ay umabot sa isang mas mataas na hindi mababawi o mas mababang hindi mababawi na sensor threshold (tinatawag din bilang fatal threshold). Ang fpgad ay may kakayahang subaybayan ang bawat isa sa 20 sensor na iniulat ng Board Management Controller. Mangyaring sumangguni sa paksang Graceful Shutdown mula sa Intel Acceleration Stack User Guide: Intel FPGA Programmable Acceleration Card N3000 para sa higit pang impormasyon.

Tandaan:
Ang mga kwalipikadong OEM server system ay dapat magbigay ng kinakailangang paglamig para sa iyong mga workload. Maaari mong makuha ang mga halaga ng mga sensor sa pamamagitan ng pagpapatakbo ng sumusunod na OPAE command bilang root o sudo: $ sudo fpgainfo bmc

Kaugnay na Impormasyon
Gabay sa Gumagamit ng Intel Acceleration Stack: Intel FPGA Programmable Acceleration Card N3000

Board Monitoring sa pamamagitan ng I2C SMBus

Ang karaniwang I2C na alipin sa Avalon-MM interface (read-only) ay nagbabahagi ng PCIe SMBus sa pagitan ng host BMC at ng Intel MAX 10 RoT. Ang Intel FPGA PAC N3000 ay sumusuporta sa karaniwang I2C na interface ng alipin at ang slave address ay 0xBC bilang default para lamang sa out-of-band access. Ang byte addressing mode ay 2-byte offset address mode. Narito ang telemetry data register memory map na magagamit mo upang ma-access ang impormasyon sa pamamagitan ng I2C commands. Inilalarawan ng column ng paglalarawan kung paano maaaring maproseso pa ang mga naibalik na halaga ng rehistro upang makuha ang aktwal na mga halaga. Ang mga unit ay maaaring Celsius (°C), mA, mV, mW depende sa kung anong sensor ang iyong nabasa.

Mapa ng Memorya ng Telemetry Data Register

Magrehistro	Offset	Lapad	Access	Patlang	Default na Halaga	Paglalarawan
Temperatura ng Lupon	0x100	32	RO	[31:0]	32'h00000000	TMP411(U65) Ang halaga ng rehistro ay naka-sign integer Temperatura = halaga ng rehistro * 0.5
Mataas na Babala sa Temperatura ng Lupon	0x104	32	RW	[31:0]	32'h00000000	TMP411(U65) Ang halaga ng pagpaparehistro ay naka-sign integer
						Mataas na Limitasyon = halaga ng rehistro * 0.5
Mataas na Mataas na Temperatura ng Lupon Nakamamatay	0x108	32	RW	[31:0]	32'h00000000	TMP411(U65) Ang halaga ng pagpaparehistro ay naka-sign integer
						Mataas na Kritikal = halaga ng rehistro * 0.5
FPGA Core Temperature	0x110	32	RO	[31:0]	32'h00000000	TMP411(U65) Ang halaga ng pagpaparehistro ay naka-sign integer
						Temperatura = halaga ng rehistro * 0.5
Mamatay ang FPGA Babala sa Mataas na Temperatura	0x114	32	RW	[31:0]	32'h00000000	TMP411(U65) Ang halaga ng pagpaparehistro ay naka-sign integer
						Mataas na Limitasyon = halaga ng rehistro * 0.5
nagpatuloy...

Magrehistro	Offset	Lapad	Access	Patlang	Default na Halaga	Paglalarawan
FPGA Core Voltage	0x13C	32	RO	[31:0]	32'h00000000	LTC3884(U44) Voltage(mV) = halaga ng rehistro
FPGA Core Current	0x140	32	RO	[31:0]	32'h00000000	LTC3884(U44) Kasalukuyang(mA) = halaga ng rehistro
12v Backplane Voltage	0x144	32	RO	[31:0]	32'h00000000	Voltage(mV) = halaga ng rehistro
12v Backplane Current	0x148	32	RO	[31:0]	32'h00000000	Kasalukuyang(mA) = halaga ng rehistro
1.2v Voltage	0x14C	32	RO	[31:0]	32'h00000000	Voltage(mV) = halaga ng rehistro
12v Aux Voltage	0x150	32	RO	[31:0]	32'h00000000	Voltage(mV) = halaga ng rehistro
12v Aux Current	0x154	32	RO	[31:0]	32'h00000000	Kasalukuyang(mA) = halaga ng rehistro
1.8v Voltage	0x158	32	RO	[31:0]	32'h00000000	Voltage(mV) = halaga ng rehistro
3.3v Voltage	0x15C	32	RO	[31:0]	32'h00000000	Voltage(mV) = halaga ng rehistro
Kapangyarihan ng Lupon	0x160	32	RO	[31:0]	32'h00000000	Power(mW) = halaga ng rehistro
PKVL Isang Pangunahing Temperatura	0x168	32	RO	[31:0]	32'h00000000	PKVL1(U18A) Ang halaga ng pagpaparehistro ay naka-sign integer Temperatura = halaga ng rehistro * 0.5
Temperatura ng PKVL A Serdes	0x16C	32	RO	[31:0]	32'h00000000	PKVL1(U18A) Ang halaga ng pagpaparehistro ay naka-sign integer Temperatura = halaga ng rehistro * 0.5
PKVL B Core Temperature	0x170	32	RO	[31:0]	32'h00000000	PKVL2(U23A) Ang halaga ng pagpaparehistro ay naka-sign integer Temperatura = halaga ng rehistro * 0.5
Temperatura ng PKVL B Serdes	0x174	32	RO	[31:0]	32'h00000000	PKVL2(U23A) Ang halaga ng pagpaparehistro ay naka-sign integer Temperatura = halaga ng rehistro * 0.5

Nakukuha ang mga value ng QSFP sa pamamagitan ng pagbabasa ng QSFP module at pag-uulat ng mga read value sa naaangkop na rehistro. Kung ang QSFP module ay hindi sumusuporta sa Digital Diagnostics Monitoring o kung ang QSFP module ay hindi naka-install, pagkatapos ay huwag pansinin ang mga value na nabasa mula sa QSFP registers. Gamitin ang tool na Intelligent Platform Management Interface (IPMI) upang basahin ang data ng telemetry sa pamamagitan ng I2C bus.

I2C command na basahin ang mga temperatura ng board sa address na 0x100:
Sa utos sa ibaba:

• Ang 0x20 ay ang I2C master bus address ng iyong server na direktang makaka-access sa mga slot ng PCIe. Nag-iiba ang address na ito sa server. Mangyaring sumangguni sa datasheet ng iyong server para sa tamang I2C address ng iyong server.
• Ang 0xBC ay ang I2C slave address ng Intel MAX 10 BMC.
• Ang 4 ay ang bilang ng mga nabasang byte ng data
• 0x01 0x00 ay ang address ng rehistro ng temperatura ng board na ipinakita sa talahanayan.

utos:
ipmitool i2c bus=0x20 0xBC 4 0x01 0x00

Output:
01110010 00000000 00000000 00000000

Ang output value sa hexidecimal ay: 0x72000000 0x72 ay 114 sa decimal. Upang kalkulahin ang temperatura sa Celsius i-multiply sa 0.5: 114 x 0.5 = 57 °C

Tandaan: 
Hindi lahat ng server ay sumusuporta sa I2C bus na direktang access sa PCIe slots. Pakisuri ang datasheet ng iyong server para sa impormasyon ng suporta at I2C bus address.

Format ng Data ng EEPROM

Tinutukoy ng seksyong ito ang format ng data ng parehong MAC Address EEPROM at FRUID EEPROM at maaaring ma-access ng host at FPGA ayon sa pagkakabanggit.

MAC EEPROM
Sa panahon ng pagmamanupaktura, pinoprograma ng Intel ang MAC address na EEPROM gamit ang mga address ng Intel Ethernet Controller XL710-BM2 MAC. Ina-access ng Intel MAX 10 ang mga address sa MAC address na EEPROM sa pamamagitan ng I2C bus. Tuklasin ang MAC address gamit ang sumusunod na command: $ sudo fpga mac

Ang MAC Address EEPROM ay naglalaman lamang ng panimulang 6-byte na MAC address sa address na 0x00h na sinusundan ng bilang ng MAC address na 08. Ang panimulang MAC address ay naka-print din sa label na sticker sa likod na bahagi ng Printed Circuit Board (PCB). Ang driver ng OPAE ay nagbibigay ng mga sysfs node upang makuha ang panimulang MAC address mula sa sumusunod na lokasyon: /sys/class/fpga/intel-fpga-dev.*/intel-fpga-fme.*/spi altera.*.auto/spi_master/ spi */spi*/mac_address Panimulang MAC Address Halample: 644C360F4430 Kinukuha ng driver ng OPAE ang bilang mula sa sumusunod na lokasyon: /sys/class/fpga/ intel-fpga-dev.*/intel-fpga-fme.*/spi-altera.*.auto/spi_master/ spi*/ spi*/mac_count Bilang ng MAC Halample: 08 Mula sa panimulang MAC address, ang natitirang pitong MAC address ay nakukuha sa pamamagitan ng sunud-sunod na pagdaragdag sa Least Significant Byte (LSB) ng panimulang MAC Address sa pamamagitan ng bilang ng isa para sa bawat kasunod na MAC address. Kasunod na MAC address halample:

• 644C360F4431
• 644C360F4432
• 644C360F4433
• 644C360F4434
• 644C360F4435
• 644C360F4436
• 644C360F4437

Tandaan: Kung gumagamit ka ng ES Intel FPGA PAC N3000, maaaring hindi ma-program ang MAC EEPROM. Kung ang MAC EEPROM ay hindi naka-program, ang unang MAC address na nabasa ay babalik bilang FFFFFFFFFFFF.

Field Replaceable Unit Identification (FRUID) EEPROM Access
Mababasa mo lang ang field replaceable unit identification (FRUID) EEPROM (0xA0) mula sa host BMC sa pamamagitan ng SMBus. Ang istraktura sa FRUID EEPROM ay batay sa detalye ng IPMI, Pamamahala ng Platform na Kahulugan ng Imbakan ng Impormasyon ng FRU, v1.3, Marso 24, 2015, kung saan nagmula ang istraktura ng impormasyon ng board. Ang FRUID EEPROM ay sumusunod sa karaniwang format ng header na may Lugar ng Lupon at Lugar ng Impormasyon ng Produkto. Sumangguni sa talahanayan sa ibaba para sa kung anong mga field sa karaniwang header ang nalalapat sa FRUID EEPROM.

Karaniwang Header ng FRUID EEPROM
Ang lahat ng mga patlang sa karaniwang header ay sapilitan.

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Halaga ng FRUID EEPROM
1	Common Header Format Bersyon 7:4 – nakalaan, isulat bilang 0000b 3:0 – numero ng bersyon ng format = 1h para sa detalyeng ito	01h (Itakda bilang 00000001b)
1	Panloob na Paggamit ng Lugar na Panimulang Offset (sa maramihang 8 byte). 00h ay nagpapahiwatig na ang lugar na ito ay wala.	00h (wala)
1	Chassis Info Area Starting Offset (sa multiple ng 8 bytes). 00h ay nagpapahiwatig na ang lugar na ito ay wala.	00h (wala)
1	Board Area Starting Offset (sa multiple ng 8 bytes). 00h ay nagpapahiwatig na ang lugar na ito ay wala.	01h
1	Product Info Area Starting Offset (sa multiple ng 8 bytes). 00h ay nagpapahiwatig na ang lugar na ito ay wala.	0Ch
1	MultiRecord Area Starting Offset (sa multiple ng 8 bytes). 00h ay nagpapahiwatig na ang lugar na ito ay wala.	00h (wala)
1	PAD, isulat bilang 00h	00h
1	Karaniwang Header Checksum (zero checksum)	F2h

Ang karaniwang mga byte ng header ay inilalagay mula sa unang address ng EEPROM. Ang layout ay kamukha ng figure sa ibaba.

FRUID EEPROM Memory Layout Block Diagram

Lugar ng Lupon ng FRUID EEPROM

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Mga Halaga ng Field	Field Encoding
1	Board Area Format Bersyon 7:4 – nakalaan, isulat bilang 0000b 3:0 – format na numero ng bersyon	0x01	Itakda sa 1h (0000 0001b)
1	Haba ng Lugar ng Lupon (sa multiple ng 8 byte)	0x0B	88 byte (kasama ang 2 pad 00 bytes)
1	Code ng Wika	0x00	Itakda sa 0 para sa English Tandaan: Walang ibang wika ang sinusuportahan sa ngayon
3	Mfg. Petsa / Oras: Bilang ng mga minuto mula 0:00 oras 1/1/96. Pinakamababang Makabuluhang byte muna (maliit na endian) 00_00_00h = hindi natukoy (Dynamic na field)	0x10 0x65 0xB7	Pagkakaiba ng oras sa pagitan ng 12:00 AM 1/1/96 hanggang 12 PM Ang 11/07/2018 ay 12018960 minuto = b76510h – nakaimbak sa maliit na format ng endian
1	Uri ng Board Manufacturer/haba ng byte	0xD2	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 11b 5:0 – 010010b (18 bytes ng data)
P	Mga byte ng Board Manufacturer	0x49 0x6E 0x74 0x65 0x6C 0xAE	8-bit na ASCII + LATIN1 na naka-code sa Intel® Corporation
nagpatuloy...

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Mga Halaga ng Field	Field Encoding
		0x20 0x43 0x6F 0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E
1	Uri ng Board Pangalan ng Produkto/haba ng byte	0xD5	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 11b 5:0 – 010101b (21 bytes ng data)
Q	Mga byte ng Pangalan ng Produkto ng Board	0X49 0X6E 0X74 0X65 0X6C 0XAE 0X20 0X46 0X50 0X47 0X41 0X20 0X50 0X41 0X43 0X20 0X4E 0X33 0X30 0X30 0X30	8-bit na ASCII + LATIN1 na naka-code na Intel FPGA PAC N3000
1	Uri ng Board Serial Number/haba ng byte	0xCC	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 11b 5:0 – 001100b (12 bytes ng data)
N	Mga byte ng Serial Number ng Board (Dynamic na field)	0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30	8-bit na ASCII + LATIN1 na naka-code Ang unang 1 na hex na digit ay OUI: 6 Ang ika-2 6 na hex na digit ay MAC address: 000000
nagpatuloy...

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Mga Halaga ng Field	Field Encoding
		0x30 0x30 0x30 0x30	Tandaan: Ito ay naka-code bilang isang example at kailangang baguhin sa isang aktwal na device Ang unang 1 na hex na digit ay OUI: 6C644 Ang ika-2 6 na hex na digit ay MAC address: 00AB2E Tandaan: Upang makilala hindi naka-program na FRUID, itakda ang OUI at MAC address sa "0000".
1	Uri ng Board Part Number/haba ng byte	0xCE	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 11b 5:0 – 001110b (14 bytes ng data)
M	Mga byte ng Board Part Number	0x4B 0x38 0x32 0x34 0x31 0x37 0x20 0x30 0x30 0x32 0x20 0x20 0x20 0x20	8-bit na ASCII + LATIN1 na naka-code na may BOM ID. Para sa 14 byte na haba, ang naka-code na board part number halample ay K82417-002 Tandaan: Ito ay naka-code bilang isang example at kailangang baguhin sa isang aktwal na device. Nag-iiba ang field value na ito sa iba't ibang board PBA number. Ang PBA Revision ay tinanggal sa FRUID. Ang huling apat na byte na ito ay nagbabalik na blangko at nakalaan para magamit sa hinaharap.
1	FRU File Uri ng ID/haba ng byte	0x00	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 00b 5:0 – 000000b (0 bytes ng data) Ang FRU File Ang field ng ID bytes na dapat sumunod dito ay hindi kasama dahil magiging 'null' ang field. Tandaan: FRU File ID byte. Ang FRU File ang field ng bersyon ay isang paunang natukoy na field na ibinigay bilang tulong sa pagmamanupaktura para sa pag-verify ng file na ginamit sa paggawa o pag-update sa field para i-load ang impormasyon ng FRU. Ang nilalaman ay partikular sa tagagawa. Ang field na ito ay ibinibigay din sa lugar ng Board Info. Maaaring 'null' ang alinman o parehong field.
1	Uri ng MMID/haba ng byte	0xC6	8-bit na ASCII + LATIN1 na naka-code
nagpatuloy...

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Mga Halaga ng Field	Field Encoding
			7:6 – 11b 5:0 – 000110b (6 bytes ng data) Tandaan: Ito ay naka-code bilang isang example at kailangang baguhin sa isang aktwal na device
M	MMID byte	0x39 0x39 0x39 0x44 0x58 0x46	Naka-format bilang 6 na hex digit. Tukoy na halampsa cell sa tabi ng Intel FPGA PAC N3000 MMID = 999DXF. Nag-iiba ang value ng field na ito sa iba't ibang field ng SKU tulad ng MMID, OPN, PBN atbp.
1	C1h (uri/haba ng byte na naka-encode upang isaad ang wala nang mga field ng impormasyon).	0xC1
Y	00h – anumang natitirang hindi nagamit na espasyo	0x00
1	Board Area Checksum (zero checksum)	0xB9	Tandaan: Ang checksum sa talahanayang ito ay isang zero checksum na kinalkula para sa mga halagang ginamit sa talahanayan. Dapat itong muling kalkulahin para sa mga aktwal na halaga ng isang Intel FPGA PAC N3000.

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Mga Halaga ng Field	Field Encoding
1	Format ng Product Area Bersyon 7:4 – nakalaan, isulat bilang 0000b 3:0 – numero ng bersyon ng format = 1h para sa detalyeng ito	0x01	Itakda sa 1h (0000 0001b)
1	Haba ng Lugar ng Produkto (sa multiple ng 8 bytes)	0x0A	Kabuuan ng 80 bytes
1	Code ng Wika	0x00	Itakda sa 0 para sa English Tandaan: Walang ibang wika ang sinusuportahan sa ngayon
1	Uri ng Pangalan ng Manufacturer/haba ng byte	0xD2	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 11b 5:0 – 010010b (18 bytes ng data)
N	Mga byte ng Pangalan ng Manufacturer	0x49 0x6E 0x74 0x65 0x6C 0xAE 0x20 0x43 0x6F	8-bit na ASCII + LATIN1 na naka-code sa Intel Corporation
nagpatuloy...

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Mga Halaga ng Field	Field Encoding
		0x72 0x70 0x6F 0x72 0x61 0x74 0x69 0x6F 0x6E
1	Uri ng Pangalan ng Produkto/haba ng byte	0xD5	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 11b 5:0 – 010101b (21 bytes ng data)
M	Mga byte ng Pangalan ng Produkto	0x49 0x6E 0x74 0x65 0x6C 0xAE 0x20 0x46 0x50 0x47 0x41 0x20 0x50 0x41 0x43 0x20 0x4E 0x33 0x30 0x30 0x30	8-bit na ASCII + LATIN1 na naka-code na Intel FPGA PAC N3000
1	Bahagi ng Produkto/Uri ng Numero ng Modelo/haba ng byte	0xCE	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 11b 5:0 – 001110b (14 bytes ng data)
O	Mga byte ng Bahagi/Modelo ng Produkto	0x42 0x44 0x2D 0x4E 0x56 0x56 0x2D 0x4E 0x33 0x30 0x30 0x30 0x2D 0x31	8-bit na ASCII + LATIN1 na naka-code OPN para sa board BD-NVV- N3000-1 Nag-iiba ang field value na ito sa iba't ibang Intel FPGA PAC N3000 OPN.
nagpatuloy...

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Mga Halaga ng Field	Field Encoding
1	Uri ng Bersyon ng Produkto/haba ng byte	0x01	8-bit na binary 7:6 – 00b 5:0 – 000001b (1 byte ng data)
R	Mga byte ng Bersyon ng Produkto	0x00	Ang field na ito ay naka-encode bilang miyembro ng pamilya
1	Uri ng Serial Number ng Produkto/haba ng byte	0xCC	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 11b 5:0 – 001100b (12 bytes ng data)
P	Mga byte ng Serial Number ng Produkto (Dynamic na field)	0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30 0x30	8-bit na ASCII + LATIN1 na naka-code Ang unang 1 na hex na digit ay OUI: 6 Ang ika-2 6 na hex na digit ay MAC address: 000000 Tandaan: Ito ay naka-code bilang isang example at kailangang baguhin sa isang aktwal na device. Ang unang 1 na hex na digit ay OUI: 6C644 Ang ika-2 6 na hex na digit ay MAC address: 00AB2E Tandaan: Upang makilala hindi naka-program na FRUID, itakda ang OUI at MAC address sa "0000".
1	Asset Tag uri/haba ng byte	0x01	8-bit na binary 7:6 – 00b 5:0 – 000001b (1 byte ng data)
Q	Asset Tag	0x00	Hindi suportado
1	FRU File Uri ng ID/haba ng byte	0x00	8-bit na ASCII + LATIN1 na naka-code na 7:6 – 00b 5:0 – 000000b (0 bytes ng data) Ang FRU File Ang field ng ID bytes na dapat sumunod dito ay hindi kasama dahil magiging 'null' ang field.
nagpatuloy...

Haba ng Field sa Bytes	Paglalarawan sa Patlang	Mga Halaga ng Field	Field Encoding
			Tandaan: FRU file ID byte. Ang FRU File ang field ng bersyon ay isang paunang natukoy na field na ibinigay bilang tulong sa pagmamanupaktura para sa pag-verify ng file na ginamit sa paggawa o pag-update sa field para i-load ang impormasyon ng FRU. Ang nilalaman ay partikular sa tagagawa. Ang field na ito ay ibinibigay din sa lugar ng Board Info. Maaaring 'null' ang alinman o parehong field.
1	C1h (uri/haba ng byte na naka-encode upang isaad ang wala nang mga field ng impormasyon).	0xC1
Y	00h – anumang natitirang hindi nagamit na espasyo	0x00
1	Checksum ng Lugar ng Impormasyon ng Produkto (zero checksum) (Dynamic na Patlang)	0x9D	Tandaan: ang checksum sa talahanayang ito ay isang zero checksum na kinalkula para sa mga halagang ginamit sa talahanayan. Dapat itong muling kalkulahin para sa mga aktwal na halaga ng isang Intel FPGA PAC.

Gabay sa User ng Intel® FPGA Programmable Acceleration Card N3000 Board Management Controller

Kasaysayan ng Pagbabago

Kasaysayan ng Pagbabago para sa Intel FPGA Programmable Acceleration Card N3000 Board Management Controller User Guide

Bersyon ng Dokumento	Mga pagbabago
2019.11.25	Inisyal na Paglabas ng Produksyon.

Intel Corporation. Lahat ng karapatan ay nakalaan. Ang Intel, ang logo ng Intel, at iba pang mga marka ng Intel ay mga trademark ng Intel Corporation o mga subsidiary nito. Ginagarantiya ng Intel ang pagganap ng mga produktong FPGA at semiconductor nito sa kasalukuyang mga detalye alinsunod sa karaniwang warranty ng Intel, ngunit inilalaan ang karapatang gumawa ng mga pagbabago sa anumang produkto at serbisyo anumang oras nang walang abiso. Walang pananagutan o pananagutan ang Intel na nagmumula sa aplikasyon o paggamit ng anumang impormasyon, produkto, o serbisyong inilarawan dito maliban kung hayagang sinang-ayunan ng Intel. Pinapayuhan ang mga customer ng Intel na kunin ang pinakabagong bersyon ng mga detalye ng device bago umasa sa anumang nai-publish na impormasyon at bago maglagay ng mga order para sa mga produkto o serbisyo.
*Ang ibang mga pangalan at tatak ay maaaring i-claim bilang pag-aari ng iba.

Mga Dokumento / Mga Mapagkukunan

Intel FPGA Programmable Acceleration Card N3000 Board Management Controller [pdf] Gabay sa Gumagamit FPGA Programmable Acceleration Card N3000 Board, Management Controller, FPGA, Programmable Acceleration Card N3000 Board, Management Controller, N3000 Board Management Controller, Management Controller

Mga sanggunian

• User Manual