Содржини скриј

2.2 Упатство за употреба на производот

2.2.1 FFT на место

2.2.2 Стриминг FFT

2.3 Најчесто поставувани прашања

2.3.1 П: Кои големини на трансформации се поддржани?

2.3.2 П: Кој е форматот на влезните податоци?

2.3.3 П: Дали CoreFFT поддржува напредни и инверзни FFT операции?

2.3.4 Документи / ресурси

2.3.4.1 Референци

2.3.5 Поврзани мислења

v8.0 CoreFFT Фуриеова трансформација

CoreFFT v8.0

Спецификации

Големини на трансформации, точки: 32, 64, 128, 256, 512, 1024, 2048,
4096, 8192 и 16384 година.

FFT на место: FFT напред и инверзно
Стриминг FFT: Напред и инверзно FFT
Ширина на бит за влез на податоци: комплемент на два
Ширина на битот на факторот на затегнување: Природен излез sampнаредете
Формат на влезно/излезни податоци: Подвижна запирка со условен блок
скалирање
Однапред дефиниран распоред за скалирање или без скалирање
Изборни минимални или баферски конфигурации на меморија
Вградена табела за пребарување базирана на RAM-блок (LUT)
Поддршка за освежување на twiddle LUT
Сигнали за ракување за да се олесни лесниот интерфејс на корисникот
кола
Интерфејс за стриминг AXI4: Не
Конфигурација на време на работа напред/инверзна трансформација: Да

Упатство за употреба на производот

FFT на место

Имплементацијата на In-Place FFT го поддржува Radix-2
трансформација на десеткување во време. За да го користите In-Place FFT, следете ги овие
чекори:

Иницијализирајте ја влезната низа X(0), X(1),…, X(N-1).
Конфигурирајте ја големината и точката на трансформацијата.
Изведете ја напредната или инверзната операција FFT по потреба.
Преземете ги трансформираните податоци од излезната секвенца.

Стриминг FFT

Имплементацијата Streaming FFT го поддржува Radix-22
трансформација на десеткување во фреквенција. За да го користите Streaming FFT, следете
овие чекори:

Иницијализирајте ја влезната низа X(0), X(1),…, X(N-1).
Конфигурирајте ја големината и точката на трансформацијата.
Изведете ја напредната или инверзната операција FFT по потреба.
Преземете ги трансформираните податоци од излезната секвенца.

Најчесто поставувани прашања

П: Кои големини на трансформации се поддржани?

О: CoreFFT поддржува големини на трансформации од 32, 64, 128, 256,
512, 1024, 2048, 4096, 8192 и 16384.

П: Кој е форматот на влезните податоци?

О: Форматот на влезните податоци е комплемент за два.

П: Дали CoreFFT поддржува напред и инверзен FFT
операции?

О: Да, CoreFFT поддржува и напред и инверзен FFT
операции.

View Fullscreen

CoreFFT v8.0
Упатство за употреба CoreFFT
Вовед
Јадрото на Брзата Фуриеова трансформација (FFT) го имплементира ефикасниот алгоритам Кули-Туркија за пресметување на дискретната Фуриеова трансформација. CoreFFT се користи во широк опсег на апликации како што се дигитални комуникации, аудио, мерења, контрола и биомедицински. CoreFFT обезбедува FFT базиран на MACC со високо параметризирање, ефикасен за површина и високи перформанси. Јадрото е достапно како код на трансформацијата на ниво на пренос на регистрација (RTL) на јазиците Verilog и VHDL. Равенка 1.N-точка напред FFT (N е моќност од 2) на низа x(0), x(1),…, x(N-1) каде, k = 0, 1... N-1
Равенка 2. N-точка инверзна FFT (N е моќност од 2) на низа X(0), X(1),…, X(N-1) каде што, n = 0, 1... N-1
Важно: додека се врши инверзна FFT, јадрото не применува делење со N од EQ 2 (бидејќи поделбата со сила од два е тривијална).
Следната слика илустрира систем базиран на FFT кој се состои од извор на податоци, FFT модул и мијалник за податоци, кој е трансформиран примач на податоци. Слика 1. Систем базиран на FFT Прample

Карактеристики
CoreFFT ги поддржува имплементациите на трансформација на трансформација на FFT со стриминг на Radix-2, навреме, FFT и Radix-22, стриминг во фреквенција. Следната табела ги наведува клучните карактеристики за секоја имплементација.

Упатство за употреба

DS50003348C-страница 1

CoreFFT v8.0

Табела 1. Клучни карактеристики Поддршка

Функција Трансформирајте големини, поени

На место

Стриминг

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192 и 16384 година.

2048 и 4096

Забелешка: 16384-pt FFT е поддржан на RTG4TM, PolarFire®,

и само делови од PolarFire SoC.

Напред и инверзно FFT

Да

Ширина на бит за влез на податоци

Ширина на битот на факторот за затегнување

Формат на влезно/излезни податоци

Надополнување на двајца

Природен излез сampнаредете

Да

Подвижна запирка со условен блок

Да

скалирање

Однапред дефиниран распоред за скалирање или без скалирање

Изборна минимална или баферирана меморија Да конфигурации

Вграден блок заснован на RAM меморија Да Табела за пребарување (LUT)

Поддршка за освежување на twiddle LUT Да

Сигнали за ракување за да се олесни лесниот Да интерфејс до колата на корисникот

Интерфејс за стриминг AXI4

бр

Време на извршување напред/инверзна трансформација Нема конфигурација

Да 8 32 Дополнување на двајца Изборно бр
Да
бр
Да
Не Да
Да Да

Поддржани семејства
CoreFFT ги поддржува следните фамилии FPGA. · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
Употреба и перформанси на уредот
CoreFFT е имплементиран во уредот SmartFusion2 M2S050 со степен на брзина -1 и PolarFire MPF300 со степен на брзина -1. Резиме на податоците за имплементацијата е дадено во 6. Додаток А: Употреба и перформанси на уредот FFT на место и 7. Додаток Б: Искористување и изведба на уредот за FFT проследување.

Упатство за употреба

DS50003348C-страница 2

CoreFFT v8.0
Содржина
Вовед…………………………………………………………………………………………………………………………………… ..1 Карактеристики……………………………………………………………………………………………………………………………… …….. 1 Поддржани семејства…………………………………………………………………………………………………………………………… 2 Употреба и перформанси на уредот………………………………………………………………………………………………….. 2
1. Функционален опис…………………………………………………………………………………………………………………..4 1.1. Опции за архитектура………………………………………………………………………………………………………………………………4 1.2. Место FFT…………………………………………………………………………………………………………………………………4 1.3. Мемориски бафери на место………………………………………………………………………………………………………..5 1.4. Стриминг FFT………………………………………………………………………………………………………….. 7
2. Интерфејс…………………………………………………………………………………………………………………………… … 12 2.1. Место FFT……………………………………………………………………………………………………………………….12 2.2. Стриминг FFT…………………………………………………………………………………………………………… 14
3. Дијаграми за тајминг………………………………………………………………………………………………………………………………….. 20 3.1. Место FFT………………………………………………………………………………………………………………………….20 3.2. Стриминг FFT………………………………………………………………………………………………………… 21
4. Тек на алатки………………………………………………………………………………………………………………………… ….. 23 4.1. Лиценца……………………………………………………………………………………………………………………………… 23 4.2. Конфигурирање на CoreFFT во SmartDesign…………………………………………………………………………………. 23 4.3. Текови на симулација………………………………………………………………………………………………………… 24 4.4. Ограничувања на дизајнот…………………………………………………………………………………………………………… 25 4.5. Синтеза во Libero SoC………………………………………………………………………………………………………. 25 4.6. Место-и-пат во Libero SoC…………………………………………………………………………………………..25
5. Системска интеграција……………………………………………………………………………………………………………….. 26 5.1 . Наместо FFT……………………………………………………………………………………………………………………….26 5.2. Стриминг FFT………………………………………………………………………………………………………… 26
6. Додаток А: Употреба и перформанси на FFT уред на место…………………………………………………………………
7. Додаток Б: Употреба и перформанси на FFT уред за стриминг………………………………………………………………………………………………
8. Историја на ревизии………………………………………………………………………………………………………………………… 32
Поддршка за FPGA за микрочип………………………………………………………………………………………………………………………………………………………………………………………………………………………………… 34
Информации за микрочипот…………………………………………………………………………………………………………………….. 34 Микрочипот Webстраница………………………………………………………………………………………………………………………..34 Услуга за известување за промена на производот…… ………………………………………………………………………………………. 34 Поддршка за корисници…………………………………………………………………………………………………………………… 34 Код на уреди со микрочип Заштитна карактеристика………………………………………………………………………………..34 Правна најава……………………………………… ……………………………………………………………………………………………… 35 Заштитни знаци……………………………………………… ……………………………………………………………………………………. 35 Систем за управување со квалитет………………………………………………………………………………………………………. 36 Продажба и услуги ширум светот……………………………………………………………………………………………………………………………………………………………………………………………………………….37

Упатство за употреба

DS50003348C-страница 3

CoreFFT v8.0
Функционален опис
1. Функционален опис
Овој дел го опишува функционалниот опис на CoreFFT.
1.1 Опции за архитектура
Во зависност од конфигурацијата на корисникот, CoreFFT генерира една од следните имплементации на трансформација: · FFT на место · FFT стриминг
1.2 FFT на место
Опцијата за архитектура вчитува рамка од N комплексни податоци sampја вметнува својата RAM меморија и ги обработува последователно, користејќи еден Radix-2 процесор. Ги чува резултатите од секој stage во вградената RAM меморија. Вградениот FFT зазема помалку ресурси за чипови од FFT-то за стриминг, но времето на трансформација е подолго. Следната слика покажува функционален дијаграм на трансформацијата во закопчување. Слика 1-1. Функционален блок дијаграм на место Radix-2 FFT (минимална конфигурација)

Влезните и излезните податоци се претставени како 2 * WIDTH-битни зборови составени од реални и имагинарни делови. Двата дела се два комплементарни броеви од WIDTH битови секој. Модулот обработува рамки (рафали) на податоци со големина на рамка од N сложени зборови. Рамката што треба да се обработи е вчитана во меморијата на местото. Меморијата содржи два идентични RAM блокови, од кои секој е способен да складира N/2 сложени зборови. Меморијата на место поддржува двоен пропусен опсег. Може да чита и пишува два сложени збора во исто време. Откако N комплексниот податок сampсе вчитуваат во меморијата, FFT пресметувањето започнува автоматски, а меморијата на место се користи за пресметките.
Пресметковниот процес FFT на место се случува во низа од stages со бројот на stagе еднакво на log2N. На секој сtagод FFT обработката на податоци, пеперутката Radix-2 ги чита сите податоци зачувани во меморијата на местото, два сложени збора истовремено. Прекинувачот за читање заедно со генератор на адреси за читање (не прикажан на Слика 1-1) и помага на пеперутката да добие складирани податоци по редоследот што го бара алгоритмот FFT. Покрај податоците, пеперутката добива вртливи фактори (коефициенти на синус/косинус) од твидл LUT. Пеперутката запишува средни резултати во меморијата на место преку прекинувачот за запишување.

Упатство за употреба

DS50003348C-страница 4

CoreFFT v8.0
Функционален опис
По последните пресметковни сtagд, меморијата на место ги складира целосно трансформираните податоци. Модулот испушта податочна рамка трансформирана со N-збор, еден збор во исто време, под услов сигналот READ_OUTP да е активен. CoreFFT ги пресметува факторите на затегнување што ги бара алгоритмот FFT и ги запишува на twiddle LUT. Ова се случува автоматски при вклучувањето кога е наведено асинхроно глобално ресетирање NGRST.

1.3
1.3.1

Мемориски бафери на место
Овој дел ги опишува мемориските бафери во место на CoreFFT.
Минимална конфигурација Минималната конфигурација, како што е прикажано на Слика 1-1, е доволна за да се постигне FFT бидејќи има вградена RAM меморија што ја бара алгоритмот FFT. Но, минималната конфигурација не го користи процесорот цело време. Напротив, кога податоците се вчитуваат во меморијата на место или се читаат трансформираните податоци, пеперутката останува неактивен. Следната слика ја прикажува временската линија на циклусот FFT. Циклусот се состои од следните три фази:
· Преземете нова рамка за влезни податоци во вградената RAM меморија · Извршете ја вистинската трансформација · Поставете го резултатот од трансформацијата за да ја ослободите внатрешната RAM меморија
Слика 1-2. Циклус на FFT со минимална конфигурација

1.3.2

Во минималната конфигурација, пеперутката работи само за време на фазата на пресметување. Кога стапката на рафал на податоци дозволува, минималната конфигурација обезбедува најдобро искористување на ресурсите на уредот. Особено, заштедува значителен број блокови на RAM меморија.
Баферирана конфигурација Со цел да се подобри искористеноста на пеперутките и следствено да се намали просечното време на трансформација, може да се користат дополнителни мемориски бафери. Следната слика го прикажува блокираниот FFT блок дијаграм.
Слика 1-3. Бафериран FFT блок дијаграм

Баферираната опција има две идентични мемориски банки на место кои имплементираат бафер за пинг-понг и еден излезен бафер. Секоја банка е способна да складира N сложени зборови и да чита два сложени збора истовремено. Машината за основна состојба го контролира менувањето пинг-понг, така што изворот на податоци гледа само бафер кој е подготвен да прифати нови податоци. Баферот што не ги прифаќа новите податоци се користи како вградена RAM меморија од FFT моторот.

Упатство за употреба

DS50003348C-страница 5

CoreFFT v8.0
Функционален опис
Архитектурата за тампонирање на пинг-понг ја зголемува ефикасноста на FFT моторот. Додека една од двете влезни банки е вклучена во тековната FFT пресметка, другата е достапна за преземање на следната рамка за влезни податоци. Како резултат на тоа, FFT моторот не седи во мирување чекајќи свежи податоци да го пополнат влезниот бафер. Од гледна точка на изворот на податоци, јадрото може да прими рафал на податоци каде било во рамките на пресметковниот период FFT. Кога моторот ќе заврши со обработката на тековната рамка за податоци и влезната тампон-банка е пополнета со друга рамка за податоци, државната машина ги заменува пинг-понг банките, а оптоварувањето и пресметувањето на податоците продолжуваат на алтернативните мемориски банки.
Последниот сtage од FFT пресметката користи шема која не е на место. FFT моторот ги чита средните податоци од меморијата на место, но го запишува конечниот резултат во баферот за излезни податоци. Конечните резултати остануваат во излезниот бафер додека FFT моторот не ги замени со резултатите од следната рамка за податоци. Од гледна точка на примачот на податоци, излезните податоци се достапни за читање во секое време, освен за последните FFT секундиtage.
Циклусот FFT на баферирана конфигурација е прикажан на следната слика.
Слика 1-4. FFT циклуси на баферска конфигурација

1.3.3

Размислувања за должината на конечниот збор На секој stage од алгоритмот FFT на место, на пеперутката и се потребни две секундиampја исфрла меморијата на место и враќа две обработени sampлес на истите мемориски локации. Пресметката на пеперутка вклучува сложено множење, собирање и одземање. Повратниот сamples може да има поголема ширина на податоци од samples избрани од меморијата. Мора да се преземат мерки на претпазливост за да се осигура дека нема прелевање на податоци.
За да се избегне ризикот од прелевање, јадрото користи еден од следниве три методи:
· Скалирање на влезни податоци · Безусловно скалирање со подвижна запирка · Условно скалирање со подвижна запирка
Скалирање на влезни податоци: Скалирањето на влезните податоци бара претходно чекање на влезните податоциamples со доволно дополнителни битови за знаци, наречени заштитни битови. Бројот на заштитни битови неопходен за да се компензира максималниот можен раст на битови за N-точка FFT, е log2N + 1. На пр.ampле, секој влез sampFFT со 256 точки мора да содржи девет заштитни битови. Таквата техника во голема мера ја намалува ефективната резолуција на битови FFT.
Безусловно скалирање со подвижна запирка: Вториот начин да се компензира растот на FFT битот е да се намалат податоците за фактор два на секои stagд. Следствено, конечните резултати од FFT се намалени за фактор 1/N. Овој пристап се нарекува безусловно скалирање со подвижна запирка.
Влезните податоци треба да се намалат за фактор два за да се спречи прелевање на првите секундиtagд. За да се спречи прелевање во последователни сtages, јадрото ги намалува резултатите од секоја претходна stage со фактор два со поместување на целиот блок податоци (сите резултати од тековната stagд) еден бит надесно. Вкупниот број на битови што податоците ги губат поради промената на бит во пресметката на FFT е log2N.
Безусловниот блок подвижна запирка резултира со ист број на изгубени битови како и при скалирањето на влезните податоци. Сепак, тој дава попрецизни резултати, бидејќи FFT моторот стартува со попрецизни влезни податоци.
Скалирање со подвижна запирка со условен блок: во скалирањето со подвижна запирка со условен блок, податоците се поместуваат само ако навистина се случи раст на бит. Ако еден или повеќе излези на пеперутка растат, целиот блок на податоци се префрла надесно. Условниот блок монитор со подвижна запирка го проверува секој излез на пеперутка за раст. Ако е потребно менување, тоа е

Упатство за употреба

DS50003348C-страница 6

CoreFFT v8.0
Функционален опис
изведена по целата сtage е завршена, на влезот на следната stagе пеперутка. Оваа техника обезбедува најмала количина на изобличување (шум на квантизација) предизвикана од конечна должина на зборот.
Во режимот со подвижна точка со условен блок, јадрото опционално може да го пресмета вистинскиот фактор на скалирање. Тоа го прави ако параметарот SCALE_EXP_ON е поставен на 1. Тогаш пресметаниот вистински фактор се појавува на приклучокот SCALE_EXP. Факторот го претставува бројот на десни поместувања на FFT моторот применети на резултатите. За прample, вредноста SCALE_EXP од 4 (100) значи дека резултатите од FFT се поместени надесно (намалени) за 4 бита; односно поделено со 2SCALE_EXP = 16. Сигналот ги придружува резултатите од FFT и е валиден додека е наведен OUTP_READY. За да се намалат вистинските резултати на CoreFFT, односно да се направат споредливи со корпите со трансформирана подвижна запирка, секој FFT излез sampтреба да се помножи со 2SCALE_EXP:
· FFT резултат (реален) = DATAO_RE*2SCALE_EXP · FFT резултат (Имагинарен) = DATAO_IM*2SCALE_EXP
Важно: Калкулаторот на експонент на скала може да се вклучи само во режим на подвижна запирка со условен блок.

1.3.4

CoreFFT, стандардно, е конфигуриран да го применува условниот блок скалирање со подвижна запирка. Во режимот со подвижна точка со условен блок, влезните податоци се проверуваат и се намалуваат за два пати доколку е потребно, пред првите stage.
Време на трансформација Пресметката FFT трае (N/2 + L) x log2N + 2 такт циклуси, каде што L е специфичен параметар за имплементација што ја претставува збирната латентност на мемориската банка, прекинувачите и пеперутката. L не зависи од големината на трансформацијата N. Тоа зависи само од резолуцијата на битот FFT. L е еднаков на 10 при битови од 8 до 18, а L е еднаков на 16 при битови од 19 до 32. На пр.ampле,
· За 256-точки 16-битен FFT
Време на пресметување = (256/2 + 10) x log2256 + 2 = 1106 временски периоди.
· За 4096-точки 24-битен FFT
Време на пресметување = (4096/2 + 16) x log24096 + 2 = 24770 временски периоди.

1.3.5

Имплементација на меморија Јадрото користи тврди блокови RAM за имплементирање на мемориската меморија, други мемориски бафери и twiddle LUT. FPGA-те носат два типа тврди RAM: големи SRAM (LSRAM) и микро-RAM. Имплементацијата на меморијата може да се контролира со поставување на параметарот URAM_MAXDEPTH. CoreFFT користи микро-RAM-и ако потребната длабочина не ја надминува вредноста на параметарот. За прample, параметарот URAM_MAXDEPTH поставен на 64, користи микро-RAM-и во која било големина на FFT до 128 точки, бидејќи потребната длабочина е POINTS/2. Со поставување на вредноста на параметарот на 0 се спречува јадрото воопшто да ги користи микро-RAM-ите, така што тие можат да се користат на друго место.
Параметарот URAM_MAXDEPTH е достапен преку основниот кориснички интерфејс.

1.4 Стриминг FFT
Стриминг FFT поддржува континуирана сложена обработка на податоци, еден комплексен влезен податокample по часовник период. Архитектурата на стриминг има онолку Radix-22 процесори, блокови RAM и LUT колку што е потребно за да се поддржи трансформацијата на стриминг податоци. На следната слика е прикажан функционален дијаграм на трансформацијата на стриминг од 256 точки.

Упатство за употреба

DS50003348C-страница 7

Слика 1-5. Стриминг Radix-22 256-pt FFT функционален блок дијаграм

CoreFFT v8.0
Функционален опис

Влезните и излезните податоци се претставени како (2 x DATA_BITS)-битни зборови составени од реални и имагинарни делови. Двата дела се комплементарни два броја од DATA_BITS битови секој. Модулот обработува рамки на податоци со големина на рамка еднаква на големината на трансформацијата на N сложени зборови. Рамката што треба да се обработи доаѓа до влезот x(n) како низа од сложени податочни зборови, еден (2 x DATA_BITS)-битен збор по интервал на часовникот. Следната рамка може да започне веднаш по последниот збор за податоци од тековната рамка или во кое било време подоцна.
Следната слика покажува поранешенample од рамката i+1 веднаш по рамката i, а рамката i+2 доаѓа по произволна празнина. Влезните податоци сampЛесовите во рамката мора да доаѓаат на секој часовник, така што рамката трае точно N интервали на часовникот. Постои значителна латентност поврзана со алгоритмот за стриминг. Рамките за излезни податоци се појавуваат по ист редослед, брзина на часовникот и со исти празнини (ако ги има) помеѓу излезните рамки, како оние помеѓу влезните рамки.
Слика 1-6. Стриминг FFT влезни податочни рамки

1.4.1 1.4.2

Бројот на FFT пеперутки е еднаков на log2(N), така што секој stagсе обработува од посебна пеперутка. Како резултат на тоа, сите сtagсе обработуваат паралелно.
CoreFFT ги пресметува факторите на заглавување што ги бара алгоритмот FFT. При вклучување, јадрото автоматски ги прикачува факторите на твидл во RAM-ите на чип кои стануваат twiddle LUT. Не е потребно дејство на корисникот за да се случи. По завршувањето на поставувањето, јадрото го активира RFS сигналот, давајќи му до знаење на изворот на податоци дека јадрото е подготвено да започне FFT обработка. Содржината на LUT може да се освежи во секое време со издавање на сигнал широк еден часовник, REFRESH.
Стриминг FFT латентност Латентноста на FFT на стриминг е првенствено дефинирана со големината на трансформацијата, N. Имплементацијата собира голем број одложувања на цевководот кои зависат од големината на FFT и ширината на битот на патеката за податоци. Со други зборови, резултатите од FFT се одложени во однос на влезните податоци за не помалку од N интервали на податоци за бит-превртените излези. Нарачаната излезна латентност е околу два пати поголема.
Стриминг имплементација на FFT меморија Слично на архитектурата на место, FFT стриминг користи тврди блокови RAM за да ги имплементира потребните мемории, LUT и линии за одложување. Имплементацијата на меморијата може да се контролира со поставување на параметарот URAM_MAXDEPTH. CoreFFT користи микро RAM-и ако длабочината на меморијата не ја надминува вредноста на параметарот. За прample, параметарот URAM_MAXDEPTH, поставен на 128, користи микро-RAM-и за создавање спомени со длабочина од 128 и помалку. Со поставување на вредноста на параметарот на 0, го спречува јадрото воопшто да ги користи микро RAM-ите, така што тие можат да се користат на друго место.

Упатство за употреба

DS50003348C-страница 8

CoreFFT v8.0
Функционален опис

1.4.3

Стриминг на FFT излезни податоци Редоследот на зборовите Излезните резултати добиени од алгоритмите Radix-2 и Radix-22 FFT се по бит обратен редослед.
Меѓутоа, имплементацијата на место внатрешно ги извршува сampнарачување. Затоа, јадрото ги става резултатите во природен редослед. Стриминг FFT поддржува и обратни битови и природни излезни нарачки. Опцијата за обратна бит користи помалку ресурси на чипови и обезбедува помала латентност.

1.4.4 1.4.4.1

Размислувања за должина на конечни зборови Овој дел ги опишува размислувањата за должината на конечните зборови на CoreFFT.

Режими за распоредување без скалила и скала
Пресметката на пеперутка вклучува собирање и одземање. Овие операции може да предизвикаат ширината на податоците на пеперутката да расте од влез до излез. Секоја пеперутка, BF2I или BF2II (види Слика 1-5), може да внесе дополнителен бит во ширината на податоците. Покрај тоа, множењето може да додаде еден бит на резултатот. Вкупниот раст на потенцијалот на битови = log2(N)+1 битови. Мора да се преземат мерки на претпазливост за да се осигура дека нема прелевање на податоци.

За да се избегне или намали ризикот од прелевање, јадрото користи една од двете техники:
· Нескалиран режим ја гради патеката за податоци доволно широка за да се приспособи на растот на битот. Ширината на патеката за податоци расте од stagе до сtagд целосно да се приспособи на растот на битот на алгоритмот, така што никогаш нема да дојде до прелевање на податоците. Вистинската или имагинарната ширина на излезниот бит е log2(N)+1 бита поширока од влезниот. Дизајнот е целосно безбеден од точката на прелевање на view.
· Техниката за распоред на скала што може да се конфигурира му овозможува на корисникот контрола врз намалувањето (кратење на) секој среден резултат што може да предизвика прелевање. Ширината на излезниот бит е еднаква на ширината на влезниот бит. Техниката е безбедна за прелевање само кога распоредот на скалирање одговара на вистинскиот раст на битови, што не е лесно да се постигне. Внимателниот пристап кон конфигурирачкото скалирање често води до дополнително намалување на скалирањето. Но, ако се знае дека природата на трансформираниот сигнал е безбедна за прелевање со некои или сите stagСо испуштање на екстензивното намалување на обемот, техниката е корисна и од односот сигнал-шум и од гледна точка на искористување на ресурсите на чипот. Кога е конфигурирано за техниката на распоред на скала, јадрото генерира знаменце за прелевање ако се случи прелевање. Пеперутката Radix-22 може да воведе 3-битен раст: пеперутките BF2I, BF2II и множител секој може да додаде малку. Но, само едно множење од сите FFT сtages може да го додаде битот. Бидејќи однапред е непознато, сtagд при што мултипликаторот го индуцира дополнителен бит доколку има, FFT моторот во режимот без скалила ја продолжува патеката на податоците за битот почнувајќи од првите stage.
Во техниката на распоред на скала секој Radix-22 stage може да воведе 3-битен раст. Податочната патека во рамките на stagе соодветно расте, односно сtage излезот е три бита поширок од stagе влез. Моторот ги отсекува трите дополнителни битови по stagсе пресметува резултатот, односно stagИзлезот е скратен за три бита пред да оди на следниот stagд. Ваквиот пристап ја елиминира потребата од погодување на под-иtagд при што треба да се примени намалување на обемот.
Следната табела ги објаснува трите бита што се отсечени во режимот на распоред на скала во зависност од вредноста на распоредот од 2 бити за одреден stage.

Табела 1-1. Отсекување на три дополнителни битови во режим на распоред

Распоред на скала за даден радикс-22 Сtage

Го отсекува јадрото

Исечете три MSB

Исечете две MSB и заокружете еден LSB

Исечете еден MSB и заокружете два LSB

Третото коло LSB

FFT/IFFT со големини 32, 128 или 512 кои не се моќни од четири, покрај пеперутките Radix-22, користат и една пеперутка Radix-2. Онаа се однесува на последната обработка сtage и отсекува еден дополнителен бит.
Јадрото автоматски го повикува откривањето на прелевање во режимот на распоред на скала. Знамето за прелевање (OVFLOW_FLAG) се појавува веднаш штом јадрото ќе го открие вистинското прелевање. Знамето останува активно до крајот на излезната рамка каде што се открива прелевање.

Упатство за употреба

DS50003348C-страница 9

CoreFFT v8.0
Функционален опис

1.4.4.2

Ограничувања на ширината на влезен бит на нескалиран режим Нескалиран режимот го ограничува максималниот влез сampШирината на битот се ракува со јадрото. Следната табела ги наведува максималните ширини на битови за секоја големина на FFT.
Табела 1-2. Стриминг Нескалиран FFT Максимална широчина на битови на влезни податоци

FFT големина 16

Максимална влезна ширина 32

128

256

512

1024

2048

4096

1.4.4.3

Внесување распоред на скала Распоредот на скалата го идентификува факторот на намалување на размерот за секој FFT стримингtagд. Секој Radix-22 stagФакторот на скалирање е контролиран со посебни два бита од распоредот на скалата, а Radix-2 stagЕ што се користи во FFT без моќ од четири се контролира со еден бит. На следната слика е прикажан ексampКориснички интерфејс за распоред на скала за FFT 1024-pt. Пар полиња за избор одговара на специфичен Radix-22 stage и претставува два бита од факторот за намалување на обемот. Вистинскиот фактор на намалување на скалата кај одредена stage се пресметува како 22*Bit1+Bit0 и зема една од следните вредности: 1, 2, 4, 8. Полето за избор прикажани на следната слика одговараат на вредноста на распоредот на бинарната скала од 10 10 10 10 11. Оваа вредност претставува конзервативен распоред на вага што не предизвикува прелевање.
Слика 1-7. Скала Распоред Кориснички интерфејс

Следната табела ги наведува конзервативните распореди на скалата за секоја големина на FFT што е целосно безбедна за прелевање.

Табела 1-3. Распоред на конзервативна скала за различни FFT големини

FFT големина

Радикс-22 Сtage

4096

Упатство за употреба

DS50003348C-страница 10

………..продолжение FFT Големина
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
Функционален опис

Радикс-22 Сtage

Упатство за употреба

DS50003348C-страница 11

CoreFFT v8.0
Интерфејс

2. Интерфејс
Овој дел го опишува интерфејсот на CoreFFT.

2.1
2.1.1

FFT на место
Овој дел го опишува In-Place FFT на CoreFFT.

Параметри за конфигурација CoreFFT има параметри (Verilog) или генерика (VHDL) за конфигурирање на RTL кодот. Следната табела ги опишува параметрите и генериките. Сите параметри и генерики се целобројни типови.
Табела 2-1. Описи на параметрите на CoreFFT на место

Параметар INVERSE

Валиден опсег 0

Стандардно 0

Опис
0: Напредна Фуриеова трансформација 1: Инверзна Фуриеова трансформација

СКАЛА

0: Скалирање со подвижна запирка со условен блок

1: Безусловно скалирање со подвижна запирка

За да го примените скалирањето на влезните податоци, поставете го параметарот SCALE на 0 и приложете го соодветниот број заштитни битови на влезните податоци. Тогаш условниот блок подвижна точка нема ефект.

ПОЕНИ
ШИРИНА МЕМБУФ

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

Трансформирајте ја големината. Забелешка: 16384-pt FFT е поддржан само на RTG4, PolarFire и PolarFire SoC делови.
Ширина на бит на податоци и фактор на твидл
0: Минимална (без бафер) конфигурација 1: Баферирана конфигурација

SCALE_EXP_ON

0: Не го гради условниот блок подвижна запирка

калкулатор на експоненти

1: Го гради калкулаторот

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

Најголемата длабочина на RAM меморијата што треба да се имплементира со microRAM достапна на SmartFusion2, IGLOO2, RTG4, PolarFire и PolarFire SoC деловите. Кога длабочината на RAM меморијата потребна за големина на трансформација избрана од корисникот POINTS ја надминува URAM_MAXDEPTH, се користат големи LSRAM блокови.

2.1.2

Порти Следната табела ги наведува сигналите на пристаништето за вградената архитектура CoreFFT.
Табела 2-2. Описи на порта CoreFFT на место

Име на порта DATAI_IM

Опис на битови за широчина на порта во/излез

ШИРИНА

Имагинарните влезни податоци што треба да се трансформираат

DATAI_RE

ШИРИНА

Реалните влезни податоци треба да се трансформираат

Упатство за употреба

DS50003348C-страница 12

CoreFFT v8.0
Интерфејс

………..продолжува

Име на порта

Влез/Излез

DATAI_VALID Во

Битови за ширина на порта 1

Опис
Влезен сложен збор валиден Сигналот ги придружува важечките влезни сложени зборови присутни на влезовите DATAI_IM, DATAI_RE. Кога сигналот е активен, влезниот сложен збор се вчитува во основната меморија под услов да е наведен сигналот BUF_READY.

READ_OUTP Во

Читање на трансформираните податоци Нормално, модулот ги објавува резултатите од FFT, откако ќе бидат готови, во еден излив од N сложени зборови. Трансформираниот примач на податоци може да вметне произволни прекини во рафалот со десертирање на сигналот READ_OUTP.

DATAO_IM

Надвор

DATAO_RE

Надвор

DATAO_VALID Излезе

ШИРНИЦА ШИРОЧИНА 1

Имагинарни излезни податоци
Реални излезни податоци
Излезен сложен збор валиден Сигналот ги придружува важечките излезни сложени зборови присутни на излезите DATAO_IM и DATAO_RE.

BUF_READY Излезе

FFT прифаќа свежи податоци Јадрото го потврдува сигналот кога е подготвено да прифати податоци. Сигналот останува активен додека не се наполни основната меморија. Со други зборови, сигналот останува активен додека POINTS комплексен влез sampсе вчитуваат.

OUTP_READY Излезе

FFT резултати подготвени Јадрото го потврдува сигналот кога резултатите од FFT се подготвени за трансформираниот примач на податоци да ги прочита. Сигналот останува активен додека се чита трансформираната податочна рамка. Вообичаено, трае POINTS интервали на часовникот, освен ако сигналот READ_OUTP не се прекине.

SCALE_EXP

Надвор

кат[log2 ( Плафон(log2(POIN TS)))]+1

Експонент на скалирање со подвижна запирка на условен блок Овој изборен излез може да се овозможи со поставување на параметарот SCALE_EXP_ON. Излезот може да се овозможи кога јадрото е само во режим на скалирање со подвижна запирка со условен блок (параметарот SCALE = 0).

ПОНГ КЛК

Надвор

Понг-банката на влезниот мемориски бафер се користи од FFT моторот како работна меморија. Овој изборен сигнал важи само во баферираната конфигурација.
Часовник Активен е зголемениот раб Основниот главен часовник

ЗАБАВУВАЊЕ

NGRST

Ниска фреквенција Сигнал за часовник со издигнувачки раб за иницијализација на Twiddle LUT, тој треба да биде најмалку поделен со осум пати од CLK фреквенцијата.
Асинхроно ресетирање Активно-ниско

Важно: Сите сигнали се активни-високо (логика 1), освен ако не е поинаку наведено.

Упатство за употреба

DS50003348C-страница 13

CoreFFT v8.0
Интерфејс

2.2
2.2.1

Стриминг FFT
Стриминг FFT е достапен со мајчин интерфејс што може да се конфигурира со GUI или интерфејс за стриминг AXI4.

Параметри за конфигурација CoreFFT има параметри (Verilog) или генерика (VHDL) за конфигурирање на RTL кодот. Следната табела ги опишува овие параметри и генерики. Сите параметри и генерики се целобројни типови.
Табела 2-3. Описи на параметрите за архитектура на стриминг CoreFFT

Име на параметарот FFT_SIZE

Стандардно за валиден опсег
16, 32, 64, 128, 256 256, 512, 1024, 2048 и 4096

Опис
Точки за трансформација на големината Јадрото обработува рамки на сложени податоци со секоја рамка која содржи FFT_SIZE сложени сampлес. Трансформираните податочни рамки се со иста големина.

NATIV_AXI4

0 – 1

Избор на интерфејс на IP

· 0 – Мајчин интерфејс

· 1 – интерфејс за стриминг AXI4

Достапно е само за архитектура на стриминг

SCALE_ON

0 – 1

1 – Овозможете распоред на скала што може да се конфигурира

Кога опцијата е овозможена, јадрото го применува конфигурабилното

фактор на скала, SCALE_SCH после секоја пеперутка.

0 – Режим без скалила

SCALE_SCH

Распоред на скала

Ако параметарот SCALE_ON е еднаков на 1, SCALE_SCH се користи за

дефинирајте го факторот на скалирање за секоја обработка stage.

НАРАЧКА НА DATA_BITS TWID_BITS

8 - 32 8 - 32 0 - 1

Влезен податочен бит ширина на реални или имагинарни делови.

Ширината на битовиот фактор на виткање на неговите реални или имагинарни делови.

0: Излезни податоци по бит-обратен редослед

1: Излезни податоци во нормален редослед

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

Најголемата длабочина на RAM меморија што може да се имплементира со микро-RAM достапна на SmartFusion2, IGLOO2, RTG4, PolarFire или PolarFire SoC делови. Кога длабочината на RAM меморијата потребна за големина на трансформација избрана од корисникот POINTS ја надминува URAM_MAXDEPTH, се користат големи LSRAM блокови.

Упатство за употреба

DS50003348C-страница 14

CoreFFT v8.0
Интерфејс

………..продолжува
Име на параметар
AXI4S_IN_DATA Забелешка: го објаснува полнењето на 0 за вистински и имагинарни влезни податоциamples кога NATIV_AXI4 = 1

Валиден опсег 8,16,24,32

Стандардно 24

Опис
Тој е внатрешно генериран параметар, недостапен за корисникот. Се користи за интерпретација на влезните податоци samples во однос на границите на бајти за да се олесни интерфејсот за стриминг AXI4. Големината на AXI4S_IN_DATA е дефинирана на следниов начин:
1. Ако DATA_BITS = 8 тогаш AXI4S_IN_DATA= 8, не е потребно полнење за влезните податоци sampлес
2. Ако 8 < DATA_BITS < 16 тогаш AXI4S_IN_DATA = 16, влезните податоци sampмора да биде пополнето со 16 (DATA_BITS) од 0 на позицијата MSB, и за реални и за имагинарни податоциamples пред испраќање
3. Ако 16 < DATA_BITS < 24 тогаш AXI4S_IN_DATA = 24, влезните податоци sampмора да биде пополнето со 24 (DATA_BITS) од 0 на позицијата MSB, и за реални и за имагинарни податоциamples пред испраќање
4. Ако 24 < DATA_BITS < 32 тогаш AXI4S_IN_DATA = 32, влезните податоци sampмора да биде пополнето со 32 (DATA_BITS) од 0 на позицијата MSB, и за реални и за имагинарни податоциamples пред испраќање
Забелешка: Поставувањето треба да започне од MSB.

Упатство за употреба

DS50003348C-страница 15

CoreFFT v8.0
Интерфејс

………..продолжение Параметар Име

Валиден опсег

AXI4S_OUT_DATA 8,16,24,32, 40 Забелешка:Објаснува полнењето на 0 за реални и имагинарни излезни податоци samples кога NATIV_AXI4 = 1

Стандардно 24

Опис
Тој е внатрешно генериран параметар, недостапен за корисникот. Се користи за интерпретација на излезните податоци samples во однос на границите на бајти за да се олесни интерфејсот за стриминг AXI4. Големината на AXI4S_OUT_DATA е дефинирана на следниов начин:
Кога SCALE_ON = 0, тогаш излезот sampголемината е STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
Кога SCALE_ON = 1, тогаш излезот sampголемината е STREAM_DATAO_BITS = DATA_BITS
1. Ако STREAM_DATAO_BITS = 8, тогаш AXI4S_OUT_DATA = 8, не се додава полнење за излезните податоци sampлес
2. Ако 8 < STREAM_DATAO_BITS < 16 тогашAXI4S_OUT_DATA= 16, излезните податоци sampлеовите се пополнети со 16 – (STREAM_DATAO_BITS) од 0 на позицијата MSB, и за реални и за имагинарни податоциamples пред врамување
3. Ако 16 < STREAM_DATAO_BITS < 24 тогашAXI4S_OUT_DATA = 24, излезните податоци sampлеовите се пополнети со 24 – (STREAM_DATAO_BITS) од 0 на позицијата MSB, и за реални и за имагинарни податоциamples пред врамување
4. Ако 24 < STREAM_DATAO_BITS < 32 тогашAXI4S_OUT_DATA = 32, излезните податоци sampлевите се пополнети со 32-(STREAM_DATAO_BITS) од 0 на позицијата MSB, и за реални и за имагинарни податоциamples пред врамување
5. Ако 32 < STREAM_DATAO_BITS < 40 тогашAXI4S_OUT_DATA = 40, излезните податоци sampлесовите се наполнети со 40 – ( STREAM_DATAO_BITS) од 0 на позицијата MSB, и за реални и за имагинарни податоциamples пред врамување
Забелешка: Поставувањето треба да започне од MSB.

2.2.2

Порти Следната табела ги опишува сигналите на портите за макрото Streaming CoreFFT.
Табела 2-4. Стриминг Описи на FFT I/O сигнал

Име на порта CLK SLOWCLK
КЛКЕН

Влез/Излез Влез Влез
In

Ширина на порта, битови Опис

Сигнал на часовникот со подем

Сигнал за часовник со ниска фреквенција со издигнувачки раб за twiddle LUT

иницијализација, треба да биде барем поделена со четири пати од CLK

фреквенција.

Изборен сигнал за овозможување на часовникот

По отстранувањето на сигналот, јадрото престанува да генерира валидно

резултати

NGRST

РСТ

Достапни се порти кога NATIV_AXI4 = 1

Сигнал за асинхроно ресетирање активно-ниско. Изборен сигнал за синхроно ресетирање активно-високо.

Упатство за употреба

DS50003348C-страница 16

CoreFFT v8.0
Интерфејс

………..продолжува

Име на порта

Влез/Излез

AXI4_S_DATAI_ Во TVALID

AXI4_S_DATAI_ излезе TREADY
AXI4_S_TDATAI во

AXI4_S_TLASTI Во
AXI4_M_DATAO Излезе _TVALID

AXI4_M_DATAO Во _TREADY

AXI4_M_TDATA Излезе О

AXI4_M_TLAST Од О
AXI4_S_CONFIG Во I_TVALID

AXI4_S_

Надвор

КОНФИГИ

_TREADY

AXI4_S_CONFIG Во I

AXI4_M_CONFI Излезе GO_TVALID
AXI4_M_CONFI Во GO _TREADY

Ширина на порта, битови Опис

AXI4 Пренесува валиден влез на податоци во јадрото од надворешен извор

ја означува достапноста на податоците. Дејствува како СТАРТ на јадрото.

Забелешка: Прочитајте го описот на портата СТАРТ за повеќе информации.

AXI4 Пренесувајте податоци подготвени до надворешниот извор

Покажува подготвеност на јадрата за прифаќање на податоците

(2 *

AXI4 Пренесува внесување податоци од изворот до јадрото.

AXI4S_IN_DATA) Содржи вистински податоци (DATAI_RE) пополнети со 0 и имагинарни

(DATAI_IM) податоците се пополнети со 0 соодветно.

Го означува преносот на последните податоци sampле од надворешни

извор.

AXI4 Stream податоци валиден излез до приемникот покажува дека јадрото е подготвено

да испрати трансформирани податоци. Дејствува како DATAO_VALID на јадрото.

Забелешка: прочитајте го описот на портата DATAO_VALID за повеќе

информации.

AXI4 Пренесува податоци подготвени од приемникот

Наведете ја подготвеноста на надворешниот приемник

Мора секогаш да биде 1 за основна функционалност

(2 * AXI4S_OUT_DA TA)

AXI4 Пренесува податоци до ресиверот.
Содржи трансформирани реални податоци (DATAO_RE) наполнети со 0 и имагинарни податоци (DATAO_IM) пополнети со 0 соодветно.

Го означува преносот на последните трансформирани податоци sampле од

Валиден влез во јадрото од надворешен извор

Ја означува достапноста на конфигурациските податоци

Подготвени за надворешниот извор да се укаже на јадра подготвеност на

прифаќање на податоците за конфигурација.

Внесување на конфигурациски податоци од изворот до јадрото и изворот

треба да ја конфигурира IP адресата пред да ги пренесе податоцитеampлес. Тоа

ги содржи следните информации за конфигурација:

· Bit0 – INVERSE (Кога битот е висок, јадрото пресметува инверзен FFT на следната податочна рамка, инаку Forward FFT)

· Бит 1 – ОСВЕЖУВАЊЕ (Повторно вчитајте ги LUT-овите со коефициент на вртење во соодветните блокови на RAM меморија)

Статусните податоци валидни излегуваат до ресиверот

Наведете дека јадрото е подготвено да испрати трансформирани податоци

Статусните податоци се подготвени од приемникот

Ја покажува подготвеноста на надворешниот приемник.

Мора секогаш да биде 1 за основна функционалност.

Упатство за употреба

DS50003348C-страница 17

CoreFFT v8.0
Интерфејс

………..продолжува

Име на порта

Влез/Излез

AXI4_M_CONFI Излезете GO

Ширина на порта, битови Опис

Статусните податоци се испраќаат до примачот

Ги содржи следните информации за статусот:

Bit0 – OVFLOW_FLAG (аритметичко прелевање знаменце, CoreFFT го потврдува знамето ако пресметувањето FFT/IFFT се прелева. Знамето започнува веднаш штом јадрото ќе открие прелевање. Знамето завршува кога ќе заврши тековната рамка за излезни податоци)

Достапни се порти кога NATIV_AXI4=0

DATAI_IM

DATA_BITS

DATAI_RE

DATA_BITS

СТАРТ

Имагинарните влезни податоци што треба да се трансформираат.
Реалните влезни податоци треба да се трансформираат.
Сигнал за почеток на трансформацијата
Го означува моментот кога првиот сampле од влезна податочна рамка од N комплекс samples влегува во јадрото.
Ако СТАРТ доаѓа кога претходната рамка за влезни податоци не е завршена, сигналот ќе се игнорира.

ОБРАТЕН

Инверзна трансформација Кога сигналот е наведен, јадрото пресметува инверзна FFT на следната податочна рамка, инаку напред FFT.

ОСВЕЖУВАЈ

DATAO_IM

Надвор

DATAO_RE

Надвор

OUTP_READY Излезе

1
DATA_BITS DATA_BITS 1

Повторно ги вчитува LUT-овите на коефициентот на вртење во соодветните блокови на RAM меморија.
Имагинарни излезни податоци
Реални излезни податоци
Резултатите од FFT се подготвени Јадрото го потврдува сигналот кога треба да излезе рамка од N FFT податоци. Ширината на сигналот е еден такт интервал.

DATAO_VALID Излезе

Излезната рамка е валидна
Придружува валидна рамка за излезни податоци. Откако ќе се вклучи, сигналот трае N циклуси на часовникот.
Ако влезните податоци доаѓаат непрекинато без празнини помеѓу рамки, DATAO_VALID еднаш стартува ќе трае неодредено време.

OVFLOW_FLAG Излезе

Знаме за аритметичко прелевање CoreFFT го потврдува знамето ако пресметувањето FFT/IFFT се прелее. Знамето започнува веднаш штом јадрото ќе открие прелевање. Знамето завршува кога ќе заврши тековната рамка за излезни податоци.

RFS

Надвор

Барање за почеток Јадрото го потврдува сигналот кога е подготвено за следната рамка за влезни податоци. Сигналот започнува веднаш штом јадрото е подготвено за следната рамка. Сигналот завршува кога јадрото ќе го добие бараниот сигнал СТАРТ.

Упатство за употреба

DS50003348C-страница 18

CoreFFT v8.0
Интерфејс
Важно: Сите сигнали се активни-високо (логика 1), освен ако не е поинаку наведено.

2.2.3

Влезен/излезен формат на податочна рамка за AXI4 Streaming Interface Кога е избран интерфејсот AXI4 Streaming, влезните и излезните рамки со податоци се достапни како каскадни реални и имагинарни податоци, податоците sampлесовите прво се полни со нули за да се совпаднат со границите на бајтите за да се олесни преносот на AXI4.
За прample, DATA_BITS од 26, најблиската граница на бајт е 32, затоа треба да се додадат шест 0 за реални и имагинарни податоциamples пред каскадирање во рамка на AXI4 стриминг В/И ПОДАТОЦИ
Табела 2-5. AXI4 Streaming Interface I/O Формат на податочна рамка

Битови: 63…58 0's Полнење

Битови: 57…32 Имагинарни податоци

Битови: 31..26 0's Padding

Битови: 25…0 реални податоци

Совет:Видете го описот на параметрите AXI4S_IN_DATA и AXI4S_OUT_DATA за нула полнење во Табела 2-3.

Упатство за употреба

DS50003348C-страница 19

CoreFFT v8.0
Тајминг дијаграми
3. Тајминг дијаграми
Овој дел го опишува временскиот дијаграм на CoreFFT.
3.1 FFT на место
Кога FFT на место ќе го потврди сигналот BUF_READY, изворот на податоци започнува да ги снабдува податоцитеamples да се трансформираат. Имагинарна и реална половина од влезните податоци sample мора да биде обезбедено истовремено и придружен со битот за валидност DATAI_VALID. Изворот на податоци може да ги снабдува сampво секој такт или со произволно побавно темпо (видете на Слика 3-1). Откако FFT модулот ќе прими N-влез sampпомалку, го намалува сигналот BUF_READY. FFT моторот автоматски почнува да ги обработува податоците откако ќе биде подготвен. Во минималната конфигурација на меморијата, фазата на обработка започнува веднаш по завршувањето на вчитувањето на податоците. Во баферираната конфигурација, FFT моторот може да почека додека не се обработи претходниот рафал на податоци. Потоа, моторот се вклучува автоматски. На следната слика е прикажано вчитувањето на влезните податоци. Слика 3-1. Вчитување на влезни податоци
По завршувањето на трансформацијата, FFT модулот го потврдува сигналот OUTP_READY и започнува да ги генерира резултатите од FFT. Имагинарните и реалните половини на излезот samples се појавуваат истовремено на повеќебитните излези DATAO_IM и DATAO_RE. Секој излез сample е придружена со битот DATAO_VALID. Приемникот на податоци ги прифаќа трансформираните податоци или на секој такт или со произволна побавна брзина. Модулот FFT продолжува да обезбедува излез на податоци додека е наведен сигналот READ_OUTP. За контрола на излезот sampсо брзина, ресиверот мора да го укине сигналот READ_OUTP како и кога е потребно (како што е прикажано на следната слика). На следната слика е прикажано примањето на податоците за трансформацијата. Слика 3-2. Примање на трансформирани податоци

Кога се користи сигналот READ_OUTP за контрола на брзината на читање, треба да се земе предвид можниот раст на циклусот FFT. Во минималната конфигурација на меморијата, секое продолжување на времето за читање (подигнување) го продолжува циклусот FFT, видете Слика 1-2. Во баферираната конфигурација, циклусот FFT расте кога вистинското време на прикачување го надминува посветениот интервал прикажан на Слика 1-3 како „Достапно за читање резултати од циклусот i.“. Исто така, во баферската конфигурација, излезниот бафер почнува да ги прифаќа новите FFT резултати дури и ако постарите резултати не се прочитани, со што се препишуваат постарите. Во овој случај, јадрото ги отстранува сигналите OUTP_READY и DATAO_VALID кога тие повеќе не се валидни.

Упатство за употреба

DS50003348C-страница 20

CoreFFT v8.0
Тајминг дијаграми

3.2
3.2.1

Стриминг FFT
За интерфејсот AXI4S, работата на портите за интерфејс AXI4S се мапирани со онаа на мајчин интерфејс. За мапирање од еден до еден, видете ја Табела 2-4 во Порти од 2.2. Стриминг FFT.
RFS и START Јадрото генерира RFS сигнал за да му даде до знаење на изворот на податоци дека е подготвен за следната рамка на влезните податоци.ampлес. Откако ќе се наведе, RFS останува активен додека изворот на податоци не одговори со сигналот START.
Штом јадрото ќе добие START, го намалува RFS сигналот и почнува да ја прима рамката за влезни податоци. По N такт интервали, приемот на податочната рамка е завршен и RFS сигналот повторно се активира. На следната слика е прикажан прample кога FFT моторот чека изворот на податоци да го даде сигналот START.
Слика 3-3. RFS Чека за СТАРТ

Сигналот START има постојана активна вредност, а јадрото почнува да прима друга влезна рамка веднаш по завршувањето на претходната рамка. Незадолжително е изворот на податоци да го следи сигналот RFS. Може да го прикаже сигналот СТАРТ во секое време, а јадрото почнува да прифаќа друга влезна рамка штом може. Во ситуацијата на Слика 3-3, ново вчитување рамка започнува веднаш по сигналот START. Ако сигналот СТАРТ доаѓа кога се вчитува претходната влезна рамка, јадрото чека додека рамката не заврши и потоа почнува да вчитува друга рамка. На следната слика е прикажан уште еден ексampкаде што влезните податоци доаѓаат на неодредено време без празнини меѓу рамките. Слика 3-4. Трансформирање на податоци за стриминг
Следната слика покажува дека сигналот СТАРТ ја води вистинската влезна рамка за еден часовнички интервал. Слика 3-5. START Ги води податоците

3.2.2

OUTP_READY и DATAO_VALID
Овие два сигнали служат за известување на примачот на податоци кога резултатите од FFT се подготвени. OUTP_READY е пулс низ целиот часовник. Јадрото потврдува кога рамката за излезни податоци е на пат да излезе. Јадрото го потврдува сигналот DATAO_VALID додека ја генерира излезната рамка. Сигналот DATAO_VALID го следи сигналот OUTP_READY за еден часовнички интервал. Следната слика ги прикажува временските односи помеѓу двата сигнала и податочната рамка FFTed.

Упатство за употреба

DS50003348C-страница 21

Слика 3-6. Излезни податоци и сигнали за ракување

CoreFFT v8.0
Тајминг дијаграми

На следната слика е прикажано сценарио каде што сигналот DATAO_VALID е трајно активен кога податоците за стриминг немаат празнини помеѓу рамките.
Слика 3-7. Пренесување излезни податоци без празнини

Упатство за употреба

DS50003348C-страница 22

CoreFFT v8.0
Проток на алатки
4. Проток на алатки
Овој дел го опишува протокот на алатки на CoreFFT.
4.1 Лиценца
CoreFFT е заклучена лиценцата.
4.2 Конфигурирање на CoreFFT во SmartDesign
CoreFFT е достапен за преземање во Libero® IP каталогот преку web складиште. Откако ќе биде наведено во каталогот, јадрото може да се инстанцира со помош на протокот SmartDesign. За да знаете како да креирате проект SmartDesign, видете во упатството за корисникот SmartDesign. По конфигурирањето и генерирањето на основниот примерок, основната функционалност може да се симулира со помош на тест-клупата испорачана со CoreFFT. Параметрите на тест-клупата автоматски се прилагодуваат на конфигурацијата CoreFFT. CoreFFT може да се инстанцира како компонента на поголем дизајн.
Важно: CoreFFT е компатибилен и со интегрираното дизајнерско опкружување Libero (IDE) и со Libero SoC. Освен ако не е поинаку наведено, овој документ го користи името Libero за да ги идентификува и Libero IDE и Libero SoC. Слика 4-1. SmartDesign CoreFFT пример View
Јадрото може да се конфигурира со помош на конфигурацискиот графички кориснички интерфејс (GUI) во SmartDesign. Еден поранешенampGUI за семејството SmartFusion2 е прикажан на следната слика.

Упатство за употреба

DS50003348C-страница 23

Слика 4-2. Конфигурирање на CoreFFT во SmartDesign

CoreFFT v8.0
Проток на алатки

4.3 Симулациски текови
Корисничката тест клупа за CoreFFT е вклучена во изданието. За да го направите ова, направете ги следните чекори: 1. За да ја стартувате корисничката тест бенч, поставете го Design Root на инстанцијата CoreFFT во окното за дизајн на хиерархија на Libero SoC. 2. Под Потврдете го претходно синтетизираниот дизајн, во прозорецот Libero SoC Design Flow, кликнете со десното копче Симулирај, а потоа изберете Open Interactively. Ова го повикува ModelSim и автоматски ја извршува симулацијата.
Важно: кога ја симулирате верзијата VHDL на јадрото, можеби ќе сакате да се ослободите од предупредувањата за библиотеката IEEE.NUMERIC_STD. За да го направите тоа, додадете ги следните две линии во автоматски генерираниот run.do file:
· постави NumericStdNoWarnings -1 · постави StdArithNoWarnings -1

4.3.1 4.3.1.1

Тест бенч Унифицираната маса за тестирање што се користи за верификација и тестирање на CoreFFT се нарекува корисничка тест клупа.
Кориснички тестбенч Следната слика го прикажува блок дијаграмот за тестбенч. Следната равенка покажува како златниот бихејвиорален FFT ги имплементира конечните прецизни пресметки прикажани во
x(k) = n= 0N-1X(n)e?jnk2?/N

Равенка 1 или Равенка 2 во Вовед, и златните FFT и CoreFFT се конфигурирани идентично и го добиваат истиот тест сигнал. Тестната маса ги споредува излезните сигнали на златниот модул и вистинскиот CoreFFT.

Упатство за употреба

DS50003348C-страница 24

Слика 4-3. CoreFFT User Testbench

CoreFFT v8.0
Проток на алатки

Тестната маса обезбедува прampЛекции за тоа како да се користи генерираниот FFT модул. Тестната маса може да се модифицира според барањата.
4.4 Ограничувања на дизајнот
Исклучоците за тајмингот на јадрото треба да се користат помеѓу границите на часовникот. За повикување на потребните ограничувања што треба да се додадат, видете CoreFFT.sdc од патеката. /компонента/Actel/DirectCores/CoreFFT/ /constraints/ CoreFFT.sdc.
4.5 Синтеза во Libero SoC
За да ја извршите синтезата на избраната конфигурација, направете ги следните чекори: 1. Поставете го соодветно коренот на дизајнот во GUI за конфигурација. 2. Под Implement Design, во јазичето Design Flow, десен клик на Synthesize и изберете Run.
4.6 Место и пат во Libero SoC
Откако ќе го поставите коренот на дизајнот соодветно и стартувајте го Synthesis. Под Имплементација на дизајн во табулаторот Проток на дизајнирање, кликнете со десното копче на Место и рута и кликнете Изврши.

Упатство за употреба

DS50003348C-страница 25

CoreFFT v8.0
Системска интеграција
5. Системска интеграција
Овој дел дава прample што ја покажува интеграцијата на CoreFFT.
5.1 FFT на место
Следната слика покажува поранешенampле на користење на јадрото. Кога FFT на место ќе го потврди сигналот BUF_READY, изворот на податоци започнува да ги снабдува податоцитеamples да се трансформираат. Имагинарна и реална половина од влезните податоци sample мора да се достави истовремено и придружен со битот за валидност-DATAI_VALID. Изворот на податоци може да ги снабдува сampво секој такт или со произволна побавна брзина (види Слика 3-1). Откако FFT модулот ќе прими N-влез sampпомалку, го намалува сигналот BUF_READY. Слика 5-1. Прampод системот FFT на место

FFT моторот автоматски почнува да ги обработува податоците откако ќе биде подготвен. Во минималната конфигурација на меморијата, фазата на обработка започнува веднаш по завршувањето на вчитувањето на податоците. Во баферската конфигурација, FFT моторот може да почека додека не се обработи претходен рафал на податоци. Потоа моторот се вклучува автоматски.
5.2 Стриминг FFT
Јадрото врши FFT напред преку податоците што доаѓаат во секој такт. Изворот на податоци продолжува да ги доставува податоците додека примачот на податоци постојано ги прима резултатите од FFT и го следи знаменцето за прелевање доколку е потребно. Опционалниот влезен START сигнал и излезниот RFS сигнал може да се користат доколку е потребна обработка на податочните рамки. Изворот на податоци го генерира сигналот START за да го означи почетокот на друга рамка, а примачот на податоци го користи сигналот RFS за да го означи почетокот на излезната рамка. Стриминг CoreFFT може да обработи бесконечни сложени текови на податоци, како што е прикажано на следната слика.

Упатство за употреба

DS50003348C-страница 26

Слика 5-2. Прampод FFT систем за стриминг

CoreFFT v8.0
Системска интеграција

Упатство за употреба

DS50003348C-страница 27

CoreFFT v8.0
Додаток А: Употреба на FFT уред на место…

6. Додаток А: Употреба и перформанси на FFT уред на место
Во табела 6-1 и табела 6-2 се прикажани искористеноста и перформансите за различни големини на FFT на место и ширини на податоци. Броевите се добиени од конфигурацијата наведена во Табела 6-3.
Табела 6-1. Употреба и перформанси на уредот FFT SmartFusion2 M2S050 на место (минимална конфигурација на меморија)

Основни параметри

Употреба на ресурси за ткаенина

Блокови

Изведба

Поени 256

Ширина 18

DFF 1227

4 LUT 1245

Вкупно 2472

LSRAM MACC

Стапка на часовникот
328

FFT време (и)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

Табела 6-2. Употреба и перформанси на уредот FFT SmartFusion2 M2S050 на место (конфигурација во бафер)

Основни параметри

ТОЧКИ ШИРИНА

256

512

1024

4096

Употреба на ресурси за ткаенина

DFF

4 ЛУТ

Вкупно

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

Блокови LSRAM 7 7 7 28

MACC 4 4 4 4

Изведба

Стапка на часовник FFT Време (и)

328

3.3

321

7.4

310

16.8

281

87.8

Совет: · Податоците во Табела 6-1 и Табела 6-2 се добиени со користење на типични поставки за синтеза. Фреквенцијата на Synplify (MHz) беше поставена на 500
· Броевите за користење се добиваат со користење на Libero v12.4 и може да има потенцијално подобрување на областа и перформансите со поновите ревизии
· Во поставките за синтеза, компонентите на ROM се мапираат со логика, а оптимизацијата на RAM меморијата е мапирана за голема брзина
· Поставките за распоред беа како што следува:
Овозможено е создавање блок од дизајнери
Овозможен е распоред со високи напори
· Прикажаното време FFT го одразува само времето на трансформација. Тоа не го зема предвид времето на преземање податоци или прикачување на резултатите

Табела 6-3. Употреба и перформанси на уреди FFT PolarFire MPF300 на место (минимална конфигурација на меморија)

Основни параметри

Употреба на ресурси за ткаенина

Макс часовник

ТОЧКИ ШИРНИЦА URAM Длабочина 4 LUT DFF uRAM LSRAM MACC Фреквенција

512

939 1189 9

415

Време на трансформација (САД)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

Упатство за употреба

DS50003348C-страница 28

CoreFFT v8.0
Додаток А: Употреба на FFT уред на место…

………..продолжува

Основни параметри

Употреба на ресурси за ткаенина

Макс часовник

ТОЧКИ ШИРНИЦА URAM Длабочина 4 LUT DFF uRAM LSRAM MACC Фреквенција

512

1519 1275 0

386

512

2494 2841 0

364

1024 25

3088 2859 0

369

4096 18

4161 1679 0

352

4096 25

6426 3237 0

339

16384 18

9667 3234 0

296

16384 25

17285 5483 0

325

Време на трансформација (САД)
6.2 6.7 14.3 70.1 73 387 353.5

Табела 6-4. Употреба и перформанси на уредот FFT PolarFire MPF300 на место (баферирана конфигурација)

Основни параметри

Употреба на ресурси за ткаенина

Макс часовник

ТОЧКИ ШИРНИЦА URAM Длабочина 4 LUT DFF uRAM LSRAM MACC Фреквенција

Време на трансформација (САД)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 18

512

4962 4488 168 0

278

18.7

16384 18

12346 6219 0

126

335

342

Совет: · Податоците во Табела 6-3 и Табела 6-4 се добиени со користење на типични поставки за алатката Libero SoC. Временското ограничување беше поставено на 400 MHz
· Броевите за користење се добиваат со користење на Libero v12.4 и може да има потенцијално подобрување на областа и перформансите со поновите ревизии
· Во поставките за синтеза, компонентите на ROM се мапираат со логика, а оптимизацијата на RAM меморијата е мапирана за голема брзина
· Местото и маршрутата беа поставени за Распоред на високи напори засновани на времето
· Времето FFT го одразува само времето на трансформација. Тоа не го зема предвид времето на преземање податоци или прикачување на резултатите

Важно: FPGA ресурсите и податоците за перформансите за семејството PolarFire SoC се слични на семејството PolarFire.

Табела 6-5. Параметар за користење и конфигурација на перформанси на место на FFT INVERSE SCALE SCALE_EXP_ON тип на HDL

Вредност 0 0 0 Verilog

Упатство за употреба

DS50003348C-страница 29

CoreFFT v8.0
Додаток Б: Стриминг за користење на FFT уред…

7. Додаток Б: Стриминг FFT Употреба и перформанси на уредот
Следните табели ги наведуваат искористеноста и перформансите за различни конфигурации на FFT стриминг.
Табела 7-1. Стриминг FFT SmartFusion2 M2S050T Степен на брзина -1

Основни параметри

Употреба на ресурси

Блокови

Стапка на часовникот

FFT_SIZE DATA_BITS TWID_BITS Нарачајте DFF 4LUT Вкупно LSRAM uRAM MACC

Обратно 2198 1886 4084 0

241

Нормално 1963 1600 3563 0

241

Обратно 3268 2739 6007 0

225

Обратно 3867 3355 7222 0

217

128

Обратно 4892 4355 9247 5

216

256

Обратно 5510 5302 10812 7

229

256

Нормално 5330 5067 10406 3

229

256

Обратно 8642 7558 16200 8

223

512

Обратно 6634 6861 13495 10

228

512

Обратно 9302 8862 18164 12

228

1024

Обратно 10847 11748 22595 17

225

1024

Обратно 11643 12425 24068 19

221

Совет: · максималната длабочина на uRAM беше поставена на 64
· Броевите за користење се добиваат со користење на Libero v12.4 и може да има потенцијално подобрување на областа и перформансите со поновите ревизии
· Во поставките за синтеза, компонентите на ROM-от се мапираат со логика, а оптимизацијата на RAM-от е мапирана за голема брзина. Фреквенцијата на Synplify беше поставена на 500
· Поставен е режим на голем напор за распоред

Табела 7-2. Стриминг FFT PolarFire MPF300 степен на брзина -1

Основни параметри
FFT_SIZE DATA_BIT TWID_BITS скала на uRAM Длабочина на нарачка

Употреба на ресурси

Часовник

4LUT DFF uRAM LSRAM MACC Стапка

256 Обратно 1306 1593 6

319

256 Нормално 1421 1700 12 0

319

256 Обратно 1967 2268 18 0

319

256 Обратно 2459 2692 15 0

319

128

256 Нормално 4633 4911 44 0

310

256

Исклучено

256 Нормално 6596 6922 94 0

307

256

512

Обратно 8124 8064 0

304

Обратно 6686 5691 0

293

Упатство за употреба

DS50003348C-страница 30

CoreFFT v8.0
Додаток Б: Стриминг за користење на FFT уред…

………..продолжение Основни параметри
FFT_SIZE DATA_BIT TWID_BITS скала на uRAM Длабочина на нарачка

Употреба на ресурси

Часовник

4LUT DFF uRAM LSRAM MACC Стапка

1024

Обратно 13974 10569 0

304

1024

Нормално 14289 10816 0

307

2048

Нормално 12852 7640 0

304

2048

Обратно 12469 7319 0

315

4096

Нормално 29977 14288 0

305

4096

512 Нормално 34448 17097 120 48

301

Совет: · Податоците од претходната табела се добиени со користење на типичните поставки на алатката Libero SoC. Временското ограничување беше поставено на 400 MHz
· Броевите за користење на уредот во архитектурата за стриминг се скоро исти и за интерфејсот AXI4S и за мајчин интерфејс
· Броевите за користење се добиваат со користење на Libero v12.4 и може да има потенцијално подобрување на областа и перформансите со поновите ревизии
· Во поставките за синтеза, компонентите на ROM се мапираат со логика, а оптимизацијата на RAM меморијата е мапирана за голема брзина
· Местото и маршрутата беа поставени за Распоредот на високиот напор управуван од времето
· FPGA ресурсите и податоците за перформансите за семејството PolarFire SoC се слични на семејството PolarFire

Упатство за употреба

DS50003348C-страница 31

CoreFFT v8.0
Историја на ревизии

8. Историја на ревизија
Историјата на ревизии ги опишува промените што беа имплементирани во документот. Промените се наведени со ревизија, почнувајќи од најактуелната публикација.
Табела 8-1. Историја на ревизија

Опис на датумот на ревизија

08/2022 Во ревизија В на документот, ажурирана Табела 6-1, Табела 6-2, Табела 6-3, Табела 6-4, Табела 7-1,

и Табела 7-2.

07/2022 Следното е списокот на промени во ревизијата Б на документот:

· Ажурирано: Табела 2-2 во 2.1.2. Пристаништа.

· Ажурирано: Табела 2-4 во 2.2.2. Пристаништа.

· Ажурирано: 4.4. Ограничувања за дизајн.

· Отстрането: делот „Конфигурирање на временски ограничувања“.

07/2022 Следното е списокот на промени во ревизијата А на документот:

· Документот беше мигриран во шаблонот Микрочип.

· Бројот на документот е ажуриран на DS50003348A од 50200267.

· Следниве делови се ажурирани:

Табела 1 во Карактеристики.

Употреба и перформанси на уредот.

Табела 1-2 во 1.4.4.2. Ограничувања на ширината на влезен бит со нескалиран режим.

Слика 1-7 во 1.4.4.3. Внесување Распоред на скала.

Табела 1-3 во 1.4.4.3. Внесување Распоред на скала.

Табела 2-3 во 2.2.1. Параметри за конфигурација.

Табела 2-4 во 2.2.2. Пристаништа.

Табела 2-2 во 2.1.2. Пристаништа.

Слика 4-2 во 4.2. Конфигурирање на CoreFFT во SmartDesign.

· Се додаваат следните делови: 1.4.3. Стриминг FFT излезни податоци Ред на зборови. 2.2.3. Влезен/излезен формат на рамка за податоци за интерфејс за стриминг AXI4. 4.3. Симулациски текови. 4.4. Ограничувања за дизајн. 4.5. Синтеза во Libero SoC. 4.6. Место-и-пат во Libero SoC.
· Следниве делови се отстранети: „Поддржана верзија“. „Ред на природен излез“.

—

Додадена е поддршка за SoC PolarFire®.

—

„Поддршка за производи“: отстрането.

—

Ажурирани промени поврзани со CoreFFT v7.0.

—

Ажурирани промени поврзани со CoreFFT v6.4.

—

Ажурирани промени поврзани со CoreFFT v6.3.

—

Ажурирани промени поврзани со поддржани семејства (SAR 47942).

—

Ажурирани промени поврзани со CoreFFT v6.1.

Упатство за употреба

DS50003348C-страница 32

CoreFFT v8.0
Историја на ревизии

………..продолжение Датум на ревизија

—

Опис
Следното е списокот на промени во ревизијата 3.0 на документот: · Ажурирани промени поврзани со CoreFFT v6.0. · Изданието додава поддршка за семејството SmartFusion2 (само архитектура во место).
Следното е списокот на промени во ревизијата 2.0 на документот: · Ажурирани промени поврзани со CoreFFT v5.0. · Ова издание додава нова архитектура на постојниот In-place CoreFFT v4.0. · Новата архитектура поддржува Streaming Forward и Inverse FFT што го трансформира протокот на податоци со голема брзина.
Почетно ослободување.

Упатство за употреба

DS50003348C-страница 33

CoreFFT v8.0
Поддршка за FPGA за микрочип
Групата производи на Microchip FPGA ги поддржува своите производи со различни услуги за поддршка, вклучувајќи ги и услугите за клиенти, Центарот за техничка поддршка на клиентите, а webсајт и канцеларии за продажба низ целиот свет. На клиентите им се предлага да ги посетат онлајн ресурсите на Microchip пред да стапат во контакт со поддршката бидејќи е многу веројатно дека нивните прашања се веќе одговорени. Контактирајте го Центарот за техничка поддршка преку webстраница на www.microchip.com/support. Спомнете го бројот на дел од уредот FPGA, изберете соодветна категорија на случај и прикачете дизајн fileпри креирање на случај за техничка поддршка. Контактирајте со службата за корисници за нетехничка поддршка на производот, како што се цените на производите, надградбите на производите, информациите за ажурирање, статусот на нарачката и овластувањето.
· Од Северна Америка, јавете се на 800.262.1060 · Од остатокот од светот, јавете се на 650.318.4460 · Факс, од каде било во светот, 650.318.8044
Информации за микрочип
Микрочипот Webсајт
Микрочип обезбедува онлајн поддршка преку нашата webстраница на www.microchip.com/. Ова webсајт се користи за да се направи fileи информации лесно достапни за клиентите. Некои од достапните содржини вклучуваат:
· Поддршка за производи Листови со податоци и грешки, белешки за апликација и сampле програми, ресурси за дизајн, упатства за корисникот и документи за поддршка на хардверот, најнови изданија на софтвер и архивиран софтвер
· Општа техничка поддршка Често поставувани прашања (ЧПП), барања за техничка поддршка, онлајн групи за дискусија, листа на членови на програмата за партнер за дизајн на микрочип
· Бизнис на Microchip Избирач на производи и водичи за нарачка, најнови соопштенија за печатот на Microchip, листа на семинари и настани, огласи на продажни канцеларии на Microchip, дистрибутери и фабрички претставници
Услуга за известување за промена на производот
Услугата за известување за промена на производот на Microchip им помага на клиентите да бидат актуелни за производите на Microchip. Претплатниците ќе добиваат известување по е-пошта секогаш кога има промени, ажурирања, ревизии или грешки поврзани со одредено семејство на производи или алатка за развој од интерес. За да се регистрирате, одете на www.microchip.com/pcn и следете ги упатствата за регистрација.
Поддршка за корисници
Корисниците на производите на Микрочип можат да добијат помош преку неколку канали: · Дистрибутер или претставник · Локална канцеларија за продажба · Инженер за вградени решенија (ESE) · Техничка поддршка
Клиентите треба да контактираат со нивниот дистрибутер, претставник или ESE за поддршка. Локалните канцеларии за продажба се исто така достапни за да им помогнат на клиентите. Во овој документ е вклучен список на продажни канцеларии и локации. Техничката поддршка е достапна преку webсајт на: www.microchip.com/support
Функција за заштита на код на уреди со микрочип
Забележете ги следните детали за функцијата за заштита на кодот на производите на Microchip:

Упатство за употреба

DS50003348C-страница 34

CoreFFT v8.0
· Производите со микрочип ги исполнуваат спецификациите содржани во нивниот посебен лист со податоци за микрочипови. · Микрочип верува дека неговата фамилија на производи е безбедна кога се користи на предвидениот начин, во рамките на работењето
спецификации и во нормални услови. · Микрочипот ги вреднува и агресивно ги штити своите права на интелектуална сопственост. Обиди за прекршување на кодот
заштитните карактеристики на производот Микрочип се строго забранети и може да го прекршат Законот за авторски права на дигиталниот милениум. · Ниту Microchip ниту кој било друг производител на полупроводници не може да ја гарантира безбедноста на неговиот код. Заштитата на кодот не значи дека гарантираме дека производот е „нескршлив“. Заштитата на кодот постојано се развива. Микрочип е посветен на континуирано подобрување на карактеристиките за заштита на кодот на нашите производи.
Правно известување
Оваа публикација и информациите овде може да се користат само со производите на Микрочип, вклучително и за дизајнирање, тестирање и интегрирање на производите на Микрочип со вашата апликација. Користењето на овие информации на кој било друг начин ги прекршува овие услови. Информациите за апликациите на уредот се обезбедени само за ваша погодност и може да бидат заменети со ажурирања. Ваша одговорност е да се осигурате дека вашата апликација ги исполнува вашите спецификации. Контактирајте со вашата локална канцеларија за продажба на Microchip за дополнителна поддршка или, добијте дополнителна поддршка на www.microchip.com/en-us/support/ design-help/client-support-services.
ОВАА ИНФОРМАЦИЈА СЕ ОБЕЗБЕДУВА МИКРОЧИП „КАКО ШТО Е“. МИКРОЧИП НЕ ДАВА НИКАКВИ ПРЕТСТАВУВАЊА ИЛИ ГАРАНЦИИ БИЛО ИЗРАЗНИ ИЛИ ИМПЛИЦИРАНИ, ПИСМЕНИ ИЛИ УСНИ, ЗАКОНСКИ ИЛИ ПОинаку, ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ВКЛУЧУВАЈТЕ НО НЕ ОГРАНИЧЕНИ НА ОГРАНИЧЕНО НЕПРЕКРШУВАЊЕ, ПРОДАЖБА И СООДВЕТНОСТ ЗА ПОСЕДНА ЦЕЛ ИЛИ ГАРАНЦИИ ПОВРЗАНИ СО НЕГОВАТА СОСТОЈБА, КВАЛИТЕТ ИЛИ ИЗВЕДБА.
ВО НИКОЈ СЛУЧАЈ МИКРОЧИПОТ НЕМА ДА СЕ ОДГОВАРА ЗА НИКАКВА ИНДИРЕКТНА, ПОСЕБНА, КАЗНЕТНА, ИНЦИДЕНТАЛНА ИЛИ СОСЕДНИЧКА ЗАГУБА, ШТЕТА, ТРОШОЦА ИЛИ ТРОШОВИ ОД БИЛО БИЛО ПОВРЗАН СО НАС, НИЕ ЗА НИЕ, ДУРИ И ДА Е СОВЕТЕН МИКРОЧИП ЗА МОЖНОСТА ИЛИ ШТЕТИТЕ СЕ ПРЕДВИДЕЛИ. ВО ЦЕЛОСНИОТ СТЕМЕН ДОЗВОЛЕН СО ЗАКОН, ВКУПНАТА ОДГОВОРНОСТ НА МИКРОЧИПОТ ЗА СИТЕ ПОБАРУВАЊА НА КАКОВ НАЧИН ПОВРЗАНИ СО ИНФОРМАЦИИТЕ ИЛИ НЕГОВАТА УПОТРЕБА НЕМА ДА ЈА НАДМИНАТ ВИСИНАТА НА НАДОМЕСТОЦИ, АКО ГИ ПОСТОЈАТ ТОА ШТО ГИ ПЛАТУВААТ ИНФОРМАЦИИ.
Употребата на уредите со микрочип во апликациите за одржување во живот и/или за безбедност е целосно на ризик на купувачот, а купувачот се согласува да го брани, обештети и чува безопасниот Микрочип од сите штети, барања, тужби или трошоци кои произлегуваат од таквата употреба. Ниту една лиценца не се пренесува, имплицитно или на друг начин, според правата на интелектуална сопственост на Микрочип, освен ако не е поинаку наведено.
Заштитни знаци
Името и логото на микрочипот, логото на микрочипот, Adaptec, AVR, AVR логото, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LinkTouchS, maXe MediaLB, megaAVR, Microsemi, Microsemi лого, MOST, MOST лого, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 лого, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, SST Logoymricom, , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron и XMEGA се регистрирани заштитни знаци на Microchip Technology Incorporated во САД и други земји.
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus логото, QuietFusion, Wire, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime и ZL се регистрирани заштитни знаци на Microchip Technology инкорпорирана во САД
Потиснување на соседни клучеви, AKS, аналогно за-дигитално доба, кој било кондензатор, AnyIn, AnyOut, зголемено префрлување, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, DEMICPmicler, CryptoCompanion. , DAM, ECAN, еспресо T1S, EtherGREEN, GridTime, IdealBridge, сериско програмирање во коло, ICSP, INICnet, интелигентно паралелно, IntelliMOS, поврзување меѓу чипови, JitterBlocker, Knob-on-Display, KoD, maxCrypto,View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB сертифицирано лого, MPLIB, MPLINK, MultiTRAK, NetDetach, Сезнајно генерирање на кодови, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, RTAX, , RTG4, SAM-

Упатство за употреба

DS50003348C-страница 35

CoreFFT v8.0
ICE, Сериски Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, вкупна издржливост, доверливо време, TSHARC, USBCheck, VariPHY, VectorBlox, ViewSpan, WiperLock, XpressConnect и ZENA се заштитни знаци на Microchip Technology инкорпорирана во САД и други земји. SQTP е сервисна ознака на Microchip Technology инкорпорирана во САД Логото Adaptec, Frequency on Demand, Silicon Storage Technology и Symmcom се регистрирани заштитни знаци на Microchip Technology Inc. во други земји. GestIC е регистрирана трговска марка на Microchip Technology Germany II GmbH & Co. KG, подружница на Microchip Technology Inc., во други земји. Сите други трговски марки споменати овде се сопственост на нивните соодветни компании. © 2022, Microchip Technology Incorporated и нејзините подружници. Сите права се задржани. ISBN: 978-1-6683-1058-8
Систем за управување со квалитет
За информации во врска со системите за управување со квалитет на Microchip, посетете ја www.microchip.com/quality.

Упатство за употреба

DS50003348C-страница 36

АМЕРИКА
Corporate Office 2355 West Chandler Blvd. Чендлер, АЗ 85224-6199 Тел: 480-792-7200 Факс: 480-792-7277 Техничка поддршка: www.microchip.com/support Web Адреса: www.microchip.com Atlanta Duluth, GA Тел: 678-957-9614 Факс: 678-957-1455 Остин, Тексас Тел: 512-257-3370 Бостон Вестборо, м-р Тел: 774-760-0087 Факс: 774-760-0088 Чикаго Итаска, Ил Тел: 630-285-0071 Факс: 630-285-0075 Далас Адисон, Тексас Тел: 972-818-7423 Факс: 972-818-2924 Детроит Нови, МИ Тел: 248-848-4000 Хјустон, Тексас Тел: 281-894-5983 Индијанаполис Ноблсвил, IN Тел: 317-773-8323 Факс: 317-773-5453 тел: 317-536-2380 Лос Анџелес Mission Viejo, Калифорнија Тел: 949-462-9523 Факс: 949-462-9608 тел: 951-273-7800 Рали, NC Тел: 919-844-7510 Њујорк, Њујорк Тел: 631-435-6000 Сан Хозе, Калифорнија Тел: 408-735-9110 тел: 408-436-4270 Канада – Торонто Тел: 905-695-1980 Факс: 905-695-2078

Продажба и сервис низ целиот свет

АЗИЈА/ПАЦИФИК
Австралија – Сиднеј Тел: 61-2-9868-6733 Кина – Пекинг Тел: 86-10-8569-7000 Кина – Ченгду Тел: 86-28-8665-5511 Кина – Чонгкинг Тел: 86-23-8980-9588 Кина Dongguan Тел: 86-769-8702-9880 Кина – Гуангжу Тел: 86-20-8755-8029 Кина – Хангжу Тел: 86-571-8792-8115 Кина – Хонг Конг САР Тел: 852-2943-5100 Кина : 86-25-8473-2460 Кина – Кингдао Тел: 86-532-8502-7355 Кина – Шангај Тел: 86-21-3326-8000 Кина – Шенјанг Тел: 86-24-2334-2829 Тел Кина – Шен -86-755-8864 Кина – Сужоу Тел: 2200-86-186-6233 Кина – Вухан Тел: 1526-86-27-5980 Кина – Ксиан Тел: 5300-86-29-8833 Кина – Ксиамен Тел: 7252-86 -592 Кина – Жухаи Тел: 2388138-86-756

АЗИЈА/ПАЦИФИК
Индија – Бангалор Тел: 91-80-3090-4444 Индија – Њу Делхи Тел: 91-11-4160-8631 Индија – Пуна Тел: 91-20-4121-0141 Јапонија – Осака Тел: 81-6-6152-7160 – Токио Тел: 81-3-6880- 3770 Кореја – Даегу Тел: 82-53-744-4301 Кореја – Сеул Тел: 82-2-554-7200 Малезија – Куала Лумпур Тел: 60-3-7651-7906 Тел Пенанг: 60-4-227-8870 Филипини – Манила Тел: 63-2-634-9065 Сингапур Тел: 65-6334-8870 Тајван – Хсин Чу Тел: 886-3-577-8366 Тајван-л: Каохси 886-7-213 Тајван – Тајпеј Тел: 7830-886-2-2508 Тајланд – Бангкок Тел: 8600-66-2-694 Виетнам – Хо Ши Мин Тел: 1351-84-28-5448

ЕВРОПА
Австрија – Велс Тел: 43-7242-2244-39 Факс: 43-7242-2244-393 Данска – Копенхаген Тел: 45-4485-5910 Факс: 45-4485-2829 Финска – Еспо Тел: 358- Франција – Париз Тел: 9-4520-820-33-1-69 Факс: 53-63-20-33-1-69 Германија – Гаршинг Тел: 30-90-79 Германија – Хаан Тел: 49-8931-9700 Германија – Хајлброн Тел: 49-2129-3766400 Германија – Карлсруе Тел: 49-7131-72400 Германија – Минхен Тел: 49-721-625370-49-89 Факс: 627-144-0-49-89 Германија: Розенхајм -627-144-44 Израел – Раанана Тел: 49-8031-354-560 Италија – Милано Тел: 972-9-744 Факс: 7705-39-0331 Италија – Падова Тел: 742611-39-0331 Dr. Тел: 466781-39-049 Факс: 7625286-31-416 Норвешка – Трондхајм Тел: 690399-31 Полска – Варшава Тел: 416-690340-47 Романија – Букурешт Тел: 72884388-48-22 Мадрид Спа-3325737-40 : 21-407-87-50-34 Факс: 91-708-08-90-34 Шведска – Гетенберг Тел: 91-708-08-91-46 Шведска – Стокхолм Тел: 31-704-60-40 ОК – Вокингам Тел: 46-8-5090-4654 Факс: 44-118-921-5800

Упатство за употреба

DS50003348C-страница 37

Документи / ресурси

МИКРОЧИП v8.0 CoreFFT Фуриеова трансформација [pdf] Упатство за корисникот
v8.0 CoreFFT Фуриеова трансформација, v8.0 CoreFFT, Фуриеова трансформација, трансформација

Референци

Упатство за употреба

v8.0 CoreFFT Фуриеова трансформација

CoreFFT v8.0

Спецификации

Упатство за употреба на производот

FFT на место

Стриминг FFT

Најчесто поставувани прашања

П: Кои големини на трансформации се поддржани?

П: Кој е форматот на влезните податоци?

П: Дали CoreFFT поддржува напред и инверзен FFT операции?

Документи / ресурси

Референци

Поврзани мислења

Оставете коментар

Откажете го одговорот

П: Дали CoreFFT поддржува напред и инверзен FFT
операции?