Mga sulod itago

2.2 Mga Instruksyon sa Paggamit sa Produkto

2.2.1 In-Place nga FFT

2.2.2 Pag-streaming sa FFT

2.3 FAQ

2.3.1 P: Unsa nga mga gidak-on sa pagbag-o ang gisuportahan?

2.3.2 P: Unsa ang input data format?

2.3.3 P: Gisuportahan ba sa CoreFFT ang unahan ug balikbalik nga mga operasyon sa FFT?

2.3.4 Mga Dokumento / Mga Kapanguhaan

2.3.4.1 Mga pakisayran

2.3.5 May Kalabutan nga mga Post

v8.0 CoreFFT Fourier Transform

CoreFFT v8.0

Mga detalye

Pagbag-o sa gidak-on, puntos: 32, 64, 128, 256, 512, 1024, 2048,
4096, 8192, ug 16384.

In-Place FFT: Pasulong ug balit-ad nga FFT
Pag-streaming sa FFT: Pasulong ug balit-ad nga FFT
Input data bit width: Duha ka komplemento
Twiddle factor bit width: Natural nga output samppag order
Input/output data format: Conditional block floating point
scaling
Gitakda nang daan nga eskedyul sa scaling o walay scaling
Opsyonal nga gamay o gibuffer nga mga pag-configure sa memorya
Naka-embed nga RAM-block based twiddle Look-up Table (LUT)
Suporta para sa makaparepresko nga twiddle LUT
Ang mga signal sa paglamano aron mapadali ang dali nga interface sa tiggamit
sirkito
AXI4 Streaming interface: Dili
Run-time forward/inverse transform configuration: Oo

Mga Instruksyon sa Paggamit sa Produkto

In-Place nga FFT

Ang pagpatuman sa In-Place FFT nagsuporta sa Radix-2
decimation-in-time nga pagbag-o. Aron magamit ang In-Place FFT, sunda kini
lakang:

Pagsugod sa input sequence X(0), X(1),…, X(N-1).
I-configure ang gidak-on ug punto sa pagbag-o.
Buhata ang forward o inverse FFT nga operasyon kung gikinahanglan.
Kuhaa ang nabag-o nga datos gikan sa han-ay sa output.

Pag-streaming sa FFT

Ang pagpatuman sa Streaming FFT nagsuporta sa Radix-22
pagbag-o sa decimation-in-frequency. Aron magamit ang Streaming FFT, sunda
kini nga mga lakang:

Pagsugod sa input sequence X(0), X(1),…, X(N-1).
I-configure ang gidak-on ug punto sa pagbag-o.
Buhata ang forward o inverse FFT nga operasyon kung gikinahanglan.
Kuhaa ang nabag-o nga datos gikan sa han-ay sa output.

FAQ

P: Unsa nga mga gidak-on sa pagbag-o ang gisuportahan?

A: Gisuportahan sa CoreFFT ang pagbag-o sa mga gidak-on nga 32, 64, 128, 256,
512, 1024, 2048, 4096, 8192, ug 16384.

P: Unsa ang input data format?

A: Ang input data format kay duha ka komplemento.

P: Ang CoreFFT ba nagsuporta sa forward ug inverse FFT
mga operasyon?

A: Oo, ang CoreFFT nagsuporta sa unahan ug baliktad nga FFT
mga operasyon.

View Fullscreen

CoreFFT v8.0
Giya sa Gumagamit sa CoreFFT
Pasiuna
Ang Fast Fourier transform (FFT) core nagpatuman sa episyente nga Cooley-Turkey algorithm para sa pag-compute sa discrete Fourier transform. Ang CoreFFT gigamit sa halapad nga mga aplikasyon sama sa digital nga komunikasyon, audio, pagsukod, pagkontrol, ug biomedical. Naghatag ang CoreFFT og kaayo nga parameterizable, area-efficient, ug high performance nga MACC-based FFT. Ang kinauyokan anaa isip Register Transfer Level (RTL) code sa pagbag-o sa Verilog ug VHDL nga mga pinulongan. Equation 1.N-point forward FFT (N mao ang gahum sa 2) sa usa ka han-ay x(0), x(1),…, x(N-1) diin, k = 0, 1… N-1
Equation 2.N-point inverse FFT (N kay gahum sa 2) sa usa ka sequence X(0), X(1),…, X(N-1) diin, n = 0, 1… N-1
Importante:Samtang naghimo sa usa ka balit-ad nga FFT, ang kinauyokan wala mag-aplay sa pagbahin sa N sa EQ 2 (tungod kay ang pagbahin pinaagi sa gahum sa duha kay gamay ra).
Ang mosunod nga numero naghulagway sa usa ka FFT base nga sistema nga naglangkob sa usa ka tinubdan sa datos, ang FFT module, ug usa ka data sink, nga mao ang nabag-o nga data nakadawat. Hulagway 1. FFT-Based System Example

Mga bahin
Gisuportahan sa CoreFFT ang Radix-2 decimation-in-time in-place FFT ug Radix-22 decimation-in-frequency streaming FFT transform nga mga pagpatuman. Ang mosunod nga talaan naglista sa mahinungdanong bahin sa matag pagpatuman.

Giya sa Gumagamit

DS50003348C-panid 1

CoreFFT v8.0

Talaan 1. Suporta sa Key Features

Feature Transform gidak-on, puntos

In-Place

Pag-streaming

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192, ug 16384.

2048, ug 4096

Mubo nga sulat: Ang 16384-pt FFT gisuportahan sa RTG4TM, PolarFire®,

ug PolarFire SoC nga mga bahin lamang.

Sa unahan ug balit-ad nga FFT

Pag-input sa gamay nga gilapdon sa datos

Twiddle factor bit width

Input/output data format

Duha ka komplemento

Natural nga output samppag order

Ang kondisyon nga block floating point

scaling

Gitakda nang daan nga eskedyul sa scaling o wala Walay scaling

Opsyonal nga gamay o buffered nga panumduman Oo mga pag-configure

Naka-embed nga RAM-block based twiddle Yes Look-up Table (LUT)

Suporta para sa makaparepresko nga twiddle LUT Oo

Ang mga signal sa paglamano aron mapadali ang dali nga interface sa Oo sa circuitry sa gumagamit

AXI4 Streaming interface

Dili

Run-time forward/inverse transform Walay configuration

Oo 8 32 Duha ka komplemento Opsyonal Dili
Oo
Dili
Oo
Dili Oo
Oo Oo

Gisuportahan nga mga Pamilya
Gisuportahan sa CoreFFT ang mosunod nga mga pamilya sa FPGA. · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
Paggamit ug Pagganap sa Device
Ang CoreFFT gipatuman sa SmartFusion2 M2S050 device gamit ang speed grade -1 ug PolarFire MPF300 gamit ang speed grade -1. Ang summary sa data sa pagpatuman gihatag sa 6. Apendise A: In-Place FFT Device Utilization and Performance ug 7. Appendix B: Streaming FFT Device Utilization and Performance.

Giya sa Gumagamit

DS50003348C-panid 2

CoreFFT v8.0
Talaan sa mga Sulod
Pasiuna……………………………………………………………………………………………………………………………… ..1 Mga Kinaiya……………………………………………………………………………………………………………… …….. 1 Gisuportahan nga mga Pamilya…………………………………………………………………………………………………………………… 2 Paggamit ug Pagganap sa Device……………………………………………………………………………………………….. 2
1. Functional nga Deskripsyon…………………………………………………………………………………………………………..4 1.1. Mga Opsyon sa Arkitektura…………………………………………………………………………………………………………4 1.2. In-Place FFT……………………………………………………………………………………………………………………4 1.3. In-Place Memory Buffers………………………………………………………………………………………………..5 1.4. Pag-streaming sa FFT………………………………………………………………………………………………………….. 7
2. Interface……………………………………………………………………………………………………………………………… … 12 2.1. In-Place FFT…………………………………………………………………………………………………………………….12 2.2. Pag-streaming sa FFT………………………………………………………………………………………………………… 14
3. Timing Diagram………………………………………………………………………………………………………………………… 20 3.1. In-Place FFT………………………………………………………………………………………………………….20 3.2. Pag-streaming sa FFT………………………………………………………………………………………………………… 21
4. Pag-agos sa Himan…………………………………………………………………………………………………………………… ….. 23 4.1. Lisensya…………………………………………………………………………………………………………………… 23 4.2. Pag-configure sa CoreFFT sa SmartDesign…………………………………………………………………………. 23 4.3. Mga Pag-agos sa Simulation………………………………………………………………………………………………………… 24 4.4. Mga Limitasyon sa Disenyo………………………………………………………………………………………………………… 25 4.5. Synthesis sa Libero SoC……………………………………………………………………………………. 25 4.6. Dapit-ug-Ruta sa Libero SoC……………………………………………………………………………………..25
5. Paghiusa sa Sistema………………………………………………………………………………………………………….. 26 5.1 . In-Place FFT…………………………………………………………………………………………………………………….26 5.2. Pag-streaming sa FFT………………………………………………………………………………………………………… 26
6. Apendise A: In-Place FFT Device Utilization and Performance……………………………………………………28
7. Apendise B: Streaming FFT Device Utilization and Performance…………………………………………………………30
8. Kasaysayan sa Rebisyon………………………………………………………………………………………………………… 32
Suporta sa Microchip FPGA………………………………………………………………………………………………………………34
Impormasyon sa Microchip………………………………………………………………………………………………………….. 34 Ang Microchip Website…………………………………………………………………………………………………………..34 Serbisyo sa Pagpahibalo sa Pagbag-o sa Produkto…… ……………………………………………………………………………. 34 Suporta sa Kustomer…………………………………………………………………………………………………………………… 34 Code sa Microchip Devices Feature sa Proteksyon…………………………………………………………………………..34 Legal nga Pahibalo………………………………………… …………………………………………………………………………… 35 Mga marka sa pamatigayon………………………………………… ……………………………………………………………………………. 35 Sistema sa Pagdumala sa Kalidad……………………………………………………………………………………. 36 Tibuok Kalibutan nga Pagbaligya ug Serbisyo………………………………………………………………………………………………….37

Giya sa Gumagamit

DS50003348C-panid 3

CoreFFT v8.0
Functional nga Deskripsyon
1. Functional nga Deskripsyon
Kini nga seksyon naghulagway sa functional nga paghulagway sa CoreFFT.
1.1 Mga Opsyon sa Arkitektura
Depende sa configuration sa user, ang CoreFFT makamugna og usa sa mosunod nga mga implementasyon sa pagbag-o: · In-place FFT · Streaming FFT
1.2 In-Place nga FFT
Ang opsyon sa arkitektura nag-load sa usa ka frame sa N complex data samples sa iyang in-place RAM ug giproseso kini nga sunud-sunod, gamit ang usa ka Radix-2 processor. Gitipigan niini ang mga resulta sa matag stage sa in-lugar nga RAM. Ang in-place nga FFT nagkinahanglan og mas gamay nga mga kapanguhaan sa chip kaysa sa streaming FFT, apan ang panahon sa pagbag-o mas taas. Ang mosunod nga numero nagpakita sa usa ka functional diagram sa in-ilace nga pagbag-o. Hulagway 1-1. In-Place Radix-2 FFT Functional Block Diagram (Minimal nga Configuration)

Ang input ug output data girepresentahan isip 2 * WIDTH-bit nga mga pulong nga gilangkuban sa tinuod ug hinanduraw nga mga bahin. Ang duha ka mga bahin mao ang duha ka komplemento nga numero sa WIDTH bits matag usa. Giproseso sa module ang mga frame (bursts) sa datos nga adunay gidak-on sa frame nga N komplikado nga mga pulong. Ang frame nga iproseso gikarga sa in-place memory. Ang panumduman adunay duha ka managsama nga bloke sa RAM, ang matag usa makahimo sa pagtipig sa N / 2 nga komplikado nga mga pulong. Ang in-place memory nagsuporta sa doble nga bandwidth. Kini makabasa ug makasulat ug duha ka komplikadong mga pulong sa samang higayon. Sa higayon nga ang N complex data sampAng mga les gikarga sa memorya, ang FFT computation awtomatikong magsugod, ug ang in-place nga memorya gigamit alang sa mga kalkulasyon.
Ang in-place nga FFT computational nga proseso mahitabo sa usa ka han-ay sa stages uban sa gidaghanon sa stagkatumbas sa log2N. Sa matag stage sa pagproseso sa datos sa FFT, ang Radix-2 butterfly nagbasa sa tanang datos nga gitipigan sa in-place memory, duha ka komplikadong mga pulong sa usa ka higayon. Ang read switch uban sa usa ka read address generator (wala gipakita sa Figure 1-1) makatabang sa butterfly nga makakuha og gitipigan nga datos sa han-ay nga gikinahanglan sa FFT algorithm. Dugang pa sa datos, ang alibangbang makakuha og twiddle factor (sine/cosine coefficients) gikan sa twiddle LUT. Ang alibangbang nagsulat sa intermediate nga mga resulta ngadto sa in-place nga memorya pinaagi sa write switch.

Giya sa Gumagamit

DS50003348C-panid 4

CoreFFT v8.0
Functional nga Deskripsyon
Human sa katapusan nga computational stage, ang in-place nga memorya nagtipig sa bug-os nga nabag-o nga datos. Ang module nagpagawas ug N-word transformed data frame, usa ka pulong matag higayon, basta ang signal READ_OUTP aktibo. Gikalkulo sa CoreFFT ang twiddle factor nga gikinahanglan sa FFT algorithm ug isulat kini sa twiddle LUT. Awtomatiko kini nga mahitabo sa power-on kung ang asynchronous global reset NGRST gipahayag.

1.3
1.3.1

In-Place Memory Buffers
Kini nga seksyon naghulagway sa In-Place Memory Buffers sa CoreFFT.
Minimal Configuration Ang pinakagamay nga configuration, sama sa gipakita sa Figure 1-1, igo na aron matuman ang FFT tungod kay kini adunay in-place RAM nga gikinahanglan sa FFT algorithm. Apan ang gamay nga pag-configure wala magamit ang makina sa pagproseso sa tanan nga oras. Sa kasukwahi, kung ang datos gikarga sa naa sa lugar nga panumduman, o ang gibag-o nga datos gibasa, ang alibangbang magpabilin nga walay pulos. Ang mosunod nga numero nagpakita sa FFT cycle timeline. Ang siklo naglangkob sa mosunod nga tulo ka hugna:
· Pag-download ug bag-ong input data frame sa in-place RAM · Buhata ang aktuwal nga pagbag-o · Pag-upload sa resulta sa pagbag-o aron mapagawas ang in-ilace RAM
Hulagway 1-2. Minimal nga Configuration In-Place FFT Cycle

1.3.2

Sa dyutay nga configuration, ang alibangbang modagan lamang sa panahon sa computation phase. Kung gitugotan ang rate sa pagbuto sa datos, ang gamay nga pagsumpo naghatag sa labing kaayo nga paggamit sa kahinguhaan sa aparato. Sa partikular, nagtipig kini usa ka hinungdanon nga gidaghanon sa mga bloke sa RAM.
Buffered Configuration Aron mapauswag ang paggamit sa alibangbang ug tungod niini makunhuran ang kasagaran nga oras sa pagbag-o, magamit ang dugang nga mga buffer sa memorya. Ang mosunod nga numero nagpakita sa buffered FFT block diagram.
Hulagway 1-3. Gibuffer nga FFT Block Diagram

Ang buffered nga kapilian adunay duha ka managsama nga in-place memory bank nga nagpatuman sa usa ka ping-pong buffer ug usa ka output buffer. Ang matag bangko makahimo sa pagtipig sa N komplikadong mga pulong ug pagbasa sa duha ka komplikadong mga pulong sa usa ka higayon. Ang kinauyokan nga makina sa estado nagkontrolar sa ping-pong switching, aron ang tinubdan sa datos makakita lamang ug buffer nga andam modawat sa bag-ong datos. Ang buffer nga dili modawat sa bag-ong datos gigamit isip in-place RAM sa FFT engine.

Giya sa Gumagamit

DS50003348C-panid 5

CoreFFT v8.0
Functional nga Deskripsyon
Ang ping-pong buffering nga arkitektura nagdugang sa kahusayan sa FFT nga makina. Samtang ang usa sa duha ka input nga mga bangko nalambigit sa kasamtangan nga FFT computation, ang lain anaa alang sa pag-download sa sunod nga input data frame. Ingon usa ka sangputanan, ang makina sa FFT wala maglingkod nga wala maghulat alang sa bag-ong datos nga mapuno ang input buffer. Gikan sa panan-aw sa tinubdan sa datos, ang kinauyokan makadawat og data burst bisan asa sulod sa FFT computation period. Kung nahuman na sa makina ang pagproseso sa kasamtangan nga data frame ug ang input buffer bank napuno sa lain nga data frame, ang makina sa estado nagbaylo sa mga ping-pong nga bangko, ug ang data load ug pag-compute nagpadayon sa mga alternatibong memory bank.
Ang kataposang stage sa FFT computation naggamit ug out-of-place scheme. Ang makina sa FFT nagbasa sa intermediate data gikan sa in-place nga panumduman apan nagsulat sa katapusang resulta sa output data buffer. Ang katapusan nga mga resulta magpabilin sa output buffer hangtud nga ang FFT engine mopuli kanila sa mga resulta sa sunod nga data frame. Gikan sa panan-aw sa tigdawat sa datos, ang datos sa output magamit alang sa pagbasa bisan unsang oras, gawas sa katapusan nga FFT stage.
Ang buffered configuration FFT cycle gipakita sa mosunod nga numero.
Hulagway 1-4. Buffered Configuration FFT Siklo

1.3.3

May Katapusan nga Gitas-on sa Pulong nga Pagkonsiderar Sa matag stage sa in-place nga FFT algorithm, ang alibangbang nagkinahanglan og duha ka samples gikan sa in-place nga panumduman ug mibalik sa duha ka giproseso nga samples sa parehas nga mga lokasyon sa memorya. Ang kalkulasyon sa alibangbang naglakip sa komplikadong pagpadaghan, pagdugang, ug pagkunhod. Ang pagbalik sampAng mga les mahimong adunay mas dako nga gilapdon sa datos kaysa sa samples gipili gikan sa panumduman. Ang mga pag-amping kinahanglan buhaton aron masiguro nga wala’y mga pag-awas sa datos.
Aron malikayan ang risgo sa pag-awas, ang kinauyokan naggamit sa usa sa mosunod nga tulo ka mga pamaagi:
· Input data scaling · Unconditional block floating-point scaling · Conditional block floating-point scaling
Input Data Scaling: Ang input data scaling nagkinahanglan og pre-pending sa input data samples nga adunay igo nga dugang nga mga bit nga timaan, nga gitawag nga mga bit nga bantay. Ang gidaghanon sa guard bits nga gikinahanglan aron mabayran ang pinakataas nga posible nga bit growth para sa N-point FFT, mao ang log2N + 1. Para sa example, matag input sampAng usa ka 256-point FFT kinahanglan adunay siyam ka guard bits. Ang ingon nga teknik makapakunhod pag-ayo sa epektibo nga resolusyon sa FFT bit.
Unconditional Block Floating-Point Scaling: Ang ikaduha nga paagi aron mabayran ang FFT bit nga pagtubo mao ang pagpaubos sa datos sa usa ka hinungdan nga duha sa matag stage. Tungod niini, ang katapusang mga resulta sa FFT gipaubos sa usa ka butang nga 1/N. Kini nga pamaagi gitawag nga unconditional block floating-point scaling.
Ang data sa pag-input kinahanglan nga pakunhuran sa usa ka hinungdan nga duha aron malikayan ang pag-awas sa una nga stage. Aron mapugngan ang pag-awas sa sunodsunod nga stages, ang kinauyokan nagpamenos sa mga resulta sa matag miaging stage pinaagi sa factor sa duha pinaagi sa pagbalhin sa tibuok block sa data (tanan nga resulta sa kasamtangan nga stage) usa ka gamay sa tuo. Ang kinatibuk-ang gidaghanon sa mga bits nga nawala sa datos tungod sa gamay nga pagbalhin sa kalkulasyon sa FFT mao ang log2N.
Ang unconditional block floating-point moresulta sa samang gidaghanon sa nawala nga mga bits sama sa input data scaling. Bisan pa, nagpatungha kini og mas tukma nga mga resulta, tungod kay ang makina sa FFT nagsugod sa mas tukma nga datos sa pag-input.
Conditional Block Floating-Point Scaling: Sa conditional block floating-point scaling, ang data gibalhin lamang kung ang gamay nga pagtubo mahitabo. Kung ang usa o daghan pa nga mga output sa butterfly motubo, ang tibuuk nga bloke sa datos ibalhin sa tuo. Ang conditional block floating-point monitor nagsusi sa matag butterfly output alang sa pagtubo. Kung gikinahanglan ang pagbalhin, kinahanglan

Giya sa Gumagamit

DS50003348C-panid 6

CoreFFT v8.0
Functional nga Deskripsyon
gihimo human sa tibuok stage kompleto na, sa input sa sunod nga stage alibangbang. Kini nga teknik naghatag sa pinakagamay nga gidaghanon sa pagtuis (quantization noise) tungod sa limitado nga gitas-on sa pulong.
Sa Conditional Block Floating-Point mode, ang kinauyokan mahimong opsyonal nga kuwentahon ang aktuwal nga scaling factor. Gihimo kini kung ang parameter nga SCALE_EXP_ON gitakda nga 1. Unya ang kalkulado nga aktwal nga hinungdan makita sa SCALE_EXP port. Ang hinungdan nagrepresentar sa gidaghanon sa husto nga pagbalhin sa makina sa FFT nga gigamit sa mga resulta. Kay example, ang SCALE_EXP nga bili sa 4 (100) nagpasabot nga ang mga resulta sa FFT gibalhin sa tuo (downscaled) sa 4 ka bits; nga mao, gibahin sa 2SCALE_EXP = 16. Ang signal nag-uban sa mga resulta sa FFT ug balido samtang ang OUTP_READY gipahayag. Aron i-scale balik ang aktuwal nga mga resulta sa CoreFFT, nga mao, aron kini ikatandi sa floating point transformed bins, matag FFT output sample kinahanglan nga padaghanon sa 2SCALE_EXP:
· Resulta sa FFT (Tinuod) = DATAO_RE*2SCALE_EXP · Resulta sa FFT (Hinanduraw) = DATAO_IM*2SCALE_EXP
Importante: Ang scale exponent calculator mahimong ma-enable sa conditional block floating-point mode lamang.

1.3.4

Ang CoreFFT, sa default, gi-configure aron magamit ang conditional block floating-point scaling. Sa conditional block Floating-Point mode, ang input data gisusi ug gipaubos sa usa ka factor sa duha kung gikinahanglan, sa wala pa ang unang stage.
Oras sa Pagbag-o Ang FFT computation nagkinahanglan (N/2 + L) x log2N + 2 clock cycles, diin ang L usa ka espesipikong parametro sa pagpatuman nga nagrepresentar sa aggregate latency sa memory bank, switch, ug butterfly. Ang L wala magdepende sa pagbag-o sa gidak-on N. Nagdepende lang kini sa resolusyon sa FFT bit. Ang L katumbas sa 10 sa mga bit nga resolusyon sa 8 hangtod 18, ug ang L katumbas sa 16 sa mga resolusyon sa bit nga 19 hangtod 32. Para sa example,
· Para sa 256-point 16-bit FFT
Oras sa Pagkuwenta = (256/2 + 10) x log2256 + 2 = 1106 ka yugto sa orasan.
· Para sa 4096-point 24-bit FFT
Oras sa Pagkuwenta = (4096/2 + 16) x log24096 + 2 = 24770 ka yugto sa orasan.

1.3.5

Pagpatuman sa Memorya Ang kinauyokan naggamit ug gahi nga mga bloke sa RAM aron ipatuman ang in-place nga panumduman, uban pang mga buffer sa panumduman, ug usa ka twiddle LUT. Ang mga FPGA nagdala ug duha ka gahi nga tipo sa RAM: dako nga SRAM (LSRAM) ug mga micro-RAM. Ang pagpatuman sa panumduman mahimong makontrol pinaagi sa pagtakda sa URAM_MAXDEPTH parameter. Gigamit sa CoreFFT ang mga micro-RAM kung ang gikinahanglan nga giladmon dili molapas sa kantidad sa parameter. Kay example, ang URAM_MAXDEPTH parameter nga gitakda sa 64, naggamit sa mga micro-RAM sa bisan unsang gidak-on sa FFT hangtod sa 128 puntos, tungod kay ang gikinahanglan nga giladmon mao ang POINTS/2. Pinaagi sa pagbutang sa parameter nga bili sa 0 makapugong sa kinauyokan sa paggamit sa mga micro-RAM sa tanan, aron kini magamit sa ubang dapit.
Ang parameter nga URAM_MAXDEPTH ma-access pinaagi sa core user interface.

1.4 Pag-streaming sa FFT
Ang streaming nga FFT nagsuporta sa padayon nga komplikado nga pagproseso sa datos, usa ka komplikado nga data sa input sample kada orasan nga panahon. Ang streaming nga arkitektura adunay daghang mga processor sa Radix-22, mga bloke sa RAM, ug LUT kung gikinahanglan aron suportahan ang pagbag-o sa data sa streaming. Ang mosunod nga numero nagpakita sa usa ka functional diagram sa 256-point streaming transform.

Giya sa Gumagamit

DS50003348C-panid 7

Hulagway 1-5. Streaming Radix-22 256-pt FFT Functional Block Diagram

CoreFFT v8.0
Functional nga Deskripsyon

Ang input ug output data girepresentahan isip (2 x DATA_BITS) -bit nga mga pulong nga gilangkuban sa tinuod ug hinanduraw nga mga bahin. Ang duha ka bahin maoy duha ka komplementaryong numero sa DATA_BITS bits matag usa. Ang module nagproseso sa mga frame sa datos nga adunay gidak-on sa frame nga katumbas sa pagbag-o sa gidak-on sa N komplikadong mga pulong. Ang frame nga iproseso moabot sa x(n) input isip han-ay sa komplikadong data nga mga pulong, usa (2 x DATA_BITS) -bit nga pulong kada orasan. Ang sunod nga frame mahimong magsugod dayon pagkahuman sa katapusang data nga pulong sa usa ka kasamtangan nga frame o sa bisan unsang oras sa ulahi.
Ang mosunud nga numero nagpakita sa us aka example sa frame i+1 diha-diha dayon nagsunod sa frame i, ug ang frame i+2 moabut human sa usa ka arbitraryong gintang. Ang input data samples sulod sa usa ka frame kinahanglan nga moabut sa matag agwat sa orasan, sa ingon usa ka frame nga molungtad sa eksaktong N nga agwat sa orasan. Adunay usa ka igo nga latency nga nalangkit sa streaming algorithm. Ang output data frame makita sa parehas nga pagkahan-ay, clock rate, ug adunay parehas nga mga kal-ang (kon naa) tali sa output frame, sama sa taliwala sa mga input frame.
Hulagway 1-6. Pag-streaming sa FFT Input Data Frames

1.4.1 1.4.2

Ang gidaghanon sa mga alibangbang FFT katumbas sa log2(N), busa matag stage giproseso sa usa ka lahi nga alibangbang. Ingon usa ka sangputanan, ang tanan nga stages giproseso sa parallel.
Gikalkulo sa CoreFFT ang twiddle nga mga hinungdan nga gikinahanglan sa FFT algorithm. Sa power-up, ang core awtomatikong mag-upload sa twiddle factor sa on-chip RAMs nga nahimong twiddle LUTs. Ang aksyon sa user dili kinahanglan aron kini mahitabo. Sa pagkompleto sa pag-upload, ang kinauyokan nagpalihok sa RFS signal, nga nagpahibalo sa tinubdan sa datos nga ang kinauyokan andam na sa pagsugod sa pagproseso sa FFT. Ang mga sulod sa LUT mahimong ma-refresh bisan unsang orasa pinaagi sa pag-isyu ug usa ka orasan ang gilapdon nga signal, REFRESH.
Streaming FFT Latency Ang streaming FFT latency nag-una nga gihubit pinaagi sa pagbag-o nga gidak-on, N. Ang pagpatuman nagdugang sa usa ka gidaghanon sa mga paglangan sa pipeline nga nagdepende sa gidak-on sa FFT ug bit width sa agianan sa datos. Sa laing pagkasulti, ang mga resulta sa FFT nalangan mahitungod sa input data sa dili moubos sa N data intervals alang sa bit-reversed outputs. Ang gimando nga latency sa output mga duha ka pilo nga mas dako.
Pag-streaming sa FFT Memory Implementation Susama sa in-place nga arkitektura, ang streaming FFT naggamit ug hard RAM blocks aron ipatuman ang gikinahanglan nga mga handumanan, LUT, ug mga linya sa paglangan. Ang pagpatuman sa panumduman mahimong makontrol pinaagi sa pagtakda sa URAM_MAXDEPTH parameter. Ang CoreFFT naggamit sa mga micro RAM kung ang giladmon sa memorya dili molapas sa parameter value. Kay example, ang parameter nga URAM_MAXDEPTH, gitakda sa 128, naggamit sa mga micro-RAM aron makahimo og mga panumduman sa giladmon nga 128 ug ubos pa. Pinaagi sa pagbutang sa bili sa parameter ngadto sa 0, makapugong sa kinauyokan sa paggamit sa mga micro RAM sa tanan, aron kini magamit sa ubang dapit.

Giya sa Gumagamit

DS50003348C-panid 8

CoreFFT v8.0
Functional nga Deskripsyon

1.4.3

Pag-streaming sa FFT Output Data Words Order Ang mga resulta sa output nga nakuha gikan sa Radix-2 ug sa Radix-22 FFT algorithm naa sa bit-reversed order.
Bisan pa, ang in-place nga pagpatuman sa internal nga pagbuhat sa sampnag order nga. Busa, ang kinauyokan nagbutang sa mga resulta sa natural nga pagkahan-ay. Ang Streaming FFT nagsuporta sa mga bit-reversed ug natural nga mga order sa output. Ang bit-reversed nga opsyon naggamit ug mas gamay nga mga kapanguhaan sa chip ug naghatag ug mas gamay nga latency.

1.4.4 1.4.4.1

Finite Word Length Considerations Kini nga seksyon naghulagway sa finite word length considerations sa CoreFFT.

Mga Mode sa Iskedyul nga Wala Ma-scale ug Scale
Ang kalkulasyon sa alibangbang naglakip sa pagdugang ug pagkunhod. Kini nga mga operasyon mahimong hinungdan sa gilapdon sa data sa butterfly nga motubo gikan sa input hangtod sa output. Ang matag alibangbang, BF2I, o BF2II (tan-awa ang Figure 1-5), mahimong makapaila sa dugang nga gamay sa gilapdon sa datos. Dugang pa, ang mga multiplikasyon makadugang usa ka gamay sa resulta. Ang kinatibuk-ang potensyal nga gamay nga pagtubo = log2(N)+1 bits. Ang mga pag-amping kinahanglan buhaton aron masiguro nga wala’y mga pag-awas sa datos.

Aron malikayan o makunhuran ang peligro sa pag-awas, ang kinauyokan naggamit sa usa sa duha nga mga pamaagi:
· Ang unscaled mode nagtukod sa agianan sa datos nga igo nga gilapdon aron ma-accommodate ang gamay nga pagtubo. Ang gilapdon sa agianan sa datos motubo gikan sa stage sa stage aron bug-os nga ma-accommodate ang gamay nga pagtubo sa algorithm, aron dili mahitabo ang pag-awas sa datos. Ang tinuod o hinanduraw nga output bit width mao ang log2(N)+1 bits nga mas lapad kay sa input. Ang disenyo hingpit nga luwas gikan sa overflow point sa view.
· Ang ma-configure nga pamaagi sa eskedyul sa sukod naghatag sa usa ka tiggamit og kontrol sa pagpaubos (pagputol sa) matag intermediate nga resulta nga mahimong hinungdan sa pag-awas. Ang output bit width katumbas sa input bit width. Ang teknik mao ang overflow-luwas lamang kung ang scaling schedule motakdo sa aktuwal nga gamay nga pagtubo, nga dili sayon nga makab-ot. Ang mabinantayon nga pagduol sa ma-configure nga pag-scale kasagaran mosangpot sa dugang nga pag-scale. Apan kung ang kinaiya sa nabag-o nga signal nahibal-an nga nag-awas-luwas sa pipila o tanan nga stagnga wala iapil ang halapad nga pagpaubos, ang teknik mapuslanon pareho gikan sa ratio sa signal-to-noise ug mga baruganan sa paggamit sa kapanguhaan sa chip. Kung gi-configure para sa teknik sa eskedyul sa sukod, ang kinauyokan nagmugna og usa ka overflow nga bandila kung ang pag-awas nahitabo. Ang Radix-22 butterfly mahimong magpaila sa 3-bit nga pagtubo: butterflies BF2I, BF2II, ug multiplier ang matag usa makadugang og gamay. Apan usa lamang ka pagpadaghan sa tanang FFT stages makadugang sa gamay. Ingon nga wala mahibal-an sa atubangan sa stage diin ang multiplier nag-aghat sa dugang nga bit kon aduna man, ang FFT nga makina sa unscaled mode molugway sa data path pinaagi sa bit sugod sa unang stage.
Sa teknik sa eskedyul sa sukod matag Radix-22 stage makapaila sa 3-bit nga pagtubo. Ang agianan sa datos sulod sa stage motubo sumala niana, nga mao, ang stage output mao ang tulo ka bits mas lapad kay sa stage input. Giputol sa makina ang tulo ka dugang nga mga piraso pagkahuman sa stage resulta ang kalkulado, nga mao, ang stage output maputol sa tulo ka bits sa dili pa kini moadto sa sunod nga stage. Ang ingon nga pamaagi nagwagtang sa panginahanglan sa pagtag-an sa mga sub-stage diin kinahanglan i-apply ang downscaling.
Ang mosunud nga talaan nagpatin-aw sa tulo ka mga piraso nga maputol sa mode nga iskedyul sa scale depende sa 2-bit nga kantidad sa iskedyul alang sa usa ka partikular nga s.tage.

Talaan 1-1. Pagputol sa Tulo ka Extra Bits sa Scale Schedule Mode

Iskedyul sa Scale alang sa Gihatag nga Radix-22 Stage

Giputol ang Core

Guntinga ang tulo ka MSB

Guntinga ang duha ka MSB ug lingi ang usa ka LSB

Guntinga ang usa ka MSB ug lingi ang duha ka LSB

Ikatulo nga hugna sa LSB's

Ang FFT/FFT sa mga gidak-on 32, 128, o 512 nga dili power-of-four, dugang sa Radix-22 butterflies, naggamit ug usa ka Radix-2 butterfly. Ang usa magamit sa katapusan nga pagproseso stage ug giputol ang usa ka dugang nga gamay.
Ang kinauyokan awtomatik nga nag-awhag sa overflow detection sa scale schedule mode. Ang overflow nga bandila (OVFLOW_FLAG) makita sa diha nga ang kinauyokan makamatikod sa aktuwal nga pag-awas. Ang bandila magpabilin nga aktibo hangtod sa katapusan sa usa ka output frame diin ang pag-awas makita.

Giya sa Gumagamit

DS50003348C-panid 9

CoreFFT v8.0
Functional nga Deskripsyon

1.4.4.2

Unscaled Mode Input Bit Width Limitasyon Ang Unscaled mode naglimite sa pinakataas nga input sample gamay nga gilapdon gidumala sa kinauyokan. Ang mosunod nga talaan naglista sa pinakataas nga bit widths alang sa matag gidak-on sa FFT.
Talaan 1-2. Pag-streaming nga Wala Ma-scale FFT Max Input Data Bit Width

Gidak-on sa FFT 16

Maximum nga Input Lapad 32

128

256

512

1024

2048

4096

1.4.4.3

Pagsulod sa Iskedyul sa Scale Ang eskedyul sa sukdanan nagpaila sa downscaling factor sa matag streaming FFT stage. Matag Radix-22 stage scaling factor kontrolado pinaagi sa gipahinungod nga duha ka tipik sa eskedyul sa sukdanan, ug ang Radix-2 stage nga gigamit sa non-power-of-four FFTs kontrolado sa usa ka gamay. Ang mosunod nga hulagway naghulagway sa usa ka example sa usa ka scale nga eskedyul user interface alang sa 1024-pt FFT. Ang usa ka parisan sa mga checkbox katumbas sa usa ka piho nga Radix-22 stage ug nagpresentar og duha ka tipik sa downscaling factor. Ang aktuwal nga downscaling factor sa usa ka partikular nga stage kalkulado ingon nga 22*Bit1+Bit0 ug nagkinahanglan sa usa sa mosunod nga mga bili: 1, 2, 4, 8. Ang mga checkbox nga gipakita sa mosunod nga numero katumbas sa binary scale nga eskedyul nga bili sa 10 10 10 10 11. Kini nga bili nagpakita sa usa ka konserbatibo nga eskedyul sa sukod nga dili hinungdan sa pag-awas.
Hulagway 1-7. Scale Schedule User Interface

Ang mosunod nga talaan naglista sa konserbatibo nga mga eskedyul sa sukdanan alang sa matag gidak-on sa FFT nga hingpit nga luwas sa pag-awas.

Talaan 1-3. Mga Eskedyul sa Konserbatibong Scale alang sa Nagkalainlain nga Gidak-on sa FFT

Gidak-on sa FFT

Radix-22 Stage

4096

Giya sa Gumagamit

DS50003348C-panid 10

………..padayon nga FFT Size
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
Functional nga Deskripsyon

Radix-22 Stage

Giya sa Gumagamit

DS50003348C-panid 11

CoreFFT v8.0
Interface

2. Interface
Kini nga seksyon naghulagway sa interface sa CoreFFT.

2.1
2.1.1

In-Place nga FFT
Kini nga seksyon naghulagway sa In-Place FFT sa CoreFFT.

Configuration Parameters Ang CoreFFT adunay mga parameter (Verilog) o generics (VHDL) para sa pag-configure sa RTL code. Ang mosunod nga talaan naghulagway sa mga parametro ug generics. Ang tanan nga mga parameter ug generics kay integer type.
Talaan 2-1. In-Place CoreFFT Parameter Deskripsyon

Parameter INVERSE

Valid Range 0

Default nga 0

Deskripsyon
0: Ipasa ang Fourier nga pagbag-o 1: Inverse Fourier nga pagbag-o

SKALE

0: Conditional block floating point scaling

1: Unconditional block floating point scaling

Aron magamit ang input data scaling, itakda ang SCALE parameter sa 0 ug i-prepend ang tukma nga gidaghanon sa guard bits sa input data. Unya ang conditional block floating point walay epekto.

PUNTO
KALABAW NGA MEMBUF

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

Pagbag-o sa gidak-on. Hinumdomi: Ang 16384-pt FFT gisuportahan sa RTG4, PolarFire, ug PolarFire SoC nga mga bahin lamang.
Data ug twiddle factor bit width
0: Minimal (walay buffer) configuration 1: Buffered configuration

SCALE_EXP_ON

0: Wala magtukod sa conditional block floating-point

exponent calculator

1: Nagtukod sa calculator

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

Ang pinakadako nga giladmon sa RAM nga ipatuman gamit ang microRAM nga anaa sa SmartFusion2, IGLOO2, RTG4, PolarFire, ug PolarFire SoC nga mga bahin. Kung ang giladmon sa RAM nga gikinahanglan alang sa usa ka gipili sa tiggamit nga pagbag-o sa gidak-on nga POINTS molapas sa URAM_MAXDEPTH, ang dagkong mga bloke sa LSRAM gigamit.

2.1.2

Mga Port Ang mosunod nga talaan naglista sa mga signal sa pantalan alang sa in-place nga CoreFFT nga arkitektura.
Talaan 2-2. In-Place CoreFFT Port Deskripsyon

Ngalan sa Port DATAI_IM

In/Out Port Width Bits Deskripsyon

KALABAW

Hinanduraw nga input data nga mausab

DATAI_RE

KALABAW

Tinuod nga data sa input nga mabag-o

Giya sa Gumagamit

DS50003348C-panid 12

CoreFFT v8.0
Interface

……….. mipadayon

Ngalan sa Port

Sa sulod/gawas

DATAI_VALID Sa

Mga Bit nga Lapad sa Port 1

Deskripsyon
Input complex nga pulong balido Ang signal nag-uban sa balido nga input complex nga mga pulong nga anaa sa input DATAI_IM, DATAI_RE. Kung ang signal aktibo, ang input complex nga pulong gikarga sa kinauyokan nga panumduman kung ang BUF_READY signal gipahayag.

READ_OUTP Sa

Basaha ang nabag-o nga datos Kasagaran ang module mopagawas sa mga resulta sa FFT, kung andam na sila, sa usa ka pagbuto sa N komplikadong mga pulong. Ang nabag-o nga tigdawat sa datos mahimong mag-insert sa arbitraryong mga break sa pagbuto pinaagi sa pag-deasser sa READ_OUTP signal.

DATAO_IM

gawas

DATAO_RE

gawas

DATAO_VALID Wala

LADAD LADAD 1

Hinanduraw nga datos sa output
Tinuod nga datos sa output
Output complex word balido Ang signal nag-uban sa balido nga output complex nga mga pulong nga anaa sa DATAO_IM ug DATAO_RE nga mga output.

BUF_READY Out

Gidawat sa FFT ang bag-ong datos Ang kinauyokan nagpahayag sa signal kung andam na kini nga modawat sa datos. Ang signal magpabilin nga aktibo hangtod ang core memory puno. Sa laing pagkasulti, ang signal magpabilin nga aktibo hangtod sa POINTS complex input sampgikarga ang mga les.

OUTP_READY Out

Andam na ang mga resulta sa FFT Ang kinauyokan nagpahayag sa signal kung ang mga resulta sa FFT andam na para mabasa sa giusab nga tigdawat sa datos. Ang signal nagpabilin nga aktibo samtang ang giusab nga data frame gibasa. Kasagaran kini molungtad alang sa POINTS nga mga agwat sa orasan gawas kung ang READ_OUTP nga signal wala ma-deasserted.

SCALE_EXP

gawas

salog[log2 ( Ceil(log2(POIN TS)))]+1

Conditional block floating-point scaling exponent Kini nga opsyonal nga output mahimong ma-enable pinaagi sa pag-set sa SCALE_EXP_ON parameter. Ang output mahimong ma-enable kung ang core anaa sa conditional block floating-point scaling mode lamang (ang parameter SCALE = 0).

PONG CLK

gawas

Ang Pong bank sa input memory buffer gigamit sa FFT engine isip usa ka working in-place memory. Kini nga opsyonal nga signal balido lamang sa buffered configuration.
Aktibo nga Pagtaas sa ngilit Ang core master clock

SLOWCLK

NGRST

Ubos nga frequency Rising-edge clock signal para sa twiddle LUT initialization, kini kinahanglan nga labing menos bahinon sa walo ka beses sa CLK frequency.
Asynchronous nga pag-reset Aktibo-Ubos

Importante: Ang tanan nga mga signal kay aktibo-taas (logic 1) gawas kung gipiho.

Giya sa Gumagamit

DS50003348C-panid 13

CoreFFT v8.0
Interface

2.2
2.2.1

Pag-streaming sa FFT
Ang streaming FFT anaa sa GUI nga ma-configure nga lumad nga interface o AXI4 streaming interface.

Configuration Parameters Ang CoreFFT adunay mga parameter (Verilog) o generics (VHDL) para sa pag-configure sa RTL code. Ang mosunod nga talaan naghulagway niini nga mga parameter ug generics. Ang tanan nga mga parameter ug generics kay integer type.
Talaan 2-3. CoreFFT Streaming Architecture Parameter Deskripsyon

Parameter Ngalan FFT_SIZE

Valid Range Default
16, 32, 64, 128, 256 256, 512, 1024, 2048, ug 4096

Deskripsyon
Pag-usab sa gidak-on nga mga punto Ang kinauyokan nagproseso sa mga frame sa komplikadong datos sa matag frame nga adunay FFT_SIZE complex samples. Ang giusab nga mga frame sa datos parehas ang gidak-on.

NATIV_AXI4

0 – 1

Pagpili sa interface sa IP

· 0 – Lumad nga interface

· 1 - AXI4 streaming interface

Anaa ra kini alang sa streaming nga arkitektura

SCALE_ON

0 – 1

1 - I-enable ang ma-configure nga iskedyul sa scale

Kung ang kapilian mahimo, ang kinauyokan magamit ang ma-configure

scale factor, SCALE_SCH human sa matag alibangbang.

0 – Unscaled mode

SCALE_SCH

Eskedyul sa sukod

Kung ang parameter sa SCALE_ON katumbas sa 1, gigamit ang SCALE_SCH

itakda ang scaling factor para sa matag pagproseso stage.

DATA_BITS TWID_BITS ORDER

8 - 32 8 - 32 0 - 1

Input data gamay gilapdon sa tinuod o hinanduraw nga mga bahin.

Twiddle factor gamay nga gilapdon sa tinuod o hinanduraw nga mga bahin niini.

0: Output data sa bit-reversed order

1: Output data sa normal nga han-ay

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

Ang pinakadako nga giladmon sa RAM nga ipatuman gamit ang micro-RAM nga anaa sa SmartFusion2, IGLOO2, RTG4, PolarFire, o PolarFire SoC nga mga bahin. Kung ang giladmon sa RAM nga gikinahanglan alang sa usa ka gipili sa tiggamit nga pagbag-o sa gidak-on nga POINTS molapas sa URAM_MAXDEPTH, ang dagkong mga bloke sa LSRAM gigamit.

Giya sa Gumagamit

DS50003348C-panid 14

CoreFFT v8.0
Interface

……….. mipadayon
Ngalan sa Parameter
AXI4S_IN_DATA Note: Nagpatin-aw sa 0's padding para sa tinuod ug hinanduraw nga input data samples kung NATIV_AXI4 = 1

Valid Range 8,16,24,32

Default nga 24

Deskripsyon
Kini kay internally generated parameter, dili accessible sa user. Kini gigamit sa paghubad sa input data samples sa mga termino sa byte nga mga utlanan aron mapadali ang AXI4 streaming interface. AXI4S_IN_DATA gidak-on gihubit ingon sa mosunod:
1. Kung DATA_BITS = 8 unya AXI4S_IN_DATA= 8, walay padding ang gikinahanglan para sa input data samples
2. Kung 8 < DATA_BITS < 16 unya AXI4S_IN_DATA = 16, ang input data sampKinahanglan nga adunay padding nga adunay 16 (DATA_BITS) sa 0 sa posisyon sa MSB, para sa tinuod ug hinanduraw nga datosamples sa dili pa ipadala
3. Kung 16 < DATA_BITS < 24 unya AXI4S_IN_DATA = 24, ang input data sampKinahanglan nga adunay padding nga adunay 24 (DATA_BITS) sa 0 sa posisyon sa MSB, para sa tinuod ug hinanduraw nga datosamples sa dili pa ipadala
4. Kung 24 < DATA_BITS < 32 unya AXI4S_IN_DATA = 32, ang input data sampKinahanglan nga adunay padding nga adunay 32 (DATA_BITS) sa 0 sa posisyon sa MSB, para sa tinuod ug hinanduraw nga datosamples sa dili pa ipadala
Mubo nga sulat: Ang padding kinahanglan magsugod sa MSB.

Giya sa Gumagamit

DS50003348C-panid 15

CoreFFT v8.0
Interface

………..padayon nga Parameter Ngalan

Balido nga Range

AXI4S_OUT_DATA 8,16,24,32, 40 Nota: Gipatin-aw ang 0's padding alang sa tinuod ug hinanduraw nga output data samples kung NATIV_AXI4 = 1

Default nga 24

Deskripsyon
Kini kay internally generated parameter, dili accessible sa user. Kini gigamit sa paghubad sa output data samples sa mga termino sa byte nga mga utlanan aron mapadali ang AXI4 streaming interface. AXI4S_OUT_DATA gidak-on gihubit ingon sa mosunod:
Kung ang SCALE_ON = 0, unya ang output sampAng gidak-on kay STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
Kung ang SCALE_ON = 1, unya ang output sampAng gidak-on kay STREAM_DATAO_BITS = DATA_BITS
1. Kung STREAM_DATAO_BITS = 8 unya AXI4S_OUT_DATA = 8, walay padding nga idugang para sa output data samples
2. Kung 8 < STREAM_DATAO_BITS < 16 unyaAXI4S_OUT_DATA= 16, ang output data sampAng mga les giputos sa 16 - (STREAM_DATAO_BITS) sa 0 sa posisyon sa MSB, para sa tinuod ug hinanduraw nga datosamples sa dili pa mag-frame
3. Kung 16 < STREAM_DATAO_BITS < 24 unyaAXI4S_OUT_DATA = 24, ang output data sampAng mga les giputos sa 24 - (STREAM_DATAO_BITS) sa 0 sa posisyon sa MSB, para sa tinuod ug hinanduraw nga datosamples sa dili pa mag-frame
4. Kung 24 < STREAM_DATAO_BITS < 32 unyaAXI4S_OUT_DATA = 32, ang output data sampAng mga les giputos sa 32-(STREAM_DATAO_BITS) sa 0 sa posisyon sa MSB, para sa tinuod ug hinanduraw nga datosamples sa dili pa mag-frame
5. Kung 32 < STREAM_DATAO_BITS < 40 unyaAXI4S_OUT_DATA = 40, ang output data sampAng mga les giputos sa 40 – ( STREAM_DATAO_BITS) sa 0 sa posisyon sa MSB, para sa tinuod ug hinanduraw nga datos samples sa dili pa mag-frame
Mubo nga sulat: Ang padding kinahanglan magsugod sa MSB.

2.2.2

Mga Port Ang mosunod nga lamesa naghulagway sa mga signal sa pantalan alang sa Streaming CoreFFT macro.
Talaan 2-4. Pag-streaming sa FFT I/O Signal Deskripsyon

Ngalan sa Port CLK SLOWCLK
CLKEN

In/out Sa In
In

Lapad sa Port, Deskripsyon sa mga bit

Sinyas sa relo nga nagsaka

Ubos nga frequency Sinyal sa orasan nga pagtaas sa sulab para sa twiddle LUT

inisyalisasyon, kini kinahanglan nga labing menos bahinon sa upat ka beses sa CLK

frequency.

Opsyonal nga orasan makapahimo sa signal

Human sa de-asserting sa signal, ang kinauyokan mihunong sa pagmugna balido

resulta

NGRST

RST

Magamit ang mga pantalan kung NATIV_AXI4 = 1

Asynchronous reset signal aktibo-ubos. Opsyonal nga synchronous reset signal aktibo-taas.

Giya sa Gumagamit

DS50003348C-panid 16

CoreFFT v8.0
Interface

……….. mipadayon

Ngalan sa Port

Sa sulod/gawas

AXI4_S_DATAI_ Sa TVALID

AXI4_S_DATAI_ Out TREADY
AXI4_S_TDATAI Sa

AXI4_S_TLASTI Sa
AXI4_M_DATAO Out _TVALID

AXI4_M_DATAO Sa _TREADY

AXI4_M_TDATA Gawas O

AXI4_M_TLAST Gawas O
AXI4_S_CONFIG Sa I_TVALID

AXI4_S_

gawas

CONFIGI

_BUDAN

AXI4_S_CONFIG Sa I

AXI4_M_CONFI Out GO_TVALID
AXI4_M_CONFI Sa GO _TREADY

Lapad sa Port, Deskripsyon sa mga bit

AXI4 Stream data balido nga input sa kinauyokan gikan sa gawas nga tinubdan

nagpakita sa pagkaanaa sa datos. Kini naglihok isip SUGOD sa kinauyokan.

Mubo nga sulat: Basaha ang START port description para sa dugang nga impormasyon.

Ang datos sa AXI4 Stream andam na sa gawas nga tinubdan

Nagpakita sa kaandam sa mga cores sa pagdawat sa datos

(2 *

AXI4 Stream data input gikan sa tinubdan ngadto sa kinauyokan.

AXI4S_IN_DATA) Naglangkob sa tinuod nga datos (DATAI_RE) nga giputos sa 0 ug hinanduraw

(DATAI_IM) data nga giputos sa 0 sumala niana.

Nagpakita sa pagpasa sa katapusang data sample gikan sa gawas

tinubdan.

Ang data sa AXI4 Stream balido nga output sa tigdawat nagpakita nga andam na ang core

aron ipadala ang nabag-o nga datos. Kini naglihok isip DATAO_VALID sa kinauyokan.

Pahinumdom: Basaha ang DATAO_VALID port deskripsyon para sa dugang

impormasyon.

Ang datos sa AXI4 Stream andam gikan sa tigdawat

Ipakita ang kaandam sa eksternal nga tigdawat

Kinahanglan nga kini kanunay nga 1 alang sa kinauyokan nga pagpaandar

(2 * AXI4S_OUT_DA TA)

AXI4 Stream data gikan sa tigdawat.
Naglangkob sa nabag-o nga tinuod nga datos (DATAO_RE) nga giputos sa 0 ug hinanduraw nga datos (DATAO_IM) nga giputos sa 0 sumala niana.

Nagpakita sa pagpasa sa katapusang giusab nga datos sample gikan

Balido nga input sa kinauyokan gikan sa gawas nga tinubdan

Nagpakita sa pagkaanaa sa datos sa pagsumpo

Andam sa gawas nga tinubdan sa pagpakita sa mga core kaandam sa

pagdawat sa datos sa pag-configure.

Pag-input sa datos sa pag-configure gikan sa gigikanan hangtod sa kinauyokan ug gigikanan

kinahanglan nga i-configure ang IP sa dili pa ipadala ang data samples. Kini

naglangkob sa mosunod nga impormasyon sa pag-configure:

· Bit0 – INVERSE (Kung taas ang bit, ang kinauyokan mag-compute sa Inverse FFT sa mosunod nga data frame, kung dili Forward FFT)

· Bit1 – REFRESH (I-reload ang twiddle coefficient LUTs sa katugbang nga RAM blocks)

Ang datos sa status balido nga output sa tigdawat

Ipasabut nga ang kinauyokan andam na nga magpadala sa nabag-o nga datos

Ang datos sa status andam na gikan sa tigdawat

Nagpakita sa pagkaandam sa gawas nga tigdawat.

Kinahanglan nga kini kanunay nga 1 alang sa kinauyokan nga pagpaandar.

Giya sa Gumagamit

DS50003348C-panid 17

CoreFFT v8.0
Interface

……….. mipadayon

Ngalan sa Port

Sa sulod/gawas

AXI4_M_CONFI Out GO

Lapad sa Port, Deskripsyon sa mga bit

Ang datos sa status gikan sa tigdawat

Naglangkob kini sa mosunod nga impormasyon sa status:

Bit0 – OVFLOW_FLAG (Arithmetic overflow flag, CoreFFT asserts the flag if the FFT/FFT computation overflows. Ang flag magsugod sa diha nga ang core detects overflow. Ang bandila matapos kon ang kasamtangan nga output data frame matapos)

Magamit ang mga pantalan kung NATIV_AXI4=0

DATAI_IM

DATA_BITS

DATAI_RE

DATA_BITS

SUGOD

Hinanduraw nga input data nga mausab.
Tinuod nga data sa input nga mabag-o.
Signal sa pagsugod sa pagbag-o
Nagpaila sa higayon nga ang unang sample sa usa ka input data frame sa N complex samples mosulod sa kinauyokan.
Kung ang START moabut sa diha nga ang miaging input data frame wala pa makompleto, ang signal dili tagdon.

BALIKOD

Balikbalik nga pagbag-o Sa diha nga ang signal gipahayag, ang kinauyokan nag-compute sa balit-ad nga FFT sa mosunod nga data frame, kung dili pasulong ang FFT.

REFRESH

DATAO_IM

gawas

DATAO_RE

gawas

OUTP_READY Out

1
DATA_BITS DATA_BITS 1

I-reload ang twiddle coefficient LUTs sa katugbang nga RAM blocks.
Hinanduraw nga datos sa output
Tinuod nga datos sa output
Andam na ang mga resulta sa FFT Ang kinauyokan nagpahayag sa signal sa dihang hapit na kini mopagawas ug frame sa N FFT'ed data. Ang gilapdon sa signal usa ka agwat sa orasan.

DATAO_VALID Wala

Ang output frame balido
Nag-uban sa balido nga output data frame. Kung nagsugod na, ang signal molungtad sa N nga mga siklo sa orasan.
Kung ang input data padayon nga moabut nga walay mga kal-ang sa taliwala sa mga frame, ang DATAO_VALID sa higayon nga nagsugod molungtad hangtod sa hangtod.

OVFLOW_FLAG Out

Arithmetic overflow nga bandila Ang CoreFFT nagpahayag sa bandila kung ang FFT/FFT computation mo-overflow. Ang bandila magsugod sa diha nga ang kinauyokan makamatikod sa pag-awas. Ang bandila matapos kung ang kasamtangan nga output data frame matapos.

RFS

gawas

Paghangyo alang sa pagsugod Ang kinauyokan nagpahayag sa signal kung andam na kini alang sa sunod nga input data frame. Ang signal magsugod sa diha nga ang kinauyokan andam na alang sa sunod nga frame. Ang signal matapos kung ang kinauyokan makakuha sa gihangyo nga START signal.

Giya sa Gumagamit

DS50003348C-panid 18

CoreFFT v8.0
Interface
Importante: Ang tanan nga mga signal kay aktibo-taas (logic 1) gawas kung gipiho.

2.2.3

Input/Output Data frame format para sa AXI4 Streaming Interface Sa diha nga ang AXI4 Streaming interface gipili, ang input ug output Data frames anaa isip cascaded Real and Imaginary data, ang data sampAng mga les una nga giputos sa mga sero aron sa pagpares sa mga utlanan sa byte aron mapadali ang AXI4 streaming.
Kay example, DATA_BITS sa 26, ang labing duol nga byte nga utlanan mao ang 32, busa kinahanglan nga idugang ang unom ka 0 alang sa tinuod ug hinanduraw nga datos samples sa dili pa mag-cascade aron ma-frame ang AXI4 streaming I/O DATA
Talaan 2-5. AXI4 Streaming Interface I/O Data frame format

Mga Bit: 63…58 0's Padding

Bits: 57…32 Hinanduraw nga Data

Bits: 31..26 0's Padding

Mga Bit: 25…0 Tinuod nga Data

Sugyot: Tan-awa ang AXI4S_IN_DATA ug AXI4S_OUT_DATA parameter nga paghulagway alang sa zero padding sa Table 2-3.

Giya sa Gumagamit

DS50003348C-panid 19

CoreFFT v8.0
Timing Diagram
3. Timing Diagram
Kini nga seksyon naghulagway sa timing diagram sa CoreFFT.
3.1 In-Place nga FFT
Kung ang naa sa lugar nga FFT nagpahayag sa BUF_READY nga signal, usa ka tinubdan sa datos magsugod sa paghatag sa mga datosamples nga mabag-o. Hinanduraw ug tinuod nga katunga sa input data sampKinahanglan nga dungan nga ihatag ug ubanan sa balido nga bit DATAI_VALID. Ang tinubdan sa datos makasuplay sa sample sa matag siklo sa orasan o sa arbitraryong mas hinay nga gikusgon (tan-awa ang Figure 3-1). Sa higayon nga ang FFT module makadawat og N-input samples, gipaubos niini ang BUF_READY signal. Ang makina sa FFT magsugod sa pagproseso sa datos nga awtomatiko human kini andam. Sa gamay nga pag-configure sa memorya, ang yugto sa pagproseso magsugod dayon pagkahuman makompleto ang pagkarga sa datos. Sa buffered configuration, ang FFT engine makahulat hangtod maproseso ang naunang data burst. Dayon, ang makina awtomatikong magsugod. Ang mosunod nga numero nagpakita sa loading sa input data. Hulagway 3-1. Nagkarga sa Input Data
Sa pagkompleto sa pagbag-o, ang FFT module nagpahayag sa OUTP_READY signal ug nagsugod sa pagmugna sa mga resulta sa FFT. Ang hinanduraw ug tinuod nga mga katunga sa output sampdungan nga makita sa DATAO_IM ug DATAO_RE multibit outputs. Ang matag output sample giubanan sa DATAO_VALID bit. Gidawat sa tigdawat sa datos ang nabag-o nga datos bisan sa matag siklo sa orasan o sa usa ka arbitraryong hinay nga rate. Ang module sa FFT nagpadayon sa paghatag ug data output samtang ang READ_OUTP signal gipahayag. Aron makontrol ang output sampAng rate, ang tigdawat kinahanglan nga i-deassert ang READ_OUTP signal kung gikinahanglan (sama sa gipakita sa mosunod nga numero). Ang mosunod nga numero nagpakita sa pagdawat sa data sa pagbag-o. Hulagway 3-2. Pagdawat sa Nabag-o nga Data

Kung gigamit ang READ_OUTP signal aron makontrol ang rate sa pagbasa, kinahanglan nga tagdon ang posible nga pagtubo sa siklo sa FFT. Sa gamay nga pag-configure sa memorya, ang bisan unsang pagpalugway sa oras sa pagbasa (pag-upload) nagpalugway sa siklo sa FFT tan-awa ang Figure 1-2. Sa buffered configuration, ang FFT cycle motubo kon ang aktuwal nga upload time molapas sa gipahinungod nga interval nga gipakita sa Figure 1-3 isip "Available for reading results of cycle i.". Usab, sa buffered configuration, ang output buffer magsugod sa pagdawat sa presko nga FFT nga mga resulta bisan pa nga ang mas daan nga mga resulta wala pa mabasa, sa ingon gi-overwrite ang mga tigulang. Sa kini nga kaso, ang kinauyokan nag-deasser sa OUTP_READY ug sa DATAO_VALID nga mga signal kung dili na kini balido.

Giya sa Gumagamit

DS50003348C-panid 20

CoreFFT v8.0
Timing Diagram

3.2
3.2.1

Pag-streaming sa FFT
Para sa AXI4S interface, ang operasyon sa AXI4S interface ports gimapa sa lumad nga interface. Para sa usa ngadto sa usa ka mapping, tan-awa ang Table 2-4 sa Ports of 2.2. Pag-streaming sa FFT.
RFS ug START Ang kinauyokan nagmugna sa RFS signal aron ipahibalo sa tinubdan sa datos nga andam na kini alang sa sunod nga frame sa input data samples. Human kini ipahayag, ang RFS magpabilin nga aktibo hangtud nga ang tinubdan sa datos motubag sa START signal.
Sa higayon nga ang kinauyokan makakuha sa START, kini deasserts sa RFS signal ug magsugod sa pagdawat sa input data frame. Pagkahuman sa mga agwat sa orasan sa N, ang pagdawat sa frame sa datos makompleto, ug ang signal sa RFS mahimong aktibo pag-usab. Ang mosunod nga numero nagpakita sa usa ka example sa diha nga ang FFT makina maghulat alang sa data tinubdan sa paghatag sa START signal.
Hulagway 3-3. RFS Naghulat sa PAGSUGOD

Ang START signal adunay usa ka permanente nga aktibo nga bili, ug ang kinauyokan magsugod sa pagdawat sa lain nga input frame human sa katapusan sa usa ka miaging frame. Opsyonal alang sa tinubdan sa datos nga magbantay sa signal sa RFS. Mahimo kini nga ipahayag ang START signal sa bisan unsang oras, ug ang kinauyokan magsugod sa pagdawat sa lain nga input frame sa diha nga kini mahimo. Sa sitwasyon sa Figure 3-3, ang bag-ong frame loading magsugod dayon human sa START signal. Kung ang START signal moabut sa diha nga ang usa ka miaging input frame gikarga, ang kinauyokan maghulat hangtud ang frame matapos ug unya magsugod sa pagkarga sa laing frame. Ang mosunod nga numero nagpakita sa laing example diin ang input data moabut sa walay katapusan nga walay mga kal-ang tali sa mga bayanan. Hulagway 3-4. Pag-usab sa Streaming Data
Ang mosunod nga numero nagpakita sa START signal nanguna sa aktuwal nga input frame pinaagi sa usa ka orasan interval. Hulagway 3-5. START Nanguna sa Data

3.2.2

OUTP_READY ug DATAO_VALID
Kining duha ka signal nagsilbi nga pagpahibalo sa tigdawat sa datos kung andam na ang mga resulta sa FFT. Ang OUTP_READY kay pulso sa tibuok orasan. Ang kinauyokan nagpahayag kung ang output data frame hapit na ma-output. Ang kinauyokan nagpahayag sa DATAO_VALID signal samtang nagmugna sa output frame. Ang DATAO_VALID signal nagsubay sa OUTP_READY signal pinaagi sa usa ka orasan nga agwat. Ang mosunod nga numero nagpakita sa timing nga mga relasyon tali sa duha ka signal ug sa FFTed data frame.

Giya sa Gumagamit

DS50003348C-panid 21

Hulagway 3-6. Output Data ug mga Signal sa Handshake

CoreFFT v8.0
Timing Diagram

Ang mosunod nga numero nagpakita sa usa ka senaryo diin ang DATAO_VALID signal permanente nga aktibo sa diha nga ang streaming data walay mga kal-ang tali sa mga bayanan.
Hulagway 3-7. Streaming Output Data nga walay Gaps

Giya sa Gumagamit

DS50003348C-panid 22

CoreFFT v8.0
Pag-agos sa Himan
4. Pag-agos sa Himan
Kini nga seksyon naghulagway sa dagan sa himan sa CoreFFT.
4.1 Lisensya
Ang CoreFFT kay naka-lock ang lisensya.
4.2 Pag-configure sa CoreFFT sa SmartDesign
Ang CoreFFT anaa alang sa pag-download sa Libero® IP catalog pinaagi sa web tipiganan. Human kini malista sa katalogo, ang kinauyokan mahimong instantiated gamit ang SmartDesign flow. Aron mahibal-an kung giunsa paghimo ang proyekto sa SmartDesign, tan-awa ang Giya sa Gumagamit sa SmartDesign. Pagkahuman sa pag-configure ug paghimo sa kinauyokan nga pananglitan, ang sukaranan nga pagpaandar mahimong ma-simulate gamit ang test-bench nga gihatag sa CoreFFT. Ang mga parameter sa testbench awtomatikong mo-adjust sa configuration sa CoreFFT. Ang CoreFFT mahimong ma-instantiate isip usa ka bahin sa mas dako nga disenyo.
Importante: Ang CoreFFT kay compatible sa Libero integrated design environment (IDE) ug Libero SoC. Gawas kung gipiho, kini nga dokumento naggamit sa ngalan nga Libero aron mailhan ang Libero IDE ug Libero SoC. Hulagway 4-1. Instance sa SmartDesign CoreFFT View
Ang kinauyokan mahimong ma-configure gamit ang configuration Graphical User Interface (GUI) sulod sa SmartDesign. Usa ka example sa GUI para sa pamilyang SmartFusion2 gipakita sa mosunod nga numero.

Giya sa Gumagamit

DS50003348C-panid 23

Hulagway 4-2. Pag-configure sa CoreFFT sa SmartDesign

CoreFFT v8.0
Pag-agos sa Himan

4.3 Mga Pag-agos sa Simulation
Ang user testbench alang sa CoreFFT gilakip sa pagpagawas. Sa pagbuhat niini, himoa ang mosunod nga mga lakang: 1. Aron sa pagpadagan sa user testbench, ibutang ang Design Root ngadto sa CoreFFT instantiation sa Libero SoC design hierarchy pane. 2. Ubos sa Verify Pre- Synthesized Design, sa Libero SoC Design Flow window, i-right click ang Simulate, ug dayon pilia ang Open Interactively. Gihangyo niini ang ModelSim ug awtomatiko nga gipadagan ang simulation.
Importante: Kung gisundog ang VHDL nga bersyon sa kinauyokan, mahimo nimong tangtangon ang IEEE.NUMERIC_STD nga mga pasidaan sa librarya. Aron mahimo kini, idugang ang mosunod nga duha ka linya sa awtomatikong namugna nga run.do file:
· itakda ang NumericStdNoWarnings -1 · itakda ang StdArithNoWarnings -1

4.3.1 4.3.1.1

Testbench Ang hiniusang testbench nga gigamit sa pag-verify ug pagsulay sa CoreFFT gitawag nga user testbench.
User Testbench Ang mosunod nga numero nagpakita sa block diagram alang sa testbench. Ang mosunud nga equation nagpakita kung giunsa ang bulawan nga pamatasan nga FFT nagpatuman sa limitado nga mga kalkulasyon sa katukma nga gipakita sa
x(k) = n= 0N-1X(n)e?jnk2?/N

Equation 1 o Equation 2 sa Introduction , ang bulawanon nga FFT ug CoreFFT parehas nga gi-configure ug nakadawat sa parehas nga signal sa pagsulay. Ang testbench nagtandi sa output signal sa bulawan nga module ug sa aktuwal nga CoreFFT.

Giya sa Gumagamit

DS50003348C-panid 24

Hulagway 4-3. CoreFFT User Testbench

CoreFFT v8.0
Pag-agos sa Himan

Ang testbench naghatag examples kon unsaon paggamit ang namugna nga FFT module. Ang testbench mahimong usbon sumala sa mga kinahanglanon.
4.4 Mga Limitasyon sa Disenyo
Ang kinauyokan nga timing nagkinahanglan og mga eksepsiyon (nga mao, sayop nga dalan ug multi cycle path) kay gamiton tali sa mga utlanan sa orasan. Para sa pakisayran sa gikinahanglang mga limitasyon nga idugang, tan-awa ang CoreFFT.sdc gikan sa dalan. /component/Actel/DirectCores/CoreFFT/ /constraints/ CoreFFT.sdc.
4.5 Synthesis sa Libero SoC
Aron mapadagan ang synthesis sa pinili nga configuration, buhata ang mosunod nga mga lakang: 1. I-set ang design root sa tukmang paagi sa configuration GUI. 2. Ubos sa Implement Design, sa Design Flow tab, i-right click sa Synthesize ug pilia ang Run.
4.6 Lugar-ug-Ruta sa Libero SoC
Human sa husto nga pag-set sa gamut sa disenyo ug pagdagan ang Synthesis. Ubos sa Implement Design sa Design Flow tab, i-right click sa Place and Route ug i-klik Run.

Giya sa Gumagamit

DS50003348C-panid 25

CoreFFT v8.0
Paghiusa sa Sistema
5. Paghiusa sa Sistema
Kini nga seksyon naghatag usa ka example nga nagpakita sa panagsama sa CoreFFT.
5.1 In-Place nga FFT
Ang mosunud nga numero nagpakita sa us aka example sa paggamit sa kinauyokan. Kung ang naa sa lugar nga FFT nagpahayag sa BUF_READY nga signal, usa ka tinubdan sa datos magsugod sa paghatag sa mga datosamples nga mabag-o. Hinanduraw ug tinuod nga katunga sa input data sampKinahanglan nga dungan nga ihatag ug ubanan sa balido nga bit-DATAI_VALID. Ang tinubdan sa datos makasuplay sa sampsa matag cycle sa orasan o sa usa ka arbitraryong hinay nga rate (tan-awa ang Figure 3-1). Human makadawat ang FFT module og N-input samples, gipaubos niini ang BUF_READY signal. Hulagway 5-1. Example sa In-Place FFT System

Ang makina sa FFT magsugod sa pagproseso sa datos nga awtomatiko human kini andam. Sa gamay nga pag-configure sa memorya, ang yugto sa pagproseso magsugod dayon pagkahuman makompleto ang pagkarga sa datos. Sa buffered configuration, ang FFT engine makahulat hangtod maproseso ang miaging data burst. Unya ang makina awtomatikong magsugod.
5.2 Pag-streaming sa FFT
Ang kinauyokan naghimo sa forward FFT sa mga datos nga moabut sa matag siklo sa orasan. Ang tinubdan sa datos nagpadayon sa paghatag sa datos samtang ang tigdawat sa datos padayon nga nakadawat sa mga resulta sa FFT-ed ug nagmonitor sa overflow nga bandila kung gikinahanglan. Ang opsyonal nga input START signal ug ang output RFS signal mahimong gamiton kung gikinahanglan ang pagproseso sa data frame. Ang tinubdan sa datos nagmugna sa START signal aron markahan ang sinugdanan sa laing frame, ug ang data receiver naggamit sa RFS signal aron markahan ang sinugdanan sa output frame. Ang Streaming CoreFFT makahimo sa pagproseso sa walay kinutuban nga komplikado nga mga stream sa datos, sama sa gipakita sa mosunod nga numero.

Giya sa Gumagamit

DS50003348C-panid 26

Hulagway 5-2. Example sa usa ka Streaming FFT System

CoreFFT v8.0
Paghiusa sa Sistema

Giya sa Gumagamit

DS50003348C-panid 27

CoreFFT v8.0
Apendise A: In-Place FFT Device Utilization…

6. Apendise A: In-Place FFT Device Utilization and Performance
Table 6-1 ug Table 6-2 nagpakita sa paggamit ug performance alang sa lain-laing mga in-place FFT gidak-on ug data gilapdon. Ang mga numero nakuha gikan sa configuration nga gilista sa Table 6-3.
Talaan 6-1. In-Place FFT SmartFusion2 M2S050 Device Paggamit ug Performance (Minimal Memory Configuration)

Panguna nga Parameter

Paggamit sa Kapanguhaan sa Tela

Mga bloke

Pagpasundayag

Puntos 256

Lapad 18

DFF 1227

4 LUT 1245

Total 2472

LSRAM MACC

Rate sa Orasan
328

FFT (mga) Oras
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

Talaan 6-2. In-Place FFT SmartFusion2 M2S050 Device Utilization and Performance (Buffered Configuration)

Panguna nga Parameter

PUNTOS KALABAW

256

512

1024

4096

Paggamit sa Kapanguhaan sa Tela

DFF

4LUT

Total

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

Gibabagan ang LSRAM 7 7 7 28

MACC 4 4 4 4

Pagpasundayag

Rate sa Orasan FFT Oras (mga)

328

3.3

321

7.4

310

16.8

281

87.8

Tip: · Ang datos sa Table 6-1 ug Table 6-2 nakuha gamit ang tipikal nga synthesis settings. Ang Synplify frequency (MHz) gitakda sa 500
· Ang mga numero sa paggamit nakuha gamit ang Libero v12.4 ug adunay potensyal nga lugar ug pagpauswag sa performance uban ang mas bag-ong mga rebisyon
· Sa mga setting sa synthesis, ang mga sangkap sa ROM gimapa sa lohika ug ang pag-optimize sa RAM na-mapa alang sa High Speed
· Ang mga setting sa layout mao ang mosunod:
Gipalihok ang paghimo sa block sa tigdesinyo
Gi-enable ang High Effort Layout
· Ang oras sa FFT nga gipakita nagpakita lamang sa oras sa pagbag-o. Wala kini nag-asoy sa pag-download sa datos o mga oras sa pag-upload sa resulta

Talaan 6-3. In-Place FFT PolarFire MPF300 Devices Paggamit ug Performance (Minimal Memory Configuration)

Panguna nga Parameter

Paggamit sa Kapanguhaan sa Tela

Max nga Orasan

POINTS WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC Frequency

512

939 1189 9

415

Panahon sa Pagbag-o (uS)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

Giya sa Gumagamit

DS50003348C-panid 28

CoreFFT v8.0
Apendise A: In-Place FFT Device Utilization…

……….. mipadayon

Panguna nga Parameter

Paggamit sa Kapanguhaan sa Tela

Max nga Orasan

POINTS WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC Frequency

512

1519 1275 0

386

512

2494 2841 0

364

1024 25

3088 2859 0

369

4096 18

4161 1679 0

352

4096 25

6426 3237 0

339

16384 18

9667 3234 0

296

16384 25

17285 5483 0

325

Panahon sa Pagbag-o (uS)
6.2 6.7 14.3 70.1 73 387 353.5

Talaan 6-4. In-Place FFT PolarFire MPF300 Device Utilization and Performance (Buffered Configuration)

Panguna nga Parameter

Paggamit sa Kapanguhaan sa Tela

Max nga Orasan

POINTS WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC Frequency

Panahon sa Pagbag-o (uS)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 18

512

4962 4488 168 0

278

18.7

16384 18

12346 6219 0

126

335

342

Tip: · Ang datos sa Table 6-3 ug Table 6-4 nakuha gamit ang tipikal nga Libero SoC tool settings. Ang timing constraint gitakda sa 400 MHz
· Ang mga numero sa paggamit nakuha gamit ang Libero v12.4 ug adunay potensyal nga lugar ug pagpauswag sa performance uban ang mas bag-ong mga rebisyon
· Sa mga setting sa synthesis, ang mga sangkap sa ROM gimapa sa lohika ug ang pag-optimize sa RAM na-mapa alang sa High Speed
· Ang Dapit ug Ruta gitakda alang sa Layout nga Taas nga Paningkamot nga gimaneho sa Tayming
· Ang oras sa FFT nagpakita lamang sa oras sa pagbag-o. Wala kini nag-asoy sa pag-download sa datos o mga oras sa pag-upload sa resulta

Importante: Ang mga kapanguhaan sa FPGA ug datos sa pasundayag alang sa pamilyang PolarFire SoC susama sa pamilyang PolarFire.

Talaan 6-5. In-Place FFT Utilization ug Performance Configuration Parameter INVERSE SCALE SCALE_EXP_ON HDL type

Bili 0 0 0 Verilog

Giya sa Gumagamit

DS50003348C-panid 29

CoreFFT v8.0
Apendise B: Pag-streaming sa FFT Device Utilization…

7. Apendise B: Streaming FFT Device Utilization and Performance
Ang mosunod nga mga talaan naglista sa paggamit ug performance alang sa lain-laing mga streaming FFT configurations.
Talaan 7-1. Pag-streaming sa FFT SmartFusion2 M2S050T Speed Grade -1

Panguna nga Parameter

Paggamit sa Kapanguhaan

Mga bloke

Rate sa Orasan

FFT_SIZE DATA_BITS TWID_BITS Order DFF 4LUT Total LSRAM uRAM MACC

Balik 2198 1886 4084 0

241

Normal nga 1963 1600 3563 0

241

Balik 3268 2739 6007 0

225

Balik 3867 3355 7222 0

217

128

Balik 4892 4355 9247 5

216

256

Balik 5510 5302 10812 7

229

256

Normal nga 5330 5067 10406 3

229

256

Balik 8642 7558 16200 8

223

512

Balik 6634 6861 13495 10

228

512

Balik 9302 8862 18164 12

228

1024

Balik 10847 11748 22595 17

225

1024

Balik 11643 12425 24068 19

221

Sugyot: · Ang maximum nga giladmon sa uRAM gibutang sa 64
· Ang mga numero sa paggamit makuha gamit ang Libero v12.4, ug mahimong adunay potensyal nga lugar ug pagpauswag sa performance uban sa mas bag-ong mga rebisyon
· Sa mga setting sa synthesis, ang mga sangkap sa ROM gimapa sa lohika ug ang pag-optimize sa RAM na-mapa alang sa High Speed. Ang Synplify frequency gitakda sa 500
· Layout high effort mode gitakda

Talaan 7-2. Pag-streaming sa FFT PolarFire MPF300 Speed Grade -1

Panguna nga Parameter
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM Order Depth

Paggamit sa Kapanguhaan

Relo

4LUT DFF uRAM LSRAM MACC Rate

256 Balik 1306 1593 6

319

256 Normal 1421 1700 12 0

319

256 Balik 1967 2268 18 0

319

256 Balik 2459 2692 15 0

319

128

256 Normal 4633 4911 44 0

310

256

Off

256 Normal 6596 6922 94 0

307

256

512

Balika ang 8124 8064 0

304

Balika ang 6686 5691 0

293

Giya sa Gumagamit

DS50003348C-panid 30

CoreFFT v8.0
Apendise B: Pag-streaming sa FFT Device Utilization…

………..padayon nga Core Parameter
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM Order Depth

Paggamit sa Kapanguhaan

Relo

4LUT DFF uRAM LSRAM MACC Rate

1024

Balika ang 13974 10569 0

304

1024

Normal nga 14289 10816 0

307

2048

Normal nga 12852 7640 0

304

2048

Balika ang 12469 7319 0

315

4096

Normal nga 29977 14288 0

305

4096

512 Normal 34448 17097 120 48

301

Sugyot: · Ang datos sa nag-una nga lamesa nakuha gamit ang tipikal nga Libero SoC tool settings. Ang timing constraint gitakda sa 400 MHz
· Ang mga numero sa paggamit sa device sa streaming nga arkitektura halos pareho para sa AXI4S interface ug lumad nga interface
· Ang mga numero sa paggamit makuha gamit ang Libero v12.4, ug mahimong adunay potensyal nga lugar ug pagpauswag sa performance uban sa mas bag-ong mga rebisyon
· Sa mga setting sa synthesis, ang mga sangkap sa ROM gimapa sa lohika ug ang pag-optimize sa RAM na-mapa alang sa High Speed
· Ang Dapit ug Ruta gitakda alang sa Layout nga Taas nga Paningkamot nga gipatuyok sa Tayming
· Ang mga kapanguhaan sa FPGA ug datos sa pasundayag alang sa pamilyang PolarFire SoC parehas sa pamilyang PolarFire

Giya sa Gumagamit

DS50003348C-panid 31

CoreFFT v8.0
Kasaysayan sa Pagbag-o

8. Kasaysayan sa Rebisyon
Ang kasaysayan sa rebisyon naghulagway sa mga kausaban nga gipatuman sa dokumento. Ang mga pagbag-o gilista pinaagi sa rebisyon, sugod sa pinakabag-o nga publikasyon.
Talaan 8-1. Kasaysayan sa Pagbag-o

Deskripsyon sa Petsa sa Rebisyon

08/2022 Sa rebisyon C sa dokumento, updated Table 6-1, Table 6-2, Table 6-3, Table 6-4, Table 7-1,

ug Table 7-2.

07/2022 Ang mosunod mao ang listahan sa mga kausaban sa rebisyon B sa dokumento:

· Gi-update: Talaan 2-2 sa 2.1.2. Mga pantalan.

· Gi-update: Talaan 2-4 sa 2.2.2. Mga pantalan.

· Gi-update: 4.4. Mga Limitasyon sa Disenyo.

· Gitangtang: seksyon nga "Pag-configure sa mga Limitasyon sa Tayming".

07/2022 Ang mosunod mao ang listahan sa mga kausaban sa rebisyon A sa dokumento:

· Ang dokumento gibalhin ngadto sa Microchip template.

· Ang numero sa dokumento gi-update sa DS50003348A gikan sa 50200267.

· Ang mosunod nga mga seksyon gi-update:

Talaan 1 sa Features.

Paggamit ug Pagganap sa Device.

Talaan 1-2 sa 1.4.4.2. Unscaled Mode Input Bit Width Limitasyon.

Figure 1-7 sa 1.4.4.3. Pagsulod sa Eskedyul sa Scale.

Talaan 1-3 sa 1.4.4.3. Pagsulod sa Eskedyul sa Scale.

Talaan 2-3 sa 2.2.1. Mga Parameter sa Pag-configure.

Talaan 2-4 sa 2.2.2. Mga pantalan.

Talaan 2-2 sa 2.1.2. Mga pantalan.

Figure 4-2 sa 4.2. Pag-configure sa CoreFFT sa SmartDesign.

· Ang mosunod nga mga seksyon gidugang: 1.4.3. Pag-streaming sa FFT Output Data Words Order. 2.2.3. Input/Output Data frame format para sa AXI4 Streaming Interface. 4.3. Mga Pag-agos sa Simulation. 4.4. Mga Limitasyon sa Disenyo. 4.5. Synthesis sa Libero SoC. 4.6. Place-and-Route sa Libero SoC.
· Ang mosunod nga mga seksyon gitangtang: "Gisuportahan nga Bersyon." "Natural nga Output Order."

—

Gidugang ang suporta sa PolarFire® SoC.

—

"Pagsuporta sa Produkto": Gitangtang.

—

Gi-update nga mga pagbag-o nga may kalabutan sa CoreFFT v7.0.

—

Gi-update nga mga pagbag-o nga may kalabutan sa CoreFFT v6.4.

—

Gi-update nga mga pagbag-o nga may kalabutan sa CoreFFT v6.3.

—

Gi-update nga mga pagbag-o nga may kalabutan sa Gisuportahan nga mga Pamilya (SAR 47942).

—

Gi-update nga mga pagbag-o nga may kalabutan sa CoreFFT v6.1.

Giya sa Gumagamit

DS50003348C-panid 32

CoreFFT v8.0
Kasaysayan sa Pagbag-o

………..padayon nga Petsa sa Rebisyon

—

Deskripsyon
Ang mosunod mao ang listahan sa mga kausaban sa rebisyon3.0 sa dokumento: · Gi-update nga mga kausaban nga may kalabutan sa CoreFFT v6.0. · Ang pagpagawas nagdugang suporta alang sa pamilyang SmartFusion2 (In-Place nga arkitektura lamang).
Ang mosunod mao ang listahan sa mga kausaban sa rebisyon 2.0 sa dokumento: · Gi-update nga mga kausaban nga may kalabutan sa CoreFFT v5.0. · Kini nga pagpagawas nagdugang usa ka bag-ong arkitektura sa naglungtad nga In-place CoreFFT v4.0. · Ang bag-ong arkitektura nagsuporta sa Streaming Forward ug Inverse FFT nga nagbag-o sa high speed stream sa data.
Inisyal nga pagpagawas.

Giya sa Gumagamit

DS50003348C-panid 33

CoreFFT v8.0
Suporta sa Microchip FPGA
Ang grupo sa mga produkto sa Microchip FPGA nagpaluyo sa mga produkto niini nga adunay nagkalain-laing serbisyo sa suporta, lakip ang Customer Service, Customer Technical Support Center, a website, ug mga opisina sa pagbaligya sa tibuok kalibutan. Ang mga kustomer gisugyot nga bisitahan ang Microchip online nga mga kapanguhaan sa wala pa makontak ang suporta tungod kay lagmit nga ang ilang mga pangutana natubag na. Kontaka ang Technical Support Center pinaagi sa website sa www.microchip.com/support. Hisguti ang FPGA Device Part number, pilia ang angay nga kategorya sa kaso, ug i-upload ang disenyo files samtang nagmugna og teknikal nga suporta nga kaso. Kontaka ang Customer Service alang sa dili teknikal nga suporta sa produkto, sama sa pagpresyo sa produkto, pag-upgrade sa produkto, impormasyon sa pag-update, status sa order, ug pagtugot.
· Gikan sa North America, tawag sa 800.262.1060 · Gikan sa ubang bahin sa kalibutan, tawag sa 650.318.4460 · Fax, gikan sa bisan asa sa kalibutan, 650.318.8044
Impormasyon sa Microchip
Ang Microchip Website
Ang Microchip naghatag online nga suporta pinaagi sa among website sa www.microchip.com/. Kini website gigamit sa paghimo files ug impormasyon nga dali makuha sa mga kustomer. Pipila sa mga sulod nga anaa naglakip sa:
· Product Support Data sheets ug errata, application notes ug sampmga programa, mga kapanguhaan sa disenyo, mga giya sa tiggamit ug mga dokumento sa suporta sa hardware, pinakabag-o nga pagpagawas sa software ug gi-archive nga software
· Kinatibuk-ang Suporta sa Teknikal nga Kanunayng Gipangutana nga mga Pangutana (FAQs), mga hangyo sa teknikal nga suporta, mga grupo sa diskusyon sa online, listahan sa miyembro sa Microchip design partner program
· Negosyo sa tigpili sa Produkto sa Microchip ug mga giya sa pag-order, pinakabag-o nga press release sa Microchip, listahan sa mga seminar ug mga panghitabo, listahan sa mga opisina sa pagbaligya sa Microchip, mga distributor ug mga representante sa pabrika
Serbisyo sa Pagpahibalo sa Pagbag-o sa Produkto
Ang serbisyo sa pagpahibalo sa pagbag-o sa produkto sa Microchip makatabang sa pagpadayon sa mga kostumer sa mga produkto sa Microchip. Ang mga subscriber makadawat og pahibalo sa email sa matag higayon nga adunay mga pagbag-o, mga update, mga rebisyon o mga sayup nga may kalabutan sa usa ka piho nga pamilya sa produkto o himan sa pagpalambo sa interes. Para magparehistro, adto sa www.microchip.com/pcn ug sunda ang mga instruksyon sa pagrehistro.
Suporta sa Kustomer
Ang mga tiggamit sa mga produkto sa Microchip makadawat og tabang pinaagi sa daghang mga channel: · Distributor o Representante · Local Sales Office · Embedded Solutions Engineer (ESE) · Technical Support
Kinahanglang kontakon sa mga kustomer ang ilang distributor, representante o ESE alang sa suporta. Anaa usab ang mga lokal nga opisina sa pagpamaligya aron matabangan ang mga kustomer. Ang usa ka lista sa mga opisina sa pagpamaligya ug mga lokasyon gilakip niini nga dokumento. Ang teknikal nga suporta anaa pinaagi sa website sa: www.microchip.com/support
Feature sa Pagpanalipod sa Code sa Microchip Device
Matikdi ang mosunod nga mga detalye sa feature sa pagpanalipod sa code sa mga produkto sa Microchip:

Giya sa Gumagamit

DS50003348C-panid 34

CoreFFT v8.0
· Ang mga produkto sa Microchip nakab-ot ang mga detalye nga anaa sa ilang partikular nga Microchip Data Sheet. · Nagtuo ang Microchip nga ang pamilya sa mga produkto niini luwas kung gigamit sa gituyo nga paagi, sa sulod sa operasyon
specifications, ug ubos sa normal nga mga kondisyon. · Ang mga mithi sa Microchip ug agresibo nga nanalipod sa mga katungod sa intelektwal nga kabtangan. Mga pagsulay sa paglapas sa code
Ang mga bahin sa pagpanalipod sa produkto sa Microchip hugot nga gidili ug mahimong makalapas sa Digital Millennium Copyright Act. · Bisan ang Microchip o bisan unsang ubang tiggama sa semiconductor dili makagarantiya sa seguridad sa code niini. Ang proteksyon sa code wala magpasabut nga gigarantiyahan namon nga ang produkto "dili mabuak". Ang pagpanalipod sa code kanunay nga nag-uswag. Gipasalig sa Microchip ang padayon nga pagpaayo sa mga bahin sa pagpanalipod sa code sa among mga produkto.
Legal nga Pahibalo
Kini nga publikasyon ug ang impormasyon dinhi mahimong gamiton lamang sa mga produkto sa Microchip, lakip ang pagdesinyo, pagsulay, ug pag-integrate sa mga produkto sa Microchip sa imong aplikasyon. Ang paggamit niini nga impormasyon sa bisan unsang laing paagi naglapas niini nga mga termino. Ang impormasyon bahin sa mga aplikasyon sa device gihatag lamang para sa imong kasayon ug mahimong mapulihan sa mga update. Imong responsibilidad ang pagsiguro nga ang imong aplikasyon nagtagbo sa imong mga detalye. Kontaka ang imong lokal nga opisina sa pagbaligya sa Microchip alang sa dugang nga suporta o, pagkuha og dugang nga suporta sa www.microchip.com/en-us/support/design-help/client-support-services.
KINI NGA IMPORMASYON GIHATAG SA MICROCHIP "AS IS". ANG MICROCHIP WALAY MGA REPRESENTASYON O WARRANTY SA BISAN UNSANG KLASE MAPASABOT O GIPAHIBALO, GISULAT O ORAL, STATUTORY O UBAN PA, MAY KALAMBOAN SA IMPORMASYON LAKIP APAN DILI LIMITADO SA BISAN UNSANG GIPASABOT NGA WARRANTY SA DILI, PAGBASA KATUYOAN, O MGA WARRANTY NGA MAY MALABATI SA IYANG KONDISYON, KALIDAD, O PERFORMANCE.
BISAN WALA MAN ANG MICROCHIP MAHIMONG TUBAG ALANG SA BISAN UNSANG INDIRECT, ESPESYAL, PUNITIVE, INCIDENTAL, O KONSEQUENTIAL NGA PAGKAWAL, KADOT, GASTO, O GASTO SA BISAN UNSANG KLASE NGA MAY MALAIT SA IMPORMASYON O PAGGAMIT KINI, BISAN UNSAY HINUNGDANON, BISAN KON NAHIMO ANG POSIBILIDAD O ANG MGA KADOT MAHITABO. HANGTOD SA KATAPUSAN NGA GITUGOT SA BALAOD, ANG TOTAL LIABILIDAD SA MICROCHIP SA TANANG MGA PANGANGINLAN SA UNSANG PAAGI NGA MAY KALAMBOAN SA IMPORMASYON O ANG PAGGAMIT NIINI DILI MOLABAW SA KANTIDAD SA BAYARAN, KUNG NAA MAN, NGA IMONG GIBAYAD DIREKTA SA MICROCHIP ALANG SA IMPORMASYON.
Ang paggamit sa mga gamit sa Microchip sa suporta sa kinabuhi ug/o mga aplikasyon sa kaluwasan hingpit nga naa sa peligro sa pumapalit, ug ang pumapalit miuyon nga depensahan, bayran ug huptan nga dili makadaot ang Microchip gikan sa bisan unsa ug tanan nga mga kadaot, pag-angkon, mga demanda, o mga gasto nga resulta sa ingon nga paggamit. Wala’y mga lisensya nga gihatag, sa tinuud o kung dili, sa ilawom sa bisan unsang mga katungod sa intelektwal nga kabtangan sa Microchip gawas kung gipahayag.
Mga marka sa pamatigayon
Ang Microchip nga ngalan ug logo, ang Microchip logo, Adaptec, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ug XMEGA kay mga rehistradong trademark sa Microchip Technology Incorporated sa USA ug ubang mga nasud.
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, Ang SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, ug ZL kay mga rehistradong trademark sa Microchip Technology Incorporated sa USA
Kasikbit nga Key Suppression, AKS, Analog-for-the-Digital Age, Bisan unsang Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net Average Matching, Dynamic Matching , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Parallel, IntelliMOS, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAM-

Giya sa Gumagamit

DS50003348C-panid 35

CoreFFT v8.0
ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewAng Span, WiperLock, XpressConnect, ug ZENA mga marka sa Microchip Technology Incorporated sa USA ug uban pang mga nasud. Ang SQTP usa ka marka sa serbisyo sa Microchip Technology Incorporated sa USA Ang logo sa Adaptec, Frequency on Demand, Silicon Storage Technology, ug Symmcom mga rehistradong marka sa pamatigayon sa Microchip Technology Inc. sa ubang mga nasud. Ang GestIC usa ka rehistradong marka sa Microchip Technology Germany II GmbH & Co. KG, usa ka subsidiary sa Microchip Technology Inc., sa ubang mga nasud. Ang tanan nga uban pang mga marka sa pamatigayon nga gihisgutan dinhi mga kabtangan sa ilang mga kompanya. © 2022, Microchip Technology Incorporated ug mga subsidiary niini. Tanang Katungod Gigahin. ISBN: 978-1-6683-1058-8
Sistema sa Pagdumala sa Kalidad
Alang sa kasayuran bahin sa Mga Sistema sa Pagdumala sa Kalidad sa Microchip, palihug bisitaha ang www.microchip.com/quality.

Giya sa Gumagamit

DS50003348C-panid 36

AMERIKA
Corporate Office 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Teknikal nga Suporta: www.microchip.com/support Web Address: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, SA Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Canada - Toronto Tel: 905-695-1980 Fax: 905-695-2078

Tibuok Kalibutan nga Pagbaligya ug Serbisyo

ASIA/PACIFIC
Australia – Sydney Tel: 61-2-9868-6733 China – Beijing Tel: 86-10-8569-7000 China – Chengdu Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China – Nanjing Tel : 86-25-8473-2460 China – Qingdao Tel: 86-532-8502-7355 China – Shanghai Tel: 86-21-3326-8000 China – Shenyang Tel: 86-24-2334-2829 China – Shenzhen Tel: 86 -755-8864-2200 China – Suzhou Tel: 86-186-6233-1526 China – Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China – Xiamen Tel: 86-592 -2388138 China – Zhuhai Tel: 86-756-3210040

ASIA/PACIFIC
India – Bangalore Tel: 91-80-3090-4444 India – New Delhi Tel: 91-11-4160-8631 India – Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokyo Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoul Tel: 82-2-554-7200 Malaysia – Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Penang Tel: 60-4-227-8870 Philippines – Manila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886- 7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100

EUROPE
Austria – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Denmark – Copenhagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finland – Espoo Tel: 358-9-4520 France – Paris Tel: 820-33-1-69-53-63 Fax: 20-33-1-69-30-90 Germany – Garching Tel: 79-49-8931 Germany – Haan Tel: 9700-49-2129 Germany – Heilbronn Tel: 3766400-49-7131 Germany – Karlsruhe Tel: 72400-49-721 Germany – Munich Tel: 625370-49-89-627-144 Fax: 0-49-89-627-144 Germany – Rosenheim Tel: 44 -49-8031-354 Israel – Ra'anana Tel: 560-972-9-744 Italy – Milan Tel: 7705-39-0331 Fax: 742611-39-0331 Italy – Padova Tel: 466781-39-049 Netherlands – Drunen Tel: 7625286-31-416 Fax: 690399-31-416 Norway – Trondheim Tel: 690340-47 Poland – Warsaw Tel: 72884388-48-22 Romania – Bucharest Tel: 3325737-40-21-407-87 Spain – Madrid Tel : 50-34-91-708-08 Fax: 90-34-91-708-08 Sweden – Gothenberg Tel: 91-46-31-704-60 Sweden – Stockholm Tel: 40-46-8-5090 UK – Wokingham Tel: 4654-44-118-921 Fax: 5800-44-118-921

Giya sa Gumagamit

DS50003348C-panid 37

Mga Dokumento / Mga Kapanguhaan

MICROCHIP v8.0 CoreFFT Fourier Transform [pdf] Giya sa Gumagamit
v8.0 CoreFFT Fourier Transform, v8.0 CoreFFT, Fourier Transform, Transform

Mga pakisayran

Manwal sa Gumagamit

v8.0 CoreFFT Fourier Transform

CoreFFT v8.0

Mga detalye

Mga Instruksyon sa Paggamit sa Produkto

In-Place nga FFT

Pag-streaming sa FFT

FAQ

P: Unsa nga mga gidak-on sa pagbag-o ang gisuportahan?

P: Unsa ang input data format?

P: Ang CoreFFT ba nagsuporta sa forward ug inverse FFT
mga operasyon?

Mga Dokumento / Mga Kapanguhaan

Mga pakisayran

Pagbilin ug komento

Cancel reply

v8.0 CoreFFT Fourier Transform

CoreFFT v8.0

Mga detalye

Mga Instruksyon sa Paggamit sa Produkto

In-Place nga FFT

Pag-streaming sa FFT

FAQ

P: Unsa nga mga gidak-on sa pagbag-o ang gisuportahan?

P: Unsa ang input data format?

P: Ang CoreFFT ba nagsuporta sa forward ug inverse FFT mga operasyon?

Mga Dokumento / Mga Kapanguhaan

Mga pakisayran

May Kalabutan nga mga Post

Pagbilin ug komento

Cancel reply

P: Ang CoreFFT ba nagsuporta sa forward ug inverse FFT
mga operasyon?