CoreFFT เวอร์ชัน 8.0
คู่มือผู้ใช้ CoreFFT
การแนะนำ
แกนการแปลงฟูเรียร์แบบเร็ว (FFT) ใช้อัลกอริธึม Cooley-Turkey ที่มีประสิทธิภาพสำหรับการคำนวณการแปลงฟูเรียร์แบบแยกส่วน CoreFFT ใช้ในแอปพลิเคชันที่หลากหลาย เช่น การสื่อสารดิจิทัล เสียง การวัด การควบคุม และชีวการแพทย์ CoreFFT ให้ FFT ที่ใช้ MACC ที่สามารถกำหนดพารามิเตอร์ได้สูง มีประสิทธิภาพในพื้นที่ และมีประสิทธิภาพสูง แกนหลักมีให้เป็นรหัส Register Transfer Level (RTL) ของการแปลงในภาษา Verilog และ VHDL สมการที่ 1.จุด N ไปข้างหน้า FFT (N คือกำลังของ 2) ของลำดับ x(0), x(1),…, x(N-1) โดยที่ k = 0, 1… N-1
สมการ 2.N-จุดผกผัน FFT (N คือกำลัง 2) ของลำดับ X(0), X(1),…, X(N-1) โดยที่ n = 0, 1… N-1
ข้อสำคัญ: ในขณะที่ดำเนินการ FFT แบบผกผัน แกนกลางจะไม่ใช้การหารด้วย N ของ EQ 2 (เนื่องจากการหารด้วยกำลังสองนั้นไม่สำคัญ)
รูปต่อไปนี้แสดงระบบที่ใช้ FFT ซึ่งประกอบด้วยแหล่งข้อมูล โมดูล FFT และอ่างข้อมูล ซึ่งเป็นผู้รับข้อมูลที่แปลงแล้ว รูปที่ 1. ระบบที่ใช้ FFT เช่นample

คุณสมบัติ
CoreFFT รองรับ Radix-2 decimation-in-time in-place FFT และ Radix-22 decimation-in-frequency สตรีมมิ่ง FFT การแปลง ตารางต่อไปนี้แสดงคุณลักษณะที่สำคัญสำหรับการใช้งานแต่ละอย่าง

คู่มือการใช้งาน

DS50003348C-หน้า 1

CoreFFT เวอร์ชัน 8.0

ตารางที่ 1. การสนับสนุนคุณลักษณะหลัก

คุณสมบัติการแปลงขนาดจุด

ในสถานที่

สตรีมมิ่ง

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192 และ 16384

2048 และ 4096

หมายเหตุ: รองรับ 16384-pt FFT บน RTG4TM, PolarFire®,

และชิ้นส่วน PolarFire SoC เท่านั้น

ไปข้างหน้าและผกผัน FFT

ใช่

ป้อนข้อมูลความกว้างบิตของข้อมูล

ความกว้างบิตของตัวประกอบ Tiddle

รูปแบบข้อมูลอินพุต/เอาต์พุต

คอมพลีเมนต์สอง

เอาท์พุตธรรมชาติampเลอสั่ง

ใช่

จุดลอยตัวของบล็อกแบบมีเงื่อนไข

ใช่

การปรับขนาด

กำหนดการปรับขนาดที่กำหนดไว้ล่วงหน้าหรือไม่มีการปรับขนาด

หน่วยความจำขั้นต่ำหรือหน่วยความจำบัฟเฟอร์เสริม ใช่ การกำหนดค่า

twiddle ที่ใช้บล็อก RAM แบบฝัง ใช่ ตารางค้นหา (LUT)

รองรับการรีเฟรช twiddle LUT ใช่

สัญญาณแฮนด์เชคเพื่ออำนวยความสะดวกในการเชื่อมต่อกับวงจรผู้ใช้อย่างง่ายดาย

อินเทอร์เฟซการสตรีม AXI4

เลขที่

การแปลงไปข้างหน้า/ผกผันรันไทม์ ไม่มีการกำหนดค่า

ใช่ 8 32 ส่วนเสริมของ Two หมายเลขเสริม
ใช่
เลขที่
ใช่
ไม่ ใช่
ใช่ ใช่

ครอบครัวที่สนับสนุน
CoreFFT รองรับตระกูล FPGA ต่อไปนี้ · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
การใช้งานและประสิทธิภาพของอุปกรณ์
CoreFFT ได้รับการปรับใช้ในอุปกรณ์ SmartFusion2 M2S050 โดยใช้เกรดความเร็ว -1 และ PolarFire MPF300 โดยใช้เกรดความเร็ว -1 สรุปข้อมูลการใช้งานมีอยู่ใน 6 ภาคผนวก A: การใช้งานและประสิทธิภาพของอุปกรณ์ FFT แบบแทนที่ และ 7 ภาคผนวก B: การใช้งานและประสิทธิภาพของอุปกรณ์ FFT แบบสตรีมมิ่ง

คู่มือการใช้งาน

DS50003348C-หน้า 2

CoreFFT เวอร์ชัน 8.0
สารบัญ
การแนะนำ………………………………………………………………………………………………………………………………… ..1 คุณสมบัติ………………………………………………………………………………………………………………………… …….. 1 ครอบครัวที่ได้รับการสนับสนุน………………………………………………………………………………………………………………… 2 การใช้งานอุปกรณ์และประสิทธิภาพของอุปกรณ์……………………………………………………………………………………….. 2
1. คำอธิบายการทำงาน……………………………………………………………………………………………………………..4 1.1. ตัวเลือกสถาปัตยกรรม………………………………………………………………………………………………………4 1.2. FFT แทนที่…………………………………………………………………………………………………………………4 1.3. บัฟเฟอร์หน่วยความจำแบบแทนที่………………………………………………………………………………………..5 1.4. การสตรีม FFT ……………………………………………………………………………………………………………….. 7
2. อินเทอร์เฟซ…………………………………………………………………………………………………………………………… … 12 2.1. FFT ในตำแหน่ง……………………………………………………………………………………………………………….12 2.2. การสตรีม FFT ……………………………………………………………………………………………………………… 14
3. แผนภาพเวลา………………………………………………………………………………………………………………….. 20 3.1. FFT แทนที่……………………………………………………………………………………………………………….20 3.2. การสตรีม FFT ……………………………………………………………………………………………………………… 21
4. การไหลของเครื่องมือ………………………………………………………………………………………………………………………… …..23 4.1. ใบอนุญาต……………………………………………………………………………………………………………… 23 4.2. การกำหนดค่า CoreFFT ใน SmartDesign…………………………………………………………………………… 23 4.3. กระแสการจำลอง………………………………………………………………………………………………… 24 4.4. ข้อจำกัดในการออกแบบ……………………………………………………………………………………………………………… 25 4.5. การสังเคราะห์ใน Libero SoC……………………………………………………………………………………… 25 4.6. สถานที่และเส้นทางใน Libero SoC……………………………………………………………………………………..25
5. การรวมระบบ……………………………………………………………………………………………………….. 26 5.1 . FFT ในตำแหน่ง……………………………………………………………………………………………………………….26 5.2. การสตรีม FFT ……………………………………………………………………………………………………………… 26
6. ภาคผนวก A: การใช้งานและประสิทธิภาพของอุปกรณ์ FFT แบบแทนที่…………………………………………28
7. ภาคผนวก B: การใช้งานและประสิทธิภาพของอุปกรณ์ FFT แบบสตรีมมิ่ง…………………………………………………30
8. ประวัติการแก้ไข………………………………………………………………………………………………………………………… 32
การสนับสนุน Microchip FPGA………………………………………………………………………………………………………………34
ข้อมูลไมโครชิป………………………………………………………………………………………………………………….. 34 ไมโครชิป Webเว็บไซต์…………………………………………………………………………………………………………..34 บริการแจ้งเปลี่ยนสินค้า…… …………………………………………………………………………………. 34 ฝ่ายสนับสนุนลูกค้า………………………………………………………………………………………………………………… 34 รหัสอุปกรณ์ไมโครชิป คุณลักษณะการป้องกัน……………………………………………………………………………..34 ประกาศทางกฎหมาย…………………………………… …………………………………………………………………………………… 35 เครื่องหมายการค้า………………………………………… ………………………………………………………………………………. 35 ระบบบริหารคุณภาพ…………………………………………………………………………………………………. 36 การขายและบริการทั่วโลก………………………………………………………………….37

คู่มือการใช้งาน

DS50003348C-หน้า 3

CoreFFT เวอร์ชัน 8.0
คำอธิบายการทำงาน
1. คำอธิบายการทำงาน
ส่วนนี้จะอธิบายคำอธิบายการทำงานของ CoreFFT
1.1 ตัวเลือกสถาปัตยกรรม
CoreFFT จะสร้างการใช้งานการแปลงอย่างใดอย่างหนึ่งต่อไปนี้ ทั้งนี้ขึ้นอยู่กับการกำหนดค่าของผู้ใช้: · FFT แบบแทนที่ · การสตรีม FFT
1.2 FFT แบบแทนที่
ตัวเลือกสถาปัตยกรรมโหลดเฟรมของข้อมูลที่ซับซ้อน Nampอยู่ใน RAM แทนที่และประมวลผลตามลำดับโดยใช้โปรเซสเซอร์ Radix-2 ตัวเดียว มันเก็บผลลัพธ์ของแต่ละวินาทีtage ใน RAM แทนที่ FFT แบบแทนที่ใช้ทรัพยากรชิปน้อยกว่า FFT แบบสตรีมมิ่ง แต่เวลาในการเปลี่ยนแปลงจะนานกว่า รูปภาพต่อไปนี้แสดงไดอะแกรมการทำงานของการแปลงแบบ in-ilace รูปที่ 1-1. แผนภาพบล็อกฟังก์ชัน In-Place Radix-2 FFT (การกำหนดค่าขั้นต่ำ)

ข้อมูลอินพุตและเอาต์พุตจะแสดงเป็นคำ 2 บิต * WIDTH ที่ประกอบด้วยส่วนจริงและส่วนจินตภาพ ทั้งสองส่วนเป็นจำนวนบิต WIDTH บิตเสริมของทั้งสองส่วน โมดูลประมวลผลเฟรม (ระเบิด) ของข้อมูลที่มีขนาดเฟรม N คำที่ซับซ้อน เฟรมที่จะประมวลผลถูกโหลดไว้ในหน่วยความจำแบบแทนที่ หน่วยความจำประกอบด้วยบล็อก RAM สองบล็อกที่เหมือนกัน แต่ละบล็อกสามารถจัดเก็บคำที่ซับซ้อนได้ N/2 คำ หน่วยความจำแบบแทนที่รองรับแบนด์วิธสองเท่า สามารถอ่านและเขียนคำที่ซับซ้อนสองคำได้ในเวลาเดียวกัน เมื่อข้อมูลเชิงซ้อน Nampไฟล์ถูกโหลดอยู่ในหน่วยความจำ การคำนวณ FFT จะเริ่มต้นโดยอัตโนมัติ และใช้หน่วยความจำแบบแทนที่สำหรับการคำนวณ
กระบวนการคำนวณ FFT แบบแทนที่เกิดขึ้นตามลำดับของ stages ด้วยจำนวน stages เท่ากับ log2N ทุกๆ สtagจากการประมวลผลข้อมูล FFT นั้น Radix-2 Butterfly จะอ่านข้อมูลทั้งหมดที่จัดเก็บไว้ในหน่วยความจำแบบ in-place ซึ่งเป็นคำที่ซับซ้อนครั้งละสองคำ สวิตช์อ่านพร้อมกับตัวสร้างที่อยู่การอ่าน (ไม่แสดงในรูปที่ 1-1) ช่วยให้ผีเสื้อรับข้อมูลที่เก็บไว้ตามลำดับที่กำหนดโดยอัลกอริทึม FFT นอกเหนือจากข้อมูลแล้ว บัตเตอร์ฟลายยังได้รับปัจจัยทวิดเดิล (สัมประสิทธิ์ไซน์/โคไซน์) จาก LUT ทวิดเดิล บัตเตอร์ฟลายเขียนผลลัพธ์ระดับกลางไปยังหน่วยความจำในสถานที่ผ่านสวิตช์เขียน

คู่มือการใช้งาน

DS50003348C-หน้า 4

CoreFFT เวอร์ชัน 8.0
คำอธิบายการทำงาน
หลังจากการคำนวณครั้งล่าสุดtage หน่วยความจำแบบแทนที่จะจัดเก็บข้อมูลที่ถูกแปลงอย่างสมบูรณ์ โมดูลจะสร้างเฟรมข้อมูลที่แปลง N-word ครั้งละหนึ่งคำ หากสัญญาณ READ_OUTP ทำงานอยู่ CoreFFT คำนวณปัจจัย twiddle ที่กำหนดโดยอัลกอริทึม FFT และเขียนลงใน LUT twiddle สิ่งนี้จะเกิดขึ้นโดยอัตโนมัติเมื่อเปิดเครื่องเมื่อมีการยืนยัน NGRST การรีเซ็ตโกลบอลแบบอะซิงโครนัส

1.3
1.3.1

บัฟเฟอร์หน่วยความจำแบบแทนที่
ส่วนนี้จะอธิบาย In-Place Memory Buffers ของ CoreFFT
การกำหนดค่าขั้นต่ำ การกำหนดค่าขั้นต่ำดังแสดงในรูปที่ 1-1 เพียงพอที่จะทำให้ FFT สำเร็จได้เนื่องจากมี RAM แทนที่ซึ่งอัลกอริทึม FFT ต้องการ แต่การกำหนดค่าขั้นต่ำไม่ได้ใช้กลไกการประมวลผลตลอดเวลา ในทางตรงกันข้าม เมื่อมีการโหลดข้อมูลลงในหน่วยความจำภายใน หรืออ่านข้อมูลที่แปลงแล้ว ผีเสื้อจะไม่ได้ใช้งาน รูปต่อไปนี้แสดงไทม์ไลน์ของวงจร FFT วงจรประกอบด้วยสามขั้นตอนต่อไปนี้:
· ดาวน์โหลดเฟรมข้อมูลอินพุตใหม่ใน RAM แทนที่ · ทำการแปลงจริง · อัปโหลดผลลัพธ์การแปลงเพื่อเพิ่ม RAM ใน ilace
รูปที่ 1-2 วงจร FFT แบบแทนที่การกำหนดค่าขั้นต่ำ

1.3.2

ในการกำหนดค่าขั้นต่ำ ผีเสื้อจะทำงานในระหว่างขั้นตอนการคำนวณเท่านั้น เมื่ออัตราการระเบิดข้อมูลอนุญาต การกำหนดค่าขั้นต่ำจะช่วยให้ใช้ทรัพยากรอุปกรณ์ได้ดีที่สุด โดยเฉพาะอย่างยิ่งจะบันทึกบล็อก RAM จำนวนมาก
การกำหนดค่าบัฟเฟอร์ เพื่อปรับปรุงการใช้งานบัตเตอร์ฟลายและลดเวลาการแปลงโดยเฉลี่ย จึงสามารถใช้บัฟเฟอร์หน่วยความจำเพิ่มเติมได้ รูปต่อไปนี้แสดงแผนภาพบล็อก FFT ที่บัฟเฟอร์
รูปที่ 1-3 แผนภาพบล็อก FFT บัฟเฟอร์

ตัวเลือกบัฟเฟอร์มีหน่วยความจำแบบแทนที่เหมือนกันสองชุดที่ใช้บัฟเฟอร์ปิงปองและบัฟเฟอร์เอาต์พุตหนึ่งชุด แต่ละธนาคารสามารถจัดเก็บคำที่ซับซ้อนได้ N คำและอ่านคำที่ซับซ้อนได้ครั้งละสองคำ เครื่องสถานะหลักจะควบคุมการสลับปิงปอง เพื่อให้แหล่งข้อมูลเห็นเฉพาะบัฟเฟอร์ที่พร้อมรับข้อมูลใหม่ บัฟเฟอร์ที่ไม่ยอมรับข้อมูลใหม่จะถูกใช้เป็น RAM แทนที่โดยกลไก FFT

คู่มือการใช้งาน

DS50003348C-หน้า 5

CoreFFT เวอร์ชัน 8.0
คำอธิบายการทำงาน
สถาปัตยกรรมบัฟเฟอร์ปิงปองช่วยเพิ่มประสิทธิภาพกลไก FFT แม้ว่าธนาคารอินพุตหนึ่งในสองแห่งจะเกี่ยวข้องกับการคำนวณ FFT ในปัจจุบัน แต่อีกแห่งก็สามารถดาวน์โหลดเฟรมข้อมูลอินพุตถัดไปได้ เป็นผลให้เอ็นจิ้น FFT ไม่ได้ใช้งานโดยรอให้ข้อมูลใหม่เติมเต็มบัฟเฟอร์อินพุต จากมุมมองของแหล่งข้อมูล แกนหลักสามารถรับข้อมูลแบบ Burst ที่ใดก็ได้ภายในระยะเวลาการคำนวณ FFT เมื่อกลไกประมวลผลเฟรมข้อมูลปัจจุบันเสร็จแล้ว และช่องบัฟเฟอร์อินพุตเต็มไปด้วยเฟรมข้อมูลอื่น เครื่องสถานะจะสลับช่องปิงปอง และการโหลดข้อมูลและการคำนวณจะดำเนินต่อไปบนช่องหน่วยความจำสำรอง
สุดท้าย stage ของการคำนวณ FFT ใช้รูปแบบที่ไม่อยู่ในตำแหน่ง กลไก FFT อ่านข้อมูลระดับกลางจากหน่วยความจำภายใน แต่เขียนผลลัพธ์สุดท้ายในบัฟเฟอร์ข้อมูลเอาต์พุต ผลลัพธ์สุดท้ายจะยังคงอยู่ในบัฟเฟอร์เอาท์พุตจนกว่าเอ็นจิ้น FFT จะแทนที่ด้วยผลลัพธ์ของเฟรมข้อมูลถัดไป จากมุมมองของผู้รับข้อมูล ข้อมูลเอาต์พุตจะพร้อมสำหรับการอ่านได้ตลอดเวลา ยกเว้น FFT สุดท้ายtage.
วงจร FFT ของการกำหนดค่าบัฟเฟอร์จะแสดงในรูปต่อไปนี้
รูปที่ 1-4. รอบ FFT การกำหนดค่าบัฟเฟอร์

1.3.3

การพิจารณาความยาวคำจำกัดในทุก ๆ วินาทีtage ของอัลกอริธึม FFT แบบแทนที่ บัตเตอร์ฟลายใช้เวลาสองวินาทีamples ออกจากหน่วยความจำเดิมและส่งคืน s ที่ประมวลผลแล้วสองตัวampไปยังตำแหน่งหน่วยความจำเดียวกัน การคำนวณแบบผีเสื้อเกี่ยวข้องกับการคูณ การบวก และการลบที่ซับซ้อน สที่กลับมาamples อาจมีความกว้างของข้อมูลมากกว่า sampและเลือกมาจากความทรงจำ ต้องใช้ความระมัดระวังเพื่อให้แน่ใจว่าไม่มีข้อมูลล้น
เพื่อหลีกเลี่ยงความเสี่ยงที่จะเกิดการโอเวอร์โฟลว์ แกนกลางจะใช้วิธีใดวิธีหนึ่งจากสามวิธีต่อไปนี้:
· การปรับขนาดข้อมูลอินพุต · การปรับขนาดจุดลอยตัวของบล็อกแบบไม่มีเงื่อนไข · การปรับขนาดจุดลอยตัวของบล็อกแบบมีเงื่อนไข
การปรับขนาดข้อมูลอินพุต: การปรับขนาดข้อมูลอินพุตจำเป็นต้องรอการป้อนข้อมูลอินพุตล่วงหน้าampมีบิตเครื่องหมายพิเศษเพียงพอ เรียกว่าบิตป้องกัน จำนวนบิตป้องกันที่จำเป็นในการชดเชยการเติบโตของบิตสูงสุดที่เป็นไปได้สำหรับ N-point FFT คือ log2N + 1 ตัวอย่างเช่นample ทุกอินพุต sampไฟล์ของ FFT 256 จุดต้องมีบิตป้องกันเก้าตัว เทคนิคดังกล่าวจะลดความละเอียดบิต FFT ที่มีประสิทธิภาพลงอย่างมาก
Block Floating-Point Scaling แบบไม่มีเงื่อนไข: วิธีที่สองในการชดเชยการเติบโตของบิต FFT คือการลดขนาดข้อมูลลงสองเท่าในทุกๆ วินาทีtagจ. ดังนั้น ผลลัพธ์ FFT สุดท้ายจะถูกลดขนาดลงด้วยปัจจัย 1/N วิธีการนี้เรียกว่าการปรับขนาดจุดลอยตัวของบล็อกแบบไม่มีเงื่อนไข
ข้อมูลอินพุตจะต้องถูกลดขนาดลงสองเท่าเพื่อป้องกันการล้นในช่วงวินาทีแรกtagจ. เพื่อป้องกันน้ำล้นอย่างต่อเนื่องtagเช่น แกนกลางจะลดขนาดผลลัพธ์ของทุกๆ s ก่อนหน้าลงtage คูณสองโดยการเลื่อนบล็อคข้อมูลทั้งหมด (ผลลัพธ์ทั้งหมดของกระแส stage) ไปทางขวาเล็กน้อย จำนวนบิตทั้งหมดที่ข้อมูลสูญเสียเนื่องจากการขยับบิตในการคำนวณ FFT คือ log2N
จุดลอยตัวของบล็อกที่ไม่มีเงื่อนไขส่งผลให้มีจำนวนบิตที่สูญหายเท่ากันกับขนาดข้อมูลอินพุต อย่างไรก็ตาม มันให้ผลลัพธ์ที่แม่นยำยิ่งขึ้น เนื่องจากกลไก FFT เริ่มต้นด้วยข้อมูลอินพุตที่แม่นยำยิ่งขึ้น
มาตราส่วนจุดลอยตัวของบล็อกแบบมีเงื่อนไข: ในการปรับขนาดจุดลอยตัวของบล็อกแบบมีเงื่อนไข ข้อมูลจะถูกเลื่อนเฉพาะเมื่อมีการเติบโตของบิตเกิดขึ้นจริงเท่านั้น หากมีเอาต์พุตแบบผีเสื้อตั้งแต่หนึ่งตัวขึ้นไป บล็อกข้อมูลทั้งหมดจะถูกเลื่อนไปทางขวา มอนิเตอร์จุดลอยตัวของบล็อกแบบมีเงื่อนไขจะตรวจสอบเอาท์พุตของผีเสื้อทุกตัวเพื่อดูการเติบโต หากจำเป็นต้องเปลี่ยนก็เป็นเช่นนั้น

คู่มือการใช้งาน

DS50003348C-หน้า 6

CoreFFT เวอร์ชัน 8.0
คำอธิบายการทำงาน
ดำเนินการหลังจากทั้งหมดtage เสร็จสมบูรณ์ที่อินพุตของ s ถัดไปtagอีผีเสื้อ เทคนิคนี้ให้การบิดเบือนในปริมาณน้อยที่สุด (สัญญาณรบกวนเชิงปริมาณ) ที่เกิดจากความยาวของคำที่จำกัด
ในโหมดจุดลอยตัวของบล็อกแบบมีเงื่อนไข แกนสามารถเลือกที่จะคำนวณปัจจัยสเกลจริงได้ โดยจะทำเช่นนั้นหากพารามิเตอร์ SCALE_EXP_ON ถูกตั้งค่าเป็น 1 จากนั้นปัจจัยตามจริงที่คำนวณได้จะปรากฏบนพอร์ต SCALE_EXP ปัจจัยนี้แสดงถึงจำนวนการเลื่อนไปทางขวาที่กลไก FFT ใช้กับผลลัพธ์ สำหรับเช่นample ค่า SCALE_EXP เท่ากับ 4 (100) หมายความว่าผลลัพธ์ FFT ถูกเลื่อนไปทางขวา (ลดขนาด) 4 บิต นั่นคือหารด้วย 2SCALE_EXP = 16 สัญญาณจะมาพร้อมกับผลลัพธ์ FFT และใช้ได้ในขณะที่ยืนยัน OUTP_READY หากต้องการลดขนาดผลลัพธ์ CoreFFT จริง นั่นคือเพื่อให้เทียบเคียงกับถังขยะที่แปลงจุดลอยตัว ทุกเอาต์พุต FFTampไฟล์ต้องคูณด้วย 2SCALE_EXP:
· ผลลัพธ์ FFT (จริง) = DATAO_RE*2SCALE_EXP · ผลลัพธ์ FFT (จินตภาพ) = DATAO_IM*2SCALE_EXP
ข้อสำคัญ: เครื่องคำนวณเลขชี้กำลังมาตราส่วนสามารถเปิดใช้งานได้ในโหมดจุดลอยตัวของบล็อกแบบมีเงื่อนไขเท่านั้น

1.3.4

ตามค่าเริ่มต้น CoreFFT ได้รับการกำหนดค่าให้ใช้การปรับขนาดจุดลอยตัวของบล็อกแบบมีเงื่อนไข ในโหมดจุดลอยตัวของบล็อกแบบมีเงื่อนไข ข้อมูลอินพุตจะถูกตรวจสอบและลดขนาดลง 2 เท่าหากจำเป็น ก่อนวินาทีแรกtage.
เวลาการแปลง การคำนวณ FFT จะใช้เวลา (N/2 + L) x log2N + 2 รอบนาฬิกา โดยที่ L คือพารามิเตอร์เฉพาะการใช้งานที่แสดงถึงเวลาแฝงรวมของคลังหน่วยความจำ สวิตช์ และบัตเตอร์ฟลาย L ไม่ได้ขึ้นอยู่กับขนาดการแปลง N ขึ้นอยู่กับความละเอียดบิต FFT เท่านั้น L เท่ากับ 10 ที่ความละเอียดบิต 8 ถึง 18 และ L เท่ากับ 16 ที่ความละเอียดบิต 19 ถึง 32 เช่นampเล,
· สำหรับ FFT 256 บิต 16 จุด
เวลาในการคำนวณ = (256/2 + 10) x log2256 + 2 = 1106 ช่วงสัญญาณนาฬิกา
· สำหรับ FFT 4096 บิต 24 จุด
เวลาในการคำนวณ = (4096/2 + 16) x log24096 + 2 = 24770 ช่วงสัญญาณนาฬิกา

1.3.5

การใช้งานหน่วยความจำ แกนหลักใช้บล็อก RAM อย่างหนักเพื่อใช้งานหน่วยความจำแบบ in-place บัฟเฟอร์หน่วยความจำอื่นๆ และ LUT แบบ twiddle FPGA มี Hard RAM สองประเภท: SRAM ขนาดใหญ่ (LSRAM) และ Micro-RAM การใช้งานหน่วยความจำสามารถควบคุมได้โดยการตั้งค่าพารามิเตอร์ URAM_MAXDEPTH CoreFFT ใช้ micro-RAM หากความลึกที่ต้องการไม่เกินค่าพารามิเตอร์ สำหรับเช่นample พารามิเตอร์ URAM_MAXDEPTH ที่ตั้งค่าไว้ที่ 64 ใช้ micro-RAM ในขนาด FFT ใดๆ ก็ได้สูงสุดถึง 128 จุด เนื่องจากความลึกที่ต้องการคือ POINTS/2 ด้วยการตั้งค่าพารามิเตอร์เป็น 0 จะป้องกันไม่ให้คอร์ใช้ micro-RAM เลย เพื่อให้สามารถนำไปใช้ที่อื่นได้
พารามิเตอร์ URAM_MAXDEPTH สามารถเข้าถึงได้ผ่านอินเทอร์เฟซผู้ใช้หลัก

1.4 การสตรีม FFT
การสตรีม FFT รองรับการประมวลผลข้อมูลที่ซับซ้อนอย่างต่อเนื่อง ซึ่งเป็นข้อมูลอินพุตที่ซับซ้อนหนึ่งรายการampเลอต่อช่วงนาฬิกา สถาปัตยกรรมการสตรีมมีโปรเซสเซอร์ Radix-22, บล็อก RAM และ LUT จำนวนมากเท่าที่จำเป็นเพื่อรองรับการแปลงข้อมูลการสตรีม รูปต่อไปนี้แสดงไดอะแกรมการทำงานของการแปลงสตรีมมิ่ง 256 จุด

คู่มือการใช้งาน

DS50003348C-หน้า 7

รูปที่ 1-5. สตรีมมิ่ง Radix-22 256-pt FFT Functional Block Diagram

CoreFFT เวอร์ชัน 8.0
คำอธิบายการทำงาน

ข้อมูลอินพุตและเอาต์พุตจะแสดงเป็นคำ (2 x DATA_BITS) บิตที่ประกอบด้วยส่วนจริงและส่วนจินตภาพ ทั้งสองส่วนเป็นจำนวนบิต DATA_BITS บิตเสริมของทั้งสองส่วน โมดูลจะประมวลผลเฟรมข้อมูลที่มีขนาดเฟรมเท่ากับขนาดการแปลงของคำที่ซับซ้อน N คำ เฟรมที่จะประมวลผลมาถึงอินพุต x(n) ตามลำดับของคำข้อมูลที่ซับซ้อน หนึ่ง (2 x DATA_BITS) บิตต่อช่วงสัญญาณนาฬิกา เฟรมถัดไปสามารถเริ่มต้นทันทีหลังจากคำข้อมูลสุดท้ายของเฟรมปัจจุบันหรือเมื่อใดก็ได้ในภายหลัง
รูปต่อไปนี้แสดง exampของเฟรม i+1 ติดตามเฟรม i ทันที และเฟรม i+2 มาหลังจากช่องว่างใดๆ ข้อมูลอินพุตampภายในเฟรมจะต้องมาทุกช่วงสัญญาณนาฬิกา ดังนั้นเฟรมจะมีระยะเวลาเท่ากับ N ช่วงสัญญาณนาฬิกา มีเวลาแฝงอย่างมากที่เกี่ยวข้องกับอัลกอริธึมการสตรีม เฟรมข้อมูลเอาท์พุตจะปรากฏในลำดับ อัตรานาฬิกาเดียวกัน และมีช่องว่างเดียวกัน (ถ้ามี) ระหว่างเฟรมเอาท์พุต เช่นเดียวกับช่องว่างระหว่างเฟรมอินพุต
รูปที่ 1-6. การสตรีมเฟรมข้อมูลอินพุต FFT

1.4.1 1.4.2

จำนวนผีเสื้อ FFT เท่ากับ log2(N) ดังนั้นทุกๆ stage ถูกประมวลผลโดยผีเสื้อที่แยกจากกัน เป็นผลให้ทั้งหมดtages ถูกประมวลผลแบบขนาน
CoreFFT คำนวณปัจจัย twiddle ที่กำหนดโดยอัลกอริทึม FFT เมื่อเปิดเครื่อง คอร์จะอัปโหลดปัจจัย twiddle ใน RAM บนชิปที่กลายเป็น twiddle LUT โดยอัตโนมัติ ผู้ใช้ไม่จำเป็นต้องดำเนินการใด ๆ เพื่อให้เกิดขึ้น เมื่อการอัปโหลดเสร็จสิ้น แกนประมวลผลจะเปิดใช้งานสัญญาณ RFS เพื่อแจ้งให้แหล่งข้อมูลทราบว่าแกนประมวลผลพร้อมที่จะเริ่มการประมวลผล FFT เนื้อหา LUT สามารถรีเฟรชได้ตลอดเวลาโดยการออกสัญญาณความกว้างหนึ่งสัญญาณนาฬิกา REFRESH
เวลาแฝงของสตรีมมิ่ง FFT เวลาแฝงของสตรีมมิ่ง FFT ถูกกำหนดโดยขนาดการแปลงเป็นหลัก การใช้งานจะเพิ่มความล่าช้าไปป์ไลน์จำนวนหนึ่งซึ่งขึ้นอยู่กับขนาด FFT และความกว้างบิตของเส้นทางข้อมูล กล่าวอีกนัยหนึ่ง ผลลัพธ์ FFT จะล่าช้าเกี่ยวกับข้อมูลอินพุตตามช่วงเวลาข้อมูลไม่น้อยกว่า N สำหรับเอาต์พุตแบบย้อนกลับบิต เวลาแฝงเอาต์พุตที่ได้รับคำสั่งนั้นใหญ่กว่าประมาณสองเท่า
การสตรีมการใช้งานหน่วยความจำ FFT ในทำนองเดียวกันกับสถาปัตยกรรมแบบแทนที่ การสตรีม FFT จะใช้บล็อก RAM อย่างหนักเพื่อปรับใช้หน่วยความจำที่จำเป็น, LUT และเส้นหน่วงเวลา การใช้งานหน่วยความจำสามารถควบคุมได้โดยการตั้งค่าพารามิเตอร์ URAM_MAXDEPTH CoreFFT ใช้ micro RAM หากความลึกของหน่วยความจำไม่เกินค่าพารามิเตอร์ สำหรับเช่นample พารามิเตอร์ URAM_MAXDEPTH ตั้งค่าเป็น 128 ใช้ micro-RAM เพื่อสร้างความทรงจำที่มีความลึก 128 หรือน้อยกว่า ด้วยการตั้งค่าพารามิเตอร์เป็น 0 จะป้องกันไม่ให้คอร์ใช้ micro RAM เลยเพื่อให้สามารถนำไปใช้ที่อื่นได้

คู่มือการใช้งาน

DS50003348C-หน้า 8

CoreFFT เวอร์ชัน 8.0
คำอธิบายการทำงาน

1.4.3

การสตรีมลำดับคำข้อมูลเอาท์พุต FFT ผลลัพธ์เอาท์พุตที่ได้รับจากอัลกอริธึม Radix-2 และ Radix-22 FFT อยู่ในลำดับที่กลับบิต
อย่างไรก็ตาม การใช้งานแบบแทนที่จะดำเนินการภายในampเลอสั่ง. ดังนั้นแกนกลางจึงแสดงผลลัพธ์ตามลำดับที่เป็นธรรมชาติ Streaming FFT รองรับทั้งคำสั่งเอาท์พุตแบบกลับบิตและแบบธรรมชาติ ตัวเลือกแบบย้อนกลับบิตใช้ทรัพยากรชิปน้อยลงและให้เวลาแฝงน้อยลง

1.4.4 1.4.4.1

การพิจารณาความยาวของคำที่จำกัด ในส่วนนี้จะอธิบายการพิจารณาเกี่ยวกับความยาวของคำที่จำกัดของ CoreFFT

โหมดกำหนดการไม่ปรับขนาดและปรับขนาด
การคำนวณแบบผีเสื้อเกี่ยวข้องกับการบวกและการลบ การดำเนินการเหล่านี้อาจทำให้ความกว้างของข้อมูลผีเสื้อเพิ่มขึ้นจากอินพุตไปยังเอาต์พุต ผีเสื้อทุกตัว BF2I หรือ BF2II (ดูรูปที่ 1-5) สามารถเพิ่มความกว้างของข้อมูลได้อีกเล็กน้อย นอกจากนี้ การคูณสามารถเพิ่มผลลัพธ์ได้หนึ่งบิต การเติบโตของบิตโดยรวมที่เป็นไปได้ = log2(N)+1 บิต ต้องใช้ความระมัดระวังเพื่อให้แน่ใจว่าไม่มีข้อมูลล้น

เพื่อหลีกเลี่ยงหรือลดความเสี่ยงของการล้น แกนจะใช้หนึ่งในสองเทคนิค:
· โหมดไม่ปรับขนาดจะสร้างพาธข้อมูลให้กว้างพอที่จะรองรับการเติบโตของบิต ความกว้างเส้นทางข้อมูลเพิ่มขึ้นจาก stagอี ถึง stage เพื่อรองรับการเติบโตของบิตอัลกอริธึมอย่างเต็มที่ เพื่อให้ข้อมูลล้นไม่เคยเกิดขึ้น ความกว้างบิตเอาท์พุตจริงหรือจินตภาพคือ log2(N)+1 บิตที่กว้างกว่าอินพุต การออกแบบมีความปลอดภัยอย่างสมบูรณ์จากจุดล้นของ view.
· เทคนิคกำหนดเวลามาตราส่วนที่กำหนดค่าได้ช่วยให้ผู้ใช้สามารถควบคุมการลดขนาด (การตัดทอน) ทุกผลลัพธ์ระดับกลางที่อาจทำให้เกิดโอเวอร์โฟลว์ได้ ความกว้างบิตเอาต์พุตเท่ากับความกว้างบิตอินพุต เทคนิคนี้จะปลอดภัยล้นเฉพาะเมื่อกำหนดการปรับขนาดตรงกับการเติบโตของบิตจริง ซึ่งไม่ใช่เรื่องง่ายที่จะบรรลุผล แนวทางอย่างระมัดระวังในการปรับขนาดที่กำหนดค่าได้มักจะนำไปสู่การปรับขนาดที่ลดลงเป็นพิเศษ แต่ถ้าธรรมชาติของสัญญาณที่ถูกแปลงเป็นที่รู้กันว่าปลอดภัยล้นกับบางส่วนหรือทั้งหมดtagด้วยการละเว้นการลดขนาดลงอย่างมาก เทคนิคนี้จึงมีประโยชน์ทั้งจากมุมมองด้านอัตราส่วนสัญญาณต่อสัญญาณรบกวนและการใช้ทรัพยากรชิป เมื่อกำหนดค่าสำหรับเทคนิคกำหนดเวลามาตราส่วน แกนจะสร้างแฟล็กโอเวอร์โฟลว์หากเกิดการโอเวอร์โฟลว์ ผีเสื้อ Radix-22 สามารถแนะนำการเติบโตแบบ 3 บิต: ผีเสื้อ BF2I, BF2II และตัวคูณแต่ละตัวสามารถเพิ่มได้เล็กน้อย แต่มีเพียงการคูณเพียงครั้งเดียวจาก FFT ทั้งหมดtages สามารถเพิ่มบิตได้ เนื่องจากไม่ทราบล่วงหน้าtage ที่ตัวคูณทำให้เกิดบิตพิเศษ (ถ้ามี) เอ็นจิ้น FFT ในโหมดไม่ปรับขนาดจะขยายเส้นทางข้อมูลทีละบิตโดยเริ่มต้นที่ s แรกtage.
ในเทคนิคตารางมาตราส่วนทุกๆ Radix-22 stage สามารถแนะนำการเติบโตแบบ 3 บิต เส้นทางข้อมูลภายใน stage เติบโตขึ้นตามนั้น นั่นคือ stage เอาต์พุตกว้างกว่า s สามบิตtagอีอินพุต เครื่องยนต์จะตัดบิตพิเศษสามบิตหลัง s ออกtage ผลลัพธ์ถูกคำนวณ นั่นคือ stage เอาต์พุตถูกตัดทอนสามบิตก่อนที่จะไปที่ s ถัดไปtagจ. วิธีการดังกล่าวทำให้ไม่จำเป็นต้องเดาย่อยtage ซึ่งจำเป็นต้องลดขนาดลง
ตารางต่อไปนี้อธิบายสามบิตที่ถูกตัดออกในโหมดกำหนดเวลามาตราส่วน โดยขึ้นอยู่กับค่ากำหนดการ 2 บิตสำหรับช่วงเวลาใดช่วงหนึ่งtage.

ตารางที่ 1-1 การตัดออกสามบิตพิเศษในโหมดกำหนดเวลามาตราส่วน

ตารางมาตราส่วนสำหรับ Radix-22 S ที่กำหนดtage

Bits แกนตัดออก

ตัด MSB สามอันออก

ตัด MSB สองตัวออกและปัด LSB หนึ่งอัน

ตัด MSB หนึ่งอันออกแล้วปัด LSB สองอัน

LSB รอบที่สาม

FFT/IFFT ขนาด 32, 128 หรือ 512 ที่ไม่ใช่เลขยกกำลังสี่ นอกเหนือจากผีเสื้อ Radix-22 แล้ว ให้ใช้ผีเสื้อ Radix-2 ตัวเดียว สิ่งหนึ่งใช้กับการประมวลผลครั้งล่าสุดtage และตัดออกอีกเล็กน้อย
แกนกลางจะเรียกใช้การตรวจจับโอเวอร์โฟลว์โดยอัตโนมัติในโหมดกำหนดเวลามาตราส่วน ธงโอเวอร์โฟลว์ (OVFLOW_FLAG) จะปรากฏขึ้นทันทีที่คอร์ตรวจพบโอเวอร์โฟลว์จริง แฟล็กจะยังคงทำงานอยู่จนกระทั่งสิ้นสุดเฟรมเอาท์พุตซึ่งตรวจพบการโอเวอร์โฟลว์

คู่มือการใช้งาน

DS50003348C-หน้า 9

CoreFFT เวอร์ชัน 8.0
คำอธิบายการทำงาน

1.4.4.2

ข้อจำกัดความกว้างบิตอินพุตโหมดไม่ปรับขนาด โหมดไม่ปรับขนาดจะจำกัดอินพุตสูงสุด sampความกว้างบิตถูกจัดการโดยแกนกลาง ตารางต่อไปนี้แสดงความกว้างบิตสูงสุดสำหรับทุกขนาด FFT
ตารางที่ 1-2 การสตรีมความกว้างบิตข้อมูลอินพุตสูงสุด FFT ที่ไม่ได้ปรับขนาด

FFT ขนาด 16

ความกว้างอินพุตสูงสุด 32

128

256

512

1024

2048

4096

1.4.4.3

การเข้าสู่ตารางสเกล ตารางสเกลจะระบุปัจจัยการลดสเกลสำหรับการสตรีม FFT ทุกรายการtagจ. ทุก ๆ Radix-22 วิtage สเกลแฟคเตอร์ถูกควบคุมโดยตารางสเกลสองบิตโดยเฉพาะ และ Radix-2 stage ที่ใช้ใน FFT ที่ไม่ใช่กำลังของสี่นั้นถูกควบคุมด้วยบิตเดียว รูปต่อไปนี้แสดงถึงอดีตampของอินเทอร์เฟซผู้ใช้กำหนดเวลามาตราส่วนสำหรับ 1024-pt FFT ช่องทำเครื่องหมายคู่หนึ่งสอดคล้องกับ Radix-22 วินาทีที่เฉพาะเจาะจงtage และนำเสนอปัจจัยการลดขนาดสองบิต ปัจจัยการลดขนาดจริงที่จุดใดจุดหนึ่งโดยเฉพาะtage ถูกคำนวณเป็น 22*Bit1+Bit0 และรับค่าใดค่าหนึ่งต่อไปนี้: 1, 2, 4, 8 ช่องทำเครื่องหมายที่แสดงในรูปต่อไปนี้สอดคล้องกับค่ากำหนดการสเกลไบนารี 10 10 10 10 11 ค่านี้จะแสดง ตารางมาตราส่วนแบบอนุรักษ์นิยมที่ไม่ทำให้เกิดการล้น
รูปที่ 1-7. ส่วนต่อประสานผู้ใช้กำหนดเวลามาตราส่วน

ตารางต่อไปนี้แสดงรายการตารางมาตราส่วนแบบอนุรักษ์นิยมสำหรับขนาด FFT ทุกขนาดที่ปลอดภัยล้นอย่างสมบูรณ์

ตารางที่ 1-3 ตารางมาตราส่วนแบบอนุรักษ์นิยมสำหรับขนาด FFT ต่างๆ

ขนาด FFT

Radix-22 สtage

4096

คู่มือการใช้งาน

DS50003348C-หน้า 10

………..ขนาด FFT ต่อ
2048 1024 512 256 128 64 32 16

CoreFFT เวอร์ชัน 8.0
คำอธิบายการทำงาน

Radix-22 สtage

คู่มือการใช้งาน

DS50003348C-หน้า 11

CoreFFT เวอร์ชัน 8.0
อินเทอร์เฟซ

2. อินเทอร์เฟซ
ส่วนนี้จะอธิบายอินเทอร์เฟซของ CoreFFT

2.1
2.1.1

FFT แบบแทนที่
ส่วนนี้จะอธิบาย In-Place FFT ของ CoreFFT

พารามิเตอร์การกำหนดค่า CoreFFT มีพารามิเตอร์ (Verilog) หรือข้อมูลทั่วไป (VHDL) สำหรับการกำหนดค่าโค้ด RTL ตารางต่อไปนี้อธิบายพารามิเตอร์และข้อมูลทั่วไป พารามิเตอร์และข้อมูลทั่วไปทั้งหมดเป็นประเภทจำนวนเต็ม
ตารางที่ 2-1. คำอธิบายพารามิเตอร์ CoreFFT ในตำแหน่ง

พารามิเตอร์ผกผัน

ช่วงที่ถูกต้อง 0

ค่าเริ่มต้น 0

คำอธิบาย
0: การแปลงฟูริเยร์ข้างหน้า 1: การแปลงฟูริเยร์ผกผัน

มาตราส่วน

0: มาตราส่วนจุดลอยตัวของบล็อกแบบมีเงื่อนไข

1: มาตราส่วนจุดลอยตัวของบล็อกแบบไม่มีเงื่อนไข

หากต้องการใช้การปรับขนาดข้อมูลอินพุต ให้ตั้งค่าพารามิเตอร์ SCALE เป็น 0 และใส่จำนวนบิตป้องกันที่เหมาะสมไว้ข้างหน้าข้อมูลอินพุต ดังนั้นจุดลอยตัวของบล็อกแบบมีเงื่อนไขจะไม่มีผลใดๆ

คะแนน
ความกว้างของเยื่อ

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

แปลงขนาด. หมายเหตุ:16384-pt FFT รองรับชิ้นส่วน RTG4, PolarFire และ PolarFire SoC เท่านั้น
ข้อมูลและความกว้างบิตตัวประกอบ twiddle
0: การกำหนดค่าขั้นต่ำ (ไม่มีบัฟเฟอร์) 1: การกำหนดค่าบัฟเฟอร์

SCALE_EXP_ON

0: ไม่สร้างจุดลอยตัวของบล็อกแบบมีเงื่อนไข

เครื่องคำนวณเลขชี้กำลัง

1: สร้างเครื่องคิดเลข

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

ความลึกของ RAM ที่ใหญ่ที่สุดที่จะนำไปใช้กับ microRAM ที่มีอยู่บนชิ้นส่วน SoC ของ SmartFusion2, IGLOO2, RTG4, PolarFire และ PolarFire เมื่อความลึกของ RAM ที่จำเป็นสำหรับขนาดการแปลงที่ผู้ใช้เลือก POINTS เกิน URAM_MAXDEPTH จะใช้บล็อก LSRAM ขนาดใหญ่

2.1.2

พอร์ต ตารางต่อไปนี้แสดงรายการสัญญาณพอร์ตสำหรับสถาปัตยกรรม CoreFFT แบบแทนที่
ตารางที่ 2-2. คำอธิบายพอร์ต CoreFFT ในตำแหน่ง

ชื่อพอร์ต DATAI_IM

คำอธิบายบิตความกว้างพอร์ตเข้า/ออก

ความกว้าง

ข้อมูลอินพุตจินตภาพที่จะแปลง

ข้อมูล_RE

ความกว้าง

ข้อมูลอินพุตจริงที่จะแปลง

คู่มือการใช้งาน

DS50003348C-หน้า 12

CoreFFT เวอร์ชัน 8.0
อินเทอร์เฟซ

………..ต่อ

ชื่อพอร์ต

เข้า/ออก

DATAI_VALID ใน

บิตความกว้างพอร์ต 1

คำอธิบาย
ป้อนคำที่ซับซ้อนถูกต้อง สัญญาณมาพร้อมกับคำที่ซับซ้อนอินพุตที่ถูกต้องซึ่งมีอยู่บนอินพุต DATAI_IM, DATAI_RE เมื่อสัญญาณทำงาน คำที่ซับซ้อนอินพุตจะถูกโหลดลงในหน่วยความจำหลักโดยให้สัญญาณ BUF_READY ได้รับการยืนยันแล้ว

READ_OUTP เข้า

อ่านข้อมูลที่แปลงแล้ว โดยปกติโมดูลจะแสดงผลลัพธ์ FFT เมื่อพร้อมแล้ว โดยใช้คำที่ซับซ้อนเพียง N คำเดียว ผู้รับข้อมูลที่แปลงแล้วสามารถแทรกการหยุดพักโดยพลการในการระเบิดโดยการยกเลิกการยืนยันสัญญาณ READ_OUTP

DATAO_IM

ออก

DATAO_RE

ออก

DATAO_VALID ออก

ความกว้าง ความกว้าง 1

ข้อมูลเอาต์พุตจินตภาพ
ข้อมูลเอาท์พุตจริง
คำที่ซับซ้อนของเอาต์พุตถูกต้อง สัญญาณจะมาพร้อมกับคำที่ซับซ้อนของเอาต์พุตที่ถูกต้องซึ่งมีอยู่บนเอาต์พุต DATAO_IM และ DATAO_RE

BUF_READY ออก

FFT รับข้อมูลใหม่ แกนกลางจะยืนยันสัญญาณเมื่อพร้อมที่จะรับข้อมูล สัญญาณจะยังคงทำงานจนกว่าหน่วยความจำหลักจะเต็ม กล่าวอีกนัยหนึ่ง สัญญาณจะยังคงทำงานจนกว่าอินพุตที่ซับซ้อน POINTSampมีการโหลดแล้ว

OUTP_READY ออก

ผลลัพธ์ FFT พร้อม แกนกลางจะยืนยันสัญญาณเมื่อผลลัพธ์ FFT พร้อมให้ผู้รับข้อมูลที่แปลงแล้วอ่านได้ สัญญาณจะยังคงทำงานอยู่ในขณะที่กำลังอ่านเฟรมข้อมูลที่แปลงแล้ว โดยปกติจะคงอยู่ตามช่วงเวลา POINTS clock เว้นแต่ว่าสัญญาณ READ_OUTP ถูกยกเลิกการประกาศ

สเกล_EXP

ออก

ชั้น[log2 ( Ceil(log2(POIN TS)))]+1

เลขชี้กำลังมาตราส่วนทศนิยมของบล็อกแบบมีเงื่อนไข เอาต์พุตทางเลือกนี้สามารถเปิดใช้งานได้โดยการตั้งค่าพารามิเตอร์ SCALE_EXP_ON สามารถเปิดใช้งานเอาต์พุตได้เมื่อแกนอยู่ในโหมดสเกลจุดลอยตัวแบบมีเงื่อนไขเท่านั้น (พารามิเตอร์ SCALE = 0)

ปอง ซีแอลเค

ออก

Pong bank ของบัฟเฟอร์หน่วยความจำอินพุตกำลังถูกใช้โดยเอ็นจิ้น FFT เป็นหน่วยความจำในสถานที่ที่ทำงาน สัญญาณเสริมนี้ใช้ได้เฉพาะในการกำหนดค่าบัฟเฟอร์เท่านั้น
Clock Rising edge ใช้งานอยู่ นาฬิกาหลักหลัก

สโลว์คล็อก

NGST

สัญญาณนาฬิกา Rising-edge ความถี่ต่ำสำหรับการเริ่มต้น LUT แบบ twiddle ควรหารด้วยความถี่ CLK อย่างน้อยแปดเท่า
การรีเซ็ตแบบอะซิงโครนัส Active-Low

สิ่งสำคัญ: สัญญาณทั้งหมดมีการใช้งานสูง (ตรรกะ 1) เว้นแต่จะระบุไว้เป็นอย่างอื่น

คู่มือการใช้งาน

DS50003348C-หน้า 13

CoreFFT เวอร์ชัน 8.0
อินเทอร์เฟซ

2.2
2.2.1

สตรีมมิ่ง FFT
การสตรีม FFT ใช้งานได้กับอินเทอร์เฟซเนทิฟที่กำหนดค่า GUI หรืออินเทอร์เฟซการสตรีม AXI4

พารามิเตอร์การกำหนดค่า CoreFFT มีพารามิเตอร์ (Verilog) หรือข้อมูลทั่วไป (VHDL) สำหรับการกำหนดค่าโค้ด RTL ตารางต่อไปนี้อธิบายพารามิเตอร์และข้อมูลทั่วไปเหล่านี้ พารามิเตอร์และข้อมูลทั่วไปทั้งหมดเป็นประเภทจำนวนเต็ม
ตารางที่ 2-3. คำอธิบายพารามิเตอร์สถาปัตยกรรมการสตรีม CoreFFT

ชื่อพารามิเตอร์ FFT_SIZE

ค่าเริ่มต้นของช่วงที่ถูกต้อง
16, 32, 64, 128, 256 256, 512, 1024, 2048 และ 4096

คำอธิบาย
แปลงจุดขนาด แกนประมวลผลเฟรมของข้อมูลที่ซับซ้อนกับทุกเฟรมที่มี FFT_SIZE complex sampเล กรอบข้อมูลที่แปลงแล้วมีขนาดเท่ากัน

NATIV_AXI4

0 – 1

การเลือกอินเทอร์เฟซของ IP

· 0 – อินเทอร์เฟซดั้งเดิม

· 1 – อินเทอร์เฟซการสตรีม AXI4

ใช้ได้เฉพาะกับสถาปัตยกรรมการสตรีมเท่านั้น

SCALE_ON

0 – 1

1 – เปิดใช้งานกำหนดการมาตราส่วนที่กำหนดค่าได้

เมื่อเปิดใช้งานตัวเลือก แกนหลักจะใช้ส่วนที่กำหนดค่าได้

สเกลแฟคเตอร์ SCALE_SCH หลังผีเสื้อทุกตัว

0 – โหมดไม่ปรับขนาด

SCALE_SCH

ตารางมาตราส่วน

หากพารามิเตอร์ SCALE_ON เท่ากับ 1 ระบบจะใช้ SCALE_SCH

กำหนดปัจจัยการปรับขนาดสำหรับการประมวลผลทุกครั้งtage.

คำสั่งซื้อ DATA_BITS TWID_BITS

8 – 32 8 – 32 0 – 1

ป้อนข้อมูลความกว้างบิตของส่วนจริงหรือส่วนจินตภาพ

ความกว้างบิตของปัจจัย Twiddle ของส่วนจริงหรือจินตภาพ

0: ข้อมูลเอาท์พุตในลำดับย้อนกลับบิต

1: ข้อมูลเอาต์พุตในลำดับปกติ

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

ความลึกของ RAM ที่ใหญ่ที่สุดที่จะนำไปใช้กับ micro-RAM มีอยู่ในชิ้นส่วน SoC ของ SmartFusion2, IGLOO2, RTG4, PolarFire หรือ PolarFire เมื่อความลึกของ RAM ที่จำเป็นสำหรับขนาดการแปลงที่ผู้ใช้เลือก POINTS เกิน URAM_MAXDEPTH จะใช้บล็อก LSRAM ขนาดใหญ่

คู่มือการใช้งาน

DS50003348C-หน้า 14

CoreFFT เวอร์ชัน 8.0
อินเทอร์เฟซ

………..ต่อ
ชื่อพารามิเตอร์
AXI4S_IN_DATA หมายเหตุ: อธิบายช่องว่างภายในของ 0 สำหรับข้อมูลอินพุตจริงและจินตภาพampเมื่อ NATIV_AXI4 = 1

ช่วงที่ถูกต้อง 8,16,24,32

ค่าเริ่มต้น 24

คำอธิบาย
เป็นพารามิเตอร์ที่สร้างขึ้นภายใน ซึ่งผู้ใช้ไม่สามารถเข้าถึงได้ มันถูกใช้เพื่อตีความข้อมูลอินพุตampในแง่ของขอบเขตไบต์เพื่ออำนวยความสะดวกให้กับอินเทอร์เฟซการสตรีม AXI4 ขนาด AXI4S_IN_DATA กำหนดดังนี้:
1. ถ้า DATA_BITS = 8 แล้ว AXI4S_IN_DATA= 8 ไม่จำเป็นต้องมีการเติมข้อมูลเข้าampเลส
2. ถ้า 8 < DATA_BITS < 16 ดังนั้น AXI4S_IN_DATA = 16 ข้อมูลอินพุต sampจะต้องเติมด้วย 16 (DATA_BITS) ของ 0 ที่ตำแหน่ง MSB ทั้งสำหรับข้อมูลจริงและจินตภาพampก่อนส่ง
3. ถ้า 16 < DATA_BITS < 24 ดังนั้น AXI4S_IN_DATA = 24 ข้อมูลอินพุต sampจะต้องเติมด้วย 24 (DATA_BITS) ของ 0 ที่ตำแหน่ง MSB ทั้งสำหรับข้อมูลจริงและจินตภาพampก่อนส่ง
4. ถ้า 24 < DATA_BITS < 32 ดังนั้น AXI4S_IN_DATA = 32 ข้อมูลอินพุต sampจะต้องเติมด้วย 32 (DATA_BITS) ของ 0 ที่ตำแหน่ง MSB ทั้งสำหรับข้อมูลจริงและจินตภาพampก่อนส่ง
หมายเหตุ: การเสริมควรเริ่มจาก MSB

คู่มือการใช้งาน

DS50003348C-หน้า 15

CoreFFT เวอร์ชัน 8.0
อินเทอร์เฟซ

………..ชื่อพารามิเตอร์ต่อ

ช่วงที่ถูกต้อง

AXI4S_OUT_DATA 8,16,24,32, 40 หมายเหตุ: อธิบายช่องว่างภายในของ 0 สำหรับข้อมูลเอาต์พุตจริงและจินตภาพampเมื่อ NATIV_AXI4 = 1

ค่าเริ่มต้น 24

คำอธิบาย
เป็นพารามิเตอร์ที่สร้างขึ้นภายใน ซึ่งผู้ใช้ไม่สามารถเข้าถึงได้ มันถูกใช้เพื่อตีความข้อมูลที่ส่งออกampในแง่ของขอบเขตไบต์เพื่ออำนวยความสะดวกให้กับอินเทอร์เฟซการสตรีม AXI4 ขนาด AXI4S_OUT_DATA กำหนดดังนี้:
เมื่อ SCALE_ON = 0 ดังนั้นเอาต์พุต sampขนาดไฟล์คือ STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
เมื่อ SCALE_ON = 1 ดังนั้นเอาต์พุต sampขนาดไฟล์คือ STREAM_DATAO_BITS = DATA_BITS
1. ถ้า STREAM_DATAO_BITS = 8 แล้ว AXI4S_OUT_DATA = 8 จะไม่มีการเพิ่มช่องว่างภายในสำหรับข้อมูลเอาต์พุตampเลส
2. ถ้า 8 < STREAM_DATAO_BITS < 16 แล้ว AXI4S_OUT_DATA= 16 ข้อมูลเอาต์พุต samples ถูกเสริมด้วย 16 – (STREAM_DATAO_BITS) ของ 0 ที่ตำแหน่ง MSB ทั้งสำหรับข้อมูลจริงและจินตภาพampก่อนจัดเฟรม
3. ถ้า 16 < STREAM_DATAO_BITS < 24 แล้ว AXI4S_OUT_DATA = 24 ข้อมูลเอาต์พุต samples ถูกเสริมด้วย 24 – (STREAM_DATAO_BITS) ของ 0 ที่ตำแหน่ง MSB ทั้งสำหรับข้อมูลจริงและจินตภาพampก่อนจัดเฟรม
4. ถ้า 24 < STREAM_DATAO_BITS < 32 แล้ว AXI4S_OUT_DATA = 32 ข้อมูลเอาต์พุต samples ถูกเสริมด้วย 32-(STREAM_DATAO_BITS) ของ 0 ที่ตำแหน่ง MSB ทั้งสำหรับข้อมูลจริงและจินตภาพampก่อนจัดเฟรม
5. ถ้า 32 < STREAM_DATAO_BITS < 40 แล้ว AXI4S_OUT_DATA = 40 ข้อมูลเอาต์พุต samples ถูกเสริมด้วย 40 – ( STREAM_DATAO_BITS) ของ 0 ที่ตำแหน่ง MSB ทั้งสำหรับข้อมูลจริงและจินตภาพampก่อนจัดเฟรม
หมายเหตุ: การเสริมควรเริ่มจาก MSB

2.2.2

พอร์ต ตารางต่อไปนี้อธิบายสัญญาณพอร์ตสำหรับมาโคร Streaming CoreFFT
ตารางที่ 2-4. คำอธิบายสัญญาณสตรีมมิ่ง FFT I/O

ชื่อพอร์ต CLK SLOWCLK
โคลเคน

เข้า/ออก เข้า เข้า
In

ความกว้างพอร์ต คำอธิบายบิต

สัญญาณนาฬิกาที่เพิ่มขึ้น

สัญญาณนาฬิกา Rising-edge ความถี่ต่ำสำหรับ LUT แบบ twiddle

การเริ่มต้น ควรหารด้วย CLK สี่เท่าเป็นอย่างน้อย

ความถี่.

สัญญาณเปิดใช้งานนาฬิกาเสริม

หลังจากยกเลิกการยืนยันสัญญาณแล้ว แกนกลางจะหยุดสร้างสัญญาณที่ถูกต้อง

ผลลัพธ์

NGST

ร.ส.ท.

พอร์ตที่ใช้งานได้เมื่อ NATIV_AXI4 = 1

สัญญาณรีเซ็ตแบบอะซิงโครนัสใช้งานต่ำ สัญญาณรีเซ็ตแบบซิงโครนัสเสริมแบบแอคทีฟสูง

คู่มือการใช้งาน

DS50003348C-หน้า 16

CoreFFT เวอร์ชัน 8.0
อินเทอร์เฟซ

………..ต่อ

ชื่อพอร์ต

เข้า/ออก

AXI4_S_DATAI_ ใน TVALID

AXI4_S_DATAI_ ออกพร้อมแล้ว
AXI4_S_TDATAI เข้า

AXI4_S_TLASTI เข้า
AXI4_M_DATAO ออก _TVALID

AXI4_M_DATAO ใน _TREADY

AXI4_M_TDATA ออก O

AXI4_M_TLAST ออก O
AXI4_S_CONFIG ใน I_TVALID

AXI4_S_

ออก

การกำหนดค่า

_พร้อมแล้ว

AXI4_S_CONFIG ใน I

AXI4_M_CONFI ออก GO_TVALID
AXI4_M_CONFI ใน GO _TREADY

ความกว้างพอร์ต คำอธิบายบิต

AXI4 สตรีมข้อมูลอินพุตที่ถูกต้องไปยังคอร์จากแหล่งภายนอก

บ่งบอกถึงความพร้อมใช้งานของข้อมูล มันทำหน้าที่เป็น START ของแกนกลาง

หมายเหตุ: อ่านคำอธิบายพอร์ต START สำหรับข้อมูลเพิ่มเติม

AXI4 สตรีมข้อมูลพร้อมไปยังแหล่งภายนอก

บ่งชี้ความพร้อมของคอร์ในการยอมรับข้อมูล

(2 *

AXI4 สตรีมอินพุตข้อมูลจากแหล่งที่มาไปยังแกนหลัก

AXI4S_IN_DATA) ประกอบด้วยข้อมูลจริง (DATAI_RE) ที่เสริมด้วย 0 และจินตภาพ

ข้อมูล (DATAI_IM) เสริมด้วย 0 ตามลำดับ

บ่งบอกถึงการส่งข้อมูลล่าสุดampมาจากภายนอก

แหล่งที่มา.

AXI4 สตรีมข้อมูลเอาต์พุตที่ถูกต้องไปยังตัวรับ บ่งชี้ว่าคอร์พร้อมแล้ว

เพื่อส่งข้อมูลที่แปลงแล้ว มันทำหน้าที่เป็น DATAO_VALID ของคอร์

หมายเหตุ:อ่านคำอธิบายพอร์ต DATAO_VALID สำหรับข้อมูลเพิ่มเติม

ข้อมูล.

AXI4 สตรีมข้อมูลพร้อมจากผู้รับ

ระบุความพร้อมของตัวรับสัญญาณภายนอก

ต้องเป็น 1 เสมอสำหรับฟังก์ชันการทำงานหลัก

(2 * AXI4S_OUT_DA ตา)

AXI4 สตรีมข้อมูลออกไปยังผู้รับ
ประกอบด้วยข้อมูลจริงที่ถูกแปลง (DATAO_RE) ที่เสริมด้วย 0 และข้อมูลจินตภาพ (DATAO_IM) ที่เสริมด้วย 0 ตามลำดับ

บ่งชี้ถึงการส่งข้อมูลที่ถูกแปลงล่าสุดampเลอจาก

อินพุตที่ถูกต้องไปยังคอร์จากแหล่งภายนอก

บ่งชี้ความพร้อมใช้งานของข้อมูลการกำหนดค่า

พร้อมต่อแหล่งภายนอกเพื่อบ่งชี้ความพร้อมของคอร์

ยอมรับข้อมูลการกำหนดค่า

อินพุตข้อมูลการกำหนดค่าจากแหล่งที่มาไปยังแกนหลักและแหล่งที่มา

ควรกำหนดค่า IP ก่อนที่จะส่งข้อมูลampเลส์ มัน

มีข้อมูลการกำหนดค่าดังต่อไปนี้:

· Bit0 – INVERSE (เมื่อบิตสูง แกนประมวลผลจะคำนวณ Inverse FFT ของเฟรมข้อมูลต่อไปนี้ ไม่เช่นนั้น Forward FFT)

· Bit1 – REFRESH (โหลดค่าสัมประสิทธิ์ twiddle ซ้ำในบล็อก RAM ที่เกี่ยวข้อง)

ข้อมูลสถานะเอาต์พุตที่ถูกต้องไปยังผู้รับ

บ่งชี้ว่าคอร์พร้อมที่จะส่งข้อมูลที่ถูกแปลงแล้ว

ข้อมูลสถานะพร้อมจากผู้รับ

บ่งชี้ความพร้อมของตัวรับสัญญาณภายนอก

ต้องเป็น 1 เสมอสำหรับฟังก์ชันการทำงานหลัก

คู่มือการใช้งาน

DS50003348C-หน้า 17

CoreFFT เวอร์ชัน 8.0
อินเทอร์เฟซ

………..ต่อ

ชื่อพอร์ต

เข้า/ออก

AXI4_M_CONFI ออก ไป

ความกว้างพอร์ต คำอธิบายบิต

ข้อมูลสถานะออกไปยังผู้รับ

ประกอบด้วยข้อมูลสถานะดังต่อไปนี้:

บิต0 - OVFLOW_FLAG (แฟล็กโอเวอร์โฟลว์ทางคณิตศาสตร์ CoreFFT ยืนยันแฟล็กหากการคำนวณ FFT/IFFT โอเวอร์โฟลว์ แฟล็กเริ่มต้นทันทีที่คอร์ตรวจพบโอเวอร์โฟลว์ แฟล็กจะสิ้นสุดเมื่อเฟรมข้อมูลเอาต์พุตปัจจุบันสิ้นสุด)

พอร์ตที่ใช้งานได้เมื่อ NATIV_AXI4=0

DATAI_IM

DATA_BITS

ข้อมูล_RE

DATA_BITS

เริ่ม

ข้อมูลอินพุตจินตภาพที่จะแปลง
ข้อมูลอินพุตจริงที่จะแปลง
สัญญาณเริ่มการแปลงร่าง
หมายถึงช่วงเวลาวินาทีแรกample ของกรอบข้อมูลอินพุตของ N complex sampเข้าสู่แกนกลาง
ถ้า START เกิดขึ้นเมื่อกรอบข้อมูลอินพุตก่อนหน้ายังไม่เสร็จสมบูรณ์ สัญญาณจะถูกละเว้น

ย้อนกลับ

การแปลงแบบผกผัน เมื่อสัญญาณถูกยืนยัน แกนหลักจะคำนวณ FFT แบบผกผันของเฟรมข้อมูลต่อไปนี้ ไม่เช่นนั้นจะส่งต่อ FFT

รีเฟรช

DATAO_IM

ออก

DATAO_RE

ออก

OUTP_READY ออก

1
DATA_BITS DATA_BITS 1

โหลดค่าสัมประสิทธิ์ twiddle ซ้ำในบล็อก RAM ที่เกี่ยวข้อง
ข้อมูลเอาต์พุตจินตภาพ
ข้อมูลเอาท์พุตจริง
ผลลัพธ์ FFT พร้อมแล้ว แกนกลางจะยืนยันสัญญาณเมื่อกำลังจะส่งออกเฟรมของข้อมูล N FFT ความกว้างของสัญญาณคือหนึ่งช่วงสัญญาณนาฬิกา

DATAO_VALID ออก

เฟรมเอาท์พุตถูกต้อง
มาพร้อมกับกรอบข้อมูลเอาต์พุตที่ถูกต้อง เมื่อเริ่มต้นแล้ว สัญญาณจะอยู่ได้ N รอบนาฬิกา
หากข้อมูลอินพุตมาอย่างต่อเนื่องโดยไม่มีช่องว่างระหว่างเฟรม DATAO_VALID เมื่อเริ่มต้นแล้วจะคงอยู่อย่างไม่มีกำหนด

OVFLOW_FLAG ออก

ค่าสถานะโอเวอร์โฟลว์ทางคณิตศาสตร์ CoreFFT ยืนยันค่าสถานะหากการคำนวณ FFT/IFFT โอเวอร์โฟลว์ แฟล็กเริ่มต้นทันทีที่คอร์ตรวจพบโอเวอร์โฟลว์ ค่าสถานะจะสิ้นสุดลงเมื่อเฟรมข้อมูลเอาต์พุตปัจจุบันสิ้นสุดลง

อาร์เอฟเอส

ออก

คำขอเริ่มต้น แกนจะยืนยันสัญญาณเมื่อพร้อมสำหรับเฟรมข้อมูลอินพุตถัดไป สัญญาณจะเริ่มทันทีที่แกนพร้อมสำหรับเฟรมถัดไป สัญญาณจะสิ้นสุดลงเมื่อแกนกลางได้รับสัญญาณ START ที่ร้องขอ

คู่มือการใช้งาน

DS50003348C-หน้า 18

CoreFFT เวอร์ชัน 8.0
อินเทอร์เฟซ
สิ่งสำคัญ: สัญญาณทั้งหมดมีการใช้งานสูง (ตรรกะ 1) เว้นแต่จะระบุไว้เป็นอย่างอื่น

2.2.3

รูปแบบเฟรมข้อมูลอินพุต/เอาต์พุตสำหรับอินเทอร์เฟซสตรีมมิ่ง AXI4 เมื่อเลือกอินเทอร์เฟซสตรีมมิ่ง AXI4 เฟรมข้อมูลอินพุตและเอาต์พุตจะพร้อมใช้งานเป็นข้อมูลจริงและจินตภาพแบบเรียงซ้อน ข้อมูลจะampอันดับแรก les จะถูกเติมด้วยศูนย์เพื่อให้ตรงกับขอบเขตไบต์เพื่ออำนวยความสะดวกในการสตรีม AXI4
เช่นample, DATA_BITS ของ 26, ขอบเขตไบต์ที่ใกล้ที่สุดคือ 32, ดังนั้นจำเป็นต้องต่อท้าย 0 หกตัวสำหรับข้อมูลจริงและจินตภาพampก่อนที่จะเรียงซ้อนกับเฟรม AXI4 I/O DATA สตรีมมิ่ง
ตารางที่ 2-5. รูปแบบเฟรมข้อมูล I/O อินเทอร์เฟซสตรีมมิ่ง AXI4

บิต: 63…58 0 ของการขยาย

บิต: 57…32 ข้อมูลจินตภาพ

บิต: 31..26 0's Padding

บิต: 25…0 ข้อมูลจริง

เคล็ดลับ:ดูคำอธิบายพารามิเตอร์ AXI4S_IN_DATA และ AXI4S_OUT_DATA สำหรับการเติมศูนย์ในตาราง 2-3

คู่มือการใช้งาน

DS50003348C-หน้า 19

CoreFFT เวอร์ชัน 8.0
ไดอะแกรมกำหนดเวลา
3. แผนภาพเวลา
ส่วนนี้จะอธิบายแผนภาพเวลาของ CoreFFT
3.1 FFT แบบแทนที่
เมื่อ FFT ในตำแหน่งยืนยันสัญญาณ BUF_READY แหล่งข้อมูลจะเริ่มจัดหาข้อมูลampที่จะเปลี่ยนแปลง ครึ่งหนึ่งของจินตภาพและครึ่งหนึ่งของข้อมูลอินพุตampจะต้องระบุไฟล์พร้อมกันและมาพร้อมกับบิตความถูกต้อง DATAI_VALID แหล่งข้อมูลสามารถจัดหาไฟล์ampทุกๆ รอบสัญญาณนาฬิกาหรือในอัตราที่ช้าลงตามอำเภอใจ (ดูรูปที่ 3-1) เมื่อโมดูล FFT ได้รับ N-inputampแต่มันจะลดสัญญาณ BUF_READY เอ็นจิ้น FFT เริ่มประมวลผลข้อมูลโดยอัตโนมัติหลังจากพร้อม ในการกำหนดค่าหน่วยความจำขั้นต่ำ ขั้นตอนการประมวลผลจะเริ่มทันทีหลังจากการโหลดข้อมูลเสร็จสิ้น ในการกำหนดค่าบัฟเฟอร์ เอ็นจิ้น FFT สามารถรอจนกว่าข้อมูลก่อนหน้าจะถูกประมวลผล จากนั้นเครื่องยนต์จะสตาร์ทโดยอัตโนมัติ รูปต่อไปนี้แสดงการโหลดข้อมูลที่ป้อนเข้า รูปที่ 3-1. กำลังโหลดข้อมูลอินพุต
เมื่อเสร็จสิ้นการแปลง โมดูล FFT จะยืนยันสัญญาณ OUTP_READY และเริ่มสร้างผลลัพธ์ FFT ครึ่งหนึ่งของจินตภาพและครึ่งหนึ่งของเอาต์พุต sampไฟล์จะปรากฏพร้อมกันบนเอาต์พุตมัลติบิต DATAO_IM และ DATAO_RE ทุกเอาต์พุตample มาพร้อมกับบิต DATAO_VALID ตัวรับข้อมูลยอมรับข้อมูลที่แปลงแล้วทุกรอบสัญญาณนาฬิกาหรือในอัตราที่ช้าลงตามต้องการ โมดูล FFT ยังคงให้ข้อมูลเอาต์พุตในขณะที่สัญญาณ READ_OUTP ถูกยืนยัน เพื่อควบคุมเอาท์พุตampอัตราดังกล่าว ผู้รับจะต้องยกเลิกการยืนยันสัญญาณ READ_OUTP ทันทีและเมื่อจำเป็น (ดังแสดงในรูปต่อไปนี้) รูปต่อไปนี้แสดงการรับข้อมูลการแปลง รูปที่ 3-2. การรับข้อมูลที่แปลงแล้ว

เมื่อใช้สัญญาณ READ_OUTP เพื่อควบคุมอัตราการอ่าน จำเป็นต้องพิจารณาการเติบโตของวงจร FFT ที่เป็นไปได้ ในการกำหนดค่าหน่วยความจำขั้นต่ำ การยืดเวลาการอ่าน (อัพโหลด) ออกไปจะขยายรอบ FFT ดังรูปที่ 1-2 ในการกำหนดค่าแบบบัฟเฟอร์ วงจร FFT จะเพิ่มขึ้นเมื่อเวลาอัพโหลดจริงเกินช่วงเวลาที่กำหนดไว้ดังแสดงในรูปที่ 1-3 เป็น “พร้อมใช้งานสำหรับการอ่านผลลัพธ์ของวงจร i” นอกจากนี้ ในการกำหนดค่าแบบบัฟเฟอร์ บัฟเฟอร์เอาท์พุตจะเริ่มยอมรับผลลัพธ์ FFT ใหม่ แม้ว่าจะไม่ได้อ่านผลลัพธ์ที่เก่ากว่าก็ตาม ดังนั้นจะเขียนทับผลลัพธ์ที่เก่ากว่า ในกรณีนี้ แกนหลักจะยกเลิกการยืนยัน OUTP_READY และ DATAO_VALID จะส่งสัญญาณเมื่อสิ่งเหล่านั้นใช้ไม่ได้อีกต่อไป

คู่มือการใช้งาน

DS50003348C-หน้า 20

CoreFFT เวอร์ชัน 8.0
ไดอะแกรมกำหนดเวลา

3.2
3.2.1

สตรีมมิ่ง FFT
สำหรับอินเทอร์เฟซ AXI4S การทำงานของพอร์ตอินเทอร์เฟซ AXI4S จะถูกแมปกับอินเทอร์เฟซดั้งเดิม สำหรับการแมปแบบหนึ่งต่อหนึ่ง ดูตารางที่ 2-4 ในพอร์ต 2.2 สตรีมมิ่ง FFT
RFS และ START แกนกลางจะสร้างสัญญาณ RFS เพื่อให้แหล่งข้อมูลทราบว่าพร้อมสำหรับเฟรมถัดไปของข้อมูลอินพุตampเล หลังจากที่ยืนยันแล้ว RFS จะยังคงทำงานอยู่จนกว่าแหล่งข้อมูลจะตอบสนองด้วยสัญญาณ START
เมื่อแกนกลางได้รับการสตาร์ท มันจะยกเลิกสัญญาณ RFS และเริ่มรับเฟรมข้อมูลอินพุต หลังจากช่วงสัญญาณนาฬิกา N การรับเฟรมข้อมูลจะเสร็จสิ้น และสัญญาณ RFS จะกลับมาทำงานอีกครั้ง รูปต่อไปนี้แสดงอดีตampเมื่อเอ็นจิ้น FFT รอให้แหล่งข้อมูลจ่ายสัญญาณ START
รูปที่ 3-3. RFS รอ START

สัญญาณ START มีค่าแอ็คทีฟถาวร และแกนจะเริ่มรับเฟรมอินพุตอื่นหลังจากสิ้นสุดเฟรมก่อนหน้า เป็นทางเลือกสำหรับแหล่งข้อมูลในการเฝ้าดูสัญญาณ RFS สามารถยืนยันสัญญาณ START ได้ตลอดเวลา และแกนจะเริ่มรับเฟรมอินพุตอื่นโดยเร็วที่สุด ในสถานการณ์ในรูปที่ 3-3 การโหลดเฟรมใหม่จะเริ่มต้นทันทีหลังจากสัญญาณ START หากสัญญาณ START เกิดขึ้นเมื่อเฟรมอินพุตก่อนหน้ากำลังโหลด แกนกลางจะรอจนกว่าเฟรมจะสิ้นสุด จากนั้นจึงเริ่มโหลดเฟรมอื่น รูปต่อไปนี้แสดงตัวอย่างอีกอันampโดยที่ข้อมูลอินพุตเข้ามาอย่างไม่มีกำหนดโดยไม่มีช่องว่างระหว่างเฟรม รูปที่ 3-4. การแปลงข้อมูลสตรีมมิ่ง
รูปต่อไปนี้แสดงสัญญาณ START นำเฟรมอินพุตจริงไปหนึ่งช่วงสัญญาณนาฬิกา รูปที่ 3-5. START เป็นผู้นำข้อมูล

3.2.2

OUTP_READY และ DATAO_VALID
สัญญาณทั้งสองนี้ทำหน้าที่แจ้งเตือนผู้รับข้อมูลเมื่อผลลัพธ์ FFT พร้อม OUTP_READY เป็นพัลส์ทั้งนาฬิกา แกนกลางยืนยันเมื่อกรอบข้อมูลเอาต์พุตกำลังจะส่งออก แกนกลางยืนยันสัญญาณ DATAO_VALID ในขณะที่สร้างเฟรมเอาท์พุต สัญญาณ DATAO_VALID เดินตามสัญญาณ OUTP_READY หนึ่งช่วงสัญญาณนาฬิกา รูปต่อไปนี้แสดงความสัมพันธ์ของเวลาระหว่างสัญญาณทั้งสองและกรอบข้อมูล FFTed

คู่มือการใช้งาน

DS50003348C-หน้า 21

รูปที่ 3-6. ข้อมูลเอาท์พุตและสัญญาณแฮนด์เชค

CoreFFT เวอร์ชัน 8.0
ไดอะแกรมกำหนดเวลา

รูปต่อไปนี้แสดงสถานการณ์ที่สัญญาณ DATAO_VALID ทำงานอย่างถาวร เมื่อข้อมูลสตรีมมิ่งไม่มีช่องว่างระหว่างเฟรม
รูปที่ 3-7. การสตรีมข้อมูลเอาต์พุตโดยไม่มีช่องว่าง

คู่มือการใช้งาน

DS50003348C-หน้า 22

CoreFFT เวอร์ชัน 8.0
การไหลของเครื่องมือ
4. การไหลของเครื่องมือ
ส่วนนี้จะอธิบายการไหลของเครื่องมือของ CoreFFT
4.1 License
CoreFFT ถูกล็อคใบอนุญาต
4.2 การกำหนดค่า CoreFFT ใน SmartDesign
CoreFFT พร้อมให้ดาวน์โหลดในแค็ตตาล็อก Libero® IP ผ่านทาง web พื้นที่เก็บข้อมูล หลังจากที่แสดงอยู่ในแค็ตตาล็อกแล้ว สามารถสร้างอินสแตนซ์ของแกนได้โดยใช้โฟลว์ SmartDesign หากต้องการทราบวิธีสร้างโปรเจ็กต์ SmartDesign โปรดดูคู่มือผู้ใช้ SmartDesign หลังจากกำหนดค่าและสร้างอินสแตนซ์หลักแล้ว ฟังก์ชันพื้นฐานสามารถจำลองได้โดยใช้ม้านั่งทดสอบที่มาพร้อมกับ CoreFFT พารามิเตอร์ของ Testbench จะปรับตามการกำหนดค่า CoreFFT โดยอัตโนมัติ CoreFFT สามารถสร้างอินสแตนซ์เป็นองค์ประกอบของการออกแบบที่ใหญ่กว่าได้
สิ่งสำคัญ:CoreFFT เข้ากันได้กับทั้ง Libero integrated design Environment (IDE) และ Libero SoC เอกสารนี้ใช้ชื่อ Libero เพื่อระบุทั้ง Libero IDE และ Libero SoC เว้นแต่จะระบุไว้เป็นอย่างอื่น รูปที่ 4-1. อินสแตนซ์ SmartDesign CoreFFT View
แกนสามารถกำหนดค่าได้โดยใช้การกำหนดค่า Graphical User Interface (GUI) ภายใน SmartDesign อดีตampไฟล์ GUI สำหรับตระกูล SmartFusion2 จะแสดงในรูปต่อไปนี้

คู่มือการใช้งาน

DS50003348C-หน้า 23

รูปที่ 4-2. การกำหนดค่า CoreFFT ใน SmartDesign

CoreFFT เวอร์ชัน 8.0
การไหลของเครื่องมือ

4.3 โฟลว์การจำลอง
ม้านั่งทดสอบผู้ใช้สำหรับ CoreFFT รวมอยู่ในรีลีสแล้ว โดยทำตามขั้นตอนต่อไปนี้: 1. หากต้องการรัน Testbench ของผู้ใช้ ให้ตั้งค่า Design Root เป็นการสร้างอินสแตนซ์ CoreFFT ในบานหน้าต่างลำดับชั้นการออกแบบ Libero SoC 2. ภายใต้ ตรวจสอบการออกแบบที่สังเคราะห์ไว้ล่วงหน้า ในหน้าต่าง Libero SoC Design Flow คลิกขวาที่ จำลอง แล้วเลือก เปิดแบบโต้ตอบ สิ่งนี้จะเรียกใช้ ModelSim และรันการจำลองโดยอัตโนมัติ
สิ่งสำคัญ: เมื่อจำลองเวอร์ชัน VHDL ของคอร์ คุณอาจต้องการกำจัดคำเตือนไลบรารี IEEE.NUMERIC_STD โดยเพิ่มสองบรรทัดต่อไปนี้ลงใน run.do ที่สร้างขึ้นโดยอัตโนมัติ file:
· ตั้งค่า NumericStdNoWarnings -1 · ตั้งค่า StdArithNoWarnings -1

4.3.1 4.3.1.1

Testbench Testbench แบบรวมที่ใช้ในการตรวจสอบและทดสอบ CoreFFT เรียกว่าเป็น testbench ผู้ใช้
User Testbench รูปต่อไปนี้แสดงบล็อกไดอะแกรมสำหรับ Testbench สมการต่อไปนี้แสดงให้เห็นว่า FFT เชิงพฤติกรรมสีทองใช้การคำนวณความแม่นยำอันจำกัดที่แสดงในได้อย่างไร
x(k) = n= 0N-1X(n)e?jnk2?/N

สมการที่ 1 หรือสมการที่ 2 ในบทนำ ทั้ง FFT สีทองและ CoreFFT ได้รับการกำหนดค่าเหมือนกันและรับสัญญาณทดสอบเดียวกัน ม้านั่งทดสอบจะเปรียบเทียบสัญญาณเอาท์พุตของโมดูลสีทองกับ CoreFFT จริง

คู่มือการใช้งาน

DS50003348C-หน้า 24

รูปที่ 4-3. ม้านั่งทดสอบผู้ใช้ CoreFFT

CoreFFT เวอร์ชัน 8.0
การไหลของเครื่องมือ

ม้านั่งทดสอบจัดให้มีตัวอย่างampเกี่ยวกับวิธีการใช้โมดูล FFT ที่สร้างขึ้น ม้านั่งทดสอบสามารถปรับเปลี่ยนได้ตามความต้องการ
4.4 ข้อจำกัดในการออกแบบ
ไทม์มิ่งหลักจำเป็นต้องมีข้อยกเว้น (นั่นคือ พาธเท็จและพาธหลายรอบ) ที่จะใช้ระหว่างขอบเขตนาฬิกา สำหรับการอ้างอิงเกี่ยวกับข้อจำกัดที่จำเป็นในการเพิ่ม โปรดดู CoreFFT.sdc จากพาธ /component/Actel/DirectCores/CoreFFT//constraints/ CoreFFT.sdc
4.5 การสังเคราะห์ใน Libero SoC
ในการรันการสังเคราะห์การกำหนดค่าที่เลือก ให้ทำตามขั้นตอนต่อไปนี้: 1. ตั้งค่ารูทการออกแบบอย่างเหมาะสมใน GUI การกำหนดค่า 2. ภายใต้ Implement Design ในแท็บ Design Flow คลิกขวาที่ Synthesize และเลือก Run
4.6 สถานที่และเส้นทางใน Libero SoC
หลังจากตั้งค่ารูทการออกแบบอย่างเหมาะสมแล้วและรันการสังเคราะห์ ใต้ Implement Design ในแท็บ Design Flow คลิกขวาที่ Place and Route แล้วคลิก Run

คู่มือการใช้งาน

DS50003348C-หน้า 25

CoreFFT เวอร์ชัน 8.0
การรวมระบบ
5. การรวมระบบ
ส่วนนี้มีอดีตampไฟล์ที่แสดงการรวม CoreFFT
5.1 FFT แบบแทนที่
รูปต่อไปนี้แสดง exampของการใช้แกนกลาง เมื่อ FFT ในตำแหน่งยืนยันสัญญาณ BUF_READY แหล่งข้อมูลจะเริ่มจัดหาข้อมูลampที่จะเปลี่ยนแปลง ครึ่งหนึ่งของจินตภาพและครึ่งหนึ่งของข้อมูลอินพุตampไฟล์จะต้องจัดเตรียมพร้อมกันและมาพร้อมกับบิตความถูกต้อง DATAI_VALID แหล่งข้อมูลสามารถจัดหาไฟล์ampทุกๆ รอบสัญญาณนาฬิกาหรือในอัตราที่ช้ากว่าปกติ (ดูรูปที่ 3-1) หลังจากที่โมดูล FFT ได้รับ N-input sampแต่มันจะลดสัญญาณ BUF_READY รูปที่ 5-1. อดีตampของระบบ FFT ในสถานที่

เอ็นจิ้น FFT เริ่มประมวลผลข้อมูลโดยอัตโนมัติหลังจากพร้อม ในการกำหนดค่าหน่วยความจำขั้นต่ำ ขั้นตอนการประมวลผลจะเริ่มทันทีหลังจากการโหลดข้อมูลเสร็จสิ้น ในการกำหนดค่าบัฟเฟอร์ เอ็นจิ้น FFT สามารถรอจนกว่าข้อมูลชุดก่อนหน้าจะถูกประมวลผล จากนั้นเครื่องยนต์จะสตาร์ทโดยอัตโนมัติ
5.2 การสตรีม FFT
แกนประมวลผล FFT ส่งต่อข้อมูลที่มาในทุกรอบสัญญาณนาฬิกา แหล่งข้อมูลคอยจัดหาข้อมูลในขณะที่ตัวรับข้อมูลจะได้รับผลลัพธ์ FFT-ed อย่างต่อเนื่อง และตรวจสอบแฟล็กโอเวอร์โฟลว์หากจำเป็น สามารถใช้สัญญาณ START อินพุตเสริมและสัญญาณ RFS เอาต์พุตได้ หากจำเป็นต้องประมวลผลเฟรมข้อมูล แหล่งข้อมูลจะสร้างสัญญาณ START เพื่อทำเครื่องหมายจุดเริ่มต้นของเฟรมอื่น และตัวรับข้อมูลจะใช้สัญญาณ RFS เพื่อทำเครื่องหมายจุดเริ่มต้นของเฟรมเอาต์พุต Streaming CoreFFT สามารถประมวลผลสตรีมข้อมูลที่ซับซ้อนได้ไม่จำกัด ดังแสดงในรูปต่อไปนี้

คู่มือการใช้งาน

DS50003348C-หน้า 26

รูปที่ 5-2 อดีตampของระบบ Streaming FFT

CoreFFT เวอร์ชัน 8.0
การรวมระบบ

คู่มือการใช้งาน

DS50003348C-หน้า 27

CoreFFT เวอร์ชัน 8.0
ภาคผนวก A: การใช้งานอุปกรณ์ FFT ในสถานที่ …

6. ภาคผนวก A: การใช้งานและประสิทธิภาพของอุปกรณ์ FFT แบบแทนที่
ตารางที่ 6-1 และตารางที่ 6-2 แสดงการใช้งานและประสิทธิภาพของขนาด FFT และความกว้างของข้อมูลที่หลากหลาย ตัวเลขได้มาจากโครงร่างที่แสดงอยู่ในตาราง 6-3
ตารางที่ 6-1. การใช้งานและประสิทธิภาพของอุปกรณ์ FFT SmartFusion2 M2S050 แบบแทนที่ (การกำหนดค่าหน่วยความจำขั้นต่ำ)

พารามิเตอร์หลัก

การใช้ทรัพยากรผ้า

บล็อค

ผลงาน

คะแนน 256

ความกว้าง 18

ดีเอฟเอฟ 1227

4 LUT 1245

รวม 2472

แอลเอสแรม แมคซี

อัตราความเร็วนาฬิกา
328

เวลา FFT (วินาที)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

ตารางที่ 6-2. การใช้งานและประสิทธิภาพของอุปกรณ์ FFT SmartFusion2 M2S050 แบบแทนที่ (การกำหนดค่าบัฟเฟอร์)

พารามิเตอร์หลัก

ความกว้างของคะแนน

256

512

1024

4096

การใช้ทรัพยากรผ้า

ดีเอฟเอฟ

4LUT

ทั้งหมด

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

บล็อก LSRAM 7 7 7 28

เอ็มเอซีซี 4 4 4 4

ผลงาน

อัตรานาฬิกา FFT เวลา (วินาที)

328

3.3

321

7.4

310

16.8

281

87.8

เคล็ดลับ: · ได้รับข้อมูลในตาราง 6-1 และตาราง 6-2 โดยใช้การตั้งค่าการสังเคราะห์ทั่วไป ความถี่ Synplify (MHz) ถูกตั้งไว้ที่ 500
· รับหมายเลขการใช้งานโดยใช้ Libero เวอร์ชัน 12.4 และอาจมีการปรับปรุงพื้นที่และประสิทธิภาพที่เป็นไปได้ด้วยการแก้ไขที่ใหม่กว่า
· ในการตั้งค่าการสังเคราะห์ ส่วนประกอบ ROM จะถูกแมปกับตรรกะและการเพิ่มประสิทธิภาพ RAM ที่แมปสำหรับความเร็วสูง
· การตั้งค่าเค้าโครงมีดังนี้:
เปิดใช้งานการสร้างบล็อกของนักออกแบบแล้ว
เปิดใช้งานเค้าโครงความพยายามสูงแล้ว
· เวลา FFT ที่แสดงสะท้อนถึงเวลาการเปลี่ยนแปลงเท่านั้น ไม่ได้คำนึงถึงการดาวน์โหลดข้อมูลหรือเวลาในการอัพโหลดผลลัพธ์

ตารางที่ 6-3. การใช้งานและประสิทธิภาพของอุปกรณ์ FFT PolarFire MPF300 แบบแทนที่ (การกำหนดค่าหน่วยความจำขั้นต่ำ)

พารามิเตอร์หลัก

การใช้ทรัพยากรผ้า

นาฬิกาแม็กซ์

จุด ความกว้าง uRAM ความลึก 4 LUT DFF uRAM LSRAM MACC ความถี่

512

939 1189 9

415

เวลาแปลงร่าง (สหรัฐอเมริกา)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

คู่มือการใช้งาน

DS50003348C-หน้า 28

CoreFFT เวอร์ชัน 8.0
ภาคผนวก A: การใช้งานอุปกรณ์ FFT ในสถานที่ …

………..ต่อ

พารามิเตอร์หลัก

การใช้ทรัพยากรผ้า

นาฬิกาแม็กซ์

จุด ความกว้าง uRAM ความลึก 4 LUT DFF uRAM LSRAM MACC ความถี่

512

1519 1275 0

386

512

2494 2841 0

364

1024 25

3088 2859 0

369

4096 18

4161 1679 0

352

4096 25

6426 3237 0

339

16384 18

9667 3234 0

296

16384 25

17285 5483 0

325

เวลาแปลงร่าง (สหรัฐอเมริกา)
6.2 6.7 14.3 70.1 73 387 353.5

ตารางที่ 6-4. การใช้งานและประสิทธิภาพของอุปกรณ์ FFT PolarFire MPF300 แบบแทนที่ (การกำหนดค่าบัฟเฟอร์)

พารามิเตอร์หลัก

การใช้ทรัพยากรผ้า

นาฬิกาแม็กซ์

จุด ความกว้าง uRAM ความลึก 4 LUT DFF uRAM LSRAM MACC ความถี่

เวลาแปลงร่าง (สหรัฐอเมริกา)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 18

512

4962 4488 168 0

278

18.7

16384 18

12346 6219 0

126

335

342

เคล็ดลับ: · ได้รับข้อมูลในตาราง 6-3 และตาราง 6-4 โดยใช้การตั้งค่าเครื่องมือ Libero SoC ทั่วไป ข้อจำกัดด้านเวลาถูกตั้งไว้ที่ 400 MHz
· รับหมายเลขการใช้งานโดยใช้ Libero เวอร์ชัน 12.4 และอาจมีการปรับปรุงพื้นที่และประสิทธิภาพที่เป็นไปได้ด้วยการแก้ไขที่ใหม่กว่า
· ในการตั้งค่าการสังเคราะห์ ส่วนประกอบ ROM จะถูกแมปกับตรรกะและการเพิ่มประสิทธิภาพ RAM ที่แมปสำหรับความเร็วสูง
· สถานที่และเส้นทางถูกกำหนดไว้สำหรับเค้าโครงความพยายามสูงที่ขับเคลื่อนด้วยกำหนดเวลา
· เวลา FFT สะท้อนถึงเวลาการเปลี่ยนแปลงเท่านั้น ไม่ได้คำนึงถึงการดาวน์โหลดข้อมูลหรือเวลาในการอัพโหลดผลลัพธ์

สำคัญ:ทรัพยากร FPGA และข้อมูลประสิทธิภาพสำหรับตระกูล PolarFire SoC นั้นคล้ายคลึงกับตระกูล PolarFire

ตารางที่ 6-5. การใช้งาน FFT แบบแทนที่และพารามิเตอร์การกำหนดค่าประสิทธิภาพ INVERSE SCALE SCALE_EXP_ON ประเภท HDL

ค่า 0 0 0 เวอริล็อก

คู่มือการใช้งาน

DS50003348C-หน้า 29

CoreFFT เวอร์ชัน 8.0
ภาคผนวก B: การใช้งานอุปกรณ์ FFT แบบสตรีมมิ่ง...

7. ภาคผนวก B: การใช้งานและประสิทธิภาพของอุปกรณ์ FFT แบบสตรีมมิ่ง
ตารางต่อไปนี้แสดงรายการการใช้งานและประสิทธิภาพสำหรับการกำหนดค่า FFT การสตรีมที่หลากหลาย
ตารางที่ 7-1. สตรีมมิ่ง FFT SmartFusion2 M2S050T เกรดความเร็ว -1

พารามิเตอร์หลัก

การใช้ทรัพยากร

บล็อค

อัตราความเร็วนาฬิกา

FFT_SIZE DATA_BITS TWID_BITS สั่งซื้อ DFF 4LUT รวม LSRAM uRAM MACC

ย้อนกลับ 2198 1886 4084 0

241

ปกติ 1963 1600 3563 0

241

ย้อนกลับ 3268 2739 6007 0

225

ย้อนกลับ 3867 3355 7222 0

217

128

ย้อนกลับ 4892 4355 9247 5

216

256

ย้อนกลับ 5510 5302 10812 7

229

256

ปกติ 5330 5067 10406 3

229

256

ย้อนกลับ 8642 7558 16200 8

223

512

ย้อนกลับ 6634 6861 13495 10

228

512

ย้อนกลับ 9302 8862 18164 12

228

1024

ย้อนกลับ 10847 11748 22595 17

225

1024

ย้อนกลับ 11643 12425 24068 19

221

เคล็ดลับ: · ความลึกสูงสุดของ uRAM ตั้งไว้ที่ 64
· รับหมายเลขการใช้งานโดยใช้ Libero เวอร์ชัน 12.4 และอาจมีการปรับปรุงพื้นที่และประสิทธิภาพที่เป็นไปได้ด้วยการแก้ไขที่ใหม่กว่า
· ในการตั้งค่าการสังเคราะห์ ส่วนประกอบ ROM จะถูกแมปกับตรรกะและการเพิ่มประสิทธิภาพ RAM ที่แมปสำหรับความเร็วสูง ความถี่ Synplify ตั้งไว้ที่ 500
· ตั้งค่าโหมดเลย์เอาต์ความพยายามสูงแล้ว

ตารางที่ 7-2. สตรีมมิ่ง FFT PolarFire MPF300 ความเร็วเกรด -1

พารามิเตอร์หลัก
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM ความลึกของการสั่งซื้อ

การใช้ทรัพยากร

นาฬิกา

4LUT DFF uRAM LSRAM อัตรา MACC

256 ย้อนกลับ 1306 1593 6

319

256 ปกติ 1421 1700 12 0

319

256 ย้อนกลับ 1967 2268 18 0

319

256 ย้อนกลับ 2459 2692 15 0

319

128

256 ปกติ 4633 4911 44 0

310

256

ปิด

256 ปกติ 6596 6922 94 0

307

256

512

ย้อนกลับ 8124 8064 0

304

ย้อนกลับ 6686 5691 0

293

คู่มือการใช้งาน

DS50003348C-หน้า 30

CoreFFT เวอร์ชัน 8.0
ภาคผนวก B: การใช้งานอุปกรณ์ FFT แบบสตรีมมิ่ง...

………..พารามิเตอร์หลักต่อ
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM ความลึกของการสั่งซื้อ

การใช้ทรัพยากร

นาฬิกา

4LUT DFF uRAM LSRAM อัตรา MACC

1024

ย้อนกลับ 13974 10569 0

304

1024

ปกติ 14289 10816 0

307

2048

ปกติ 12852 7640 0

304

2048

ย้อนกลับ 12469 7319 0

315

4096

ปกติ 29977 14288 0

305

4096

512 ปกติ 34448 17097 120 48

301

เคล็ดลับ: · ข้อมูลในตารางก่อนหน้านี้ได้รับมาโดยใช้การตั้งค่าเครื่องมือ Libero SoC ทั่วไป ข้อจำกัดด้านเวลาถูกตั้งไว้ที่ 400 MHz
· จำนวนการใช้งานอุปกรณ์ของสถาปัตยกรรมสตรีมมิ่งเกือบจะเหมือนกันสำหรับทั้งอินเทอร์เฟซ AXI4S และอินเทอร์เฟซดั้งเดิม
· รับหมายเลขการใช้งานโดยใช้ Libero เวอร์ชัน 12.4 และอาจมีการปรับปรุงพื้นที่และประสิทธิภาพที่เป็นไปได้ด้วยการแก้ไขที่ใหม่กว่า
· ในการตั้งค่าการสังเคราะห์ ส่วนประกอบ ROM จะถูกแมปกับตรรกะและการเพิ่มประสิทธิภาพ RAM ที่แมปสำหรับความเร็วสูง
· สถานที่และเส้นทางถูกกำหนดไว้สำหรับเค้าโครงความพยายามสูงที่ขับเคลื่อนด้วยกำหนดเวลา
· ทรัพยากร FPGA และข้อมูลประสิทธิภาพสำหรับตระกูล PolarFire SoC นั้นคล้ายคลึงกับตระกูล PolarFire

คู่มือการใช้งาน

DS50003348C-หน้า 31

CoreFFT เวอร์ชัน 8.0
ประวัติการแก้ไข

8. ประวัติการแก้ไข
ประวัติการแก้ไขจะอธิบายการเปลี่ยนแปลงที่เกิดขึ้นในเอกสาร โดยจะแสดงรายการการเปลี่ยนแปลงตามการแก้ไข โดยเริ่มจากการเผยแพร่ครั้งล่าสุด
ตารางที่ 8-1 ประวัติการแก้ไข

คำอธิบายวันที่แก้ไข

08/2022 ในการแก้ไข C ของเอกสาร ปรับปรุงตาราง 6-1, ตาราง 6-2, ตาราง 6-3, ตาราง 6-4, ตาราง 7-1,

และตารางที่ 7-2

07/2022 รายการการเปลี่ยนแปลงในการแก้ไข B ของเอกสารมีดังต่อไปนี้:

· อัปเดต: ตารางที่ 2-2 ใน 2.1.2 พอร์ต

· อัปเดต: ตารางที่ 2-4 ใน 2.2.2 พอร์ต

· อัปเดต: 4.4. ข้อจำกัดในการออกแบบ

· ลบออก: ส่วน "การกำหนดค่าข้อจำกัดด้านเวลา"

07/2022 รายการการเปลี่ยนแปลงในการแก้ไข A ของเอกสารมีดังต่อไปนี้:

· เอกสารถูกย้ายไปยังเทมเพลต Microchip

· อัปเดตหมายเลขเอกสารเป็น DS50003348A จาก 50200267

· ส่วนต่อไปนี้ได้รับการอัปเดต:

ตารางที่ 1 ในคุณลักษณะ

การใช้งานและประสิทธิภาพของอุปกรณ์

ตารางที่ 1-2 ใน 1.4.4.2 ข้อ จำกัด ความกว้างบิตอินพุตโหมดไม่ปรับขนาด

รูปที่ 1-7 ใน 1.4.4.3 เข้าสู่ตารางมาตราส่วน

ตารางที่ 1-3 ใน 1.4.4.3 เข้าสู่ตารางมาตราส่วน

ตารางที่ 2-3 ใน 2.2.1 พารามิเตอร์การกำหนดค่า

ตารางที่ 2-4 ใน 2.2.2 พอร์ต

ตารางที่ 2-2 ใน 2.1.2 พอร์ต

รูปที่ 4-2 ใน 4.2 การกำหนดค่า CoreFFT ใน SmartDesign

· เพิ่มส่วนต่อไปนี้: 1.4.3 การสตรีมลำดับคำข้อมูลเอาท์พุต FFT 2.2.3. รูปแบบเฟรมข้อมูลอินพุต/เอาต์พุตสำหรับอินเทอร์เฟซสตรีมมิ่ง AXI4 4.3. กระแสการจำลอง 4.4. ข้อจำกัดในการออกแบบ 4.5. การสังเคราะห์ใน Libero SoC 4.6. สถานที่และเส้นทางใน Libero SoC
· ส่วนต่อไปนี้จะถูกลบออก: “เวอร์ชันที่รองรับ” “ลำดับผลผลิตตามธรรมชาติ”

—

เพิ่มการรองรับ PolarFire® SoC

—

“การสนับสนุนผลิตภัณฑ์ “: ถูกลบออก

—

อัปเดตการเปลี่ยนแปลงที่เกี่ยวข้องกับ CoreFFT v7.0

—

อัปเดตการเปลี่ยนแปลงที่เกี่ยวข้องกับ CoreFFT v6.4

—

อัปเดตการเปลี่ยนแปลงที่เกี่ยวข้องกับ CoreFFT v6.3

—

อัปเดตการเปลี่ยนแปลงที่เกี่ยวข้องกับครอบครัวที่ได้รับการสนับสนุน (SAR 47942)

—

อัปเดตการเปลี่ยนแปลงที่เกี่ยวข้องกับ CoreFFT v6.1

คู่มือการใช้งาน

DS50003348C-หน้า 32

CoreFFT เวอร์ชัน 8.0
ประวัติการแก้ไข

………..วันที่แก้ไขต่อ

—

คำอธิบาย
ต่อไปนี้เป็นรายการการเปลี่ยนแปลงในการแก้ไข 3.0 ของเอกสาร: · อัปเดตการเปลี่ยนแปลงที่เกี่ยวข้องกับ CoreFFT v6.0 · การเปิดตัวเพิ่มการรองรับตระกูล SmartFusion2 (สถาปัตยกรรม In-Place เท่านั้น)
ต่อไปนี้เป็นรายการการเปลี่ยนแปลงในการแก้ไข 2.0 ของเอกสาร: · อัปเดตการเปลี่ยนแปลงที่เกี่ยวข้องกับ CoreFFT v5.0 · รุ่นนี้จะเพิ่มสถาปัตยกรรมใหม่ให้กับ In-place CoreFFT v4.0 ที่มีอยู่ · สถาปัตยกรรมใหม่รองรับ Streaming Forward และ Inverse FFT ที่แปลงกระแสข้อมูลความเร็วสูง
การเปิดตัวครั้งแรก

คู่มือการใช้งาน

DS50003348C-หน้า 33

CoreFFT เวอร์ชัน 8.0
รองรับ Microchip FPGA
กลุ่มผลิตภัณฑ์ Microchip FPGA สนับสนุนผลิตภัณฑ์ด้วยบริการสนับสนุนต่างๆ รวมถึงการบริการลูกค้า ศูนย์สนับสนุนด้านเทคนิคสำหรับลูกค้า a webเว็บไซต์และสำนักงานขายทั่วโลก ขอแนะนำให้ลูกค้าเยี่ยมชมแหล่งข้อมูลออนไลน์ของ Microchip ก่อนติดต่อฝ่ายสนับสนุน เนื่องจากเป็นไปได้มากว่าคำถามของพวกเขาจะได้รับคำตอบแล้ว ติดต่อศูนย์สนับสนุนด้านเทคนิคผ่านทาง webเว็บไซต์ที่ www.microchip.com/support ระบุหมายเลขชิ้นส่วนอุปกรณ์ FPGA เลือกประเภทเคสที่เหมาะสม และอัปโหลดการออกแบบ fileในขณะที่สร้างกรณีการสนับสนุนทางเทคนิค ติดต่อฝ่ายบริการลูกค้าสำหรับการสนับสนุนผลิตภัณฑ์ที่ไม่ใช่ด้านเทคนิค เช่น ราคาผลิตภัณฑ์ การอัปเกรดผลิตภัณฑ์ ข้อมูลอัปเดต สถานะการสั่งซื้อ และการอนุญาต
· จากอเมริกาเหนือ โทร 800.262.1060 · จากทั่วโลก โทร 650.318.4460 · โทรสาร จากทุกที่ทั่วโลก 650.318.8044
ข้อมูลไมโครชิป
ไมโครชิป Webเว็บไซต์
Microchip ให้การสนับสนุนออนไลน์ผ่านของเรา webเว็บไซต์ www.microchip.com/ นี้ webเว็บไซต์นี้ใช้ในการทำ fileและข้อมูลที่ลูกค้าเข้าถึงได้ง่าย เนื้อหาบางส่วนที่เข้าถึงได้ ได้แก่:
· เอกสารข้อมูลการสนับสนุนผลิตภัณฑ์และข้อผิดพลาด บันทึกการใช้งาน และ sampโปรแกรม ทรัพยากรการออกแบบ คู่มือผู้ใช้ และเอกสารสนับสนุนฮาร์ดแวร์ ซอฟต์แวร์รุ่นล่าสุด และซอฟต์แวร์ที่เก็บถาวร
· คำถามที่พบบ่อยเกี่ยวกับการสนับสนุนทางเทคนิคทั่วไป (FAQs), คำขอรับการสนับสนุนทางเทคนิค, กลุ่มสนทนาออนไลน์, รายชื่อสมาชิกโปรแกรมพันธมิตรการออกแบบของ Microchip
· ธุรกิจของ Microchip Product Selector and Order Guide, ข่าวประชาสัมพันธ์ล่าสุดของ Microchip, รายชื่องานสัมมนาและกิจกรรม, รายชื่อสำนักงานขาย Microchip, ผู้จัดจำหน่ายและตัวแทนโรงงาน
บริการแจ้งการเปลี่ยนแปลงผลิตภัณฑ์
บริการแจ้งเตือนการเปลี่ยนแปลงผลิตภัณฑ์ของไมโครชิปช่วยให้ลูกค้าทราบข้อมูลล่าสุดเกี่ยวกับผลิตภัณฑ์ของไมโครชิป สมาชิกจะได้รับการแจ้งเตือนทางอีเมลทุกครั้งที่มีการเปลี่ยนแปลง อัปเดต การแก้ไข หรือข้อผิดพลาดที่เกี่ยวข้องกับกลุ่มผลิตภัณฑ์ที่ระบุหรือเครื่องมือการพัฒนาที่สนใจ หากต้องการลงทะเบียน ให้ไปที่ www.microchip.com/pcn และทำตามคำแนะนำในการลงทะเบียน
การสนับสนุนลูกค้า
ผู้ใช้ผลิตภัณฑ์ไมโครชิปสามารถรับความช่วยเหลือผ่านหลายช่องทาง: · ผู้จัดจำหน่ายหรือตัวแทน · สำนักงานขายในพื้นที่ · วิศวกรโซลูชันแบบฝังตัว (ESE) · การสนับสนุนด้านเทคนิค
ลูกค้าควรติดต่อผู้จัดจำหน่าย ตัวแทน หรือ ESE เพื่อขอรับการสนับสนุน สำนักงานขายในพื้นที่พร้อมให้ความช่วยเหลือลูกค้า รายชื่อสำนักงานขายและสถานที่รวมอยู่ในเอกสารนี้ การสนับสนุนทางเทคนิคมีให้ผ่านทาง webไซต์ที่: www.microchip.com/support
คุณสมบัติการป้องกันรหัสอุปกรณ์ไมโครชิป
โปรดทราบรายละเอียดต่อไปนี้เกี่ยวกับคุณลักษณะการป้องกันรหัสบนผลิตภัณฑ์ Microchip:

คู่มือการใช้งาน

DS50003348C-หน้า 34

CoreFFT เวอร์ชัน 8.0
· ผลิตภัณฑ์ของ Microchip ตรงตามข้อกำหนดที่ระบุไว้ในเอกสารข้อมูลของ Microchip · ไมโครชิปเชื่อว่ากลุ่มผลิตภัณฑ์ของบริษัทมีความปลอดภัยเมื่อใช้ในลักษณะที่ตั้งใจไว้ภายในการปฏิบัติงาน
ข้อกำหนดและภายใต้สภาวะปกติ · Microchip ให้ความสำคัญกับการปกป้องสิทธิ์ในทรัพย์สินทางปัญญาของตนอย่างจริงจัง ความพยายามที่จะละเมิดรหัส
คุณสมบัติการป้องกันของผลิตภัณฑ์ Microchip เป็นสิ่งต้องห้ามโดยเด็ดขาด และอาจละเมิด Digital Millennium Copyright Act · ทั้งไมโครชิปและผู้ผลิตเซมิคอนดักเตอร์รายอื่นไม่สามารถรับประกันความปลอดภัยของรหัสได้ การป้องกันรหัสไม่ได้หมายความว่าเรารับประกันว่าผลิตภัณฑ์จะ "ไม่แตกหัก" การป้องกันรหัสมีการพัฒนาอย่างต่อเนื่อง ไมโครชิปมุ่งมั่นที่จะปรับปรุงคุณสมบัติการป้องกันรหัสของผลิตภัณฑ์ของเราอย่างต่อเนื่อง
ประกาศทางกฎหมาย
เอกสารเผยแพร่นี้และข้อมูลในที่นี้อาจใช้กับผลิตภัณฑ์ของ Microchip เท่านั้น ซึ่งรวมถึงการออกแบบ ทดสอบ และรวมผลิตภัณฑ์ของ Microchip เข้ากับแอปพลิเคชันของคุณ การใช้ข้อมูลนี้ในลักษณะอื่นใดถือเป็นการละเมิดข้อกำหนดเหล่านี้ ข้อมูลเกี่ยวกับแอปพลิเคชันของอุปกรณ์มีไว้เพื่อความสะดวกของคุณเท่านั้น และอาจถูกแทนที่ด้วยการอัปเดต เป็นความรับผิดชอบของคุณในการตรวจสอบให้แน่ใจว่าใบสมัครของคุณตรงตามข้อกำหนดของคุณ ติดต่อสำนักงานขาย Microchip ในพื้นที่ของคุณเพื่อรับการสนับสนุนเพิ่มเติม หรือขอรับการสนับสนุนเพิ่มเติมที่ www.microchip.com/en-us/support/ design-help/client-support-services
ข้อมูลนี้จัดทำโดย MICROCHIP "ตามที่เป็น" MICROCHIP ไม่รับรองหรือรับประกันใดๆ ไม่ว่าจะโดยชัดแจ้งหรือโดยนัย เป็นลายลักษณ์อักษรหรือวาจา ตามกฎหมายหรืออย่างอื่นใดที่เกี่ยวข้องกับข้อมูล รวมถึงแต่ไม่จำกัดเฉพาะการรับประกันโดยนัยของการไม่ละเมิด ความสามารถในการขาย และความเหมาะสมสำหรับจุดประสงค์เฉพาะ หรือการรับประกันที่เกี่ยวข้องกับเงื่อนไข คุณภาพ หรือประสิทธิภาพ
ในกรณีใดๆ MICROCHIP จะไม่รับผิดชอบต่อการสูญเสีย ความเสียหาย ค่าใช้จ่าย หรือค่าใช้จ่ายใดๆ อันเป็นทางอ้อม พิเศษ เป็นการลงโทษ โดยบังเอิญ หรือเป็นผลสืบเนื่อง ไม่ว่าประเภทใดก็ตามที่เกี่ยวข้องกับข้อมูลหรือการใช้งาน ไม่ว่าจะเกิดจากสาเหตุใดก็ตาม แม้ว่า MICROCHIP จะได้รับแจ้งถึงความเป็นไปได้หรือความเสียหายที่คาดการณ์ได้ก็ตาม ในขอบเขตสูงสุดที่กฎหมายอนุญาต ความรับผิดทั้งหมดของ MICROCHIP ต่อการเรียกร้องใดๆ ก็ตามที่เกี่ยวข้องกับข้อมูลหรือการใช้งานนั้นจะไม่เกินจำนวนค่าธรรมเนียม (ถ้ามี) ที่คุณได้ชำระโดยตรงกับ MICROCHIP สำหรับข้อมูลดังกล่าว
การใช้เครื่องมือไมโครชิปในการช่วยชีวิตและ/หรือการใช้งานด้านความปลอดภัยเป็นความเสี่ยงของผู้ซื้อโดยสิ้นเชิง และผู้ซื้อตกลงที่จะปกป้อง ชดเชย และทำให้ไมโครชิปไม่ต้องรับผิดใดๆ จากความเสียหาย การเรียกร้อง การฟ้องร้อง หรือค่าใช้จ่ายใดๆ ทั้งสิ้นที่เกิดจากการใช้งานดังกล่าว จะไม่มีการให้ใบอนุญาตใดๆ ไม่ว่าโดยปริยายหรือด้วยวิธีอื่นใด ภายใต้สิทธิ์ในทรัพย์สินทางปัญญาของไมโครชิป เว้นแต่จะระบุไว้เป็นอย่างอื่น
เครื่องหมายการค้า
ชื่อและโลโก้ Microchip, โลโก้ Microchip, Adaptec, AVR, โลโก้ AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, โลโก้ Microsemi, MOST, โลโก้ MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, โลโก้ PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, โลโก้ SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron และ XMEGA เป็นเครื่องหมายการค้าจดทะเบียนของ Microchip Technology Incorporated ในสหรัฐอเมริกาและประเทศอื่นๆ
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, โลโก้ ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime และ ZL เป็นเครื่องหมายการค้าจดทะเบียนของ Microchip Technology Incorporated ในสหรัฐอเมริกา
การลดคีย์ที่อยู่ติดกัน, AKS, อะนาล็อกสำหรับยุคดิจิตอล, ตัวเก็บประจุใดๆ, AnyIn, AnyOut, การสลับที่เพิ่มขึ้น, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, การจับคู่เฉลี่ยแบบไดนามิก , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, การเขียนโปรแกรมแบบอนุกรมในวงจร, ICSP, INICnet, การต่อขนานอัจฉริยะ, IntelliMOS, การเชื่อมต่อระหว่างชิป, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, โลโก้ที่ผ่านการรับรอง MPLAB, MPLIB, MPLINK, MultiTRAK, NetDetach, การสร้างรหัสรอบรู้, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX ,RTG4,SAM-

คู่มือการใช้งาน

DS50003348C-หน้า 35

CoreFFT เวอร์ชัน 8.0
ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect และ ZENA เป็นเครื่องหมายการค้าของ Microchip Technology Incorporated ในสหรัฐอเมริกาและประเทศอื่นๆ SQTP เป็นเครื่องหมายบริการของ Microchip Technology Incorporated ในสหรัฐอเมริกา โลโก้ Adaptec, Frequency on Demand, Silicon Storage Technology และ Symmcom เป็นเครื่องหมายการค้าจดทะเบียนของ Microchip Technology Inc. ในประเทศอื่นๆ GestIC เป็นเครื่องหมายการค้าจดทะเบียนของ Microchip Technology Germany II GmbH & Co. KG ซึ่งเป็นบริษัทในเครือของ Microchip Technology Inc. ในประเทศอื่นๆ เครื่องหมายการค้าอื่นๆ ทั้งหมดที่กล่าวถึงในที่นี้เป็นทรัพย์สินของบริษัทที่เกี่ยวข้อง © 2022, Microchip Technology Incorporated และบริษัทสาขา สงวนลิขสิทธิ์. ISBN: 978-1-6683-1058-8
ระบบการจัดการคุณภาพ
สำหรับข้อมูลเกี่ยวกับระบบการจัดการคุณภาพของไมโครชิป โปรดไปที่ www.microchip.com/quality

คู่มือการใช้งาน

DS50003348C-หน้า 36

อเมริกา
สำนักงานบริษัท 2355 West Chandler Blvd. แชนด์เลอร์, แอริโซนา 85224-6199 โทรศัพท์: 480-792-7200 โทรสาร: 480-792-7277 ฝ่ายสนับสนุนด้านเทคนิค: www.microchip.com/support Web ที่อยู่: www.microchip.com Atlanta Duluth, GA โทรศัพท์: 678-957-9614 โทรสาร: 678-957-1455 ออสติน, เท็กซัส โทรศัพท์: 512-257-3370 บอสตัน เวสต์โบโรห์ แมสซาชูเซตส์ โทรศัพท์: 774-760-0087 โทรสาร: 774-760-0088 ชิคาโกอิทัสคา อิลลินอยส์ โทรศัพท์: 630-285-0071 โทรสาร: 630-285-0075 ดัลลาสแอดดิสัน, เท็กซัส โทรศัพท์: 972-818-7423 โทรสาร: 972-818-2924 ดีทรอยต์ โนวี มิชิแกน โทรศัพท์: 248-848-4000 ฮูสตัน เท็กซัส โทรศัพท์: 281-894-5983 อินเดียแนโพลิส โนเบิลสวิลล์, อินดีแอนา โทรศัพท์: 317-773-8323 โทรสาร: 317-773-5453 โทร: 317-536-2380 Los Angeles Mission Viejo, แคลิฟอร์เนีย โทรศัพท์: 949-462-9523 โทรสาร: 949-462-9608 โทร: 951-273-7800 ราลี นอร์ทแคโรไลนา โทรศัพท์: 919-844-7510 นิวยอร์ก รัฐนิวยอร์ค โทรศัพท์: 631-435-6000 ซานโฮเซ แคลิฟอร์เนีย โทรศัพท์: 408-735-9110 โทร: 408-436-4270 แคนาดา – โทรอนโต โทร: 905-695-1980 โทรสาร: 905-695-2078

การขายและบริการทั่วโลก

เอเชีย/แปซิฟิก
ออสเตรเลีย – ซิดนีย์ โทร: 61-2-9868-6733 จีน – ปักกิ่ง โทร: 86-10-8569-7000 จีน – เฉิงตู โทร: 86-28-8665-5511 จีน – ฉงชิ่ง โทร: 86-23-8980-9588 จีน – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China – Nanjing Tel : 86-25-8473-2460 จีน – ชิงเต่า Tel: 86-532-8502-7355 China – Shanghai Tel: 86-21-3326-8000 China – Shenyang Tel: 86-24-2334-2829 China – Shenzhen Tel: 86 -755-8864-2200 จีน – ซูโจว โทร: 86-186-6233-1526 จีน – หวู่ฮั่น โทร: 86-27-5980-5300 จีน – ซีอาน โทร: 86-29-8833-7252 จีน – เซียะเหมิน โทร: 86-592 -2388138 จีน – จูไห่ โทร: 86-756-3210040

เอเชีย/แปซิฟิก
อินเดีย – บังกาลอร์ Tel: 91-80-3090-4444 India – New Delhi Tel: 91-11-4160-8631 India – Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – โตเกียว โทร: 81-3-6880- 3770 เกาหลี – แทกู โทร: 82-53-744-4301 เกาหลี – โซล โทร: 82-2-554-7200 มาเลเซีย – กัวลาลัมเปอร์ โทร: 60-3-7651-7906 มาเลเซีย – ปีนัง Tel: 60-4-227-8870 Philippines – Manila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886- 7-213-7830 ไต้หวัน – ไทเป โทร: 886-2-2508-8600 ไทย – กรุงเทพฯ โทร: 66-2-694-1351 เวียดนาม – โฮจิมินห์ โทร: 84-28-5448-2100

ยุโรป
ออสเตรีย – เวลส์ โทรศัพท์: 43-7242-2244-39 โทรสาร: 43-7242-2244-393 เดนมาร์ก – โคเปนเฮเกน โทรศัพท์: 45-4485-5910 โทรสาร: 45-4485-2829 ฟินแลนด์ – เอสโป โทรศัพท์: 358-9-4520-820 ฝรั่งเศส – ปารีส Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Germany – Garching Tel: 49-8931-9700 Germany – Haan Tel: 49-2129-3766400 Germany – Heilbronn Tel: 49-7131-72400 Germany – Karlsruhe Tel: 49-721-625370 Germany – Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Germany – Rosenheim Tel: 49 -8031-354-560 Israel – Ra'anana Tel: 972-9-744-7705 Italy – Milan Tel: 39-0331-742611 Fax: 39-0331-466781 Italy – Padova Tel: 39-049-7625286 Netherlands – Drunen โทรศัพท์: 31-416-690399 โทรสาร: 31-416-690340 นอร์เวย์ – ทรอนด์เฮม โทรศัพท์: 47-72884388 โปแลนด์ – วอร์ซอ โทรศัพท์: 48-22-3325737 โรมาเนีย – บูคาเรสต์ โทรศัพท์: 40-21-407-87-50 สเปน – มาดริด Tel : 34-91-708-08-90 โทรสาร: 34-91-708-08-91 สวีเดน – Gothenberg โทรศัพท์: 46-31-704-60-40 สวีเดน – Stockholm โทรศัพท์: 46-8-5090-4654 สหราชอาณาจักร – Wokingham โทรศัพท์: 44-118-921-5800 โทรสาร: 44-118-921-5820

คู่มือการใช้งาน

DS50003348C-หน้า 37

เอกสาร / แหล่งข้อมูล

MICROCHIP v8.0 การแปลงฟูเรียร์ CoreFFT [พีดีเอฟ] คู่มือการใช้งาน
เวอร์ชัน 8.0 CoreFFT การแปลงฟูเรียร์, เวอร์ชัน 8.0 CoreFFT, การแปลงฟูเรียร์, การแปลง

อ้างอิง

คู่มือการใช้งาน

v8.0 CoreFFT การแปลงฟูเรียร์

CoreFFT เวอร์ชัน 8.0

ข้อมูลจำเพาะ

คำแนะนำการใช้ผลิตภัณฑ์

FFT แบบแทนที่

สตรีมมิ่ง FFT

คำถามที่พบบ่อย

ถาม: รองรับการแปลงขนาดใดบ้าง

ถาม: รูปแบบข้อมูลอินพุตคืออะไร?

ถาม: CoreFFT รองรับ FFT ไปข้างหน้าและผกผันหรือไม่
การดำเนินงาน

เอกสาร / แหล่งข้อมูล

อ้างอิง

ฝากความคิดเห็น

ยกเลิกการตอบ

v8.0 CoreFFT การแปลงฟูเรียร์

CoreFFT เวอร์ชัน 8.0

ข้อมูลจำเพาะ

คำแนะนำการใช้ผลิตภัณฑ์

FFT แบบแทนที่

สตรีมมิ่ง FFT

คำถามที่พบบ่อย

ถาม: รองรับการแปลงขนาดใดบ้าง

ถาม: รูปแบบข้อมูลอินพุตคืออะไร?

ถาม: CoreFFT รองรับ FFT ไปข้างหน้าและผกผันหรือไม่ การดำเนินงาน

เอกสาร / แหล่งข้อมูล

อ้างอิง

กระทู้ที่เกี่ยวข้อง

ฝากความคิดเห็น

ยกเลิกการตอบ

ถาม: CoreFFT รองรับ FFT ไปข้างหน้าและผกผันหรือไม่
การดำเนินงาน