CoreFFT v8.0
Hướng dẫn sử dụng CoreFFT
Giới thiệu
Lõi biến đổi Fourier nhanh (FFT) triển khai thuật toán Cooley-Turkey hiệu quả để tính toán biến đổi Fourier rời rạc. CoreFFT được sử dụng trong nhiều ứng dụng như truyền thông kỹ thuật số, âm thanh, đo lường, điều khiển và y sinh. CoreFFT cung cấp FFT dựa trên MACC có khả năng tham số hóa cao, hiệu quả về mặt diện tích và hiệu suất cao. Lõi có sẵn dưới dạng mã Mức chuyển đăng ký (RTL) của biến đổi bằng ngôn ngữ Verilog và VHDL. Phương trình 1.N-point Forward FFT (N là lũy thừa của 2) của dãy x(0), x(1),…, x(N-1) trong đó, k = 0, 1… N-1
Phương trình 2.N-point nghịch đảo FFT (N là lũy thừa của 2) của dãy X(0), X(1),…, X(N-1) trong đó, n = 0, 1… N-1
Quan trọng: Trong khi thực hiện FFT nghịch đảo, lõi không áp dụng phép chia cho N của EQ 2 (vì việc chia cho lũy thừa hai là chuyện nhỏ).
Hình dưới đây minh họa một hệ thống dựa trên FFT bao gồm nguồn dữ liệu, mô-đun FFT và phần chìm dữ liệu, là nơi nhận dữ liệu được chuyển đổi. Hình 1. Hệ thống dựa trên FFT Example

Đặc trưng
CoreFFT hỗ trợ triển khai chuyển đổi FFT phân tách theo tần số thập phân tại chỗ theo thời gian của Radix-2 và Radix-22. Bảng sau liệt kê các tính năng chính cho từng cách triển khai.

Hướng dẫn sử dụng

DS50003348C-trang 1

CoreFFT v8.0

Bảng 1. Hỗ trợ các tính năng chính

Tính năng Chuyển đổi kích thước, điểm

Tại chỗ

Phát trực tuyến

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192 và 16384.

2048 và 4096

Lưu ý: FFT 16384-pt được hỗ trợ trên RTG4TM, PolarFire®,

và chỉ các bộ phận PolarFire SoC.

FFT chuyển tiếp và nghịch đảo

Đúng

Độ rộng bit dữ liệu đầu vào

Độ rộng bit của hệ số Twiddle

Định dạng dữ liệu đầu vào/đầu ra

Bổ sung của hai

Sản lượng tự nhiên sampđặt hàng

Đúng

Điểm nổi khối có điều kiện

Đúng

tỉ lệ

Lịch trình chia tỷ lệ được xác định trước hoặc không Không chia tỷ lệ

Bộ nhớ đệm hoặc tối thiểu tùy chọn Có cấu hình

Twiddle dựa trên khối RAM nhúng Có Bảng tra cứu (LUT)

Hỗ trợ làm mới twiddle LUT Có

Tín hiệu bắt tay để tạo điều kiện dễ dàng Có giao diện với mạch người dùng

Giao diện truyền phát AXI4

KHÔNG

Chuyển đổi thuận/nghịch thời gian chạy Không có cấu hình

Có 8 32 Phần bù hai Tùy chọn Không
Đúng
KHÔNG
Đúng
Không Có
Có Có

Các gia đình được hỗ trợ
CoreFFT hỗ trợ các họ FPGA sau. · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
Sử dụng thiết bị và hiệu suất
CoreFFT đã được triển khai trong thiết bị SmartFusion2 M2S050 sử dụng cấp tốc độ -1 và PolarFire MPF300 sử dụng cấp tốc độ -1. Bản tóm tắt dữ liệu triển khai được cung cấp trong 6. Phụ lục A: Hiệu suất và sử dụng thiết bị FFT tại chỗ và 7. Phụ lục B: Hiệu suất và sử dụng thiết bị FFT truyền trực tuyến.

Hướng dẫn sử dụng

DS50003348C-trang 2

CoreFFT v8.0
Mục lục
Giới thiệu………………………………………………………………………………………………………………………………… ..1 Đặc điểm…………..……..……..…… …….. 1 Gia đình được hỗ trợ…………………………………………… 2 Việc sử dụng và hiệu suất của thiết bị…………………………………….. 2
1. Mô tả chức năng……………………………………………………………..4 1.1. Các phương án kiến trúc…….……………………………………4 1.2. FFT tại chỗ……………………………………………4 1.3. Bộ đệm bộ nhớ tại chỗ……………………………………………………………..5 1.4. Truyền trực tuyến FFT…………………………………………………………….. 7
2. Giao diện ……….…….……..…… … 12 2.1. FFT tại chỗ………………………………..12 2.2. Truyền trực tuyến FFT…………………………………………… 14
3. Sơ đồ thời gian………… bối cảnh 20 3.1. FFT tại chỗ………………………………..20 3.2. Truyền trực tuyến FFT…………………………………………… 21
4. Luồng công cụ………………………………..………. ….. 23 4.1. Giấy phép…………………………………………………… 23 4.2. Định cấu hình CoreFFT trong SmartDesign……………………………….. 23 4.3. Luồng mô phỏng……………………………………….. 24 4.4. Những hạn chế của thiết kế…………………………………….. 25 4.5. Tổng hợp trong Libero SoC………………………………..………. 25 4.6. Địa điểm và tuyến đường trong Libero SoC…………………………..25
5. Tích hợp hệ thống…………………………………………………………….. 26 5.1 . FFT tại chỗ …………………………………..26 5.2. Truyền trực tuyến FFT…………………………………………… 26
6. Phụ lục A: Hiệu suất và sử dụng thiết bị FFT tại chỗ………………………………28
7. Phụ lục B: Hiệu suất và sử dụng thiết bị FFT phát trực tuyến……………………….30
8. Lịch sử sửa đổi………………………………………………………………………………………… 32
Hỗ trợ FPGA của Microchip……………………………………..34
Thông tin vi mạch…………………………………………………………………………………………….. 34 Vi mạch Webtrang web………………………………………………………………………………………………..34 Dịch vụ thông báo thay đổi sản phẩm…… ………………………………………………………………………………………. 34 Hỗ trợ khách hàng……………………………………………………………………………………………………………………… 34 Mã thiết bị vi mạch Tính năng bảo vệ…………………………………………………………………..34 Thông báo pháp lý…………………………………… …………………………………………………………………………………… 35 Thương hiệu………………………………………… ………………………………………………………………………………. 35 Hệ thống quản lý chất lượng…………………………………………………………………………………………………. 36 Bán hàng và Dịch vụ Toàn cầu…………………………………………………………………………………………………….37

Hướng dẫn sử dụng

DS50003348C-trang 3

CoreFFT v8.0
Mô tả chức năng
1. Mô tả chức năng
Phần này mô tả mô tả chức năng của CoreFFT.
1.1 Tùy chọn kiến trúc
Tùy thuộc vào cấu hình người dùng, CoreFFT tạo ra một trong các triển khai chuyển đổi sau: · FFT tại chỗ · Truyền FFT trực tuyến
1.2 FFT tại chỗ
Tùy chọn kiến trúc tải một khung gồm N dữ liệu phức tạpampcác tập tin trong RAM tại chỗ và xử lý chúng một cách tuần tự bằng cách sử dụng một bộ xử lý Radix-2. Nó lưu trữ kết quả của mỗi stage trong RAM tại chỗ. FFT tại chỗ chiếm ít tài nguyên chip hơn FFT phát trực tuyến nhưng thời gian chuyển đổi lâu hơn. Hình dưới đây thể hiện sơ đồ chức năng của biến đổi in-ilace. Hình 1-1. Sơ đồ khối chức năng FFT Radix-2 tại chỗ (Cấu hình tối thiểu)

Dữ liệu đầu vào và đầu ra được biểu diễn dưới dạng các từ 2 * WIDTH-bit bao gồm phần thực và phần ảo. Cả hai phần đều là số bù của hai bit WIDTH. Mô-đun xử lý các khung (bùng nổ) dữ liệu với kích thước khung là N từ phức tạp. Khung cần xử lý sẽ được tải vào bộ nhớ tại chỗ. Bộ nhớ chứa hai khối RAM giống hệt nhau, mỗi khối có khả năng lưu trữ N/2 từ phức tạp. Bộ nhớ tại chỗ hỗ trợ băng thông gấp đôi. Nó có thể đọc và viết hai từ phức tạp cùng một lúc. Khi N dữ liệu phức tạp sampcác tập tin được tải vào bộ nhớ, quá trình tính toán FFT sẽ tự động bắt đầu và bộ nhớ tại chỗ được sử dụng để tính toán.
Quá trình tính toán FFT tại chỗ diễn ra theo trình tựtages với số lượng stages bằng log2N. Vào mỗi giâytage của quá trình xử lý dữ liệu FFT, bướm Radix-2 đọc tất cả dữ liệu được lưu trữ trong bộ nhớ tại chỗ, hai từ phức tạp cùng một lúc. Công tắc đọc cùng với bộ tạo địa chỉ đọc (không được hiển thị trong Hình 1-1) giúp bướm lấy dữ liệu được lưu trữ theo thứ tự mà thuật toán FFT yêu cầu. Ngoài dữ liệu, con bướm còn thu được các hệ số twiddle (hệ số sin/cos) từ LUT twiddle. Con bướm ghi kết quả trung gian vào bộ nhớ tại chỗ thông qua công tắc ghi.

Hướng dẫn sử dụng

DS50003348C-trang 4

CoreFFT v8.0
Mô tả chức năng
Sau lần tính toán cuối cùngtage, bộ nhớ tại chỗ lưu trữ dữ liệu được chuyển đổi hoàn toàn. Mô-đun đưa ra khung dữ liệu được chuyển đổi N-word, mỗi lần một từ, miễn là tín hiệu READ_OUTP đang hoạt động. CoreFFT tính toán các hệ số twiddle theo yêu cầu của thuật toán FFT và ghi chúng vào Twiddle LUT. Điều này tự động xảy ra khi bật nguồn khi NGRST thiết lập lại toàn cầu không đồng bộ được xác nhận.

1.3
1.3.1

Bộ đệm bộ nhớ tại chỗ
Phần này mô tả Bộ đệm bộ nhớ tại chỗ của CoreFFT.
Cấu hình tối thiểu Cấu hình tối thiểu, như trong Hình 1-1, là đủ để thực hiện FFT vì nó có RAM tại chỗ theo yêu cầu của thuật toán FFT. Nhưng cấu hình tối thiểu không phải lúc nào cũng sử dụng được công cụ xử lý. Ngược lại, khi dữ liệu được tải vào bộ nhớ tại chỗ hoặc dữ liệu đã chuyển đổi được đọc ra, bướm vẫn ở chế độ chờ. Hình dưới đây cho thấy dòng thời gian của chu kỳ FFT. Chu kỳ bao gồm ba giai đoạn sau:
· Tải xuống khung dữ liệu đầu vào mới trong RAM tại chỗ · Thực hiện chuyển đổi thực tế · Tải kết quả chuyển đổi lên để giải phóng RAM tại chỗ
Hình 1-2. Chu trình FFT tại chỗ cấu hình tối thiểu

1.3.2

Ở cấu hình tối thiểu, bướm chỉ chạy trong giai đoạn tính toán. Khi tốc độ truyền dữ liệu cho phép, cấu hình tối thiểu sẽ mang lại khả năng sử dụng tài nguyên thiết bị tốt nhất. Đặc biệt, nó tiết kiệm được một lượng đáng kể khối RAM.
Cấu hình bộ đệm Để cải thiện việc sử dụng bướm và do đó giảm thời gian chuyển đổi trung bình, có thể sử dụng bộ đệm bổ sung. Hình dưới đây cho thấy sơ đồ khối FFT được đệm.
Hình 1-3. Sơ đồ khối FFT được đệm

Tùy chọn đệm có hai dãy bộ nhớ tại chỗ giống hệt nhau triển khai bộ đệm bóng bàn và một bộ đệm đầu ra. Mỗi ngân hàng có khả năng lưu trữ N từ phức tạp và đọc hai từ phức tạp cùng một lúc. Máy trạng thái lõi điều khiển chuyển đổi bóng bàn, sao cho nguồn dữ liệu chỉ nhìn thấy bộ đệm sẵn sàng chấp nhận dữ liệu mới. Bộ đệm không chấp nhận dữ liệu mới sẽ được công cụ FFT sử dụng làm RAM tại chỗ.

Hướng dẫn sử dụng

DS50003348C-trang 5

CoreFFT v8.0
Mô tả chức năng
Kiến trúc bộ đệm bóng bàn làm tăng hiệu quả của động cơ FFT. Trong khi một trong hai ngân hàng đầu vào tham gia vào tính toán FFT hiện tại, thì ngân hàng còn lại có sẵn để tải xuống khung dữ liệu đầu vào tiếp theo. Kết quả là, công cụ FFT không ở trạng thái chờ dữ liệu mới lấp đầy bộ đệm đầu vào. Từ góc độ nguồn dữ liệu, lõi có thể nhận được chùm dữ liệu ở bất kỳ đâu trong khoảng thời gian tính toán FFT. Khi công cụ xử lý xong khung dữ liệu hiện tại và ngân hàng bộ đệm đầu vào đã được lấp đầy bằng một khung dữ liệu khác, máy trạng thái sẽ hoán đổi các ngân hàng bóng bàn, đồng thời việc tải và tính toán dữ liệu tiếp tục trên các ngân hàng bộ nhớ thay thế.
S cuối cùngtage của phép tính FFT sử dụng sơ đồ không đúng chỗ. Công cụ FFT đọc dữ liệu trung gian từ bộ nhớ tại chỗ nhưng ghi kết quả cuối cùng vào bộ đệm dữ liệu đầu ra. Kết quả cuối cùng vẫn còn trong bộ đệm đầu ra cho đến khi công cụ FFT thay thế chúng bằng kết quả của khung dữ liệu tiếp theo. Từ góc độ người nhận dữ liệu, dữ liệu đầu ra có sẵn để đọc bất kỳ lúc nào, ngoại trừ các FFT cuối cùngtage.
Chu trình FFT cấu hình đệm được hiển thị trong hình dưới đây.
Hình 1-4. Chu kỳ FFT cấu hình được đệm

1.3.3

Cân nhắc về độ dài từ hữu hạn Tại mỗi stage của thuật toán FFT tại chỗ, con bướm mất hai giâyamptập tin ra khỏi bộ nhớ tại chỗ và trả về hai tập tin đã xử lýamptập tin vào cùng một vị trí bộ nhớ. Việc tính toán con bướm bao gồm các phép nhân, cộng và trừ phức tạp. Sự trở lạiampcác tập tin có thể có độ rộng dữ liệu lớn hơn sampcác tập tin được chọn từ bộ nhớ. Phải thực hiện các biện pháp phòng ngừa để đảm bảo rằng không có hiện tượng tràn dữ liệu.
Để tránh nguy cơ tràn, lõi sử dụng một trong ba phương pháp sau:
· Chia tỷ lệ dữ liệu đầu vào · Chia tỷ lệ dấu phẩy động khối vô điều kiện · Chia tỷ lệ dấu phẩy động khối có điều kiện
Chia tỷ lệ dữ liệu đầu vào: Việc chia tỷ lệ dữ liệu đầu vào yêu cầu phải chờ trước dữ liệu đầu vàoampcác tập tin có đủ số bit dấu bổ sung, được gọi là các bit bảo vệ. Số lượng bit bảo vệ cần thiết để bù cho mức tăng trưởng bit tối đa có thể có cho FFT điểm N là log2N + 1. Ví dụ:ample, mọi đầu vào samptập tin của FFT 256 điểm phải chứa chín bit bảo vệ. Kỹ thuật như vậy làm giảm đáng kể độ phân giải bit FFT hiệu quả.
Chia tỷ lệ dấu phẩy động khối vô điều kiện: Cách thứ hai để bù cho sự tăng trưởng bit FFT là thu nhỏ dữ liệu xuống theo hệ số hai ở mỗi giâytagđ. Do đó, kết quả FFT cuối cùng được thu nhỏ lại theo hệ số 1/N. Cách tiếp cận này được gọi là chia tỷ lệ dấu phẩy động khối vô điều kiện.
Dữ liệu đầu vào cần được thu nhỏ lại theo hệ số hai để tránh tràn ở giây đầu tiêntagđ. Để ngăn chặn tràn trong s liên tiếptages, lõi sẽ giảm kết quả của mỗi s trước đótage theo hệ số hai bằng cách dịch chuyển toàn bộ khối dữ liệu (tất cả kết quả của s hiện tạitage) sang phải một chút. Tổng số bit dữ liệu bị mất do dịch chuyển bit trong phép tính FFT là log2N.
Dấu phẩy động khối vô điều kiện dẫn đến cùng số bit bị mất như trong việc chia tỷ lệ dữ liệu đầu vào. Tuy nhiên, nó tạo ra kết quả chính xác hơn vì công cụ FFT bắt đầu với dữ liệu đầu vào chính xác hơn.
Chia tỷ lệ dấu phẩy động khối có điều kiện: Trong chia tỷ lệ dấu phẩy động khối có điều kiện, dữ liệu chỉ được dịch chuyển nếu sự tăng trưởng bit thực sự xảy ra. Nếu một hoặc nhiều đầu ra hình cánh bướm tăng lên, toàn bộ khối dữ liệu sẽ được dịch sang phải. Trình giám sát dấu phẩy động khối có điều kiện kiểm tra mọi đầu ra của bướm để phát triển. Nếu việc dịch chuyển là cần thiết thì

Hướng dẫn sử dụng

DS50003348C-trang 6

CoreFFT v8.0
Mô tả chức năng
được thực hiện sau toàn bộ stage hoàn thành, ở đầu vào của s tiếp theotage bướm. Kỹ thuật này cung cấp ít biến dạng nhất (nhiễu lượng tử hóa) do độ dài từ hữu hạn gây ra.
Trong chế độ Dấu phẩy động khối có điều kiện, lõi có thể tùy ý tính toán hệ số tỷ lệ thực tế. Nó làm như vậy nếu tham số SCALE_EXP_ON được đặt thành 1. Sau đó, hệ số thực tế được tính toán sẽ xuất hiện trên cổng SCALE_EXP. Hệ số này biểu thị số lần dịch chuyển sang phải mà công cụ FFT áp dụng cho kết quả. Dành cho người yêu cũample, giá trị SCALE_EXP là 4 (100) có nghĩa là kết quả FFT được dịch chuyển sang phải (giảm tỷ lệ) 4 bit; nghĩa là chia cho 2SCALE_EXP = 16. Tín hiệu đi kèm với kết quả FFT và hợp lệ khi OUTP_READY được xác nhận. Để thu nhỏ lại các kết quả CoreFFT thực tế, nghĩa là làm cho chúng có thể so sánh được với các thùng được chuyển đổi dấu phẩy động, mỗi đầu ra FFT sample cần được nhân với 2SCALE_EXP:
· Kết quả FFT (Thực) = DATAO_RE*2SCALE_EXP · Kết quả FFT (Tưởng tượng) = DATAO_IM*2SCALE_EXP
Quan trọng: Chỉ có thể bật máy tính số mũ tỷ lệ ở chế độ dấu phẩy động khối có điều kiện.

1.3.4

Theo mặc định, CoreFFT được cấu hình để áp dụng tỷ lệ dấu phẩy động khối có điều kiện. Trong chế độ Dấu phẩy động của khối điều kiện, dữ liệu đầu vào được kiểm tra và thu nhỏ theo hệ số hai nếu cần, trước giây đầu tiêntage.
Thời gian chuyển đổi Quá trình tính toán FFT mất (N/2 + L) x log2N + 2 chu kỳ xung nhịp, trong đó L là tham số triển khai cụ thể biểu thị độ trễ tổng hợp của dãy bộ nhớ, bộ chuyển mạch và bướm. L không phụ thuộc vào kích thước biến đổi N. Nó chỉ phụ thuộc vào độ phân giải bit FFT. L bằng 10 ở độ phân giải bit từ 8 đến 18 và L bằng 16 ở độ phân giải bit từ 19 đến 32. Ví dụ:amplà,
· Đối với FFT 256-bit 16 điểm
Thời gian tính toán = (256/2 + 10) x log2256 + 2 = 1106 chu kỳ đồng hồ.
· Đối với FFT 4096-bit 24 điểm
Thời gian tính toán = (4096/2 + 16) x log24096 + 2 = 24770 chu kỳ đồng hồ.

1.3.5

Triển khai bộ nhớ Lõi sử dụng các khối RAM cứng để triển khai bộ nhớ tại chỗ, các bộ đệm bộ nhớ khác và LUT xoay vòng. Các FPGA mang hai loại RAM cứng: SRAM lớn (LSRAM) và micro-RAM. Việc triển khai bộ nhớ có thể được kiểm soát bằng cách đặt tham số URAM_MAXDEPTH. CoreFFT sử dụng micro-RAM nếu độ sâu yêu cầu không vượt quá giá trị tham số. Dành cho người yêu cũample, tham số URAM_MAXDEPTH được đặt thành 64, sử dụng micro-RAM ở bất kỳ kích thước FFT nào lên tới 128 điểm, vì độ sâu yêu cầu là POINTS/2. Bằng cách đặt giá trị tham số thành 0 sẽ ngăn lõi sử dụng micro-RAM để chúng có thể được sử dụng ở nơi khác.
Tham số URAM_MAXDEPTH có thể truy cập được thông qua giao diện người dùng cốt lõi.

1.4 Truyền phát FFT
Truyền FFT hỗ trợ xử lý dữ liệu phức tạp liên tục, một dữ liệu đầu vào phức tạpample trên mỗi chu kỳ đồng hồ. Kiến trúc phát trực tuyến có số lượng bộ xử lý Radix-22, khối RAM và LUT cần thiết để hỗ trợ chuyển đổi dữ liệu phát trực tuyến. Hình dưới đây cho thấy sơ đồ chức năng của phép biến đổi luồng 256 điểm.

Hướng dẫn sử dụng

DS50003348C-trang 7

Hình 1-5. Sơ đồ khối chức năng FFT truyền trực tuyến Radix-22 256-pt

CoreFFT v8.0
Mô tả chức năng

Dữ liệu đầu vào và đầu ra được biểu diễn dưới dạng các từ bit (2 x DATA_BITS) bao gồm phần thực và phần ảo. Cả hai phần đều là số bit DATA_BITS bổ sung cho nhau. Mô-đun xử lý các khung dữ liệu có kích thước khung bằng kích thước biến đổi của N từ phức. Khung cần xử lý sẽ đến đầu vào x(n) dưới dạng một chuỗi các từ dữ liệu phức tạp, một từ (2 x DATA_BITS)-bit trên mỗi khoảng thời gian đồng hồ. Khung tiếp theo có thể bắt đầu ngay sau từ dữ liệu cuối cùng của khung hiện tại hoặc bất kỳ lúc nào sau đó.
Hình sau cho thấy một người yêu cũamptập tin của khung i+1 ngay sau khung i và khung i+2 nằm sau một khoảng trống tùy ý. Dữ liệu đầu vàoampCác tập tin trong một khung phải xuất hiện ở mọi khoảng thời gian xung nhịp, do đó, một khung kéo dài chính xác N khoảng thời gian xung nhịp. Có độ trễ đáng kể liên quan đến thuật toán phát trực tuyến. Các khung dữ liệu đầu ra xuất hiện theo cùng thứ tự, tốc độ xung nhịp và có cùng khoảng cách (nếu có) giữa các khung đầu ra, như khoảng cách giữa các khung đầu vào.
Hình 1-6. Truyền khung dữ liệu đầu vào FFT

1.4.1 1.4.2

Số lượng bướm FFT bằng log2(N), do đó mỗi stage đang được xử lý bởi một con bướm riêng biệt. Kết quả là, tất cả stages được xử lý song song.
CoreFFT tính toán các hệ số xoay vòng theo yêu cầu của thuật toán FFT. Khi bật nguồn, lõi sẽ tự động tải lên các yếu tố xoay vòng trong RAM trên chip để trở thành LUT xoay vòng. Hành động của người dùng không bắt buộc phải thực hiện. Sau khi hoàn tất tải lên, lõi sẽ kích hoạt tín hiệu RFS, cho nguồn dữ liệu biết rằng lõi đã sẵn sàng bắt đầu xử lý FFT. Nội dung LUT có thể được làm mới bất kỳ lúc nào bằng cách phát ra tín hiệu rộng một đồng hồ, REFRESH.
Độ trễ FFT truyền phát Độ trễ FFT truyền phát chủ yếu được xác định bởi kích thước biến đổi, N. Việc triển khai sẽ cộng thêm một số độ trễ đường ống phụ thuộc vào kích thước FFT và độ rộng bit đường dẫn dữ liệu. Nói cách khác, các kết quả FFT bị trễ đối với dữ liệu đầu vào không ít hơn N khoảng dữ liệu đối với các đầu ra đảo ngược bit. Độ trễ đầu ra theo thứ tự lớn hơn khoảng hai lần.
Triển khai bộ nhớ FFT truyền trực tuyến Tương tự như kiến trúc tại chỗ, FFT phát trực tuyến sử dụng các khối RAM cứng để triển khai các bộ nhớ, LUT và đường trễ cần thiết. Việc triển khai bộ nhớ có thể được kiểm soát bằng cách đặt tham số URAM_MAXDEPTH. CoreFFT sử dụng micro RAM nếu độ sâu của bộ nhớ không vượt quá giá trị tham số. Dành cho người yêu cũample, tham số URAM_MAXDEPTH, được đặt thành 128, sử dụng micro-RAM để tạo bộ nhớ có độ sâu từ 128 trở xuống. Bằng cách đặt giá trị tham số thành 0, ngăn lõi sử dụng micro RAM để chúng có thể được sử dụng ở nơi khác.

Hướng dẫn sử dụng

DS50003348C-trang 8

CoreFFT v8.0
Mô tả chức năng

1.4.3

Truyền trực tuyến Thứ tự từ dữ liệu đầu ra FFT Các kết quả đầu ra thu được từ thuật toán Radix-2 và Radix-22 FFT theo thứ tự đảo ngược bit.
Tuy nhiên, việc triển khai tại chỗ sẽ thực hiện nội bộample đặt hàng. Do đó, cốt lõi đưa ra kết quả theo thứ tự tự nhiên. Streaming FFT hỗ trợ cả thứ tự đầu ra tự nhiên và đảo ngược bit. Tùy chọn đảo ngược bit sử dụng ít tài nguyên chip hơn và cung cấp độ trễ nhỏ hơn.

1.4.4 1.4.4.1

Các cân nhắc về độ dài từ hữu hạn Phần này mô tả các cân nhắc về độ dài từ hữu hạn của CoreFFT.

Chế độ lịch trình không chia tỷ lệ và chia tỷ lệ
Việc tính toán con bướm bao gồm phép cộng và phép trừ. Các hoạt động này có thể khiến độ rộng dữ liệu bướm tăng lên từ đầu vào đến đầu ra. Mỗi con bướm, BF2I hoặc BF2II (xem Hình 1-5), có thể đưa thêm một bit vào chiều rộng dữ liệu. Ngoài ra, phép nhân có thể thêm một bit vào kết quả. Tăng trưởng bit tiềm năng tổng thể = log2(N)+1 bit. Phải thực hiện các biện pháp phòng ngừa để đảm bảo rằng không có hiện tượng tràn dữ liệu.

Để tránh hoặc giảm nguy cơ tràn, lõi sử dụng một trong hai kỹ thuật:
· Chế độ không chia tỷ lệ xây dựng đường dẫn dữ liệu đủ rộng để đáp ứng sự tăng trưởng bit. Độ rộng đường dẫn dữ liệu tăng từ stage đến stage để đáp ứng đầy đủ sự tăng trưởng bit của thuật toán, do đó việc tràn dữ liệu không bao giờ xảy ra. Độ rộng bit đầu ra thực hoặc ảo là log2(N)+1 bit rộng hơn độ rộng bit đầu vào. Thiết kế hoàn toàn an toàn khỏi điểm tràn của view.
· Kỹ thuật lập lịch trình tỷ lệ có thể định cấu hình cung cấp cho người dùng khả năng kiểm soát việc giảm tỷ lệ (cắt bớt) mọi kết quả trung gian có thể gây tràn. Độ rộng bit đầu ra bằng độ rộng bit đầu vào. Kỹ thuật này chỉ an toàn tràn khi lịch trình chia tỷ lệ phù hợp với tốc độ tăng trưởng bit thực tế, điều này không dễ đạt được. Cách tiếp cận thận trọng đối với việc chia tỷ lệ có thể định cấu hình thường dẫn đến việc giảm tỷ lệ thêm. Nhưng nếu bản chất của tín hiệu được biến đổi được biết là an toàn tràn với một số hoặc tất cả các tín hiệutagDo bỏ qua việc thu hẹp phạm vi rộng, kỹ thuật này có lợi cả về tỷ lệ tín hiệu trên nhiễu và quan điểm sử dụng tài nguyên chip. Khi được định cấu hình cho kỹ thuật lập lịch tỷ lệ, lõi sẽ tạo cờ tràn nếu xảy ra tràn. Bướm Radix-22 có thể giới thiệu mức tăng trưởng 3 bit: bướm BF2I, BF2II và hệ số nhân, mỗi loại có thể thêm một chút. Nhưng chỉ có một phép nhân trong số tất cả FFT stages có thể thêm bit. Vì nó không được biết trướctage tại đó hệ số nhân tạo ra bit bổ sung nếu có, công cụ FFT ở chế độ không chia tỷ lệ sẽ mở rộng đường dẫn dữ liệu theo bit bắt đầu từ giây đầu tiêntage.
Trong kỹ thuật lập lịch tỷ lệ mỗi Radix-22 stage có thể giới thiệu sự tăng trưởng 3-bit. Đường dẫn dữ liệu trong stage tăng trưởng tương ứng, nghĩa là stagđầu ra của e rộng hơn ba bit so với stagđầu vào điện tử. Động cơ cắt bỏ ba bit thừa sau chữ stagkết quả được tính toán, tức là stagĐầu ra e bị cắt bớt ba bit trước khi chuyển sang giây tiếp theotagđ. Cách tiếp cận như vậy giúp loại bỏ sự cần thiết phải đoán các phần phụtage tại đó việc thu hẹp quy mô cần được áp dụng.
Bảng sau giải thích ba bit bị cắt bỏ trong chế độ lịch trình tỷ lệ tùy thuộc vào giá trị lịch trình 2 bit cho một s cụ thểtage.

Bảng 1-1. Cắt bỏ ba bit bổ sung trong Chế độ lịch trình tỷ lệ

Lịch trình tỷ lệ cho một Radix-22 S nhất địnhtage

Bit lõi bị cắt ra

Cắt bỏ ba MSB

Cắt bỏ hai MSB và làm tròn một LSB

Cắt bỏ một MSB và làm tròn hai LSB

Vòng ba LSB

FFT/IFFT có kích thước 32, 128 hoặc 512 không phải là lũy thừa bốn, ngoài các bướm Radix-22, sử dụng một bướm Radix-2 duy nhất. Cái này áp dụng cho lần xử lý cuối cùngtage và cắt bỏ một bit thừa.
Lõi tự động gọi phát hiện tràn trong chế độ lịch trình tỷ lệ. Cờ tràn (OVFLOW_FLAG) xuất hiện ngay khi lõi phát hiện tràn thực tế. Cờ vẫn hoạt động cho đến khi kết thúc khung đầu ra nơi phát hiện tràn.

Hướng dẫn sử dụng

DS50003348C-trang 9

CoreFFT v8.0
Mô tả chức năng

1.4.4.2

Chế độ không chia tỷ lệ Giới hạn độ rộng bit đầu vào Chế độ không chia tỷ lệ giới hạn số lượng đầu vào tối đaampđộ rộng bit được xử lý bởi lõi. Bảng sau liệt kê độ rộng bit tối đa cho mọi kích thước FFT.
Bảng 1-2. Truyền trực tuyến Độ rộng bit dữ liệu đầu vào tối đa FFT không được chia tỷ lệ

Kích thước FFT 16

Chiều rộng đầu vào tối đa 32

128

256

512

1024

2048

4096

1.4.4.3

Nhập lịch trình tỷ lệ Lịch trình tỷ lệ xác định hệ số thu nhỏ cho mỗi FFT phát trực tuyếntagđ. Mỗi Radix-22 giâytagHệ số tỷ lệ e được điều khiển bởi hai bit chuyên dụng của lịch trình tỷ lệ và Radix-2 stage được sử dụng trong FFT không có lũy thừa bốn được điều khiển bởi một bit. Hình dưới đây mô tả một cựuamptập tin của giao diện người dùng lịch trình tỷ lệ cho FFT 1024-pt. Một cặp hộp kiểm tương ứng với một Radix-22 s cụ thểtage và trình bày hai bit của hệ số thu nhỏ. Hệ số thu nhỏ thực tế tại một thời điểm cụ thểtage được tính bằng 22*Bit1+Bit0 và nhận một trong các giá trị sau: 1, 2, 4, 8. Các hộp kiểm hiển thị trong hình dưới đây tương ứng với giá trị lịch trình tỷ lệ nhị phân là 10 10 10 10 11. Giá trị này thể hiện một lịch trình quy mô thận trọng không gây ra tình trạng tràn.
Hình 1-7. Giao diện người dùng lịch trình cân

Bảng sau liệt kê các lịch trình tỷ lệ thận trọng cho mọi kích thước FFT hoàn toàn an toàn khi tràn.

Bảng 1-3. Lịch trình quy mô thận trọng cho các kích cỡ FFT khác nhau

Kích thước FFT

Cơ số-22 Stage

4096

Hướng dẫn sử dụng

DS50003348C-trang 10

………..tiếp tục Kích thước FFT
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
Mô tả chức năng

Cơ số-22 Stage

Hướng dẫn sử dụng

DS50003348C-trang 11

CoreFFT v8.0
Giao diện

2. Giao diện
Phần này mô tả giao diện của CoreFFT.

2.1
2.1.1

FFT tại chỗ
Phần này mô tả FFT tại chỗ của CoreFFT.

Tham số cấu hình CoreFFT có các tham số (Verilog) hoặc generics (VHDL) để định cấu hình mã RTL. Bảng sau mô tả các tham số và generics. Tất cả các tham số và generic đều là kiểu số nguyên.
Bảng 2-1. Mô tả tham số CoreFFT tại chỗ

Tham số NGƯỢC

Phạm vi hợp lệ 0

Mặc định 0

Sự miêu tả
0: Biến đổi Fourier thuận 1: Biến đổi Fourier ngược

TỈ LỆ

0: Chia tỷ lệ dấu phẩy động khối có điều kiện

1: Chia tỷ lệ dấu phẩy động khối vô điều kiện

Để áp dụng chia tỷ lệ dữ liệu đầu vào, hãy đặt tham số SCALE thành 0 và thêm số bit bảo vệ thích hợp vào dữ liệu đầu vào. Khi đó điểm nổi khối có điều kiện không có hiệu lực.

ĐIỂM
THÀNH VIÊN CHIỀU RỘNG

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

Chuyển đổi kích thước. Lưu ý: FFT 16384-pt chỉ được hỗ trợ trên các bộ phận RTG4, PolarFire và PolarFire SoC.
Độ rộng bit của dữ liệu và hệ số twiddle
0: Cấu hình tối thiểu (không có bộ đệm) 1: Cấu hình có bộ đệm

SCALE_EXP_ON

0: Không xây dựng khối dấu phẩy động có điều kiện

máy tính lũy thừa

1: Xây dựng máy tính

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

Độ sâu RAM lớn nhất sẽ được triển khai với microRAM có sẵn trên các bộ phận SmartFusion2, IGLOO2, RTG4, PolarFire và PolarFire SoC. Khi độ sâu RAM cần thiết cho kích thước biến đổi POINTS do người dùng chọn vượt quá URAM_MAXDEPTH, các khối LSRAM lớn sẽ được sử dụng.

2.1.2

Cổng Bảng sau liệt kê các tín hiệu cổng cho kiến trúc CoreFFT tại chỗ.
Bảng 2-2. Mô tả cổng CoreFFT tại chỗ

Tên cổng DATAI_IM

Bit độ rộng cổng vào/ra Mô tả

CHIỀU RỘNG

Dữ liệu đầu vào tưởng tượng được chuyển đổi

DATAI_RE

CHIỀU RỘNG

Dữ liệu đầu vào thực được chuyển đổi

Hướng dẫn sử dụng

DS50003348C-trang 12

CoreFFT v8.0
Giao diện

………..còn tiếp

Tên cổng

Vào/ra

DATAI_VALID Trong

Độ rộng cổng Bit 1

Sự miêu tả
Nhập từ phức hợp hợp lệ Tín hiệu đi kèm với các từ phức hợp đầu vào hợp lệ có trên đầu vào DATAI_IM, DATAI_RE. Khi tín hiệu được kích hoạt, từ phức đầu vào sẽ được tải vào bộ nhớ lõi với điều kiện tín hiệu BUF_READY đã được xác nhận.

READ_OUTP Trong

Đọc dữ liệu đã chuyển đổi Thông thường, mô-đun sẽ đưa ra các kết quả FFT, khi chúng đã sẵn sàng, trong một cụm gồm N từ phức tạp. Người nhận dữ liệu đã chuyển đổi có thể chèn các ngắt tùy ý vào cụm bằng cách xác nhận lại tín hiệu READ_OUTP.

DATAO_IM

Ngoài

DATAO_RE

Ngoài

Hết DATAO_VALID

CHIỀU RỘNG RỘNG 1

Dữ liệu đầu ra tưởng tượng
Dữ liệu đầu ra thực
Từ phức đầu ra hợp lệ Tín hiệu đi kèm với các từ phức hợp đầu ra hợp lệ có trên đầu ra DATAO_IM và DATAO_RE.

BUF_READY Ra ngoài

FFT chấp nhận dữ liệu mới Lõi xác nhận tín hiệu khi nó sẵn sàng chấp nhận dữ liệu. Tín hiệu vẫn hoạt động cho đến khi bộ nhớ lõi đầy. Nói cách khác, tín hiệu vẫn hoạt động cho đến khi đầu vào phức hợp POINTSampcác tập tin đã được tải.

OUTP_READY Ra

Kết quả FFT đã sẵn sàng Lõi xác nhận tín hiệu khi kết quả FFT đã sẵn sàng để người nhận dữ liệu được chuyển đổi đọc. Tín hiệu vẫn hoạt động trong khi khung dữ liệu đã chuyển đổi đang được đọc. Thông thường, nó tồn tại trong khoảng thời gian POINTS trừ khi tín hiệu READ_OUTP được xác nhận lại.

SCALE_EXP

Ngoài

tầng[log2 ( Trần(log2(POIN TS)))]+1

Số mũ chia tỷ lệ dấu phẩy động khối có điều kiện Đầu ra tùy chọn này có thể được bật bằng cách đặt tham số SCALE_EXP_ON. Đầu ra có thể được bật khi lõi chỉ ở chế độ chia tỷ lệ dấu phẩy động khối có điều kiện (tham số SCALE = 0).

PONG CLK

Ngoài

Ngân hàng Pong của bộ nhớ đệm đầu vào đang được công cụ FFT sử dụng làm bộ nhớ hoạt động tại chỗ. Tín hiệu tùy chọn này chỉ hợp lệ trong cấu hình đệm.
Đồng hồ Tăng cạnh hoạt động Đồng hồ chính lõi

CHẬM

NGRST

Tần số thấp Tín hiệu xung nhịp tăng dần để khởi tạo LUT xoay vòng, ít nhất phải chia cho 8 lần tần số CLK.
Đặt lại không đồng bộ Hoạt động-Thấp

Quan trọng: Tất cả các tín hiệu đều ở mức hoạt động cao (logic 1) trừ khi có quy định khác.

Hướng dẫn sử dụng

DS50003348C-trang 13

CoreFFT v8.0
Giao diện

2.2
2.2.1

Truyền phát FFT
Truyền phát FFT khả dụng với giao diện gốc có thể định cấu hình GUI hoặc giao diện phát trực tuyến AXI4.

Tham số cấu hình CoreFFT có các tham số (Verilog) hoặc generics (VHDL) để định cấu hình mã RTL. Bảng sau đây mô tả các tham số và tổng quát này. Tất cả các tham số và generic đều là kiểu số nguyên.
Bảng 2-3. Mô tả tham số kiến trúc truyền phát CoreFFT

Tên tham số FFT_SIZE

Phạm vi hợp lệ mặc định
16, 32, 64, 128, 256 256, 512, 1024, 2048 và 4096

Sự miêu tả
Chuyển đổi điểm kích thước Cốt lõi xử lý các khung dữ liệu phức tạp với mọi khung chứa FFT_SIZE phức tạpamples. Các khung dữ liệu được chuyển đổi có cùng kích thước.

NATIV_AXI4

0 – 1

Lựa chọn giao diện của IP

· 0 – Giao diện gốc

· 1 – Giao diện truyền phát AXI4

Nó chỉ có sẵn cho kiến trúc phát trực tuyến

SCALE_ON

0 – 1

1 – Kích hoạt lịch trình cân có thể cấu hình

Khi tùy chọn được bật, lõi sẽ áp dụng cấu hình

hệ số tỷ lệ, SCALE_SCH sau mỗi con bướm.

0 – Chế độ không chia tỷ lệ

SCALE_SCH

lịch trình quy mô

Nếu tham số SCALE_ON bằng 1, SCALE_SCH được sử dụng để

xác định hệ số tỷ lệ cho mỗi lần xử lýtage.

DATA_BITS TWID_BITS ĐẶT HÀNG

8 - 32 8 - 32 0 - 1

Độ rộng bit dữ liệu đầu vào của phần thực hoặc phần ảo.

Độ rộng bit của hệ số Twiddle của phần thực hoặc phần ảo của nó.

0: Dữ liệu đầu ra theo thứ tự đảo ngược bit

1: Dữ liệu đầu ra theo thứ tự bình thường

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

Độ sâu RAM lớn nhất sẽ được triển khai với micro-RAM có sẵn trên các bộ phận SmartFusion2, IGLOO2, RTG4, PolarFire hoặc PolarFire SoC. Khi độ sâu RAM cần thiết cho kích thước biến đổi POINTS do người dùng chọn vượt quá URAM_MAXDEPTH, các khối LSRAM lớn sẽ được sử dụng.

Hướng dẫn sử dụng

DS50003348C-trang 14

CoreFFT v8.0
Giao diện

………..còn tiếp
Tên tham số
AXI4S_IN_DATA Lưu ý: Giải thích phần đệm của số 0 cho dữ liệu đầu vào thực và ảoamptập tin khi NATIV_AXI4 = 1

Phạm vi hợp lệ 8,16,24,32

Mặc định 24

Sự miêu tả
Đây là tham số được tạo nội bộ, người dùng không thể truy cập được. Nó được sử dụng để diễn giải dữ liệu đầu vàoampcác tập tin về ranh giới byte để hỗ trợ giao diện truyền phát AXI4. Kích thước AXI4S_IN_DATA được xác định như sau:
1. Nếu DATA_BITS = 8 thì AXI4S_IN_DATA= 8, không cần đệm cho dữ liệu đầu vào samptập
2. Nếu 8 < DATA_BITS < 16 thì AXI4S_IN_DATA = 16, dữ liệu đầu vào samptập tin phải được đệm với 16 (DATA_BITS) số 0 ở vị trí MSB, cho cả dữ liệu thực và dữ liệu ảoamptập tin trước khi gửi
3. Nếu 16 < DATA_BITS < 24 thì AXI4S_IN_DATA = 24, dữ liệu đầu vào samptập tin phải được đệm với 24 (DATA_BITS) số 0 ở vị trí MSB, cho cả dữ liệu thực và dữ liệu ảoamptập tin trước khi gửi
4. Nếu 24 < DATA_BITS < 32 thì AXI4S_IN_DATA = 32, dữ liệu đầu vào samptập tin phải được đệm với 32 (DATA_BITS) số 0 ở vị trí MSB, cho cả dữ liệu thực và dữ liệu ảoamptập tin trước khi gửi
Lưu ý: Phần đệm phải bắt đầu từ MSB.

Hướng dẫn sử dụng

DS50003348C-trang 15

CoreFFT v8.0
Giao diện

………..tiếp tục Tên tham số

Phạm vi hợp lệ

AXI4S_OUT_DATA 8,16,24,32, 40 Lưu ý: Giải thích phần đệm của 0 cho dữ liệu đầu ra thực và ảoamptập tin khi NATIV_AXI4 = 1

Mặc định 24

Sự miêu tả
Đây là tham số được tạo nội bộ, người dùng không thể truy cập được. Nó được sử dụng để giải thích dữ liệu đầu raampcác tập tin về ranh giới byte để hỗ trợ giao diện truyền phát AXI4. Kích thước AXI4S_OUT_DATA được xác định như sau:
Khi SCALE_ON = 0 thì xuất ra sampkích thước tập tin là STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
Khi SCALE_ON = 1 thì xuất ra sampkích thước tập tin là STREAM_DATAO_BITS = DATA_BITS
1. Nếu STREAM_DATAO_BITS = 8 thì AXI4S_OUT_DATA = 8, không có phần đệm nào được thêm vào cho dữ liệu đầu raamptập
2. Nếu 8 < STREAM_DATAO_BITS < 16 thìAXI4S_OUT_DATA= 16, dữ liệu đầu ra sampcác tập tin được đệm bằng 16 – (STREAM_DATAO_BITS) của 0 tại vị trí MSB, cho cả dữ liệu thực và dữ liệu ảoamples trước khi đóng khung
3. Nếu 16 < STREAM_DATAO_BITS < 24 thìAXI4S_OUT_DATA = 24, dữ liệu đầu ra sampcác tập tin được đệm bằng 24 – (STREAM_DATAO_BITS) của 0 tại vị trí MSB, cho cả dữ liệu thực và dữ liệu ảoamples trước khi đóng khung
4. Nếu 24 < STREAM_DATAO_BITS < 32 thìAXI4S_OUT_DATA = 32, dữ liệu đầu ra sampcác tập tin được đệm bằng 32-(STREAM_DATAO_BITS) bằng 0 ở vị trí MSB, cho cả dữ liệu thực và dữ liệu ảoamples trước khi đóng khung
5. Nếu 32 < STREAM_DATAO_BITS < 40 thìAXI4S_OUT_DATA = 40, dữ liệu đầu ra sampcác tập tin được đệm bằng 40 – ( STREAM_DATAO_BITS) của 0 tại vị trí MSB, cho cả dữ liệu thực và dữ liệu ảoamples trước khi đóng khung
Lưu ý: Phần đệm phải bắt đầu từ MSB.

2.2.2

Cổng Bảng sau mô tả các tín hiệu cổng cho macro Streaming CoreFFT.
Bảng 2-4. Truyền trực tuyến mô tả tín hiệu I/O FFT

Tên cổng CLK SLOWCLK
CLKEN

Vào/Ra Vào Trong
In

Độ rộng cổng, bit Mô tả

Tín hiệu đồng hồ nâng cao

Tín hiệu xung nhịp tăng tần số thấp cho Twiddle LUT

khởi tạo thì ít nhất phải chia cho bốn lần CLK

Tính thường xuyên.

Tín hiệu kích hoạt đồng hồ tùy chọn

Sau khi hủy xác nhận tín hiệu, lõi sẽ ngừng tạo tín hiệu hợp lệ

kết quả

NGRST

RST

Cổng khả dụng khi NATIV_AXI4 = 1

Tín hiệu đặt lại không đồng bộ hoạt động ở mức thấp. Tín hiệu đặt lại đồng bộ tùy chọn hoạt động ở mức cao.

Hướng dẫn sử dụng

DS50003348C-trang 16

CoreFFT v8.0
Giao diện

………..còn tiếp

Tên cổng

Vào/ra

AXI4_S_DATAI_ Trong TVALID

AXI4_S_DATAI_ TREADY
AXI4_S_TDATAI Trong

AXI4_S_TLASTI Trong
AXI4_M_DATAO Ra _TVALID

AXI4_M_DATAO Trong _TREADY

AXI4_M_TDATA Ra O

AXI4_M_TLAST Ra O
AXI4_S_CONFIG Trong I_TVALID

AXI4_S_

Ngoài

CẤU HÌNH

_TUYỆT VỜI

AXI4_S_CONFIG Trong Tôi

AXI4_M_CONFI Ra GO_TVALID
AXI4_M_CONFI Trong GO _TREADY

Độ rộng cổng, bit Mô tả

AXI4 Truyền dữ liệu đầu vào hợp lệ vào lõi từ nguồn bên ngoài

cho biết tính sẵn có của dữ liệu. Nó hoạt động như BẮT ĐẦU của cốt lõi.

Lưu ý: Đọc mô tả cổng BẮT ĐẦU để biết thêm thông tin.

AXI4 Truyền dữ liệu sẵn sàng tới nguồn bên ngoài

Cho biết mức độ sẵn sàng cốt lõi của việc chấp nhận dữ liệu

(2 *

AXI4 Truyền dữ liệu đầu vào từ nguồn đến lõi.

AXI4S_IN_DATA) Chứa dữ liệu thực (DATAI_RE) được đệm bằng 0 và ảo

(DATAI_IM) dữ liệu được đệm bằng 0 tương ứng.

Cho biết việc truyền dữ liệu cuối cùngample từ bên ngoài

nguồn.

AXI4 Truyền dữ liệu hợp lệ đến đầu thu cho biết lõi đã sẵn sàng

để gửi dữ liệu đã chuyển đổi. Nó hoạt động như DATAO_VALID của lõi.

Lưu ý: Đọc mô tả cổng DATAO_VALID để biết thêm

thông tin.

AXI4 Truyền dữ liệu sẵn sàng từ máy thu

Cho biết mức độ sẵn sàng của bộ thu bên ngoài

Nó phải luôn là 1 cho chức năng cốt lõi

(2 * AXI4S_OUT_DA TA)

AXI4 Truyền dữ liệu ra máy thu.
Chứa dữ liệu thực được chuyển đổi (DATAO_RE) được đệm bằng 0 và dữ liệu ảo (DATAO_IM) được đệm bằng 0 tương ứng.

Cho biết việc truyền dữ liệu được chuyển đổi lần cuốiample từ

Đầu vào hợp lệ vào lõi từ nguồn bên ngoài

Cho biết tính khả dụng của dữ liệu cấu hình

Sẵn sàng với nguồn bên ngoài để biểu thị mức độ sẵn sàng của lõi

chấp nhận dữ liệu cấu hình.

Dữ liệu cấu hình đầu vào từ nguồn đến lõi và nguồn

nên cấu hình IP trước khi truyền dữ liệuamples. Nó

chứa thông tin cấu hình sau:

· Bit0 – INVERSE (Khi bit cao, lõi tính FFT nghịch đảo của khung dữ liệu sau, nếu không thì FFT chuyển tiếp)

· Bit1 – REFRESH (Tải lại LUT hệ số xoay trong các khối RAM tương ứng)

Dữ liệu trạng thái đầu ra hợp lệ cho người nhận

Cho biết lõi đã sẵn sàng để gửi dữ liệu đã chuyển đổi

Dữ liệu trạng thái đã sẵn sàng từ máy thu

Cho biết sự sẵn sàng của máy thu bên ngoài.

Nó phải luôn là 1 cho chức năng cốt lõi.

Hướng dẫn sử dụng

DS50003348C-trang 17

CoreFFT v8.0
Giao diện

………..còn tiếp

Tên cổng

Vào/ra

AXI4_M_CONFI Ra ĐI

Độ rộng cổng, bit Mô tả

Dữ liệu trạng thái gửi tới người nhận

Nó chứa thông tin trạng thái sau:

Bit0 – OVFLOW_FLAG (Cờ tràn số học, CoreFFT xác nhận cờ nếu tính toán FFT/IFFT tràn. Cờ bắt đầu ngay khi lõi phát hiện tràn. Cờ kết thúc khi khung dữ liệu đầu ra hiện tại kết thúc)

Cổng khả dụng khi NATIV_AXI4=0

DATAI_IM

DATA_BITS

DATAI_RE

DATA_BITS

BẮT ĐẦU

Dữ liệu đầu vào tưởng tượng được chuyển đổi.
Dữ liệu đầu vào thực sự được chuyển đổi.
Tín hiệu bắt đầu chuyển đổi
Biểu thị thời điểm s đầu tiênamptập tin của khung dữ liệu đầu vào của N phức samples đi vào lõi.
Nếu BẮT ĐẦU xuất hiện khi khung dữ liệu đầu vào trước đó chưa được hoàn thành thì tín hiệu sẽ bị bỏ qua.

ĐẢO NGƯỢC

Chuyển đổi nghịch đảo Khi tín hiệu được xác nhận, lõi sẽ tính toán FFT nghịch đảo của khung dữ liệu sau, nếu không thì chuyển tiếp FFT.

LÀM CHO KHỎE LẠI

DATAO_IM

Ngoài

DATAO_RE

Ngoài

OUTP_READY Ra

1
DATA_BITS DATA_BITS 1

Tải lại LUT hệ số xoay trong các khối RAM tương ứng.
Dữ liệu đầu ra tưởng tượng
Dữ liệu đầu ra thực
Kết quả FFT đã sẵn sàng Lõi xác nhận tín hiệu khi nó sắp xuất ra một khung dữ liệu N FFT. Độ rộng của tín hiệu là một khoảng thời gian.

Hết DATAO_VALID

Khung đầu ra hợp lệ
Kèm theo khung dữ liệu đầu ra hợp lệ. Sau khi bắt đầu, tín hiệu kéo dài N chu kỳ xung nhịp.
Nếu dữ liệu đầu vào đến liên tục mà không có khoảng trống giữa các khung thì DATAO_VALID sau khi bắt đầu sẽ tồn tại vô thời hạn.

OVFLOW_FLAG Ra

Cờ tràn số học CoreFFT xác nhận cờ nếu tính toán FFT/IFFT tràn. Cờ bắt đầu ngay khi lõi phát hiện tràn. Cờ kết thúc khi khung dữ liệu đầu ra hiện tại kết thúc.

RFS

Ngoài

Yêu cầu bắt đầu Lõi xác nhận tín hiệu khi nó sẵn sàng cho khung dữ liệu đầu vào tiếp theo. Tín hiệu bắt đầu ngay khi lõi sẵn sàng cho khung tiếp theo. Tín hiệu kết thúc khi lõi nhận được tín hiệu BẮT ĐẦU được yêu cầu.

Hướng dẫn sử dụng

DS50003348C-trang 18

CoreFFT v8.0
Giao diện
Quan trọng: Tất cả các tín hiệu đều ở mức hoạt động cao (logic 1) trừ khi có quy định khác.

2.2.3

Định dạng khung dữ liệu đầu vào/đầu ra cho Giao diện truyền phát AXI4 Khi giao diện Truyền phát AXI4 được chọn, các khung Dữ liệu đầu vào và đầu ra có sẵn dưới dạng dữ liệu Thực và Ảo xếp tầng, dữ liệu sampCác tập tin trước tiên được đệm bằng các số 4 để khớp với ranh giới byte nhằm tạo điều kiện thuận lợi cho việc phát trực tuyến AXIXNUMX.
Ví dụample, DATA_BITS là 26, ranh giới byte gần nhất là 32, vì vậy cần thêm sáu số 0 cho dữ liệu thực và ảoampcác tập tin trước khi xếp tầng vào khung truyền dữ liệu I/O AXI4
Bảng 2-5. Định dạng khung dữ liệu I/O giao diện truyền phát AXI4

Bit: Phần đệm 63…58 0

Bit: 57…32 Dữ liệu tưởng tượng

Bit: Phần đệm 31..26 0

Bit: 25…0 Dữ liệu thực

Mẹo: Xem mô tả tham số AXI4S_IN_DATA và AXI4S_OUT_DATA để biết khoảng đệm bằng 2 trong Bảng 3-XNUMX.

Hướng dẫn sử dụng

DS50003348C-trang 19

CoreFFT v8.0
Sơ đồ thời gian
3. Sơ đồ thời gian
Phần này mô tả sơ đồ thời gian của CoreFFT.
3.1 FFT tại chỗ
Khi FFT tại chỗ xác nhận tín hiệu BUF_READY, nguồn dữ liệu sẽ bắt đầu cung cấp dữ liệuampsẽ được biến đổi. Nửa ảo và nửa thực của dữ liệu đầu vào samptập tin phải được cung cấp đồng thời và kèm theo bit hợp lệ DATAI_VALID. Nguồn dữ liệu có thể cung cấp samptập tin ở mọi chu kỳ xung nhịp hoặc ở tốc độ chậm hơn tùy ý (tham khảo Hình 3-1). Khi mô-đun FFT nhận được N-input samples, nó làm giảm tín hiệu BUF_READY. Công cụ FFT bắt đầu xử lý dữ liệu tự động sau khi nó sẵn sàng. Trong cấu hình bộ nhớ tối thiểu, giai đoạn xử lý bắt đầu ngay sau khi quá trình tải dữ liệu hoàn tất. Trong cấu hình đệm, công cụ FFT có thể đợi cho đến khi cụm dữ liệu trước đó được xử lý. Sau đó, động cơ sẽ tự động khởi động. Hình dưới đây cho thấy việc tải dữ liệu đầu vào. Hình 3-1. Đang tải dữ liệu đầu vào
Sau khi hoàn thành quá trình chuyển đổi, mô-đun FFT xác nhận tín hiệu OUTP_READY và bắt đầu tạo kết quả FFT. Nửa ảo và nửa thực của đầu ra sampcác tập tin xuất hiện đồng thời trên đầu ra nhiều bit DATAO_IM và DATAO_RE. Mỗi đầu ra samptập tin được kèm theo bit DATAO_VALID. Bộ thu dữ liệu chấp nhận dữ liệu được chuyển đổi ở mỗi chu kỳ xung nhịp hoặc ở tốc độ chậm hơn tùy ý. Mô-đun FFT tiếp tục cung cấp đầu ra dữ liệu trong khi tín hiệu READ_OUTP được xác nhận. Để kiểm soát đầu ra samptốc độ thấp, máy thu phải xác nhận lại tín hiệu READ_OUTP khi cần thiết (như minh họa trong hình sau). Hình dưới đây cho thấy việc nhận dữ liệu biến đổi. Hình 3-2. Nhận dữ liệu đã chuyển đổi

Khi sử dụng tín hiệu READ_OUTP để kiểm soát tốc độ đọc, cần phải xem xét khả năng tăng trưởng chu kỳ FFT. Trong cấu hình bộ nhớ tối thiểu, bất kỳ sự kéo dài thời gian đọc (tải lên) nào cũng sẽ kéo dài chu kỳ FFT, xem Hình 1-2. Trong cấu hình được đệm, chu trình FFT tăng lên khi thời gian tải lên thực tế vượt quá khoảng thời gian dành riêng được hiển thị trong Hình 1-3 dưới dạng “Có sẵn để đọc kết quả của chu kỳ i”. Ngoài ra, trong cấu hình đệm, bộ đệm đầu ra bắt đầu chấp nhận kết quả FFT mới ngay cả khi kết quả cũ chưa được đọc, do đó ghi đè kết quả cũ hơn. Trong trường hợp này, lõi xác nhận lại tín hiệu OUTP_READY và DATAO_VALID khi chúng không còn hợp lệ.

Hướng dẫn sử dụng

DS50003348C-trang 20

CoreFFT v8.0
Sơ đồ thời gian

3.2
3.2.1

Truyền phát FFT
Đối với giao diện AXI4S, hoạt động của các cổng giao diện AXI4S được ánh xạ tới giao diện gốc. Để biết ánh xạ một-một, hãy xem Bảng 2-4 trong Cổng 2.2. Truyền phát FFT.
RFS và START Lõi tạo tín hiệu RFS để cho nguồn dữ liệu biết rằng nó đã sẵn sàng cho khung tiếp theo của dữ liệu đầu vào.amples. Sau khi được xác nhận, RFS vẫn hoạt động cho đến khi nguồn dữ liệu phản hồi bằng tín hiệu BẮT ĐẦU.
Khi lõi nhận được BẮT ĐẦU, nó sẽ xác nhận lại tín hiệu RFS và bắt đầu nhận khung dữ liệu đầu vào. Sau N khoảng thời gian xung nhịp, quá trình nhận khung dữ liệu hoàn tất và tín hiệu RFS hoạt động trở lại. Hình dưới đây cho thấy một cựuamptập tin khi công cụ FFT đợi nguồn dữ liệu cung cấp tín hiệu BẮT ĐẦU.
Hình 3-3. RFS chờ BẮT ĐẦU

Tín hiệu START có giá trị hoạt động cố định và lõi bắt đầu nhận khung đầu vào khác ngay sau khi kết thúc khung trước đó. Nguồn dữ liệu có thể tùy chọn theo dõi tín hiệu RFS. Nó có thể xác nhận tín hiệu BẮT ĐẦU bất cứ lúc nào và lõi bắt đầu chấp nhận khung đầu vào khác ngay khi có thể. Trong tình huống của Hình 3-3, quá trình tải khung mới bắt đầu ngay sau tín hiệu BẮT ĐẦU. Nếu tín hiệu START xuất hiện khi khung đầu vào trước đó đang được tải, lõi sẽ đợi cho đến khi khung kết thúc rồi bắt đầu tải khung khác. Hình dưới đây cho thấy một ví dụ khácamptập tin nơi dữ liệu đầu vào đến vô tận mà không có khoảng trống giữa các khung. Hình 3-4. Chuyển đổi dữ liệu truyền phát
Hình dưới đây cho thấy tín hiệu START dẫn đầu khung đầu vào thực tế theo một khoảng thời gian xung nhịp. Hình 3-5. START dẫn đầu dữ liệu

3.2.2

OUTP_READY và DATAO_VALID
Hai tín hiệu này dùng để thông báo cho người nhận dữ liệu khi kết quả FFT đã sẵn sàng. OUTP_READY là xung toàn đồng hồ. Lõi xác nhận khi khung dữ liệu đầu ra sắp xuất ra. Lõi xác nhận tín hiệu DATAO_VALID trong khi tạo khung đầu ra. Tín hiệu DATAO_VALID theo sau tín hiệu OUTP_READY theo một khoảng thời gian. Hình dưới đây cho thấy mối quan hệ thời gian giữa hai tín hiệu và khung dữ liệu FFTed.

Hướng dẫn sử dụng

DS50003348C-trang 21

Hình 3-6. Dữ liệu đầu ra và tín hiệu bắt tay

CoreFFT v8.0
Sơ đồ thời gian

Hình sau đây hiển thị tình huống trong đó tín hiệu DATAO_VALID hoạt động vĩnh viễn khi dữ liệu truyền phát không có khoảng trống giữa các khung.
Hình 3-7. Truyền dữ liệu đầu ra không có khoảng trống

Hướng dẫn sử dụng

DS50003348C-trang 22

CoreFFT v8.0
Dòng công cụ
4. Luồng công cụ
Phần này mô tả luồng công cụ của CoreFFT.
4.1 giấy phép
CoreFFT bị khóa giấy phép.
4.2 Định cấu hình CoreFFT trong SmartDesign
CoreFFT có sẵn để tải xuống trong danh mục Libero® IP thông qua web kho. Sau khi được liệt kê trong danh mục, lõi có thể được khởi tạo bằng cách sử dụng luồng SmartDesign. Để biết cách tạo dự án SmartDesign, hãy xem Hướng dẫn sử dụng SmartDesign. Sau khi định cấu hình và tạo phiên bản lõi, chức năng cơ bản có thể được mô phỏng bằng cách sử dụng băng ghế thử nghiệm được cung cấp cùng với CoreFFT. Các thông số testbench tự động điều chỉnh theo cấu hình CoreFFT. CoreFFT có thể được khởi tạo như một thành phần của thiết kế lớn hơn.
Quan trọng:CoreFFT tương thích với cả môi trường thiết kế tích hợp Libero (IDE) và Libero SoC. Trừ khi có quy định khác, tài liệu này sử dụng tên Libero để xác định cả Libero IDE và Libero SoC. Hình 4-1. Phiên bản SmartDesign CoreFFT View
Lõi có thể được cấu hình bằng cách sử dụng cấu hình Giao diện người dùng đồ họa (GUI) trong SmartDesign. Một người yêu cũamptập tin GUI dành cho dòng SmartFusion2 được hiển thị trong hình dưới đây.

Hướng dẫn sử dụng

DS50003348C-trang 23

Hình 4-2. Định cấu hình CoreFFT trong SmartDesign

CoreFFT v8.0
Dòng công cụ

4.3 Luồng mô phỏng
Điểm kiểm tra người dùng cho CoreFFT được bao gồm trong bản phát hành. Để thực hiện việc này, hãy thực hiện các bước sau: 1. Để chạy testbench người dùng, hãy đặt Design Root thành khởi tạo CoreFFT trong ngăn phân cấp thiết kế Libero SoC. 2. Trong Xác minh thiết kế tổng hợp trước, trong cửa sổ Libero SoC Design Flow, nhấp chuột phải vào Mô phỏng rồi chọn Mở tương tác. Thao tác này sẽ gọi ModelSim và tự động chạy mô phỏng.
Quan trọng: Khi mô phỏng phiên bản VHDL của lõi, bạn có thể muốn loại bỏ các cảnh báo của thư viện IEEE.NUMERIC_STD. Để làm như vậy, hãy thêm hai dòng sau vào run.do được tạo tự động file:
· đặt NumericStdNoWarnings -1 · đặt StdArithNoWarnings -1

4.3.1 4.3.1.1

Testbench Testbench thống nhất được sử dụng để xác minh và kiểm tra CoreFFT được gọi là testbench của người dùng.
User Testbench Hình dưới đây thể hiện sơ đồ khối của testbench. Phương trình sau đây cho thấy FFT hành vi vàng thực hiện các phép tính chính xác hữu hạn như thế nào trong
x(k) = n= 0N-1X(n)e?jnk2?/N

Phương trình 1 hoặc Phương trình 2 trong phần Giới thiệu, cả FFT vàng và CoreFFT đều được cấu hình giống hệt nhau và nhận cùng một tín hiệu kiểm tra. Testbench so sánh tín hiệu đầu ra của mô-đun vàng và CoreFFT thực tế.

Hướng dẫn sử dụng

DS50003348C-trang 24

Hình 4-3. Điểm kiểm tra người dùng CoreFFT

CoreFFT v8.0
Dòng công cụ

Testbench cung cấpamptập tin về cách sử dụng mô-đun FFT được tạo. Testbench có thể được sửa đổi theo yêu cầu.
4.4 Ràng buộc thiết kế
Định thời cốt lõi cần có ngoại lệ (nghĩa là đường dẫn sai và đường dẫn nhiều chu kỳ) sẽ được sử dụng giữa các ranh giới đồng hồ. Để tham khảo về các ràng buộc bắt buộc cần thêm, hãy xem CoreFFT.sdc từ đường dẫn. /thành phần/Actel/DirectCores/CoreFFT//constraint/ CoreFFT.sdc.
4.5 Tổng hợp trong Libero SoC
Để chạy tổng hợp cấu hình đã chọn, hãy thực hiện các bước sau: 1. Đặt gốc thiết kế một cách thích hợp trong GUI cấu hình. 2. Trong Thiết kế triển khai, trong tab Luồng thiết kế, nhấp chuột phải vào Tổng hợp và chọn Chạy.
4.6 Địa điểm và tuyến đường trong Libero SoC
Sau khi thiết lập gốc thiết kế phù hợp và chạy Tổng hợp. Trong phần Triển khai thiết kế trong tab Luồng thiết kế, nhấp chuột phải vào Địa điểm và tuyến đường và nhấp vào Chạy.

Hướng dẫn sử dụng

DS50003348C-trang 25

CoreFFT v8.0
Tích hợp hệ thống
5. Tích hợp hệ thống
Phần này cung cấp một examptập tin cho thấy sự tích hợp của CoreFFT.
5.1 FFT tại chỗ
Hình sau cho thấy một người yêu cũample của việc sử dụng lõi. Khi FFT tại chỗ xác nhận tín hiệu BUF_READY, nguồn dữ liệu sẽ bắt đầu cung cấp dữ liệuampsẽ được biến đổi. Nửa ảo và nửa thực của dữ liệu đầu vào samptập tin phải được cung cấp đồng thời và kèm theo bit hợp lệ-DATAI_VALID. Nguồn dữ liệu có thể cung cấp samptập tin ở mọi chu kỳ đồng hồ hoặc ở tốc độ chậm hơn tùy ý (xem Hình 3-1). Sau khi mô-đun FFT nhận được N-input samples, nó làm giảm tín hiệu BUF_READY. Hình 5-1. Bán tạiamptập tin của Hệ thống FFT tại chỗ

Công cụ FFT bắt đầu xử lý dữ liệu tự động sau khi nó sẵn sàng. Trong cấu hình bộ nhớ tối thiểu, giai đoạn xử lý bắt đầu ngay sau khi quá trình tải dữ liệu hoàn tất. Trong cấu hình đệm, công cụ FFT có thể đợi cho đến khi luồng dữ liệu trước đó được xử lý. Sau đó động cơ sẽ tự động khởi động.
5.2 Truyền phát FFT
Lõi thực hiện chuyển tiếp FFT qua dữ liệu đến ở mỗi chu kỳ xung nhịp. Nguồn dữ liệu tiếp tục cung cấp dữ liệu trong khi bộ thu dữ liệu liên tục nhận được kết quả FFT-ed và giám sát cờ tràn nếu cần. Có thể sử dụng tín hiệu START đầu vào tùy chọn và tín hiệu RFS đầu ra nếu cần xử lý khung dữ liệu. Nguồn dữ liệu tạo tín hiệu START để đánh dấu điểm bắt đầu của khung khác và bộ thu dữ liệu sử dụng tín hiệu RFS để đánh dấu điểm bắt đầu của khung đầu ra. Truyền phát CoreFFT có thể xử lý các luồng dữ liệu phức tạp vô hạn, như thể hiện trong hình dưới đây.

Hướng dẫn sử dụng

DS50003348C-trang 26

Hình 5-2. Bán tạiamptập tin của Hệ thống FFT phát trực tuyến

CoreFFT v8.0
Tích hợp hệ thống

Hướng dẫn sử dụng

DS50003348C-trang 27

CoreFFT v8.0
Phụ lục A: Sử dụng thiết bị FFT tại chỗ…

6. Phụ lục A: Hiệu suất và sử dụng thiết bị FFT tại chỗ
Bảng 6-1 và Bảng 6-2 cho thấy mức độ sử dụng và hiệu suất của nhiều kích cỡ FFT và độ rộng dữ liệu tại chỗ. Các con số được lấy từ cấu hình được liệt kê trong Bảng 6-3.
Bảng 6-1. Hiệu suất và mức sử dụng thiết bị FFT SmartFusion2 M2S050 tại chỗ (Cấu hình bộ nhớ tối thiểu)

Tham số cốt lõi

Sử dụng tài nguyên vải

Khối

Hiệu suất

Điểm 256

Chiều rộng 18

DFF 1227

4 LUT 1245

Tổng cộng 2472

LSRAM MACC

Tốc độ đồng hồ
328

Thời gian FFT (giây)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

Bảng 6-2. Hiệu suất và mức sử dụng thiết bị FFT SmartFusion2 M2S050 tại chỗ (Cấu hình đệm)

Tham số cốt lõi

ĐIỂM CHIỀU RỘNG

256

512

1024

4096

Sử dụng tài nguyên vải

DFF

4LUT

Tổng cộng

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

Khối LSRAM 7 7 7 28

MACC 4 4 4 4

Hiệu suất

Tốc độ đồng hồ Thời gian FFT (giây)

328

3.3

321

7.4

310

16.8

281

87.8

Mẹo: · Dữ liệu trong Bảng 6-1 và Bảng 6-2 được lấy bằng cách sử dụng các cài đặt tổng hợp điển hình. Tần số Synplify (MHz) được đặt thành 500
· Số lượng sử dụng thu được bằng cách sử dụng Libero v12.4 và có thể có cải thiện hiệu suất và diện tích tiềm năng với các phiên bản mới hơn
· Trong cài đặt tổng hợp, các thành phần ROM được ánh xạ tới logic và tối ưu hóa RAM được ánh xạ cho Tốc độ cao
· Cài đặt bố cục như sau:
Đã bật tính năng tạo khối thiết kế
Đã bật Bố cục nỗ lực cao
· Thời gian FFT hiển thị chỉ phản ánh thời gian chuyển đổi. Nó không tính đến thời gian tải xuống dữ liệu hoặc tải lên kết quả

Bảng 6-3. Hiệu suất và mức sử dụng thiết bị FFT PolarFire MPF300 tại chỗ (Cấu hình bộ nhớ tối thiểu)

Tham số cốt lõi

Sử dụng tài nguyên vải

Đồng hồ tối đa

ĐIỂM CHIỀU RỘNG uRAM Độ sâu 4 LUT DFF uRAM LSRAM Tần số MACC

512

939 1189 9

415

Thời gian biến đổi (uS)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

Hướng dẫn sử dụng

DS50003348C-trang 28

CoreFFT v8.0
Phụ lục A: Sử dụng thiết bị FFT tại chỗ…

………..còn tiếp

Tham số cốt lõi

Sử dụng tài nguyên vải

Đồng hồ tối đa

ĐIỂM CHIỀU RỘNG uRAM Độ sâu 4 LUT DFF uRAM LSRAM Tần số MACC

512

1519 1275 0

386

512

2494 2841 0

364

1024 25

3088 2859 0

369

4096 18

4161 1679 0

352

4096 25

6426 3237 0

339

16384 18

9667 3234 0

296

16384 25

17285 5483 0

325

Thời gian biến đổi (uS)
6.2 6.7 14.3 70.1 73 387 353.5

Bảng 6-4. Hiệu suất và mức sử dụng thiết bị FFT PolarFire MPF300 tại chỗ (Cấu hình đệm)

Tham số cốt lõi

Sử dụng tài nguyên vải

Đồng hồ tối đa

ĐIỂM CHIỀU RỘNG uRAM Độ sâu 4 LUT DFF uRAM LSRAM Tần số MACC

Thời gian biến đổi (uS)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 18

512

4962 4488 168 0

278

18.7

16384 18

12346 6219 0

126

335

342

Mẹo: · Dữ liệu trong Bảng 6-3 và Bảng 6-4 được lấy bằng cách sử dụng cài đặt công cụ Libero SoC điển hình. Giới hạn thời gian được đặt thành 400 MHz
· Số lượng sử dụng thu được bằng cách sử dụng Libero v12.4 và có thể có cải thiện hiệu suất và diện tích tiềm năng với các phiên bản mới hơn
· Trong cài đặt tổng hợp, các thành phần ROM được ánh xạ tới logic và tối ưu hóa RAM được ánh xạ cho Tốc độ cao
· Địa điểm và Lộ trình đã được thiết lập cho Bố cục nỗ lực cao theo định hướng thời gian
· Thời gian FFT chỉ phản ánh thời gian chuyển đổi. Nó không tính đến thời gian tải xuống dữ liệu hoặc tải lên kết quả

Quan trọng:Tài nguyên FPGA và dữ liệu hiệu suất cho dòng PolarFire SoC tương tự như dòng PolarFire.

Bảng 6-5. Tham số cấu hình hiệu suất và sử dụng FFT tại chỗ Loại HDL INVERSE SCALE SCALE_EXP_ON

Giá trị 0 0 0 Verilog

Hướng dẫn sử dụng

DS50003348C-trang 29

CoreFFT v8.0
Phụ lục B: Truyền trực tuyến việc sử dụng thiết bị FFT…

7. Phụ lục B: Hiệu suất và sử dụng thiết bị FFT phát trực tuyến
Bảng sau liệt kê cách sử dụng và hiệu suất cho nhiều cấu hình FFT phát trực tuyến.
Bảng 7-1. Truyền phát FFT SmartFusion2 M2S050T Cấp tốc độ -1

Tham số cốt lõi

Sử dụng tài nguyên

Khối

Tốc độ đồng hồ

FFT_SIZE DATA_BITS TWID_BITS Đặt hàng DFF 4LUT Tổng LSRAM uRAM MACC

Đảo ngược 2198 1886 4084 0

241

Bình thường 1963 1600 3563 0

241

Đảo ngược 3268 2739 6007 0

225

Đảo ngược 3867 3355 7222 0

217

128

Đảo ngược 4892 4355 9247 5

216

256

Đảo ngược 5510 5302 10812 7

229

256

Bình thường 5330 5067 10406 3

229

256

Đảo ngược 8642 7558 16200 8

223

512

Đảo ngược 6634 6861 13495 10

228

512

Đảo ngược 9302 8862 18164 12

228

1024

Đảo ngược 10847 11748 22595 17

225

1024

Đảo ngược 11643 12425 24068 19

221

Mẹo: · Độ sâu tối đa của uRAM được đặt ở mức 64
· Số lượng sử dụng được lấy bằng Libero v12.4 và có thể có cải thiện hiệu suất và diện tích tiềm năng với các phiên bản mới hơn
· Trong cài đặt tổng hợp, các thành phần ROM được ánh xạ tới logic và tối ưu hóa RAM được ánh xạ cho Tốc độ cao. Tần số Synplify được đặt thành 500
· Bố cục chế độ nỗ lực cao đã được thiết lập

Bảng 7-2. Truyền phát FFT PolarFire MPF300 Tốc độ -1

Tham số cốt lõi
FFT_SIZE DATA_BIT TWID_BITS QUY MÔ uRAM Độ sâu đơn hàng

Sử dụng tài nguyên

Cái đồng hồ

Tốc độ MACC 4LUT DFF uRAM LSRAM

256 Ngược 1306 1593 6

319

256 Bình thường 1421 1700 12 0

319

256 Ngược 1967 2268 18 0

319

256 Ngược 2459 2692 15 0

319

128

256 Bình thường 4633 4911 44 0

310

256

Tắt

256 Bình thường 6596 6922 94 0

307

256

512

Đảo ngược 8124 8064 0

304

Đảo ngược 6686 5691 0

293

Hướng dẫn sử dụng

DS50003348C-trang 30

CoreFFT v8.0
Phụ lục B: Truyền trực tuyến việc sử dụng thiết bị FFT…

………..tiếp tục Các thông số cốt lõi
FFT_SIZE DATA_BIT TWID_BITS QUY MÔ uRAM Độ sâu đơn hàng

Sử dụng tài nguyên

Cái đồng hồ

Tốc độ MACC 4LUT DFF uRAM LSRAM

1024

Đảo ngược 13974 10569 0

304

1024

Bình thường 14289 10816 0

307

2048

Bình thường 12852 7640 0

304

2048

Đảo ngược 12469 7319 0

315

4096

Bình thường 29977 14288 0

305

4096

512 Bình thường 34448 17097 120 48

301

Mẹo: · Dữ liệu trong bảng trước được lấy bằng cách sử dụng cài đặt công cụ Libero SoC điển hình. Giới hạn thời gian được đặt thành 400 MHz
· Số lượng sử dụng thiết bị của kiến trúc phát trực tuyến gần như giống nhau đối với cả giao diện AXI4S và giao diện gốc
· Số lượng sử dụng được lấy bằng Libero v12.4 và có thể có cải thiện hiệu suất và diện tích tiềm năng với các phiên bản mới hơn
· Trong cài đặt tổng hợp, các thành phần ROM được ánh xạ tới logic và tối ưu hóa RAM được ánh xạ cho Tốc độ cao
· Địa điểm và Lộ trình đã được thiết lập cho Bố cục nỗ lực cao theo định hướng thời gian
· Tài nguyên FPGA và dữ liệu hiệu suất cho dòng PolarFire SoC tương tự như dòng PolarFire

Hướng dẫn sử dụng

DS50003348C-trang 31

CoreFFT v8.0
Lịch sử sửa đổi

8. Lịch sử sửa đổi
Lịch sử sửa đổi mô tả những thay đổi đã được thực hiện trong tài liệu. Những thay đổi được liệt kê theo bản sửa đổi, bắt đầu từ ấn phẩm mới nhất.
Bảng 8-1. Lịch sử sửa đổi

Ngày sửa đổi Mô tả

08/2022 Trong bản sửa đổi C của tài liệu, cập nhật Bảng 6-1, Bảng 6-2, Bảng 6-3, Bảng 6-4, Bảng 7-1,

và Bảng 7-2.

07/2022 Sau đây là danh sách những thay đổi trong bản sửa đổi B của tài liệu:

· Đã cập nhật: Bảng 2-2 trong 2.1.2. Cổng.

· Đã cập nhật: Bảng 2-4 trong 2.2.2. Cổng.

· Đã cập nhật: 4.4. Những hạn chế về thiết kế.

· Đã xóa: phần "Cấu hình các ràng buộc về thời gian".

07/2022 Sau đây là danh sách những thay đổi trong bản sửa đổi A của văn bản:

· Tài liệu đã được di chuyển sang mẫu Microchip.

· Số tài liệu được cập nhật lên DS50003348A từ 50200267.

· Các phần sau được cập nhật:

Bảng 1 trong Tính năng.

Sử dụng thiết bị và hiệu suất.

Bảng 1-2 trong 1.4.4.2. Giới hạn độ rộng bit đầu vào của chế độ không chia tỷ lệ.

Hình 1-7 trong 1.4.4.3. Đang vào lịch trình quy mô.

Bảng 1-3 trong 1.4.4.3. Đang vào lịch trình quy mô.

Bảng 2-3 trong 2.2.1. Thông số cấu hình.

Bảng 2-4 ở phần 2.2.2. Cổng.

Bảng 2-2 ở phần 2.1.2. Cổng.

Hình 4-2 trong 4.2. Định cấu hình CoreFFT trong SmartDesign.

· Bổ sung các phần sau: 1.4.3. Truyền trực tuyến Thứ tự từ dữ liệu đầu ra FFT. 2.2.3. Định dạng khung dữ liệu đầu vào/đầu ra cho Giao diện truyền phát AXI4. 4.3. Dòng mô phỏng. 4.4. Những hạn chế về thiết kế. 4.5. Tổng hợp trong Libero SoC. 4.6. Địa điểm và tuyến đường trong Libero SoC.
· Các phần sau bị xóa: “Phiên bản được hỗ trợ.” “Thứ tự đầu ra tự nhiên.”

—

Đã thêm hỗ trợ PolarFire® SoC.

—

“Hỗ trợ sản phẩm “: Đã xóa.

—

Cập nhật các thay đổi liên quan đến CoreFFT v7.0.

—

Cập nhật các thay đổi liên quan đến CoreFFT v6.4.

—

Cập nhật các thay đổi liên quan đến CoreFFT v6.3.

—

Các thay đổi được cập nhật liên quan đến Gia đình được hỗ trợ (SAR 47942).

—

Cập nhật các thay đổi liên quan đến CoreFFT v6.1.

Hướng dẫn sử dụng

DS50003348C-trang 32

CoreFFT v8.0
Lịch sử sửa đổi

………..tiếp theo Ngày sửa đổi

—

Sự miêu tả
Sau đây là danh sách các thay đổi trong phiên bản rev3.0 của tài liệu: · Cập nhật các thay đổi liên quan đến CoreFFT v6.0. · Bản phát hành bổ sung hỗ trợ cho dòng SmartFusion2 (chỉ kiến trúc tại chỗ).
Sau đây là danh sách các thay đổi trong phiên bản 2.0 của tài liệu: · Cập nhật các thay đổi liên quan đến CoreFFT v5.0. · Bản phát hành này bổ sung kiến trúc mới cho CoreFFT v4.0 tại chỗ hiện có. · Kiến trúc mới hỗ trợ Streaming Forward và Inverse FFT giúp chuyển đổi luồng dữ liệu tốc độ cao.
Phiên bản phát hành đầu tiên.

Hướng dẫn sử dụng

DS50003348C-trang 33

CoreFFT v8.0
Hỗ trợ FPGA vi mạch
Nhóm sản phẩm Microchip FPGA hỗ trợ các sản phẩm của mình bằng các dịch vụ hỗ trợ khác nhau, bao gồm Dịch vụ khách hàng, Trung tâm hỗ trợ kỹ thuật khách hàng, webtrang web, và các văn phòng bán hàng trên toàn thế giới. Khách hàng nên truy cập các tài nguyên trực tuyến của Microchip trước khi liên hệ với bộ phận hỗ trợ vì rất có thể các truy vấn của họ đã được trả lời. Liên hệ với Trung tâm hỗ trợ kỹ thuật qua webtrang web tại www.microchip.com/support. Đề cập đến Số phần của thiết bị FPGA, chọn danh mục trường hợp thích hợp và tải lên thiết kế files trong khi tạo trường hợp hỗ trợ kỹ thuật. Liên hệ với Dịch vụ khách hàng để được hỗ trợ về sản phẩm phi kỹ thuật, chẳng hạn như giá sản phẩm, nâng cấp sản phẩm, thông tin cập nhật, trạng thái đơn hàng và ủy quyền.
· Từ Bắc Mỹ, hãy gọi 800.262.1060 · Từ phần còn lại của thế giới, hãy gọi 650.318.4460 · Fax, từ mọi nơi trên thế giới, 650.318.8044
Thông tin vi mạch
Vi mạch Webđịa điểm
Microchip cung cấp hỗ trợ trực tuyến thông qua webtrang web tại www.microchip.com/. Cái này webtrang web được sử dụng để làm files và thông tin dễ dàng có sẵn cho khách hàng. Một số nội dung có sẵn bao gồm:
· Bảng dữ liệu hỗ trợ sản phẩm và errata, ghi chú ứng dụng và sampchương trình, tài nguyên thiết kế, hướng dẫn sử dụng và tài liệu hỗ trợ phần cứng, bản phát hành phần mềm mới nhất và phần mềm lưu trữ
· Hỗ trợ kỹ thuật chung Câu hỏi thường gặp (FAQ), yêu cầu hỗ trợ kỹ thuật, nhóm thảo luận trực tuyến, danh sách thành viên chương trình đối tác thiết kế Microchip
· Kinh doanh Công cụ chọn sản phẩm và hướng dẫn đặt hàng của Microchip, thông cáo báo chí mới nhất của Microchip, danh sách các hội thảo và sự kiện, danh sách các văn phòng kinh doanh, nhà phân phối và đại diện nhà máy của Microchip
Dịch vụ thông báo thay đổi sản phẩm
Dịch vụ thông báo thay đổi sản phẩm của Microchip giúp khách hàng cập nhật các sản phẩm của Microchip. Người đăng ký sẽ nhận được thông báo qua email bất cứ khi nào có thay đổi, cập nhật, sửa đổi hoặc lỗi liên quan đến một dòng sản phẩm cụ thể hoặc công cụ phát triển quan tâm. Để đăng ký, hãy truy cập www.microchip.com/pcn và làm theo hướng dẫn đăng ký.
Hỗ trợ khách hàng
Người dùng các sản phẩm của Microchip có thể nhận được hỗ trợ thông qua một số kênh: · Nhà phân phối hoặc Đại diện · Văn phòng bán hàng tại địa phương · Kỹ sư giải pháp nhúng (ESE) · Hỗ trợ kỹ thuật
Khách hàng nên liên hệ với nhà phân phối, đại diện hoặc ESE của họ để được hỗ trợ. Văn phòng bán hàng địa phương cũng có sẵn để giúp khách hàng. Một danh sách các văn phòng bán hàng và địa điểm được bao gồm trong tài liệu này. Hỗ trợ kỹ thuật có sẵn thông qua webtrang web tại: www.microchip.com/support
Tính năng bảo vệ mã thiết bị vi mạch
Lưu ý các chi tiết sau đây về tính năng bảo vệ mã trên các sản phẩm của Microchip:

Hướng dẫn sử dụng

DS50003348C-trang 34

CoreFFT v8.0
· Các sản phẩm Microchip đáp ứng các thông số kỹ thuật có trong Bảng dữ liệu Microchip cụ thể của chúng. · Microchip tin rằng dòng sản phẩm của mình an toàn khi được sử dụng theo đúng mục đích, trong phạm vi hoạt động
thông số kỹ thuật và trong điều kiện bình thường. · Microchip coi trọng và tích cực bảo vệ quyền sở hữu trí tuệ của mình. Cố gắng vi phạm mã
tính năng bảo vệ của sản phẩm Microchip bị nghiêm cấm và có thể vi phạm Đạo luật bản quyền kỹ thuật số thiên niên kỷ. · Microchip hay bất kỳ nhà sản xuất chất bán dẫn nào khác đều không thể đảm bảo tính bảo mật cho mã của mình. Bảo vệ mã không có nghĩa là chúng tôi đảm bảo sản phẩm là “không thể phá vỡ”. bảo vệ đang không ngừng phát triển. Microchip cam kết liên tục cải tiến các tính năng bảo vệ mã của sản phẩm.
Thông báo pháp lý
Ấn phẩm này và thông tin ở đây chỉ có thể được sử dụng với các sản phẩm của Microchip, bao gồm thiết kế, thử nghiệm và tích hợp các sản phẩm của Microchip với ứng dụng của bạn. Việc sử dụng thông tin này theo bất kỳ cách nào khác đều vi phạm các điều khoản này. Thông tin liên quan đến các ứng dụng của thiết bị chỉ được cung cấp để thuận tiện cho bạn và có thể bị thay thế bởi các bản cập nhật. Bạn có trách nhiệm đảm bảo rằng ứng dụng của bạn đáp ứng các thông số kỹ thuật của bạn. Liên hệ với văn phòng bán hàng Microchip tại địa phương của bạn để được hỗ trợ thêm hoặc nhận hỗ trợ bổ sung tại www.microchip.com/en-us/support/design-help/client-support-services.
THÔNG TIN NÀY ĐƯỢC MICROCHIP CUNG CẤP “NGUYÊN TRẠNG”. MICROCHIP KHÔNG ĐẠI DIỆN HOẶC BẢO ĐẢM NÀO, DÙ RÕ RÀNG HAY NGỤ Ý, BẰNG VĂN BẢN HOẶC MIỆNG, THEO LUẬT ĐỊNH HOẶC CÁCH KHÁC, LIÊN QUAN ĐẾN THÔNG TIN BAO GỒM NHƯNG KHÔNG GIỚI HẠN Ở BẤT KỲ BẢO ĐẢM NGỤ Ý NÀO VỀ VIỆC KHÔNG VI PHẠM, KHẢ NĂNG THƯƠNG MẠI VÀ SỰ PHÙ HỢP CHO MỘT MỤC ĐÍCH CỤ THỂ, HOẶC BẢO ĐẢM LIÊN QUAN ĐẾN TÌNH TRẠNG, CHẤT LƯỢNG HOẶC HIỆU SUẤT CỦA THÔNG TIN.
TRONG MỌI TRƯỜNG HỢP, MICROCHIP SẼ KHÔNG CHỊU TRÁCH NHIỆM ĐỐI VỚI BẤT KỲ MẤT MÁT, THIỆT HẠI, CHI PHÍ HOẶC PHÍ PHẠT GIÁN TIẾP, ĐẶC BIỆT, TRỪNG PHẠT, NGẪU NHIÊN HOẶC HẬU QUẢ NÀO LIÊN QUAN ĐẾN THÔNG TIN HOẶC VIỆC SỬ DỤNG THÔNG TIN, DÙ DO NGUYÊN NHÂN NÀO, NGAY CẢ KHI MICROCHIP ĐÃ ĐƯỢC THÔNG BÁO VỀ KHẢ NĂNG HOẶC THIỆT HẠI CÓ THỂ THẤY TRƯỚC. Ở MỨC ĐẦY ĐỦ NHẤT ĐƯỢC LUẬT PHÁP CHO PHÉP, TỔNG TRÁCH NHIỆM PHÁP LÝ CỦA MICROCHIP ĐỐI VỚI TẤT CẢ CÁC KHIẾU NẠI BẤT KỲ CÁCH NÀO LIÊN QUAN ĐẾN THÔNG TIN HOẶC VIỆC SỬ DỤNG THÔNG TIN SẼ KHÔNG VƯỢT QUÁ SỐ TIỀN PHÍ, NẾU CÓ, MÀ BẠN ĐÃ TRẢ TRỰC TIẾP CHO MICROCHIP ĐỂ CÓ THÔNG TIN.
Việc sử dụng các thiết bị Microchip trong các ứng dụng hỗ trợ sự sống và/hoặc an toàn hoàn toàn do người mua chịu rủi ro và người mua đồng ý bảo vệ, bồi thường và giữ cho Microchip vô hại khỏi mọi thiệt hại, khiếu nại, vụ kiện hoặc chi phí phát sinh từ việc sử dụng đó. Không có giấy phép nào được chuyển giao, ngầm định hoặc theo cách khác, theo bất kỳ quyền sở hữu trí tuệ nào của Microchip trừ khi có quy định khác.
Nhãn hiệu
Tên và logo Microchip, logo Microchip, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron và XMEGA là các nhãn hiệu đã đăng ký của Microchip Technology Incorporated tại Hoa Kỳ và các quốc gia khác.
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime và ZL là các nhãn hiệu đã đăng ký của Microchip Technology Incorporated tại Hoa Kỳ
Loại bỏ khóa liền kề, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Lập trình nối tiếp trong mạch, ICSP, INICnet, Song song thông minh, IntelliMOS, Kết nối giữa các chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, logo được chứng nhận MPLAB, MPLIB, MPLINK, MultiTRAK, NetDetach, Tạo mã toàn tri, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAM-

Hướng dẫn sử dụng

DS50003348C-trang 35

CoreFFT v8.0
ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Độ bền tổng cộng, Thời gian tin cậy, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect và ZENA là các nhãn hiệu của Microchip Technology Incorporated tại Hoa Kỳ và các quốc gia khác. SQTP là nhãn hiệu dịch vụ của Microchip Technology Incorporated tại Hoa Kỳ. Logo Adaptec, Tần số theo yêu cầu, Công nghệ lưu trữ Silicon và Symmcom là các nhãn hiệu đã đăng ký của Microchip Technology Inc. tại các quốc gia khác. GestIC là nhãn hiệu đã đăng ký của Microchip Technology Germany II GmbH & Co. KG, một công ty con của Microchip Technology Inc., tại các quốc gia khác. Tất cả các nhãn hiệu khác được đề cập ở đây là tài sản của các công ty tương ứng. © 2022, Tập đoàn Công nghệ Microchip và các công ty con. Đã đăng ký Bản quyền. ISBN: 978-1-6683-1058-8
Hệ thống quản lý chất lượng
Để biết thông tin về Hệ thống Quản lý Chất lượng của Microchip, vui lòng truy cập www.microchip.com/quality.

Hướng dẫn sử dụng

DS50003348C-trang 36

CHÂU MỸ
Văn phòng Công ty 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Điện thoại: 480-792-7200 Fax: 480-792-7277 Hỗ trợ Kỹ thuật: www.microchip.com/support Web Địa chỉ: www.microchip.com Atlanta Duluth, GA Điện thoại: 678-957-9614 Fax: 678-957-1455 Austin, TX Điện thoại: 512-257-3370 Boston Westborough, MA Điện thoại: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Điện thoại: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Điện thoại: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Điện thoại: 248-848-4000 Houston, TX Điện thoại: 281-894-5983 Indianapolis Noblesville, IN ĐT: 317-773-8323 Fax: 317-773-5453 Điện thoại: 317-536-2380 Phái đoàn Los Angeles Viejo, CA Điện thoại: 949-462-9523 Fax: 949-462-9608 Điện thoại: 951-273-7800 Raleigh, NC ĐT: 919-844-7510 New York, NY ĐT: 631-435-6000 San Jose, CA Điện thoại: 408-735-9110 Điện thoại: 408-436-4270 Canada – Toronto ĐT: 905-695-1980 Fax: 905-695-2078

Bán hàng và dịch vụ trên toàn thế giới

CHÂU Á/THÁI BÌNH DƯƠNG
Úc – Sydney Điện thoại: 61-2-9868-6733 Trung Quốc – Bắc Kinh Điện thoại: 86-10-8569-7000 Trung Quốc – Thành Đô Điện thoại: 86-28-8665-5511 Trung Quốc – Trùng Khánh Điện thoại: 86-23-8980-9588 Trung Quốc – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China – Nanjing Tel : 86-25-8473-2460 Trung Quốc – Thanh Đảo Điện thoại: 86-532-8502-7355 Trung Quốc – Thượng Hải Điện thoại: 86-21-3326-8000 Trung Quốc – Thẩm Dương Điện thoại: 86-24-2334-2829 Trung Quốc – Thâm Quyến Điện thoại: 86 -755-8864-2200 Trung Quốc – Tô Châu Điện thoại: 86-186-6233-1526 Trung Quốc – Vũ Hán Điện thoại: 86-27-5980-5300 Trung Quốc – Tây An Điện thoại: 86-29-8833-7252 Trung Quốc – Hạ Môn Điện thoại: 86-592 -2388138 Trung Quốc – Chu Hải Điện thoại: 86-756-3210040

CHÂU Á/THÁI BÌNH DƯƠNG
Ấn Độ – Bangalore Điện thoại: 91-80-3090-4444 Ấn Độ – New Delhi Điện thoại: 91-11-4160-8631 Ấn Độ – Pune Điện thoại: 91-20-4121-0141 Nhật Bản – Osaka Điện thoại: 81-6-6152-7160 Nhật Bản – Tokyo Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoul Tel: 82-2-554-7200 Malaysia – Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Penang Điện thoại: 60-4-227-8870 Philippines – Manila Điện thoại: 63-2-634-9065 Singapore Điện thoại: 65-6334-8870 Đài Loan – Hsin Chu Điện thoại: 886-3-577-8366 Đài Loan – Cao Hùng Điện thoại: 886- 7-213-7830 Đài Loan – Đài Bắc Điện thoại: 886-2-2508-8600 Thái Lan – Bangkok Điện thoại: 66-2-694-1351 Việt Nam – Hồ Chí Minh Điện thoại: 84-28-5448-2100

CHÂU ÂU
Áo – Wels Điện thoại: 43-7242-2244-39 Fax: 43-7242-2244-393 Đan Mạch – Copenhagen Điện thoại: 45-4485-5910 Fax: 45-4485-2829 Phần Lan – Espoo Điện thoại: 358-9-4520-820 Pháp – Paris Điện thoại: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Đức – Garching Điện thoại: 49-8931-9700 Đức – Haan Điện thoại: 49-2129-3766400 Đức – Heilbronn Điện thoại: 49-7131-72400 Đức – Karlsruhe Điện thoại: 49-721-625370 Đức – Munich Điện thoại: 49-89-627-144-0 Fax: 49-89-627-144-44 Đức – Rosenheim Điện thoại: 49 -8031-354-560 Israel – Ra'anana Điện thoại: 972-9-744-7705 Ý – Milan Điện thoại: 39-0331-742611 Fax: 39-0331-466781 Ý – Padova Điện thoại: 39-049-7625286 Hà Lan – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Na Uy – Trondheim Tel: 47-72884388 Ba Lan – Warsaw Tel: 48-22-3325737 Romania – Bucharest Tel: 40-21-407-87-50 Tây Ban Nha – Madrid Tel : 34-91-708-08-90 Fax: 34-91-708-08-91 Thụy Điển – Gothenberg Điện thoại: 46-31-704-60-40 Thụy Điển – Stockholm Điện thoại: 46-8-5090-4654 Vương quốc Anh – Wokingham Điện thoại: 44-118-921-5800 Fax: 44-118-921-5820

Hướng dẫn sử dụng

DS50003348C-trang 37

Tài liệu / Tài nguyên

Biến đổi Fourier MICROCHIP v8.0 CoreFFT [tập tin pdf] Hướng dẫn sử dụng
v8.0 Biến đổi Fourier CoreFFT, v8.0 CoreFFT, Biến đổi Fourier, Biến đổi

Tài liệu tham khảo

Hướng dẫn sử dụng

v8.0 Biến đổi Fourier CoreFFT

CoreFFT v8.0

Thông số kỹ thuật

Hướng dẫn sử dụng sản phẩm

FFT tại chỗ

Truyền phát FFT

Câu hỏi thường gặp

Câu hỏi: Kích thước biến đổi nào được hỗ trợ?

Hỏi: Định dạng dữ liệu đầu vào là gì?

Câu hỏi: CoreFFT có hỗ trợ FFT thuận và ngược không
hoạt động?

Tài liệu / Tài nguyên

Tài liệu tham khảo

Để lại bình luận

Hủy trả lời

v8.0 Biến đổi Fourier CoreFFT

CoreFFT v8.0

Thông số kỹ thuật

Hướng dẫn sử dụng sản phẩm

FFT tại chỗ

Truyền phát FFT

Câu hỏi thường gặp

Câu hỏi: Kích thước biến đổi nào được hỗ trợ?

Hỏi: Định dạng dữ liệu đầu vào là gì?

Câu hỏi: CoreFFT có hỗ trợ FFT thuận và ngược không hoạt động?

Tài liệu / Tài nguyên

Tài liệu tham khảo

Bài viết liên quan

Để lại bình luận

Hủy trả lời

Câu hỏi: CoreFFT có hỗ trợ FFT thuận và ngược không
hoạt động?