CoreFFT v8.0
કોરએફએફટી વપરાશકર્તા માર્ગદર્શિકા
પરિચય
ફાસ્ટ ફ્યુરિયર ટ્રાન્સફોર્મ (FFT) કોર અલગ ફ્યુરિયર ટ્રાન્સફોર્મની ગણતરી કરવા માટે કુલી-તુર્કી એલ્ગોરિધમનો કાર્યક્ષમ અમલ કરે છે. કોરએફએફટીનો ઉપયોગ ડિજિટલ કોમ્યુનિકેશન્સ, ઓડિયો, માપન, નિયંત્રણ અને બાયોમેડિકલ જેવી એપ્લિકેશન્સની વ્યાપક શ્રેણીમાં થાય છે. CoreFFT અત્યંત પેરામીટરાઇઝેબલ, વિસ્તાર-કાર્યક્ષમ અને ઉચ્ચ પ્રદર્શન MACC-આધારિત FFT પ્રદાન કરે છે. કોર વેરિલોગ અને VHDL ભાષાઓમાં ટ્રાન્સફોર્મના રજિસ્ટર ટ્રાન્સફર લેવલ (RTL) કોડ તરીકે ઉપલબ્ધ છે. સમીકરણ 1.N-પોઇન્ટ ફોરવર્ડ FFT (N એ ક્રમ x(2), x(0),…, x(N-1) જ્યાં, k = 1, 0… N-1 ની 1 ની ઘાત છે
સમીકરણ 2.N-પોઇન્ટ ઇન્વર્સ FFT (N એ ક્રમ X(2), X(0),…, X(N-1) જ્યાં, n = 1, 0… N-1 ની 1 નો પાવર છે
મહત્વપૂર્ણ:વિપરીત FFT કરતી વખતે, કોર EQ 2 ના N દ્વારા વિભાજન લાગુ કરતું નથી (કારણ કે બેની શક્તિ દ્વારા વિભાજન નજીવું છે).
નીચેનો આંકડો FFT આધારિત સિસ્ટમને દર્શાવે છે જેમાં ડેટા સ્ત્રોત, FFT મોડ્યુલ અને ડેટા સિંકનો સમાવેશ થાય છે, જે રૂપાંતરિત ડેટા પ્રાપ્તકર્તા છે. આકૃતિ 1. FFT-આધારિત સિસ્ટમ Example

લક્ષણો
CoreFFT રેડિક્સ-2 ડેસિમેશન-ઇન-ટાઇમ ઇન-પ્લેસ FFT અને રેડિક્સ-22 ડેસિમેશન-ઇન-ફ્રિકવન્સી સ્ટ્રીમિંગ FFT ટ્રાન્સફોર્મ અમલીકરણને સપોર્ટ કરે છે. નીચેનું કોષ્ટક દરેક અમલીકરણ માટેના મુખ્ય લક્ષણોની યાદી આપે છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 1

CoreFFT v8.0

કોષ્ટક 1. મુખ્ય લક્ષણો આધાર

ફીચર ટ્રાન્સફોર્મ સાઈઝ, પોઈન્ટ

જગ્યા માં

સ્ટ્રીમિંગ

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192, અને 16384.

2048, અને 4096

નોંધ: 16384-pt FFT RTG4TM, PolarFire® પર સપોર્ટેડ છે.

અને માત્ર PolarFire SoC ભાગો.

આગળ અને વ્યસ્ત FFT

હા

ઇનપુટ ડેટા બીટ પહોળાઈ

ટ્વિડલ ફેક્ટર બીટ પહોળાઈ

ઇનપુટ/આઉટપુટ ડેટા ફોર્મેટ

બેનું પૂરક

કુદરતી આઉટપુટ એસampલે ઓર્ડર

હા

શરતી બ્લોક ફ્લોટિંગ પોઈન્ટ

હા

માપન

પૂર્વ-નિર્ધારિત સ્કેલિંગ શેડ્યૂલ અથવા કોઈ સ્કેલિંગ નહીં

વૈકલ્પિક ન્યૂનતમ અથવા બફર મેમરી હા રૂપરેખાંકનો

એમ્બેડેડ રેમ-બ્લોક આધારિત ટ્વિડલ હા લુક-અપ ટેબલ (LUT)

રિફ્રેશિંગ twiddle LUT હા માટે આધાર

વપરાશકર્તા સર્કિટરી માટે સરળ હા ઇન્ટરફેસની સુવિધા માટે હેન્ડશેક સંકેતો

AXI4 સ્ટ્રીમિંગ ઈન્ટરફેસ

ના

રન-ટાઇમ ફોરવર્ડ/ઇનવર્સ ટ્રાન્સફોર્મ કોઈ રૂપરેખાંકન નથી

હા 8 32 બેના પૂરક વૈકલ્પિક નં
હા
ના
હા
ના હા
હા હા

આધારભૂત પરિવારો
CoreFFT નીચેના FPGA પરિવારોને સમર્થન આપે છે. · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
ઉપકરણ ઉપયોગ અને પ્રદર્શન
CoreFFT સ્પીડ ગ્રેડ -2 નો ઉપયોગ કરીને SmartFusion2 M050S1 ઉપકરણમાં અને સ્પીડ ગ્રેડ -300 નો ઉપયોગ કરીને PolarFire MPF1 માં લાગુ કરવામાં આવ્યું છે. અમલીકરણ ડેટાનો સારાંશ 6 માં આપવામાં આવ્યો છે. પરિશિષ્ટ A: ઇન-પ્લેસ FFT ઉપકરણ ઉપયોગ અને પ્રદર્શન અને 7. પરિશિષ્ટ B: સ્ટ્રીમિંગ FFT ઉપકરણ ઉપયોગ અને પ્રદર્શન.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 2

CoreFFT v8.0
સામગ્રીનું કોષ્ટક
પરિચય ……………………………………………………………………………………………………………………………… ..1 સુવિધાઓ ……………………………………………………………………………………………………………………………… …….. 1 આધારભૂત પરિવારો……………………………………………………………………………………………………………… 2 ઉપકરણનો ઉપયોગ અને પ્રદર્શન ………………………………………………………………………………………………….. 2
1. કાર્યાત્મક વર્ણન………………………………………………………………………………………………………………..4 1.1. આર્કિટેક્ચર વિકલ્પો………………………………………………………………………………………………………4 1.2. ઇન-પ્લેસ FFT………………………………………………………………………………………………………………………4 1.3. ઇન-પ્લેસ મેમરી બફર્સ………………………………………………………………………………………………………..5 1.4. સ્ટ્રીમિંગ FFT……………………………………………………………………………………………………………….. 7
2. ઇન્ટરફેસ ……………………………………………………………………………………………………………………… … 12 2.1. ઇન-પ્લેસ FFT……………………………………………………………………………………………………………………….12 2.2. સ્ટ્રીમિંગ FFT……………………………………………………………………………………………………………… 14
3. સમય આકૃતિઓ………………………………………………………………………………………………………………….. 20 3.1. ઇન-પ્લેસ FFT……………………………………………………………………………………………………………………….20 3.2. સ્ટ્રીમિંગ FFT……………………………………………………………………………………………………… 21
4. સાધન પ્રવાહ……………………………………………………………………………………………………………………… ….. 23 4.1. લાઇસન્સ……………………………………………………………………………………………………………… 23 4.2. સ્માર્ટડિઝાઇનમાં કોરએફએફટીને ગોઠવી રહ્યું છે………………………………………………………………………………. 23 4.3. સિમ્યુલેશન ફ્લો ……………………………………………………………………………………………………………… 24 4.4. ડિઝાઇનની મર્યાદાઓ……………………………………………………………………………………………………… 25 4.5. લિબેરો એસઓસીમાં સંશ્લેષણ………………………………………………………………………………………. 25 4.6. Libero SoC માં સ્થળ અને માર્ગ………………………………………………………………………………………………..25
5. સિસ્ટમ એકીકરણ……………………………………………………………………………………………………………….. 26 5.1 . ઇન-પ્લેસ FFT……………………………………………………………………………………………………………………….26 5.2. સ્ટ્રીમિંગ FFT……………………………………………………………………………………………………… 26
6. પરિશિષ્ટ A: ઇન-પ્લેસ FFT ઉપકરણનો ઉપયોગ અને પ્રદર્શન ………………………………………………………28
7. પરિશિષ્ટ B: સ્ટ્રીમિંગ FFT ઉપકરણ ઉપયોગ અને પ્રદર્શન ………………………………………………………30
8. પુનરાવર્તન ઇતિહાસ……………………………………………………………………………………………………………… 32
માઇક્રોચિપ એફપીજીએ સપોર્ટ……………………………………………………………………………………………………………… 34
માઈક્રોચિપ માહિતી………………………………………………………………………………………………………….. 34 માઈક્રોચિપ Webસાઇટ…………………………………………………………………………………………………………..34 ઉત્પાદન બદલાવ સૂચના સેવા…… …………………………………………………………………………………. 34 ગ્રાહક આધાર……………………………………………………………………………………………………………… 34 માઈક્રોચિપ ઉપકરણો કોડ સંરક્ષણ વિશેષતા………………………………………………………………………………..34 કાનૂની સૂચના……………………………………… ……………………………………………………………………………… 35 ટ્રેડમાર્ક્સ……………………………………………… ………………………………………………………………………………. 35 ગુણવત્તા વ્યવસ્થાપન સિસ્ટમ …………………………………………………………………………………………………. 36 વિશ્વવ્યાપી વેચાણ અને સેવા………………………………………………………………………………………………….37

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 3

CoreFFT v8.0
કાર્યાત્મક વર્ણન
1. કાર્યાત્મક વર્ણન
આ વિભાગ CoreFFT ના કાર્યાત્મક વર્ણનનું વર્ણન કરે છે.
1.1 આર્કિટેક્ચર વિકલ્પો
વપરાશકર્તા રૂપરેખાંકન પર આધાર રાખીને, CoreFFT નીચેના રૂપાંતરણ અમલીકરણોમાંથી એક જનરેટ કરે છે: · ઇન-પ્લેસ FFT · સ્ટ્રીમિંગ FFT
1.2 ઇન-પ્લેસ FFT
આર્કિટેક્ચર વિકલ્પ N જટિલ ડેટાની ફ્રેમ લોડ કરે છેampલેસ તેની ઇન-પ્લેસ રેમમાં છે અને સિંગલ રેડિક્સ-2 પ્રોસેસરનો ઉપયોગ કરીને તેને ક્રમિક રીતે પ્રક્રિયા કરે છે. તે દરેક s ના પરિણામો સંગ્રહિત કરે છેtage ઇન-પ્લેસ RAM માં. ઇન-પ્લેસ FFT સ્ટ્રીમિંગ FFT કરતાં ઓછા ચિપ સંસાધનો લે છે, પરંતુ પરિવર્તનનો સમય લાંબો છે. નીચેની આકૃતિ ઇન-ઇલેસ ટ્રાન્સફોર્મનું કાર્યાત્મક રેખાકૃતિ દર્શાવે છે. આકૃતિ 1-1. ઇન-પ્લેસ રેડિક્સ-2 એફએફટી ફંક્શનલ બ્લોક ડાયાગ્રામ (ન્યૂનતમ રૂપરેખાંકન)

ઇનપુટ અને આઉટપુટ ડેટા વાસ્તવિક અને કાલ્પનિક ભાગોના બનેલા 2 * WIDTH-bit શબ્દો તરીકે રજૂ થાય છે. બંને ભાગો દરેક WIDTH બિટ્સના બે પૂરક નંબરો છે. મોડ્યુલ N જટિલ શબ્દોના ફ્રેમ કદ સાથે ડેટાના ફ્રેમ્સ (બર્સ્ટ્સ) પર પ્રક્રિયા કરે છે. પ્રક્રિયા કરવાની ફ્રેમ ઇન-પ્લેસ મેમરીમાં લોડ થાય છે. મેમરીમાં બે સરખા RAM બ્લોક્સ છે, દરેક N/2 જટિલ શબ્દોને સ્ટોર કરવામાં સક્ષમ છે. ઇન-પ્લેસ મેમરી ડબલ બેન્ડવિડ્થને સપોર્ટ કરે છે. તે એક જ સમયે બે જટિલ શબ્દો વાંચી અને લખી શકે છે. એકવાર N જટિલ ડેટા એસamples મેમરીમાં લોડ થાય છે, FFT ગણતરી આપમેળે શરૂ થાય છે, અને ઇન-પ્લેસ મેમરીનો ઉપયોગ ગણતરીઓ માટે થાય છે.
ઇન-પ્લેસ FFT કોમ્પ્યુટેશનલ પ્રક્રિયા s ના ક્રમમાં થાય છેtags ની સંખ્યા સાથે estages બરાબર log2N. દરેક એસ. પરtagએફએફટી ડેટા પ્રોસેસિંગની e, રેડિક્સ-2 બટરફ્લાય ઇન-પ્લેસ મેમરીમાં સંગ્રહિત તમામ ડેટાને વાંચે છે, એક સમયે બે જટિલ શબ્દો. રીડ એડ્રેસ જનરેટર સાથે રીડ સ્વિચ (આકૃતિ 1-1 માં બતાવેલ નથી) FFT અલ્ગોરિધમ દ્વારા જરૂરી ક્રમમાં સંગ્રહિત ડેટા મેળવવા માટે બટરફ્લાયને મદદ કરે છે. ડેટા ઉપરાંત, બટરફ્લાય ટ્વિડલ LUT માંથી ટ્વિડલ પરિબળો (સાઈન/કોસાઈન ગુણાંક) મેળવે છે. બટરફ્લાય રાઇટ સ્વીચ દ્વારા ઇન-પ્લેસ મેમરીમાં મધ્યવર્તી પરિણામો લખે છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 4

CoreFFT v8.0
કાર્યાત્મક વર્ણન
છેલ્લા કોમ્પ્યુટેશનલ પછી એસtage, ઇન-પ્લેસ મેમરી સંપૂર્ણ રૂપાંતરિત ડેટાને સંગ્રહિત કરે છે. મોડ્યુલ એન-વર્ડ ટ્રાન્સફોર્મ્ડ ડેટા ફ્રેમ મૂકે છે, એક સમયે એક શબ્દ, સિગ્નલ READ_OUTP સક્રિય હોય. CoreFFT FFT અલ્ગોરિધમ દ્વારા જરૂરી ટ્વીડલ પરિબળોની ગણતરી કરે છે અને તેમને ટ્વિડલ LUT પર લખે છે. જ્યારે અસિંક્રોનસ ગ્લોબલ રીસેટ NGRST પર ભાર મૂકવામાં આવે ત્યારે આ પાવર-ઓન પર આપમેળે થાય છે.

1.3
1.3.1

ઇન-પ્લેસ મેમરી બફર્સ
આ વિભાગ કોરએફએફટીના ઇન-પ્લેસ મેમરી બફર્સનું વર્ણન કરે છે.
ન્યૂનતમ રૂપરેખાંકન આકૃતિ 1-1 માં બતાવ્યા પ્રમાણે ન્યૂનતમ રૂપરેખાંકન, FFT પરિપૂર્ણ કરવા માટે પૂરતું છે કારણ કે તેમાં FFT અલ્ગોરિધમ દ્વારા જરૂરી ઇન-પ્લેસ RAM છે. પરંતુ ન્યૂનતમ રૂપરેખાંકન પ્રક્રિયા એન્જિનનો હંમેશા ઉપયોગ કરતું નથી. તેનાથી વિપરિત, જ્યારે ઇન-પ્લેસ મેમરીમાં ડેટા લોડ થાય છે, અથવા રૂપાંતરિત ડેટા વાંચવામાં આવે છે, ત્યારે બટરફ્લાય નિષ્ક્રિય રહે છે. નીચેની આકૃતિ FFT ચક્ર સમયરેખા બતાવે છે. ચક્રમાં નીચેના ત્રણ તબક્કાઓનો સમાવેશ થાય છે:
· ઇન-પ્લેસ રેમમાં એક તાજી ઇનપુટ ડેટા ફ્રેમ ડાઉનલોડ કરો · વાસ્તવિક રૂપાંતર કરો · ઇન-ઇલેસ રેમ ખાલી કરવા માટે ટ્રાન્સફોર્મેશન પરિણામ અપલોડ કરો
આકૃતિ 1-2. ન્યૂનતમ રૂપરેખાંકન ઇન-પ્લેસ FFT સાયકલ

1.3.2

ન્યૂનતમ રૂપરેખાંકનમાં, બટરફ્લાય માત્ર ગણતરીના તબક્કા દરમિયાન જ ચાલે છે. જ્યારે ડેટા બર્સ્ટ રેટ પરવાનગી આપે છે, ત્યારે ન્યૂનતમ રૂપરેખાંકન શ્રેષ્ઠ ઉપકરણ સંસાધન ઉપયોગ પ્રદાન કરે છે. ખાસ કરીને, તે નોંધપાત્ર સંખ્યામાં RAM બ્લોક્સને બચાવે છે.
બફર કરેલ રૂપરેખાંકન બટરફ્લાયના ઉપયોગને સુધારવા અને પરિણામે સરેરાશ પરિવર્તન સમય ઘટાડવા માટે, વધારાના મેમરી બફરનો ઉપયોગ કરી શકાય છે. નીચેની આકૃતિ બફર થયેલ FFT બ્લોક ડાયાગ્રામ બતાવે છે.
આકૃતિ 1-3. બફર કરેલ FFT બ્લોક ડાયાગ્રામ

બફર કરેલ વિકલ્પમાં બે સરખા ઇન-પ્લેસ મેમરી બેંકો છે જે એક પિંગ-પોંગ બફર અને એક આઉટપુટ બફરનો અમલ કરે છે. દરેક બેંક N જટિલ શબ્દો સંગ્રહિત કરવા અને એક સમયે બે જટિલ શબ્દો વાંચવામાં સક્ષમ છે. કોર સ્ટેટ મશીન પિંગ-પૉંગ સ્વિચિંગને નિયંત્રિત કરે છે, જેથી ડેટા સ્ત્રોત માત્ર એક બફર જુએ છે જે નવો ડેટા સ્વીકારવા માટે તૈયાર હોય. જે બફર નવા ડેટાને સ્વીકારતું નથી તેનો ઉપયોગ FFT એન્જિન દ્વારા ઇન-પ્લેસ RAM તરીકે થાય છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 5

CoreFFT v8.0
કાર્યાત્મક વર્ણન
પિંગ-પોંગ બફરિંગ આર્કિટેક્ચર FFT એન્જિનની કાર્યક્ષમતા વધારે છે. જ્યારે બે ઇનપુટ બેંકોમાંથી એક વર્તમાન FFT ગણતરીમાં સામેલ છે, બીજી આગામી ઇનપુટ ડેટા ફ્રેમ ડાઉનલોડ કરવા માટે ઉપલબ્ધ છે. પરિણામે, FFT એન્જિન ઇનપુટ બફર ભરવા માટે તાજા ડેટાની રાહ જોતા નિષ્ક્રિય બેસી રહેતું નથી. ડેટા સ્ત્રોતના પરિપ્રેક્ષ્યમાં, કોર FFT ગણતરી સમયગાળામાં ગમે ત્યાં ડેટા વિસ્ફોટ પ્રાપ્ત કરી શકે છે. જ્યારે એન્જિન વર્તમાન ડેટા ફ્રેમની પ્રક્રિયા પૂર્ણ કરે છે અને ઇનપુટ બફર બેંક અન્ય ડેટા ફ્રેમથી ભરાઈ જાય છે, ત્યારે રાજ્ય મશીન પિંગ-પોંગ બેંકોને સ્વેપ કરે છે, અને વૈકલ્પિક મેમરી બેંકો પર ડેટા લોડ અને ગણતરી ચાલુ રહે છે.
છેલ્લા એસtagએફએફટી ગણતરીની e એ આઉટ-ઓફ-પ્લેસ સ્કીમનો ઉપયોગ કરે છે. FFT એન્જિન ઇન-પ્લેસ મેમરીમાંથી મધ્યવર્તી ડેટા વાંચે છે પરંતુ આઉટપુટ ડેટા બફરમાં અંતિમ પરિણામ લખે છે. અંતિમ પરિણામો આઉટપુટ બફરમાં રહે છે જ્યાં સુધી FFT એન્જિન તેમને આગામી ડેટા ફ્રેમના પરિણામો સાથે બદલી નાખે છે. ડેટા પ્રાપ્તકર્તાના પરિપ્રેક્ષ્યમાં, આઉટપુટ ડેટા છેલ્લા FFT સિવાય, કોઈપણ સમયે વાંચવા માટે ઉપલબ્ધ છે.tage.
બફર્ડ રૂપરેખાંકન FFT ચક્ર નીચેની આકૃતિમાં બતાવવામાં આવ્યું છે.
આકૃતિ 1-4. બફર કરેલ રૂપરેખાંકન FFT સાયકલ

1.3.3

દરેક s પર મર્યાદિત શબ્દ લંબાઈની વિચારણાઓtagઇન-પ્લેસ FFT અલ્ગોરિધમનો e, બટરફ્લાય બે સે લે છેampલેસ ઇન-પ્લેસ મેમરીમાંથી બહાર આવે છે અને બે પ્રોસેસ્ડ s પરત કરે છેampસમાન મેમરી સ્થાનો પર લેસ. બટરફ્લાય ગણતરીમાં જટિલ ગુણાકાર, સરવાળો અને બાદબાકીનો સમાવેશ થાય છે. પરત ફરી રહેલા એસamples માં s કરતાં મોટી ડેટા પહોળાઈ હોઈ શકે છેampલેસ મેમરીમાંથી લેવામાં આવ્યો. કોઈ ડેટા ઓવરફ્લો ન થાય તેની ખાતરી કરવા માટે સાવચેતી રાખવી જોઈએ.
ઓવરફ્લોના જોખમને ટાળવા માટે, કોર નીચેની ત્રણ પદ્ધતિઓમાંથી એકનો ઉપયોગ કરે છે:
· ઇનપુટ ડેટા સ્કેલિંગ · બિનશરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગ · શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગ
ઇનપુટ ડેટા સ્કેલિંગ: ઇનપુટ ડેટા સ્કેલિંગ માટે ઇનપુટ ડેટા પૂર્વ-પેન્ડિંગની જરૂર છેampપર્યાપ્ત વધારાના સાઇન બિટ્સ સાથે લેસ, જેને ગાર્ડ બિટ્સ કહેવાય છે. N-Point FFT માટે મહત્તમ શક્ય બિટ વૃદ્ધિની ભરપાઈ કરવા માટે જરૂરી ગાર્ડ બિટ્સની સંખ્યા, log2N + 1 છે. ભૂતપૂર્વ માટેample, દરેક ઇનપુટ એસamp256-પોઇન્ટ FFT ના le માં નવ ગાર્ડ બિટ્સ હોવા આવશ્યક છે. આવી તકનીક અસરકારક FFT બીટ રીઝોલ્યુશનને મોટા પ્રમાણમાં ઘટાડે છે.
બિનશરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગ: FFT બીટ વૃદ્ધિની ભરપાઈ કરવાની બીજી રીત એ છે કે ડેટાને દરેક સે.માં બેના પરિબળથી નીચો કરવો.tagઇ. પરિણામે, અંતિમ FFT પરિણામો 1/N ના પરિબળ દ્વારા ઘટાડવામાં આવે છે. આ અભિગમને બિનશરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગ કહેવામાં આવે છે.
પ્રથમ સે. પર ઓવરફ્લો અટકાવવા માટે ઇનપુટ ડેટાને બેના પરિબળથી ઘટાડવાની જરૂર છેtagઇ. ક્રમિક s માં ઓવરફ્લો અટકાવવાtages, કોર દરેક પાછલા s ના પરિણામોને નીચે માપે છેtage ડેટાના સમગ્ર બ્લોકને સ્થાનાંતરિત કરીને બેના પરિબળ દ્વારા (વર્તમાનના તમામ પરિણામોtage) જમણી તરફ એક બીટ. FFT ગણતરીમાં બીટ શિફ્ટિંગને કારણે ડેટા ગુમાવે છે તે બિટ્સની કુલ સંખ્યા log2N છે.
બિનશરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ ઇનપુટ ડેટા સ્કેલિંગની જેમ ખોવાયેલા બિટ્સની સમાન સંખ્યામાં પરિણમે છે. જો કે, તે વધુ ચોક્કસ પરિણામો આપે છે, કારણ કે FFT એન્જિન વધુ ચોક્કસ ઇનપુટ ડેટા સાથે શરૂ થાય છે.
શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગ: શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગમાં, ડેટા ફક્ત ત્યારે જ સ્થાનાંતરિત થાય છે જ્યારે બીટ વૃદ્ધિ ખરેખર થાય છે. જો એક અથવા વધુ બટરફ્લાય આઉટપુટ વધે છે, તો ડેટાનો સંપૂર્ણ બ્લોક જમણી તરફ ખસેડવામાં આવે છે. શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ મોનિટર વૃદ્ધિ માટે દરેક બટરફ્લાય આઉટપુટ તપાસે છે. જો સ્થળાંતર જરૂરી છે, તો તે છે

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 6

CoreFFT v8.0
કાર્યાત્મક વર્ણન
સમગ્ર s પછી કરવામાં આવે છેtage પૂર્ણ છે, આગામી s ના ઇનપુટ પરtage બટરફ્લાય. આ ટેકનીક મર્યાદિત શબ્દ લંબાઈને કારણે ઓછામાં ઓછી માત્રામાં વિકૃતિ (પરિમાણીકરણ અવાજ) પૂરી પાડે છે.
કન્ડીશનલ બ્લોક ફ્લોટિંગ-પોઇન્ટ મોડમાં, કોર વૈકલ્પિક રીતે વાસ્તવિક સ્કેલિંગ પરિબળની ગણતરી કરી શકે છે. જો SCALE_EXP_ON પરિમાણ 1 પર સેટ કરેલ હોય તો તે આમ કરે છે. પછી ગણતરી કરેલ વાસ્તવિક પરિબળ SCALE_EXP પોર્ટ પર દેખાય છે. પરિબળ પરિણામો પર લાગુ FFT એન્જિનની જમણી શિફ્ટની સંખ્યા દર્શાવે છે. માજી માટેample, 4 (100) ની SCALE_EXP મૂલ્યનો અર્થ છે કે FFT પરિણામો 4 બિટ્સ દ્વારા જમણે (ડાઉનસ્કેલ) ખસેડવામાં આવ્યા હતા; એટલે કે, 2SCALE_EXP = 16 વડે ભાગ્યા. સિગ્નલ FFT પરિણામો સાથે આવે છે અને જ્યારે OUTP_READY ભારપૂર્વક જણાવવામાં આવે છે ત્યારે તે માન્ય છે. વાસ્તવિક CoreFFT પરિણામોને માપવા માટે, એટલે કે, તેમને ફ્લોટિંગ પોઈન્ટ ટ્રાન્સફોર્મ્ડ ડબ્બા સાથે તુલનાત્મક બનાવવા માટે, દરેક FFT આઉટપુટample ને 2SCALE_EXP વડે ગુણાકાર કરવાની જરૂર છે:
· FFT પરિણામ (વાસ્તવિક) = DATAO_RE*2SCALE_EXP · FFT પરિણામ (કાલ્પનિક) = DATAO_IM*2SCALE_EXP
મહત્વપૂર્ણ: સ્કેલ ઘાતાંક કેલ્ક્યુલેટર માત્ર શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ મોડમાં જ સક્ષમ કરી શકાય છે.

1.3.4

CoreFFT, મૂળભૂત રીતે, શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગ લાગુ કરવા માટે ગોઠવેલ છે. શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ મોડમાં, ઇનપુટ ડેટાને પ્રથમ સે પહેલા, જો જરૂરી હોય તો બેના પરિબળ દ્વારા તપાસવામાં આવે છે અને ડાઉનસ્કેલ કરવામાં આવે છે.tage.
પરિવર્તનનો સમય FFT ગણતરી (N/2 + L) x log2N + 2 ઘડિયાળ ચક્ર લે છે, જ્યાં L એ એક અમલીકરણ વિશિષ્ટ પરિમાણ છે જે મેમરી બેંક, સ્વીચો અને બટરફ્લાયની એકંદર લેટન્સીનું પ્રતિનિધિત્વ કરે છે. L ટ્રાન્સફોર્મ સાઇઝ N પર આધાર રાખતું નથી. તે માત્ર FFT બિટ રિઝોલ્યુશન પર આધાર રાખે છે. 10 થી 8 ના બીટ રીઝોલ્યુશન પર L 18 ની બરાબર છે અને 16 થી 19 ના બીટ રીઝોલ્યુશન પર L 32 ની બરાબર છે. ભૂતપૂર્વ માટેampલે,
· 256-પોઇન્ટ 16-બીટ FFT માટે
ગણતરી સમય = (256/2 + 10) x log2256 + 2 = 1106 ઘડિયાળનો સમયગાળો.
· 4096-પોઇન્ટ 24-બીટ FFT માટે
ગણતરી સમય = (4096/2 + 16) x log24096 + 2 = 24770 ઘડિયાળનો સમયગાળો.

1.3.5

મેમરી અમલીકરણ ઇન-પ્લેસ મેમરી, અન્ય મેમરી બફર્સ અને ટ્વીડલ LUT ને અમલમાં મૂકવા માટે કોર હાર્ડ RAM બ્લોક્સનો ઉપયોગ કરે છે. FPGA એ બે હાર્ડ રેમ પ્રકારો ધરાવે છે: મોટા SRAM (LSRAM) અને માઇક્રો-RAMs. મેમરી અમલીકરણ URAM_MAXDEPTH પેરામીટર સેટ કરીને નિયંત્રિત કરી શકાય છે. જો જરૂરી ઊંડાઈ પરિમાણ મૂલ્ય કરતાં વધી ન જાય તો CoreFFT માઇક્રો-RAM નો ઉપયોગ કરે છે. માજી માટેample, 64 પર સેટ કરેલ URAM_MAXDEPTH પરિમાણ, 128 પોઈન્ટ સુધી કોઈપણ FFT કદમાં માઇક્રો-RAM નો ઉપયોગ કરે છે, કારણ કે જરૂરી ઊંડાઈ POINTS/2 છે. પરિમાણ મૂલ્યને 0 પર સેટ કરીને કોરને માઇક્રો-RAM નો ઉપયોગ કરતા અટકાવે છે, જેથી તેનો અન્યત્ર ઉપયોગ કરી શકાય.
URAM_MAXDEPTH પરિમાણ મુખ્ય વપરાશકર્તા ઇન્ટરફેસ દ્વારા ઍક્સેસિબલ છે.

1.4 FFT સ્ટ્રીમિંગ
સ્ટ્રીમિંગ FFT સતત જટિલ ડેટા પ્રોસેસિંગ, એક જટિલ ઇનપુટ ડેટાને સપોર્ટ કરે છેampઘડિયાળના સમયગાળા દીઠ le. સ્ટ્રીમિંગ આર્કિટેક્ચરમાં સ્ટ્રીમિંગ ડેટા ટ્રાન્સફોર્મેશનને સપોર્ટ કરવા માટે જરૂરી હોય તેટલા Radix-22 પ્રોસેસર્સ, RAM બ્લોક્સ અને LUT છે. નીચેનો આંકડો 256-પોઇન્ટ સ્ટ્રીમિંગ ટ્રાન્સફોર્મનો કાર્યાત્મક રેખાકૃતિ દર્શાવે છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 7

આકૃતિ 1-5. સ્ટ્રીમિંગ Radix-22 256-pt FFT કાર્યાત્મક બ્લોક ડાયાગ્રામ

CoreFFT v8.0
કાર્યાત્મક વર્ણન

ઇનપુટ અને આઉટપુટ ડેટા વાસ્તવિક અને કાલ્પનિક ભાગોના બનેલા (2 x DATA_BITS)-બિટ શબ્દો તરીકે રજૂ થાય છે. બંને ભાગો દરેક DATA_BITS બિટ્સના બે પૂરક નંબરો છે. મોડ્યુલ N જટિલ શબ્દોના રૂપાંતરણ કદની બરાબર ફ્રેમ કદ સાથે ડેટાના ફ્રેમ્સની પ્રક્રિયા કરે છે. પ્રક્રિયા કરવા માટેની ફ્રેમ જટિલ ડેટા શબ્દોના ક્રમ તરીકે x(n) ઇનપુટ પર આવે છે, એક (2 x DATA_BITS)-બિટ શબ્દ પ્રતિ ઘડિયાળ અંતરાલ. આગલી ફ્રેમ વર્તમાન ફ્રેમના છેલ્લા ડેટા શબ્દ પછી અથવા પછીથી કોઈપણ સમયે તરત જ શરૂ થઈ શકે છે.
નીચેની આકૃતિ ભૂતપૂર્વ દર્શાવે છેampફ્રેમ i+1 નું લે તરત જ ફ્રેમ i પછી આવે છે, અને ફ્રેમ i+2 મનસ્વી ગેપ પછી આવે છે. ઇનપુટ ડેટા એસampફ્રેમની અંદર લેસ દરેક ઘડિયાળના અંતરાલ પર આવવું જોઈએ, આમ એક ફ્રેમ બરાબર N ઘડિયાળના અંતરાલ સુધી ચાલે છે. સ્ટ્રીમિંગ અલ્ગોરિધમ સાથે સંકળાયેલી નોંધપાત્ર વિલંબતા છે. આઉટપુટ ડેટા ફ્રેમ્સ સમાન ક્રમમાં, ઘડિયાળના દરે અને આઉટપુટ ફ્રેમ્સ વચ્ચે સમાન અંતર (જો કોઈ હોય તો) સાથે દેખાય છે, જેમ કે ઇનપુટ ફ્રેમ્સ વચ્ચે.
આકૃતિ 1-6. સ્ટ્રીમિંગ FFT ઇનપુટ ડેટા ફ્રેમ્સ

1.4.1 1.4.2

FFT પતંગિયાઓની સંખ્યા log2(N) ની બરાબર છે, આમ દરેક stage અલગ બટરફ્લાય દ્વારા પ્રક્રિયા કરવામાં આવે છે. પરિણામે, તમામ એસtages સમાંતર પ્રક્રિયા કરવામાં આવે છે.
CoreFFT FFT અલ્ગોરિધમ દ્વારા જરૂરી ટ્વીડલ પરિબળોની ગણતરી કરે છે. પાવર-અપ પર, કોર ઓન-ચિપ રેમમાં ટ્વિડલ પરિબળોને આપમેળે અપલોડ કરે છે જે ટ્વિડલ LUT બની જાય છે. તે થાય તે માટે વપરાશકર્તાની ક્રિયા જરૂરી નથી. અપલોડિંગ પૂર્ણ થયા પછી, કોર RFS સિગ્નલને સક્રિય કરે છે, જે ડેટા સ્ત્રોતને જણાવે છે કે કોર FFT પ્રક્રિયા શરૂ કરવા માટે તૈયાર છે. LUT સમાવિષ્ટોને એક ઘડિયાળ પહોળા સિગ્નલ, રિફ્રેશ કરીને કોઈપણ સમયે તાજું કરી શકાય છે.
સ્ટ્રીમિંગ FFT લેટન્સી સ્ટ્રીમિંગ FFT લેટન્સી મુખ્યત્વે ટ્રાન્સફોર્મ સાઇઝ, N દ્વારા વ્યાખ્યાયિત કરવામાં આવે છે. અમલીકરણમાં સંખ્યાબંધ પાઇપલાઇન વિલંબનો ઉમેરો થાય છે જે FFT કદ અને ડેટા પાથ બિટ પહોળાઈ પર આધાર રાખે છે. બીજા શબ્દોમાં કહીએ તો, બીટ-રિવર્સ્ડ આઉટપુટ માટે એન ડેટા અંતરાલ કરતાં ઓછા ન હોવાને કારણે ઇનપુટ ડેટા સંબંધિત FFT પરિણામોમાં વિલંબ થાય છે. ઓર્ડર કરેલ આઉટપુટ લેટન્સી લગભગ બે ગણી મોટી છે.
સ્ટ્રીમિંગ FFT મેમરી અમલીકરણ એ જ રીતે ઇન-પ્લેસ આર્કિટેક્ચરની જેમ, સ્ટ્રીમિંગ FFT જરૂરી યાદો, LUTs અને વિલંબની રેખાઓને અમલમાં મૂકવા માટે હાર્ડ રેમ બ્લોક્સનો ઉપયોગ કરે છે. મેમરી અમલીકરણ URAM_MAXDEPTH પેરામીટર સેટ કરીને નિયંત્રિત કરી શકાય છે. કોરએફએફટી માઇક્રો રેમનો ઉપયોગ કરે છે જો મેમરીની ઊંડાઈ પેરામીટર મૂલ્ય કરતાં વધી ન જાય. માજી માટેample, URAM_MAXDEPTH પરિમાણ, 128 પર સુયોજિત, 128 અને તેનાથી ઓછી ઊંડાઈની સ્મૃતિઓ બનાવવા માટે માઇક્રો-RAM નો ઉપયોગ કરે છે. પરિમાણ મૂલ્યને 0 પર સેટ કરીને, કોરને માઇક્રો રેમનો ઉપયોગ કરતા અટકાવે છે, જેથી તેનો અન્યત્ર ઉપયોગ કરી શકાય.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 8

CoreFFT v8.0
કાર્યાત્મક વર્ણન

1.4.3

સ્ટ્રીમિંગ FFT આઉટપુટ ડેટા વર્ડ્સ ઓર્ડર રેડિક્સ-2 અને રેડિક્સ-22 FFT અલ્ગોરિધમ્સમાંથી મેળવેલા આઉટપુટ પરિણામો બીટ-વિપરીત ક્રમમાં છે.
જો કે, ઇન-પ્લેસ અમલીકરણ આંતરિક રીતે એસ કરે છેampલે ઓર્ડરિંગ. તેથી, કોર પરિણામોને કુદરતી ક્રમમાં બહાર મૂકે છે. સ્ટ્રીમિંગ FFT બંને બીટ-રિવર્સ્ડ અને નેચરલ આઉટપુટ ઓર્ડરને સપોર્ટ કરે છે. બીટ-વિપરીત વિકલ્પ ઓછા ચિપ સંસાધનોનો ઉપયોગ કરે છે અને નાની વિલંબતા પ્રદાન કરે છે.

1.4.4 1.4.4.1

મર્યાદિત શબ્દ લંબાઈની વિચારણાઓ આ વિભાગ કોરએફએફટીની મર્યાદિત શબ્દ લંબાઈની વિચારણાઓનું વર્ણન કરે છે.

અનસ્કેલ્ડ અને સ્કેલ શેડ્યૂલ મોડ્સ
બટરફ્લાય ગણતરીમાં સરવાળો અને બાદબાકીનો સમાવેશ થાય છે. આ કામગીરીઓ બટરફ્લાય ડેટાની પહોળાઈને ઇનપુટથી આઉટપુટ સુધી વધારી શકે છે. દરેક બટરફ્લાય, BF2I, અથવા BF2II (જુઓ આકૃતિ 1-5), ડેટાની પહોળાઈમાં વધારાની બીટ રજૂ કરી શકે છે. વધુમાં, ગુણાકાર પરિણામમાં એક બીટ ઉમેરી શકે છે. એકંદર સંભવિત બીટ વૃદ્ધિ = log2(N)+1 બિટ્સ. કોઈ ડેટા ઓવરફ્લો ન થાય તેની ખાતરી કરવા માટે સાવચેતી રાખવી જોઈએ.

ઓવરફ્લોના જોખમને ટાળવા અથવા ઘટાડવા માટે, કોર બેમાંથી એક તકનીકનો ઉપયોગ કરે છે:
· અનસ્કેલ્ડ મોડ બીટ વૃદ્ધિને સમાવવા માટે પૂરતો પહોળો ડેટા પાથ બનાવે છે. ડેટા પાથની પહોળાઈ s થી વધે છેtage થી stage એલ્ગોરિધમ બીટ વૃદ્ધિને સંપૂર્ણપણે સમાવવા માટે, જેથી ડેટા ઓવરફ્લો ક્યારેય ન થાય. વાસ્તવિક અથવા કાલ્પનિક આઉટપુટ બિટ પહોળાઈ log2(N)+1 બિટ્સ ઇનપુટ કરતા પહોળી છે. ના ઓવરફ્લો બિંદુથી ડિઝાઇન સંપૂર્ણપણે સલામત છે view.
· રૂપરેખાંકિત સ્કેલ શેડ્યૂલ તકનીક વપરાશકર્તાને દરેક મધ્યવર્તી પરિણામને સ્કેલિંગ ડાઉન (કાપવા) પર નિયંત્રણ પ્રદાન કરે છે જે ઓવરફ્લોનું કારણ બની શકે છે. આઉટપુટ બીટ પહોળાઈ ઇનપુટ બીટ પહોળાઈ બરાબર છે. ટેકનિક ઓવરફ્લો-સલામત છે જ્યારે સ્કેલિંગ શેડ્યૂલ વાસ્તવિક બીટ વૃદ્ધિ સાથે મેળ ખાય છે, જે પ્રાપ્ત કરવું સરળ નથી. રૂપરેખાંકિત સ્કેલિંગ માટે સાવચેતીભર્યો અભિગમ ઘણીવાર વધારાના ડાઉન સ્કેલિંગ તરફ દોરી જાય છે. પરંતુ જો રૂપાંતરિત સિગ્નલની પ્રકૃતિ અમુક અથવા તમામ s સાથે ઓવરફ્લો-સલામત હોવાનું જાણીતું છેtagવ્યાપક ડાઉનસ્કેલિંગને બાદ કરતાં, આ ટેકનિક સિગ્નલ-ટુ-નોઈઝ રેશિયો અને ચિપ રિસોર્સ યુટિલાઈઝેશન સ્ટેન્ડપોઈન્ટ બંનેથી ફાયદાકારક છે. જ્યારે સ્કેલ શેડ્યૂલ ટેકનિક માટે રૂપરેખાંકિત કરવામાં આવે છે, જો ઓવરફ્લો થયો હોય તો કોર એક ઓવરફ્લો ફ્લેગ જનરેટ કરે છે. રેડિક્સ-22 બટરફ્લાય 3-બીટ વૃદ્ધિનો પરિચય આપી શકે છે: પતંગિયા BF2I, BF2II અને ગુણક દરેકમાં થોડો ઉમેરો થઈ શકે છે. પરંતુ તમામ FFT sમાંથી માત્ર એક જ ગુણાકારtages બીટ ઉમેરી શકે છે. તે અગાઉથી અજાણ હોવાથી એસtage કે જેમાં ગુણક વધારાના બીટને પ્રેરિત કરે છે જો કોઈ હોય તો, અનસ્કેલ્ડ મોડમાં FFT એન્જિન પ્રથમ સેથી શરૂ થતા બીટ દ્વારા ડેટા પાથને વિસ્તૃત કરે છે.tage.
સ્કેલ શેડ્યૂલ ટેકનિકમાં દરેક રેડિક્સ-22 સેtage 3-બીટ વૃદ્ધિ રજૂ કરી શકે છે. s ની અંદરનો ડેટા પાથtage તે મુજબ વધે છે, એટલે કે stage આઉટપુટ s કરતાં ત્રણ બિટ્સ પહોળું છેtage ઇનપુટ. એન્જિન s પછી ત્રણ વધારાના બિટ્સને કાપી નાખે છેtage પરિણામની ગણતરી કરવામાં આવે છે, એટલે કે, stage આઉટપુટ આગામી s પર જાય તે પહેલાં ત્રણ બિટ્સ દ્વારા કાપવામાં આવે છેtagઇ. આવો અભિગમ પેટા-ઓનું અનુમાન લગાવવાની જરૂરિયાતને દૂર કરે છેtage કે જેના પર ડાઉનસ્કેલિંગ લાગુ કરવાની જરૂર છે.
નીચેના કોષ્ટક ત્રણ બિટ્સને સમજાવે છે જે ચોક્કસ s માટે 2-બીટ શેડ્યૂલ મૂલ્યના આધારે સ્કેલ શેડ્યૂલ મોડમાં કાપવામાં આવે છે.tage.

કોષ્ટક 1-1. સ્કેલ શેડ્યૂલ મોડમાં ત્રણ વધારાના બિટ્સ કાપવા

આપેલ રેડિક્સ-22 એસ માટે સ્કેલ શેડ્યૂલtage

બિટ્સ ધ કોર કટ આઉટ

ત્રણ MSB કાપો

બે MSB અને રાઉન્ડ એક LSB કાપો

એક MSB અને રાઉન્ડ બે LSB કાપો

રાઉન્ડ ત્રણ LSB's

32, 128, અથવા 512 ના FFT/IFFT જે પાવર-ઓફ-ફોર નથી, રેડિક્સ-22 પતંગિયા ઉપરાંત, એક રેડિક્સ-2 બટરફ્લાયનો ઉપયોગ કરે છે. એક છેલ્લી પ્રક્રિયા પર લાગુ થાય છેtage અને એક વધારાનો બીટ કાપી નાખે છે.
કોર સ્કેલ શેડ્યૂલ મોડમાં ઑટોમૅટિક રીતે ઓવરફ્લો ડિટેક્શનને બોલાવે છે. કોર વાસ્તવિક ઓવરફ્લો શોધે કે તરત જ ઓવરફ્લો ફ્લેગ (OVFLOW_FLAG) દેખાય છે. ફ્લેગ આઉટપુટ ફ્રેમના અંત સુધી સક્રિય રહે છે જ્યાં ઓવરફ્લો શોધાયેલ છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 9

CoreFFT v8.0
કાર્યાત્મક વર્ણન

1.4.4.2

અનસ્કેલ્ડ મોડ ઇનપુટ બિટ પહોળાઈ મર્યાદાઓ અનસ્કેલ્ડ મોડ મહત્તમ ઇનપુટને મર્યાદિત કરે છેampલે બીટ પહોળાઈ કોર દ્વારા નિયંત્રિત. નીચેનું કોષ્ટક દરેક FFT કદ માટે મહત્તમ બીટ પહોળાઈની યાદી આપે છે.
કોષ્ટક 1-2. સ્ટ્રીમિંગ અનસ્કેલ્ડ FFT મેક્સ ઇનપુટ ડેટા બિટ પહોળાઈ

FFT કદ 16

મહત્તમ ઇનપુટ પહોળાઈ 32

128

256

512

1024

2048

4096

1.4.4.3

સ્કેલ શેડ્યૂલ દાખલ કરવું સ્કેલ શેડ્યૂલ દરેક સ્ટ્રીમિંગ FFT માટે ડાઉનસ્કેલિંગ પરિબળને ઓળખે છેtagઇ. દરેક રેડિક્સ-22 સેtage સ્કેલિંગ પરિબળ સ્કેલ શેડ્યૂલના સમર્પિત બે બિટ્સ દ્વારા નિયંત્રિત થાય છે, અને રેડિક્સ-2tagનોન-પાવર-ઓફ-ફોર એફએફટીમાં વપરાયેલ e એક જ બીટ દ્વારા નિયંત્રિત થાય છે. નીચેની આકૃતિ ભૂતપૂર્વને દર્શાવે છેamp1024-pt FFT માટે સ્કેલ શેડ્યૂલ યુઝર ઇન્ટરફેસનું લે. ચેકબોક્સની જોડી ચોક્કસ Radix-22 s ને અનુરૂપ છેtage અને ડાઉનસ્કેલિંગ પરિબળના બે બિટ્સ રજૂ કરે છે. ચોક્કસ s પર વાસ્તવિક ડાઉનસ્કેલિંગ પરિબળtage ની ગણતરી 22*Bit1+Bit0 તરીકે કરવામાં આવે છે અને તે નીચેનામાંથી એક મૂલ્ય લે છે: 1, 2, 4, 8. નીચેની આકૃતિમાં દર્શાવેલ ચેકબોક્સ 10 10 10 10 11 ના દ્વિસંગી સ્કેલ શેડ્યૂલ મૂલ્યને અનુરૂપ છે. આ મૂલ્ય રજૂ કરે છે રૂઢિચુસ્ત સ્કેલ શેડ્યૂલ જે ઓવરફ્લોનું કારણ નથી.
આકૃતિ 1-7. સ્કેલ શેડ્યૂલ વપરાશકર્તા ઈન્ટરફેસ

નીચેનું કોષ્ટક દરેક FFT કદ માટે રૂઢિચુસ્ત સ્કેલ શેડ્યૂલની સૂચિ આપે છે જે સંપૂર્ણપણે ઓવરફ્લો સલામત છે.

કોષ્ટક 1-3. વિવિધ FFT કદ માટે રૂઢિચુસ્ત સ્કેલ શેડ્યૂલ

FFT કદ

રેડિક્સ-22 એસtage

4096

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 10

………..ચાલુ FFT કદ
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
કાર્યાત્મક વર્ણન

રેડિક્સ-22 એસtage

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 11

CoreFFT v8.0
ઈન્ટરફેસ

2. ઈન્ટરફેસ
આ વિભાગ CoreFFT ના ઇન્ટરફેસનું વર્ણન કરે છે.

2.1
2.1.1

ઇન-પ્લેસ FFT
આ વિભાગ કોરએફએફટીના ઇન-પ્લેસ FFTનું વર્ણન કરે છે.

રૂપરેખાંકન પરિમાણો કોરએફએફટી પાસે આરટીએલ કોડને ગોઠવવા માટે પરિમાણો (વેરીલોગ) અથવા જેનરિક (વીએચડીએલ) છે. નીચેનું કોષ્ટક પરિમાણો અને જેનરિકનું વર્ણન કરે છે. બધા પરિમાણો અને જેનરિક પૂર્ણાંક પ્રકારો છે.
કોષ્ટક 2-1. ઇન-પ્લેસ કોરએફએફટી પેરામીટર વર્ણન

પરિમાણ INVERSE

માન્ય શ્રેણી 0

ડિફaultલ્ટ 0

વર્ણન
0: ફોરવર્ડ ફોરિયર ટ્રાન્સફોર્મ 1: ઇન્વર્સ ફોરિયર ટ્રાન્સફોર્મ

સ્કેલ

0: શરતી બ્લોક ફ્લોટિંગ પોઈન્ટ સ્કેલિંગ

1: બિનશરતી બ્લોક ફ્લોટિંગ પોઈન્ટ સ્કેલિંગ

ઇનપુટ ડેટા સ્કેલિંગ લાગુ કરવા માટે, SCALE પેરામીટરને 0 પર સેટ કરો અને ઇનપુટ ડેટામાં ગાર્ડ બિટ્સની યોગ્ય સંખ્યાને આગળ રાખો. પછી શરતી બ્લોક ફ્લોટિંગ પોઈન્ટ પર કોઈ અસર થતી નથી.

POINTS
WIDTH MEMBUF

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

પરિવર્તિત કદ. નોંધ: 16384-pt FFT માત્ર RTG4, PolarFire અને PolarFire SoC ભાગો પર જ સપોર્ટેડ છે.
ડેટા અને ટ્વિડલ ફેક્ટર બીટ પહોળાઈ
0: ન્યૂનતમ (કોઈ બફર નથી) રૂપરેખાંકન 1: બફર કરેલ ગોઠવણી

SCALE_EXP_ON

0: શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ બનાવતું નથી

ઘાત કેલ્ક્યુલેટર

1: કેલ્ક્યુલેટર બનાવે છે

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

SmartFusion2, IGLOO2, RTG4, PolarFire, અને PolarFire SoC પાર્ટ્સ પર ઉપલબ્ધ માઇક્રોRAM સાથે અમલમાં મૂકવાની સૌથી મોટી RAM ડેપ્થ. જ્યારે વપરાશકર્તા દ્વારા પસંદ કરેલ ટ્રાન્સફોર્મ કદ POINTS માટે જરૂરી RAM ઊંડાઈ URAM_MAXDEPTH કરતાં વધી જાય છે, ત્યારે મોટા LSRAM બ્લોક્સનો ઉપયોગ થાય છે.

2.1.2

પોર્ટ્સ નીચેનું કોષ્ટક ઇન-પ્લેસ કોરએફએફટી આર્કિટેક્ચર માટે પોર્ટ સિગ્નલોની યાદી આપે છે.
કોષ્ટક 2-2. ઇન-પ્લેસ કોરએફએફટી પોર્ટ વર્ણન

પોર્ટ નામ DATAI_IM

ઇન/આઉટ પોર્ટ પહોળાઈ બિટ્સ વર્ણન

WIDTH

કાલ્પનિક ઇનપુટ ડેટા રૂપાંતરિત કરવાનો છે

DATAI_RE

WIDTH

વાસ્તવિક ઇનપુટ ડેટા રૂપાંતરિત કરવાનો છે

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 12

CoreFFT v8.0
ઈન્ટરફેસ

………..ચાલુ

પોર્ટ નામ

અંદર/બહાર

DATAI_VALID માં

પોર્ટ પહોળાઈ બિટ્સ 1

વર્ણન
ઇનપુટ જટિલ શબ્દ માન્ય આ સંકેત ઇનપુટ DATAI_IM, DATAI_RE પર હાજર માન્ય ઇનપુટ જટિલ શબ્દો સાથે આવે છે. જ્યારે સિગ્નલ સક્રિય હોય છે, ત્યારે ઇનપુટ જટિલ શબ્દ કોર મેમરીમાં લોડ થાય છે જો કે BUF_READY સિગ્નલની ખાતરી આપવામાં આવી હોય.

READ_OUTP માં

રૂપાંતરિત ડેટા વાંચો સામાન્ય રીતે મોડ્યુલ N જટિલ શબ્દોના એક જ વિસ્ફોટમાં, એકવાર તૈયાર થઈ જાય પછી FFT પરિણામો રજૂ કરે છે. રૂપાંતરિત ડેટા પ્રાપ્તકર્તા READ_OUTP સિગ્નલને ડિસર્ટ કરીને બર્સ્ટમાં મનસ્વી વિરામ દાખલ કરી શકે છે.

DATAO_IM

બહાર

DATAO_RE

બહાર

DATAO_VALID આઉટ

પહોળાઈ પહોળાઈ 1

કાલ્પનિક આઉટપુટ ડેટા
વાસ્તવિક આઉટપુટ ડેટા
આઉટપુટ જટિલ શબ્દ માન્ય સિગ્નલ DATAO_IM અને DATAO_RE આઉટપુટ પર હાજર માન્ય આઉટપુટ જટિલ શબ્દો સાથે આવે છે.

BUF_READY આઉટ

FFT તાજા ડેટાને સ્વીકારે છે જ્યારે તે ડેટા સ્વીકારવા માટે તૈયાર હોય ત્યારે કોર સંકેત આપે છે. કોર મેમરી પૂર્ણ ન થાય ત્યાં સુધી સિગ્નલ સક્રિય રહે છે. બીજા શબ્દોમાં કહીએ તો, POINTS જટિલ ઇનપુટ s સુધી સિગ્નલ સક્રિય રહે છેampલેસ લોડ કરવામાં આવે છે.

OUTP_READY આઉટ

FFT પરિણામો તૈયાર છે જ્યારે FFT પરિણામો રૂપાંતરિત ડેટા પ્રાપ્તકર્તા વાંચવા માટે તૈયાર હોય ત્યારે કોર સંકેત આપે છે. જ્યારે ટ્રાન્સફોર્મ્ડ ડેટા ફ્રેમ વાંચવામાં આવી રહી હોય ત્યારે સિગ્નલ સક્રિય રહે છે. સામાન્ય રીતે તે POINTS ઘડિયાળના અંતરાલો સુધી ચાલે છે સિવાય કે READ_OUTP સિગ્નલ રદ કરવામાં આવે.

SCALE_EXP

બહાર

ફ્લોર[લોગ2 ( સીલ(લોગ2(પોઇન ટીએસ)))]+1

શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગ ઘાતાંક આ વૈકલ્પિક આઉટપુટ SCALE_EXP_ON પરિમાણ સેટ કરીને સક્ષમ કરી શકાય છે. જ્યારે કોર માત્ર શરતી બ્લોક ફ્લોટિંગ-પોઇન્ટ સ્કેલિંગ મોડમાં હોય ત્યારે આઉટપુટ સક્ષમ કરી શકાય છે (પેરામીટર SCALE = 0).

પોંગ સીએલકે

બહાર

FFT એન્જિન દ્વારા ઇન-પ્લેસ મેમરી તરીકે ઇનપુટ મેમરી બફરની પોંગ બેંકનો ઉપયોગ કરવામાં આવે છે. આ વૈકલ્પિક સિગ્નલ ફક્ત બફર ગોઠવણીમાં જ માન્ય છે.
ઘડિયાળ વધતી ધાર સક્રિય મુખ્ય મુખ્ય ઘડિયાળ

SLOWCLK

એનજીઆરએસટી

ટ્વીડલ LUT આરંભ માટે ઓછી આવર્તન રાઇઝિંગ-એજ ક્લોક સિગ્નલ, તે ઓછામાં ઓછું CLK આવર્તનના આઠ ગણા વિભાજિત હોવું જોઈએ.
અસુમેળ રીસેટ એક્ટિવ-લો

મહત્વપૂર્ણ:બધા સંકેતો સક્રિય-ઉચ્ચ છે (તર્ક 1) સિવાય કે અન્યથા ઉલ્લેખિત હોય.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 13

CoreFFT v8.0
ઈન્ટરફેસ

2.2
2.2.1

સ્ટ્રીમિંગ FFT
સ્ટ્રીમિંગ FFT GUI કન્ફિગરેબલ નેટિવ ઈન્ટરફેસ અથવા AXI4 સ્ટ્રીમિંગ ઈન્ટરફેસ સાથે ઉપલબ્ધ છે.

રૂપરેખાંકન પરિમાણો કોરએફએફટી પાસે આરટીએલ કોડને ગોઠવવા માટે પરિમાણો (વેરીલોગ) અથવા જેનરિક (વીએચડીએલ) છે. નીચેનું કોષ્ટક આ પરિમાણો અને સામાન્ય બાબતોનું વર્ણન કરે છે. બધા પરિમાણો અને જેનરિક પૂર્ણાંક પ્રકારો છે.
કોષ્ટક 2-3. કોરએફએફટી સ્ટ્રીમિંગ આર્કિટેક્ચર પેરામીટર વર્ણન

પરિમાણ નામ FFT_SIZE

માન્ય રેંજ ડિફોલ્ટ
16, 32, 64, 128, 256 256, 512, 1024, 2048 અને 4096

વર્ણન
રૂપાંતર માપ બિંદુઓ કોર જટિલ ડેટાની ફ્રેમને FFT_SIZE જટિલ s ધરાવતી દરેક ફ્રેમ સાથે પ્રક્રિયા કરે છેampલેસ રૂપાંતરિત ડેટા ફ્રેમ્સ સમાન કદના છે.

NATIV_AXI4

0 - 1

IP ની ઇન્ટરફેસ પસંદગી

· 0 - મૂળ ઇન્ટરફેસ

· 1 – AXI4 સ્ટ્રીમિંગ ઈન્ટરફેસ

તે ફક્ત સ્ટ્રીમિંગ આર્કિટેક્ચર માટે જ ઉપલબ્ધ છે

SCALE_ON

0 - 1

1 - રૂપરેખાંકિત સ્કેલ શેડ્યૂલ સક્ષમ કરો

જ્યારે વિકલ્પ સક્ષમ હોય, ત્યારે કોર રૂપરેખાંકિત લાગુ કરે છે

સ્કેલ ફેક્ટર, દરેક બટરફ્લાય પછી SCALE_SCH.

0 - અનસ્કેલ્ડ મોડ

SCALE_SCH

સ્કેલ શેડ્યૂલ

જો SCALE_ON પરિમાણ 1 ની બરાબર હોય, તો SCALE_SCH નો ઉપયોગ થાય છે

દરેક પ્રક્રિયા માટે સ્કેલિંગ પરિબળ વ્યાખ્યાયિત કરોtage.

DATA_BITS TWID_BITS ઓર્ડર

8 - 32 8 - 32 0 - 1

ઇનપુટ ડેટા વાસ્તવિક અથવા કાલ્પનિક ભાગોની બીટ પહોળાઈ.

ટ્વિડલ ફેક્ટર તેના વાસ્તવિક અથવા કાલ્પનિક ભાગોની બીટ પહોળાઈ.

0: બીટ-વિપરીત ક્રમમાં આઉટપુટ ડેટા

1: સામાન્ય ક્રમમાં આઉટપુટ ડેટા

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

SmartFusion2, IGLOO2, RTG4, PolarFire, અથવા PolarFire SoC પાર્ટ્સ પર ઉપલબ્ધ માઇક્રો-RAM સાથે અમલમાં મૂકવાની સૌથી મોટી RAM ડેપ્થ. જ્યારે વપરાશકર્તા દ્વારા પસંદ કરેલ ટ્રાન્સફોર્મ કદ POINTS માટે જરૂરી RAM ઊંડાઈ URAM_MAXDEPTH કરતાં વધી જાય છે, ત્યારે મોટા LSRAM બ્લોક્સનો ઉપયોગ થાય છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 14

CoreFFT v8.0
ઈન્ટરફેસ

………..ચાલુ
પરિમાણ નામ
AXI4S_IN_DATA નોંધ: વાસ્તવિક અને કાલ્પનિક ઇનપુટ ડેટા માટે 0 ના પેડિંગને સમજાવે છેamples જ્યારે NATIV_AXI4 = 1

માન્ય શ્રેણી 8,16,24,32

ડિફaultલ્ટ 24

વર્ણન
તે આંતરિક રીતે જનરેટ કરેલ પરિમાણ છે, વપરાશકર્તા માટે સુલભ નથી. તેનો ઉપયોગ ઇનપુટ ડેટાના અર્થઘટન માટે થાય છેampAXI4 સ્ટ્રીમિંગ ઈન્ટરફેસની સુવિધા માટે બાઈટ સીમાઓના સંદર્ભમાં. AXI4S_IN_DATA કદ નીચે પ્રમાણે વ્યાખ્યાયિત:
1. જો DATA_BITS = 8 હોય તો AXI4S_IN_DATA= 8, ઇનપુટ ડેટા માટે કોઈ પેડિંગની જરૂર નથીampલેસ
2. જો 8 < DATA_BITS < 16 હોય તો AXI4S_IN_DATA = 16, ઇનપુટ ડેટાampવાસ્તવિક અને કાલ્પનિક બંને ડેટા માટે, MSB પોઝિશન પર 16 ના 0 (DATA_BITS) સાથે પેડિંગ હોવું આવશ્યક છેampલેસ મોકલતા પહેલા
3. જો 16 < DATA_BITS < 24 હોય તો AXI4S_IN_DATA = 24, ઇનપુટ ડેટાampવાસ્તવિક અને કાલ્પનિક બંને ડેટા માટે, MSB પોઝિશન પર 24 ના 0 (DATA_BITS) સાથે પેડિંગ હોવું આવશ્યક છેampલેસ મોકલતા પહેલા
4. જો 24 < DATA_BITS < 32 હોય તો AXI4S_IN_DATA = 32, ઇનપુટ ડેટાampવાસ્તવિક અને કાલ્પનિક બંને ડેટા માટે, MSB પોઝિશન પર 32 ના 0 (DATA_BITS) સાથે પેડિંગ હોવું આવશ્યક છેampલેસ મોકલતા પહેલા
નોંધ: પેડિંગ MSB થી શરૂ થવું જોઈએ.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 15

CoreFFT v8.0
ઈન્ટરફેસ

………..ચાલુ પરિમાણ નામ

માન્ય શ્રેણી

AXI4S_OUT_DATA 8,16,24,32, 40 નોંધ: વાસ્તવિક અને કાલ્પનિક આઉટપુટ ડેટા માટે 0 ના પેડિંગને સમજાવે છેamples જ્યારે NATIV_AXI4 = 1

ડિફaultલ્ટ 24

વર્ણન
તે આંતરિક રીતે જનરેટ કરેલ પરિમાણ છે, વપરાશકર્તા માટે સુલભ નથી. તેનો ઉપયોગ આઉટપુટ ડેટાનું અર્થઘટન કરવા માટે થાય છેampAXI4 સ્ટ્રીમિંગ ઈન્ટરફેસની સુવિધા માટે બાઈટ સીમાઓના સંદર્ભમાં. AXI4S_OUT_DATA કદ નીચે પ્રમાણે વ્યાખ્યાયિત થયેલ છે:
જ્યારે SCALE_ON = 0, તો આઉટપુટ sample કદ છે STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
જ્યારે SCALE_ON = 1, તો આઉટપુટ sample માપ STREAM_DATAO_BITS = DATA_BITS છે
1. જો STREAM_DATAO_BITS = 8 હોય તો AXI4S_OUT_DATA = 8, આઉટપુટ ડેટા માટે કોઈ પેડિંગ ઉમેરવામાં આવતું નથી.ampલેસ
2. જો 8 < STREAM_DATAO_BITS < 16 તોAXI4S_OUT_DATA= 16, આઉટપુટ ડેટાampવાસ્તવિક અને કાલ્પનિક બંને ડેટા માટે MSB પોઝિશન પર les 16 – (STREAM_DATAO_BITS) 0 સાથે પેડ કરવામાં આવે છેampફ્રેમિંગ પહેલાં લેસ
3. જો 16 < STREAM_DATAO_BITS < 24 તોAXI4S_OUT_DATA = 24, આઉટપુટ ડેટાampવાસ્તવિક અને કાલ્પનિક બંને ડેટા માટે MSB પોઝિશન પર les 24 – (STREAM_DATAO_BITS) 0 સાથે પેડ કરવામાં આવે છેampફ્રેમિંગ પહેલાં લેસ
4. જો 24 < STREAM_DATAO_BITS < 32 તોAXI4S_OUT_DATA = 32, આઉટપુટ ડેટાampવાસ્તવિક અને કાલ્પનિક બંને ડેટા માટે MSB પોઝિશન પર les 32-(STREAM_DATAO_BITS) 0 સાથે પેડ કરવામાં આવે છે.ampફ્રેમિંગ પહેલાં લેસ
5. જો 32 < STREAM_DATAO_BITS < 40 તોAXI4S_OUT_DATA = 40, આઉટપુટ ડેટાampવાસ્તવિક અને કાલ્પનિક બંને ડેટા માટે MSB પોઝિશન પર les 40 – ( STREAM_DATAO_BITS) 0 સાથે પેડ કરવામાં આવે છેampફ્રેમિંગ પહેલાં લેસ
નોંધ: પેડિંગ MSB થી શરૂ થવું જોઈએ.

2.2.2

પોર્ટ્સ નીચેનું કોષ્ટક સ્ટ્રીમિંગ કોરએફએફટી મેક્રો માટે પોર્ટ સિગ્નલોનું વર્ણન કરે છે.
કોષ્ટક 2-4. સ્ટ્રીમિંગ FFT I/O સિગ્નલ વર્ણન

પોર્ટનું નામ CLK SLOWCLK
CLKEN

ઇન/આઉટ ઇન ઇન
In

પોર્ટ પહોળાઈ, બિટ્સ વર્ણન

રાઇઝિંગ-એજ ક્લોક સિગ્નલ

ટ્વીડલ LUT માટે ઓછી આવર્તન રાઇઝિંગ-એજ ક્લોક સિગ્નલ

આરંભ, તે ઓછામાં ઓછા CLK ના ચાર વખતથી વિભાજીત હોવું જોઈએ

આવર્તન

વૈકલ્પિક ઘડિયાળ સક્ષમ સિગ્નલ

સિગ્નલને ડી-એસર્ટ કર્યા પછી, કોર માન્ય જનરેટ કરવાનું બંધ કરે છે

પરિણામો

એનજીઆરએસટી

આરએસટી

NATIV_AXI4 = 1 હોય ત્યારે પોર્ટ્સ ઉપલબ્ધ છે

અસુમેળ રીસેટ સિગ્નલ સક્રિય-લો. વૈકલ્પિક સિંક્રનસ રીસેટ સિગ્નલ સક્રિય-ઉચ્ચ.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 16

CoreFFT v8.0
ઈન્ટરફેસ

………..ચાલુ

પોર્ટ નામ

અંદર/બહાર

AXI4_S_DATAI_ TVALID માં

AXI4_S_DATAI_ TREADY આઉટ
AXI4_S_TDATAI માં

AXI4_S_TLASTI ઇન
AXI4_M_DATAO આઉટ _TVALID

AXI4_M_DATAO _TREADY માં

AXI4_M_TDATA આઉટ O

AXI4_M_TLAST આઉટ O
AXI4_S_CONFIG I_TVALID માં

AXI4_S_

બહાર

CONFIGI

_ટ્રેડી

AXI4_S_CONFIG માં I

AXI4_M_CONFI આઉટ GO_TVALID
AXI4_M_CONFI GO _TREADY માં

પોર્ટ પહોળાઈ, બિટ્સ વર્ણન

AXI4 બાહ્ય સ્ત્રોતમાંથી મૂળમાં ડેટા માન્ય ઇનપુટ સ્ટ્રીમ કરો

ડેટાની ઉપલબ્ધતા દર્શાવે છે. તે મૂળના START તરીકે કાર્ય કરે છે.

નોંધ:વધુ માહિતી માટે START પોર્ટ વર્ણન વાંચો.

AXI4 સ્ટ્રીમ ડેટા બાહ્ય સ્ત્રોત માટે તૈયાર છે

ડેટા સ્વીકારવાની મુખ્ય તૈયારી દર્શાવે છે

(2*

AXI4 સ્ટ્રીમ ડેટા ઇનપુટ સ્ત્રોતથી કોર સુધી.

AXI4S_IN_DATA) વાસ્તવિક ડેટા (DATAI_RE) ધરાવે છે જેમાં 0 અને કાલ્પનિક

(DATAI_IM) ડેટા તદનુસાર 0 સાથે પેડ કરેલો છે.

છેલ્લા ડેટાના ટ્રાન્સમિશનને સૂચવે છેampલે બાહ્ય થી

સ્ત્રોત

AXI4 સ્ટ્રીમ ડેટા રીસીવર માટે માન્ય આઉટપુટ સૂચવે છે કે કોર તૈયાર છે

રૂપાંતરિત ડેટા મોકલવા માટે. તે મૂળના DATAO_VALID તરીકે કાર્ય કરે છે.

નોંધ:વધુ માટે DATAO_VALID પોર્ટ વર્ણન વાંચો

માહિતી

AXI4 સ્ટ્રીમ ડેટા રીસીવર પાસેથી તૈયાર છે

બાહ્ય રીસીવરની તૈયારી દર્શાવો

મુખ્ય કાર્યક્ષમતા માટે તે હંમેશા 1 હોવું આવશ્યક છે

(2 * AXI4S_OUT_DA TA)

AXI4 ડેટા રીસીવર સુધી સ્ટ્રીમ કરો.
ટ્રાન્સફોર્મ્ડ રીઅલ ડેટા (DATAO_RE) 0 સાથે પેડ અને કાલ્પનિક ડેટા (DATAO_IM) તે મુજબ 0 સાથે પેડ કરેલો છે.

છેલ્લા રૂપાંતરિત ડેટાના ટ્રાન્સમિશનને સૂચવે છેample થી

બાહ્ય સ્ત્રોતમાંથી મૂળમાં માન્ય ઇનપુટ

રૂપરેખાંકન ડેટા ઉપલબ્ધતા સૂચવે છે

ની કોર તૈયારી દર્શાવવા માટે બાહ્ય સ્ત્રોત માટે તૈયાર

રૂપરેખાંકન ડેટા સ્વીકારી રહ્યા છીએ.

રૂપરેખાંકન ડેટા સ્ત્રોતથી કોર અને સ્ત્રોત સુધી ઇનપુટ

ડેટા ટ્રાન્સમિટ કરતા પહેલા IP ને રૂપરેખાંકિત કરવું જોઈએampલેસ તે

નીચેની રૂપરેખાંકન માહિતી સમાવે છે:

· Bit0 – INVERSE (જ્યારે બીટ વધારે હોય, ત્યારે કોર નીચેના ડેટા ફ્રેમના વ્યસ્ત FFTની ગણતરી કરે છે, અન્યથા FFT ફોરવર્ડ કરે છે)

· બીટ1 – તાજું કરો (સંબંધિત RAM બ્લોક્સમાં ટ્વિડલ ગુણાંક LUT ને ફરીથી લોડ કરો)

સ્ટેટસ ડેટા રીસીવર માટે માન્ય આઉટપુટ

ઇન્ડિકેટ કોર રૂપાંતરિત ડેટા મોકલવા માટે તૈયાર છે

પ્રાપ્તકર્તા પાસેથી સ્ટેટસ ડેટા તૈયાર

બાહ્ય રીસીવરની તૈયારી દર્શાવે છે.

મુખ્ય કાર્યક્ષમતા માટે તે હંમેશા 1 હોવું આવશ્યક છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 17

CoreFFT v8.0
ઈન્ટરફેસ

………..ચાલુ

પોર્ટ નામ

અંદર/બહાર

AXI4_M_CONFI આઉટ GO

પોર્ટ પહોળાઈ, બિટ્સ વર્ણન

સ્ટેટસ ડેટા રીસીવર સુધી પહોંચે છે

તેમાં નીચેની સ્થિતિ માહિતી શામેલ છે:

Bit0 – OVFLOW_FLAG (અંકગણિત ઓવરફ્લો ધ્વજ, જો FFT/IFFT ગણતરી ઓવરફ્લો થાય તો કોરએફએફટી ધ્વજ પર ભાર મૂકે છે. કોર ઓવરફ્લો શોધે કે તરત જ ધ્વજ શરૂ થાય છે. વર્તમાન આઉટપુટ ડેટા ફ્રેમ સમાપ્ત થાય ત્યારે ધ્વજ સમાપ્ત થાય છે)

NATIV_AXI4=0 જ્યારે પોર્ટ્સ ઉપલબ્ધ હોય

DATAI_IM

DATA_BITS

DATAI_RE

DATA_BITS

START

કાલ્પનિક ઇનપુટ ડેટા રૂપાંતરિત કરવાનો છે.
વાસ્તવિક ઇનપુટ ડેટા રૂપાંતરિત કરવાનો છે.
ટ્રાન્સફોર્મેશન સ્ટાર્ટ સિગ્નલ
પ્રથમ s ની ક્ષણ દર્શાવે છેampએન કોમ્પ્લેક્સ s ના ઇનપુટ ડેટા ફ્રેમનો leampલેસ કોરમાં પ્રવેશે છે.
જો પહેલાની ઇનપુટ ડેટા ફ્રેમ પૂર્ણ ન થઈ હોય ત્યારે START આવે છે, તો સિગ્નલને અવગણવામાં આવશે.

ઊલટું

વ્યસ્ત રૂપાંતરણ જ્યારે સિગ્નલ પર ભાર મૂકવામાં આવે છે, ત્યારે કોર નીચેના ડેટા ફ્રેમના વ્યસ્ત FFTની ગણતરી કરે છે, અન્યથા FFT ફોરવર્ડ કરે છે.

તાજું કરો

DATAO_IM

બહાર

DATAO_RE

બહાર

OUTP_READY આઉટ

1
DATA_BITS DATA_BITS 1

સંબંધિત RAM બ્લોક્સમાં ટ્વિડલ ગુણાંક LUT ને ફરીથી લોડ કરે છે.
કાલ્પનિક આઉટપુટ ડેટા
વાસ્તવિક આઉટપુટ ડેટા
FFT પરિણામો તૈયાર છે જ્યારે તે N FFT'ed ડેટાની ફ્રેમનું આઉટપુટ કરવાનું હોય ત્યારે કોર સિગ્નલની ખાતરી આપે છે. સિગ્નલની પહોળાઈ એક ઘડિયાળ અંતરાલ છે.

DATAO_VALID આઉટ

આઉટપુટ ફ્રેમ માન્ય છે
માન્ય આઉટપુટ ડેટા ફ્રેમ સાથે. એકવાર શરૂ થયા પછી, સિગ્નલ N ઘડિયાળના ચક્ર સુધી ચાલે છે.
જો ઇનપુટ ડેટા ફ્રેમ્સ વચ્ચે કોઈ અંતર વિના સતત આવતો હોય, તો એકવાર શરૂ થઈ જાય તે DATAO_VALID અનિશ્ચિત સમય સુધી ચાલશે.

OVFLOW_FLAG આઉટ

અંકગણિત ઓવરફ્લો ફ્લેગ જો FFT/IFFT ગણતરી ઓવરફ્લો થાય તો કોરએફએફટી ધ્વજને સમર્થન આપે છે. કોર ઓવરફ્લો શોધે કે તરત જ ધ્વજ શરૂ થાય છે. જ્યારે વર્તમાન આઉટપુટ ડેટા ફ્રેમ સમાપ્ત થાય છે ત્યારે ધ્વજ સમાપ્ત થાય છે.

આરએફએસ

બહાર

સ્ટાર્ટ માટેની વિનંતી જ્યારે આગલી ઇનપુટ ડેટા ફ્રેમ માટે તૈયાર હોય ત્યારે કોર સિગ્નલની ખાતરી આપે છે. આગલી ફ્રેમ માટે કોર તૈયાર થાય કે તરત જ સિગ્નલ શરૂ થાય છે. જ્યારે કોરને વિનંતી કરેલ START સિગ્નલ મળે છે ત્યારે સિગ્નલ સમાપ્ત થાય છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 18

CoreFFT v8.0
ઈન્ટરફેસ
મહત્વપૂર્ણ:બધા સંકેતો સક્રિય-ઉચ્ચ છે (તર્ક 1) સિવાય કે અન્યથા ઉલ્લેખિત હોય.

2.2.3

AXI4 સ્ટ્રીમિંગ ઇન્ટરફેસ માટે ઇનપુટ/આઉટપુટ ડેટા ફ્રેમ ફોર્મેટ જ્યારે AXI4 સ્ટ્રીમિંગ ઇન્ટરફેસ પસંદ કરવામાં આવે છે, ત્યારે ઇનપુટ અને આઉટપુટ ડેટા ફ્રેમ્સ કાસ્કેડ કરેલ વાસ્તવિક અને કાલ્પનિક ડેટા તરીકે ઉપલબ્ધ હોય છે, ડેટાampAXI4 સ્ટ્રીમિંગની સુવિધા માટે બાઈટની સીમાઓને મેચ કરવા માટે સૌપ્રથમ શૂન્ય સાથે પેડ કરવામાં આવે છે.
માજી માટેample, DATA_BITS ની 26, નજીકની બાઈટ સીમા 32 છે, તેથી વાસ્તવિક અને કાલ્પનિક ડેટા માટે છ 0 ઉમેરવાની જરૂર છેampAXI4 સ્ટ્રીમિંગ I/O ડેટાને ફ્રેમ કરવા માટે કાસ્કેડ કરતા પહેલા
કોષ્ટક 2-5. AXI4 સ્ટ્રીમિંગ ઈન્ટરફેસ I/O ડેટા ફ્રેમ ફોર્મેટ

બિટ્સ: 63…58 0નું પેડિંગ

બિટ્સ: 57…32 કાલ્પનિક ડેટા

બિટ્સ: 31..26 0નું પેડિંગ

બિટ્સ: 25…0 વાસ્તવિક ડેટા

ટીપ:કોષ્ટક 4-4માં શૂન્ય પેડિંગ માટે AXI2S_IN_DATA અને AXI3S_OUT_DATA પેરામીટરનું વર્ણન જુઓ.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 19

CoreFFT v8.0
સમય આકૃતિઓ
3. સમય આકૃતિઓ
આ વિભાગ CoreFFT ના સમય રેખાકૃતિનું વર્ણન કરે છે.
3.1 ઇન-પ્લેસ FFT
જ્યારે ઇન-પ્લેસ FFT BUF_READY સિગ્નલનો દાવો કરે છે, ત્યારે ડેટા સ્ત્રોત ડેટા સપ્લાય કરવાનું શરૂ કરે છે.ampપરિવર્તિત થવાનું છે. ઇનપુટ ડેટાના કાલ્પનિક અને વાસ્તવિક ભાગોample એકસાથે સપ્લાય કરવું જોઈએ અને તેની સાથે વેલિડિટી બીટ DATAI_VALID હોવું જોઈએ. ડેટા સ્ત્રોત s સપ્લાય કરી શકે છેample દરેક ઘડિયાળ ચક્ર પર અથવા મનસ્વી ધીમા દરે (આકૃતિ 3-1 નો સંદર્ભ લો). એકવાર FFT મોડ્યુલ N-ઇનપુટ s મેળવે છેampલેસ, તે BUF_READY સિગ્નલને ઘટાડે છે. FFT એન્જિન તૈયાર થયા પછી ડેટાને આપમેળે પ્રોસેસ કરવાનું શરૂ કરે છે. ન્યૂનતમ મેમરી રૂપરેખાંકનમાં, ડેટા લોડિંગ પૂર્ણ થયા પછી તરત જ પ્રક્રિયાનો તબક્કો શરૂ થાય છે. બફર કરેલ રૂપરેખાંકનમાં, FFT એન્જીન અગાઉના ડેટા બર્સ્ટ પર પ્રક્રિયા ન થાય ત્યાં સુધી રાહ જોઈ શકે છે. તે પછી, એન્જિન આપમેળે શરૂ થાય છે. નીચેનો આંકડો ઇનપુટ ડેટાનું લોડિંગ બતાવે છે. આકૃતિ 3-1. ઇનપુટ ડેટા લોડ કરી રહ્યું છે
રૂપાંતરણ પૂર્ણ કર્યા પછી, FFT મોડ્યુલ OUTP_READY સિગ્નલનો દાવો કરે છે અને FFT પરિણામો ઉત્પન્ન કરવાનું શરૂ કરે છે. આઉટપુટ s ના કાલ્પનિક અને વાસ્તવિક ભાગોampલેસ DATAO_IM અને DATAO_RE મલ્ટિબિટ આઉટપુટ પર એકસાથે દેખાય છે. દરેક આઉટપુટ એસample DATAO_VALID બીટ સાથે છે. ડેટા રીસીવર રૂપાંતરિત ડેટાને દરેક ઘડિયાળ ચક્ર પર અથવા મનસ્વી ધીમા દરે સ્વીકારે છે. FFT મોડ્યુલ ડેટા આઉટપુટ આપવાનું ચાલુ રાખે છે જ્યારે READ_OUTP સિગ્નલની ખાતરી કરવામાં આવે છે. આઉટપુટને નિયંત્રિત કરવા માટે sampલે રેટ, રીસીવરે જ્યારે જરૂર હોય ત્યારે READ_OUTP સિગ્નલને ડિસર્ટ કરવું જોઈએ (નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે). નીચેનો આંકડો ટ્રાન્સફોર્મ ડેટાની પ્રાપ્તિ દર્શાવે છે. આકૃતિ 3-2. રૂપાંતરિત ડેટા પ્રાપ્ત કરી રહ્યા છીએ

વાંચન દરને નિયંત્રિત કરવા માટે READ_OUTP સિગ્નલનો ઉપયોગ કરતી વખતે, સંભવિત FFT ચક્ર વૃદ્ધિને ધ્યાનમાં લેવાની જરૂર છે. ન્યૂનતમ મેમરી રૂપરેખાંકનમાં, વાંચન (અપલોડ) સમયનો કોઈપણ લંબાણ FFT ચક્રને વિસ્તૃત કરે છે આકૃતિ 1-2 જુઓ. બફર કરેલ રૂપરેખાંકનમાં, જ્યારે વાસ્તવિક અપલોડ સમય "ચક્ર i ના પરિણામો વાંચવા માટે ઉપલબ્ધ" તરીકે આકૃતિ 1-3 માં દર્શાવેલ સમર્પિત અંતરાલ કરતાં વધી જાય ત્યારે FFT ચક્ર વધે છે. ઉપરાંત, બફર કરેલ રૂપરેખાંકનમાં, આઉટપુટ બફર નવા FFT પરિણામોને સ્વીકારવાનું શરૂ કરે છે, પછી ભલેને જૂના પરિણામો વાંચવામાં ન આવ્યા હોય, આમ જૂના પરિણામોને ઓવરરાઇટ કરે છે. આ કિસ્સામાં, કોર OUTP_READY અને DATAO_VALID સિગ્નલો જ્યારે માન્ય ન હોય ત્યારે તેને ડિઝર્ટ કરે છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 20

CoreFFT v8.0
સમય આકૃતિઓ

3.2
3.2.1

સ્ટ્રીમિંગ FFT
AXI4S ઈન્ટરફેસ માટે, AXI4S ઈન્ટરફેસ પોર્ટની કામગીરી નેટીવ ઈન્ટરફેસ સાથે મેપ કરવામાં આવે છે. એકથી એક મેપિંગ માટે, 2 ના પોર્ટ્સમાં કોષ્ટક 4-2.2 જુઓ. સ્ટ્રીમિંગ FFT.
આરએફએસ અને સ્ટાર્ટ કોર ડેટા સ્ત્રોતને જણાવવા માટે આરએફએસ સિગ્નલ જનરેટ કરે છે કે તે ઇનપુટ ડેટાની આગામી ફ્રેમ માટે તૈયાર છે.ampલેસ તેના પર ભાર મૂક્યા પછી, ડેટા સ્ત્રોત START સિગ્નલ સાથે પ્રતિસાદ ન આપે ત્યાં સુધી RFS સક્રિય રહે છે.
એકવાર કોરને START મળે છે, તે RFS સિગ્નલને દૂર કરે છે અને ઇનપુટ ડેટા ફ્રેમ પ્રાપ્ત કરવાનું શરૂ કરે છે. N ઘડિયાળના અંતરાલ પછી, ડેટા ફ્રેમ રિસેપ્શન પૂર્ણ થાય છે, અને RFS સિગ્નલ ફરીથી સક્રિય થાય છે. નીચેનો આંકડો ભૂતપૂર્વ બતાવે છેample જ્યારે FFT એન્જિન ડેટા સ્ત્રોતને START સિગ્નલ પૂરો પાડવા માટે રાહ જુએ છે.
આકૃતિ 3-3. આરએફએસ શરૂઆતની રાહ જુએ છે

START સિગ્નલ કાયમી સક્રિય મૂલ્ય ધરાવે છે, અને કોર અગાઉની ફ્રેમના અંત પછી તરત જ બીજી ઇનપુટ ફ્રેમ પ્રાપ્ત કરવાનું શરૂ કરે છે. ડેટા સ્ત્રોત માટે RFS સિગ્નલ જોવા માટે તે વૈકલ્પિક છે. તે કોઈપણ સમયે START સિગ્નલનો દાવો કરી શકે છે, અને કોર શક્ય તેટલી વહેલી તકે બીજી ઇનપુટ ફ્રેમ સ્વીકારવાનું શરૂ કરે છે. આકૃતિ 3-3ની પરિસ્થિતિમાં, START સિગ્નલ પછી તરત જ નવી ફ્રેમ લોડિંગ શરૂ થાય છે. જો પહેલાની ઇનપુટ ફ્રેમ લોડ કરવામાં આવી રહી હોય ત્યારે START સિગ્નલ આવે છે, તો કોર ફ્રેમ સમાપ્ત થાય ત્યાં સુધી રાહ જુએ છે અને પછી બીજી ફ્રેમ લોડ કરવાનું શરૂ કરે છે. નીચેનો આંકડો અન્ય ભૂતપૂર્વ બતાવે છેample જ્યાં ઇનપુટ ડેટા ફ્રેમ વચ્ચેના અંતર વગર અનિશ્ચિત સમય માટે આવે છે. આકૃતિ 3-4. ટ્રાન્સફોર્મિંગ સ્ટ્રીમિંગ ડેટા
નીચેની આકૃતિ બતાવે છે કે START સિગ્નલ એક ઘડિયાળના અંતરાલથી વાસ્તવિક ઇનપુટ ફ્રેમ તરફ દોરી જાય છે. આકૃતિ 3-5. START ડેટા તરફ દોરી જાય છે

3.2.2

OUTP_READY અને DATAO_VALID
જ્યારે FFT પરિણામો તૈયાર હોય ત્યારે આ બે સંકેતો ડેટા રીસીવરને સૂચિત કરવા માટે સેવા આપે છે. OUTP_READY એ ઘડિયાળ-વ્યાપી પલ્સ છે. જ્યારે આઉટપુટ ડેટા ફ્રેમ આઉટપુટ થવા જઈ રહી હોય ત્યારે કોર ભારપૂર્વક જણાવે છે. આઉટપુટ ફ્રેમ જનરેટ કરતી વખતે કોર DATAO_VALID સિગ્નલનો દાવો કરે છે. DATAO_VALID સિગ્નલ OUTP_READY સિગ્નલને એક ઘડિયાળના અંતરાલથી પાછળ રાખે છે. નીચેનો આંકડો બે સિગ્નલો અને FFTed ડેટા ફ્રેમ વચ્ચેના સમય સંબંધો દર્શાવે છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 21

આકૃતિ 3-6. આઉટપુટ ડેટા અને હેન્ડશેક સિગ્નલ્સ

CoreFFT v8.0
સમય આકૃતિઓ

નીચેનો આંકડો એક દૃશ્ય બતાવે છે જ્યાં DATAO_VALID સિગ્નલ કાયમી રૂપે સક્રિય હોય છે જ્યારે સ્ટ્રીમિંગ ડેટામાં ફ્રેમ વચ્ચે કોઈ અંતર ન હોય.
આકૃતિ 3-7. ગેપ્સ વિના આઉટપુટ ડેટા સ્ટ્રીમિંગ

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 22

CoreFFT v8.0
ટૂલ ફ્લો
4. ટૂલ ફ્લો
આ વિભાગ CoreFFT ના સાધન પ્રવાહનું વર્ણન કરે છે.
4.1 લાઇસન્સ
CoreFFT લાઇસન્સ લૉક છે.
4.2 સ્માર્ટડિઝાઇનમાં કોરએફએફટીને ગોઠવી રહ્યું છે
CoreFFT એ Libero® IP કેટેલોગમાં ડાઉનલોડ કરવા માટે ઉપલબ્ધ છે web ભંડાર તે કેટલોગમાં સૂચિબદ્ધ થયા પછી, કોરને સ્માર્ટડિઝાઇન ફ્લોનો ઉપયોગ કરીને ઇન્સ્ટન્ટ કરી શકાય છે. SmartDesign પ્રોજેક્ટ કેવી રીતે બનાવવો તે જાણવા માટે, SmartDesign વપરાશકર્તા માર્ગદર્શિકા જુઓ. કોર ઇન્સ્ટન્સને રૂપરેખાંકિત અને જનરેટ કર્યા પછી, કોરએફએફટી સાથે પૂરી પાડવામાં આવેલ ટેસ્ટ-બેન્ચનો ઉપયોગ કરીને મૂળભૂત કાર્યક્ષમતાનું અનુકરણ કરી શકાય છે. ટેસ્ટબેન્ચ પેરામીટર્સ આપમેળે કોરએફએફટી કન્ફિગરેશનમાં એડજસ્ટ થાય છે. કોરએફએફટીને મોટી ડિઝાઇનના ઘટક તરીકે ત્વરિત કરી શકાય છે.
મહત્વપૂર્ણ: CoreFFT લિબેરો ઇન્ટિગ્રેટેડ ડિઝાઇન એન્વાયર્નમેન્ટ (IDE) અને Libero SoC બંને સાથે સુસંગત છે. અન્યથા ઉલ્લેખિત કર્યા સિવાય, આ દસ્તાવેજ લિબેરો IDE અને Libero SoC બંનેને ઓળખવા માટે લિબેરો નામનો ઉપયોગ કરે છે. આકૃતિ 4-1. સ્માર્ટડિઝાઇન કોરએફએફટી ઇન્સ્ટન્સ View
કોર સ્માર્ટડિઝાઇનમાં રૂપરેખાંકન ગ્રાફિકલ યુઝર ઇન્ટરફેસ (GUI) નો ઉપયોગ કરીને ગોઠવી શકાય છે. એક માજીampSmartFusion2 કુટુંબ માટે GUI નું le નીચેની આકૃતિમાં બતાવવામાં આવ્યું છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 23

આકૃતિ 4-2. સ્માર્ટડિઝાઇનમાં કોરએફએફટીને ગોઠવી રહ્યું છે

CoreFFT v8.0
ટૂલ ફ્લો

4.3 સિમ્યુલેશન ફ્લો
કોરએફએફટી માટેની વપરાશકર્તા ટેસ્ટબેન્ચ રિલીઝમાં શામેલ છે. આ કરવા માટે, નીચેના પગલાંઓ કરો: 1. વપરાશકર્તા ટેસ્ટબેન્ચ ચલાવવા માટે, Libero SoC ડિઝાઇન હાયરાર્કી ફલકમાં કોરએફએફટી ઇન્સ્ટન્ટિયેશન પર ડિઝાઇન રૂટ સેટ કરો. 2. ચકાસો પ્રી-સિન્થેસાઇઝ્ડ ડિઝાઇન હેઠળ, Libero SoC ડિઝાઇન ફ્લો વિન્ડોમાં, સિમ્યુલેટ પર જમણું ક્લિક કરો અને પછી ઇન્ટરેક્ટિવલી ખોલો પસંદ કરો. આ મોડલસિમને બોલાવે છે અને આપમેળે સિમ્યુલેશન ચલાવે છે.
મહત્વપૂર્ણ:કોરના VHDL સંસ્કરણનું અનુકરણ કરતી વખતે, તમે IEEE.NUMERIC_STD લાઇબ્રેરી ચેતવણીઓથી છૂટકારો મેળવવા માગી શકો છો. આમ કરવા માટે, આપમેળે જનરેટ થયેલ run.do માં નીચેની બે લીટીઓ ઉમેરો file:
· NumericStdNoWarnings -1 સેટ કરો · StdArithNoWarnings -1 સેટ કરો

4.3.1 4.3.1.1

ટેસ્ટબેન્ચ કોરએફએફટીને ચકાસવા અને ચકાસવા માટે વપરાતી યુનિફાઇડ ટેસ્ટબેન્ચને યુઝર ટેસ્ટબેન્ચ કહેવામાં આવે છે.
વપરાશકર્તા ટેસ્ટબેન્ચ નીચેની આકૃતિ ટેસ્ટબેન્ચ માટે બ્લોક ડાયાગ્રામ દર્શાવે છે. નીચેનું સમીકરણ બતાવે છે કે કેવી રીતે સુવર્ણ વર્તણૂંક FFT આમાં દર્શાવેલ મર્યાદિત ચોકસાઇ ગણતરીઓને અમલમાં મૂકે છે
x(k) = n= 0N-1X(n)e?jnk2?/N

પરિચયમાં સમીકરણ 1 અથવા સમીકરણ 2, ગોલ્ડન એફએફટી અને કોરએફએફટી બંને એકસરખા રૂપરેખાંકિત છે અને સમાન પરીક્ષણ સંકેત મેળવે છે. ટેસ્ટબેન્ચ ગોલ્ડન મોડ્યુલના આઉટપુટ સિગ્નલો અને વાસ્તવિક કોરએફએફટીની તુલના કરે છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 24

આકૃતિ 4-3. કોરએફએફટી યુઝર ટેસ્ટબેન્ચ

CoreFFT v8.0
ટૂલ ફ્લો

ટેસ્ટબેન્ચે ભૂતપૂર્વampજનરેટ કરેલ FFT મોડ્યુલનો ઉપયોગ કેવી રીતે કરવો તે વિશે. ટેસ્ટબેન્ચ જરૂરિયાતો અનુસાર સુધારી શકાય છે.
૪.૪ ડિઝાઇન મર્યાદાઓ
મુખ્ય સમયને અપવાદોની જરૂર છે (એટલે કે, ખોટા પાથ અને મલ્ટી સાયકલ પાથ) નો ઉપયોગ ઘડિયાળની સીમાઓ વચ્ચે કરવાનો છે. ઉમેરવા માટે જરૂરી અવરોધોના સંદર્ભ માટે, પાથમાંથી CoreFFT.sdc જુઓ. /component/Actel/DirectCores/CoreFFT/ /constraints/ CoreFFT.sdc.
લિબેરો એસઓસીમાં 4.5 સંશ્લેષણ
પસંદ કરેલ રૂપરેખાંકનનું સંશ્લેષણ ચલાવવા માટે, નીચેના પગલાંઓ કરો: 1. રૂપરેખાંકન GUI માં ડિઝાઇન રૂટને યોગ્ય રીતે સુયોજિત કરો. 2. ઇમ્પ્લીમેન્ટ ડિઝાઇન હેઠળ, ડિઝાઇન ફ્લો ટેબમાં, સિન્થેસાઇઝ પર જમણું ક્લિક કરો અને રન પસંદ કરો.
4.6 Libero SoC માં સ્થળ અને માર્ગ
ડિઝાઇન રૂટને યોગ્ય રીતે સેટ કર્યા પછી અને સિન્થેસિસ ચલાવો. ડિઝાઇન ફ્લો ટેબમાં ઇમ્પ્લીમેન્ટ ડિઝાઇન હેઠળ, પ્લેસ અને રૂટ પર જમણું ક્લિક કરો અને રન પર ક્લિક કરો.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 25

CoreFFT v8.0
સિસ્ટમ એકીકરણ
5. સિસ્ટમ એકીકરણ
આ વિભાગ ભૂતપૂર્વ પ્રદાન કરે છેample જે CoreFFT નું એકીકરણ દર્શાવે છે.
5.1 ઇન-પ્લેસ FFT
નીચેની આકૃતિ ભૂતપૂર્વ દર્શાવે છેampકોરનો ઉપયોગ કરીને. જ્યારે ઇન-પ્લેસ FFT BUF_READY સિગ્નલનો દાવો કરે છે, ત્યારે ડેટા સ્ત્રોત ડેટા સપ્લાય કરવાનું શરૂ કરે છે.ampપરિવર્તિત થવાનું છે. ઇનપુટ ડેટાના કાલ્પનિક અને વાસ્તવિક ભાગોample એકસાથે સપ્લાય કરવું જોઈએ અને તેની સાથે માન્યતા bit-DATAI_VALID સાથે હોવું જોઈએ. ડેટા સ્ત્રોત s સપ્લાય કરી શકે છેample દરેક ઘડિયાળ ચક્ર પર અથવા મનસ્વી ધીમા દરે (જુઓ આકૃતિ 3-1). FFT મોડ્યુલ N-ઇનપુટ s મેળવે પછીampલેસ, તે BUF_READY સિગ્નલને ઘટાડે છે. આકૃતિ 5-1. ઉદાampઇન-પ્લેસ FFT સિસ્ટમની le

FFT એન્જિન તૈયાર થયા પછી ડેટાને આપમેળે પ્રોસેસ કરવાનું શરૂ કરે છે. ન્યૂનતમ મેમરી રૂપરેખાંકનમાં, ડેટા લોડિંગ પૂર્ણ થયા પછી તરત જ પ્રક્રિયાનો તબક્કો શરૂ થાય છે. બફર કરેલ રૂપરેખાંકનમાં, FFT એન્જિન અગાઉના ડેટા બર્સ્ટની પ્રક્રિયા થાય ત્યાં સુધી રાહ જોઈ શકે છે. પછી એન્જિન આપમેળે શરૂ થાય છે.
5.2 FFT સ્ટ્રીમિંગ
કોર દરેક ઘડિયાળ ચક્ર પર આવતા ડેટા પર FFT ફોરવર્ડ કરે છે. ડેટા સ્ત્રોત ડેટા સપ્લાય કરવાનું ચાલુ રાખે છે જ્યારે ડેટા રીસીવર સતત FFT-ed પરિણામો મેળવે છે અને જો જરૂરી હોય તો ઓવરફ્લો ફ્લેગનું નિરીક્ષણ કરે છે. જો ડેટા ફ્રેમ્સની પ્રક્રિયા જરૂરી હોય તો વૈકલ્પિક ઇનપુટ START સિગ્નલ અને આઉટપુટ RFS સિગ્નલનો ઉપયોગ કરી શકાય છે. ડેટા સ્ત્રોત બીજી ફ્રેમની શરૂઆતને ચિહ્નિત કરવા માટે START સિગ્નલ જનરેટ કરે છે, અને ડેટા રીસીવર આઉટપુટ ફ્રેમની શરૂઆતને ચિહ્નિત કરવા માટે RFS સિગ્નલનો ઉપયોગ કરે છે. સ્ટ્રીમિંગ કોરએફએફટી નીચેની આકૃતિમાં બતાવ્યા પ્રમાણે, અનંત જટિલ ડેટા સ્ટ્રીમ્સ પર પ્રક્રિયા કરી શકે છે.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 26

આકૃતિ 5-2. ઉદાampસ્ટ્રીમિંગ એફએફટી સિસ્ટમનું લે

CoreFFT v8.0
સિસ્ટમ એકીકરણ

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 27

CoreFFT v8.0
પરિશિષ્ટ A: ઇન-પ્લેસ FFT ઉપકરણ ઉપયોગ…

6. પરિશિષ્ટ A: ઇન-પ્લેસ FFT ઉપકરણનો ઉપયોગ અને પ્રદર્શન
કોષ્ટક 6-1 અને કોષ્ટક 6-2 વિવિધ FFT કદ અને ડેટા પહોળાઈ માટે ઉપયોગ અને પ્રદર્શન દર્શાવે છે. કોષ્ટક 6-3 માં સૂચિબદ્ધ રૂપરેખાંકનમાંથી નંબરો મેળવવામાં આવ્યા હતા.
કોષ્ટક 6-1. ઇન-પ્લેસ FFT SmartFusion2 M2S050 ઉપકરણ ઉપયોગ અને પ્રદર્શન (ન્યૂનતમ મેમરી કન્ફિગરેશન)

મુખ્ય પરિમાણો

ફેબ્રિક સંસાધન વપરાશ

બ્લોક્સ

પ્રદર્શન

પોઈન્ટ 256

પહોળાઈ 18

ડીએફએફ 1227

4 LUT 1245

કુલ 2472

LSRAM MACC

ઘડિયાળ દર
328

FFT સમય(ઓ)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

કોષ્ટક 6-2. ઇન-પ્લેસ FFT SmartFusion2 M2S050 ઉપકરણ ઉપયોગ અને પ્રદર્શન (બફર્ડ કન્ફિગરેશન)

મુખ્ય પરિમાણો

POINTS પહોળાઈ

256

512

1024

4096

ફેબ્રિક સંસાધન વપરાશ

ડીએફએફ

4LUT

કુલ

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

બ્લોક્સ LSRAM 7 7 7 28

MACC 4 4 4 4

પ્રદર્શન

ઘડિયાળનો દર FFT સમય (ઓ)

328

3.3

321

7.4

310

16.8

281

87.8

ટીપ: · કોષ્ટક 6-1 અને કોષ્ટક 6-2 માંનો ડેટા લાક્ષણિક સંશ્લેષણ સેટિંગ્સનો ઉપયોગ કરીને મેળવવામાં આવ્યો હતો. Synplify ફ્રીક્વન્સી (MHz) 500 પર સેટ કરવામાં આવી હતી
· ઉપયોગિતા નંબરો Libero v12.4 નો ઉપયોગ કરીને મેળવવામાં આવે છે અને નવા સંશોધનો સાથે સંભવિત વિસ્તાર અને પ્રદર્શન સુધારણા હોઈ શકે છે.
· સંશ્લેષણ સેટિંગ્સમાં, ROM ઘટકોને તર્ક સાથે મેપ કરવામાં આવે છે અને હાઇ સ્પીડ માટે RAM ઓપ્ટિમાઇઝેશન મેપ કરવામાં આવે છે.
લેઆઉટ સેટિંગ્સ નીચે મુજબ હતી:
ડિઝાઇનર બ્લોક બનાવટ સક્ષમ
ઉચ્ચ પ્રયાસ લેઆઉટ સક્ષમ
· દર્શાવેલ FFT સમય માત્ર પરિવર્તન સમય દર્શાવે છે. તે ડેટા ડાઉનલોડિંગ અથવા પરિણામ અપલોડિંગ સમય માટે જવાબદાર નથી

કોષ્ટક 6-3. ઇન-પ્લેસ FFT પોલરફાયર MPF300 ઉપકરણોનો ઉપયોગ અને પ્રદર્શન (ન્યૂનતમ મેમરી કન્ફિગરેશન)

મુખ્ય પરિમાણો

ફેબ્રિક સંસાધન વપરાશ

મહત્તમ ઘડિયાળ

POINTS WIDTH uRAM ઊંડાઈ 4 LUT DFF uRAM LSRAM MACC આવર્તન

512

939 1189 9

415

ટ્રાન્સફોર્મ ટાઈમ (યુએસ)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 28

CoreFFT v8.0
પરિશિષ્ટ A: ઇન-પ્લેસ FFT ઉપકરણ ઉપયોગ…

………..ચાલુ

મુખ્ય પરિમાણો

ફેબ્રિક સંસાધન વપરાશ

મહત્તમ ઘડિયાળ

POINTS WIDTH uRAM ઊંડાઈ 4 LUT DFF uRAM LSRAM MACC આવર્તન

512

1519 1275 0

386

512

2494 2841 0

364

1024 25

3088 2859 0

369

4096 18

4161 1679 0

352

4096 25

6426 3237 0

339

16384 18

9667 3234 0

296

16384 25

17285 5483 0

325

ટ્રાન્સફોર્મ ટાઈમ (યુએસ)
6.2 6.7 14.3 70.1 73 387 353.5

કોષ્ટક 6-4. ઇન-પ્લેસ FFT પોલરફાયર MPF300 ઉપકરણ ઉપયોગ અને પ્રદર્શન (બફર્ડ કન્ફિગરેશન)

મુખ્ય પરિમાણો

ફેબ્રિક સંસાધન વપરાશ

મહત્તમ ઘડિયાળ

POINTS WIDTH uRAM ઊંડાઈ 4 LUT DFF uRAM LSRAM MACC આવર્તન

ટ્રાન્સફોર્મ ટાઈમ (યુએસ)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 18

512

4962 4488 168 0

278

18.7

16384 18

12346 6219 0

126

335

342

ટીપ: · કોષ્ટક 6-3 અને કોષ્ટક 6-4 માંનો ડેટા લાક્ષણિક Libero SoC ટૂલ સેટિંગ્સનો ઉપયોગ કરીને મેળવવામાં આવ્યો હતો. સમય મર્યાદા 400 MHz પર સેટ કરવામાં આવી હતી
· ઉપયોગિતા નંબરો Libero v12.4 નો ઉપયોગ કરીને મેળવવામાં આવે છે અને નવા સંશોધનો સાથે સંભવિત વિસ્તાર અને પ્રદર્શન સુધારણા હોઈ શકે છે.
· સંશ્લેષણ સેટિંગ્સમાં, ROM ઘટકોને તર્ક સાથે મેપ કરવામાં આવે છે અને હાઇ સ્પીડ માટે RAM ઓપ્ટિમાઇઝેશન મેપ કરવામાં આવે છે.
· સ્થળ અને માર્ગ સમય-સંચાલિત ઉચ્ચ પ્રયાસ લેઆઉટ માટે સેટ કરવામાં આવ્યો હતો
· FFT સમય માત્ર પરિવર્તન સમયને પ્રતિબિંબિત કરે છે. તે ડેટા ડાઉનલોડિંગ અથવા પરિણામ અપલોડિંગ સમય માટે જવાબદાર નથી

મહત્વપૂર્ણ:FPGA સંસાધનો અને PolarFire SoC કુટુંબ માટે પ્રદર્શન ડેટા PolarFire કુટુંબ જેવો જ છે.

કોષ્ટક 6-5. ઇન-પ્લેસ FFT ઉપયોગિતા અને પ્રદર્શન રૂપરેખાંકન પરિમાણ INVERSE SCALE SCALE_EXP_ON HDL પ્રકાર

મૂલ્ય 0 0 0 વેરિલોગ

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 29

CoreFFT v8.0
પરિશિષ્ટ B: સ્ટ્રીમિંગ FFT ઉપકરણ ઉપયોગ...

7. પરિશિષ્ટ B: સ્ટ્રીમિંગ FFT ઉપકરણ ઉપયોગ અને પ્રદર્શન
નીચેના કોષ્ટકો વિવિધ સ્ટ્રીમિંગ FFT રૂપરેખાંકનો માટે ઉપયોગ અને પ્રદર્શનની યાદી આપે છે.
કોષ્ટક 7-1. સ્ટ્રીમિંગ FFT SmartFusion2 M2S050T સ્પીડ ગ્રેડ -1

મુખ્ય પરિમાણો

સંસાધન ઉપયોગ

બ્લોક્સ

ઘડિયાળ દર

FFT_SIZE DATA_BITS TWID_BITS ઓર્ડર DFF 4LUT કુલ LSRAM uRAM MACC

રિવર્સ 2198 1886 4084 0

241

સામાન્ય 1963 1600 3563 0

241

રિવર્સ 3268 2739 6007 0

225

રિવર્સ 3867 3355 7222 0

217

128

રિવર્સ 4892 4355 9247 5

216

256

રિવર્સ 5510 5302 10812 7

229

256

સામાન્ય 5330 5067 10406 3

229

256

રિવર્સ 8642 7558 16200 8

223

512

રિવર્સ 6634 6861 13495 10

228

512

રિવર્સ 9302 8862 18164 12

228

1024

રિવર્સ 10847 11748 22595 17

225

1024

રિવર્સ 11643 12425 24068 19

221

ટીપ: · uRAM મહત્તમ ઊંડાઈ 64 પર સેટ કરવામાં આવી હતી
· ઉપયોગિતા નંબરો Libero v12.4 નો ઉપયોગ કરીને મેળવવામાં આવે છે, અને નવા પુનરાવર્તનો સાથે સંભવિત વિસ્તાર અને પ્રદર્શન સુધારણા હોઈ શકે છે.
· સંશ્લેષણ સેટિંગ્સમાં, ROM ઘટકોને તર્ક સાથે મેપ કરવામાં આવે છે અને હાઇ સ્પીડ માટે RAM ઓપ્ટિમાઇઝેશન મેપ કરવામાં આવે છે. Synplify આવર્તન 500 પર સેટ કરવામાં આવી હતી
· લેઆઉટ ઉચ્ચ પ્રયાસ મોડ સેટ કરવામાં આવ્યો હતો

કોષ્ટક 7-2. સ્ટ્રીમિંગ FFT પોલરફાયર MPF300 સ્પીડ ગ્રેડ -1

મુખ્ય પરિમાણો
FFT_SIZE DATA_BIT TWID_BITS સ્કેલ uRAM ઓર્ડરની ઊંડાઈ

સંસાધન ઉપયોગ

ઘડિયાળ

4LUT DFF uRAM LSRAM MACC દર

256 રિવર્સ 1306 1593 6

319

256 સામાન્ય 1421 1700 12 0

319

256 રિવર્સ 1967 2268 18 0

319

256 રિવર્સ 2459 2692 15 0

319

128

256 સામાન્ય 4633 4911 44 0

310

256

બંધ

256 સામાન્ય 6596 6922 94 0

307

256

512

રિવર્સ 8124 8064 0

304

રિવર્સ 6686 5691 0

293

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 30

CoreFFT v8.0
પરિશિષ્ટ B: સ્ટ્રીમિંગ FFT ઉપકરણ ઉપયોગ...

………..ચાલુ કોર પેરામીટર્સ
FFT_SIZE DATA_BIT TWID_BITS સ્કેલ uRAM ઓર્ડરની ઊંડાઈ

સંસાધન ઉપયોગ

ઘડિયાળ

4LUT DFF uRAM LSRAM MACC દર

1024

રિવર્સ 13974 10569 0

304

1024

સામાન્ય 14289 10816 0

307

2048

સામાન્ય 12852 7640 0

304

2048

રિવર્સ 12469 7319 0

315

4096

સામાન્ય 29977 14288 0

305

4096

512 સામાન્ય 34448 17097 120 48

301

ટીપ: · અગાઉના કોષ્ટકમાંનો ડેટા લાક્ષણિક Libero SoC ટૂલ સેટિંગ્સનો ઉપયોગ કરીને મેળવવામાં આવ્યો હતો. સમય મર્યાદા 400 MHz પર સેટ કરવામાં આવી હતી
· AXI4S ઈન્ટરફેસ અને મૂળ ઈન્ટરફેસ બંને માટે સ્ટ્રીમિંગ આર્કિટેક્ચરના ઉપકરણ ઉપયોગની સંખ્યા લગભગ સમાન છે
· ઉપયોગિતા નંબરો Libero v12.4 નો ઉપયોગ કરીને મેળવવામાં આવે છે, અને નવા પુનરાવર્તનો સાથે સંભવિત વિસ્તાર અને પ્રદર્શન સુધારણા હોઈ શકે છે.
· સંશ્લેષણ સેટિંગ્સમાં, ROM ઘટકોને તર્ક સાથે મેપ કરવામાં આવે છે અને હાઇ સ્પીડ માટે RAM ઓપ્ટિમાઇઝેશન મેપ કરવામાં આવે છે.
· સમય-સંચાલિત ઉચ્ચ પ્રયાસ લેઆઉટ માટે સ્થળ અને માર્ગ નક્કી કરવામાં આવ્યો હતો
· પોલરફાયર એસઓસી પરિવાર માટે એફપીજીએ સંસાધનો અને પ્રદર્શન ડેટા પોલરફાયર પરિવાર જેવો જ છે

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 31

CoreFFT v8.0
પુનરાવર્તન ઇતિહાસ

8. પુનરાવર્તન ઇતિહાસ
પુનરાવર્તન ઇતિહાસ દસ્તાવેજમાં અમલમાં આવેલા ફેરફારોનું વર્ણન કરે છે. ફેરફારોને પુનરાવર્તન દ્વારા સૂચિબદ્ધ કરવામાં આવે છે, જે સૌથી વર્તમાન પ્રકાશનથી શરૂ થાય છે.
કોષ્ટક 8-1. પુનરાવર્તન ઇતિહાસ

પુનરાવર્તન તારીખ વર્ણન

08/2022 દસ્તાવેજના પુનરાવર્તન C માં, કોષ્ટક 6-1, કોષ્ટક 6-2, કોષ્ટક 6-3, કોષ્ટક 6-4, કોષ્ટક 7-1, અપડેટ કરવામાં આવ્યું છે.

અને કોષ્ટક 7-2.

07/2022 દસ્તાવેજના પુનરાવર્તન B માં ફેરફારોની સૂચિ નીચે મુજબ છે:

· અપડેટ કરેલ: 2 માં કોષ્ટક 2-2.1.2. બંદરો.

· અપડેટ કરેલ: 2 માં કોષ્ટક 4-2.2.2. બંદરો.

· અપડેટ કરેલ: 4.4. ડિઝાઇન મર્યાદાઓ.

· દૂર કરેલ: "સમયની મર્યાદાઓ ગોઠવવી" વિભાગ.

07/2022 દસ્તાવેજના પુનરાવર્તન A માં ફેરફારોની સૂચિ નીચે મુજબ છે:

· દસ્તાવેજને માઇક્રોચિપ ટેમ્પલેટ પર સ્થાનાંતરિત કરવામાં આવ્યો હતો.

· દસ્તાવેજ નંબર 50003348 થી DS50200267A માં અપડેટ કરવામાં આવ્યો હતો.

નીચેના વિભાગો અપડેટ કરવામાં આવ્યા છે:

લક્ષણોમાં કોષ્ટક 1.

ઉપકરણ ઉપયોગ અને પ્રદર્શન.

1 માં કોષ્ટક 2-1.4.4.2. અનસ્કેલ્ડ મોડ ઇનપુટ બિટ પહોળાઈ મર્યાદાઓ.

1 માં આકૃતિ 7-1.4.4.3. સ્કેલ શેડ્યૂલ દાખલ કરી રહ્યાં છીએ.

1 માં કોષ્ટક 3-1.4.4.3. સ્કેલ શેડ્યૂલ દાખલ કરી રહ્યાં છીએ.

2 માં કોષ્ટક 3-2.2.1. રૂપરેખાંકન પરિમાણો.

2 માં કોષ્ટક 4-2.2.2. બંદરો.

2 માં કોષ્ટક 2-2.1.2. બંદરો.

4 માં આકૃતિ 2-4.2. સ્માર્ટડિઝાઇનમાં કોરએફએફટીને ગોઠવી રહ્યું છે.

નીચેના વિભાગો ઉમેરવામાં આવ્યા છે: 1.4.3. સ્ટ્રીમિંગ FFT આઉટપુટ ડેટા વર્ડ્સ ઓર્ડર. 2.2.3. AXI4 સ્ટ્રીમિંગ ઇન્ટરફેસ માટે ઇનપુટ/આઉટપુટ ડેટા ફ્રેમ ફોર્મેટ. 4.3. સિમ્યુલેશન ફ્લો. 4.4. ડિઝાઇન મર્યાદાઓ. 4.5. લિબેરો એસઓસીમાં સંશ્લેષણ. 4.6. Libero SoC માં સ્થળ અને માર્ગ.
· નીચેના વિભાગો દૂર કરવામાં આવ્યા છે: "સપોર્ટેડ વર્ઝન." "કુદરતી આઉટપુટ ઓર્ડર."

—

PolarFire® SoC સપોર્ટ ઉમેર્યો.

—

"ઉત્પાદન સપોર્ટ": દૂર કર્યું.

—

CoreFFT v7.0 થી સંબંધિત અપડેટ કરેલ ફેરફારો.

—

CoreFFT v6.4 થી સંબંધિત અપડેટ કરેલ ફેરફારો.

—

CoreFFT v6.3 થી સંબંધિત અપડેટ કરેલ ફેરફારો.

—

સપોર્ટેડ ફેમિલીઝ (SAR 47942) થી સંબંધિત અપડેટ ફેરફારો.

—

CoreFFT v6.1 થી સંબંધિત અપડેટ કરેલ ફેરફારો.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 32

CoreFFT v8.0
પુનરાવર્તન ઇતિહાસ

………..સતત પુનરાવર્તન તારીખ

—

વર્ણન
દસ્તાવેજના પુનરાવર્તન 3.0 માં ફેરફારોની સૂચિ નીચે મુજબ છે: · CoreFFT v6.0 થી સંબંધિત ફેરફારો અપડેટ કરવામાં આવ્યા છે. · રીલીઝ SmartFusion2 ફેમિલી માટે સપોર્ટ ઉમેરે છે (ફક્ત ઇન-પ્લેસ આર્કિટેક્ચર).
દસ્તાવેજના પુનરાવર્તન 2.0 માં ફેરફારોની સૂચિ નીચે મુજબ છે: · CoreFFT v5.0 થી સંબંધિત ફેરફારો અપડેટ કરવામાં આવ્યા છે. · આ પ્રકાશન હાલના ઇન-પ્લેસ CoreFFT v4.0 માં એક નવું આર્કિટેક્ચર ઉમેરે છે. · નવું આર્કિટેક્ચર સ્ટ્રીમિંગ ફોરવર્ડ અને ઇન્વર્સ એફએફટીને સપોર્ટ કરે છે જે ડેટાના હાઇ સ્પીડ સ્ટ્રીમને રૂપાંતરિત કરે છે.
પ્રારંભિક પ્રકાશન.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 33

CoreFFT v8.0
માઇક્રોચિપ FPGA સપોર્ટ
માઈક્રોચિપ એફપીજીએ પ્રોડક્ટ્સ ગ્રૂપ તેના ઉત્પાદનોને ગ્રાહક સેવા, ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર, સહિત વિવિધ સપોર્ટ સેવાઓ સાથે સમર્થન આપે છે. webસાઇટ અને વિશ્વવ્યાપી વેચાણ કચેરીઓ. ગ્રાહકોને સપોર્ટનો સંપર્ક કરતા પહેલા માઇક્રોચિપ ઓનલાઈન સંસાધનોની મુલાકાત લેવાનું સૂચન કરવામાં આવે છે કારણ કે તે ખૂબ જ સંભવ છે કે તેમના પ્રશ્નોના જવાબ પહેલેથી જ આપવામાં આવ્યા છે. દ્વારા ટેકનિકલ સપોર્ટ સેન્ટરનો સંપર્ક કરો webwww.microchip.com/support પર સાઇટ. FPGA ઉપકરણ ભાગ નંબરનો ઉલ્લેખ કરો, યોગ્ય કેસ શ્રેણી પસંદ કરો અને ડિઝાઇન અપલોડ કરો fileટેક્નિકલ સપોર્ટ કેસ બનાવતી વખતે. બિન-તકનીકી ઉત્પાદન સપોર્ટ માટે ગ્રાહક સેવાનો સંપર્ક કરો, જેમ કે ઉત્પાદન કિંમત, ઉત્પાદન અપગ્રેડ, અપડેટ માહિતી, ઓર્ડર સ્થિતિ અને અધિકૃતતા.
· ઉત્તર અમેરિકાથી, 800.262.1060 પર કૉલ કરો · બાકીના વિશ્વમાંથી, 650.318.4460 પર કૉલ કરો · ફેક્સ, વિશ્વમાં ગમે ત્યાંથી, 650.318.8044
માઇક્રોચિપ માહિતી
માઈક્રોચિપ Webસાઇટ
માઇક્રોચિપ અમારા દ્વારા ઑનલાઇન સપોર્ટ પ્રદાન કરે છે webwww.microchip.com/ પર સાઇટ. આ webબનાવવા માટે સાઇટનો ઉપયોગ થાય છે files અને ગ્રાહકો માટે સરળતાથી ઉપલબ્ધ માહિતી. ઉપલબ્ધ કેટલીક સામગ્રીમાં શામેલ છે:
· ઉત્પાદન આધાર ડેટા શીટ્સ અને ત્રુટિસૂચી, એપ્લિકેશન નોંધો અને એસample પ્રોગ્રામ્સ, ડિઝાઇન સંસાધનો, વપરાશકર્તાની માર્ગદર્શિકાઓ અને હાર્ડવેર સપોર્ટ દસ્તાવેજો, નવીનતમ સોફ્ટવેર રિલીઝ અને આર્કાઇવ કરેલ સોફ્ટવેર
· સામાન્ય ટેકનિકલ સપોર્ટ વારંવાર પૂછાતા પ્રશ્નો (FAQ), ટેકનિકલ સપોર્ટ વિનંતીઓ, ઑનલાઇન ચર્ચા જૂથો, માઇક્રોચિપ ડિઝાઇન પાર્ટનર પ્રોગ્રામ મેમ્બર લિસ્ટિંગ
· માઇક્રોચિપ પ્રોડક્ટ સિલેક્ટર અને ઓર્ડરિંગ ગાઇડ્સ, નવીનતમ માઇક્રોચિપ પ્રેસ રિલીઝ, સેમિનાર અને ઇવેન્ટ્સની સૂચિ, માઇક્રોચિપ સેલ્સ ઑફિસની સૂચિ, વિતરકો અને ફેક્ટરી પ્રતિનિધિઓનો વ્યવસાય
ઉત્પાદન ફેરફાર સૂચના સેવા
માઇક્રોચિપની પ્રોડક્ટ ચેન્જ નોટિફિકેશન સર્વિસ ગ્રાહકોને માઇક્રોચિપ પ્રોડક્ટ્સ પર વર્તમાન રાખવામાં મદદ કરે છે. સબ્સ્ક્રાઇબર્સને ઈમેલ સૂચના પ્રાપ્ત થશે જ્યારે પણ કોઈ ચોક્કસ ઉત્પાદન કુટુંબ અથવા રુચિના વિકાસ સાધનથી સંબંધિત ફેરફારો, અપડેટ્સ, પુનરાવર્તનો અથવા ત્રુટિસૂચી હશે. નોંધણી કરવા માટે, www.microchip.com/pcn પર જાઓ અને નોંધણી સૂચનાઓને અનુસરો.
ગ્રાહક આધાર
માઇક્રોચિપ ઉત્પાદનોના વપરાશકર્તાઓ વિવિધ ચેનલો દ્વારા સહાય મેળવી શકે છે: · વિતરક અથવા પ્રતિનિધિ · સ્થાનિક વેચાણ કાર્યાલય · એમ્બેડેડ સોલ્યુશન્સ એન્જીનિયર (ઇએસઇ) · ટેકનિકલ સપોર્ટ
આધાર માટે ગ્રાહકોએ તેમના વિતરક, પ્રતિનિધિ અથવા ESE નો સંપર્ક કરવો જોઈએ. ગ્રાહકોને મદદ કરવા માટે સ્થાનિક વેચાણ કચેરીઓ પણ ઉપલબ્ધ છે. વેચાણ કચેરીઓ અને સ્થાનોની સૂચિ આ દસ્તાવેજમાં શામેલ છે. દ્વારા ટેકનિકલ સપોર્ટ ઉપલબ્ધ છે webસાઇટ પર: www.microchip.com/support
માઇક્રોચિપ ડિવાઇસીસ કોડ પ્રોટેક્શન ફીચર
માઇક્રોચિપ ઉત્પાદનો પર કોડ સુરક્ષા સુવિધાની નીચેની વિગતો નોંધો:

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 34

CoreFFT v8.0
· માઇક્રોચિપ ઉત્પાદનો તેમની ચોક્કસ માઇક્રોચિપ ડેટા શીટમાં સમાવિષ્ટ સ્પષ્ટીકરણોને પૂર્ણ કરે છે. · માઇક્રોચિપ માને છે કે તેના ઉત્પાદનોનો પરિવાર સુરક્ષિત છે જ્યારે તેનો ઉપયોગ હેતુપૂર્વક, સંચાલનમાં થાય છે
સ્પષ્ટીકરણો, અને સામાન્ય સ્થિતિમાં. · માઇક્રોચિપ મૂલ્યો ધરાવે છે અને આક્રમક રીતે તેના બૌદ્ધિક સંપદા અધિકારોનું રક્ષણ કરે છે. કોડનો ભંગ કરવાનો પ્રયાસ
માઇક્રોચિપ પ્રોડક્ટની સુરક્ષા સુવિધાઓ સખત પ્રતિબંધિત છે અને તે ડિજિટલ મિલેનિયમ કોપીરાઇટ એક્ટનું ઉલ્લંઘન કરી શકે છે. · ન તો માઇક્રોચિપ કે અન્ય કોઇ સેમિકન્ડક્ટર ઉત્પાદક તેના કોડની સુરક્ષાની ખાતરી આપી શકે છે. કોડ સુરક્ષાનો અર્થ એ નથી કે અમે ઉત્પાદન "અનબ્રેકેબલ" હોવાની બાંયધરી આપીએ છીએ. કોડ સુરક્ષા સતત વિકસિત થઈ રહી છે. માઇક્રોચિપ અમારા ઉત્પાદનોની કોડ સુરક્ષા સુવિધાઓને સતત સુધારવા માટે પ્રતિબદ્ધ છે.
કાનૂની સૂચના
આ પ્રકાશન અને અહીંની માહિતીનો ઉપયોગ ફક્ત માઇક્રોચિપ ઉત્પાદનો સાથે જ થઈ શકે છે, જેમાં તમારી એપ્લિકેશન સાથે માઇક્રોચિપ ઉત્પાદનોની ડિઝાઇન, પરીક્ષણ અને સંકલનનો સમાવેશ થાય છે. અન્ય કોઈપણ રીતે આ માહિતીનો ઉપયોગ આ શરતોનું ઉલ્લંઘન કરે છે. ઉપકરણ એપ્લિકેશનો સંબંધિત માહિતી ફક્ત તમારી સુવિધા માટે પ્રદાન કરવામાં આવી છે અને અપડેટ્સ દ્વારા તેને સ્થાનાંતરિત કરવામાં આવી શકે છે. તમારી અરજી તમારા વિશિષ્ટતાઓને પૂર્ણ કરે છે તેની ખાતરી કરવાની જવાબદારી તમારી છે. વધારાના સપોર્ટ માટે તમારી સ્થાનિક માઇક્રોચિપ સેલ્સ ઑફિસનો સંપર્ક કરો અથવા, www.microchip.com/en-us/support/ design-help/client-support-services પર વધારાનો સપોર્ટ મેળવો.
આ માહિતી માઈક્રોચિપ "જેમ છે તેમ" દ્વારા પ્રદાન કરવામાં આવે છે. માઈક્રોચિપ કોઈપણ પ્રકારની રજૂઆતો અથવા વોરંટી આપતું નથી, ભલે તે સ્પષ્ટ અથવા ગર્ભિત, લેખિત અથવા મૌખિક, વૈધાનિક અથવા અન્યથા, માહિતી સાથે સંબંધિત હોય, પરંતુ મર્યાદિત નથી બિન-ઉલ્લંધન, વેપારીક્ષમતા અને વિશિષ્ટ હેતુ માટે યોગ્યતા, અથવા તેની સ્થિતિ, ગુણવત્તા અથવા પ્રદર્શનને લગતી વોરંટી.
કોઈપણ સંજોગોમાં માઈક્રોચિપ કોઈપણ અપ્રત્યક્ષ, વિશેષ, શિક્ષાત્મક, આકસ્મિક અથવા પરિણામી નુકસાન, નુકસાન, ખર્ચ અથવા કોઈપણ પ્રકારના ખર્ચ માટે જવાબદાર રહેશે નહીં જો માઈક્રોચિપને સંભાવનાની સલાહ આપવામાં આવી હોય અથવા નુકસાનો અગમ્ય હોય તો પણ. કાયદા દ્વારા મંજૂર સંપૂર્ણ હદ સુધી, માહિતી અથવા તેના ઉપયોગથી સંબંધિત કોઈપણ રીતે તમામ દાવાઓ પર માઈક્રોચિપની સંપૂર્ણ જવાબદારી, જો તમે કોઈ પણ રીતે ચૂકવણી કરી હોય તો, ફીની રકમથી વધુ નહીં હોય માહિતી માટે માઇક્રોચિપ.
લાઇફ સપોર્ટ અને/અથવા સલામતી એપ્લિકેશન્સમાં માઇક્રોચિપ ઉપકરણોનો ઉપયોગ સંપૂર્ણપણે ખરીદનારના જોખમ પર છે, અને ખરીદનાર આવા ઉપયોગથી થતા કોઈપણ અને તમામ નુકસાન, દાવાઓ, દાવો અથવા ખર્ચોમાંથી હાનિકારક માઇક્રોચિપનો બચાવ, ક્ષતિપૂર્તિ અને પકડી રાખવા સંમત થાય છે. કોઈપણ માઇક્રોચિપ બૌદ્ધિક સંપદા અધિકારો હેઠળ, જ્યાં સુધી અન્યથા જણાવ્યું ન હોય ત્યાં સુધી કોઈ લાઇસન્સ, ગર્ભિત અથવા અન્યથા આપવામાં આવતાં નથી.
ટ્રેડમાર્ક્સ
માઈક્રોચિપનું નામ અને લોગો, માઈક્રોચિપ લોગો, એડેપ્ટેક, એવીઆર, એવીઆર લોગો, એવીઆર ફ્રીક્સ, બેસ્ટાઈમ, બીટક્લાઉડ, ક્રિપ્ટોમેમરી, ક્રિપ્ટોઆરએફ, ડીએસપીઆઈસી, ફ્લેક્સપીડબલ્યુઆર, હેલ્ડો, ઈગ્લૂ, જ્યુકબ્લોક્સ, કીલોક, લિન્કલએક્સ, મેકિલેક્સ, કેલેક્સ MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST લોગો, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 લોગો, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SFST, Logo, સુપરકોમ , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, અને XMEGA એ યુએસએ અને અન્ય દેશોમાં સમાવિષ્ટ માઇક્રોચિપ ટેકનોલોજીના નોંધાયેલા ટ્રેડમાર્ક છે.
AgileSwitch, APT, ClockWorks, ધ એમ્બેડેડ કંટ્રોલ સોલ્યુશન્સ કંપની, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus Smart Logo, Qui, Quiet SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, અને ZL એ યુએસએમાં સમાવિષ્ટ માઇક્રોચિપ ટેક્નોલોજીના રજિસ્ટર્ડ ટ્રેડમાર્ક છે.
અડીનેસન્ટ કી સપ્રેશન, AKS, એનાલોગ-ફોર-ધી-ડિજિટલ એજ, કોઈપણ કેપેસિટર, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoOuthentication, CryptoCPIEMC,CCDPIM,CYP,CYP,, , ડાયનેમિક એવરેજ મેચિંગ , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, ઈન-સર્કિટ સીરીયલ પ્રોગ્રામિંગ, ICSP, INICnet, ઈન્ટેલિજન્ટ પેરેલીંગ, IntelliMOS, ઈન્ટર-ચીપ કનેક્ટિવિટી, JitterBlocker, Knob-on-Display, Kopmaxry, Kopto,View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB પ્રમાણિત લોગો, MPLIB, MPLINK, MultiTRAK, NetDetach, સર્વજ્ઞ કોડ જનરેશન, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, RIPALTAX, RIPLEX , RTG4, SAM-

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 35

CoreFFT v8.0
ICE, સીરીયલ ક્વાડ I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VeriBPHY, VeriBPHY, વેરીએક્ટર ViewSpan, WiperLock, XpressConnect અને ZENA એ યુએસએ અને અન્ય દેશોમાં સમાવિષ્ટ માઇક્રોચિપ ટેકનોલોજીના ટ્રેડમાર્ક છે. SQTP એ યુએસએમાં સમાવિષ્ટ માઇક્રોચિપ ટેક્નોલોજીનું સર્વિસ માર્ક છે, એડેપ્ટેક લોગો, ફ્રિક્વન્સી ઓન ડિમાન્ડ, સિલિકોન સ્ટોરેજ ટેક્નોલોજી અને સિમકોમ અન્ય દેશોમાં માઇક્રોચિપ ટેકનોલોજી ઇન્ક.ના નોંધાયેલા ટ્રેડમાર્ક છે. GestIC એ Microchip Technology Germany II GmbH & Co. KG નો રજિસ્ટર્ડ ટ્રેડમાર્ક છે, જે અન્ય દેશોમાં Microchip Technology Inc.ની પેટાકંપની છે. અહીં ઉલ્લેખિત અન્ય તમામ ટ્રેડમાર્ક તેમની સંબંધિત કંપનીઓની મિલકત છે. © 2022, માઇક્રોચિપ ટેકનોલોજી ઇન્કોર્પોરેટેડ અને તેની પેટાકંપનીઓ. બધા હકો અમારી પાસે રાખેલા છે. ISBN: 978-1-6683-1058-8
ગુણવત્તા વ્યવસ્થાપન સિસ્ટમ
માઇક્રોચિપની ગુણવત્તા વ્યવસ્થાપન સિસ્ટમ્સ સંબંધિત માહિતી માટે, કૃપા કરીને www.microchip.com/quality ની મુલાકાત લો.

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 36

અમેરિકા
કોર્પોરેટ ઓફિસ 2355 West Chandler Blvd. ચાંડલર, AZ 85224-6199 ટેલિફોન: 480-792-7200 ફેક્સ: 480-792-7277 ટેકનિકલ સપોર્ટ: www.microchip.com/support Web સરનામું: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 ફેક્સ: 678-957-1455 ઓસ્ટિન, TX ટેલ: 512-257-3370 બોસ્ટન વેસ્ટબોરો, એમએ ટેલિફોન: 774-760-0087 ફેક્સ: 774-760-0088 શિકાગો ઇટાસ્કા, IL ટેલ: 630-285-0071 ફેક્સ: 630-285-0075 ડલ્લાસ એડિસન, TX ટેલ: 972-818-7423 ફેક્સ: 972-818-2924 ડેટ્રોઇટ નોવી, MI ટેલ: 248-848-4000 હ્યુસ્ટન, TX ટેલ: 281-894-5983 ઇન્ડિયાનાપોલિસ નોબલ્સવિલે, IN ટેલિફોન: 317-773-8323 ફેક્સ: 317-773-5453 ટેલ: 317-536-2380 લોસ એન્જલસ મિશન વિએજો, CA ટેલ: 949-462-9523 ફેક્સ: 949-462-9608 ટેલ: 951-273-7800 રેલે, NC ટેલ: 919-844-7510 ન્યૂ યોર્ક, એનવાય ટેલિફોન: 631-435-6000 સાન જોસ, CA Tel: 408-735-9110 ટેલ: 408-436-4270 કેનેડા - ટોરોન્ટો ટેલ: 905-695-1980 ફેક્સ: 905-695-2078

વિશ્વવ્યાપી વેચાણ અને સેવા

એશિયા/પેસિફિક
ઑસ્ટ્રેલિયા – સિડની ટેલ: 61-2-9868-6733 ચાઇના – બેઇજિંગ ટેલ: 86-10-8569-7000 ચાઇના – ચેંગડુ ટેલ: 86-28-8665-5511 ચાઇના – ચોંગકિંગ ટેલ: 86-23-8980-9588 ચીન – ડોંગગુઆન ટેલિફોન: 86-769-8702-9880 ચાઇના – ગુઆંગઝુ ટેલિફોન: 86-20-8755-8029 ચીન – હાંગઝોઉ ટેલિફોન: 86-571-8792-8115 ચીન – હોંગકોંગ એસએઆર ટેલિફોન: 852-2943- ચાઇના નાનિંગ : 5100-86-25-8473 ચાઇના – ક્વિન્ગદાઓ ટેલિફોન: 2460-86-532-8502 ચાઇના – શાંઘાઇ ટેલિફોન: 7355-86-21-3326 ચાઇના – શેનયાંગ ટેલિફોન: 8000-86-24-2334 ચાઇના – શેનઝેનલ ટી -2829-86-755 ચાઇના - સુઝોઉ ટેલિફોન: 8864-2200-86-186 ચાઇના - વુહાન ટેલિફોન: 6233-1526-86-27 ચાઇના - ઝિયાન ટેલ: 5980-5300-86-29 ચીન - ઝિયામેન ટેલિફોન: 8833 -7252 ચીન – ઝુહાઈ ટેલિફોન: 86-592-2388138

એશિયા/પેસિફિક
ભારત – બેંગ્લોર ટેલિફોન: 91-80-3090-4444 ભારત – નવી દિલ્હી ટેલિફોન: 91-11-4160-8631 ભારત – પુણે ટેલિફોન: 91-20-4121-0141 જાપાન – ઓસાકા ટેલિફોન: 81-6-6152-7160 જાપાન – ટોક્યો ટેલિફોન: 81-3-6880- 3770 કોરિયા – ડેગુ ટેલ: 82-53-744-4301 કોરિયા – સિઓલ ટેલિફોન: 82-2-554-7200 મલેશિયા – કુઆલાલંપુર ટેલિફોન: 60-3-7651-7906 મલેશિયા – પેનાંગ ટેલિફોન: 60-4-227-8870 ફિલિપાઇન્સ – મનિલા ટેલિફોન: 63-2-634-9065 સિંગાપોર ટેલિફોન: 65-6334-8870 તાઇવાન – સિન ચુ ટેલિફોન: 886-3-577-8366 તાઇવાન – કાઓહસિંગ-886 7-213-7830 તાઇવાન – તાઇપેઇ ટેલિફોન: 886-2-2508-8600 થાઇલેન્ડ – બેંગકોક ટેલિફોન: 66-2-694-1351 વિયેતનામ – હો ચી મિન્હ ટેલિફોન: 84-28-5448-2100

યુરોપ
ઑસ્ટ્રિયા - વેલ્સ ટેલિફોન: 43-7242-2244-39 ફેક્સ: 43-7242-2244-393 ડેનમાર્ક - કોપનહેગન ટેલિફોન: 45-4485-5910 ફેક્સ: 45-4485-2829 ફિનલેન્ડ - એસ્પૂ ટેલિફોન: 358-9 ફ્રાન્સ – પેરિસ ટેલિફોન: 4520-820-33-1-69-53 ફેક્સ: 63-20-33-1-69-30 જર્મની – ગાર્ચિંગ ટેલિફોન: 90-79-49 જર્મની – હાન ટેલિફોન: 8931-9700-49 જર્મની – Heilbronn Tel: 2129-3766400-49 Germany – Karlsruhe Tel: 7131-72400-49 Germany – Munich Tel: 721-625370-49-89-627 Fax: 144-0-49-89-627 Germany – T Rosenheim -144-44-49 ઇઝરાયેલ – રા'નાના ટેલિફોન: 8031-354-560-972 ઇટાલી – મિલાન ટેલિફોન: 9-744-7705 ફેક્સ: 39-0331-742611 ઇટાલી – પાડોવા ટેલિફોન: 39-0331-Dr. ટેલિફોન: 466781-39-049 ફેક્સ: 7625286-31-416 નોર્વે – ટ્રોન્ડહેમ ટેલિફોન: 690399-31 પોલેન્ડ – વોર્સો ટેલિફોન: 416-690340-47 રોમાનિયા – બુકારેસ્ટ ટેલિફોન: 72884388-48-22-3325737-40-21 સ્પાઈ : 407-87-50-34-91 ફેક્સ: 708-08-90-34-91 સ્વીડન – ગોથેનબર્ગ ટેલિફોન: 708-08-91-46-31 સ્વીડન – સ્ટોકહોમ ટેલિફોન: 704-60-40-46 યુકે – વોકિંગહામ ટેલિફોન: 8-5090-4654-44 ફેક્સ: 118-921-5800-44

વપરાશકર્તા માર્ગદર્શિકા

DS50003348C-પૃષ્ઠ 37

દસ્તાવેજો / સંસાધનો

MICROCHIP v8.0 CoreFFT ફોરિયર ટ્રાન્સફોર્મ [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા
v8.0 કોરએફએફટી ફોરિયર ટ્રાન્સફોર્મ, v8.0 કોરએફએફટી, ફોરિયર ટ્રાન્સફોર્મ, ટ્રાન્સફોર્મ

સંદર્ભો

વપરાશકર્તા માર્ગદર્શિકા

v8.0 CoreFFT ફોરિયર ટ્રાન્સફોર્મ

CoreFFT v8.0

વિશિષ્ટતાઓ

ઉત્પાદન વપરાશ સૂચનાઓ

ઇન-પ્લેસ FFT

સ્ટ્રીમિંગ FFT

FAQ

પ્ર: કયા રૂપાંતરણ કદને સપોર્ટ કરવામાં આવે છે?

પ્ર: ઇનપુટ ડેટા ફોર્મેટ શું છે?

પ્ર: શું CoreFFT ફોરવર્ડ અને ઇન્વર્સ FFT ને સપોર્ટ કરે છે
કામગીરી?

દસ્તાવેજો / સંસાધનો

સંદર્ભો

એક ટિપ્પણી મૂકો

જવાબ રદ કરો

v8.0 CoreFFT ફોરિયર ટ્રાન્સફોર્મ

CoreFFT v8.0

વિશિષ્ટતાઓ

ઉત્પાદન વપરાશ સૂચનાઓ

ઇન-પ્લેસ FFT

સ્ટ્રીમિંગ FFT

FAQ

પ્ર: કયા રૂપાંતરણ કદને સપોર્ટ કરવામાં આવે છે?

પ્ર: ઇનપુટ ડેટા ફોર્મેટ શું છે?

પ્ર: શું CoreFFT ફોરવર્ડ અને ઇન્વર્સ FFT ને સપોર્ટ કરે છે કામગીરી?

દસ્તાવેજો / સંસાધનો

સંદર્ભો

સંબંધિત પોસ્ટ્સ

એક ટિપ્પણી મૂકો

જવાબ રદ કરો

પ્ર: શું CoreFFT ફોરવર્ડ અને ઇન્વર્સ FFT ને સપોર્ટ કરે છે
કામગીરી?