L-implimentazzjoni tal-FFT Streaming tappoġġja r-Radix-22
trasformazzjoni tad-decimation-in-frequency. Biex tuża l-FFT Streaming, segwi
dawn il-passi:

Inizjalizza s-sekwenza tad-dħul X(0), X(1),..., X(N-1).
Ikkonfigura d-daqs u l-punt tat-trasformazzjoni.
Wettaq l-operazzjoni FFT 'il quddiem jew inversa kif meħtieġ.
Irkupra d-dejta trasformata mis-sekwenza tal-output.

FAQ

Q: Liema daqsijiet tat-trasformazzjoni huma appoġġjati?

A: Il-CoreFFT jappoġġja daqsijiet ta' trasformazzjoni ta' 32, 64, 128, 256,
512, 1024, 2048, 4096, 8192, u 16384.

Q: X'inhu l-format tad-data tal-input?

A: Il-format tad-data tal-input huwa komplement tat-tnejn.

Q: Il-CoreFFT jappoġġja l-FFT 'il quddiem u invers
operazzjonijiet?

A: Iva, CoreFFT jappoġġja kemm FFT 'il quddiem kif ukoll invers
operazzjonijiet.

View Fullscreen

CoreFFT v8.0
Gwida għall-Utent CoreFFT
Introduzzjoni
Il-qalba Fast Fourier transform (FFT) timplimenta l-algoritmu effiċjenti Cooley-Turkey għall-komputazzjoni tat-trasformata Fourier diskreta. CoreFFT jintuża f'firxa wiesgħa ta 'applikazzjonijiet bħal komunikazzjonijiet diġitali, awdjo, kejl, kontroll u bijomedika. CoreFFT jipprovdi FFT ibbażat fuq MACC parametrizzabbli ħafna, effiċjenti fiż-żona, u ta' prestazzjoni għolja. Il-qalba hija disponibbli bħala kodiċi tal-Livell ta' Trasferiment tar-Reġistru (RTL) tat-trasformazzjoni fil-lingwi Verilog u VHDL. Ekwazzjoni 1.N-punt 'il quddiem FFT (N hija qawwa ta' 2) ta' sekwenza x(0), x(1),..., x(N-1) fejn, k = 0, 1... N-1
Ekwazzjoni 2. FFT inversa ta' N-punt (N hija qawwa ta' 2) ta' sekwenza X(0), X(1),..., X(N-1) fejn, n = 0, 1... N-1
Importanti: Filwaqt li twettaq FFT inversa, il-qalba ma tapplikax diviżjoni b'N ta 'EQ 2 (billi d-diviżjoni b'qawwa ta' tnejn hija trivjali).
Il-figura li ġejja turi sistema bbażata fuq FFT li tikkonsisti minn sors tad-dejta, il-modulu FFT, u sink tad-dejta, li huwa r-riċevitur tad-dejta trasformat. Figura 1. Sistema Ibbażata fuq FFT Eżample

Karatteristiċi
CoreFFT jappoġġa l-implimentazzjonijiet ta' trasformazzjoni FFT ta' decimation-in-time FFT fil-post Radix-2 u Radix-22 decimation-in-frequency streaming. It-tabella li ġejja telenka l-karatteristiċi ewlenin għal kull implimentazzjoni.

Gwida għall-Utent

DS50003348C-paġna 1

CoreFFT v8.0

Tabella 1. Appoġġ għall-Karatteristiċi Ewlenin

Karatteristika Transform daqsijiet, punti

Fil-post

Streaming

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192, u 16384.

2048, u 4096

Nota: L-FFT 16384-pt huwa appoġġjat fuq RTG4TM, PolarFire®,

u partijiet tas-SoC PolarFire biss.

FFT 'l quddiem u invers

Iva

Wisa 'bit tad-data tad-dħul

Twiddle factor wisa 'bit

Format tad-data tad-dħul/ħruġ

Komplement tat-tnejn

Produzzjoni naturali sample ordni

Iva

Blokk kondizzjonali floating point

Iva

skalar

Skeda tal-iskala definita minn qabel jew le L-ebda skala

Memorja minima jew buffered fakultattiva konfigurazzjonijiet Iva

Twiddle bbażat fuq blokk RAM inkorporat Iva Look-up Table (LUT)

Appoġġ għal twiddle iġjeniċi LUT Iva

Sinjali ta 'handshake biex jiffaċilitaw interface Iva faċli għaċ-ċirkwiti tal-utent

AXI4 Streaming interface

Nru

Run-time forward/inverse transform Ebda konfigurazzjoni

Iva 8 32 Two's complement Fakultattiv Nru
Iva
Nru
Iva
Le Iva
Iva Iva

Familji Appoġġjati
CoreFFT jappoġġja l-familji FPGA li ġejjin. · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
Użu u Prestazzjoni tal-Apparat
CoreFFT ġie implimentat fl-apparat SmartFusion2 M2S050 bl-użu ta 'grad ta' veloċità -1 u PolarFire MPF300 bl-użu ta 'grad ta' veloċità -1. Sommarju tad-dejta tal-implimentazzjoni huwa pprovdut f'6. Appendiċi A: Użu u Prestazzjoni tal-Apparat FFT Fil-Post u 7. Appendiċi B: Użu u Prestazzjoni tal-Apparat FFT Streaming.

Gwida għall-Utent

DS50003348C-paġna 2

CoreFFT v8.0
Werrej
Introduzzjoni………………………………………………………………………………………………………………………………………………… ..1 Karatteristiċi…………………………………………………………………………………………………………………………………… …….. 1 Familji Appoġġjati…………………………………………………………………………………………………………………………………… 2 L-Użu u l-Prestazzjoni tal-Apparat……………………………………………………………………………………………………….. 2
1. Deskrizzjoni Funzjonali………………………………………………………………………………………………………………………..4 1.1. Għażliet ta' l-Arkitettura…………………………………………………………………………………………………………………………4 1.2. FFT fil-post……………………………………………………………………………………………………………………………4 1.3. Buffers tal-Memorja fil-Post……………………………………………………………………………………………..5 1.4. Streaming FFT……………………………………………………………………………………………………………………….. 7
2. Interface…………………………………………………………………………………………………………………………………… … 12 2.1. FFT fil-post……………………………………………………………………………………………………………………….12 2.2. Streaming FFT……………………………………………………………………………………………………………………… 14
3. Dijagrammi taż-żmien……………………………………………………………………………………………………………………………….. 20 3.1. FFT fil-post……………………………………………………………………………………………………………………….20 3.2. Streaming FFT……………………………………………………………………………………………………………………… 21
4. Fluss tal-Għodda…………………………………………………………………………………………………………………………………… ….. 23 4.1. Liċenzja……………………………………………………………………………………………………………………… 23 4.2. Konfigurazzjoni tal-CoreFFT fi SmartDesign……………………………………………………………………………………. 23 4.3. Flussi ta' Simulazzjoni………………………………………………………………………………………………………… 24 4.4. Limitazzjonijiet tad-Disinn……………………………………………………………………………………………………………………… 25 4.5. Sintesi fil-Libero SoC…………………………………………………………………………………………………………. 25 4.6. Post u Rotta fil-Libero SoC…………………………………………………………………………………………………..25
5. Integrazzjoni tas-Sistema………………………………………………………………………………………………………………………….. 26 5.1 . FFT fil-post……………………………………………………………………………………………………………………….26 5.2. Streaming FFT……………………………………………………………………………………………………………………… 26
6. Appendiċi A: Użu u Prestazzjoni tal-Apparat FFT fil-post……………………………………………………28
7. Appendiċi B: Użu u Prestazzjoni ta' Apparat FFT ta' Streaming…………………………………………………30
8. Storja ta’ Reviżjoni……………………………………………………………………………………………………………………… 32
Appoġġ tal-Mikroċippa FPGA………………………………………………………………………………………………………………………34
Informazzjoni dwar il-Mikroċippa…………………………………………………………………………………………………………………………….. 34 Il-Mikroċippa Websit………………………………………………………………………………………………………………………..34 Servizz ta' Notifika ta' Bidla fil-Prodott…… …………………………………………………………………………………. 34 Appoġġ għall-Klijent……………………………………………………………………………………………………………… 34 Kodiċi tal-Apparat Mikroċipp Karatteristika ta’ Protezzjoni…………………………………………………………………………..34 Avviż Legali…………………… ………………………………………………………………………………… 35 Trademarks………………………………………… ………………………………………………………………………………. 35 Sistema ta' Ġestjoni tal-Kwalità…………………………………………………………………………………………………………. 36 Bejgħ u Servizz madwar id-Dinja……………………………………………………………………………………………………………….37

Gwida għall-Utent

DS50003348C-paġna 3

CoreFFT v8.0
Deskrizzjoni Funzjonali
1. Deskrizzjoni Funzjonali
Din it-taqsima tiddeskrivi d-deskrizzjoni funzjonali tal-CoreFFT.
1.1 Għażliet ta' Arkitettura
Skont il-konfigurazzjoni tal-utent, CoreFFT jiġġenera waħda mill-implimentazzjonijiet ta' trasformazzjoni li ġejjin: · FFT fil-post · FFT Streaming
1.2 FFT fil-post
L-għażla ta' l-arkitettura tgħabbi qafas ta' N data kumplessa samples fir-RAM fil-post tagħha u tipproċessahom b'mod sekwenzjali, bl-użu ta' proċessur Radix-2 wieħed. Hija taħżen ir-riżultati ta 'kull stage fil-RAM fil-post. L-FFT fil-post jieħu inqas riżorsi taċ-ċippa mill-FFT streaming, iżda l-ħin tat-trasformazzjoni huwa itwal. Il-figura li ġejja turi dijagramma funzjonali tat-trasformazzjoni in-ilace. Figura 1-1. Dijagramma tal-Blokk Funzjonali FFT Radix-2 fil-post (Konfigurazzjoni Minima)

Id-dejta tad-dħul u tal-ħruġ huma rappreżentati bħala kliem 2 * WIDTH-bit magħmul minn partijiet reali u immaġinarji. Iż-żewġ partijiet huma żewġ numri komplementari ta 'bits WISA' kull wieħed. Il-modulu jipproċessa frejms (fqigħ) ta 'dejta b'daqs tal-qafas ta' N kliem kumpless. Il-qafas li jrid jiġi pproċessat jitgħabba fil-memorja fil-post. Il-memorja fiha żewġ blokki RAM identiċi, kull wieħed kapaċi jaħżen N/2 kliem kumpless. Il-memorja fil-post tappoġġja bandwidth doppju. Jista’ jaqra u jikteb żewġ kelmiet kumplessi fl-istess ħin. Ladarba d-data kumplessa N samples huma mgħobbija fil-memorja, il-komputazzjoni FFT tibda awtomatikament, u l-memorja fil-post tintuża għall-komputazzjonijiet.
Il-proċess ta' komputazzjoni FFT fil-post iseħħ f'sekwenza ta' stages bin-numru ta stages ugwali għal log2N. F’kull stage tal-ipproċessar tad-dejta FFT, il-farfett Radix-2 jaqra d-dejta kollha maħżuna fil-memorja fil-post, żewġ kelmiet kumplessi kull darba. Is-swiċċ tal-qari flimkien ma 'ġeneratur tal-indirizz tal-qari (mhux muri fil-Figura 1-1) jgħin lill-farfett biex jikseb data maħżuna fl-ordni meħtieġa mill-algoritmu FFT. Minbarra d-dejta, il-farfett jikseb fatturi ta 'twiddle (koeffiċjenti sinus/cosine) mill-LUT twiddle. Il-farfett jikteb riżultati intermedji fil-memorja fil-post permezz tas-swiċċ tal-kitba.

Gwida għall-Utent

DS50003348C-paġna 4

CoreFFT v8.0
Deskrizzjoni Funzjonali
Wara l-aħħar komputazzjoni stage, il-memorja fil-post taħżen id-dejta kompletament trasformata. Il-modulu joħroġ qafas tad-dejta trasformat N-kelma, kelma waħda kull darba, sakemm is-sinjal READ_OUTP ikun attiv. CoreFFT jikkalkula l-fatturi tat-twiddle meħtieġa mill-algoritmu FFT u jiktebhom fil-LUT tat-twiddle. Dan jiġri awtomatikament meta jinxtegħlu meta jiġi affermat reset globali asinkroniku NGRST.

1.3
1.3.1

Buffers tal-Memorja fil-Post
Din it-taqsima tiddeskrivi l-Buffers tal-Memorja Fil-Post tal-CoreFFT.
Konfigurazzjoni Minima Il-konfigurazzjoni minima, kif murija fil-Figura 1-1, hija biżżejjed biex twettaq l-FFT minħabba li għandha r-RAM fil-post meħtieġa mill-algoritmu FFT. Iżda l-konfigurazzjoni minima ma tutilizzax il-magna tal-ipproċessar il-ħin kollu. Għall-kuntrarju, meta d-dejta titgħabba fil-memorja fil-post, jew id-dejta trasformata tinqara, il-farfett jibqa 'idle. Il-figura li ġejja turi l-kronoloġija taċ-ċiklu tal-FFT. Iċ-ċiklu jikkonsisti fit-tliet fażijiet li ġejjin:
· Niżżel qafas tad-dejta tad-dħul frisk fir-RAM fil-post · Wettaq it-trasformazzjoni attwali · Ittella r-riżultat tat-trasformazzjoni biex tillibera r-RAM in-ilace
Figura 1-2. Konfigurazzjoni Minima FFT Ċiklu fil-post

1.3.2

Fil-konfigurazzjoni minima, il-farfett jaħdem biss matul il-fażi tal-komputazzjoni. Meta r-rata tat-tifqigħ tad-dejta tippermetti, il-konfigurazzjoni minima tipprovdi l-aħjar użu tar-riżorsi tal-apparat. B'mod partikolari, jiffranka numru sinifikanti ta 'blokki RAM.
Konfigurazzjoni Buffered Sabiex tittejjeb l-utilizzazzjoni tal-farfett u konsegwentement tnaqqas il-ħin medju ta 'trasformazzjoni, jistgħu jintużaw buffers tal-memorja addizzjonali. Il-figura li ġejja turi d-dijagramma tal-blokk tal-FFT buffered.
Figura 1-3. Dijagramma tal-Blokk tal-FFT Buffered

L-għażla buffered għandha żewġ banek tal-memorja fil-post identiċi li jimplimentaw buffer tal-ping-pong u buffer tal-ħruġ wieħed. Kull bank huwa kapaċi jaħżen N kliem kumplessi u jaqra żewġ kelmiet kumplessi kull darba. Il-magna tal-istat tal-qalba tikkontrolla l-iswiċċjar tal-ping-pong, sabiex sors tad-dejta jara biss buffer li jkun lest biex jaċċetta data ġdida. Il-buffer li ma jaċċettax id-dejta l-ġdida jintuża bħala RAM fil-post mill-magna FFT.

Gwida għall-Utent

DS50003348C-paġna 5

CoreFFT v8.0
Deskrizzjoni Funzjonali
L-arkitettura tal-buffering tal-ping-pong iżżid l-effiċjenza tal-magna FFT. Filwaqt li wieħed miż-żewġ banek tal-input huwa involut fil-komputazzjoni attwali tal-FFT, l-ieħor huwa disponibbli għat-tniżżil tal-qafas tad-dejta tal-input li jmiss. Bħala riżultat, il-magna FFT ma toqgħodx idle tistenna dejta friska biex timla l-buffer tal-input. Mill-perspettiva tas-sors tad-dejta, il-qalba tista 'tirċievi fqigħ tad-dejta kullimkien fil-perjodu ta' komputazzjoni tal-FFT. Meta l-magna tkun spiċċat tipproċessa l-qafas tad-dejta kurrenti u l-bank buffer tad-dħul ikun imtela b'qafas tad-dejta ieħor, il-magna tal-istat tpartit il-banek tal-ping-pong, u t-tagħbija tad-dejta u l-komputazzjoni tkompli fuq il-banek tal-memorja alternattiva.
L-aħħar stage tal-komputazzjoni FFT juża skema barra mill-post. Il-magna FFT taqra dejta intermedja mill-memorja fil-post iżda tikteb ir-riżultat finali fil-buffer tad-dejta tal-ħruġ. Ir-riżultati finali jibqgħu fil-buffer tal-ħruġ sakemm il-magna FFT tissostitwihom bir-riżultati tal-qafas tad-dejta li jmiss. Mill-perspettiva tar-riċevitur tad-dejta, id-dejta tal-output hija disponibbli għall-qari kwalunkwe ħin, ħlief għall-aħħar FFT stage.
Iċ-ċiklu tal-FFT tal-konfigurazzjoni buffered jidher fil-figura li ġejja.
Figura 1-4. Ċikli FFT ta' Konfigurazzjoni Buffered

1.3.3

Konsiderazzjonijiet ta' Tul tal-Kelma Finit F'kull stage tal-algoritmu FFT fil-post, il-farfett jieħu żewġ samples barra mill-memorja fil-post u jirritorna żewġ s ipproċessatiamples għall-istess postijiet tal-memorja. Il-kalkolu tal-farfett jinvolvi multiplikazzjoni, żieda u tnaqqis kumplessi. Ir-ritorn samples jista 'jkollhom wisa' tad-dejta akbar mill-samples qabad mill-memorja. Għandhom jittieħdu prekawzjonijiet biex jiġi żgurat li ma jkunx hemm overflows tad-dejta.
Biex jiġi evitat ir-riskju ta 'overflow, il-qalba timpjega wieħed mit-tliet metodi li ġejjin:
· Skalar tad-dejta tad-dħul · Skalar b'punt floating-point ta' blokk inkondizzjonat · Skalar floating-point tal-blokk kondizzjonali
Skalar tad-Data tal-Input: L-iskala tad-dejta tal-input teħtieġ qabel id-dejta tal-input samples b'biżżejjed bits tas-sinjali żejda, imsejħa guard bits. In-numru ta' guard bits meħtieġ biex jikkumpensa għat-tkabbir massimu possibbli ta' bit għal FFT ta' N-punt, huwa log2N + 1. Għal example, kull input sampil ta' FFT ta' 256 punt għandu jkun fih disa' guard bits. Teknika bħal din tnaqqas ħafna r-riżoluzzjoni effettiva tal-bit FFT.
Skalar b'Pont Floating tal-Blokk Inkondizzjonat: It-tieni mod biex tikkumpensa għat-tkabbir tal-bit FFT huwa li d-dejta titnaqqas b'fattur ta' tnejn f'kull s.tage. Konsegwentement, ir-riżultati finali tal-FFT jitnaqqsu b'fattur ta' 1/N. Dan l-approċċ jissejjaħ skalar b'punt li jvarja ta' blokk inkondizzjonat.
Id-dejta tal-input jeħtieġ li titnaqqas b'fattur ta 'tnejn biex tevita l-overflow fl-ewwel stage. Biex tevita l-overflow f's suċċessivitages, il-qalba tnaqqas ir-riżultati ta 'kull s preċedentitage bil-fattur ta 'tnejn billi ċċaqlaq il-blokk kollu tad-dejta (ir-riżultati kollha tal-kurrent stage) daqsxejn lejn il-lemin. In-numru totali ta' bits li d-data titlef minħabba ċ-ċaqliq tal-bit fil-kalkolu FFT huwa log2N.
Il-blokka inkondizzjonata floating-point tirriżulta fl-istess numru ta 'bits mitlufa bħal fl-iskala tad-dejta tal-input. Madankollu, jipproduċi riżultati aktar preċiżi, peress li l-magna FFT tibda b'dejta ta 'input aktar preċiża.
Skalar b'punt floating tal-Blokk Kondizzjonali: Fl-iskala floating point tal-blokk kondizzjonali, id-dejta tinbidel biss jekk fil-fatt iseħħ it-tkabbir tal-bit. Jekk output wieħed jew aktar tal-farfett jikbru, il-blokk kollu tad-dejta jiġi mċaqlaq lejn il-lemin. Il-monitor tal-punt li jvarja tal-blokk kondizzjonali jiċċekkja kull produzzjoni tal-farfett għat-tkabbir. Jekk iċ-ċaqliq huwa meħtieġ, huwa

Gwida għall-Utent

DS50003348C-paġna 6

CoreFFT v8.0
Deskrizzjoni Funzjonali
mwettqa wara l-s kollutage hija kompluta, fid-dħul tas-s li jmisstage farfett. Din it-teknika tipprovdi l-inqas ammont ta’ distorsjoni (ħoss ta’ kwantizzazzjoni) ikkawżat minn tul ta’ kelma finit.
Fil-modalità Floating-Point Blokk Kondizzjonali, il-qalba tista' b'għażla tikkalkula l-fattur ta' skala attwali. Jagħmel dan jekk il-parametru SCALE_EXP_ON huwa ssettjat biex ikun 1. Imbagħad il-fattur attwali kkalkulat jidher fuq il-port SCALE_EXP. Il-fattur jirrappreżenta n-numru ta' shifts tal-lemin li l-magna FFT applikata għar-riżultati. Per example, il-valur SCALE_EXP ta '4 (100) ifisser li r-riżultati tal-FFT ġew imċaqalqa lejn il-lemin (downscaled) b'4 bits; jiġifieri, diviż b'2SCALE_EXP = 16. Is-sinjal jakkumpanja r-riżultati tal-FFT u huwa validu waqt li jiġi affermat OUTP_READY. Biex titkabbar ir-riżultati attwali tal-CoreFFT, jiġifieri, biex tagħmilhom komparabbli ma' bins trasformati b'punt li jvarja, kull output tal-FFT sampil-le jeħtieġ li jiġi mmultiplikat bi 2SCALE_EXP:
· Riżultat FFT (Reali) = DATAO_RE*2SCALE_EXP · Riżultat FFT (Immaġinarju) = DATAO_IM*2SCALE_EXP
Importanti: Il-kalkolatur tal-esponent tal-iskala jista' jiġi attivat fil-modalità ta' punt li jvarja biss f'blokk kondizzjonali.

1.3.4

Il-CoreFFT, b'mod awtomatiku, huwa kkonfigurat biex japplika l-iskala tal-punt li jvarja tal-blokk kondizzjonali. Fil-modalità Floating-Point tal-blokk kondizzjonali, id-dejta tal-input tiġi ċċekkjata u downscale b'fattur ta' tnejn jekk meħtieġ, qabel l-ewwel stage.
Ħin ta 'Trasformazzjoni Il-komputazzjoni FFT tieħu (N/2 + L) x log2N + 2 ċikli ta' arloġġ, fejn L huwa parametru speċifiku ta 'implimentazzjoni li jirrappreżenta l-latency aggregat ta' bank tal-memorja, swiċċijiet, u l-farfett. L ma tiddependix fuq id-daqs tat-trasforma N. Jiddependi biss fuq ir-riżoluzzjoni tal-bit FFT. L hija ugwali għal 10 f'riżoluzzjonijiet tal-bit ta' 8 sa 18, u L hija ugwali għal 16 f'riżoluzzjonijiet tal-bit ta' 19 sa 32. Għal example,
· Għal FFT ta’ 256 punt 16-bit
Ħin tal-Kompjutazzjoni = (256/2 + 10) x log2256 + 2 = 1106 perjodi tal-arloġġ.
· Għal FFT ta’ 4096 punt 24-bit
Ħin tal-Kompjutazzjoni = (4096/2 + 16) x log24096 + 2 = 24770 perjodi tal-arloġġ.

1.3.5

Implimentazzjoni tal-Memorja Il-qalba tuża blokki RAM iebsa biex timplimenta l-memorja fil-post, buffers oħra tal-memorja, u LUT twiddle. L-FPGAs iġorru żewġ tipi ta 'RAM iebsa: SRAM kbar (LSRAM) u mikro-RAMs. L-implimentazzjoni tal-memorja tista 'tiġi kkontrollata billi jiġi stabbilit il-parametru URAM_MAXDEPTH. CoreFFT juża mikro-RAMs jekk il-fond meħtieġ ma jaqbiżx il-valur tal-parametru. Per example, il-parametru URAM_MAXDEPTH stabbilit għal 64, juża mikro-RAMs fi kwalunkwe daqs FFT sa 128 punt, peress li l-fond meħtieġ huwa PUNTI/2. Billi tissettja l-valur tal-parametru għal 0 jipprevjeni l-qalba milli tuża l-mikro-RAMs għal kollox, sabiex ikunu jistgħu jintużaw x'imkien ieħor.
Il-parametru URAM_MAXDEPTH huwa aċċessibbli permezz tal-interface tal-utent ewlieni.

1.4 Streaming FFT
L-istreaming FFT jappoġġja l-ipproċessar tad-data kumpless kontinwu, data input kumplessa waħda sample għal kull perjodu ta' arloġġ. L-arkitettura tal-istreaming għandha daqstant proċessuri Radix-22, blokki RAM, u LUT's kif meħtieġ biex tappoġġja t-trasformazzjoni tad-dejta tal-istreaming. Il-figura li ġejja turi dijagramma funzjonali tat-trasformazzjoni ta 'streaming ta' 256 punt.

Gwida għall-Utent

DS50003348C-paġna 7

Figura 1-5. Streaming Radix-22 256-pt FFT Dijagramma tal-Blokk Funzjonali

CoreFFT v8.0
Deskrizzjoni Funzjonali

Id-data tad-dħul u tal-ħruġ huma rappreżentati bħala (2 x DATA_BITS) kliem bit magħmul minn partijiet reali u immaġinarji. Iż-żewġ partijiet huma żewġ numri komplementari ta 'DATA_BITS bits kull wieħed. Il-modulu jipproċessa frejms ta 'dejta b'daqs ta' qafas ugwali għad-daqs tat-trasformazzjoni ta 'N kliem kumpless. Il-qafas li jrid jiġi pproċessat jasal għall-input x(n) bħala sekwenza tal-kliem tad-dejta kumplessi, kelma waħda (2 x DATA_BITS)-bit għal kull intervall ta 'arloġġ. Il-qafas li jmiss jista 'jibda immedjatament wara l-aħħar kelma tad-dejta ta' qafas kurrenti jew fi kwalunkwe ħin aktar tard.
Il-figura li ġejja turi eżample tal-qafas i+1 immedjatament wara l-qafas i, u l-qafas i+2 ġej wara vojt arbitrarju. Id-data tal-input samples fi ħdan qafas għandhom jiġu f'kull intervall ta 'arloġġ, għalhekk qafas li jdum eżattament N intervalli ta' arloġġ. Hemm latency sostanzjali assoċjata mal-algoritmu tal-istreaming. Il-frejms tad-dejta tal-ħruġ jidhru fl-istess ordni, rata tal-arloġġ, u bl-istess lakuni (jekk hemm) bejn il-frejms tal-ħruġ, bħal dawk bejn il-frejms tal-input.
Figura 1-6. Streaming FFT Input Data Frames

1.4.1 1.4.2

In-numru ta 'friefet FFT huwa ugwali għal log2(N), għalhekk kull stage qed jiġi pproċessat minn farfett separat. Bħala riżultat, kollha stages huma pproċessati b'mod parallel.
CoreFFT jikkalkula l-fatturi tat-twiddle meħtieġa mill-algoritmu FFT. Fil-power-up, il-qalba awtomatikament itella' l-fatturi tat-twiddle f'RAMs fuq iċ-ċippa li jsiru l-LUT tat-twiddle. L-azzjoni tal-utent mhix meħtieġa biex dan iseħħ. Mat-tlestija tat-tlugħ, il-qalba jattiva s-sinjal RFS, u jħalli sors tad-dejta jaf li l-qalba hija lesta biex tibda l-ipproċessar FFT. Il-kontenut tal-LUT jista' jiġi aggornat fi kwalunkwe ħin billi jinħareġ sinjal wiesa' ta' arloġġ wieħed, REFRESH.
Streaming FFT Latency Il-streaming FFT latency hija primarjament definita mid-daqs tat-trasformazzjoni, N. L-implimentazzjoni żżid numru ta 'dewmien fil-pipeline li jiddependu fuq id-daqs tal-FFT u l-wisa' tal-bit tal-mogħdija tad-data. Fi kliem ieħor, ir-riżultati tal-FFT jiġu ttardjati fir-rigward tad-dejta tal-input b'mhux inqas minn N intervalli tad-dejta għall-outputs bit-maqlub. Il-latenza tal-output ordnat hija madwar darbtejn akbar.
Implimentazzjoni tal-Memorja FFT Streaming B'mod simili għall-arkitettura fil-post, l-FFT streaming juża blokki RAM iebsa biex jimplimenta l-memorji meħtieġa, LUTs, u linji ta 'dewmien. L-implimentazzjoni tal-memorja tista 'tiġi kkontrollata billi jiġi stabbilit il-parametru URAM_MAXDEPTH. CoreFFT juża mikro RAMs jekk il-fond tal-memorja ma jaqbiżx il-valur tal-parametru. Per example, il-parametru URAM_MAXDEPTH, issettjat għal 128, juża mikro-RAMs biex joħloq memorji ta 'fond ta' 128 u inqas. Billi tissettja l-valur tal-parametru għal 0, tipprevjeni lill-qalba milli tuża l-mikro RAMs, sabiex ikunu jistgħu jintużaw x'imkien ieħor.

Gwida għall-Utent

DS50003348C-paġna 8

CoreFFT v8.0
Deskrizzjoni Funzjonali

1.4.3

Ordni tal-Kliem tad-Dejta tal-Ħruġ tal-FFT Streaming Ir-riżultati tal-output miksuba mill-algoritmi tal-FFT Radix-2 u Radix-22 huma fl-ordni bit-maqlub.
Madankollu, l-implimentazzjoni fil-post internament twettaq l-sample tordna. Għalhekk, il-qalba tpoġġi r-riżultati f'ordni naturali. L-FFT Streaming jappoġġja kemm ordnijiet ta 'output bit-revers u naturali. L-għażla bit-reversed tutilizza inqas riżorsi taċ-ċippa u tipprovdi latenza iżgħar.

1.4.4 1.4.4.1

Konsiderazzjonijiet tat-Tul tal-Kelma Finit Din it-taqsima tiddeskrivi l-kunsiderazzjonijiet tat-tul tal-kelma finita tal-CoreFFT.

Modi ta' Skeda Mhux Skala u Skala
Il-kalkolu tal-farfett jinvolvi ż-żieda u t-tnaqqis. Dawn l-operazzjonijiet jistgħu jikkawżaw li l-wisa 'tad-data tal-farfett tikber mill-input għall-output. Kull farfett, BF2I, jew BF2II (ara l-Figura 1-5), jista 'jintroduċi bit żejjed għall-wisa' tad-dejta. Barra minn hekk, il-multiplikazzjonijiet jistgħu jżidu bit wieħed mar-riżultat. It-tkabbir tal-bit potenzjali ġenerali = log2(N)+1 bits. Għandhom jittieħdu prekawzjonijiet biex jiġi żgurat li ma jkunx hemm overflows tad-dejta.

Biex tevita jew tnaqqas ir-riskju ta 'overflow, il-qalba timpjega waħda minn żewġ tekniki:
· Mod mhux skalat jibni mogħdija tad-dejta wiesgħa biżżejjed biex takkomoda t-tkabbir tal-bit. Il-wisa' tal-mogħdija tad-dejta tikber minn stage sa stage biex jakkomoda bis-sħiħ it-tkabbir tal-bit tal-algoritmu, sabiex l-overflow tad-data qatt ma jiġri. Il-wisa' tal-bit reali jew immaġinarja tal-output hija log2(N)+1 bits usa' minn dik tad-dħul. Id-disinn huwa kompletament sikur mill-punt ta 'overflow ta' view.
· It-teknika tal-iskeda tal-iskala konfigurabbli tipprovdi lill-utent b'kontroll fuq l-iskala 'l isfel (it-trunkazzjoni ta') kull riżultat intermedju li jista 'jikkawża overflow. Il-wisa' tal-bit tal-ħruġ hija ugwali għall-wisa' tal-bit tad-dħul. It-teknika hija bla periklu għall-overflow biss meta l-iskeda tal-iskala taqbel mat-tkabbir attwali tal-bit, li mhux faċli li tinkiseb. Approċċ kawt għall-iskala konfigurabbli ħafna drabi jwassal għal skalar 'l isfel żejjed. Imma jekk in-natura tas-sinjal trasformat hija magħrufa li hija bla periklu għall-overflow b'xi s jew kollhatages li tħalli barra l-downscaling estensiv, it-teknika hija ta 'benefiċċju kemm mill-proporzjon tas-sinjal għall-ħoss u l-aspetti ta' użu tar-riżorsi taċ-ċippa. Meta kkonfigurat għat-teknika tal-iskeda tal-iskala, il-qalba tiġġenera bandiera ta 'overflow jekk ġara l-overflow. Il-farfett Radix-22 jista 'jintroduċi tkabbir ta' 3-bit: friefet BF2I, BF2II, u multiplikatur kull wieħed jista 'jżid daqsxejn. Iżda multiplikazzjoni waħda biss mill-FFT kollhatages jistgħu jżidu l-bit. Peress li mhux magħruf bil-quddiem is-stage fejn il-multiplikatur jinduċi l-bit żejjed jekk ikun hemm, il-magna FFT fil-modalità mhux skalata testendi l-mogħdija tad-dejta bil-bit li tibda fl-ewwel stage.
Fit-teknika tal-iskeda tal-iskala kull Radix-22 stage jistgħu jintroduċu tkabbir 3-bit. Il-mogħdija tad-data fi ħdan is-stage tikber kif xieraq, jiġifieri l-stage output huwa tliet bits usa 'mill-stage input. Il-magna taqta 't-tliet bits żejda wara l-stagIr-riżultat huwa kkalkulat, jiġifieri, is-stagL-output jiġi maqtugħ bi tliet bits qabel ma jmur għas-s li jmisstage. Tali approċċ jelimina l-ħtieġa li guessing-sub-stage fejn it-tnaqqis tal-iskala jeħtieġ li jiġi applikat.
It-tabella li ġejja tispjega t-tliet bits li jinqatgħu fil-modalità tal-iskeda tal-iskala skont il-valur tal-iskeda ta’ 2 bits għal s partikolaritage.

Tabella 1-1. Qtugħ Tliet Bits Extra fil-Modalità Skeda Skala

Skeda ta' Skala għal Radix-22 S partikolaritage

Bits il Qatgħat Qalba Out

Aqta 'tliet MSB's

Aqta' żewġ MSB u tond wieħed LSB

Aqta 'MSB wieħed u tond żewġ LSB's

Round tliet LSB's

L-FFT/IFFT tad-daqsijiet 32, 128, jew 512 li mhumiex qawwa ta 'erba', minbarra l-friefet Radix-22, jutilizzaw farfett Radix-2 wieħed. Il-wieħed japplika għall-aħħar ipproċessar stage u jaqta' ftit żejjed wieħed.
Il-qalba awtomatikament tinvoka skoperta ta 'overflow fil-modalità tal-iskeda tal-iskala. Il-bandiera tal-overflow (OVFLOW_FLAG) tidher malli l-qalba tiskopri l-overflow attwali. Il-bandiera tibqa' attiva sat-tmiem ta' qafas ta' output fejn jiġi skopert l-overflow.

Gwida għall-Utent

DS50003348C-paġna 9

CoreFFT v8.0
Deskrizzjoni Funzjonali

1.4.4.2

Limitazzjonijiet tal-Wisa' tal-Bit tal-Input tal-Modalità Mhux Skaljata Il-modalità Mhux Skaljata tillimita l-input massimu sample wisa 'bit mmaniġġjati mill-qalba. It-tabella li ġejja telenka l-wisgħat massimi tal-bit għal kull daqs FFT.
Tabella 1-2. Streaming mhux skalat FFT Max Input Data Bit Wisa

FFT Daqs 16

Wisa' Massimu ta' Input 32

128

256

512

1024

2048

4096

1.4.4.3

Dħul ta' Skeda ta' Skala L-iskeda ta' skala tidentifika l-fattur ta' tnaqqis ta' skala għal kull FFT s streamingtage. Kull Radix-22 stagIl-fattur tal-iskala huwa kkontrollat minn żewġ bits dedikati tal-iskeda tal-iskala, u s-Radix-2 stage użat fil-power-of-erba FFTs huwa kkontrollat minn bit wieħed. Il-figura li ġejja turi example ta' interface għall-utent ta' skeda ta' skala għal FFT 1024-pt. Par ta' kaxxi ta' kontroll jikkorrispondi għal Radix-22 s speċifikutage u jippreżenta żewġ bits tal-fattur ta 'downscaling. Il-fattur ta 'downscaling attwali fi s partikolaritage huwa kkalkulat bħala 22*Bit1+Bit0 u jieħu wieħed mill-valuri li ġejjin: 1, 2, 4, 8. Il-kaxxi ta’ kontroll murija fil-figura li ġejja jikkorrispondu għall-valur tal-iskeda ta’ skala binarja ta’ 10 10 10 10 11. Dan il-valur jippreżenta skeda fuq skala konservattiva li ma tikkawżax l-overflow.
Figura 1-7. Skala Skeda User Interface

It-tabella li ġejja telenka l-iskedi tal-iskala konservattiv għal kull daqs FFT li huwa kompletament bla periklu.

Tabella 1-3. Skedi ta' Skala Konservattiv għal Diversi Daqsijiet FFT

Daqs FFT

Radix-22 Stage

4096

Gwida għall-Utent

DS50003348C-paġna 10

………..ikompli Daqs FFT
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
Deskrizzjoni Funzjonali

Radix-22 Stage

Gwida għall-Utent

DS50003348C-paġna 11

CoreFFT v8.0
Interface

2. Interface
Din it-taqsima tiddeskrivi l-interface tal-CoreFFT.

2.1
2.1.1

FFT fil-post
Din it-taqsima tiddeskrivi l-FFT Fil-Post tal-CoreFFT.

Parametri tal-Konfigurazzjoni CoreFFT għandu parametri (Verilog) jew ġeneriċi (VHDL) għall-konfigurazzjoni tal-kodiċi RTL. It-tabella li ġejja tiddeskrivi l-parametri u l-ġeneriċi. Il-parametri u l-ġeneriċi kollha huma tipi interi.
Tabella 2-1. Deskrizzjonijiet tal-Parametri CoreFFT fil-post

Parametru INVERS

Medda Valida 0

Default 0

Deskrizzjoni
0: Forward Fourier transform 1: Inverse Fourier transform

SKALA

0: Blokk kondizzjonali floating point skalar

1: Blokk inkondizzjonat floating point skalar

Biex tapplika l-iskala tad-dejta tal-input, issettja l-parametru SCALE għal 0 u qabbad in-numru xieraq ta’ guard bits mad-dejta tal-input. Imbagħad il-punt floating tal-blokk kondizzjonali m'għandu l-ebda effett.

PUNTI
WIESA MEMBUF

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

Ittrasforma daqs. Nota: L-FFT 16384-pt huwa appoġġjat fuq partijiet RTG4, PolarFire, u PolarFire SoC biss.
Data u wisa 'bit tal-fattur tat-twiddle
0: Konfigurazzjoni minima (l-ebda buffer) 1: Konfigurazzjoni buffered

SCALE_EXP_ON

0: Ma jibnix il-blokk kondizzjonali floating-point

kalkolatur esponenti

1: Jibni l-kalkolatur

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

L-akbar fond RAM li għandu jiġi implimentat bil-microRAM disponibbli fuq il-partijiet SmartFusion2, IGLOO2, RTG4, PolarFire, u PolarFire SoC. Meta l-fond RAM meħtieġ għal PUNTI ta 'daqs tat-trasformazzjoni magħżula mill-utent jaqbeż l-URAM_MAXDEPTH, jintużaw blokki LSRAM kbar.

2.1.2

Portijiet It-tabella li ġejja telenka s-sinjali tal-port għall-arkitettura CoreFFT fil-post.
Tabella 2-2. Deskrizzjonijiet tal-Port CoreFFT fil-post

Isem tal-Port DATAI_IM

Deskrizzjoni tal-Bits tal-Wagħa tal-Port In/Out

WISA'

Dejta immaġinarja tad-dħul li trid tiġi ttrasformata

DATAI_RE

WISA'

Id-dejta tal-input reali għandha tiġi ttrasformata

Gwida għall-Utent

DS50003348C-paġna 12

CoreFFT v8.0
Interface

………..komplija

Isem tal-Port

In/Out

DATAI_VALID In

Bits tal-Wagħa tal-Port 1

Deskrizzjoni
Kelma kumplessa ta' input valida Is-sinjal jakkumpanja kliem kumpless ta' input validu preżenti fuq l-inputs DATAI_IM, DATAI_RE. Meta s-sinjal ikun attiv, il-kelma kumplessa tad-dħul titgħabba fil-memorja tal-qalba sakemm is-sinjal BUF_READY ikun ġie affermat.

READ_OUTP In

Aqra data trasformata Normalment il-modulu joħroġ riżultati FFT, ladarba jkunu lesti, f'tifqigħ wieħed ta' N kliem kumpless. Ir-riċevitur tad-dejta trasformat jista 'jdaħħal waqfiet arbitrarji fil-fqigħ billi jneħħi s-sinjal READ_OUTP.

DATAO_IM

Out

DATAO_RE

Out

DATAO_VALID Out

WISAGĦ WISAGĦ 1

Data tal-ħruġ immaġinarju
Data tal-output reali
Kelma kumplessa tal-ħruġ valida Is-sinjal jakkumpanja kliem kumpless tal-ħruġ validu preżenti fuq l-outputs DATAO_IM u DATAO_RE.

BUF_READY Out

FFT jaċċetta data friska Il-qalba tafferma s-sinjal meta tkun lesta li taċċetta data. Is-sinjal jibqa 'attiv sakemm il-memorja tal-qalba tkun mimlija. Fi kliem ieħor, is-sinjal jibqa 'attiv sakemm PUNTI input kumpless samples huma mgħobbija.

OUTP_READY Out

Ir-riżultati tal-FFT lesti Il-qalba tafferma s-sinjal meta r-riżultati tal-FFT ikunu lesti biex jaqra r-riċevitur tad-dejta trasformata. Is-sinjal jibqa 'attiv waqt li l-qafas tad-dejta trasformat ikun qed jinqara. Normalment idum għall-intervalli tal-arloġġi tal-PUNTI sakemm is-sinjal READ_OUTP ma jitneħħiex.

SCALE_EXP

Out

floor[log2 ( Ceil(log2(PUNT TS)))]+1

Blokk kondizzjonali floating-point scaling esponent Dan l-output fakultattiv jista' jiġi attivat billi jiġi stabbilit il-parametru SCALE_EXP_ON. L-output jista 'jiġi attivat meta l-qalba tkun fil-modalità ta' skalar b'punt li jvarja biss (il-parametru SCALE = 0).

PONG CLK

Out

Il-bank Pong tal-buffer tal-memorja tal-input qed jintuża mill-magna FFT bħala memorja li taħdem fuq il-post. Dan is-sinjal fakultattiv huwa validu biss fil-konfigurazzjoni buffered.
Arloġġ Rising edge attiv L-arloġġ ewlieni tal-qalba

SLOWCLK

NGRST

Frekwenza baxxa Rising edge arloġġ sinjal għall-inizjalizzazzjoni twiddle LUT, għandu jkun mill-inqas diviż bi tmien darbiet tal-frekwenza CLK.
Reset asinkroniku Attiv-Baxx

Importanti: Is-sinjali kollha huma attivi-għoli (loġika 1) sakemm ma jkunx speċifikat mod ieħor.

Gwida għall-Utent

DS50003348C-paġna 13

CoreFFT v8.0
Interface

2.2
2.2.1

Streaming FFT
Streaming FFT huwa disponibbli b'interface nattiva konfigurabbli GUI jew interface ta 'streaming AXI4.

Parametri tal-Konfigurazzjoni CoreFFT għandu parametri (Verilog) jew ġeneriċi (VHDL) għall-konfigurazzjoni tal-kodiċi RTL. It-tabella li ġejja tiddeskrivi dawn il-parametri u ġeneriċi. Il-parametri u l-ġeneriċi kollha huma tipi interi.
Tabella 2-3. Deskrizzjonijiet tal-Parametri tal-Arkitettura Streaming CoreFFT

Isem tal-Parametru FFT_SIZE

Medda Valida Default
16, 32, 64, 128, 256 256, 512, 1024, 2048, u 4096

Deskrizzjoni
Ittrasforma punti ta' daqs Il-qalba tipproċessa frames ta' data kumplessa b'kull frame li jkun fih FFT_SIZE kumplessiamples. Il-frejms tad-dejta trasformati huma tal-istess daqs.

NATIV_AXI4

0 – 1

Għażla tal-interface tal-IP

· 0 – Interfaċċja indiġena

· 1 – AXI4 streaming interface

Huwa disponibbli biss għall-arkitettura tal-istreaming

SCALE_ON

0 – 1

1 – Ippermetti l-iskeda tal-iskala konfigurabbli

Meta l-għażla tkun attivata, il-qalba tapplika l-konfigurabbli

fattur ta' skala, SCALE_SCH wara kull farfett.

0 – Modalità mhux skalata

SCALE_SCH

Skeda tal-iskala

Jekk il-parametru SCALE_ON huwa ugwali għal 1, SCALE_SCH jintuża biex

jiddefinixxu l-fattur tal-iskala għal kull ipproċessar stage.

DATA_BITS TWID_BITS ORDNI

8 - 32 8 - 32 0 - 1

Wisa 'bit tad-data tad-dħul ta' partijiet reali jew immaġinarji.

Twiddle fattur wisa 'bit tal-partijiet reali jew immaġinarji tiegħu.

0: Data tal-ħruġ f'ordni bit-maqlub

1: Data tal-ħruġ f'ordni normali

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

L-akbar fond RAM li għandu jiġi implimentat bil-mikro-RAM disponibbli fuq il-partijiet SmartFusion2, IGLOO2, RTG4, PolarFire, jew PolarFire SoC. Meta l-fond RAM meħtieġ għal PUNTI ta 'daqs tat-trasformazzjoni magħżula mill-utent jaqbeż l-URAM_MAXDEPTH, jintużaw blokki LSRAM kbar.

Gwida għall-Utent

DS50003348C-paġna 14

CoreFFT v8.0
Interface

………..komplija
Isem tal-Parametru
AXI4S_IN_DATA Nota: Jispjega l-ikkuttunar ta' 0 għal data ta' input reali u immaġinarjaamples meta NATIV_AXI4 = 1

Medda Valida 8,16,24,32

Default 24

Deskrizzjoni
Huwa parametru ġġenerat internament, mhux aċċessibbli għall-utent. Jintuża biex jinterpreta d-data tal-input samples f'termini ta 'konfini tal-byte biex jiffaċilitaw l-interface ta' streaming AXI4. Daqs AXI4S_IN_DATA definit kif ġej:
1. Jekk DATA_BITS = 8 allura AXI4S_IN_DATA= 8, l-ebda ikkuttunar mhu meħtieġ għad-data tad-dħul samples
2. Jekk 8 < DATA_BITS < 16 allura AXI4S_IN_DATA = 16, id-data tal-input sample għandu jkun padding b'16 (DATA_BITS) ta' 0's fil-pożizzjoni MSB, kemm għal data reali kif ukoll immaġinarjaamples qabel ma tibgħat
3. Jekk 16 < DATA_BITS < 24 allura AXI4S_IN_DATA = 24, id-data tal-input sample għandu jkun padding b'24 (DATA_BITS) ta' 0's fil-pożizzjoni MSB, kemm għal data reali kif ukoll immaġinarjaamples qabel ma tibgħat
4. Jekk 24 < DATA_BITS < 32 allura AXI4S_IN_DATA = 32, id-data tal-input sample għandu jkun padding b'32 (DATA_BITS) ta' 0's fil-pożizzjoni MSB, kemm għal data reali kif ukoll immaġinarjaamples qabel ma tibgħat
Nota: L-ikkuttunar għandu jibda minn MSB.

Gwida għall-Utent

DS50003348C-paġna 15

CoreFFT v8.0
Interface

………..ikompli Isem tal-Parametru

Firxa Valida

AXI4S_OUT_DATA 8,16,24,32, 40 Nota: Jispjega l-ikkuttunar ta' 0 għal data ta' output reali u immaġinarjaamples meta NATIV_AXI4 = 1

Default 24

Deskrizzjoni
Huwa parametru ġġenerat internament, mhux aċċessibbli għall-utent. Jintuża biex jinterpreta d-data tal-ħruġ samples f'termini ta 'konfini tal-byte biex jiffaċilitaw l-interface ta' streaming AXI4. Daqs AXI4S_OUT_DATA definit kif ġej:
Meta SCALE_ON = 0, imbagħad output sampId-daqs tal-le huwa STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
Meta SCALE_ON = 1, imbagħad output sampId-daqs tal-le huwa STREAM_DATAO_BITS = DATA_BITS
1. Jekk STREAM_DATAO_BITS = 8 allura AXI4S_OUT_DATA = 8, l-ebda padding ma huwa miżjud għad-data tal-ħruġ samples
2. Jekk 8 < STREAM_DATAO_BITS < 16 alluraAXI4S_OUT_DATA= 16, id-data tal-ħruġ samples huma kkuttunati b'16 – (STREAM_DATAO_BITS) ta' 0's fil-pożizzjoni MSB, kemm għal data reali kif ukoll immaġinarjaamples qabel it-tfassil
3. Jekk 16 < STREAM_DATAO_BITS < 24 alluraAXI4S_OUT_DATA = 24, id-data tal-ħruġ samples huma kkuttunati b'24 – (STREAM_DATAO_BITS) ta' 0's fil-pożizzjoni MSB, kemm għal data reali kif ukoll immaġinarjaamples qabel it-tfassil
4. Jekk 24 < STREAM_DATAO_BITS < 32 alluraAXI4S_OUT_DATA = 32, id-data tal-ħruġ samples huma kkuttunati bi 32-(STREAM_DATAO_BITS) ta' 0's fil-pożizzjoni MSB, kemm għal data reali kif ukoll immaġinarjaamples qabel it-tfassil
5. Jekk 32 < STREAM_DATAO_BITS < 40 alluraAXI4S_OUT_DATA = 40, id-data tal-ħruġ samples huma kkuttunati b'40 – ( STREAM_DATAO_BITS) ta' 0's fil-pożizzjoni MSB, kemm għal data reali kif ukoll immaġinarjaamples qabel it-tfassil
Nota: L-ikkuttunar għandu jibda minn MSB.

2.2.2

Portijiet It-tabella li ġejja tiddeskrivi s-sinjali tal-port għall-makro Streaming CoreFFT.
Tabella 2-4. Streaming FFT I/O Deskrizzjonijiet tas-Sinjali

Isem tal-Port CLK SLOWCLK
CLKEN

In/Out In In
In

Wisa' tal-Port, bits Deskrizzjoni

Sinjal tal-arloġġ li jogħlew

Sinjal ta 'arloġġ ta' frekwenza baxxa Rising edge għal twiddle LUT

inizjalizzazzjoni, għandu jkun mill-inqas diviż b'erba 'darbiet ta' CLK

frekwenza.

Sinjal ta 'abilitazzjoni ta' l-arloġġ fakultattiv

Wara li tneħħi s-sinjal, il-qalba tieqaf tiġġenera valida

riżultati

NGRST

RST

Portijiet disponibbli meta NATIV_AXI4 = 1

Sinjal ta' reset asinkroniku attiv-baxx. Sinjal ta' reset sinkroniku fakultattiv attiv-għoli.

Gwida għall-Utent

DS50003348C-paġna 16

CoreFFT v8.0
Interface

………..komplija

Isem tal-Port

In/Out

AXI4_S_DATAI_ F'TVALID

AXI4_S_DATAI_ Out TREADY
AXI4_S_TDATAI In

AXI4_S_TLASTI In
AXI4_M_DATAO Out _TVALID

AXI4_M_DATAO Fi _TREADY

AXI4_M_TDATA Out O

AXI4_M_TLAST Out O
AXI4_S_CONFIG F'I_TVALID

AXI4_S_

Out

KONFIGI

_TREADY

AXI4_S_CONFIG F'I

AXI4_M_CONFI Out GO_TVALID
AXI4_M_CONFI F'GO _TREADY

Wisa' tal-Port, bits Deskrizzjoni

AXI4 Stream data input validu għall-qalba minn sors estern

jindika d-disponibbiltà tad-data. Jaġixxi bħala START tal-qalba.

Nota:Aqra d-deskrizzjoni tal-port START għal aktar informazzjoni.

AXI4 Stream data lesta għas-sors estern

Jindika l-qlub lesti li jaċċettaw id-dejta

(2 *

AXI4 Input tad-dejta Stream mis-sors sal-qalba.

AXI4S_IN_DATA) Fih data reali (DATAI_RE) ikkuttunat b'0's u immaġinarji

(DATAI_IM) data kkuttunata b'0's kif xieraq.

Tindika t-trażmissjoni tal-aħħar data sample minn estern

sors.

L-output validu tad-dejta tal-fluss AXI4 għar-riċevitur jindika li l-qalba hija lesta

biex tibgħat data trasformata. Jaġixxi bħala DATAO_VALID tal-qalba.

Nota:Aqra d-deskrizzjoni tal-port DATAO_VALID għal aktar

informazzjoni.

AXI4 Stream data lesta mir-riċevitur

Indika r-riċevitur estern lest

Għandu jkun dejjem 1 għall-funzjonalità ewlenija

(2 * AXI4S_OUT_DA TA)

AXI4 Stream data lir-riċevitur.
Fih dejta reali trasformata (DATAO_RE) ikkuttunata b'0's u dejta immaġinarja (DATAO_IM) ikkuttunata b'0's kif xieraq.

Jindika t-trażmissjoni ta' l-aħħar data trasformata sample minn

Input validu għall-qalba minn sors estern

Jindika d-disponibbiltà tad-dejta tal-konfigurazzjoni

Lest għas-sors estern biex jindika r-rieda tal-qlub

taċċetta d-dejta tal-konfigurazzjoni.

Input tad-dejta tal-konfigurazzjoni mis-sors sal-qalba u s-sors

għandha tikkonfigura l-IP qabel ma tittrasmetti d-data samples. Huwa

fih l-informazzjoni tal-konfigurazzjoni li ġejja:

· Bit0 - INVERS (Meta l-bit ikun għoli, il-qalba tikkalkula l-FFT Inversa tal-qafas tad-dejta li ġej, inkella l-FFT 'l quddiem)

· Bit1 – REFRESH (Reload l-LUTs tal-koeffiċjent tat-twiddle fil-blokki RAM korrispondenti)

Data tal-istatus output valida lir-riċevitur

Indika l-qalba hija lesta biex tibgħat data trasformata

Id-dejta tal-istatus lesta mir-riċevitur

Jindika r-riċevitur estern lest.

Għandu jkun dejjem 1 għall-funzjonalità ewlenija.

Gwida għall-Utent

DS50003348C-paġna 17

CoreFFT v8.0
Interface

………..komplija

Isem tal-Port

In/Out

AXI4_M_CONFI Out GO

Wisa' tal-Port, bits Deskrizzjoni

Id-dejta tal-istatus tinħareġ lir-riċevitur

Fiha informazzjoni dwar l-istatus li ġejja:

Bit0 – OVFLOW_FLAG (Bandiera ta' overflow aritmetiku, CoreFFT jasserixxi l-bandiera jekk il-komputazzjoni FFT/IFFT tfur. Il-bandiera tibda malli l-qalba tiskopri l-overflow. Il-bandiera tispiċċa meta jintemm il-qafas tad-data tal-output kurrenti)

Portijiet disponibbli meta NATIV_AXI4=0

DATAI_IM

DATA_BITS

DATAI_RE

DATA_BITS

BIDU

Dejta immaġinarja tad-dħul li trid tiġi ttrasformata.
Id-dejta tal-input reali għandha tiġi ttrasformata.
Sinjal tal-bidu tat-trasformazzjoni
Jifisser il-mument l-ewwel sample ta' qafas ta' data input ta' N kumpless samples jidħol fil-qalba.
Jekk il-BIDU jiġi meta l-qafas tad-dejta tad-dħul preċedenti ma jkunx tlesta, is-sinjal għandu jiġi injorat.

INVERS

Trasformazzjoni inversa Meta s-sinjal jiġi affermat, il-qalba tikkalkula l-FFT inversa tal-qafas tad-dejta li ġej, inkella l-FFT 'l quddiem.

AFFIKAR

DATAO_IM

Out

DATAO_RE

Out

OUTP_READY Out

1
DATA_BITS DATA_BITS 1

Jikkarga mill-ġdid il-LUTs tal-koeffiċjent tat-twiddle fil-blokki RAM korrispondenti.
Data tal-ħruġ immaġinarju
Data tal-output reali
Ir-riżultati tal-FFT huma lesti Il-qalba tafferma s-sinjal meta tkun waslet biex toħroġ qafas ta' data N FFT'ed. Il-wisa 'tas-sinjal hija intervall ta' arloġġ wieħed.

DATAO_VALID Out

Il-qafas tal-output huwa validu
Jakkumpanja qafas validu tad-data tal-output. Ladarba jinbeda, is-sinjal idum N ċikli ta 'arloġġ.
Jekk id-dejta tal-input tkun ġejja kontinwament mingħajr vojt bejn il-frejms, id-DATAO_VALID ladarba jinbeda se jdum indefinittivament.

OVFLOW_FLAG Out

Bandiera ta' overflow aritmetiku CoreFFT jasserixxi l-bandiera jekk il-komputazzjoni FFT/IFFT tfur. Il-bandiera tibda hekk kif il-qalba tiskopri overflow. Il-bandiera tispiċċa meta jintemm il-qafas tad-dejta tal-output kurrenti.

RFS

Out

Talba għall-bidu Il-qalba tafferma s-sinjal meta jkun lest għall-qafas tad-dejta tad-dħul li jmiss. Is-sinjal jibda hekk kif il-qalba tkun lesta għall-qafas li jmiss. Is-sinjal jintemm meta l-qalba tikseb is-sinjal START mitlub.

Gwida għall-Utent

DS50003348C-paġna 18

CoreFFT v8.0
Interface
Importanti: Is-sinjali kollha huma attivi-għoli (loġika 1) sakemm ma jkunx speċifikat mod ieħor.

2.2.3

Format tal-qafas tad-Data tad-Dħul/Ħruġ għall-Interface tal-Istrimjar AXI4 Meta jintgħażel l-interface tal-Istreaming AXI4, il-frejms tad-Data tad-dħul u tal-ħruġ huma disponibbli bħala data Reali u Immaġinarja cascaded, id-data samples huma l-ewwel ikkuttunati b'żerijiet biex jaqblu mal-konfini tal-byte biex jiffaċilitaw l-istrimjar AXI4.
Per example, DATA_BITS ta' 26, l-eqreb konfini tal-byte huwa 32, għalhekk jeħtieġ li tehmeż sitt 0 għal data reali u immaġinarjaamples qabel cascading għall-qafas AXI4 streaming I/O DATA
Tabella 2-5. AXI4 Streaming Interface I/O Format tal-qafas tad-dejta

Bits: 63…58 0's Padding

Bits: 57…32 Dejta Immaġinarja

Bits: 31..26 0's Padding

Bits: 25…0 Dejta Reali

Tip:Ara deskrizzjoni tal-parametri AXI4S_IN_DATA u AXI4S_OUT_DATA għall-ikkuttunar żero fit-Tabella 2-3.

Gwida għall-Utent

DS50003348C-paġna 19

CoreFFT v8.0
Dijagrammi taż-żmien
3. Dijagrammi taż-żmien
Din it-taqsima tiddeskrivi d-dijagramma taż-żmien tal-CoreFFT.
3.1 FFT fil-post
Meta l-FFT fil-post jasserixxi s-sinjal BUF_READY, sors tad-dejta jibda jforni d-dejta.amples li għandhom jiġu trasformati. Nofsijiet immaġinarji u reali tad-data input sample għandu jiġi fornut fl-istess ħin u akkumpanjat bil-bit ta' validità DATAI_VALID. Is-sors tad-data jista 'jforni l-sample f'kull ċiklu tal-arloġġ jew b'rata arbitrarja aktar bil-mod (irreferi għall-Figura 3-1). Ladarba l-modulu FFT jirċievi N-input samples, inaqqas is-sinjal BUF_READY. Il-magna FFT tibda tipproċessa d-dejta awtomatikament wara li tkun lesta. Fil-konfigurazzjoni minima tal-memorja, il-fażi tal-ipproċessar tibda immedjatament wara li titlesta t-tagħbija tad-dejta. Fil-konfigurazzjoni buffered, il-magna FFT tista 'tistenna sakemm il-fqigħ tad-dejta preċedenti jiġi pproċessat. Imbagħad, il-magna tibda awtomatikament. Il-figura li ġejja turi t-tagħbija tad-dejta tal-input. Figura 3-1. Tagħbija tad-Data tal-Input
Meta tlesti t-trasformazzjoni, il-modulu FFT jasserixxi s-sinjal OUTP_READY u jibda jiġġenera r-riżultati tal-FFT. In-nofsijiet immaġinarji u reali tal-output samples jidhru simultanjament fuq l-outputs multibit DATAO_IM u DATAO_RE. Kull output sample hija akkumpanjata mill-bit DATAO_VALID. Ir-riċevitur tad-dejta jaċċetta d-dejta trasformata jew f'kull ċiklu tal-arloġġ jew b'rata arbitrarja aktar bil-mod. Il-modulu FFT jibqa' jipprovdi output tad-dejta waqt li jiġi affermat is-sinjal READ_OUTP. Biex tikkontrolla l-output sample rata, ir-riċevitur għandu jneħħi s-sinjal READ_OUTP kif u meta meħtieġ (kif muri fil-figura li ġejja). Il-figura li ġejja turi r-riċeviment tad-dejta tat-trasformazzjoni. Figura 3-2. Jirċievu Data Trasformata

Meta tuża s-sinjal READ_OUTP biex tikkontrolla r-rata tal-qari, jeħtieġ li jiġi kkunsidrat it-tkabbir possibbli taċ-ċiklu FFT. Fil-konfigurazzjoni minima tal-memorja, kwalunkwe titwil tal-ħin tal-qari (upload) jestendi ċ-ċiklu FFT ara Figura 1-2. Fil-konfigurazzjoni buffered, iċ-ċiklu FFT jikber meta l-ħin attwali tal-upload jaqbeż l-intervall iddedikat muri fil-Figura 1-3 bħala "Disponibbli għall-qari tar-riżultati taċ-ċiklu i.". Ukoll, fil-konfigurazzjoni buffered, il-buffer tal-output jibda jaċċetta r-riżultati friski tal-FFT anki jekk ir-riżultati eqdem ma jkunux inqraw, u b'hekk jinkitbu fuqhom dawk anzjani. F'dan il-każ, il-qalba tneħħi s-sinjali OUTP_READY u DATAO_VALID meta ma jibqgħux validi.

Gwida għall-Utent

DS50003348C-paġna 20

CoreFFT v8.0
Dijagrammi taż-żmien

3.2
3.2.1

Streaming FFT
Għall-interface AXI4S, it-tħaddim tal-portijiet tal-interface AXI4S huma mmappjati għal dak tal-interface nattiva. Għal mapping wieħed għal wieħed, ara Tabella 2-4 f'Portijiet ta' 2.2. Streaming FFT.
RFS u START Il-qalba tiġġenera s-sinjal RFS biex is-sors tad-dejta jkun jaf li huwa lest għall-qafas li jmiss tad-dejta tal-input samples. Wara li jiġi affermat, l-RFS jibqa' attiv sakemm is-sors tad-dejta jirrispondi bis-sinjal START.
Ladarba l-qalba tieħu l-START, tneħħi s-sinjal RFS u tibda tirċievi l-qafas tad-dejta tal-input. Wara N intervalli ta 'arloġġ, ir-riċeviment tal-qafas tad-dejta jitlesta, u s-sinjal RFS jerġa' jibda attiv. Il-figura li ġejja turi example meta l-magna FFT tistenna s-sors tad-data biex iforni s-sinjal START.
Figura 3-3. RFS Tistenna BIDU

Is-sinjal START għandu valur attiv permanenti, u l-qalba tibda tirċievi qafas ieħor ta 'input eżatt wara t-tmiem ta' qafas preċedenti. Huwa fakultattiv għas-sors tad-dejta li jħares għas-sinjal RFS. Tista 'tasserixxi s-sinjal START fi kwalunkwe ħin, u l-qalba tibda taċċetta qafas ieħor ta' input hekk kif tista '. Fis-sitwazzjoni tal-Figura 3-3, tagħbija ġdida tal-qafas tibda immedjatament wara s-sinjal START. Jekk is-sinjal START jiġi meta qafas ta 'input preċedenti jkun qed jitgħabba, il-qalba tistenna sakemm jintemm il-frejm u mbagħad jibda jgħabbi qafas ieħor. Il-figura li ġejja turi ex ieħorample fejn id-data tal-input tiġi indefinittivament mingħajr lakuni bejn il-frejms. Figura 3-4. It-trasformazzjoni tad-Dejta ta' Streaming
Il-figura li ġejja turi li s-sinjal START iwassal il-qafas attwali tad-dħul b'intervall ta 'arloġġ wieħed. Figura 3-5. START Tmexxi d-Dejta

3.2.2

OUTP_READY u DATAO_VALID
Dawn iż-żewġ sinjali jservu biex jinnotifikaw riċevitur tad-dejta meta r-riżultati tal-FFT ikunu lesti. L-OUTP_READY huwa polz madwar l-arloġġ. Il-qalba tafferma meta l-qafas tad-data tal-output ikun wasal biex joħroġ. Il-qalba tafferma s-sinjal DATAO_VALID waqt li tiġġenera l-qafas tal-output. Is-sinjal DATAO_VALID jimxi fuq is-sinjal OUTP_READY b'intervall ta' arloġġ wieħed. Il-figura li ġejja turi r-relazzjonijiet taż-żmien bejn iż-żewġ sinjali u l-qafas tad-dejta FFTed.

Gwida għall-Utent

DS50003348C-paġna 21

Figura 3-6. Dejta tal-Ħruġ u Sinjali ta' Handshake

CoreFFT v8.0
Dijagrammi taż-żmien

Il-figura li ġejja turi xenarju fejn is-sinjal DATAO_VALID huwa attiv b'mod permanenti meta d-dejta tal-istrimjar ma jkollha l-ebda vojt bejn il-frejms.
Figura 3-7. Streaming tad-Data tal-Output mingħajr Lakuni

Gwida għall-Utent

DS50003348C-paġna 22

CoreFFT v8.0
Fluss tal-Għodda
4. Fluss tal-Għodda
Din it-taqsima tiddeskrivi l-fluss tal-għodda tal-CoreFFT.
4.1 Liċenzja
CoreFFT huwa liċenzja msakkra.
4.2 Konfigurazzjoni tal-CoreFFT fi SmartDesign
CoreFFT huwa disponibbli biex jitniżżel fil-katalgu Libero® IP permezz tal- web repożitorju. Wara li tkun elenkata fil-katalgu, il-qalba tista 'tiġi instanzjata bl-użu tal-fluss SmartDesign. Biex tkun taf kif toħloq proġett SmartDesign, ara Gwida għall-Utent ta' SmartDesign. Wara l-konfigurazzjoni u l-ġenerazzjoni tal-istanza ewlenija, il-funzjonalità bażika tista 'tiġi simulata bl-użu tal-bank tat-test fornut mal-CoreFFT. Il-parametri tal-bank tat-test jaġġustaw awtomatikament għall-konfigurazzjoni CoreFFT. CoreFFT jista 'jiġi istantanjat bħala komponent ta' disinn akbar.
Importanti:CoreFFT huwa kompatibbli kemm mal-ambjent tad-disinn integrat (IDE) Libero kif ukoll mal-Libero SoC. Sakemm ma jkunx speċifikat mod ieħor, dan id-dokument juża l-isem Libero biex jidentifika kemm Libero IDE kif ukoll Libero SoC. Figura 4-1. SmartDesign CoreFFT Istanza View
Il-qalba tista 'tiġi kkonfigurata bl-użu tal-konfigurazzjoni Graphical User Interface (GUI) fi SmartDesign. Example tal-GUI għall-familja SmartFusion2 tidher fil-figura li ġejja.

Gwida għall-Utent

DS50003348C-paġna 23

Figura 4-2. Konfigurazzjoni tal-CoreFFT fi SmartDesign

CoreFFT v8.0
Fluss tal-Għodda

4.3 Flussi ta' Simulazzjoni
Il-bank tat-test tal-utent għal CoreFFT huwa inkluż fir-rilaxx. Biex tagħmel dan, wettaq il-passi li ġejjin: 1. Biex tħaddem il-bank tat-test tal-utent, issettja l-Għerq tad-Disinn għall-istanzizzjoni CoreFFT fil-pannell tal-ġerarkija tad-disinn tas-SoC Libero. 2. Taħt Ivverifika Disinn Pre-Sintetizzat, fit-tieqa tal-Fluss tad-Disinn tas-SoC Libero, ikklikkja bil-lemin Simula, u mbagħad agħżel Open Interactively. Dan jinvoka ModelSim u awtomatikament imexxi s-simulazzjoni.
Importanti:Meta tissimula l-verżjoni VHDL tal-qalba, tista' tkun trid teħles mit-twissijiet tal-librerija IEEE.NUMERIC_STD. Biex tagħmel dan, żid iż-żewġ linji li ġejjin mal-run.do ġġenerat awtomatikament file:
· issettja NumericStdNoWarnings -1 · issettja StdArithNoWarnings -1

4.3.1 4.3.1.1

Testbench Il-bank tat-test unifikat użat biex jivverifika u jittestja CoreFFT jissejjaħ bħala testbench tal-utent.
Utent Testbench Il-figura li ġejja turi d-dijagramma blokka għal testbench. L-ekwazzjoni li ġejja turi kif l-FFT tal-imġieba tad-deheb timplimenta l-kalkoli ta’ preċiżjoni finita murija fi
x(k) = n= 0N-1X(n)e?jnk2?/N

Ekwazzjoni 1 jew Ekwazzjoni 2 fl-Introduzzjoni, kemm l-FFT tad-deheb kif ukoll il-CoreFFT huma kkonfigurati b'mod identiku u jirċievu l-istess sinjal tat-test. It-testbench iqabbel is-sinjali tal-output tal-modulu tad-deheb u l-CoreFFT attwali.

Gwida għall-Utent

DS50003348C-paġna 24

Figura 4-3. CoreFFT Utent Testbench

CoreFFT v8.0
Fluss tal-Għodda

Il-bank tat-test jipprovdi examples ta' kif tuża l-modulu FFT iġġenerat. Il-bank tat-test jista 'jiġi modifikat skont ir-rekwiżiti.
4.4 Limitazzjonijiet tad-Disinn
L-eċċezzjonijiet tal-ħtiġijiet tal-ħin ewlieni (jiġifieri, mogħdija falza u mogħdija b'ħafna ċiklu) għandhom jintużaw bejn il-konfini tal-arloġġ. Għal referenza dwar ir-restrizzjonijiet meħtieġa li għandhom jiżdiedu, ara CoreFFT.sdc mill-mogħdija. /komponent/Actel/DirectCores/CoreFFT/ /limitazzjonijiet/ CoreFFT.sdc.
4.5 Sinteżi f'Libero SoC
Biex tmexxi s-sinteżi tal-konfigurazzjoni magħżula, wettaq il-passi li ġejjin: 1. Issettja l-għerq tad-disinn b'mod xieraq fil-GUI tal-konfigurazzjoni. 2. Taħt Implimenta Disinn, fit-tab tal-Fluss tad-Disinn, ikklikkja bil-lemin fuq Sintetizza u agħżel Mexxi.
4.6 Post u Rotta fil-Libero SoC
Wara li tissettja l-għerq tad-disinn b'mod xieraq u mexxi Sintesi. Taħt Implimenta Disinn fit-tab tal-Fluss tad-Disinn, ikklikkja bil-lemin fuq Post u Rotta u kklikkja Mexxi.

Gwida għall-Utent

DS50003348C-paġna 25

CoreFFT v8.0
Integrazzjoni tas-Sistema
5. Integrazzjoni tas-Sistema
Din it-taqsima tipprovdi example li turi l-integrazzjoni tal-CoreFFT.
5.1 FFT fil-post
Il-figura li ġejja turi eżample tal-użu tal-qalba. Meta l-FFT fil-post jasserixxi s-sinjal BUF_READY, sors tad-dejta jibda jforni d-dejta.amples li għandhom jiġu trasformati. Nofsijiet immaġinarji u reali tad-data input sample għandu jiġi fornut fl-istess ħin u akkumpanjat bil-validità bit-DATAI_VALID. Is-sors tad-data jista 'jforni l-sample f'kull ċiklu tal-arloġġ jew b'rata arbitrarja aktar bil-mod (ara Figura 3-1). Wara li l-modulu FFT jirċievi N-input samples, inaqqas is-sinjal BUF_READY. Figura 5-1. Eżample tas-Sistema FFT fil-post

Il-magna FFT tibda tipproċessa d-dejta awtomatikament wara li tkun lesta. Fil-konfigurazzjoni minima tal-memorja, il-fażi tal-ipproċessar tibda immedjatament wara li titlesta t-tagħbija tad-dejta. Fil-konfigurazzjoni buffered, il-magna FFT tista 'tistenna sakemm tifqigħ ta' data preċedenti jiġi pproċessat. Imbagħad il-magna tibda awtomatikament.
5.2 Streaming FFT
Il-qalba twettaq FFT 'il quddiem fuq id-dejta li tkun ġejja f'kull ċiklu tal-arloġġ. Is-sors tad-dejta jibqa’ jforni d-dejta filwaqt li r-riċevitur tad-dejta jirċievi kontinwament ir-riżultati tal-FFT-ed u jimmonitorja l-bandiera tal-overflow jekk meħtieġ. Is-sinjal START tal-input fakultattiv u s-sinjal RFS tal-ħruġ jistgħu jintużaw jekk ikun meħtieġ l-ipproċessar tal-frejms tad-dejta. Is-sors tad-dejta jiġġenera s-sinjal START biex jimmarka l-bidu ta 'qafas ieħor, u r-riċevitur tad-dejta juża s-sinjal RFS biex jimmarka l-bidu tal-qafas tal-output. Streaming CoreFFT jista 'jipproċessa flussi ta' data kumplessi infiniti, kif muri fil-figura li ġejja.

Gwida għall-Utent

DS50003348C-paġna 26

Figura 5-2. Eżample ta' Sistema FFT ta' Streaming

CoreFFT v8.0
Integrazzjoni tas-Sistema

Gwida għall-Utent

DS50003348C-paġna 27

CoreFFT v8.0
Appendiċi A: Użu ta' Apparat FFT fil-post...

6. Appendiċi A: Użu u Prestazzjoni ta' Apparat FFT fil-post
It-Tabella 6-1 u t-Tabella 6-2 juru l-użu u l-prestazzjoni għal varjetà ta’ daqsijiet FFT u wisgħat tad-dejta fil-post. In-numri nkisbu mill-konfigurazzjoni elenkata fit-Tabella 6-3.
Tabella 6-1. Użu u Prestazzjoni tal-Apparat FFT SmartFusion2 M2S050 fil-post (Konfigurazzjoni Minima tal-Memorja)

Parametri tal-qalba

Użu tar-Riżorsi tad-Tessili

Blokki

Prestazzjoni

Punti 256

Wisa' 18

DFF 1227

4 LUT 1245

Total 2472

LSRAM MACC

Rata tal-Arloġġ
328

Ħin FFT (i)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

Tabella 6-2. Użu u Prestazzjoni tal-Apparat FFT SmartFusion2 M2S050 fil-post (Konfigurazzjoni Buffered)

Parametri tal-qalba

PUNTI WIESA

256

512

1024

4096

Użu tar-Riżorsi tad-Tessili

DFF

4LUT

Total

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

Blokki LSRAM 7 7 7 28

MACC 4 4 4 4

Prestazzjoni

Rata tal-Arloġġ FFT Ħin (s)

328

3.3

321

7.4

310

16.8

281

87.8

Tip: · Id-dejta fit-Tabella 6-1 u t-Tabella 6-2 inkisbet bl-użu ta' settings ta' sinteżi tipiċi. Il-frekwenza Synplify (MHz) ġiet issettjata għal 500
· In-numri ta’ utilizzazzjoni jinkisbu bl-użu ta’ Libero v12.4 u jista’ jkun hemm titjib potenzjali fil-qasam u l-prestazzjoni b’reviżjonijiet aktar ġodda
· Fl-issettjar tas-sinteżi, il-komponenti ROM huma mmappjati għal-loġika u l-ottimizzazzjoni tar-RAM immappjata għal Veloċità Għolja
· Is-settings tat-tqassim kienu kif ġej:
Ħolqien tal-blokk tad-disinjaturi attivat
Layout ta' Sforz Għoli attivat
· Il-ħin FFT muri jirrifletti l-ħin tat-trasformazzjoni biss. Ma tqisx it-tniżżil tad-dejta jew il-ħinijiet tat-tlugħ tar-riżultat

Tabella 6-3. Użu u Prestazzjoni ta' Apparat FFT PolarFire MPF300 fil-post (Konfigurazzjoni Minima tal-Memorja)

Parametri tal-qalba

Użu tar-Riżorsi tad-Tessili

Max Arloġġ

PUNTI WIESA uRAM Fond 4 LUT DFF uRAM LSRAM MACC Frekwenza

512

939 1189 9

415

Ħin tat-trasformazzjoni (uS)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

Gwida għall-Utent

DS50003348C-paġna 28

CoreFFT v8.0
Appendiċi A: Użu ta' Apparat FFT fil-post...

………..komplija

Parametri tal-qalba

Użu tar-Riżorsi tad-Tessili

Max Arloġġ

PUNTI WIESA uRAM Fond 4 LUT DFF uRAM LSRAM MACC Frekwenza

512

1519 1275 0

386

512

2494 2841 0

364

1024 25

3088 2859 0

369

4096 18

4161 1679 0

352

4096 25

6426 3237 0

339

16384 18

9667 3234 0

296

16384 25

17285 5483 0

325

Ħin tat-trasformazzjoni (uS)
6.2 6.7 14.3 70.1 73 387 353.5

Tabella 6-4. Użu u Prestazzjoni tal-Apparat FFT PolarFire MPF300 fil-post (Konfigurazzjoni Buffered)

Parametri tal-qalba

Użu tar-Riżorsi tad-Tessili

Max Arloġġ

PUNTI WIESA uRAM Fond 4 LUT DFF uRAM LSRAM MACC Frekwenza

Ħin tat-trasformazzjoni (uS)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 18

512

4962 4488 168 0

278

18.7

16384 18

12346 6219 0

126

335

342

Tip: · Id-dejta fit-Tabella 6-3 u t-Tabella 6-4 inkisbet bl-użu tas-settings tipiċi tal-għodda Libero SoC. Ir-restrizzjoni ta' Żmien ġiet stabbilita għal 400 MHz
· In-numri ta’ utilizzazzjoni jinkisbu bl-użu ta’ Libero v12.4 u jista’ jkun hemm titjib potenzjali fil-qasam u l-prestazzjoni b’reviżjonijiet aktar ġodda
· Fl-issettjar tas-sinteżi, il-komponenti ROM huma mmappjati għal-loġika u l-ottimizzazzjoni tar-RAM immappjata għal Veloċità Għolja
· Post u Rotta ġew stabbiliti għal Disinn ta' Sforz Għoli mmexxi mill-Ħin
· Il-ħin FFT jirrifletti l-ħin tat-trasformazzjoni biss. Ma tqisx it-tniżżil tad-dejta jew il-ħinijiet tat-tlugħ tar-riżultat

Importanti: Ir-riżorsi tal-FPGA u d-dejta tal-prestazzjoni għall-familja PolarFire SoC huma simili għall-familja PolarFire.

Tabella 6-5. Parametru tal-Konfigurazzjoni tal-Użu u tal-Prestazzjoni tal-FFT fil-post Skala INVERSA SCALE_EXP_ON Tip HDL

Valur 0 0 0 Verilog

Gwida għall-Utent

DS50003348C-paġna 29

CoreFFT v8.0
Appendiċi B: Użu ta' Apparat FFT Streaming...

7. Appendiċi B: Użu u Prestazzjoni tal-Apparat FFT Streaming
It-tabelli li ġejjin jelenkaw l-użu u l-prestazzjoni għal varjetà ta 'konfigurazzjonijiet ta' streaming FFT.
Tabella 7-1. Streaming FFT SmartFusion2 M2S050T Veloċità Grad -1

Parametri tal-qalba

Użu tar-Riżorsi

Blokki

Rata tal-Arloġġ

FFT_SIZE DATA_BITS TWID_BITS Ordni DFF 4LUT Total LSRAM uRAM MACC

Reverse 2198 1886 4084 0

241

Normali 1963 1600 3563 0

241

Reverse 3268 2739 6007 0

225

Reverse 3867 3355 7222 0

217

128

Reverse 4892 4355 9247 5

216

256

Reverse 5510 5302 10812 7

229

256

Normali 5330 5067 10406 3

229

256

Reverse 8642 7558 16200 8

223

512

Reverse 6634 6861 13495 10

228

512

Reverse 9302 8862 18164 12

228

1024

Reverse 10847 11748 22595 17

225

1024

Reverse 11643 12425 24068 19

221

Tip: · fond massimu uRAM ġie stabbilit għal 64
· In-numri ta’ utilizzazzjoni jinkisbu bl-użu ta’ Libero v12.4, u jista’ jkun hemm titjib potenzjali fiż-żona u fil-prestazzjoni b’reviżjonijiet aktar ġodda
· Fl-issettjar tas-sinteżi, il-komponenti ROM huma mmappjati għal-loġika u l-ottimizzazzjoni tar-RAM immappjata għal Veloċità Għolja. Il-frekwenza Synplify ġiet issettjata għal 500
· Il-mod ta 'sforz għoli tat-tqassim ġie stabbilit

Tabella 7-2. Streaming FFT PolarFire MPF300 Veloċità Grad -1

Parametri tal-qalba
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM Profond tal-Ordni

Użu tar-Riżorsi

Arloġġ

4LUT DFF uRAM LSRAM MACC Rata

256 Reverse 1306 1593 6

319

256 Normali 1421 1700 12 0

319

256 Reverse 1967 2268 18 0

319

256 Reverse 2459 2692 15 0

319

128

256 Normali 4633 4911 44 0

310

256

Mitfi

256 Normali 6596 6922 94 0

307

256

512

Reverse 8124 8064 0

304

Reverse 6686 5691 0

293

Gwida għall-Utent

DS50003348C-paġna 30

CoreFFT v8.0
Appendiċi B: Użu ta' Apparat FFT Streaming...

………..ikompli Parametri Ewlenin
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM Profond tal-Ordni

Użu tar-Riżorsi

Arloġġ

4LUT DFF uRAM LSRAM MACC Rata

1024

Reverse 13974 10569 0

304

1024

Normali 14289 10816 0

307

2048

Normali 12852 7640 0

304

2048

Reverse 12469 7319 0

315

4096

Normali 29977 14288 0

305

4096

512 Normali 34448 17097 120 48

301

Tip: · Id-dejta fit-tabella preċedenti nkisbet bl-użu tas-settings tipiċi tal-għodda Libero SoC. Ir-restrizzjoni ta' Żmien ġiet stabbilita għal 400 MHz
· In-numri tal-użu tal-apparat tal-arkitettura tal-istreaming huma kważi l-istess kemm għall-interface AXI4S kif ukoll għall-interface nattiva
· In-numri ta’ utilizzazzjoni jinkisbu bl-użu ta’ Libero v12.4, u jista’ jkun hemm titjib potenzjali fiż-żona u fil-prestazzjoni b’reviżjonijiet aktar ġodda
· Fl-issettjar tas-sinteżi, il-komponenti ROM huma mmappjati għal-loġika u l-ottimizzazzjoni tar-RAM immappjata għal Veloċità Għolja
· Post u Rotta ġew stabbiliti għall-Layout ta 'Sforz Għoli mmexxi mill-Ħin
· Ir-riżorsi FPGA u d-dejta tal-prestazzjoni għall-familja PolarFire SoC hija simili għall-familja PolarFire

Gwida għall-Utent

DS50003348C-paġna 31

CoreFFT v8.0
Storja tar-Reviżjoni

8. Storja tar-Reviżjoni
L-istorja tar-reviżjoni tiddeskrivi l-bidliet li ġew implimentati fid-dokument. Il-bidliet huma elenkati b'reviżjoni, li tibda bil-pubblikazzjoni l-aktar attwali.
Tabella 8-1. Storja tar-Reviżjoni

Deskrizzjoni tad-Data tar-Reviżjoni

08/2022 Fir-reviżjoni C tad-dokument, Tabella aġġornata 6-1, Tabella 6-2, Tabella 6-3, Tabella 6-4, Tabella 7-1,

u Tabella 7-2.

07/2022 Din li ġejja hija l-lista tal-bidliet fir-reviżjoni B tad-dokument:

· Aġġornat: Tabella 2-2 fi 2.1.2. Portijiet.

· Aġġornat: Tabella 2-4 fi 2.2.2. Portijiet.

· Aġġornat: 4.4. Limitazzjonijiet tad-Disinn.

· Imneħħija: taqsima “Konfigurazzjoni tar-Restrizzjonijiet taż-Żmien”.

07/2022 Din li ġejja hija l-lista tal-bidliet fir-reviżjoni A tad-dokument:

· Id-dokument ġie emigrat għall-mudell tal-Mikroċippa.

· In-numru tad-dokument ġie aġġornat għal DS50003348A minn 50200267.

· It-taqsimiet li ġejjin huma aġġornati:

Tabella 1 fil-Karatteristiċi.

Użu u Prestazzjoni tal-Apparat.

Tabella 1-2 f'1.4.4.2. Limitazzjonijiet tal-Wagħa tal-Bit tal-Input tal-Modalità Mhux Skala.

Figura 1-7 f'1.4.4.3. Dħul ta' Skeda ta' Skala.

Tabella 1-3 f'1.4.4.3. Dħul ta' Skeda ta' Skala.

Tabella 2-3 fi 2.2.1. Parametri tal-Konfigurazzjoni.

Tabella 2-4 fi 2.2.2. Portijiet.

Tabella 2-2 fi 2.1.2. Portijiet.

Figura 4-2 f'4.2. Konfigurazzjoni tal-CoreFFT fi SmartDesign.

· Jiżdiedu s-sezzjonijiet li ġejjin: 1.4.3. Ordni tal-Kliem tad-Dejta tal-FFT tal-Istrimming. 2.2.3. Format tal-qafas tad-Data tad-Dħul/Ħruġ għall-Interface Streaming AXI4. 4.3. Flussi ta' Simulazzjoni. 4.4. Limitazzjonijiet tad-Disinn. 4.5. Sinteżi fil-Libero SoC. 4.6. Post u Rotta fil-Libero SoC.
· It-taqsimiet li ġejjin jitneħħew: “Verżjoni Appoġġjata.” "Ordni ta' Output Naturali."

—

Miżjud appoġġ PolarFire® SoC.

—

“Appoġġ għall-Prodott”: Imneħħi.

—

Bidliet aġġornati relatati mal-CoreFFT v7.0.

—

Bidliet aġġornati relatati mal-CoreFFT v6.4.

—

Bidliet aġġornati relatati mal-CoreFFT v6.3.

—

Bidliet aġġornati relatati mal-Familji Appoġġjati (SAR 47942).

—

Bidliet aġġornati relatati mal-CoreFFT v6.1.

Gwida għall-Utent

DS50003348C-paġna 32

CoreFFT v8.0
Storja tar-Reviżjoni

………..tkompli Data tar-Reviżjoni

—

Deskrizzjoni
Din li ġejja hija l-lista tal-bidliet fir-reviżjoni3.0 tad-dokument: · Bidliet aġġornati relatati mal-CoreFFT v6.0. · Ir-rilaxx iżid appoġġ għall-familja SmartFusion2 (arkitettura fil-post biss).
Din li ġejja hija l-lista tal-bidliet fir-reviżjoni 2.0 tad-dokument: · Bidliet aġġornati relatati mal-CoreFFT v5.0. · Dan ir-rilaxx iżid arkitettura ġdida għall-CoreFFT In-place v4.0 eżistenti. · L-arkitettura l-ġdida tappoġġja Streaming Forward u Inverse FFT li tittrasforma fluss ta 'dejta b'veloċità għolja.
Rilaxx inizjali.

Gwida għall-Utent

DS50003348C-paġna 33

CoreFFT v8.0
Appoġġ FPGA Microchip
Il-grupp ta' prodotti Microchip FPGA jappoġġja l-prodotti tiegħu b'diversi servizzi ta' appoġġ, inkluż is-Servizz tal-Klijent, iċ-Ċentru ta' Appoġġ Tekniku tal-Klijent, websit, u uffiċċji tal-bejgħ madwar id-dinja. Il-klijenti huma ssuġġeriti li jżuru r-riżorsi onlajn tal-Mikroċippa qabel ma jikkuntattjaw lill-appoġġ peress li huwa probabbli ħafna li l-mistoqsijiet tagħhom diġà ġew imwieġba. Ikkuntattja Ċentru ta' Appoġġ Tekniku permezz tal- websit fuq www.microchip.com/support. Semmi n-numru tal-Parti tal-Apparat FPGA, agħżel il-kategorija tal-każ xierqa, u ttella 'disinn files filwaqt li toħloq każ ta ' appoġġ tekniku. Ikkuntattja lis-Servizz tal-Klijent għal appoġġ mhux tekniku tal-prodott, bħall-ipprezzar tal-prodott, titjib tal-prodott, informazzjoni ta’ aġġornament, status tal-ordni, u awtorizzazzjoni.
· Mill-Amerika ta’ Fuq, ċempel 800.262.1060 · Mill-bqija tad-dinja, ċempel 650.318.4460 · Fax, minn kullimkien fid-dinja, 650.318.8044
Informazzjoni dwar il-Mikroċippa
Il-Mikroċippa Websit
Microchip jipprovdi appoġġ onlajn permezz tagħna websit fuq www.microchip.com/. Dan websit huwa użat biex tagħmel files u informazzjoni faċilment disponibbli għall-klijenti. Uħud mill-kontenut disponibbli jinkludi:
· Appoġġ tal-Prodott Folji tad-Data u errata, noti ta 'applikazzjoni u sample programmi, riżorsi tad-disinn, gwidi tal-utent u dokumenti ta 'appoġġ tal-ħardwer, l-aħħar rilaxxi ta' softwer u softwer arkivjat
· Mistoqsijiet Frekwenti ta' Appoġġ Tekniku Ġenerali (FAQs), talbiet ta' appoġġ tekniku, gruppi ta' diskussjoni onlajn, lista ta' membri tal-programm tal-imsieħba tad-disinn ta' Microchip
· Negozju ta’ Selettur tal-Prodotti tal-Mikroċippa u gwidi tal-ordnijiet, l-aħħar stqarrijiet għall-istampa tal-Mikroċippa, lista ta’ seminars u avvenimenti, listi tal-uffiċċji tal-bejgħ tal-Mikroċippa, distributuri u rappreżentanti tal-fabbriki
Servizz ta' Notifika ta' Bidla fil-Prodott
Is-servizz ta 'notifika tal-bidla tal-prodott ta' Microchip jgħin biex iżomm lill-klijenti kurrenti dwar il-prodotti Microchip. L-abbonati se jirċievu notifika bl-email kull meta jkun hemm bidliet, aġġornamenti, reviżjonijiet jew errata relatati ma 'familja ta' prodotti speċifikati jew għodda ta 'żvilupp ta' interess. Biex tirreġistra, mur fuq www.microchip.com/pcn u segwi l-istruzzjonijiet tar-reġistrazzjoni.
Appoġġ għall-Klijent
Utenti ta' prodotti Microchip jistgħu jirċievu assistenza permezz ta' diversi mezzi: · Distributur jew Rappreżentant · Uffiċċju tal-Bejgħ Lokali · Inġinier tas-Soluzzjonijiet Inkorporati (ESE) · Appoġġ Tekniku
Il-klijenti għandhom jikkuntattjaw lid-distributur, ir-rappreżentant jew l-ESE tagħhom għall-appoġġ. Uffiċċji tal-bejgħ lokali huma wkoll disponibbli biex jgħinu lill-klijenti. Lista ta' uffiċċji u postijiet tal-bejgħ hija inkluża f'dan id-dokument. L-appoġġ tekniku huwa disponibbli permezz tal- websit fuq: www.microchip.com/support
Karatteristika tal-Protezzjoni tal-Kodiċi tat-Tagħmir tal-Mikroċippa
Innota d-dettalji li ġejjin tal-karatteristika tal-protezzjoni tal-kodiċi fuq il-prodotti Microchip:

Gwida għall-Utent

DS50003348C-paġna 34

CoreFFT v8.0
· Il-prodotti tal-Mikroċippa jissodisfaw l-ispeċifikazzjonijiet li jinsabu fl-Iskeda tad-Data tal-Mikroċippa partikolari tagħhom. · Microchip jemmen li l-familja ta 'prodotti tagħha hija sigura meta użata fil-mod maħsub, fi ħdan l-operat
speċifikazzjonijiet, u taħt kundizzjonijiet normali. · Microchip valuri u jipproteġi b'mod aggressiv id-drittijiet tal-proprjetà intellettwali tiegħu. Tentattivi biex jikser il-kodiċi
karatteristiċi ta 'protezzjoni tal-prodott Microchip huwa strettament ipprojbit u jistgħu jiksru l-Att dwar id-Dritt tal-Millenju Diġitali. · La Microchip u lanqas kwalunkwe manifattur ieħor tas-semikondutturi ma jistgħu jiggarantixxu s-sigurtà tal-kodiċi tiegħu. Il-protezzjoni tal-kodiċi ma tfissirx li qed niggarantixxu li l-prodott huwa "li ma jinkisirx". Il-protezzjoni tal-kodiċi qed tevolvi kontinwament. Microchip hija impenjata li ttejjeb kontinwament il-karatteristiċi tal-protezzjoni tal-kodiċi tal-prodotti tagħna.
Avviż Legali
Din il-pubblikazzjoni u l-informazzjoni hawnhekk jistgħu jintużaw biss mal-prodotti Microchip, inkluż biex jiddisinjaw, jittestjaw, u jintegraw prodotti Microchip mal-applikazzjoni tiegħek. L-użu ta' din l-informazzjoni bi kwalunkwe mod ieħor jikser dawn it-termini. L-informazzjoni dwar l-applikazzjonijiet tal-apparat hija pprovduta biss għall-konvenjenza tiegħek u tista’ tiġi sostitwita minn aġġornamenti. Hija r-responsabbiltà tiegħek li tiżgura li l-applikazzjoni tiegħek tilħaq l-ispeċifikazzjonijiet tiegħek. Ikkuntattja l-uffiċċju lokali tal-bejgħ tal-Microchip tiegħek għal appoġġ addizzjonali jew, ikseb appoġġ addizzjonali fuq www.microchip.com/en-us/support/design-help/client-support-services.
DIN L-INFORMAZZJONI HIJA PROVVISTA MILL-MICROCHIP “KIF INHI”. MICROCHIP MA JAGĦMEL L-EBDA RAPPREŻENTAZZJONIJIET JEW GARANZIJI TA’ KULL TIP KEMM KEMM ESPLIĊI JEW IMPLIKATI, BIL-MIKTUBA JEW ORALI, STATUTAJI JEW MOD IEĦOR, RELATATI MA’ L-INFORMAZZJONI INKLUŻI IMMA MHUX LIMITATA GĦAL KWALUNKWE GARANZIJI IMPLICITI TA’ NUQQAS TA’ Ksur, KUMMERĊJALITÀ U PARTECJENZA GĦALL-AFFARIJIET. GARANZIJI RELATATI MAL-KONDIZZJONI, KWALITÀ, JEW PRESTAZZJONI TAGĦHA.
FL-EBDA KAŻ MIKROCHIP MA JKUN RESPONSABBLI GĦAL KWALUNKWE TELF INDIRETT, SPEĊJALI, PUNITTIVI, INĊIDENTALI, JEW KONSEKWENZJALI, ĦSARA, SPIŻA, JEW SPEJJA TA’ KULL TIP RELATATI MA’ L-INFORMAZZJONI JEW L-UŻU TAGĦHA, IKUN IKKAWŻAT, ANKE KIF JINKUN ADMIKU. POSSIBILITÀ JEW IL-DANNI HUMA PREVESTIBLI. SAL-KIT SĦIĦ PERMESS MILL-LIĠI, IR-RESPONSABBILTÀ TOTALI TA' MICROCHIP DWAR KOLLHA TALBIET B'XI MOD RELATATI MA' L-INFORMAZZJONI JEW L-UŻU TAGĦHA MHUX SE TAQBED MILL-AMMONT TA' MIŻATI, JEKK HEKK, LI INTI ĦALLAS DIRETTAMENT LILL-MICROCHIP GĦALL-INFORMAZZJONI.
L-użu ta 'apparati Microchip f'applikazzjonijiet ta' appoġġ għall-ħajja u/jew sigurtà huwa kompletament għar-riskju tax-xerrej, u x-xerrej jaqbel li jiddefendi, jindennizza u jżomm lil Microchip mingħajr ħsara minn kull ħsara, pretensjoni, ilbiesi, jew spejjeż li jirriżultaw minn tali użu. L-ebda liċenzja ma tingħata, impliċitament jew mod ieħor, taħt xi drittijiet ta' proprjetà intellettwali ta' Microchip sakemm ma jkunx iddikjarat mod ieħor.
Trademarks
L-isem u l-logo tal-Mikroċippa, il-logo tal-Mikroċippa, Adaptec, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStyluuchs, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, u XMEGA huma trademarks reġistrati ta' Microchip Technology Incorporated fl-Istati Uniti u f'pajjiżi oħra.
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, u ZL huma trademarks reġistrati ta' Microchip Technology Incorporated fl-Istati Uniti.
Soppressjoni taċ-ċavetta adjaċenti, AKS, Analog-for-the-Digital Age, Kwalunkwe Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM Media Matching, Dynamic Matching. , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Programmazzjoni Serjali In-Circuit, ICSP, INICnet, Parallelment Intelliġenti, IntelliMOS, Konnettività Inter-Chip, JitterBlocker, Knob-on-Display, KoD, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, , RTG4, SAM-

Gwida għall-Utent

DS50003348C-paġna 35

CoreFFT v8.0
ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect, u ZENA huma trademarks ta' Microchip Technology Incorporated fl-Istati Uniti u f'pajjiżi oħra. SQTP hija marka ta' servizz ta' Microchip Technology Incorporated fl-Istati Uniti. Il-logo Adaptec, Frequency on Demand, Silicon Storage Technology, u Symmcom huma trademarks reġistrati ta' Microchip Technology Inc. f'pajjiżi oħra. GestIC hija trademark reġistrata ta' Microchip Technology Germany II GmbH & Co. KG, sussidjarja ta' Microchip Technology Inc., f'pajjiżi oħra. It-trademarks l-oħra kollha msemmija hawn huma proprjetà tal-kumpaniji rispettivi tagħhom. © 2022, Microchip Technology Incorporated u s-sussidjarji tagħha. Id-Drittijiet kollha Riżervati. ISBN: 978-1-6683-1058-8
Sistema ta 'Ġestjoni tal-Kwalità
Għal informazzjoni dwar is-Sistemi ta' Ġestjoni tal-Kwalità ta' Microchip, jekk jogħġbok żur www.microchip.com/quality.

Gwida għall-Utent

DS50003348C-paġna 36

L-AMERIKA
Uffiċċju Korporattiv 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Appoġġ Tekniku: www.microchip.com/support Web Indirizz: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Fax: 905-695-2078

Bejgħ u Servizz mad-dinja kollha

ASJA/PAĊIFIKU
Awstralja – Sydney Tel: 61-2-9868-6733 Ċina – Beijing Tel: 86-10-8569-7000 Ċina – Chengdu Tel: 86-28-8665-5511 Ċina – Chongqing Tel: 86-23-8980-9588 Ċina – Dongguan Tel: 86-769-8702-9880 Ċina – Guangzhou Tel: 86-20-8755-8029 Ċina – Hangzhou Tel: 86-571-8792-8115 Ċina – Hong Kong SAR Tel: 852-2943-5100 Ċina – Nanjing Tel : 86-25-8473-2460 Ċina – Qingdao Tel: 86-532-8502-7355 Ċina – Shanghai Tel: 86-21-3326-8000 Ċina – Shenyang Tel: 86-24-2334-2829 Ċina – Shenzhen Tel: 86 -755-8864-2200 Ċina – Suzhou Tel: 86-186-6233-1526 Ċina – Wuhan Tel: 86-27-5980-5300 Ċina – Xian Tel: 86-29-8833-7252 Ċina – Xiamen Tel: 86-592 -2388138 Ċina – Zhuhai Tel: 86-756-3210040

ASJA/PAĊIFIKU
Indja – Bangalore Tel: 91-80-3090-4444 Indja – New Delhi Tel: 91-11-4160-8631 Indja – Pune Tel: 91-20-4121-0141 Ġappun – Osaka Tel: 81-6-6152-7160 Ġappun – Tokyo Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoul Tel: 82-2-554-7200 Malasja – Kuala Lumpur Tel: 60-3-7651-7906 Malasja – Penang Tel: 60-4-227-8870 Filippini – Manila Tel: 63-2-634-9065 Singapor Tel: 65-6334-8870 Tajwan – Hsin Chu Tel: 886-3-577-8366 Tajwan – Kaohsiung Tel: 886- 7-213-7830 Tajwan – Tajpej Tel: 886-2-2508-8600 Tajlandja – Bangkok Tel: 66-2-694-1351 Vjetnam – Ho Chi Minh Tel: 84-28-5448-2100

L-EWROPA
Awstrija – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Danimarka – Kopenħagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finlandja – Espoo Tel: 358-9-4520 Franza – Pariġi Tel: 820-33-1-69-53-63 Fax: 20-33-1-69-30-90 Ġermanja – Garching Tel: 79-49-8931 Ġermanja – Haan Tel: 9700-49-2129 Ġermanja – Heilbronn Tel: 3766400-49-7131 Ġermanja – Karlsruhe Tel: 72400-49-721 Ġermanja – Munich Tel: 625370-49-89-627-144 Fax: 0-49-89-627-144 Ġermanja – Rosenheim Tel: 44 -49-8031-354 Iżrael – Ra'anana Tel: 560-972-9-744 Italja – Milan Tel: 7705-39-0331 Fax: 742611-39-0331 Italja – Padova Tel: 466781-39-049 Drunenland Tel: 7625286-31-416 Fax: 690399-31-416 Norveġja – Trondheim Tel: 690340-47 Polonja – Varsavja Tel: 72884388-48-22 Rumanija – Bukarest Tel: 3325737-40-21-407-87-50 : 34-91-708-08-90 Fax: 34-91-708-08-91 L-Isvezja – Gothenberg Tel: 46-31-704-60-40 L-Isvezja – Stokkolma Tel: 46-8-5090-4654 UK – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820

Gwida għall-Utent

DS50003348C-paġna 37

Dokumenti / Riżorsi

MICROCHIP v8.0 CoreFFT Fourier Transform [pdfGwida għall-Utent
v8.0 CoreFFT Fourier Transform, v8.0 CoreFFT, Fourier Transform, Transform

Referenzi

Manwal għall-Utent

v8.0 CoreFFT Fourier Transform

CoreFFT v8.0

Speċifikazzjonijiet

Istruzzjonijiet għall-Użu tal-Prodott

FFT fil-post

Streaming FFT

FAQ

Q: Liema daqsijiet tat-trasformazzjoni huma appoġġjati?

Q: X'inhu l-format tad-data tal-input?

Q: Il-CoreFFT jappoġġja l-FFT 'il quddiem u invers
operazzjonijiet?

Dokumenti / Riżorsi

Referenzi

Ħalli kumment

Ikkanċella tweġiba

v8.0 CoreFFT Fourier Transform

CoreFFT v8.0

Speċifikazzjonijiet

Istruzzjonijiet għall-Użu tal-Prodott

FFT fil-post

Streaming FFT

FAQ

Q: Liema daqsijiet tat-trasformazzjoni huma appoġġjati?

Q: X'inhu l-format tad-data tal-input?

Q: Il-CoreFFT jappoġġja l-FFT 'il quddiem u invers operazzjonijiet?

Dokumenti / Riżorsi

Referenzi

Karigi Relatati

Ħalli kumment

Ikkanċella tweġiba

Q: Il-CoreFFT jappoġġja l-FFT 'il quddiem u invers
operazzjonijiet?