CoreFFT v8.0
Посібник користувача CoreFFT
вступ
Ядро швидкого перетворення Фур’є (ШПФ) реалізує ефективний алгоритм Кулі-Туркі для обчислення дискретного перетворення Фур’є. CoreFFT використовується в широкому діапазоні додатків, таких як цифровий зв’язок, аудіо, вимірювання, контроль і біомедицина. CoreFFT забезпечує високоефективне БПФ на основі MACC з високою параметризацією, ефективним використанням площі. Ядро доступне як код рівня передачі реєстру (RTL) перетворення на мовах Verilog і VHDL. Рівняння 1. N-точкове пряме ШПФ (N — ступінь 2) послідовності x(0), x(1),…, x(N-1), де k = 0, 1… N-1
Рівняння 2. N-точкове зворотне ШПФ (N — ступінь 2) послідовності X(0), X(1),…, X(N-1), де n = 0, 1… N-1
Важливо: під час виконання зворотного ШПФ ядро не застосовує ділення на N EQ 2 (оскільки ділення на двійку є тривіальним).
На наступному малюнку показано систему на основі ШПФ, яка складається з джерела даних, модуля ШПФ і приймача даних, який є одержувачем перетворених даних. Рисунок 1. Система на основі ШПФample

особливості
CoreFFT підтримує реалізацію перетворення ШПФ з проріджуванням у часі на місці та Radix-2 з проріджуванням за частотою. У наведеній нижче таблиці перераховано ключові функції для кожної реалізації.

Посібник користувача

DS50003348C-сторінка 1

CoreFFT v8.0

Таблиця 1. Підтримка основних функцій

Функція Перетворення розмірів, балів

На місці

Потокове передавання

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192 і 16384.

2048 і 4096

Примітка: БПФ 16384 точок підтримується на RTG4TM, PolarFire®,

і лише частини PolarFire SoC.

Пряме та зворотне ШПФ

так

Розрядність вхідних даних

Розрядність коефіцієнта обертання

Формат даних введення/виведення

Доповнення двох

Натуральний вихід sampпорядок

так

Умовний блок з плаваючою комою

так

масштабування

Попередньо визначений розклад масштабування або без масштабування

Додаткова мінімальна або буферна пам'ять Так конфігурації

Вбудований твіддл на основі блоку оперативної пам'яті Так Таблиця перегляду (LUT)

Підтримка оновлення Twiddle LUT Так

Сигнали рукостискання для полегшення взаємодії «Так» зі схемою користувача

Потоковий інтерфейс AXI4

немає

Пряме/зворотне перетворення під час виконання Немає конфігурації

Так 8 32 Доповнення до двох Додатковий №
так
немає
так
Ні Так
Так Так

Підтримувані сім’ї
CoreFFT підтримує такі сімейства FPGA. · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
Використання та продуктивність пристрою
CoreFFT було реалізовано в пристрої SmartFusion2 M2S050 з класом швидкості -1 і PolarFire MPF300 з класом швидкості -1. Короткий виклад даних про впровадження наведено в 6. Додатку A: Використання та продуктивність пристрою БПФ на місці та 7. Додатку B: Використання та продуктивність пристрою потокового ШПФ.

Посібник користувача

DS50003348C-сторінка 2

CoreFFT v8.0
Зміст
Вступ…………………………………………………………………………………………………………………………………… ..1 Особливості………………………………………………………………………………………………………………………… …….. 1 Підтримувані сім’ї…………………………………………………………………………………………………………………… 2 Використання та продуктивність пристрою…………………………………………………………………………………………….. 2
1. Функціональний опис…………………………………………………………………………………………………………..4 1.1. Параметри архітектури………………………………………………………………………………………………………4 1.2. ШПФ на місці………………………………………………………………………………………………………………4 1.3. Буфери пам’яті на місці………………………………………………………………………………………………..5 1.4. Потокове ШПФ…………………………………………………………………………………………………………….. 7
2. Інтерфейс…………………………………………………………………………………………………………………………… … 12 2.1. ШПФ на місці…………………………………………………………………………………………………………….12 2.2. Потокове ШПФ…………………………………………………………………………………………………………… 14
3. Часові діаграми……………………………………………………………………………………………………………….. 20 3.1. ШПФ на місці…………………………………………………………………………………………………………….20 3.2. Потокове ШПФ…………………………………………………………………………………………………………… 21
4. Потік інструменту………………………………………………………………………………………………………………………… ….. 23 4.1. Ліцензія…………………………………………………………………………………………………………………… 23 4.2. Налаштування CoreFFT у SmartDesign………………………………………………………………………………. 23 4.3. Потік моделювання ……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………мукоючнимвою ру ». Проектні обмеження……………………………………………………………………………………………………… 24 4.4. Синтез в Libero SoC………………………………………………………………………………………………. 25 4.5. Місце та маршрут у Libero SoC……………………………………………………………………………………..25
5. Системна інтеграція…………………………………………………………………………………………………………….. 26 5.1 . ШПФ на місці…………………………………………………………………………………………………………….26 5.2. Потокове ШПФ…………………………………………………………………………………………………………… 26
6. Додаток A: Використання та продуктивність пристрою ШПФ на місці………………………………………………………28
7. Додаток B: Використання та продуктивність потокового пристрою ШПФ……………………………………………………30
8. Історія версій………………………………………………………………………………………………………………… 32
Підтримка Microchip FPGA……………………………………………………………………………………………………………34
Інформація про мікрочіп……………………………………………………………………………………………………………….. 34 Мікрочіп Webсайт…………………………………………………………………………………………………………..34 Служба сповіщення про зміну продукту…… ……………………………………………………………………………………. 34 Підтримка клієнтів……………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… Функція захисту……………………………………………………………………………..34 Юридична інформація……………………………………… …………………………………………………………………………………… 34 Торгові марки…………………………………………… …………………………………………………………………………………. 35 Система управління якістю…………………………………………………………………………………………………. 35 Продажі та обслуговування по всьому світу……………………………………………………………………………………………….36

Посібник користувача

DS50003348C-сторінка 3

CoreFFT v8.0
Функціональний опис
1. Функціональний опис
У цьому розділі описано функціональний опис CoreFFT.
1.1 Параметри архітектури
Залежно від конфігурації користувача, CoreFFT генерує одну з таких реалізацій перетворення: · ШПФ на місці · ШПФ із потоковою передачею
1.2 ШПФ на місці
Параметр архітектури завантажує фрейм із N складних данихampфайли у своїй оперативній пам’яті на місці та обробляє їх послідовно, використовуючи один процесор Radix-2. Він зберігає результати кожного stage у оперативній пам’яті на місці. БПФ на місці займає менше ресурсів мікросхеми, ніж потокове ШПФ, але час перетворення довший. На наступному малюнку показано функціональну схему вбудованого перетворення. Малюнок 1-1. Функціональна блок-схема Radix-2 ШПФ на місці (мінімальна конфігурація)

Вхідні та вихідні дані представлені у вигляді 2 * WIDTH-розрядних слів, що складаються з дійсної та уявної частин. Обидві частини є доповненням до двох біт WIDTH кожна. Модуль обробляє кадри (пакети) даних з розміром кадру N складних слів. Кадр для обробки завантажується у оперативну пам’ять. Пам'ять містить два ідентичних блоки RAM, кожен з яких здатний зберігати N/2 складних слів. Пам'ять на місці підтримує подвійну пропускну здатність. Він може читати і писати два складних слова одночасно. Після того, як N комплексних даних sampфайли завантажуються в пам'ять, обчислення ШПФ починається автоматично, і для обчислень використовується оперативна пам'ять.
Обчислювальний процес ШПФ на місці відбувається в послідовності stages з кількістю stages дорівнює log2N. Через кожну сtagПід час обробки даних БПФ метелик Radix-2 зчитує всі дані, що зберігаються у вбудованій пам’яті, по два складні слова за раз. Перемикач зчитування разом із генератором адреси зчитування (не показано на малюнку 1-1) допомагає метелику отримувати збережені дані в порядку, який вимагає алгоритм ШПФ. На додаток до даних метелик отримує коефіцієнти обертання (коефіцієнти синуса/косинуса) з LUT обертання. Метелик записує проміжні результати у оперативну пам’ять за допомогою перемикача запису.

Посібник користувача

DS50003348C-сторінка 4

CoreFFT v8.0
Функціональний опис
Після останнього обчислення stage, оперативна пам'ять зберігає повністю перетворені дані. Модуль видає трансформований кадр даних із N слів, одне слово за раз, якщо сигнал READ_OUTP активний. CoreFFT обчислює коефіцієнти обертання, необхідні для алгоритму ШПФ, і записує їх у LUT обертання. Це відбувається автоматично під час увімкнення, коли стверджується асинхронне глобальне скидання NGRST.

1.3
1.3.1

Буфери пам'яті на місці
У цьому розділі описані буфери пам’яті на місці CoreFFT.
Мінімальна конфігурація Мінімальна конфігурація, як показано на малюнку 1-1, достатня для виконання ШПФ, оскільки вона має оперативну пам’ять, необхідну для алгоритму ШПФ. Але мінімальна конфігурація не використовує механізм обробки постійно. Навпаки, коли дані завантажуються у оперативну пам’ять або зчитуються перетворені дані, метелик залишається бездіяльним. На наступному малюнку показано часову шкалу циклу ШПФ. Цикл складається з наступних трьох фаз:
· Завантажте свіжий кадр вхідних даних у вбудовану оперативну пам’ять · Виконайте фактичне перетворення · Завантажте результат перетворення, щоб звільнити вбудовану оперативну пам’ять
Малюнок 1-2. Мінімальний цикл ШПФ на місці

1.3.2

У мінімальній конфігурації «метелик» працює лише на етапі обчислень. Якщо дозволяє швидкість пакету даних, мінімальна конфігурація забезпечує найкраще використання ресурсів пристрою. Зокрема, зберігається значна кількість блоків оперативної пам'яті.
Буферизована конфігурація Щоб покращити використання метеликів і, як наслідок, зменшити середній час перетворення, можна використовувати додаткові буфери пам’яті. На наступному малюнку показано блок-схему буферизованого ШПФ.
Малюнок 1-3. Блок-схема буферизованого ШПФ

Буферизована опція має два ідентичні банки пам’яті на місці, які реалізують буфер пінг-понгу та один вихідний буфер. Кожен банк здатний зберігати N складних слів і читати два складних слова одночасно. Основний кінцевий автомат контролює перемикання пінг-понгу, так що джерело даних бачить лише буфер, який готовий приймати нові дані. Буфер, який не приймає нові дані, використовується механізмом ШПФ як оперативна пам’ять на місці.

Посібник користувача

DS50003348C-сторінка 5

CoreFFT v8.0
Функціональний опис
Архітектура буферизації пінг-понгу підвищує ефективність механізму ШПФ. Поки один із двох банків вхідних даних бере участь у поточному обчисленні ШПФ, інший доступний для завантаження наступного кадру вхідних даних. У результаті механізм ШПФ не простоює, чекаючи, поки свіжі дані заповнять вхідний буфер. З точки зору джерела даних, ядро може отримати пакет даних будь-де в межах періоду обчислення ШПФ. Коли механізм завершує обробку поточного кадру даних і банк вхідного буфера заповнюється іншим кадром даних, кінцевий автомат змінює місцями банки пінг-понгу, а завантаження даних і обчислення продовжуються в альтернативних банках пам’яті.
Остання сtage обчислення ШПФ використовує схему не на місці. Механізм ШПФ зчитує проміжні дані з вбудованої пам’яті, але записує кінцевий результат у буфер вихідних даних. Остаточні результати залишаються у вихідному буфері, доки механізм ШПФ не замінить їх результатами наступного кадру даних. З точки зору одержувача даних, вихідні дані доступні для читання в будь-який час, за винятком останніх FFT stage.
Буферизований цикл ШПФ конфігурації показаний на наступному малюнку.
Малюнок 1-4. Буферизована конфігурація циклів ШПФ

1.3.3

Розглядання кінцевої довжини слова на кожному stage алгоритму ШПФ на місці, метелик займає дві секундиamples з пам’яті на місці та повертає два оброблені sampфайли в ті самі місця пам’яті. Розрахунок метелика передбачає складне множення, додавання та віднімання. Повернення сampфайли можуть мати більшу ширину даних, ніж sampвибрані з пам'яті. Необхідно вжити заходів, щоб уникнути переповнення даних.
Щоб уникнути ризику переповнення, ядро використовує один із таких трьох методів:
· Масштабування вхідних даних · Безумовне блочне масштабування з плаваючою комою · Умовне блочне масштабування з плаваючою комою
Масштабування вхідних даних: Масштабування вхідних даних вимагає попереднього очікування вхідних данихampз достатньою кількістю додаткових знакових бітів, які називаються захисними бітами. Кількість захисних бітів, необхідних для компенсації максимально можливого зростання бітів для N-точкового ШПФ, дорівнює log2N + 1. Наприкладample, кожен вхід sampФайл 256-точкового ШПФ повинен містити дев'ять захисних бітів. Така техніка значно знижує ефективну роздільну здатність БПФ.
Безумовне блочне масштабування з плаваючою комою: другий спосіб компенсувати зростання біта БПФ — зменшити масштаб даних у два рази на кожну stagд. Отже, остаточні результати ШПФ зменшуються на коефіцієнт 1/N. Цей підхід називається безумовним блоковим масштабуванням з плаваючою комою.
Вхідні дані потрібно зменшити у два рази, щоб запобігти переповненню на перших секундахtagд. Щоб запобігти переповненню в послідовних stages, ядро зменшує результати кожного попереднього stage у два рази, зсуваючи весь блок даних (усі результати поточних stagд) один біт праворуч. Загальна кількість бітів, які дані втрачають через зсув бітів у обчисленні ШПФ, становить log2N.
Безумовний блок з плаваючою точкою призводить до такої ж кількості втрачених бітів, як і при масштабуванні вхідних даних. Однак він дає більш точні результати, оскільки механізм ШПФ запускається з більш точними вхідними даними.
Умовне блочне масштабування з плаваючою комою: в умовному блочному масштабуванні з плаваючою комою дані зміщуються, лише якщо фактично відбувається зростання бітів. Якщо один або кілька виходів метелика зростають, весь блок даних зсувається праворуч. Монітор умовного блоку з плаваючою комою перевіряє кожен вихід метелика на наявність зростання. Якщо перемикання необхідно, воно є

Посібник користувача

DS50003348C-сторінка 6

CoreFFT v8.0
Функціональний опис
виконується після всього сtage є повним, на вході наступного stage метелик. Ця техніка забезпечує найменшу кількість спотворень (шуму квантування), спричинених кінцевою довжиною слова.
У режимі Conditional Block Floating-Point ядро може додатково обчислити фактичний коефіцієнт масштабування. Це відбувається, якщо для параметра SCALE_EXP_ON встановлено значення 1. Тоді розрахований фактичний коефіцієнт з’являється на порту SCALE_EXP. Коефіцієнт представляє кількість правих зсувів, застосованих механізмом ШПФ до результатів. наприкладample, значення SCALE_EXP 4 (100) означає, що результати ШПФ були зсунуті праворуч (зменшені) на 4 біти; тобто поділено на 2SCALE_EXP = 16. Сигнал супроводжує результати ШПФ і є дійсним, поки встановлено OUTP_READY. Щоб зменшити фактичні результати CoreFFT, тобто зробити їх порівнянними з перетвореними бінами з плаваючою точкою, кожен вихід FFT sampфайл потрібно помножити на 2SCALE_EXP:
· Результат ШПФ (дійсний) = DATAO_RE*2SCALE_EXP · Результат ШПФ (уявний) = DATAO_IM*2SCALE_EXP
Важливо: Калькулятор експоненти масштабу можна ввімкнути лише в режимі умовного блоку з плаваючою комою.

1.3.4

CoreFFT за замовчуванням налаштовано на застосування умовного блокового масштабування з плаваючою комою. У режимі умовного блоку з плаваючою комою вхідні дані перевіряються та зменшуються у два рази, якщо необхідно, перед першими stage.
Час перетворення. Обчислення ШПФ займає (N/2 + L) x log2N + 2 тактових циклів, де L є специфічним параметром реалізації, що представляє сукупну затримку банку пам’яті, комутаторів і метелика. L не залежить від розміру перетворення N. Це залежить лише від роздільної здатності біта FFT. L дорівнює 10 при роздільній здатності бітів від 8 до 18, а L дорівнює 16 при роздільній здатності бітів від 19 до 32. Наприклад,ample,
· Для 256-точкового 16-бітного ШПФ
Час обчислення = (256/2 + 10) x log2256 + 2 = 1106 тактових періодів.
· Для 4096-точкового 24-бітного ШПФ
Час обчислення = (4096/2 + 16) x log24096 + 2 = 24770 тактових періодів.

1.3.5

Реалізація пам’яті Ядро використовує жорсткі блоки оперативної пам’яті для реалізації оперативної пам’яті, інших буферів пам’яті та LUT обертання. FPGA містять два типи жорсткої оперативної пам’яті: велику SRAM (LSRAM) і мікро-RAM. Реалізацію пам'яті можна контролювати, встановивши параметр URAM_MAXDEPTH. CoreFFT використовує micro-RAM, якщо необхідна глибина не перевищує значення параметра. наприкладample, для параметра URAM_MAXDEPTH встановлено значення 64, використовуються мікропам’яті пам’яті будь-якого розміру ШПФ до 128 точок, оскільки необхідна глибина становить POINTS/2. Якщо встановити значення параметра на 0, ядро взагалі не зможе використовувати мікропам’яті пам’яті, щоб їх можна було використовувати деінде.
Параметр URAM_MAXDEPTH доступний через основний інтерфейс користувача.

1.4 Потокове ШПФ
Потокове ШПФ підтримує безперервну складну обробку даних, одні складні вхідні даніample за тактовий період. Потокова архітектура має стільки процесорів Radix-22, блоків оперативної пам’яті та LUT, скільки необхідно для підтримки перетворення потокових даних. На наступному малюнку показано функціональну схему 256-точкового потокового перетворення.

Посібник користувача

DS50003348C-сторінка 7

Малюнок 1-5. Потокова функціональна блок-схема БПФ Radix-22 256 точок

CoreFFT v8.0
Функціональний опис

Вхідні та вихідні дані представлені як (2 x DATA_BITS)-розрядні слова, що складаються з дійсної та уявної частин. Обидві частини є двома комплементарними числами бітів DATA_BITS кожна. Модуль обробляє кадри даних з розміром кадру, що дорівнює розміру перетворення N складних слів. Кадр, що підлягає обробці, надходить на вхід x(n) як послідовність складних слів даних, одне (2 x DATA_BITS)-бітне слово на тактовий інтервал. Наступний кадр може початися відразу після останнього слова даних поточного кадру або в будь-який час пізніше.
Наступний малюнок показує колишнюample кадру i+1, наступного відразу за кадром i, і кадру i+2, наступного після довільного проміжку. Вхідні дані sampфайли всередині кадру повинні надходити з кожним тактовим інтервалом, таким чином кадр триває рівно N тактових інтервалів. Існує значна затримка, пов’язана з алгоритмом потокової передачі. Кадри вихідних даних з’являються в тому ж порядку, тактовій частоті та з тими самими проміжками (якщо такі є) між вихідними кадрами, що й між вхідними кадрами.
Малюнок 1-6. Потокова передача кадрів вхідних даних ШПФ

1.4.1 1.4.2

Кількість метеликів ШПФ дорівнює log2(N), тобто кожні сtage обробляється окремим метеликом. В результаті всі сtages обробляються паралельно.
CoreFFT обчислює коефіцієнти обертання, необхідні для алгоритму FFT. Під час увімкнення живлення ядро автоматично завантажує коефіцієнти обертання у вбудовану оперативну пам’ять, яка стає LUT обертання. Для цього не потрібні дії користувача. Після завершення завантаження ядро активує сигнал RFS, повідомляючи джерелу даних, що ядро готове до початку обробки ШПФ. Вміст LUT можна оновити в будь-який час, видавши один тактовий сигнал REFRESH.
Затримка потокового ШПФ. Затримка потокового ШПФ в основному визначається розміром перетворення, N. Реалізація додає кількість затримок конвеєра, які залежать від розміру ШПФ і бітової ширини шляху даних. Іншими словами, результати ШПФ затримуються щодо вхідних даних не менше, ніж на N інтервалів даних для біт-інверсних виходів. Упорядкована затримка виведення приблизно в два рази більша.
Реалізація пам’яті потокового ШПФ Подібно до архітектури на місці, потокове ШПФ використовує жорсткі блоки оперативної пам’яті для реалізації необхідних пам’яті, LUT і ліній затримки. Реалізацію пам'яті можна контролювати, встановивши параметр URAM_MAXDEPTH. CoreFFT використовує мікропам'ять, якщо глибина пам'яті не перевищує значення параметра. наприкладample, параметр URAM_MAXDEPTH, встановлений на 128, використовує мікропам’ять для створення пам’яті глибиною 128 і менше. Встановлюючи значення параметра на 0, ядро взагалі не може використовувати мікропам’ять, щоб їх можна було використовувати деінде.

Посібник користувача

DS50003348C-сторінка 8

CoreFFT v8.0
Функціональний опис

1.4.3

Потоковий порядок слів вихідних даних ШПФ. Результати виведення, отримані за допомогою алгоритмів ШПФ Radix-2 і Radix-22, розташовані в бітовому порядку.
Однак реалізація на місці внутрішньо виконує sample замовлення. Тому ядро виводить результати в природному порядку. Потокове ШПФ підтримує як бітовий, так і природний порядок виведення. Варіант з бітовою реверсією використовує менше ресурсів мікросхеми та забезпечує меншу затримку.

1.4.4 1.4.4.1

Розглядання кінцевої довжини слова У цьому розділі описано міркування кінцевої довжини слова CoreFFT.

Режими немасштабованого та масштабованого розкладу
Розрахунок метелика передбачає додавання та віднімання. Ці операції можуть спричинити збільшення ширини даних метелика від введення до виведення. Кожен метелик, BF2I або BF2II (див. Малюнок 1-5), може додати додатковий біт до ширини даних. Крім того, множення може додати один біт до результату. Загальне потенційне зростання бітів = log2(N)+1 біт. Необхідно вжити заходів, щоб уникнути переповнення даних.

Щоб уникнути або зменшити ризик переповнення, ядро використовує один із двох методів:
· Немасштабований режим створює шлях даних достатньо широким, щоб врахувати зростання бітів. Ширина шляху даних зростає від stage до stage, щоб повністю врахувати розрядність алгоритму, щоб ніколи не відбувалося переповнення даних. Дійсна чи уявна вихідна ширина в бітах на log2(N)+1 біт більша за вхідну. Конструкція абсолютно безпечна від точки переливу view.
· Техніка розкладу масштабування, що налаштовується, надає користувачеві контроль над зменшенням (усіченням) кожного проміжного результату, який може спричинити переповнення. Вихідна бітова ширина дорівнює вхідній бітній ширині. Техніка захищена від переповнення лише тоді, коли графік масштабування відповідає фактичному зростанню бітів, чого непросто досягти. Обережний підхід до настроюваного масштабування часто призводить до додаткового зменшення масштабу. Але якщо відомо, що природа перетвореного сигналу є безпечною для переповнення з деякими або всіма stagЗавдяки уникненню значного масштабування ця техніка є вигідною як з точки зору співвідношення сигнал/шум, так і з точки зору використання ресурсів мікросхеми. Якщо налаштовано техніку розкладу масштабування, ядро генерує позначку переповнення, якщо переповнення сталося. Метелик Radix-22 може запроваджувати 3-бітове зростання: метелики BF2I, BF2II і множник кожен може трохи додати. Але лише одне множення з усіх ШПФtages може додати біт. Оскільки попередньо невідомо, сtage, коли множник індукує додатковий біт, якщо такий є, механізм ШПФ у немасштабованому режимі розширює шлях даних на біт, починаючи з першого stage.
У техніці масштабного графіка кожні Radix-22 сtage може ввести 3-розрядне зростання. Шлях даних у stage відповідно зростає, тобто stagВихід e на три біти ширший за stage вхід. Двигун відключає три додаткові біти після stagобчислюється результат, тобто stagВихід e скорочується на три біти перед тим, як він переходить до наступного stagд. Такий підхід позбавляє від необхідності вгадувати підрядкиtage, при якому необхідно застосувати зменшення масштабу.
У наведеній нижче таблиці пояснюється три біти, які виключаються в режимі розкладу масштабування залежно від 2-бітового значення розкладу для конкретного stage.

Таблиця 1-1. Вирізання трьох додаткових бітів у режимі масштабування

Розклад масштабу для даного Radix-22 Stage

Біти Core Cut Out

Виріжте три MSB

Виріжте два MSB і округліть один LSB

Виріжте один MSB і округліть два LSB

Третій раунд LSB

FFT/IFFT розмірів 32, 128 або 512, які не є ступенем чотирьох, окрім метеликів Radix-22, використовують одного метелика Radix-2. Один застосовується до останньої обробки stage і вирізає один зайвий біт.
Ядро автоматично викликає виявлення переповнення в режимі розкладу масштабування. Прапор переповнення (OVFLOW_FLAG) з'являється, як тільки ядро виявляє фактичне переповнення. Прапорець залишається активним до кінця вихідного кадру, де виявлено переповнення.

Посібник користувача

DS50003348C-сторінка 9

CoreFFT v8.0
Функціональний опис

1.4.4.2

Немасштабований режим обмеження ширини вхідного біта Немасштабований режим обмежує максимальний вхід sample бітова ширина, яку обробляє ядро. У наступній таблиці наведено максимальну бітову ширину для кожного розміру ШПФ.
Таблиця 1-2. Максимальна бітова ширина вхідних даних потокового немасштабованого ШПФ

ШПФ розмір 16

Максимальна ширина введення 32

128

256

512

1024

2048

4096

1.4.4.3

Введення розкладу масштабування Розклад масштабування визначає коефіцієнт зменшення масштабу для кожного потокового ШПФtagд. Кожен Radix-22 сtagКоефіцієнт масштабування контролюється спеціальними двома бітами масштабного розкладу та Radix-2 stage, що використовується в ШПФ без ступеня чотирьох, керується одним бітом. На наступному малюнку зображено прикладampфайл інтерфейсу користувача розкладу шкали для ШПФ 1024 точки. Пара прапорців відповідає конкретному Radix-22tage і представляє два біти коефіцієнта зменшення масштабу. Фактичний коефіцієнт масштабування на певному stage обчислюється як 22*Bit1+Bit0 і приймає одне з таких значень: 1, 2, 4, 8. Прапорці, показані на наступному малюнку, відповідають значенню розкладу у двійковій шкалі 10 10 10 10 11. Це значення представляє консервативний масштабний графік, який не викликає переповнення.
Малюнок 1-7. Інтерфейс користувача масштабування розкладу

У наведеній нижче таблиці наведено консервативні графіки масштабування для кожного розміру ШПФ, який повністю безпечний від переповнення.

Таблиця 1-3. Консервативні шкали для різних розмірів ШПФ

Розмір FFT

Радикс-22 Сtage

4096

Посібник користувача

DS50003348C-сторінка 10

………..продовження розмір FFT
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
Функціональний опис

Радикс-22 Сtage

Посібник користувача

DS50003348C-сторінка 11

CoreFFT v8.0
Інтерфейс

2. Інтерфейс
У цьому розділі описано інтерфейс CoreFFT.

2.1
2.1.1

ШПФ на місці
У цьому розділі описано БПФ на місці CoreFFT.

Параметри конфігурації CoreFFT має параметри (Verilog) або загальні (VHDL) для налаштування коду RTL. У наведеній нижче таблиці описані параметри та генерики. Усі параметри та генерики є цілими типами.
Таблиця 2-1. Описи параметрів CoreFFT на місці

Параметр INVERSE

Дійсний діапазон 0

За замовчуванням 0

опис
0: пряме перетворення Фур'є 1: зворотне перетворення Фур'є

МАСШТАБ

0: Умовне масштабування блоку з плаваючою комою

1: безумовне масштабування блоку з плаваючою комою

Щоб застосувати масштабування вхідних даних, встановіть параметр SCALE на 0 і додайте правильну кількість захисних бітів до вхідних даних. Тоді умовний блок з плаваючою точкою не має ефекту.

ОЧКИ
WIDTH MEMBUF

32, 64, 128,

256

256, 512, 1024,

2048, 4096,

8192, 16384

Трансформувати розмір. Примітка. БПФ 16384 точок підтримується лише частинами RTG4, PolarFire та PolarFire SoC.
Розрядність даних і коефіцієнта обертання
0: Мінімальна (без буфера) конфігурація 1: Буферизована конфігурація

SCALE_EXP_ON

0: не будує умовний блок із плаваючою комою

калькулятор показника

1: створює калькулятор

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

Найбільша ємність оперативної пам’яті, яку можна реалізувати за допомогою мікропам’яті microRAM, доступної на компонентах SoC SmartFusion2, IGLOO2, RTG4, PolarFire та PolarFire. Коли глибина RAM, необхідна для вибраного користувачем розміру перетворення POINTS, перевищує URAM_MAXDEPTH, використовуються великі блоки LSRAM.

2.1.2

Порти У наведеній нижче таблиці наведено сигнали портів для вбудованої архітектури CoreFFT.
Таблиця 2-2. Описи портів CoreFFT на місці

Назва порту DATAI_IM

Опис ширини вхідного/вихідного порту

ШИРИНА

Уявні вхідні дані для перетворення

DATAI_RE

ШИРИНА

Реальні вхідні дані для трансформації

Посібник користувача

DS50003348C-сторінка 12

CoreFFT v8.0
Інтерфейс

………..продовження

Назва порту

Вхід/Вихід

DATAI_VALID In

Біти ширини порту 1

опис
Дійсне вхідне складне слово Сигнал супроводжує дійсні вхідні складні слова, присутні на входах DATAI_IM, DATAI_RE. Коли сигнал активний, вхідне комплексне слово завантажується в пам'ять ядра за умови, що сигнал BUF_READY був заявлений.

READ_OUTP In

Зчитування перетворених даних Зазвичай модуль видає результати ШПФ, коли вони готові, в одному пакеті з N складних слів. Одержувач перетворених даних може вставляти довільні розриви в пакеті, скасувавши сигнал READ_OUTP.

DATAO_IM

Вийти

DATAO_RE

Вийти

DATAO_VALID Вийшов

ШИРИНА ШИРИНА 1

Уявні вихідні дані
Реальні вихідні дані
Вихідне комплексне слово дійсне. Сигнал супроводжує дійсні вихідні складні слова, присутні на виходах DATAO_IM і DATAO_RE.

BUF_READY Вийшов

ШПФ приймає свіжі дані. Ядро подає сигнал, коли воно готове прийняти дані. Сигнал залишається активним до повного заповнення пам'яті ядра. Іншими словами, сигнал залишається активним до моменту комплексного входу POINTSampфайли завантажуються.

OUTP_READY Вийшов

Результати ШПФ готові. Ядро подає сигнал, коли результати ШПФ готові для читання одержувачем перетворених даних. Сигнал залишається активним, поки зчитується перетворений кадр даних. Зазвичай це триває POINTS тактових інтервалів, якщо сигнал READ_OUTP не скасовано.

SCALE_EXP

Вийти

floor[log2 ( Ceil(log2(POIN TS)))]+1

Показник масштабування умовного блоку з плаваючою комою Цей додатковий вихід можна ввімкнути, установивши параметр SCALE_EXP_ON. Вихід можна ввімкнути, коли ядро перебуває лише в режимі масштабування умовного блоку з плаваючою комою (параметр SCALE = 0).

PONG CLK

Вийти

Банк Pong буфера вхідної пам’яті використовується механізмом ШПФ як робоча пам’ять на місці. Цей додатковий сигнал дійсний лише в буферизованій конфігурації.
Годинник Наростаючий фронт активний Головний годинник ядра

SLOWCLK

NGRST

Низькочастотний тактовий сигнал по наростаючому фронту для ініціалізації Twiddle LUT, він повинен бути принаймні поділений на частоту CLK у вісім разів.
Асинхронний скидання Active-Low

Важливо: усі сигнали мають активний високий рівень (логіка 1), якщо не вказано інше.

Посібник користувача

DS50003348C-сторінка 13

CoreFFT v8.0
Інтерфейс

2.2
2.2.1

Потокове ШПФ
Потокове ШПФ доступне з власним інтерфейсом, що настроюється GUI, або потоковим інтерфейсом AXI4.

Параметри конфігурації CoreFFT має параметри (Verilog) або загальні (VHDL) для налаштування коду RTL. У наведеній нижче таблиці описано ці параметри та генерики. Усі параметри та генерики є цілими типами.
Таблиця 2-3. Опис параметрів потокової архітектури CoreFFT

Назва параметра FFT_SIZE

Діапазон за умовчанням
16, 32, 64, 128, 256, 256, 512, 1024, 2048 і 4096

опис
Перетворення точок розміру. Ядро обробляє кадри складних даних, кожен кадр містить комплекс FFT_SIZEampлес. Трансформовані кадри даних мають однаковий розмір.

NATIV_AXI4

0 – 1

Вибір інтерфейсу IP

· 0 – рідний інтерфейс

· 1 – потоковий інтерфейс AXI4

Він доступний лише для потокової архітектури

SCALE_ON

0 – 1

1 – Увімкнути настроюваний розклад масштабу

Коли опцію ввімкнено, ядро застосовує конфігурацію

коефіцієнт масштабування, SCALE_SCH після кожного метелика.

0 – немасштабований режим

SCALE_SCH

Масштабний графік

Якщо параметр SCALE_ON дорівнює 1, використовується SCALE_SCH

визначте коефіцієнт масштабування для кожної обробки stage.

DATA_BITS TWID_BITS ORDER

8 - 32 8 - 32 0 - 1

Розрядність вхідних даних дійсних чи уявних частин.

Розрядність коефіцієнта обертання його дійсної чи уявної частин.

0: вихідні дані в бітовому порядку

1: Виведення даних у звичайному порядку

URAM_MAXDEPTH 0, 4, 8, 16, 32, 0 64, 128, 256, 512

Найбільший обсяг оперативної пам’яті, який можна реалізувати за допомогою мікропам’яті, доступної на компонентах SoC SmartFusion2, IGLOO2, RTG4, PolarFire або PolarFire. Коли глибина RAM, необхідна для вибраного користувачем розміру перетворення POINTS, перевищує URAM_MAXDEPTH, використовуються великі блоки LSRAM.

Посібник користувача

DS50003348C-сторінка 14

CoreFFT v8.0
Інтерфейс

………..продовження
Назва параметра
AXI4S_IN_DATA Примітка: Пояснює заповнення 0 для реальних і уявних вхідних даних sampфайли, коли NATIV_AXI4 = 1

Дійсний діапазон 8,16,24,32

За замовчуванням 24

опис
Це внутрішньо згенерований параметр, недоступний для користувача. Він використовується для інтерпретації вхідних даних sampфайли з точки зору меж байтів для полегшення потокового інтерфейсу AXI4. Розмір AXI4S_IN_DATA визначається таким чином:
1. Якщо DATA_BITS = 8, тоді AXI4S_IN_DATA= 8, доповнення для вхідних даних не потрібнеampлес
2. Якщо 8 < DATA_BITS < 16, то AXI4S_IN_DATA = 16, вхідні дані sampфайл повинен бути заповнений 16 (DATA_BITS) з 0 у позиції MSB, як для реальних, так і для уявних данихampперед відправкою
3. Якщо 16 < DATA_BITS < 24, то AXI4S_IN_DATA = 24, вхідні дані sampфайл повинен бути заповнений 24 (DATA_BITS) з 0 у позиції MSB, як для реальних, так і для уявних данихampперед відправкою
4. Якщо 24 < DATA_BITS < 32, то AXI4S_IN_DATA = 32, вхідні дані sampфайл повинен бути заповнений 32 (DATA_BITS) з 0 у позиції MSB, як для реальних, так і для уявних данихampперед відправкою
Примітка. Заповнення має починатися з MSB.

Посібник користувача

DS50003348C-сторінка 15

CoreFFT v8.0
Інтерфейс

………..продовження Назва параметра

Дійсний діапазон

AXI4S_OUT_DATA 8,16,24,32, 40 Примітка: Пояснює заповнення 0 для реальних і уявних вихідних даних sampфайли, коли NATIV_AXI4 = 1

За замовчуванням 24

опис
Це внутрішньо згенерований параметр, недоступний для користувача. Він використовується для інтерпретації вихідних даних sampфайли з точки зору меж байтів для полегшення потокового інтерфейсу AXI4. Розмір AXI4S_OUT_DATA визначається таким чином:
Коли SCALE_ON = 0, вивести sampрозмір файла STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
Коли SCALE_ON = 1, вивести sampрозмір файла STREAM_DATAO_BITS = DATA_BITS
1. Якщо STREAM_DATAO_BITS = 8, тоді AXI4S_OUT_DATA = 8, доповнення для вихідних даних не додається.ampлес
2. Якщо 8 < STREAM_DATAO_BITS < 16, то AXI4S_OUT_DATA= 16, вихідні дані sampфайли доповнюються 16 – (STREAM_DATAO_BITS) з 0 у позиції MSB, як для реальних, так і для уявних данихampперед кадруванням
3. Якщо 16 < STREAM_DATAO_BITS < 24, то AXI4S_OUT_DATA = 24, вихідні дані sampфайли доповнюються 24 – (STREAM_DATAO_BITS) з 0 у позиції MSB, як для реальних, так і для уявних данихampперед кадруванням
4. Якщо 24 < STREAM_DATAO_BITS < 32, то AXI4S_OUT_DATA = 32, вихідні дані sampфайли доповнюються 32-(STREAM_DATAO_BITS) з 0 у позиції MSB, як для реальних, так і для уявних данихampперед кадруванням
5. Якщо 32 < STREAM_DATAO_BITS < 40, то AXI4S_OUT_DATA = 40, вихідні дані sampфайли доповнюються 40 – ( STREAM_DATAO_BITS) з 0 у позиції MSB, як для реальних, так і для уявних данихampперед кадруванням
Примітка. Заповнення має починатися з MSB.

2.2.2

Порти У наведеній нижче таблиці описано сигнали портів для макросу Streaming CoreFFT.
Таблиця 2-4. Описи потокового сигналу введення/виведення FFT

Ім'я порту CLK SLOWCLK
CLKEN

Вхід/Вихід Вхід Вхід
In

Ширина порту, біти Опис

Наростаючий фронт тактового сигналу

Низькочастотний тактовий сигнал по наростаючому фронту для Twiddle LUT

ініціалізації, його слід принаймні розділити на чотири рази CLK

частота.

Додатковий сигнал увімкнення годинника

Після скасування сигналу ядро перестає генерувати дійсний сигнал

результати

NGRST

RST

Порти доступні, коли NATIV_AXI4 = 1

Сигнал асинхронного скидання активний-низький. Додатковий сигнал синхронного скидання активний-високий.

Посібник користувача

DS50003348C-сторінка 16

CoreFFT v8.0
Інтерфейс

………..продовження

Назва порту

Вхід/Вихід

AXI4_S_DATAI_ в TVALID

AXI4_S_DATAI_ Out TREADY
AXI4_S_TDATAI In

AXI4_S_TLASTI В
AXI4_M_DATAO Out _TVALID

AXI4_M_DATAO в _TREADY

AXI4_M_TDATA Вихід O

AXI4_M_TLAST Out O
AXI4_S_CONFIG в I_TVALID

AXI4_S_

Вийти

КОНФІГ

_TREADY

AXI4_S_CONFIG в I

AXI4_M_CONFI Вихід GO_TVALID
AXI4_M_CONFI У GO _TREADY

Ширина порту, біти Опис

AXI4 Потокові дані дійсного введення в ядро із зовнішнього джерела

вказує на наявність даних. Він діє як СТАРТ ядра.

Примітка. Для отримання додаткової інформації прочитайте опис порту START.

Готові потокові дані AXI4 до зовнішнього джерела

Вказує на готовність ядер до прийому даних

(2 *

AXI4 Потокове введення даних від джерела до ядра.

AXI4S_IN_DATA) Містить реальні дані (DATAI_RE), доповнені нулями та уявні

(DATAI_IM) дані, доповнені 0 відповідно.

Вказує на передачу останніх даних sample від зовнішнього

джерело.

Дійсний вихід даних потоку AXI4 на приймач вказує на готовність ядра

для надсилання перетворених даних. Він діє як DATAO_VALID ядра.

Примітка. Щоб дізнатися більше, прочитайте опис порту DATAO_VALID

інформації.

AXI4 Потокові дані готові з приймача

Вказує на готовність зовнішнього приймача

Він завжди має бути 1 для основних функцій

(2 * AXI4S_OUT_DA TA)

AXI4 Потокова передача даних на приймач.
Містить перетворені реальні дані (DATAO_RE), доповнені нулями, і уявні дані (DATAO_IM), доповнені нулями відповідно.

Вказує на передачу останніх перетворених данихample з

Дійсний вхід до ядра із зовнішнього джерела

Вказує на доступність конфігураційних даних

Готовність до зовнішнього джерела, щоб вказати готовність ядер

прийняття конфігураційних даних.

Введення конфігураційних даних від джерела до ядра та джерела

слід налаштувати IP перед передачею данихampлес. Це

містить таку конфігураційну інформацію:

· Біт0 – ІНВЕРСІЙНИЙ (коли біт високий, ядро обчислює зворотне ШПФ наступного кадру даних, інакше пряме ШПФ)

· Біт 1 – ОНОВИТИ (перезавантажити LUT коефіцієнта обертання у відповідних блоках RAM)

Дані про стан дійсного виведення на приймач

Вказує, що ядро готове надсилати перетворені дані

Дані про статус готові від приймача

Вказує на готовність зовнішнього приймача.

Він завжди має бути 1 для основних функцій.

Посібник користувача

DS50003348C-сторінка 17

CoreFFT v8.0
Інтерфейс

………..продовження

Назва порту

Вхід/Вихід

AXI4_M_CONFI Вихід GO

Ширина порту, біти Опис

Дані про стан надходять до приймача

Він містить таку інформацію про статус:

Біт0 – OVFLOW_FLAG (арифметичний прапор переповнення, CoreFFT встановлює прапор, якщо обчислення FFT/IFFT переповнюються. Прапор починається, як тільки ядро виявляє переповнення. Прапор закінчується, коли поточний вихідний кадр даних закінчується)

Порти доступні, коли NATIV_AXI4=0

DATAI_IM

DATA_BITS

DATAI_RE

DATA_BITS

ПОЧАТОК

Уявні вхідні дані для перетворення.
Реальні вхідні дані для трансформації.
Сигнал початку перетворення
Позначає момент перших sample кадру вхідних даних з N комплексних samples входить в ядро.
Якщо START настає, коли попередній кадр вхідних даних не завершено, сигнал має ігноруватися.

ЗВЕРНЕНА

Зворотне перетворення Коли сигнал затверджується, ядро обчислює зворотне ШПФ наступного кадру даних, інакше пряме ШПФ.

ОНОВИТИ

DATAO_IM

Вийти

DATAO_RE

Вийти

OUTP_READY Вийшов

1
DATA_BITS DATA_BITS 1

Перезавантажує LUT коефіцієнта повороту у відповідні блоки RAM.
Уявні вихідні дані
Реальні вихідні дані
Результати ШПФ готові. Ядро подає сигнал, коли воно збирається вивести кадр із N даних, отриманих ШПФ. Ширина сигналу становить один тактовий інтервал.

DATAO_VALID Вийшов

Вихідний кадр дійсний
Супроводжує дійсний кадр вихідних даних. Після запуску сигнал триває N тактових циклів.
Якщо вхідні дані надходять постійно без проміжків між кадрами, DATAO_VALID після запуску триватиме необмежений час.

OVFLOW_FLAG Вийшов

Прапор арифметичного переповнення CoreFFT встановлює цей прапор, якщо обчислення FFT/IFFT переповнюються. Прапор починається, як тільки ядро виявляє переповнення. Прапор закінчується, коли закінчується поточний вихідний кадр даних.

RFS

Вийти

Запит на початок Ядро заявляє сигнал, коли воно готове до наступного кадру вхідних даних. Сигнал починається, як тільки ядро готове до наступного кадру. Сигнал закінчується, коли ядро отримує запитуваний сигнал START.

Посібник користувача

DS50003348C-сторінка 18

CoreFFT v8.0
Інтерфейс
Важливо: усі сигнали мають активний високий рівень (логіка 1), якщо не вказано інше.

2.2.3

Формат кадру вхідних/вихідних даних для потокового інтерфейсу AXI4. Якщо вибрано потоковий інтерфейс AXI4, вхідні та вихідні кадри даних доступні як каскадні реальні та уявні дані, дані sampфайли спочатку доповнюються нулями, щоб відповідати межам байтів, щоб полегшити потокове передавання AXI4.
наприкладample, DATA_BITS 26, найближча межа байтів – 32, тому потрібно додати шість 0 для реальних і уявних данихampперед каскадуванням до кадру AXI4 потокового ДАНИХ вводу-виводу
Таблиця 2-5. Формат кадру даних вводу-виводу потокового інтерфейсу AXI4

Біти: 63…58 заповнення 0

Біти: 57…32 уявних даних

Біти: заповнення 31..26 0

Біти: 25…0 Реальні дані

Порада. Див. опис параметрів AXI4S_IN_DATA та AXI4S_OUT_DATA для нульового доповнення в таблиці 2-3.

Посібник користувача

DS50003348C-сторінка 19

CoreFFT v8.0
Хронометражні діаграми
3. Тимчасові діаграми
У цьому розділі описано часову діаграму CoreFFT.
3.1 ШПФ на місці
Коли ШПФ на місці заявляє сигнал BUF_READY, джерело даних починає надавати дані sampщо підлягає перетворенню. Уявна та дійсна половини вхідних даних sampфайл повинен надаватися одночасно і супроводжуватися бітом дійсності DATAI_VALID. Джерело даних може надавати sample на кожному такті або з довільною меншою швидкістю (див. Малюнок 3-1). Як тільки модуль ШПФ отримує N-вхід samples, він знижує сигнал BUF_READY. Механізм FFT автоматично починає обробку даних після того, як вони будуть готові. У мінімальній конфігурації пам'яті фаза обробки починається відразу після завершення завантаження даних. У буферизованій конфігурації механізм ШПФ може чекати, доки не буде оброблено попередній пакет даних. Потім двигун запускається автоматично. На наступному малюнку показано завантаження вхідних даних. Малюнок 3-1. Завантаження вхідних даних
Після завершення перетворення модуль FFT затверджує сигнал OUTP_READY і починає генерувати результати FFT. Уявна та дійсна половини результату sampфайли з'являються одночасно на багатобітових виходах DATAO_IM і DATAO_RE. Кожен вихід sampфайл супроводжується бітом DATAO_VALID. Приймач даних приймає перетворені дані або на кожному такті, або з довільною повільною швидкістю. Модуль БПФ продовжує виводити дані, поки затверджується сигнал READ_OUTP. Щоб контролювати вихід sampіз високою швидкістю, приймач повинен скасувати сигнал READ_OUTP за потреби (як показано на наступному малюнку). На наступному малюнку показано отримання даних перетворення. Малюнок 3-2. Отримання трансформованих даних

При використанні сигналу READ_OUTP для керування швидкістю зчитування необхідно враховувати можливе зростання циклу ШПФ. У мінімальній конфігурації пам’яті будь-яке подовження часу читання (завантаження) подовжує цикл ШПФ (див. Малюнок 1-2). У буферизованій конфігурації цикл ШПФ зростає, коли фактичний час завантаження перевищує виділений інтервал, показаний на малюнку 1-3 як «Доступний для читання результатів циклу i.». Крім того, у буферизованій конфігурації вихідний буфер починає приймати нові результати ШПФ, навіть якщо старіші результати не були зчитані, таким чином перезаписуючи старіші. У цьому випадку ядро скасовує сигнали OUTP_READY і DATAO_VALID, коли вони більше не є дійсними.

Посібник користувача

DS50003348C-сторінка 20

CoreFFT v8.0
Хронометражні діаграми

3.2
3.2.1

Потокове ШПФ
Для інтерфейсу AXI4S робота портів інтерфейсу AXI4S зіставляється з роботою рідного інтерфейсу. Для відображення один до одного див. Таблицю 2-4 у Портах 2.2. Потокове ШПФ.
RFS і START Ядро генерує сигнал RFS, щоб повідомити джерелу даних, що воно готове до наступного кадру вхідних даних sampлес. Після затвердження RFS залишається активним, доки джерело даних не відповість сигналом START.
Як тільки ядро отримує START, воно знімає сигнал RFS і починає отримувати кадр вхідних даних. Через N тактових інтервалів прийом кадру даних завершується, і сигнал RFS знову стає активним. На наступному малюнку показано напрample, коли механізм ШПФ чекає, поки джерело даних надасть сигнал START.
Малюнок 3-3. RFS чекає START

Сигнал START має постійне активне значення, і ядро починає отримувати черговий вхідний кадр відразу після закінчення попереднього кадру. Джерело даних необов’язково спостерігати за сигналом RFS. Він може надати сигнал START у будь-який час, і ядро починає приймати інший вхідний кадр, як тільки зможе. У ситуації, зображеній на малюнку 3-3, завантаження нового кадру починається відразу після сигналу START. Якщо сигнал START надходить, коли завантажується попередній вхідний кадр, ядро чекає, поки кадр закінчиться, а потім починає завантажувати інший кадр. На наступному малюнку показаний інший прикладample, де вхідні дані надходять нескінченно без проміжків між кадрами. Малюнок 3-4. Перетворення потокових даних
На наступному малюнку показано, що сигнал START випереджає фактичний вхідний кадр на один тактовий інтервал. Малюнок 3-5. START веде дані

3.2.2

OUTP_READY і DATAO_VALID
Ці два сигнали служать для сповіщення приймача даних про готовність результатів ШПФ. OUTP_READY — це імпульс, що відповідає годиннику. Ядро повідомляє, коли вихідний кадр даних збирається вивести. Ядро встановлює сигнал DATAO_VALID під час генерації вихідного кадру. Сигнал DATAO_VALID відстає від сигналу OUTP_READY на один тактовий інтервал. На наступному малюнку показано співвідношення часу між двома сигналами та кадром даних FFT.

Посібник користувача

DS50003348C-сторінка 21

Малюнок 3-6. Вихідні дані та сигнали рукостискання

CoreFFT v8.0
Хронометражні діаграми

На наступному малюнку показано сценарій, коли сигнал DATAO_VALID постійно активний, коли потокові дані не мають проміжків між кадрами.
Малюнок 3-7. Потокова передача вихідних даних без пропусків

Посібник користувача

DS50003348C-сторінка 22

CoreFFT v8.0
Потік інструментів
4. Потік інструментів
У цьому розділі описується потік інструментів CoreFFT.
НЕ ліцензуйте
Ліцензія на CoreFFT заблокована.
4.2 Налаштування CoreFFT у SmartDesign
CoreFFT доступний для завантаження в IP-каталозі Libero® через web сховище. Після того, як ядро буде внесено до каталогу, екземпляр ядра можна створити за допомогою потоку SmartDesign. Щоб дізнатися, як створити проект SmartDesign, перегляньте посібник користувача SmartDesign. Після налаштування та генерації основного екземпляра базову функціональність можна змоделювати за допомогою тестового стенду, що постачається разом із CoreFFT. Параметри тестового стенду автоматично підлаштовуються під конфігурацію CoreFFT. CoreFFT можна створити як компонент більшої конструкції.
Важливо: CoreFFT сумісний із інтегрованим середовищем проектування Libero (IDE) і Libero SoC. Якщо не вказано інше, у цьому документі використовується назва Libero для ідентифікації Libero IDE і Libero SoC. Малюнок 4-1. Екземпляр SmartDesign CoreFFT View
Ядро можна налаштувати за допомогою конфігураційного графічного інтерфейсу користувача (GUI) у SmartDesign. колишнійampфайл графічного інтерфейсу для сімейства SmartFusion2 показано на наступному малюнку.

Посібник користувача

DS50003348C-сторінка 23

Малюнок 4-2. Налаштування CoreFFT в SmartDesign

CoreFFT v8.0
Потік інструментів

4.3 Потоки моделювання
Користувацький тестовий стенд для CoreFFT включений у випуск. Для цього виконайте наступні кроки: 1. Щоб запустити тестовий стенд користувача, установіть для кореня дизайну екземпляр CoreFFT на панелі ієрархії дизайну Libero SoC. 2. У розділі Verify Pre-Synthesized Design у вікні Libero SoC Design Flow клацніть правою кнопкою миші Simulate, а потім виберіть Open Interactively. Це викликає ModelSim і автоматично запускає симуляцію.
Важливо: під час моделювання VHDL-версії ядра ви можете позбутися попереджень бібліотеки IEEE.NUMERIC_STD. Для цього додайте наступні два рядки до автоматично створеного run.do file:
· встановити NumericStdNoWarnings -1 · встановити StdArithNoWarnings -1

4.3.1 4.3.1.1

Тестовий стенд Уніфікований тестовий стенд, який використовується для перевірки та тестування CoreFFT, називається тестовим стендом користувача.
Користувач Testbench На наступному малюнку показано блок-схему тестового стенду. Наступне рівняння показує, як золоте поведінкове ШПФ реалізує обчислення кінцевої точності, показані в
x(k) = n= 0N-1X(n)e?jnk2?/N

Рівняння 1 або рівняння 2 у Вступі, золоте ШПФ і CoreFFT налаштовані однаково та отримують однаковий тестовий сигнал. Тестовий стенд порівнює вихідні сигнали золотого модуля та фактичне значення CoreFFT.

Посібник користувача

DS50003348C-сторінка 24

Малюнок 4-3. Тестовий стенд користувача CoreFFT

CoreFFT v8.0
Потік інструментів

Тестовий стенд надає напрampописано, як використовувати згенерований модуль ШПФ. Випробувальний стенд можна модифікувати відповідно до вимог.
4.4 Проектні обмеження
Винятки для основного синхронізації (тобто хибний шлях і багатоцикловий шлях) повинні використовуватися між межами тактового сигналу. Щоб отримати довідку про необхідні обмеження, які потрібно додати, перегляньте CoreFFT.sdc із шляху. /component/Actel/DirectCores/CoreFFT/ /обмеження/ CoreFFT.sdc.
4.5 Синтез у Libero SoC
Щоб запустити синтез вибраної конфігурації, виконайте наступні кроки: 1. Встановіть належним чином корінь проекту в GUI конфігурації. 2. У розділі «Впровадити проект» на вкладці «Потік проектування» клацніть правою кнопкою миші на «Синтезувати» та виберіть «Виконати».
4.6 Місце і маршрут у Libero SoC
Після належного налаштування кореневої версії дизайну та запуску Synthesis. У розділі «Реалізація проекту» на вкладці «Потік проектування» клацніть правою кнопкою миші «Розмістити та прокласти» та виберіть «Запустити».

Посібник користувача

DS50003348C-сторінка 25

CoreFFT v8.0
Системна інтеграція
5. Системна інтеграція
У цьому розділі наведено напрampфайл, який показує інтеграцію CoreFFT.
5.1 ШПФ на місці
Наступний малюнок показує колишнюampвикористання ядра. Коли ШПФ на місці заявляє сигнал BUF_READY, джерело даних починає надавати дані sampщо підлягає перетворенню. Уявна та дійсна половини вхідних даних sampфайл повинен надаватися одночасно і супроводжуватися біт-DATAI_VALID дійсності. Джерело даних може надавати sample на кожному такті або з довільною повільною швидкістю (див. Малюнок 3-1). Після того, як модуль ШПФ отримує N-вхід samples, він знижує сигнал BUF_READY. Малюнок 5-1. Прampсистеми ШПФ на місці

Механізм FFT автоматично починає обробку даних після того, як вони будуть готові. У мінімальній конфігурації пам'яті фаза обробки починається відразу після завершення завантаження даних. У буферизованій конфігурації механізм ШПФ може чекати, доки не буде оброблено попередній пакет даних. Потім двигун запускається автоматично.
5.2 Потокове ШПФ
Ядро виконує пряме ШПФ над даними, що надходять на кожному такті. Джерело даних продовжує надавати дані, тоді як приймач даних безперервно отримує результати ШПФ і за необхідності відстежує позначку переповнення. Додатковий вхідний сигнал START і вихідний сигнал RFS можна використовувати, якщо потрібна обробка кадрів даних. Джерело даних генерує сигнал START, щоб позначити початок іншого кадру, а приймач даних використовує сигнал RFS, щоб позначити початок вихідного кадру. Потокова передача CoreFFT може обробляти нескінченні складні потоки даних, як показано на наступному малюнку.

Посібник користувача

DS50003348C-сторінка 26

Малюнок 5-2. Напрampфайл потокової системи ШПФ

CoreFFT v8.0
Системна інтеграція

Посібник користувача

DS50003348C-сторінка 27

CoreFFT v8.0
Додаток A: Використання пристрою ШПФ на місці…

6. Додаток A: Використання та продуктивність пристрою ШПФ на місці
У таблицях 6-1 і 6-2 показано використання та продуктивність для різноманітних розмірів і ширини даних на місці БПФ. Числа були отримані з конфігурації, наведеної в таблиці 6-3.
Таблиця 6-1. Використання та продуктивність пристрою на місці ШПФ SmartFusion2 M2S050 (мінімальна конфігурація пам’яті)

Основні параметри

Використання ресурсів Fabric

Блоки

Продуктивність

Окуляри 256

Ширина 18

DFF 1227

4 LUT 1245

Всього 2472

LSRAM MACC

Тактова частота
328

Час ШПФ (с)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

Таблиця 6-2. Використання та продуктивність пристрою на місці ШПФ SmartFusion2 M2S050 (буферизована конфігурація)

Основні параметри

ШИРИНА ТОЧКИ

256

512

1024

4096

Використання ресурсів Fabric

DFF

4LUT

Всього

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

Блоки LSRAM 7 7 7 28

MACC 4 4 4 4

Продуктивність

Тактова частота БПФ Час (с)

328

3.3

321

7.4

310

16.8

281

87.8

Порада: · Дані в таблиці 6-1 і таблиці 6-2 були отримані з використанням типових налаштувань синтезу. Частота Synplify (МГц) була встановлена на 500
· Показники використання отримано з використанням Libero v12.4, і нові ревізії можуть потенційно покращити площу та продуктивність
· У налаштуваннях синтезу компоненти ROM зіставляються з логікою, а оптимізація RAM зіставляється для високої швидкості
· Параметри макета були такими:
Увімкнено створення блоку дизайнера
Увімкнуто компонування з великими зусиллями
· Показаний час ШПФ відображає лише час перетворення. Він не враховує час завантаження даних або результатів

Таблиця 6-3. Використання та продуктивність пристроїв FFT PolarFire MPF300 на місці (мінімальна конфігурація пам’яті)

Основні параметри

Використання ресурсів Fabric

Максимальний годинник

POINTS WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC Частота

512

939 1189 9

415

Час перетворення (США)
0.6

128

512

1087 1254 9

415

1.2

256

512

1501 1470 18 0

415

2.6

Посібник користувача

DS50003348C-сторінка 28

CoreFFT v8.0
Додаток A: Використання пристрою ШПФ на місці…

………..продовження

Основні параметри

Використання ресурсів Fabric

Максимальний годинник

POINTS WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC Частота

512

1519 1275 0

386

512

2494 2841 0

364

1024 25

3088 2859 0

369

4096 18

4161 1679 0

352

4096 25

6426 3237 0

339

16384 18

9667 3234 0

296

16384 25

17285 5483 0

325

Час перетворення (США)
6.2 6.7 14.3 70.1 73 387 353.5

Таблиця 6-4. Використання та продуктивність пристрою FFT PolarFire MPF300 на місці (буферизована конфігурація)

Основні параметри

Використання ресурсів Fabric

Максимальний годинник

POINTS WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC Частота

Час перетворення (США)

512

1294 1543 21 0

351

0.7

256

512

2099 2050 42 0

351

3.1

512

2858 2858 84 0

351

6.8

1024 18

512

4962 4488 168 0

278

18.7

16384 18

12346 6219 0

126

335

342

Порада: · Дані в таблиці 6-3 і таблиці 6-4 були отримані за допомогою типових налаштувань інструменту Libero SoC. Обмеження синхронізації було встановлено на 400 МГц
· Показники використання отримано з використанням Libero v12.4, і нові ревізії можуть потенційно покращити площу та продуктивність
· У налаштуваннях синтезу компоненти ROM зіставляються з логікою, а оптимізація RAM зіставляється для високої швидкості
· Місце та маршрут було встановлено для макета з високими зусиллями, керованого часом
· Час ШПФ відображає лише час перетворення. Він не враховує час завантаження даних або результатів

Важливо: ресурси FPGA та дані про продуктивність сімейства PolarFire SoC подібні до сімейства PolarFire.

Таблиця 6-5. Параметр конфігурації використання ШПФ на місці та продуктивності INVERSE SCALE SCALE_EXP_ON Тип HDL

Значення 0 0 0 Verilog

Посібник користувача

DS50003348C-сторінка 29

CoreFFT v8.0
Додаток B: Використання потокового пристрою FFT…

7. Додаток B: Використання та продуктивність пристрою потокового ШПФ
У наведених нижче таблицях наведено використання та продуктивність для різноманітних конфігурацій потокового ШПФ.
Таблиця 7-1. Потокове ШПФ SmartFusion2 M2S050T Швидкість класу -1

Основні параметри

Використання ресурсів

Блоки

Тактова частота

FFT_SIZE DATA_BITS TWID_BITS Order DFF 4LUT Total LSRAM uRAM MACC

Реверс 2198 1886 4084 0

241

Нормальний 1963 1600 3563 0

241

Реверс 3268 2739 6007 0

225

Реверс 3867 3355 7222 0

217

128

Реверс 4892 4355 9247 5

216

256

Реверс 5510 5302 10812 7

229

256

Нормальний 5330 5067 10406 3

229

256

Реверс 8642 7558 16200 8

223

512

Реверс 6634 6861 13495 10

228

512

Реверс 9302 8862 18164 12

228

1024

Реверс 10847 11748 22595 17

225

1024

Реверс 11643 12425 24068 19

221

Порада: · Максимальна глибина uRAM була встановлена на 64
· Показники використання отримано за допомогою Libero v12.4, і з новими версіями може бути потенційне покращення площі та продуктивності
· У налаштуваннях синтезу компоненти ROM зіставляються з логікою, а оптимізація RAM зіставляється для високої швидкості. Частота Synplify була встановлена на 500
· Встановлено режим великих навантажень макета

Таблиця 7-2. Потокове ШПФ PolarFire MPF300 Speed Grade -1

Основні параметри
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM Глибина замовлення

Використання ресурсів

Годинник

4LUT DFF uRAM LSRAM MACC Rate

256 Реверс 1306 1593 6

319

256 Звичайний 1421 1700 12 0

319

256 Реверс 1967 2268 18 0

319

256 Реверс 2459 2692 15 0

319

128

256 Звичайний 4633 4911 44 0

310

256

Вимкнено

256 Звичайний 6596 6922 94 0

307

256

512

Реверс 8124 8064 0

304

Реверс 6686 5691 0

293

Посібник користувача

DS50003348C-сторінка 30

CoreFFT v8.0
Додаток B: Використання потокового пристрою FFT…

………..продовження Основні параметри
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM Глибина замовлення

Використання ресурсів

Годинник

4LUT DFF uRAM LSRAM MACC Rate

1024

Реверс 13974 10569 0

304

1024

Нормальний 14289 10816 0

307

2048

Нормальний 12852 7640 0

304

2048

Реверс 12469 7319 0

315

4096

Нормальний 29977 14288 0

305

4096

512 Звичайний 34448 17097 120 48

301

Порада: · Дані в попередній таблиці було отримано за допомогою типових налаштувань інструменту Libero SoC. Обмеження синхронізації було встановлено на 400 МГц
· Показники використання пристроїв потокової архітектури майже однакові як для інтерфейсу AXI4S, так і для рідного інтерфейсу
· Показники використання отримано за допомогою Libero v12.4, і з новими версіями може бути потенційне покращення площі та продуктивності
· У налаштуваннях синтезу компоненти ROM зіставляються з логікою, а оптимізація RAM зіставляється для високої швидкості
· Місце та маршрут було встановлено для макета з високими зусиллями, керованого часом
· Ресурси FPGA та дані про продуктивність сімейства PolarFire SoC подібні до сімейства PolarFire

Посібник користувача

DS50003348C-сторінка 31

CoreFFT v8.0
Історія версій

8. Історія версій
Історія переглядів описує зміни, внесені в документ. Зміни перераховані за версіями, починаючи з останньої публікації.
Таблиця 8-1. Історія версій

Дата перегляду Опис

08/2022 У версії C документа оновлено таблицю 6-1, таблицю 6-2, таблицю 6-3, таблицю 6-4, таблицю 7-1,

і таблицю 7-2.

07/2022 Нижче наведено перелік змін у редакції B документа:

· Оновлено: Таблиця 2-2 у 2.1.2. Порти.

· Оновлено: Таблиця 2-4 у 2.2.2. Порти.

· Оновлено: 4.4. Проектні обмеження.

· Видалено: розділ «Налаштування часових обмежень».

07/2022 Нижче наведено перелік змін у редакції А документа:

· Документ переміщено до шаблону Microchip.

· Номер документа оновлено до DS50003348A з 50200267.

· Оновлено такі розділи:

Таблиця 1 у розділі Функції.

Використання та продуктивність пристрою.

Таблиця 1-2 у 1.4.4.2. Обмеження бітової ширини введення в немасштабованому режимі.

Малюнок 1-7 у 1.4.4.3. Введення розкладу масштабування.

Таблиця 1-3 у 1.4.4.3. Введення розкладу масштабування.

Таблиця 2-3 у 2.2.1. Параметри конфігурації.

Таблиця 2-4 у 2.2.2. Порти.

Таблиця 2-2 у 2.1.2. Порти.

Малюнок 4-2 у 4.2. Налаштування CoreFFT в SmartDesign.

· Додано наступні розділи: 1.4.3. Потоковий порядок слів вихідних даних ШПФ. 2.2.3. Формат кадру вхідних/вихідних даних для потокового інтерфейсу AXI4. 4.3. Симуляційні потоки. 4.4. Проектні обмеження. 4.5. Синтез в Libero SoC. 4.6. Місце і маршрут у Libero SoC.
· Наступні розділи видалено: «Підтримувана версія». «Природний порядок виведення».

—

Додано підтримку PolarFire® SoC.

—

«Підтримка продукту»: видалено.

—

Оновлені зміни, пов’язані з CoreFFT v7.0.

—

Оновлені зміни, пов’язані з CoreFFT v6.4.

—

Оновлені зміни, пов’язані з CoreFFT v6.3.

—

Оновлені зміни щодо підтримуваних сімей (47942 SAR).

—

Оновлені зміни, пов’язані з CoreFFT v6.1.

Посібник користувача

DS50003348C-сторінка 32

CoreFFT v8.0
Історія версій

………..продовження Дата перегляду

—

опис
Нижче наведено список змін у версії 3.0 документа: · Оновлені зміни, пов’язані з CoreFFT v6.0. · Випуск додає підтримку сімейства SmartFusion2 (лише для архітектури In-Place).
Нижче наведено список змін у версії 2.0 документа: · Оновлені зміни, пов’язані з CoreFFT v5.0. · Цей випуск додає нову архітектуру до існуючої In-place CoreFFT v4.0. · Нова архітектура підтримує потокове пряме та зворотне ШПФ, яке перетворює високошвидкісний потік даних.
Початковий випуск.

Посібник користувача

DS50003348C-сторінка 33

CoreFFT v8.0
Підтримка Microchip FPGA
Група продуктів Microchip FPGA підтримує свої продукти різними службами підтримки, включаючи службу підтримки клієнтів, центр технічної підтримки клієнтів, webсайт, а також офіси продажів по всьому світу. Клієнтам пропонується відвідати онлайн-ресурси Microchip, перш ніж звертатися в службу підтримки, оскільки дуже ймовірно, що на їхні запити вже було отримано відповідь. Зверніться до Центру технічної підтримки через webна сайті www.microchip.com/support. Вкажіть номер частини пристрою FPGA, виберіть відповідну категорію корпусу та завантажте дизайн files під час створення запиту технічної підтримки. Зверніться до служби підтримки клієнтів, щоб отримати нетехнічну підтримку продукту, як-от ціни на продукт, оновлення продукту, оновлення інформації, статус замовлення та авторизацію.
· З Північної Америки телефонуйте 800.262.1060 · З решти світу телефонуйте 650.318.4460 · Факсом з будь-якої точки світу 650.318.8044
Інформація про мікрочіп
Мікрочіп Webсайт
Microchip надає онлайн-підтримку через наш webна сайті www.microchip.com/. Це webсайт використовується для виготовлення fileі інформація, легко доступна клієнтам. Деякі з доступного вмісту включають:
· Підтримка продукту Таблиці даних і помилки, примітки щодо застосування та sampпрограмні файли, ресурси дизайну, посібники користувача та документи підтримки обладнання, останні версії програмного забезпечення та архівне програмне забезпечення
· Загальна технічна підтримка. Часті запитання (FAQ), запити на технічну підтримку, онлайн-групи обговорення, список учасників партнерської програми Microchip design
· Бізнес Microchip Посібники з вибору продуктів і замовлення, останні прес-релізи Microchip, перелік семінарів і заходів, перелік офісів продажів, дистриб'юторів і представників фабрик Microchip
Служба сповіщень про зміну продукту
Служба сповіщень про зміну продукту від Microchip допомагає тримати клієнтів в курсі продуктів Microchip. Підписники отримуватимуть сповіщення електронною поштою щоразу про зміни, оновлення, перегляди чи помилки, пов’язані з певним сімейством продуктів або інструментом розробки, що їх цікавить. Щоб зареєструватися, перейдіть на сайт www.microchip.com/pcn і дотримуйтесь інструкцій щодо реєстрації.
Підтримка клієнтів
Користувачі продуктів Microchip можуть отримати допомогу через кілька каналів: · Дистриб'ютор або представник · Місцевий відділ продажів · Інженер із вбудованих рішень (ESE) · Технічна підтримка
Клієнти повинні звернутися до свого дистриб’ютора, представника або ESE для отримання підтримки. Місцеві офіси продажу також доступні для допомоги клієнтам. У цьому документі міститься перелік торгових офісів і місць розташування. Технічна підтримка доступна через webсайт за адресою: www.microchip.com/support
Функція захисту коду пристроїв Microchip
Зверніть увагу на такі деталі функції захисту коду на продуктах Microchip:

Посібник користувача

DS50003348C-сторінка 34

CoreFFT v8.0
· Продукти Microchip відповідають специфікаціям, що містяться в їхніх конкретних даних Microchip. · Компанія Microchip вважає, що її сімейство продуктів є безпечним за умови використання за призначенням у межах операційної діяльності
специфікаціями та за нормальних умов. · Microchip цінує та агресивно захищає свої права інтелектуальної власності. Спроби зламати код
захисних функцій продукту Microchip суворо заборонено та може порушувати Закон про захист авторських прав у цифрову епоху. · Ні Microchip, ні будь-який інший виробник напівпровідників не може гарантувати безпеку свого коду. Захист коду не означає, що ми гарантуємо, що продукт є «незламним». Захист коду постійно розвивається. Microchip прагне постійно вдосконалювати функції захисту коду наших продуктів.
Юридична інформація
Цю публікацію та наведену тут інформацію можна використовувати лише з продуктами Microchip, у тому числі для проектування, тестування та інтеграції продуктів Microchip у вашу програму. Використання цієї інформації в будь-який інший спосіб порушує ці умови. Інформація щодо програм пристрою надається лише для вашої зручності та може бути замінена оновленнями. Ви несете відповідальність за те, щоб ваша програма відповідала вашим вимогам. Щоб отримати додаткову підтримку, зверніться до місцевого відділу продажів Microchip або отримайте додаткову підтримку за адресою www.microchip.com/en-us/support/ design-help/client-support-services.
ЦЯ ІНФОРМАЦІЯ НАДАЄТЬСЯ MICROCHIP «ЯК Є». MICROCHIP НЕ РОБИТЬ ЖОДНИХ ЗАЯВ АБО ГАРАНТІЙ БУДЬ-ЯКОГО ВИДУ, ЯВНИХ АБО НЕПРЯМИХ, ПИСЬМОВИХ АБО УСНИХ, СТАТУТНИХ АБО ІНШИХ, ПОВ’ЯЗАНИХ З ІНФОРМАЦІЄЮ, ВКЛЮЧАЮЧИ, АЛЕ НЕ ОБМЕЖУЮЧИСЬ, БУДЬ-ЯКІ НЕПРЯМІ ГАРАНТІЇ НЕПОРУШЕННЯ, ПРИДАТНІСТЬ ДЛЯ ПРОДАЖУ ТА ВІДПОВІДНІСТЬ ДЛЯ КОНКРЕТНОЇ МЕТИ АБО ГАРАНТІЇ, ПОВ’ЯЗАНІ З ЙОГО СТАНОМ, ЯКІСТЮ АБО ПРОДУКТИВНОСТЮ.
MICROCHIP НЕ НЕСЕ ВІДПОВІДАЛЬНОСТІ ЗА БУДЬ-ЯКІ НЕПРЯМІ, СПЕЦІАЛЬНІ, ШТРАФНІ, ВИПАДКОВІ АБО НЕПРЯМІ ВТРАТИ, ПОШКОДЖЕННЯ, ВАРТІСТЬ АБО ВИТРАТИ БУДЬ-ЯКОГО ВИДУ, ПОВ’ЯЗАНІ З ІНФОРМАЦІЄЮ АБО ЇЇ ВИКОРИСТАННЯМ, НЕЗАЛЕЖНО ЩО БУЛИ СПРИЧИНЕНІ, НАВІТЬ ЯКЩО КОМПАНІЮ MICROCHIP ПОВІДОМИЛИ ПРО МОЖЛИВІСТЬ АБО ЗБИТКИ ПЕРЕДБАЧЕНІ. У ПОВНОМУ МІРІ, ДОЗВОЛЕНОМУ ЗАКОНОМ, ЗАГАЛЬНА ВІДПОВІДАЛЬНІСТЬ MICROCHIP ЗА УСІМИ ПРЕТЕНЗІЯМИ, БУДЬ-ЯКИМ СПОСОБОМ ПОВ’ЯЗАНИМИ З ІНФОРМАЦІЄЮ АБО ЇЇ ВИКОРИСТАННЯМ, НЕ ПЕРЕВИЩАЄ СУМУ ЗБОРУ, ЯКЩО ІСНУЄ, ЯКУ ВИ СПЛАТИЛИ БЕЗПОСЕРЕДНЯ MICROCHIP ЗА ІНФОРМАЦІЮ.
Використання пристроїв Microchip для забезпечення життєзабезпечення та/або забезпечення безпеки здійснюється повністю на ризик покупця, і покупець погоджується захищати, відшкодовувати збитки та звільняти Microchip від будь-яких збитків, претензій, позовів або витрат, що виникають у результаті такого використання. Жодні ліцензії не передаються, опосередковано чи іншим чином, за будь-якими правами інтелектуальної власності Microchip, якщо не зазначено інше.
Торгові марки
Назва та логотип Microchip, логотип Microchip, Adaptec, AVR, логотип AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, логотип Microsemi, MOST, логотип MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, логотип PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, логотип SST, SuperFlash, Symmetricom , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron і XMEGA є зареєстрованими товарними знаками Microchip Technology Incorporated у США та інших країнах.
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, логотип ProASIC Plus, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime і ZL є зареєстрованими торговими марками Microchip Technology Incorporated у США
Придушення сусідніх ключів, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, внутрішньосхемне послідовне програмування, ICSP, INICnet, інтелектуальне паралелювання, IntelliMOS, підключення між мікросхемами, блокування тремтіння, ручка на дисплеї, KoD, maxCrypto, макс.View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE, Ripple Blocker, RTAX , RTG4, SAM-

Посібник користувача

DS50003348C-сторінка 35

CoreFFT v8.0
ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect і ZENA є товарними знаками Microchip Technology Incorporated у США та інших країнах. SQTP є знаком обслуговування Microchip Technology Incorporated у США. Логотип Adaptec, Frequency on Demand, Silicon Storage Technology і Symmcom є зареєстрованими товарними знаками Microchip Technology Inc. в інших країнах. GestIC є зареєстрованою торговою маркою Microchip Technology Germany II GmbH & Co. KG, дочірньої компанії Microchip Technology Inc., в інших країнах. Усі інші торгові марки, згадані тут, є власністю відповідних компаній. © 2022, Microchip Technology Incorporated та її дочірні компанії. Всі права захищені. ISBN: 978-1-6683-1058-8
Система управління якістю
Для отримання інформації щодо систем управління якістю Microchip відвідайте веб-сайт www.microchip.com/quality.

Посібник користувача

DS50003348C-сторінка 36

АМЕРИКА
Корпоративний офіс 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Тел.: 480-792-7200 Факс: 480-792-7277 Технічна підтримка: www.microchip.com/support Web Адреса: www.microchip.com Атланта Дулут, Джорджія Тел.: 678-957-9614 Факс: 678-957-1455 Остін, Техас Тел.: 512-257-3370 Бостон Вестборо, Массачусетс Тел.: 774-760-0087 Факс: 774-760-0088 Chicago Itasca, IL Тел.: 630-285-0071 Факс: 630-285-0075 Dallas Addison, TX Тел.: 972-818-7423 Факс: 972-818-2924 Детройт-Нові, Мічиган Тел.: 248-848-4000 Х'юстон, Техас Тел.: 281-894-5983 Індіанаполіс Ноблсвілл, Індиана Тел.: 317-773-8323 Факс: 317-773-5453 тел.: 317-536-2380 Los Angeles Mission Viejo, CA Тел.: 949-462-9523 Факс: 949-462-9608 тел.: 951-273-7800 Raleigh, NC Тел.: 919-844-7510 Нью-Йорк, Нью-Йорк Тел.: 631-435-6000 Сан-Хосе, Каліфорнія Тел.: 408-735-9110 тел.: 408-436-4270 Канада – Торонто Тел.: 905-695-1980 Факс: 905-695-2078

Продажі та обслуговування по всьому світу

АЗІЯ/ТИХИЙ ОКЕАН
Австралія – Сідней Тел.: 61-2-9868-6733 Китай – Пекін Тел.: 86-10-8569-7000 Китай – Ченду Тел.: 86-28-8665-5511 Китай – Чунцін Тел.: 86-23-8980-9588 Китай – Дунгуань Тел.: 86-769-8702-9880 Китай – Гуанчжоу Тел.: 86-20-8755-8029 Китай – Ханчжоу Тел.: 86-571-8792-8115 Китай – САР Гонконг Тел.: 852-2943-5100 Китай – Нанкін Тел. : 86-25-8473-2460 Китай – Циндао Тел.: 86-532-8502-7355 Китай – Шанхай Тел.: 86-21-3326-8000 Китай – Шеньян Тел.: 86-24-2334-2829 Китай – Шеньчжень Тел.: 86 -755-8864-2200 Китай – Сучжоу Тел.: 86-186-6233-1526 Китай – Ухань Тел.: 86-27-5980-5300 Китай – Сіань Тел.: 86-29-8833-7252 Китай – Сямень Тел.: 86-592 -2388138 Китай – Чжухай Тел.: 86-756-3210040

АЗІЯ/ТИХИЙ ОКЕАН
Індія – Бангалор Тел.: 91-80-3090-4444 Індія – Нью-Делі Тел.: 91-11-4160-8631 Індія – Пуна Тел.: 91-20-4121-0141 Японія – Осака Тел.: 81-6-6152-7160 Японія – Токіо Тел.: 81-3-6880-3770 Корея – Тегу Тел.: 82-53-744-4301 Корея – Сеул Тел.: 82-2-554-7200 Малайзія – Куала-Лумпур Тел.: 60-3-7651-7906 Малайзія – Пенанг Тел.: 60-4-227-8870 Філіппіни – Маніла Тел.: 63-2-634-9065 Сінгапур Тел.: 65-6334-8870 Тайвань – Сінь Чу Тел.: 886-3-577-8366 Тайвань – Гаосюн Тел.: 886- 7-213-7830 Тайвань – Тайбей Тел.: 886-2-2508-8600 Таїланд – Бангкок Тел.: 66-2-694-1351 В’єтнам – Хошимін Тел.: 84-28-5448-2100

ЄВРОПА
Австрія – Вельс Тел.: 43-7242-2244-39 Факс: 43-7242-2244-393 Данія – Копенгаген Тел.: 45-4485-5910 Факс: 45-4485-2829 Фінляндія – Еспоо Тел.: 358-9-4520-820 Франція – Париж Тел.: 33-1-69-53-63-20 Факс: 33-1-69-30-90-79 Німеччина – Гархінг Тел.: 49-8931-9700 Німеччина – Хаан Тел.: 49-2129-3766400 Німеччина – Хайльбронн Тел.: 49-7131-72400 Німеччина – Карлсруе Тел.: 49-721-625370 Німеччина – Мюнхен Тел.: 49-89-627-144-0 Факс: 49-89-627-144-44 Німеччина – Розенхайм Тел.: 49 -8031-354-560 Ізраїль – Раанана Тел.: 972-9-744-7705 Італія – Мілан Тел.: 39-0331-742611 Факс: 39-0331-466781 Італія – Падуя Тел.: 39-049-7625286 Нідерланди – Друнен Тел.: 31-416-690399 Факс: 31-416-690340 Норвегія – Тронхейм Тел.: 47-72884388 Польща – Варшава Тел.: 48-22-3325737 Румунія – Бухарест Тел.: 40-21-407-87-50 Іспанія – Мадрид Тел. : 34-91-708-08-90 Факс: 34-91-708-08-91 Швеція – Гетенберг Тел.: 46-31-704-60-40 Швеція – Стокгольм Тел.: 46-8-5090-4654 Великобританія – Вокінгем Тел.: 44-118-921-5800 Факс: 44-118-921-5820

Посібник користувача

DS50003348C-сторінка 37

Документи / Ресурси

MICROCHIP v8.0 CoreFFT Перетворення Фур'є [pdfПосібник користувача
v8.0 CoreFFT Fourier Transform, v8.0 CoreFFT, Fourier Transform, Transform

Список літератури

Посібник користувача

v8.0 CoreFFT Перетворення Фур'є

CoreFFT v8.0

Технічні характеристики

Інструкція з використання продукту

ШПФ на місці

Потокове ШПФ

FAQ

З: Які розміри трансформації підтримуються?

Q: Який формат вхідних даних?

Q: Чи підтримує CoreFFT пряме та зворотне ШПФ
операції?

Документи / Ресурси

Список літератури

Залиште коментар

Скасувати відповідь

v8.0 CoreFFT Перетворення Фур'є

CoreFFT v8.0

Технічні характеристики

Інструкція з використання продукту

ШПФ на місці

Потокове ШПФ

FAQ

З: Які розміри трансформації підтримуються?

Q: Який формат вхідних даних?

Q: Чи підтримує CoreFFT пряме та зворотне ШПФ операції?

Документи / Ресурси

Список літератури

Пов’язані публікації

Залиште коментар

Скасувати відповідь

Q: Чи підтримує CoreFFT пряме та зворотне ШПФ
операції?